JP2546678B2 - Dither processing circuit - Google Patents
Dither processing circuitInfo
- Publication number
- JP2546678B2 JP2546678B2 JP62150244A JP15024487A JP2546678B2 JP 2546678 B2 JP2546678 B2 JP 2546678B2 JP 62150244 A JP62150244 A JP 62150244A JP 15024487 A JP15024487 A JP 15024487A JP 2546678 B2 JP2546678 B2 JP 2546678B2
- Authority
- JP
- Japan
- Prior art keywords
- dither
- signal
- sampling frequency
- input
- spectrum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、A/D変換等を含むディジタル信号処理回路
に係り、特に入力信号の量子化に先だってディザを重畳
して信号処理を行なうようにしたディザ処理回路に関す
るものである。Description: TECHNICAL FIELD OF THE INVENTION The present invention relates to a digital signal processing circuit including A / D conversion and the like, and particularly to performing signal processing by superimposing dither prior to quantization of an input signal. The present invention relates to a dither processing circuit.
音声、オーディオ信号、画像信号等の信号処理分野に
おいて、入力のアナログ信号をディジタル信号に変換す
るに際しては標本可ならびに量子化が行なわれるが、こ
の過程において量子化出力と入力標本値との差である量
子化雑音が発生する。このため、上記の量子化雑音を白
色化する目的で、入力信号にディザ（dither）と呼ばれ
る確率変数を重畳したうえで量子化する手法が用いられ
る。In the field of signal processing of voice, audio signals, image signals, etc., sampling and quantization are performed when converting an input analog signal to a digital signal. In this process, the difference between the quantized output and the input sample value is used. Some quantization noise is generated. Therefore, for the purpose of whitening the quantization noise, a method of superimposing a random variable called dither on the input signal and then performing quantization is used.
この手法は、アナログ信号を量子化するに際して前も
ってディザと呼ばれる信号を入力信号に重畳してから量
子化を行なうものであり、このディザを重畳することに
より次の効果が得られる。In this method, when quantizing an analog signal, a signal called dither is superposed on an input signal in advance and then the quantization is performed. By superposing this dither, the following effects can be obtained.
小振幅信号入力時に発生する量子化ひずみのスペク
トルを白色化する。Whitens the spectrum of quantization distortion that occurs when a small amplitude signal is input.
A/D変換器が有する量子化ステップのばらつき等に
よる変換誤差を均一化し、該変換誤差に起因する高調波
ひずみの発生を抑える。A conversion error due to variations in the quantization step of the A / D converter is made uniform, and harmonic distortion caused by the conversion error is suppressed.
而して、第５図は従来におけるディザ処理を行なう回
路の一構成例である。Thus, FIG. 5 shows an example of the configuration of a circuit for performing conventional dither processing.
図において、１はサンプル・ホールド回路であり、入
力端子Tinに供給される入力アナログ信号は予め定めら
れたサンプリング周波数に基づいて、一定時間間隔毎に
サンプリング（標本化）された後にホールド（保持）さ
れる。なお、このサンプル・ホールド回路１で標本化・
保持された段階での入力アナログ信号はPAM信号であ
る。In the figure, 1 is a sample and hold circuit, which holds (holds) an input analog signal supplied to an input terminal T in after sampling (sampling) at regular time intervals based on a predetermined sampling frequency. ) Will be done. The sample and hold circuit 1
The input analog signal at the held stage is the PAM signal.
２はサンプル・ホールド回路１を介した入力信号にデ
ィザを重畳するためのアナログ加算器、３はディザが重
畳されたアナログ加算器２からのPAM信号に対して量子
化と符号化を連続して行ない、入力のアナログ信号をデ
ィジタル信号に変換するA/D変換器であり、ここで予め
決められたステップ数の基準電圧とサンプリング値を比
較し、量子化した数値を決定して符号化されたディジタ
ル信号を出力する。2 is an analog adder for superimposing dither on the input signal passed through the sample and hold circuit 1, 3 is continuous quantization and coding for the PAM signal from the analog adder 2 on which dither is superposed It is an A / D converter that converts the input analog signal into a digital signal, compares the reference voltage of a predetermined number of steps with the sampling value, determines the quantized numerical value, and encodes it. Output a digital signal.
４はディジタル的に発生されたディザをアナログに変
換してアナログ加算器２に供給するディザ用のD/A変換
器、５は小振幅信号入力時に量子化による高調波ひずみ
を抑えるための擬似的な雑音（ディザ）を発生するディ
ザ発生回路であり、多くの場合は擬似乱数発生器で構成
される。６はディザが重畳された入力信号がA/D変換器
３を介してディジタル信号に変換された後に、該ディザ
分を減算するためのディジタル減算器である。4 is a D / A converter for dither that converts the digitally generated dither to analog and supplies it to the analog adder 2; 5 is a pseudo for suppressing harmonic distortion due to quantization when a small amplitude signal is input It is a dither generation circuit that generates various noises (dither), and is often composed of a pseudo-random number generator. Reference numeral 6 is a digital subtractor for subtracting the dither after the input signal on which the dither is superimposed is converted into a digital signal via the A / D converter 3.
続いて、上記した構成からなるディザ処理回路の動作
について説明する。Next, the operation of the dither processing circuit having the above configuration will be described.
入力端子Tinに供給された入力アナログ信号は、サン
プル・ホールド回路１により予め定められたサンプリン
グ周波数に基づく標本化・保持が行なわれ、アナログ加
算器２によりディザ発生回路５で発生されたディザがD/
A変換器４を介して加算された後、A/D変換器３で量子化
ならびに符号化が行なわれてディジタル信号に変換され
る。The input analog signal supplied to the input terminal T in is sampled and held by the sample and hold circuit 1 based on a predetermined sampling frequency, and the dither generated by the dither generation circuit 5 is generated by the analog adder 2. D /
After being added via the A converter 4, the A / D converter 3 quantizes and encodes and converts into a digital signal.
このとき、アナログ加算器２で加算すべきディザとし
ては、A/D変換器３における量子化ステップ幅をＤとす
ると、±D/2の整数倍に一様分布するディザを量子化に
先だって入力アナログ信号に重畳するのがよいとされて
おり、特にディザによる改善効果（前述の）を望む場
合には大振幅のものがよい。また、ディザとして用いる
信号としては正弦波等を用いる場合もあるが、ほとんど
の場合がランダムノイズである。At this time, as the dither to be added by the analog adder 2, assuming that the quantization step width in the A / D converter 3 is D, a dither uniformly distributed to an integral multiple of ± D / 2 is input prior to quantization. It is said that it is preferable to superimpose it on an analog signal, and a large amplitude is preferable especially when the improvement effect by dither (described above) is desired. A sine wave or the like may be used as the signal used as the dither, but in most cases it is random noise.
上記の構成例では、ディザ発生回路５によりディジタ
ル的にディザを発生させ、これをD/A変換器４によりア
ナログディザに変換してアナログ加算器２に供給してい
る。このように、入力アナログ信号にディザを重畳して
から量子化を行なうことにより、前述したやの効果
を得ることができる。In the above configuration example, the dither generation circuit 5 digitally generates dither, the D / A converter 4 converts it into analog dither, and supplies it to the analog adder 2. As described above, by performing the quantization after superimposing the dither on the input analog signal, it is possible to obtain the above-mentioned effect of or.
ただし、このままではディザを重畳した分だけS/Nが
劣化することになるため、量子化した後にディジタル減
算器６により重畳されたディザ分を減算し、出力端子T
outよりディザ処理を施したディジタル信号として取り
出している。However, if this is left as it is, the S / N will be deteriorated by the amount by which the dither is superimposed. Therefore, after the quantization, the superimposed dither component is subtracted and the output terminal T
It is extracted from out as a dithered digital signal.
上記の構成とすることにより、量子化雑音は白色化さ
れるとともにその電力はD2/12となり、A/D変換誤差によ
る高調波ひずみの発生も抑えられる。すなわち、量子化
ステップ幅をＤとした場合、±D/2に一様分布するディ
ザを量子化に先だって入力信号に重畳し、量子化された
後の信号から上記重畳したと同じディザを減算すること
により、量子化雑音を±D/2に一様分布する電力D2/12の
白色性雑音（全帯域にわたって単位周波数当たりのエネ
ルギーが一定である雑音）とすることができる。With the above configuration, the quantization noise is the power with the whitening D 2/12, and the occurrence of harmonic distortion by A / D conversion error can be suppressed. That is, when the quantization step width is D, dither uniformly distributed to ± D / 2 is superimposed on the input signal prior to quantization, and the same dither as the above-mentioned superimposed is subtracted from the quantized signal. it is thereby possible to white noise power D 2/12 for uniform distribution of the quantization noise to ± D / 2 (noise energy is constant per unit frequency over the entire band).
しかしながら、上記した従来における構成のもので
は、ディザの加算と減算とをそれぞれアナログ処理とデ
ィジタル処理で行なわなければならない。そのために
は、ディザを加算するアナログ側における処理とディザ
を減算するディジタル側における処理の特性を揃える必
要があるが、現実には上記したディザ用のD/A変換器と
（信号＋ディザ）用のA/D変換器の特性が同一になるこ
とはなく、またアナログ加算器における加算ゲインの調
整等が非常に困難であるといった問題点があった。However, in the above-mentioned conventional configuration, the dither addition and subtraction must be performed by analog processing and digital processing, respectively. For that purpose, it is necessary to match the characteristics of the processing on the analog side for adding dither and the processing on the digital side for subtracting dither, but in reality the above-mentioned D / A converter for dither and (signal + dither) The characteristics of the A / D converters are not the same, and it is very difficult to adjust the addition gain in the analog adder.
本発明は、上記した従来における問題点を除去するた
めになされたもので、入力信号の量子化に先だって帯域
制限されたディザを重畳するとともに周波数軸上でのデ
ィザの減算を行なうことにより、良好なディザ処理が行
なえるようにしたディザ処理回路を提供することを目的
としている。The present invention has been made in order to eliminate the above-mentioned problems in the prior art, and by performing dither subtraction on the frequency axis while superimposing a band-limited dither prior to quantization of an input signal, it is possible to achieve good results. It is an object of the present invention to provide a dither processing circuit capable of performing various dither processing.
本発明のディザ処理回路は、サンプリング周波数Fsの
ディジタル信号に変換されるようにFs/2以下に帯域制限
された入力アナログ信号のスペクトルに重ならずかつ標
本化による折り返しの影響が該入力アナログ信号に及ば
ないようにFs/2から（Ｎ−1/2）×Fs（Ｎは２以上の整
数）の範囲内に帯域制限されたディザを発生するディザ
発生回路と、前記入力アナログ信号に前記ディザを重畳
するアナログ加算器と、前記サンプリング周波数FsのＮ
倍（Ｎは２以上の整数）のサンプルレートで動作して前
記アナログ加算器により前記ディザ信号が重畳された前
記入力アナログ信号をサンプリング周波数Ｎ×Fsのディ
ジタル信号に変換するA/D変換器と、前記A/D変換器から
出力されるサンプリング周波数Ｎ×Fsのディジタル信号
から、前記ディザに相当する成分を除去した後、サンプ
リング周波数Fsのディジタル信号に変換するデシメーシ
ョンフィルタとを備えたことを特徴とする。The dither processing circuit of the present invention does not overlap the spectrum of the input analog signal band-limited to Fs / 2 or less so as to be converted into the digital signal of the sampling frequency Fs, and the influence of aliasing due to sampling is applied to the input analog signal. A dither generation circuit for generating a band-limited dither within a range of Fs / 2 to (N-1 / 2) * Fs (N is an integer of 2 or more) so that the input analog signal is dithered. And an analog adder that superimposes the sampling frequency Fs
An A / D converter that operates at a sampling rate of N times (N is an integer of 2 or more) and converts the input analog signal on which the dither signal is superimposed by the analog adder into a digital signal having a sampling frequency N × Fs. A decimation filter for removing a component corresponding to the dither from a digital signal of sampling frequency N × Fs output from the A / D converter and converting the digital signal to a digital signal of sampling frequency Fs. And
以下、本発明の実施例を図に基づいて説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第１図は、本発明によるディザ処理回路のブロック構
成図である。FIG. 1 is a block diagram of a dither processing circuit according to the present invention.
図において、11は入力端子Tinに供給される入力アナ
ログ信号にディザを重畳するアナログ加算器、12はスペ
クトル分布が1/2×Fs（Fsはサンプリング周波数）から
（Ｎ−1/2）×Fs（Ｎは２以上の整数）に集中するディ
ザを発生する帯域制限ディザ発生回路であり、実際には
正弦波やその他の信号、例えば三角波や鋸歯状波等をフ
ィルタを通して帯域制限したもの等が使用できる。In the figure, 11 is an analog adder that superimposes dither on the input analog signal supplied to the input terminal T in , and 12 is a spectrum distribution from 1/2 × Fs (Fs is a sampling frequency) to (N−1 / 2) × This is a band-limited dither generation circuit that generates dither concentrated on Fs (N is an integer of 2 or more). In practice, a sine wave or other signal, such as a triangular wave or a sawtooth wave, which is band-limited through a filter, is used. Can be used.
13はアナログ加算器11において帯域制限ディザ発生回
路12からの上記したディザが重畳された入力アナログ信
号に対して、通常のサンプリング周波数FsのＮ倍（Ｎは
２以上の整数）の周波数で標本化・保持を行なうサンプ
ル・ホールド回路である。14は上記のサンプル・ホール
ド回路13と同様に、通常のサンプリング周波数のＮ倍
（Ｎ×Fs）の周波数で量子化ならびに符号化を行なうA/
D変換器、15はディジタルローパスフィルタ151と間引き
器152により構成されたデシメーションフィルタであ
り、上記したサンプル・ホールド回路13ならびにA/D変
換器14でのサンプリング周波数Ｎ×Fsを通常のサンプリ
ング周波数Fsに下げる働きをし、サンプルレートがＮ×
Fsから通常のFsへ1/Nに間引き（デシメーション）さ
れ、ディザ処理が行なわれたディジタルデータは出力端
子Toutより取り出される。Reference numeral 13 denotes a sampling at a frequency N times (N is an integer of 2 or more) the normal sampling frequency Fs for the input analog signal on which the above-mentioned dither from the band limiting dither generation circuit 12 is superimposed in the analog adder 11. • A sample and hold circuit that holds data. Reference numeral 14 is an A / A that performs quantization and encoding at a frequency N times (N × Fs) the normal sampling frequency, similar to the sample and hold circuit 13 described above.
D converter, 15 is a decimation filter composed of a digital low-pass filter 15 1 and a decimator 15 2 , and the sampling frequency N × Fs in the sample and hold circuit 13 and the A / D converter 14 is normally sampled. It works to reduce the frequency to Fs, and the sample rate is N ×
The digital data that is thinned (decimated) from Fs to normal Fs by 1 / N and subjected to dither processing is taken out from the output terminal T out .
続いて、上記した構成からなるディザ処理回路の動作
について説明する。Next, the operation of the dither processing circuit having the above configuration will be described.
本発明においては、入力端子Tinに供給された入力ア
ナログ信号に、帯域制限ディザ発生回路12で発生された
ディザがアナログ加算器11で重畳された後に量子化が行
なわれるが、上記の重畳されるディザのスペクトル分布
は、帯域制限ディザ発生回路12により量子化の後に入力
アナログ信号のスペクトル分布と分離可能となるように
帯域制限されている。In the present invention, the input analog signal supplied to the input terminal T in is quantized after the dither generated in the band-limited dither generation circuit 12 is superimposed in the analog adder 11, but the above-mentioned superposition is performed. The dither spectral distribution is band-limited by the band-limited dither generation circuit 12 so that it can be separated from the spectral distribution of the input analog signal after quantization.
また、サンプル・ホールド回路13ならびにA/D変換器1
4におけるサンプルレートを通常のサンプリング周波数F
sのＮ倍（Ｎ×Fs）として信号処理を行なうとともに、
デシメーションフィルタ15を通すことによりディザの有
するスペクトルの抑圧を行ない、量子化の後にディザを
減算する場合と同様の効果を得ている。In addition, the sample and hold circuit 13 and A / D converter 1
The sample rate at 4 is the normal sampling frequency F
Signal processing is performed as N times s (N × Fs), and
By passing through the decimation filter 15, the spectrum of the dither is suppressed, and the same effect as when the dither is subtracted after the quantization is obtained.
以下、本発明による一実施例として、サンプリング周
波数を2Fs、入力アナログ信号に重畳するディザとして
正弦波を用いた場合について説明する。Hereinafter, as an embodiment of the present invention, a case where a sampling frequency is 2Fs and a sine wave is used as dither to be superimposed on an input analog signal will be described.
入力端子Tinに供給された入力アナログ信号には、帯
域制限ディザ発生回路12で発生された帯域制限された正
弦波のディザがアナログ加算器11により加算される。The analog adder 11 adds the band-limited sine wave dither generated by the band-limited dither generation circuit 12 to the input analog signal supplied to the input terminal T in .
このとき、入力アナログ信号のスペクトルは、折り返
しひずみを防止するために、図示せぬローパスフィルタ
（LPF）によりサンプリング周波数Fsの1/2以上の周波数
成分が取り除かれたFs/2に制限されている。これに対し
て、帯域制限ディザ発生回路12で発生されるディザのス
ペクトルは、1/2Fsから3/2Fsに帯域制限されている。At this time, in order to prevent aliasing distortion, the spectrum of the input analog signal is limited to Fs / 2 in which a frequency component more than 1/2 of the sampling frequency Fs is removed by a low-pass filter (LPF) not shown. . On the other hand, the dither spectrum generated by the band-limited dither generation circuit 12 is band-limited from 1 / 2Fs to 3 / 2Fs.
従って、アナログ加算器11の出力スペクトルは第２図
に示すように、お互いのスペクトル（入力アナログ信号
のスペクトルとディザのスペクトル）が重なり合うとい
ったことはない。ただし、第２図においては、ディザが
1/2FsからFsに帯域制限された場合を示している。Therefore, the output spectrum of the analog adder 11 does not overlap with each other (the spectrum of the input analog signal and the spectrum of the dither), as shown in FIG. However, in FIG. 2, the dither is
It shows a case where the band is limited from 1/2 Fs to Fs.
上記のアナログ加算器11によりディザが重畳された入
力アナログ信号は、サンプル・ホールド回路13で標本化
・保持が行なわれ、さらにA/D変換器14で量子化ならび
に符号化が行なわれてディジタル信号に変換される。こ
のとき、通常のサンプリング周波数Fsで標本化を行なう
と、入力信号のスペクトルにディザのスペクトルが折り
返されて雑音を発生するため、上記のサンプル・ホール
ド回路13ならびにA/D変換器14のそれぞれを、通常のサ
ンプリング周波数Fsの２倍（2Fs）のサンプルレートで
動作させている。こうすることにより、入力信号のスペ
クトルが変化することはない。また、この場合のディザ
による効果は従来の場合と何ら変わらない。The input analog signal on which the dither is superimposed by the analog adder 11 is sampled and held by the sample and hold circuit 13, and further quantized and coded by the A / D converter 14 to obtain a digital signal. Is converted to. At this time, if sampling is performed at the normal sampling frequency Fs, the dither spectrum is folded back into the spectrum of the input signal to generate noise, so that each of the sample and hold circuit 13 and the A / D converter 14 is , The sample rate is twice the normal sampling frequency Fs (2Fs). By doing so, the spectrum of the input signal does not change. Further, the effect of dithering in this case is no different from that in the conventional case.
上記のサンプリング周波数2Fsに基づいて標本化さ
れ、量子化されたディジタル信号は、ディジタルローパ
スフィルタ151と間引き器152により構成されたデシメー
ションフィルタ15に供給され、ここで通常のサンプリン
グ周波数Fsに変換される。このデシメーションフィルタ
15では、２倍のサンプルレートでA/D変換されたデータ
に対して、ディジタルローパスフィルタ151によるLPF演
算で不要信号成分を完全に取り除き、その後間引き器15
2によりデータの間引き（デシメーション）が行なわれ
てサンプルレートが2Fsから1/2のFsに変換される。な
お、上記のデシメーションを行なっても、帯域内の信号
は完全に保存され、出力端子Toutから取り出されるディ
ジタル信号は信号処理回路を介して磁気記録媒体上にデ
ィジタル記録される。The quantized digital signal sampled based on the above sampling frequency 2Fs is supplied to a decimation filter 15 constituted by a digital low-pass filter 15 1 and a decimator 15 2 and converted into a normal sampling frequency Fs. To be done. This decimation filter
In 15, the A / D converted data at twice the sample rate, completely removes the undesired signal components in LPF operation by digital low-pass filter 15 1, then decimator 15
The data is decimationed by 2 and the sample rate is converted from 2Fs to 1/2 Fs. Even if the above decimation is performed, the signal within the band is completely preserved, and the digital signal taken out from the output terminal T out is digitally recorded on the magnetic recording medium via the signal processing circuit.
上記のデシメーションフィルタ15のフィルタ特性は、
第３図に示すように０（DC）〜Fs/2のみの成分を通過さ
せる特性となっており、出力端子Toutに現われる最終的
な信号スペクトルは、第４図に示すようにディザ成分が
取り除かれた入力信号のスペクトル成分のみとなる。The filter characteristic of the above decimation filter 15 is
As shown in FIG. 3, it has a characteristic of passing only components of 0 (DC) to Fs / 2, and the final signal spectrum appearing at the output terminal T out has a dither component as shown in FIG. Only the spectral components of the removed input signal are left.
上記したように、通常のサンプリング周波数FsのＮ倍
（Ｎは２以上の整数で、上記した一実施例はＮ＝２とし
た2Fsの場合）の周波数（Ｎ×Fs）でオーバサンプリン
グを行ない、その後上記したデシメーションフィルタ15
を通して通常のサンプリング周波数Fsに変換することに
より、周波数軸上でディザの減算を行なうことができ
る。As described above, oversampling is performed at a frequency (N × Fs) of N times the normal sampling frequency Fs (N is an integer of 2 or more, and in the above embodiment, 2Fs where N = 2). Then the above-mentioned decimation filter 15
By converting to a normal sampling frequency Fs through, dither subtraction can be performed on the frequency axis.
なお、上記した一実施例においては、帯域制限された
ディザとして正弦波を使用する場合で説明したが、ディ
ザとしては前述したように上記の正弦波以外に、三角波
や鋸歯状波等をフィルタを通して帯域制限したもの等が
使用できる。In the above-described embodiment, the case where a sine wave is used as the band-limited dither has been described, but as the dither, as described above, in addition to the above-mentioned sine wave, a triangular wave, a sawtooth wave, or the like is filtered. Band-limited ones can be used.
また、サンプリング周波数として2Fsの場合を例にと
り説明したが、一般にはＮ×Fs（Ｎは２以上の整数）の
サンプリング周波数でよく、この場合はデシメーション
フィルタとしてはＮ×Fsを1/NとしてFsに変換するもの
であればよい。Further, although the case where the sampling frequency is 2Fs has been described as an example, in general, a sampling frequency of N × Fs (N is an integer of 2 or more) may be used, and in this case, N × Fs is set to 1 / N and Fs Anything that can be converted to
以上説明した本発明によれば、重畳すべきディザのス
ペクトルを入力信号のスペクトルと重ならないように、
また標本化したときにディザのスペクトルが入力信号の
スペクトルに折り返さないように帯域制限するととも
に、かかるディザの除去にデシメーションフィルタを使
用して、周波数軸上でディザの除去を行う構成としたの
で、ディザ重畳による量子化雑音の白色化効果を十分に
引き出すことができ、入力信号と量子化雑音の無相関化
による最適なディザ処理を行うことができる。According to the present invention described above, the dither spectrum to be superimposed should not overlap the spectrum of the input signal,
In addition, when the sample is sampled, the band is limited so that the spectrum of the dither does not fold back to the spectrum of the input signal, and a decimation filter is used to remove the dither, so that the dither is removed on the frequency axis. The whitening effect of the quantization noise due to the dither superposition can be sufficiently brought out, and the optimum dither processing can be performed by decorrelating the input signal and the quantization noise.
第１図は本発明の一実施例を示すディザ処理回路のブロ
ック構成図、 第２図は本発明におけるアナログ加算器の出力スペクト
ルの一例を示す図、 第３図は本発明におけるデシメーションフィルタの周波
数特性の一例を示す図、 第４図は本発明におけるデシメーションフィルタの出力
信号スペクトルの一例を示す図、 第５図は従来提案されているディザ処理回路のブロック
構成図である。 11……アナログ加算器、12……帯域制限ディザ発生回
路、13……サンプル・ホールド回路、14……A/D変換
器、15……デシメーションフィルタ。FIG. 1 is a block configuration diagram of a dither processing circuit showing an embodiment of the present invention, FIG. 2 is a diagram showing an example of an output spectrum of an analog adder according to the present invention, and FIG. 3 is a frequency of a decimation filter according to the present invention. FIG. 4 is a diagram showing an example of characteristics, FIG. 4 is a diagram showing an example of an output signal spectrum of a decimation filter in the present invention, and FIG. 5 is a block configuration diagram of a conventionally proposed dither processing circuit. 11 …… Analog adder, 12 …… Bandwidth limiting dither generation circuit, 13 …… Sample and hold circuit, 14 …… A / D converter, 15 …… Decimation filter.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−12144（ＪＰ，Ａ) 特開 昭60−4324（ＪＰ，Ａ) 特開 昭62−29219（ＪＰ，Ａ) 特開 昭50−54277（ＪＰ，Ａ) 特開 昭60−5691（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-56-12144 (JP, A) JP-A-60-4324 (JP, A) JP-A-62-29219 (JP, A) JP-A-50- 54277 (JP, A) JP-A-60-5691 (JP, A)
Claims (1)
変換されるようにFs/2以下に帯域制限された入力アナロ
グ信号のスペクトルに重ならずかつ標本化による折り返
しの影響が該入力アナログ信号に及ばないようにFs/2か
ら（Ｎ−1/2）×Fs（Ｎは２以上の整数）の範囲内に帯
域制限されたディザを発生するディザ発生回路と、 前記入力アナログ信号に前記ディザを重畳するアナログ
加算器と、 前記サンプリング周波数FsのＮ倍（Ｎは２以上の整数）
のサンプルレートで動作して前記アナログ加算器により
前記ディザ信号が重畳された前記入力アナログ信号をサ
ンプリング周波数Ｎ×Fsのディジタル信号に変換するA/
D変換器と、 前記A/D変換器から出力されるサンプリング周波数Ｎ×F
sのディジタル信号から、前記ディザに相当する成分を
除去した後、サンプリング周波数Fsのディジタル信号に
変換するデシメーションフィルタとを備えたことを特徴
とするディザ処理回路。1. The spectrum of an input analog signal band-limited to Fs / 2 or less so as to be converted into a digital signal having a sampling frequency Fs does not overlap the spectrum of the input analog signal, and the influence of aliasing due to sampling does not affect the input analog signal. As described above, a dither generation circuit that generates a dither band-limited in the range of Fs / 2 to (N-1 / 2) * Fs (N is an integer of 2 or more), and superimposes the dither on the input analog signal. An analog adder and N times the sampling frequency Fs (N is an integer of 2 or more)
A / which operates at a sample rate of and converts the input analog signal on which the dither signal is superimposed by the analog adder into a digital signal of sampling frequency N × Fs
D converter and sampling frequency N × F output from the A / D converter
A dither processing circuit, comprising: a decimation filter for removing a component corresponding to the dither from the digital signal of s and then converting it to a digital signal of a sampling frequency Fs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62150244A JP2546678B2 (en) | 1987-06-18 | 1987-06-18 | Dither processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62150244A JP2546678B2 (en) | 1987-06-18 | 1987-06-18 | Dither processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63314909A JPS63314909A (en) | 1988-12-22 |
| JP2546678B2 true JP2546678B2 (en) | 1996-10-23 |
Family
ID=15492712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62150244A Expired - Lifetime JP2546678B2 (en) | 1987-06-18 | 1987-06-18 | Dither processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546678B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4524447A (en) * | 1983-05-25 | 1985-06-18 | Rca Corporation | Digital signal processing apparatus having digital dither |
| JP2653775B2 (en) * | 1983-06-23 | 1997-09-17 | ソニー株式会社 | Sampling rate converter |
| JPS6229219A (en) * | 1985-07-29 | 1987-02-07 | Nippon Precision Saakitsutsu Kk | Sampling circuit for analog signal |
-
1987
- 1987-06-18 JP JP62150244A patent/JP2546678B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63314909A (en) | 1988-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2647136B2 (en) | Analog-digital conversion circuit | |
| US4812846A (en) | Dither circuit using dither including signal component having frequency half of sampling frequency | |
| JP3104108B2 (en) | Analog / digital converter | |
| JP3193769B2 (en) | Sampling frequency converter | |
| JPH04261222A (en) | Converter between analog signal and digital signal | |
| US5701124A (en) | 1-bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus | |
| JP2005510110A (en) | Sigma delta modulation | |
| JPS63138570A (en) | Signal recording device | |
| JP2546678B2 (en) | Dither processing circuit | |
| US4686509A (en) | Digital to analog conversion method and system with the introduction and later removal of dither | |
| JPS63252015A (en) | D/a converting device | |
| US5572210A (en) | Digital signal processing apparatus | |
| EP0543220B1 (en) | Method and apparatus for A/D and D/A conversion | |
| JP3812774B2 (en) | 1-bit signal processor | |
| US5990818A (en) | Method and apparatus for processing sigma-delta modulated signals | |
| JPS63256018A (en) | A/d converter | |
| US5124939A (en) | Signal modification circuit | |
| JP3339320B2 (en) | Digital signal processor | |
| JP3111410B2 (en) | A / D converter | |
| JPH09153814A (en) | Digital signal processor and recording device | |
| JPH10242863A (en) | Analog-to-digital converter | |
| JP2003208186A (en) | Signal processor and signal processing method | |
| JP3142728B2 (en) | Signal input circuit for 1-bit analog / digital converter | |
| JPH0731875B2 (en) | Digital Ode Recorder | |
| JP2005039789A (en) | Method and circuit for efficiently converting pcm data into pwm data |