JP2544976B2 - Semiconductor integrated circuit module - Google Patents
Semiconductor integrated circuit moduleInfo
- Publication number
- JP2544976B2 JP2544976B2 JP1234341A JP23434189A JP2544976B2 JP 2544976 B2 JP2544976 B2 JP 2544976B2 JP 1234341 A JP1234341 A JP 1234341A JP 23434189 A JP23434189 A JP 23434189A JP 2544976 B2 JP2544976 B2 JP 2544976B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- semiconductor integrated
- integrated circuit
- unit
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体集積回路モジュールに関し、特
に、半導体集積回路装置としてのチップが内蔵された能
動部品と、コンデンサ等の受動部品とが複数個、同一基
板に配されて構成される半導体集積回路モジュールに関
するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit module, and more particularly to a plurality of active components including a chip as a semiconductor integrated circuit device and passive components such as capacitors. The present invention relates to a semiconductor integrated circuit module arranged on the same substrate.
［従来の技術］ 第9A図は、従来の半導体集積回路モジュールの一例と
してメモリモジュールを示す正面図、第9B図は、その側
面図である。図示されたメモリモジュール１は、メモリ
IC2が高さ方向に積上げられて組立てられており、最も
平面実装密度の高いメモリモジュールである。メモリIC
チップのパッケージングが完了したメモリIC2は、２つ
のプリント基板３の間に挟まれて並べられている。その
プリント基板３に設けられたスルーホール６に、メモリ
IC2の外部リード７が挿入されている。外部リード７と
スルーホール６とは半田付けで接続固定されている。こ
のようにして、複数個のメモリIC2が組立てられた後、
コンデンサ５がプリント基板３の所定位置に手作業で半
田付けされて取付けられる。その取付位置は、回路上で
決定され、プリント基板３の上で配置できるように設定
される。コンデンサ５は、理想的には各メモリIC2に対
し、その電源端子の前段に配置される。それにより、電
源に存在するノイズが除去される。すなわち、ノイズ対
策のためにコンデンサ５がメモリモジュール１に組込ま
れる。プリント基板３にはクリップリード４が取付けら
れている。このクリップリード４とスルーホール６と
は、所定のモジュールの機能に応じてプリント基板３の
上に形成された導体パターン（図示せず）によって接続
されている。このようにして、パーソナルコンピュータ
等に設けられる増設メモリとしてのメモリモジュール１
が組立てられる。[Prior Art] FIG. 9A is a front view showing a memory module as an example of a conventional semiconductor integrated circuit module, and FIG. 9B is a side view thereof. The illustrated memory module 1 is a memory
This is a memory module with the highest planar mounting density, with IC2 stacked and assembled in the height direction. Memory ic
The memory ICs 2 for which the packaging of the chips has been completed are sandwiched between the two printed circuit boards 3 and arranged. The memory is placed in the through hole 6 provided on the printed circuit board 3.
The external lead 7 of IC2 is inserted. The external lead 7 and the through hole 6 are connected and fixed by soldering. After a plurality of memory ICs 2 are assembled in this way,
The capacitor 5 is manually soldered and attached to a predetermined position on the printed circuit board 3. The mounting position is determined on the circuit and set so that it can be arranged on the printed circuit board 3. Ideally, the capacitor 5 is arranged in front of the power supply terminal for each memory IC 2. This removes the noise present in the power supply. That is, the capacitor 5 is incorporated in the memory module 1 as a countermeasure against noise. Clip leads 4 are attached to the printed circuit board 3. The clip lead 4 and the through hole 6 are connected by a conductor pattern (not shown) formed on the printed circuit board 3 according to the function of a predetermined module. In this way, the memory module 1 as an additional memory provided in a personal computer or the like
Is assembled.
［発明が解決しようとする課題］ 従来のメモリモジュールは以上のように構成されてい
るので、コンデンサは、メモリICが取付けられるプリン
ト基板の取付面とは反対側に配置されている。そのた
め、メモリICと同時に組立てることができないので、コ
ンデンサの取付作業は手作業となる。また、メモリモジ
ュールが基板に取付けられて実装されるときに、その基
板内でメモリモジュールが占有する面積、すなわち平面
実装密度が、第9B図に示されるようにコンデンサの厚み
分、悪くなる等の問題点があった。[Problems to be Solved by the Invention] Since the conventional memory module is configured as described above, the capacitor is arranged on the side opposite to the mounting surface of the printed board on which the memory IC is mounted. Therefore, it is not possible to assemble with the memory IC at the same time, so the work of mounting the capacitor is a manual work. In addition, when the memory module is mounted on the board and mounted, the area occupied by the memory module in the board, that is, the planar mounting density is deteriorated by the thickness of the capacitor as shown in FIG. 9B. There was a problem.
そこで、この発明は、上記のような問題点を解消する
ためになされたもので、半導体集積回路装置としてのチ
ップが内蔵された能動部品と同様の取扱いでコンデンサ
等の受動部品を組立てることができるとともに、平面実
装密度を低下させることのない半導体集積回路モジュー
ルを提供することを目的とする。Therefore, the present invention has been made to solve the above problems, and passive components such as capacitors can be assembled in the same manner as active components in which a chip as a semiconductor integrated circuit device is incorporated. Another object of the present invention is to provide a semiconductor integrated circuit module that does not reduce the planar mounting density.
［課題を解決するための手段］ この発明に従った半導体集積回路モジュールは、第１
の基板と、第２の基板と、複数個の能動ユニットと、受
動ユニットとを備える。第２の基板は、その主表面が第
１の基板の主表面と対向するように配置されている。複
数個の能動ユニットは、第１と第２の基板の主表面の間
に挟まれてそれらの主表面の延在する方向に積み重ねら
れて並べられている。複数個の能動ユニットの各々は、
半導体集積回路装置としてのチップが外囲器で封止され
ることによって、規格化された単位として構成されてい
る。受動ユニットは、第１と第２の基板の主表面の間に
挟まれて能動ユニットと同一の配列で並べられている。
受動ユニットは、複数個の受動素子を収容し、能動ユニ
ットと同一の単位に規格化されている。[Means for Solving the Problems] A semiconductor integrated circuit module according to the present invention is
Substrate, a second substrate, a plurality of active units, and a passive unit. The second substrate is arranged such that its main surface faces the main surface of the first substrate. The plurality of active units are sandwiched between the main surfaces of the first and second substrates and are stacked and arranged in the extending direction of the main surfaces. Each of the plurality of active units is
A chip as a semiconductor integrated circuit device is sealed with an envelope to constitute a standardized unit. The passive unit is sandwiched between the main surfaces of the first and second substrates and arranged in the same arrangement as the active unit.
The passive unit houses a plurality of passive elements and is standardized in the same unit as the active unit.
［作用］ この発明においては、受動部品は能動ユニットと同一
の単位に規格化されている。その規格化された受動ユニ
ットと能動ユニットとが、２つの基板の間に挟まれ、そ
れらの主表面の延在する方向に積み重ねられて並べられ
ている。そのため、半導体集積回路モジュールの組立時
において、コンデンサ等の受動部品を能動部品と同様に
取扱うことができる。したがって、受動部品が基板の上
で能動部品とは別の配列で配置されることがないので、
平面実装密度を低下させることもない。[Operation] In the present invention, the passive component is standardized in the same unit as the active unit. The standardized passive unit and the active unit are sandwiched between the two substrates and stacked and arranged in the extending direction of their main surfaces. Therefore, when assembling the semiconductor integrated circuit module, passive components such as capacitors can be handled in the same manner as active components. Therefore, passive components are not placed on the board in a different arrangement than active components,
It does not reduce the planar mounting density.
［発明の実施例］ 以下、この発明の一実施例を図について説明する。第
1A図は、この発明に従った半導体集積回路モジュールの
一例としてメモリモジュールを示す正面図である。第1B
図は、その側面図である。メモリICチップが所定のパッ
ケージで封止されたメモリIC2は、２つのプリント基板
３の間に挟まれて並べられている。また、複数個のコン
デンサが所定のパッケージに内蔵されることによって、
メモリIC2と同一の単位に規格化されたコンデンサアレ
イ８は、メモリIC2と同一の配列でプリント基板３の間
に並べられている。プリント基板３に設けられたスルー
ホール６には、メモリIC2の外部リード７と、コンデン
サアレイ８の外部リード12とが挿入されている。スルー
ホール６と外部リード7,12とは半田付けで接続固定され
ている。スルーホール６と、プリント基板３の一端に取
付けられたクリップリード４とは、所定のモジュールの
機能に応じてプリント基板３の上に形成された導体パタ
ーン（図示せず）を介して接続されている。このように
して、メモリモジュール13が構成される。[Embodiment of the Invention] An embodiment of the present invention will be described below with reference to the drawings. First
FIG. 1A is a front view showing a memory module as an example of the semiconductor integrated circuit module according to the present invention. 1B
The figure is a side view thereof. A memory IC 2 in which a memory IC chip is sealed in a predetermined package is sandwiched between two printed circuit boards 3 and arranged. Also, by incorporating multiple capacitors in a given package,
The capacitor array 8 standardized in the same unit as the memory IC2 is arranged between the printed circuit boards 3 in the same arrangement as the memory IC2. External leads 7 of the memory IC 2 and external leads 12 of the capacitor array 8 are inserted into the through holes 6 provided in the printed circuit board 3. The through hole 6 and the external leads 7 and 12 are connected and fixed by soldering. The through hole 6 and the clip lead 4 attached to one end of the printed circuit board 3 are connected via a conductor pattern (not shown) formed on the printed circuit board 3 according to the function of a predetermined module. There is. In this way, the memory module 13 is configured.
この発明のメモリモジュール13に組込まれたコンデン
サアレイ８の構造について説明する。第2A図は、コンデ
ンサアレイ８を示す正面図である。第2B図は、その側面
図である。第2C図は、第2A図のII C−II C線における断
面図である。これらの図を参照して、複数個の単体のコ
ンデンサ10が、リードフレームのインナーリード11に半
田103等の導電性の良好な接着材料を用いて取付けられ
ている。コンデンサの両端部にはコンデンサ電極104が
設けられている。このコンデンサ電極104がインナーリ
ード11に接続されている。インナーリード11から延びる
ように外部リード12が形成されている。コンデンサアレ
イ８の外形は、封止樹脂９によってメモリIC2と同一の
外形に成形されている。The structure of the capacitor array 8 incorporated in the memory module 13 of the present invention will be described. FIG. 2A is a front view showing the capacitor array 8. FIG. 2B is a side view thereof. FIG. 2C is a sectional view taken along line II C-II C in FIG. 2A. Referring to these drawings, a plurality of single capacitors 10 are attached to inner leads 11 of the lead frame by using an adhesive material having good conductivity such as solder 103. Capacitor electrodes 104 are provided on both ends of the capacitor. The capacitor electrode 104 is connected to the inner lead 11. The outer lead 12 is formed so as to extend from the inner lead 11. The outer shape of the capacitor array 8 is molded with the sealing resin 9 to have the same outer shape as the memory IC 2.
第3A図〜第3D図は、この発明のメモリモジュールに組
込まれるコンデンサアレイ８の製造方法の一例を工程順
に示す斜視図である。以下、これらの図を参照して、コ
ンデンサアレイ８の製造方法について説明する。第3A図
を参照して、コンデンサアレイ製造用のリードフレーム
101が準備される。第3B図に示すように、予め準備され
た単体のコンデンサ10が、リードフレーム101のインナ
ーリード11に半田103等の導電性が良好な接着材料を用
いて取付けられる。図には、コンデンサ10がリードフレ
ーム101のインナーリード11の間にまたがるように載置
された状態が示されている。その後、第3C図を参照し
て、封止樹脂９によってメモリICと同一の外形に成形さ
れる。さらに、第3D図に示すように、不要な封止樹脂
（外部リード間等）が除去される。外部リード12には、
メモリモジュールとして組立てられる際に半田付けを容
易にするための外層めっきが施される。その後、リード
フレーム枠部102と不要部分等が切断される。最後に、
外部リード12が所定の形状に加工されることにより、第
2A図、第2B図に示されるようなコンデンサアレイ８が完
成する。3A to 3D are perspective views showing an example of a method of manufacturing the capacitor array 8 incorporated in the memory module of the present invention in the order of steps. Hereinafter, a method of manufacturing the capacitor array 8 will be described with reference to these drawings. Referring to FIG. 3A, a lead frame for manufacturing a capacitor array
101 is prepared. As shown in FIG. 3B, a single capacitor 10 prepared in advance is attached to the inner lead 11 of the lead frame 101 using an adhesive material having good conductivity such as solder 103. The figure shows a state in which the capacitor 10 is placed so as to straddle the inner leads 11 of the lead frame 101. After that, referring to FIG. 3C, the same outer shape as that of the memory IC is molded by the sealing resin 9. Further, as shown in FIG. 3D, unnecessary sealing resin (between external leads, etc.) is removed. The external lead 12 has
Outer layer plating is applied to facilitate soldering when assembled as a memory module. After that, the lead frame frame portion 102 and unnecessary portions are cut off. Finally,
By processing the external lead 12 into a predetermined shape,
The capacitor array 8 as shown in FIGS. 2A and 2B is completed.
なお、メモリIC2の構造は第4A図、第4B図に示されて
いる。メモリICチップ201の周辺領域に設けられた各電
極202には、インナーリード204が金線203を介して電気
的に接続されている。外部リード７のみが外側に現われ
るように、メモリIC2の外形は、封止樹脂９によって成
形されている。The structure of the memory IC2 is shown in FIGS. 4A and 4B. An inner lead 204 is electrically connected to each electrode 202 provided in the peripheral region of the memory IC chip 201 via a gold wire 203. The outer shape of the memory IC 2 is molded with a sealing resin 9 so that only the external leads 7 are exposed to the outside.
メモリIC2とコンデンサアレイ８とは以下のようにし
て組立てられる。第5A図は、メモリモジュールの組立に
用いられるプリント基板３を示す側面図である。第5B図
は、その平面図である。プリント基板の表面上には所定
の配列に従ってスルーホール６が形成されている。プリ
ント基板３の一端部には、クリップリード半田付け用電
極301が形成されている。第６図は、メモリモジュール
の分解組立側面図である。多数個のメモリIC2とコンデ
ンサアレイ８とが１列に並ぶように積重ねられる。メモ
リIC2の外部リード７と、コンデンサアレイ８の外部リ
ード12が、矢印で示される方向にプリント基板３のスル
ーホール６に挿入される。外部リード12とスルーホール
６とは、フローソルダリング等の方法を用いて半田付け
される。クリップリード４は、矢印で示される方向に、
プリント基板３の電極301に圧入された後、半田付けさ
れる。このとき、クリップリード４は、第７図で示され
るような端部形状を有するので、ばね力によって容易に
電極301に圧入される。このようにして、第1A図、第1B
図に示されるようなメモリモジュール13が完成する。The memory IC 2 and the capacitor array 8 are assembled as follows. FIG. 5A is a side view showing the printed circuit board 3 used for assembling the memory module. FIG. 5B is a plan view thereof. Through holes 6 are formed on the surface of the printed circuit board in a predetermined arrangement. A clip lead soldering electrode 301 is formed on one end of the printed circuit board 3. FIG. 6 is an exploded side view of the memory module. A large number of memory ICs 2 and the capacitor array 8 are stacked so as to be arranged in a line. The external lead 7 of the memory IC 2 and the external lead 12 of the capacitor array 8 are inserted into the through hole 6 of the printed board 3 in the direction indicated by the arrow. The external leads 12 and the through holes 6 are soldered by using a method such as flow soldering. The clip lead 4 is in the direction indicated by the arrow,
After being press-fitted into the electrode 301 of the printed circuit board 3, it is soldered. At this time, since the clip lead 4 has the end shape as shown in FIG. 7, the clip lead 4 is easily pressed into the electrode 301 by the spring force. In this way, FIGS. 1A and 1B
The memory module 13 as shown is completed.
なお、上記実施例においてはコンデンサ10は所定のパ
ッケージに封止されることによってメモリIC2と同一の
単位に規格化されている。しかしながら、第8A図、第8B
図に示されるように、プリント基板上にコンデンサを配
列させることによって、メモリICと同様の取扱いができ
るようにコンデンサが所定の単位に規格化されてもよ
い。このとき、コンデンサアレイはメモリICと異なる外
形を有するが、外形寸法、取付寸法として一定の規格化
された寸法を有すればよい。第8A図は、コンデンサアレ
イの別の実施例を示す正面図である。第8B図は、その側
面図である。プリント基板14の上に所定の配列に従って
複数個のコンデンサ10が取付けられている。プリント基
板14の両端部分には外部リード15が設けられている。外
部リード15と各コンデンサの電極とは、プリント基板14
上に設けられた配線パターン（図示せず）を介して接続
されている。このようにして、コンデンサアレイ18が構
成されている。In the above embodiment, the capacitor 10 is standardized in the same unit as the memory IC 2 by being sealed in a predetermined package. However, Figures 8A and 8B
As shown in the drawing, by arranging the capacitors on the printed circuit board, the capacitors may be standardized in a predetermined unit so that they can be handled in the same manner as the memory IC. At this time, the capacitor array has an external shape different from that of the memory IC, but may have a certain standardized external dimension and mounting dimension. FIG. 8A is a front view showing another embodiment of the capacitor array. FIG. 8B is a side view thereof. A plurality of capacitors 10 are mounted on a printed circuit board 14 in a predetermined arrangement. External leads 15 are provided on both ends of the printed circuit board 14. The external leads 15 and the electrodes of each capacitor are
They are connected via a wiring pattern (not shown) provided above. The capacitor array 18 is configured in this way.
また、上記実施例においては、受動部品としてコンデ
ンサの例を挙げて説明しているが、コンデンサ以外の抵
抗器等がメモリICと同一の単位に規格化されてもよい。Further, in the above-described embodiment, the example of the capacitor is described as the passive component, but a resistor or the like other than the capacitor may be standardized in the same unit as the memory IC.
さらに、上記実施例においては、半導体集積回路装置
としてメモリICを用いているが、メモリ以外の機能を有
するICが用いられてもよい。Further, although the memory IC is used as the semiconductor integrated circuit device in the above embodiment, an IC having a function other than the memory may be used.
［発明の効果］ 以上のように、この発明によれば、受動部品が能動部
品と同一の単位に規格化されて、同一の配列で２つの基
板の間に挟まれ、積み重ねられて並べられるので、半導
体集積回路モジュールを組立てる際の工程を簡略化でき
る。また、半導体集積回路モジュールの実装密度を向上
させることができる。[Effects of the Invention] As described above, according to the present invention, the passive components are standardized in the same unit as the active components, sandwiched between two substrates in the same arrangement, and stacked and arranged. The steps for assembling the semiconductor integrated circuit module can be simplified. Also, the packaging density of the semiconductor integrated circuit module can be improved.
第1A図は、この発明に従った半導体集積回路モジュール
の一例としてメモリモジュールを示す正面図である。 第1B図は、この発明に従った半導体集積回路モジュール
の一例としてメモリモジュールを示す側面図である。 第2A図は、この発明の半導体集積回路モジュールに使用
される受動ユニットの一例としてコンデンサアレイを示
す正面図である。 第2B図は、コンデンサアレイを示す側面図である。 第2C図は、第2A図のII C−II C線における断面図であ
る。 第3A図、第3B図、第3C図、第3D図は、この発明のコンデ
ンサアレイの製造方法を工程順に示す斜視図である。 第4A図は、能動ユニットの一例としてメモリICを示す正
面図である。 第4B図は、メモリICを示す側面図である。 第5A図は、メモリモジュールの組立てに用いられるプリ
ント基板を示す側面図である。 第5B図は、メモリモジュールの組立に用いられるプリン
ト基板を示す正面図である。 第６図は、この発明のメモリモジュールを概略的に示す
分解組立側面図である。 第７図は、プリント基板の一端部に設けられるクリップ
リードの詳細を示す部分斜視図である。 第8A図は、コンデンサアレイの別の実施例を示す正面図
である。 第8B図は、コンデンサアレイの別の実施例を示す側面図
である。 第9A図は、従来の半導体集積回路モジュールの一例とし
てメモリモジュールを示す正面図である。 第9B図は、従来の半導体集積回路モジュールの一例とし
てメモリモジュールを示す側面図である。 図において、２はメモリIC、３はプリント基板、８はコ
ンデンサアレイ、13はメモリモジュールである。 なお、各図中、同一符号は同一または相当部分を示す。FIG. 1A is a front view showing a memory module as an example of the semiconductor integrated circuit module according to the present invention. FIG. 1B is a side view showing a memory module as an example of the semiconductor integrated circuit module according to the present invention. FIG. 2A is a front view showing a capacitor array as an example of a passive unit used in the semiconductor integrated circuit module of the present invention. FIG. 2B is a side view showing the capacitor array. FIG. 2C is a sectional view taken along line II C-II C in FIG. 2A. FIG. 3A, FIG. 3B, FIG. 3C, and FIG. 3D are perspective views showing the method of manufacturing the capacitor array of the present invention in the order of steps. FIG. 4A is a front view showing a memory IC as an example of the active unit. FIG. 4B is a side view showing the memory IC. FIG. 5A is a side view showing a printed circuit board used for assembling a memory module. FIG. 5B is a front view showing a printed circuit board used for assembling the memory module. FIG. 6 is an exploded side view schematically showing the memory module of the present invention. FIG. 7 is a partial perspective view showing details of a clip lead provided at one end of a printed circuit board. FIG. 8A is a front view showing another embodiment of the capacitor array. FIG. 8B is a side view showing another embodiment of the capacitor array. FIG. 9A is a front view showing a memory module as an example of a conventional semiconductor integrated circuit module. FIG. 9B is a side view showing a memory module as an example of a conventional semiconductor integrated circuit module. In the figure, 2 is a memory IC, 3 is a printed circuit board, 8 is a capacitor array, and 13 is a memory module. In each drawing, the same reference numerals indicate the same or corresponding parts.
Claims (1)
された能動部品と、コンデンサ等の受動部品とが複数
個、基板に配置されて構成される半導体集積回路モジュ
ールであって、 主表面を有する第１の基板と、 主表面が前記第１の基板の主表面と対向するように配置
された第２の基板と、 前記第１と第２の基板の主表面の間に挟まれてそれらの
主表面の延在する方向に積み重ねられて並べられた複数
個の能動ユニットとを備え、 前記複数個の能動ユニットの各々は、半導体集積回路装
置としてのチップが外囲器で封止されることによって、
規格化された単位として構成されており、さらに、 前記第１と第２の基板の主表面の間に挟まれて前記能動
ユニットと同一の配列で並べられた受動ユニットとを備
え、 前記受動ユニットは、複数個の受動素子を収容し、前記
能動ユニットと同一の単位に規格化されている、半導体
集積回路モジュール。1. A semiconductor integrated circuit module comprising a plurality of active components, each having a chip as a semiconductor integrated circuit device built therein, and passive components, such as capacitors, arranged on a substrate and having a main surface. A first substrate, a second substrate arranged so that its main surface faces the main surface of the first substrate, and a main substrate of the first and second substrates sandwiched between them. A plurality of active units stacked and arranged in a direction in which the main surface extends, each of the plurality of active units having a chip as a semiconductor integrated circuit device sealed with an envelope. By
The passive unit is configured as a standardized unit, and further includes a passive unit sandwiched between the main surfaces of the first and second substrates and arranged in the same arrangement as the active unit. Is a semiconductor integrated circuit module containing a plurality of passive elements and standardized in the same unit as the active unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1234341A JP2544976B2 (en) | 1989-09-08 | 1989-09-08 | Semiconductor integrated circuit module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1234341A JP2544976B2 (en) | 1989-09-08 | 1989-09-08 | Semiconductor integrated circuit module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0396266A JPH0396266A (en) | 1991-04-22 |
| JP2544976B2 true JP2544976B2 (en) | 1996-10-16 |
Family
ID=16969471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1234341A Expired - Lifetime JP2544976B2 (en) | 1989-09-08 | 1989-09-08 | Semiconductor integrated circuit module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2544976B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514907A (en) * | 1995-03-21 | 1996-05-07 | Simple Technology Incorporated | Apparatus for stacking semiconductor chips |
| US5754405A (en) * | 1995-11-20 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stacked dual in-line package assembly |
| SG95637A1 (en) | 2001-03-15 | 2003-04-23 | Micron Technology Inc | Semiconductor/printed circuit board assembly, and computer system |
| US6441483B1 (en) | 2001-03-30 | 2002-08-27 | Micron Technology, Inc. | Die stacking scheme |
| US7271476B2 (en) * | 2003-08-28 | 2007-09-18 | Kyocera Corporation | Wiring substrate for mounting semiconductor components |
| US7217597B2 (en) | 2004-06-22 | 2007-05-15 | Micron Technology, Inc. | Die stacking scheme |
| JP2007266540A (en) * | 2006-03-30 | 2007-10-11 | Elpida Memory Inc | Semiconductor device and manufacturing method therefor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57101594U (en) * | 1980-12-10 | 1982-06-22 |
-
1989
- 1989-09-08 JP JP1234341A patent/JP2544976B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0396266A (en) | 1991-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2987101B2 (en) | Method for connecting semiconductor device and connector for semiconductor device | |
| US6487078B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| KR100645861B1 (en) | Carrier-based electronic module | |
| EP1327265B1 (en) | Electronic module having canopy-type carriers | |
| US6538313B1 (en) | IC package with integral substrate capacitor | |
| US5895970A (en) | Semiconductor package having semiconductor element, mounting structure of semiconductor package mounted on circuit board, and method of assembling semiconductor package | |
| JP3925615B2 (en) | Semiconductor module | |
| EP0729646B1 (en) | Electronic system circuit package | |
| US5387814A (en) | Integrated circuit with supports for mounting an electrical component | |
| JP2544976B2 (en) | Semiconductor integrated circuit module | |
| US4254446A (en) | Modular, hybrid integrated circuit assembly | |
| US20050077607A1 (en) | Small memory card | |
| JP2512828B2 (en) | Chip component mounting method | |
| JP2570336B2 (en) | Hybrid integrated circuit device | |
| JPH02134890A (en) | Circuit element mounting board | |
| JPH05275838A (en) | Module for electronic device | |
| JPH0458189B2 (en) | ||
| JP2881264B2 (en) | Electronic component mounting board with mounting recess | |
| JPH11260959A (en) | Semiconductor package | |
| US20050077620A1 (en) | Miniaturized small memory card structure | |
| JPH06132472A (en) | Ic package | |
| JPH07169904A (en) | Surface-mount type semiconductor package with circuit components | |
| JPH08181241A (en) | Chip carrier and semiconductor device using chip carrier | |
| JPH05267493A (en) | Hybrid integrated circuit | |
| JPS6258160B2 (en) |