JP2542929Y2 - Ｐｗｍ／ｐａｍ同期制御回路 - Google Patents

Ｐｗｍ／ｐａｍ同期制御回路

Info

Publication number
JP2542929Y2
JP2542929Y2 JP1990031908U JP3190890U JP2542929Y2 JP 2542929 Y2 JP2542929 Y2 JP 2542929Y2 JP 1990031908 U JP1990031908 U JP 1990031908U JP 3190890 U JP3190890 U JP 3190890U JP 2542929 Y2 JP2542929 Y2 JP 2542929Y2
Authority
JP
Japan
Prior art keywords
pam
circuit
pwm
pulse
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1990031908U
Other languages
English (en)
Other versions
JPH03124777U (ja
Inventor
泰朗 手塚
俊行 財津
充 入島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1990031908U priority Critical patent/JP2542929Y2/ja
Publication of JPH03124777U publication Critical patent/JPH03124777U/ja
Application granted granted Critical
Publication of JP2542929Y2 publication Critical patent/JP2542929Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、電源盤に関し、特に、PAM制御とPWM制御と
を併用する電源盤に関する。
従来の技術 PAMとPWMを併用した従来の制御システムは、第２図に
示すように、電源盤出力の検出電圧レベルに比例した振
幅のパルスを送出するPAM用コントロールIC18と、絶縁
結合用のパルス．トランス17を介して前記パルス信号を
アナログ信号に変換する整流回路16、及び前記アナログ
信号レベルに応じた幅のパルスを主スイッチ２に送出す
るPWM用コントロールIC9を有している。
考案が解決しょうとする課題 しかしながら、このPAM制御とPWM制御とを併用した従
来の制御システムは、PAM制御用のコントロールIC、及
びPWM制御用のコントロールIC各々に個別の発振器を内
蔵している為に、双方のIC間の発振周波数のずれに伴う
ビート干渉により乱調が生じると言う課題があった。
本考案は従来の上記実情に鑑みてなされたものであ
り、従って本考案の目的は、従来の技術に内在する上記
課題を解決することを可能とした新規なPWM/PAM同期制
御回路を提供することにある。
課題を解決するための手段 上記目的を達成するために、本考案に係る同期制御回
路は、PWM制御用のコントロールICに内蔵される発振器
の発振周波数を設定するタイミング・コンデンサ両端の
三角波を入力し任意のデューティ比の矩形波パルスに変
換する微分回路と、２次側のPAM制御用コントロールIC
の外部クロック入力に前記同期パルスを高速絶縁伝達す
る高速フォトカプラとを備えて構成されている。
実施例 次に本考案をその好ましい一実施例について図面を参
照して具体的に説明する。
第１図は本考案の回路をフライバック・コンバータに
適用した一実施例を示すブロック構成図である。
第１図を参照するに、PWM制御用のコントロールIC9に
内蔵される発振器の発振周波数を設定する外付けのタイ
ミング・コンデンサ10の両端の三角波VOSCと、抵抗器2
2、23にて設定される直流電圧VTHを入力とする比較器21
にて微分回路を構成し、直流電圧VTHをスレッショルド
・レベルとして三角波VOSCをスライスし、任意のデュー
ティ比の矩形波パルスVCL′を高速フォトカプラ25の受
光側へ送出する。
次に、２次側のPAM用コントロールIC18に内蔵の発振
器をインヒビットし、IC18の外部クロック入力端子にフ
ォトカプラ25の出力パルスVCLを取り込み同期動作を行
う。
考案の効果 以上説明したように、本考案によれば、わずかな部品
点数を追加するだけでPWM制御ICとPAM制御ICの発振周波
数を同期させるので、各IC間の周波数のずれによって生
ずるビート干渉の問題を抑制する効果が得られる。
【図面の簡単な説明】
第１図は本考案をフライバック・コンバータに適用した
場合の一実施例を示す回路構成図、第２図は従来の回路
図である。 １…コンデンサ、２…主スイッチ、３…主トランス、４
…ダイオード、５…コンデンサ、６…負荷、７…抵抗
器、８…シリーズ・レギュレータ、９…PWM制御IC、10
…コンデンサ（タイミング）、11…抵抗器（タイミン
グ）、12、13…抵抗器（サンプリング）、14…コンデン
サ、15…ダイオード、16…整流回路、17…パルストラン
ス、18…PAM制御IC、19、20…抵抗器（サンプリン
グ）、21…比較器、22〜24…抵抗器、25…高速フォトカ
プラ、26…同期制御回路、27…コンデンサ（タイミン
グ）、28…抵抗器（タイミング）
───────────────────────────────────────────────────── フロントページの続き (72)考案者 入島 充 宮城県黒川郡大和町吉岡字雷神２番地 宮城日本電気株式会社内 (56)参考文献 特開 昭52−115116（ＪＰ，Ａ) 特開 平１−136565（ＪＰ，Ａ) 実開 平３−97386（ＪＰ，Ｕ)

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項１】２次側（出力側）に設けられたパルス振幅
    変調（以下「PAM」と略記する。）を行う２次側PAM回路
    と、１次側（入力側）に設けられた１次側PAM回路から
    の信号を任意のパルス幅に変換するパルス幅変調（以下
    「PWM」と略記する。）回路と、前記PAM回路に含まれる
    PAM発振器とPWM回路に含まれるPWM発振器とを同期動作
    させる同期動作回路とを備え、 前記同期動作回路は、前記PWM発振器の発信周波数を設
    定するタイミングコンデンサの両端に発生する三角波を
    入力して任意のデューティ比の矩形波パルスを出力する
    比較器を含む微分回路と、 前記PAM回路の外部クロックに前記矩形波パルスを同期
    パルスとして高速に絶縁伝達するフォトカプラとを有す
    る ことを特徴とするPWM/PAM同期制御回路。
JP1990031908U 1990-03-29 1990-03-29 Ｐｗｍ／ｐａｍ同期制御回路 Expired - Lifetime JP2542929Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1990031908U JP2542929Y2 (ja) 1990-03-29 1990-03-29 Ｐｗｍ／ｐａｍ同期制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1990031908U JP2542929Y2 (ja) 1990-03-29 1990-03-29 Ｐｗｍ／ｐａｍ同期制御回路

Publications (2)

Publication Number Publication Date
JPH03124777U JPH03124777U (ja) 1991-12-17
JP2542929Y2 true JP2542929Y2 (ja) 1997-07-30

Family

ID=31534714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1990031908U Expired - Lifetime JP2542929Y2 (ja) 1990-03-29 1990-03-29 Ｐｗｍ／ｐａｍ同期制御回路

Country Status (1)

Country Link
JP (1) JP2542929Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5834991B2 (ja) * 1976-03-24 1983-07-30 株式会社日立製作所 直流定電圧電源回路

Also Published As

Publication number Publication date
JPH03124777U (ja) 1991-12-17

Similar Documents

Publication Publication Date Title
JP2591423B2 (ja) 電力用圧電トランスコンバータ
CN105305783A (zh) 用于谐振转换器的控制设备
US5227961A (en) Symmetrical delay circuit
JP2542929Y2 (ja) Ｐｗｍ／ｐａｍ同期制御回路
US5099202A (en) Phase shift generator
JP3155866B2 (ja) アイソレ―ションアンプ
JPH04190680A (ja) インバータ電源回路
JP2697681B2 (ja) インバータ装置
RU2027297C1 (ru) Преобразователь постоянного напряжения в переменное заданной формы
KR960003206B1 (ko) 전력 변환장치에서의 동기화 회로
SU712913A1 (ru) Транзисторный инвертор
JPH02246774A (ja) スイッチング周波数同期型多出力電源
JPS6022696Y2 (ja) 高圧発生装置
JPH0775332A (ja) １次・２次ｐｗｍ制御によるソフトスイッチング方法
JP2001298330A (ja) 絶縁型ｐｗｍ電力増幅器
JPS63171162A (ja) Ｄｃ−ｄｃコンバ−タの駆動バルス発生方法
SU1676031A1 (ru) Устройство дл управлени конвертором
SU1336175A1 (ru) Регулируемый преобразователь посто нного напр жени
SU1111237A1 (ru) Устройство дл формировани синхронизирующих импульсов самовозбуждающегос инвертора
SU997208A1 (ru) Преобразователь посто нного напр жени в переменное синусоидальное напр жение
SU845244A1 (ru) Преобразователь посто нного напр -жЕНи B пЕРЕМЕННОЕ
SU782081A1 (ru) Регулируемый двухтактный преобразователь посто нного напр жени
RU2043695C1 (ru) Импульсный источник вторичного электропитания
JPH05146158A (ja) Ａｃ／ｄｃインバータ制御方式
JPS58106621A (ja) 安定化電源装置