JP2539050B2 - Dual access control device for magnetic disk unit - Google Patents
Dual access control device for magnetic disk unitInfo
- Publication number
- JP2539050B2 JP2539050B2 JP1207922A JP20792289A JP2539050B2 JP 2539050 B2 JP2539050 B2 JP 2539050B2 JP 1207922 A JP1207922 A JP 1207922A JP 20792289 A JP20792289 A JP 20792289A JP 2539050 B2 JP2539050 B2 JP 2539050B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic disk
- signal
- disk device
- control
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、磁気ディスク制御装置に係り、特に２つ
の制御装置からアクセス可能な磁気ディスク装置をアク
セスする為の制御装置に関するものである。Description: TECHNICAL FIELD The present invention relates to a magnetic disk controller, and more particularly to a controller for accessing a magnetic disk device accessible from two controllers.
（従来の技術） 従来、この種の装置に関する文献としてCDC STORAGE
MODULE DRIVE Pub.No.83322320（日本シーディーシー株
式会社発行）に示されるものがある。以下この文献を参
考にし、二重アクセス制御システムが競合する場合につ
いて説明する。１台の磁気ディスク装置を２台の磁気デ
ィスク制御装置により制御する手段としては、磁化ディ
スク装置の使用権を獲得する為の使用権獲得処理（以下
リザーブと称する）、使用権の獲得状態を解放する為の
使用権解放処理（以下リリースと称する）、使用権を強
制的に獲得する為の強制使用権獲得処理（以下プライオ
リティセレクトと称する）がある。リザーブ、リリー
ス、プライオリティセレクトの各処理は、磁気ディスク
装置と磁気ディスク制御装置間のインタフェース信号の
うち、ユニットセレクト信号とバスビット信号とタグ信
号との組み合せにより制御されている。(Prior Art) Conventionally, CDC STORAGE has been used as a document regarding this type of device.
MODULE DRIVE Pub. No.83322320 (issued by Nippon CDC Co., Ltd.) is available. The case where the dual access control systems compete will be described below with reference to this document. As means for controlling one magnetic disk device by two magnetic disk control devices, a usage right acquisition process for acquiring the usage right of the magnetized disk device (hereinafter referred to as reserve), and release of the usage right acquisition state There is a usage right release process (hereinafter referred to as a release) for performing a forced usage right acquisition process (hereinafter referred to as a priority select). Each process of reserve, release, and priority select is controlled by a combination of a unit select signal, a bus bit signal, and a tag signal among interface signals between the magnetic disk device and the magnetic disk control device.
第14図は従来技術による磁気ディスク装置の二重アク
セス制御装置を用いたシステム構成図である。ライン7
4,80にはそれぞれ中央処理装置（以後CPUと記す）64,66
と主記憶装置（以後MEMと記す）65,67と磁気ディスク制
御装置68,69とがライン71〜73,77〜79を通じて接続して
ある。又、磁気ディスク制御装置68,69は磁気ディスク
装置70とライン75,76で接続してある。FIG. 14 is a system configuration diagram using a dual access control device of a magnetic disk device according to the prior art. Line 7
Central processing units (hereinafter referred to as CPUs) 64 and 66 are provided in 4,80, respectively.
Main memory devices (hereinafter referred to as MEM) 65 and 67 and magnetic disk control devices 68 and 69 are connected through lines 71 to 73 and 77 to 79. The magnetic disk control devices 68 and 69 are connected to the magnetic disk device 70 by lines 75 and 76.
第15図は第14図の磁気ディスクの制御装置のブロック
図である。CPU64及びMEM65からなる上位装置62と磁気デ
ィスク制御装置68とを接続するライン73には磁気ディス
ク制御を司どるプロセシングユニット81と磁気ディスク
制御手順を組み込んだストアドマイクロプログラム用制
御メモリ82と磁気ディスク装置制御部83とが接続してあ
る。又、磁気ディスク制御装置68と磁気ディスク装置70
との間には磁気ディスク装置制御部83と磁気ディスク装
置70とを結ぶユニットセレクトタグ信号（以後USTG信号
と記す）等からなるインターフェース制御信号を送受す
るインターフェース信号線75がある。FIG. 15 is a block diagram of a control device for the magnetic disk of FIG. A line 73 connecting the host device 62 including the CPU 64 and MEM 65 and the magnetic disk control device 68 has a processing unit 81 for controlling the magnetic disk, a stored microprogram control memory 82 incorporating a magnetic disk control procedure, and a magnetic disk device. It is connected to the control unit 83. Further, the magnetic disk control device 68 and the magnetic disk device 70
There is an interface signal line 75 for transmitting and receiving an interface control signal such as a unit select tag signal (hereinafter referred to as a USTG signal) connecting the magnetic disk device control unit 83 and the magnetic disk device 70.
次に動作について説明する。CPU64より磁気ディスク
制御装置68にリザーブ・リリース，プライオリティセレ
クトのいずれかのコマンドが発せられると、磁気ディス
ク制御装置68は磁気ディスク装置70に対してインターフ
ェース信号線75を通じ、制御信号を出力する。各制御信
号は二重アクセス制御に直接関係する信号であって、US
TG信号は磁気ディスク装置選択信号であり、ユニットセ
レクト20〜22信号（以後UNIT SELECT20〜22信号と記
す）のタグ信号となっている。UNIT SELECT20〜22は磁
気ディスク装置番号を指定する信号であってUSTG信号が
有効なときのみ意味を持つ。タグ３信号（以後TAG3信号
と記す）はバスビット９信号（以後BUS BIT ９信号と
記す）のタグ信号であり、BUS BIT ９信号はTAG3信号
が有効なときリリース動作を指定する。ユニットセレク
ティド信号（以後UNIT SELECTED信号と記す）とビズィ
ー信号（以後BUSY信号と記す）はUSTG信号に対する磁気
ディスク装置70からの応答信号である。Next, the operation will be described. When the CPU 64 issues a reserve release command or a priority select command to the magnetic disk controller 68, the magnetic disk controller 68 outputs a control signal to the magnetic disk device 70 through the interface signal line 75. Each control signal is a signal directly related to dual access control,
TG signal is a magnetic disk device selection signals, and has a tag signal units select 2 0-2 2 signal (hereinafter referred to as UNIT SELECT2 0-2 2 signal). UNIT SELECT2 0 to 2 2 is meaningful only when a USTG signal is valid by a signal designating the magnetic disk device number. The tag 3 signal (hereinafter referred to as TAG3 signal) is a tag signal of a bus bit 9 signal (hereinafter referred to as BUS BIT 9 signal), and the BUS BIT 9 signal specifies a release operation when the TAG 3 signal is valid. The unit selected signal (hereinafter referred to as UNIT SELECTED signal) and the busy signal (hereinafter referred to as BUSY signal) are response signals from the magnetic disk device 70 to the USTG signal.
第16図は、リザーブ及びプライオリティセレクトシー
ケンスを示すタイムチャートであり、リザーブコマンド
に対しては磁気ディスク装置の状態によりSELECTED信号
が“1"になる場合、即ち、リザーブできた場合と、BUSY
信号が“1"になる場合、即ち他制御装置にリザーブされ
てしまって磁気ディスク装置をリザーブできない場合と
が存在する。プライオリティセレクトコマンドに対して
は、磁気ディスク装置が他制御装置にリザーブされてい
ても強制的にリザーブする。FIG. 16 is a time chart showing the reserve and priority select sequences. For the reserve command, when the SELECTED signal becomes “1” depending on the state of the magnetic disk device, that is, when reserve is possible and when BUSY
There is a case where the signal becomes "1", that is, a case where the magnetic disk device cannot be reserved because it is reserved by another control device. The priority select command is forcibly reserved even if the magnetic disk device is reserved by another control device.
第17図は、リリースシーケンスを示すタイムチャート
であり、本タイムチャートのようにリリースコマンドに
対してTGA3信号とBUS BIT ９信号が出力されると今ま
でリザーブされていた磁気ディスク装置は、リリース状
態となる。以上説明したリザーブ，リリース，プライオ
リティセレクトの各処理は、現在一般に市販されている
ハードディスクコントローラLSIには装備されていない
機能である為、従来は第15図に示すように磁気ディスク
制御装置内に制御メモリと制御プロセッサとシーケンサ
とを持ったマイクロプログラム制御により行われてい
た。Fig. 17 is a time chart showing the release sequence. When the TGA3 signal and BUS BIT 9 signal are output in response to the release command as shown in this time chart, the magnetic disk device that had been reserved until now is in the released state. Becomes Each of the reserve, release, and priority select processes described above is a function that is not provided in the hard disk controller LSI currently on the market at present, so conventionally it is controlled in the magnetic disk controller as shown in FIG. It was performed by microprogram control with a memory, a control processor, and a sequencer.
（発明が解決しようとする課題） しかしながら上記構成の装置では、磁気ディスク制御
装置内に制御プロセッサ，シーケンサ，制御メモリとい
ったファームウェア制御用回路を必要とする。ところで
ハードウェア規模を最小にし、制御の大部分をソフトウ
ェアにより行うことが特徴であるマイクロコンピュータ
システムではファームウェア制御用回路を別に設けるこ
とはマイクロコンピュータシステムの領域を越えること
になる。従ってマイクロコンピュータシステムでは磁気
ディスク装置の二重アクセス制御システムを容易に構築
できないという問題点があった。(Problems to be Solved by the Invention) However, the apparatus having the above configuration requires a firmware control circuit such as a control processor, a sequencer, and a control memory in the magnetic disk control apparatus. By the way, in a microcomputer system characterized in that the hardware scale is minimized and most of the control is performed by software, providing a separate firmware control circuit goes beyond the area of the microcomputer system. Therefore, there is a problem that the dual access control system of the magnetic disk device cannot be easily constructed in the microcomputer system.
本発明は、以上述べた、ハードウェア規模が大きくな
るという問題点を除去し、マイクロコンピュータシステ
ムのような小規模なコンピュータシステムに対してもフ
ァームウェア制御用回路を設けることなく二重アクセス
制御ができる磁気ディスク装置の二重アクセス制御シス
テムを提供することを目的とする。The present invention eliminates the above-mentioned problem of increasing the hardware scale, and enables dual access control even for a small computer system such as a microcomputer system without providing a firmware control circuit. An object of the present invention is to provide a dual access control system for a magnetic disk device.
（課題を解決するための手段） 上記目的を達成するために、本発明の磁気ディスク装
置の二重アクセス制御装置においては、 磁気ディスク装置へのポーリング信号と処理コマンド
を有効にする制御信号とを発生し、磁気ディスク装置か
らの応答信号を受信し、処理して上位装置へ送出する磁
気ディスク制御手段と、上位装置から受けた処理コマン
ドおよびユニットアドレスを記憶するとともに、磁気デ
ィスク装置の選択状態を記憶する記憶手段と、記憶手段
に記憶したユニットアドレスおよびポーリングしたアド
レスを比較する比較手段と、この比較結果の一致および
リザーブ要求を示す前記処理コマンドによりユニットセ
レクトタダ信号を発生するユニットセレクトタグ信号発
生手段と、リザーブされていることを示す前記選択状態
およびリリース要求を示す前記処理コマンドによりタグ
信号を発生するタグ信号発生手段と、リリース要求を示
す前記処理コマンドおよびタグ信号発生手段から、バス
ビット信号を発生するバスビット信号発生手段と、ユニ
ットセレクトタグ信号およびユニットアドレスを示す信
号により磁気ディスク装置のリザーブを行い、タグ信号
およびバスビット信号により磁気ディスク装置のリリー
スを行う駆動信号を発生する駆動手段とを備えたもので
ある。(Means for Solving the Problems) In order to achieve the above object, in a dual access control device for a magnetic disk device of the present invention, a polling signal to the magnetic disk device and a control signal for validating a processing command are provided. A magnetic disk controller that receives a response signal from the magnetic disk device, processes it, and sends it to a higher-level device; stores the processing command and unit address received from the higher-level device; Storage means for storing, comparison means for comparing the unit address and the polled address stored in the storage means, and a unit select tag signal generation for generating a unit select free signal by the processing command indicating a match of the comparison result and a reserve request Means and the selected state and Tag signal generating means for generating a tag signal by the processing command indicating a release request, bus bit signal generating means for generating a bus bit signal from the processing command and tag signal generating means indicating a release request, and a unit select tag signal And a drive unit for generating a drive signal for reserving the magnetic disk device by a signal indicating a unit address and releasing the magnetic disk device by a tag signal and a bus bit signal.
（作用） 上位装置から処理コマンドと磁気ディスク装置のユニ
ットアドレスとを受けて記憶手段に記憶し、また磁気デ
ィスク制御手段からのユニットアドレスをユニットアド
レス記憶手段に記憶し、両記憶手段のユニットアドレス
が一致したときに、ユニットセレクトダグ信号発生手段
によりこのユニットアドレスを有効にするユニットセレ
クトタグ信号を発生してリザーブし、また、リザーブさ
れているときにリリース要求を受けてタグ信号を発生
し、このタグ信号に基づきバスビット信号を発生し、こ
れらタグ信号およびバスビット信号によりリリースを行
う。(Operation) The processing command and the unit address of the magnetic disk device are received from the host device and stored in the storage means, and the unit address from the magnetic disk control means is stored in the unit address storage means. When they match, the unit select tag signal generating means generates a unit select tag signal for validating this unit address and reserves it, and when it is reserved, it receives a release request and generates a tag signal. A bus bit signal is generated based on the tag signal, and the tag signal and the bus bit signal are used for release.
（実施例） 本発明の実施例について図面を参照しながら説明す
る。なお、各図面に共通な要素には同一符号を付す。(Example) An example of the present invention will be described with reference to the drawings. Elements common to the drawings are denoted by the same reference numerals.
第１実施例 第１図は第１実施例により二重アクセス制御装置のブ
ロック図であり、第２図は第14図に示した磁気ディスク
制御装置の内部に存在することになる第１実施例の二重
アクセス制御装置の回路図である。First Embodiment FIG. 1 is a block diagram of a dual access control apparatus according to the first embodiment, and FIG. 2 is a first embodiment which exists inside the magnetic disk control apparatus shown in FIG. 3 is a circuit diagram of the dual access control device of FIG.
先ず、第１図と第２図との対応について説明する。 First, the correspondence between FIG. 1 and FIG. 2 will be described.
磁気ディスク制御手段１はハードディスクコントロー
ラLSI14からなり、書き込み専用記憶手段２は８ビット
書き込み専用の制御レジスタ15からなる。読み取り専用
記憶手段３は８ビット読み取り専用の制御レジスタ16か
らなる。ユニットアドレス記憶手段４は３ビット用のユ
ニットアドレスレジスタ17からなり、ユニットアドレス
比較手段５は比較器18とインバータ19とからなる。ユニ
ットセレクトタグ信号発生手段６はナンドゲート20とノ
アゲート21とからなり、タグ信号発生手段７はアンドゲ
ート22及び23とオアゲート24とからなり、バスビット信
号発生手段８はオアゲート25及び26からなる。磁気ディ
スクからの信号を受信する受信手段９はレシーバ27から
なる。読み取り専用記憶手段３のサンプリング信号発生
手段10はアンドゲート28からなり、書き込み専用記憶手
段２のリセット信号発生手段11は後微分パルス生成回路
29からなる。読み取り専用記憶手段３の下から４ビット
目,5ビット目をセットする選択信号発生手段12はアンド
ゲート30とインバータ31とからなる。駆動手段13はドラ
イバ32からなる。上位装置62、磁気ディスク装置70は従
来技術と同様である。第２図において信号線33は、８ビ
ットのホストデータバスでありハードディスクコントロ
ーラLSI14,書き込み専用の制御レジスタ15,読み取り専
用の制御レジスタ16に接続されている。ハードディスク
コントローラLSI14の出力信号線34は磁気ディスク装置7
0のアドレス（以下ユニットアドレスと記す）を保持す
るユニットアドレスレジスタ17,ナンドゲート20,インバ
ータ19に接続され、インバータ19の出力信号線35は比較
器18に接続されている。比較器18の出力信号線36は、ノ
アゲート21に接続され、その出力信号線37はアンドゲー
ト28の入力に接続されるとともにドライバ32を介してUS
TG信号となり磁気ディスク装置70へ接続されている。ハ
ードディスクコントローラLSI14の出力信号線38は、３
ビットにより構成されユニットアドレスレジスタ17に接
続され、アドレスレジスタ17の出力信号線39は、比較器
18に接続されると同時にドライバ32を介して３ビットか
らなるUNIT SELECT20〜22信号となり磁気ディスク装置7
0へ接続されている。The magnetic disk control means 1 comprises a hard disk controller LSI 14, and the write-only storage means 2 comprises an 8-bit write-only control register 15. The read-only storage means 3 comprises an 8-bit read-only control register 16. The unit address storage means 4 comprises a unit address register 17 for 3 bits, and the unit address comparison means 5 comprises a comparator 18 and an inverter 19. The unit select tag signal generating means 6 comprises a NAND gate 20 and a NOR gate 21, the tag signal generating means 7 comprises AND gates 22 and 23 and an OR gate 24, and the bus bit signal generating means 8 comprises OR gates 25 and 26. The receiving means 9 for receiving the signal from the magnetic disk comprises a receiver 27. The sampling signal generating means 10 of the read-only storage means 3 comprises an AND gate 28, and the reset signal generating means 11 of the write-only storage means 2 is a post-differential pulse generation circuit.
It consists of 29. The selection signal generating means 12 for setting the 4th and 5th bits from the bottom of the read-only storage means 3 comprises an AND gate 30 and an inverter 31. The driving means 13 comprises a driver 32. The host device 62 and the magnetic disk device 70 are similar to those of the conventional technique. In FIG. 2, the signal line 33 is an 8-bit host data bus and is connected to the hard disk controller LSI 14, the write-only control register 15, and the read-only control register 16. The output signal line 34 of the hard disk controller LSI 14 is the magnetic disk device 7
It is connected to a unit address register 17, which holds an address of 0 (hereinafter referred to as a unit address), a NAND gate 20, and an inverter 19, and an output signal line 35 of the inverter 19 is connected to a comparator 18. The output signal line 36 of the comparator 18 is connected to the NOR gate 21, and the output signal line 37 of the comparator 18 is connected to the input of the AND gate 28 and the US via the driver 32.
It becomes a TG signal and is connected to the magnetic disk device 70. The output signal line 38 of the hard disk controller LSI 14 is 3
It is composed of bits and is connected to the unit address register 17, and the output signal line 39 of the address register 17 is a comparator.
When connected to a 18 comprising three bits via a driver 32 simultaneously UNIT SELECT2 0 to 2 2 signal becomes magnetic disk device 7
Connected to 0.
ハードディスクコントローラLSI14の出力信号40はオ
アゲート24に接続され、その出力信号線41は、ドライバ
32を介してYAG3信号となり磁気ディスク装置70へ接続さ
れている。出力信号線42は、アンドゲート22及び28に接
続されアンドゲート22の出力信号線43は、アンドゲート
23に入力し、その出力信号線44はオアゲート24,26に接
続されると同時に、後微分パルス生成回路29に接続さ
れ、後微分パルス生成回路29の出力信号線45は制御レジ
スタ15のリセット端子へ接続されている。アンドゲート
28の出力信号線46は、制御レジスタ16のデータサンプル
クロックとして接続されている。ハードディスクコント
ローラLSI14の出力信号線47は、オアゲート25に接続さ
れ、その出力信号線48はさらにオアゲート26へ入力し
て、その出力信号線49は、ドライバ32を介してBUS BIT
９信号として磁気ディスク装置70へ接続されている。
制御レジスタ15のビット２からビット０までの各ビット
b2，b1，b0の３ビットは比較器18及び制御レジスタ16に
接続され、b7の出力信号線50は制御レジスタ16のビット
ｂ′7とナンドゲート20に接続され、その出力信号線51
はノアゲート21に接続されている。同様にビットb6の出
力信号線52は、制御レジスタ16のビットｂ′6とアンド
ゲート23に接続されている。又、ビットb5の出力信号線
53は、制御レジスタ16のビットｂ′5とオアゲート25に
接続されている。The output signal 40 of the hard disk controller LSI 14 is connected to the OR gate 24, and its output signal line 41 is a driver.
It becomes a YAG3 signal via 32 and is connected to the magnetic disk device 70. The output signal line 42 is connected to the AND gates 22 and 28, and the output signal line 43 of the AND gate 22 is an AND gate.
23, and its output signal line 44 is connected to the OR gates 24 and 26, and at the same time, connected to the post-differential pulse generation circuit 29, and the output signal line 45 of the post-differential pulse generation circuit 29 is the reset terminal of the control register 15. Connected to. And gate
28 output signal lines 46 are connected as the data sample clock of the control register 16. The output signal line 47 of the hard disk controller LSI 14 is connected to the OR gate 25, the output signal line 48 is further input to the OR gate 26, and the output signal line 49 is connected to the BUS BIT via the driver 32.
It is connected to the magnetic disk device 70 as 9 signals.
Bits 2 to 0 of control register 15
The three bits b 2 , b 1 and b 0 are connected to the comparator 18 and the control register 16, and the output signal line 50 of b 7 is connected to the bit b ′ 7 of the control register 16 and the NAND gate 20 and its output signal line 51
Is connected to NOR gate 21. Output signal lines 52 of the bit b 6 similarly is connected to a bit b '6 and the AND gates 23 of the control register 16. Also, the output signal line of bit b 5
53 is connected to a bit b '5 and the OR gate 25 of the control register 16.
磁気ディスク装置70が他の制御装置により使用されて
いることを示すBUSY（Ｎ）信号（Ｎは負極性を示す）
は、レシーバ27が受信し、その出力信号線54がハードデ
ィスクコントローラLSI 14及びアンドゲート30、インバ
ータ31に接続され、アンドゲート30、インバータ31の出
力信号線55,56はそれぞれビットｂ′4及びｂ′3に接続
されている。又、磁気ディスク装置70が選択されたこと
を示すSELECTED信号は、レシーバ27が受信し、その出力
信号線57がハードディスクコントローラLSI14及びアン
ドゲート22,30に接続されている。磁気ディスク装置70
が使用可能であることを示すREADY信号はレシーバ27が
受信し、その出力信号線58がハードディスクコントロー
ラLSI14のLSI内部のREADY遷移制御部14aの入力側に入力
されその結果として出力信号線59が上位装置62への割込
み信号線としてインタフェースを介してCPUへ接続され
ている。BUSY (N) signal indicating that the magnetic disk device 70 is being used by another control device (N indicates a negative polarity)
Receives the receiver 27, the output signal line 54 is connected to the hard disk controller LSI 14 and the AND gate 30, an inverter 31, AND gates 30, each output signal line 55, 56 of the inverter 31 bit b '4 and b It is connected to ' 3 . Further, the SELECTED signal indicating that the magnetic disk device 70 has been selected is received by the receiver 27, and its output signal line 57 is connected to the hard disk controller LSI 14 and the AND gates 22 and 30. Magnetic disk unit 70
Is received by the receiver 27, and its output signal line 58 is input to the input side of the READY transition control unit 14a inside the LSI of the hard disk controller LSI 14, and as a result, the output signal line 59 is higher. It is connected to the CPU via an interface as an interrupt signal line to the device 62.
制御レジスタ15のセット端子に接続している信号線60
及び制御レジスタ16のイネーブル端子に接続している信
号線61は共にCPUに接続している。Signal line 60 connected to the set terminal of control register 15
The signal line 61 connected to the enable terminal of the control register 16 is also connected to the CPU.
次に第２図の回路図の主な構成ブロックの意味を説明
する。Next, the meaning of main constituent blocks of the circuit diagram of FIG. 2 will be described.
制御レジスタ15は、磁気ディスク装置70の二重アクセ
ス制御の為のコマンドを指定する制御レジスタでありハ
ードディスクコントローラLSI14が磁気ディスク装置70
に対してデータの書き込みや、読み取り等のコマンドを
実行していないいわゆるアイドル状態に於いて任意にホ
ストプログラムがコマンドを書き込めるように作られて
いる。The control register 15 is a control register that specifies a command for dual access control of the magnetic disk device 70.
In the so-called idle state in which commands such as data writing and reading are not executed, the host program can arbitrarily write commands.
第３図は書き込み専用制御レジスタのビット組合せの
説明図であり、同図（イ）はビットb5からビットb7まで
の３ビットの組合せでコマンドの種別を指定する。リザ
ーブは磁気ディスク装置の使用権を獲得する為のコマン
ド，リリースは磁気ディスク装置の使用権を解放する為
のコマンド、プライオリティセレクトは磁気ディスク装
置の使用権を他制御装置の使用の有無に拘わらず強制的
に獲得する為のコマンド、アボートは上述の３種類のコ
マンドの実行を途中で断念する時に使用するコマンドで
ある。FIG. 3 is an explanatory diagram of bit combinations of the write-only control register. In FIG. 3 (a), the command type is designated by a combination of 3 bits from bit b 5 to bit b 7 . Reserve is a command for acquiring the right to use the magnetic disk device, Release is a command for releasing the right to use the magnetic disk device, and Priority Select is the right to use the magnetic disk device regardless of whether other control devices are used. The command for forcibly acquiring, abort is a command used when giving up the execution of the above-mentioned three types of commands on the way.
同図（ロ）はUNIT SELECT20〜22信号に対応するビッ
トb0からビットb2までの３ビットの組合せてコマンドを
実行すべき磁気ディスク装置の装置アドレスを指定す
る。指定できる装置アドレスは♯０〜♯７の８種類のア
ドレスが指定可能である。本例ではb4，b3は未使用であ
る。制御レジスタ16は、磁気ディスク装置の二重アクセ
ス制御コマンドの実行結果を表わすレジスタであり、ホ
ストプログラムは必要な時読み出すことができる。FIG (b) specifies the device address of the magnetic disk apparatus to execute a 3 bit combinations command from bits b 0 that correspond to UNIT SELECT2 0 to 2 2 signal to bit b 2. Eight types of addresses, # 0 to # 7, can be specified as device addresses. In this example b 4, b 3 it is unused. The control register 16 is a register indicating the execution result of the dual access control command of the magnetic disk device, and can be read by the host program when necessary.
第４図は読み出し専用制御レジスタの各ビットの説明
図である。ビットｂ′7からビットｂ′5までは実行した
コマンドが何であったかを示し、リザーブコマンド実行
直後に制御レジスタ15のビットb7〜b5の内容が保持され
る。ビットｂ′4は、磁気ディスク装置がリザーブコマ
ンドの実行によってリザーブできたことを示す。ビット
ｂ′3は、磁気ディスク装置がリザーブコマンドの実行
の結果、他制御装置にリザーブされている状態（BUSY中
とも称する）であることを示す。ビットｂ′2〜ｂ′
0は、コマンド実行の対象磁気ディスク装置番号を示
し、リザーブコマンド実行直後に制御レジスタ15のb2〜
b0の内容が保持される。FIG. 4 is an explanatory diagram of each bit of the read-only control register. The '7 bit b' bit b until 5 indicates whether run command was doing, the contents of bit b 7 ~b 5 of the control register 15 immediately after execution reserve command is held. Bit b '4 indicates that the magnetic disk device is able to reserve the execution of the reserve command. Bit b '3 indicates that the magnetic disk apparatus which is a result of the execution of the reservation command, (also referred to in the BUSY) state are reserved for other control device. Bit b '2 ~b'
0 indicates the target magnetic disk device number for command execution, and b 2 to b in the control register 15 immediately after executing the reserve command.
The contents of b 0 are retained.
次に実施例の詳細な動作を説明する。第５図は、第１
実施例のリザーブ動作を説明するタイムチャートであっ
て、磁気ディスク装置番号♯１にリザーブコマンドが発
行された場合のタイムチャートである。ハードディスク
コントローラLSI14の出力信号Ａは、磁気ディスク装置
を選択する信号であり、本LSIがアイドル状態にある
時、周期Ｔでポーリングしている。ハードディスクコン
トローラLSI14の出力信号Ａはユニットアドレスレジス
タ17、インバータ19、ナンドゲート20に入力している。
インバータ19の出力信号Ｃは“0"レベルの時、比較器18
を有効にするように作用する。Next, the detailed operation of the embodiment will be described. FIG.
7 is a time chart for explaining a reserve operation of the embodiment, which is a time chart when a reserve command is issued to the magnetic disk device number # 1. The output signal A of the hard disk controller LSI 14 is a signal for selecting the magnetic disk device, and polls at a cycle T when the present LSI is in the idle state. The output signal A of the hard disk controller LSI 14 is input to the unit address register 17, the inverter 19, and the NAND gate 20.
When the output signal C of the inverter 19 is at "0" level, the comparator 18
Act to enable.
ハードディスクコントローラLSI14の出力信号Ｎは、
ポーリング時、どの磁気ディスク装置を選択すべきかを
示す磁気ディスク装置番号指定ビットであり、３ビット
で構成され、装置番号は、第３図（ロ）に示したコード
と同様のコードにコード化され表わされている。出力信
号Ｎは、出力信号Ａの立上りエッジ毎にサンプルされ、
ユニットアドレスレジスタ17に保持され出力信号Ｂとな
る。出力信号Ｂは、ドライバ32を介して磁気ディスク装
置番号を示すUNIT SELECT20〜22信号として磁気ディス
ク装置へ送出されている。ただしUNIT SELECT20〜22信
号は、USTG信号が有効な時のみ意味を持つ、又出力信号
Ｂは、比較器18にも入力され、制御レジスタ15のビット
b2〜b0の内容と比較された比較結果が一致した時のみ比
較器18は“0"レベルを出力するようになっている。以上
説明した出力信号A,B,Cは、ハードディスクコントロー
ラLSI14がアイドル状態にある時は、第５図に示すよう
に常時出力されている。このような状態の時CPUのホス
トプログラムにより、ホストデータバス33を介して制御
レジスタ15に磁気ディスク装置番号♯１に対するリザー
ブコマンドが信号線60を通じてセットタイミングＤで出
力されると制御レジスタ15のビットb7が“1"となり第２
図に示すナンドゲート20の論理積がとれて出力信号“0"
を得る。ここでセットタイミングＤは、図示しない同期
回路により、出力信号Ａに同期化されたものである。他
方比較器18の出力信号もナンドゲート20の出力信号と同
じタイミングで比較一致信号レベル“0"が出力され、ノ
アゲート21の論理積出力信号Ｅが有効となる。出力信号
Ｅは、ドライバ32を介してUSTG信号となり磁気ディスク
装置へ送られる。USTG信号は、磁気ディスク装置を選択
する為のタグ信号であり、本信号が有効な時のUNIT SEL
ECT20〜22信号が磁気ディスク装置番号を表わす。本例
の場合は磁気ディスク装置番号♯１を選択する。磁気デ
ィスク装置♯１がリザーブできた時は、磁気ディスク装
置♯１はSELECTED信号で応答し、又磁気ディスク装置♯
１が他制御装置にリザーブされている時は、BUSY（Ｎ）
信号で応答する。この状態は、ハードディスクコントロ
ーラLSI14から出力されるセンスステータス（以後SSTS
と記す）信号である出力信号Ｆにより制御レジスタ16に
サンプルされる。制御レジスタ16の各ビットの意味につ
いては、第３図で説明した通りである。なおビットｂ′
4とビットｂ′3は排反でセットされる。他方、出力信号
ＦのタイミングでハードディスクコントローラLSI14に
は、READY信号がサンプルされてREADY遷移制御部14aに
入力され、READY遷移があった場合は、割込み信号Ｇが
上位装置62のCPUへ送出される。本例の場合は、NOT REA
DYからREADYへの遷移割込みとなる。The output signal N of the hard disk controller LSI14 is
This is a magnetic disk device number designating bit indicating which magnetic disk device should be selected at the time of polling, and is composed of 3 bits. The device number is coded into a code similar to the code shown in FIG. It is represented. The output signal N is sampled at every rising edge of the output signal A,
It is held in the unit address register 17 and becomes the output signal B. The output signal B is sent to the magnetic disk device as a UNIT SELECT2 0 to 2 2 signal indicating magnetic disk device number via the driver 32. However UNIT SELECT2 0 to 2 2 signal is relevant only when USTG signal is active, and the output signal B is also input to the comparator 18, the bit of the control register 15
b 2 ~b comparator 18 only when comparer results compared with the contents match 0 and outputs a "0" level. The output signals A, B, C described above are always output as shown in FIG. 5 when the hard disk controller LSI 14 is in the idle state. In such a state, when the host program of the CPU outputs a reserve command for the magnetic disk device number # 1 to the control register 15 via the host data bus 33 at the set timing D through the signal line 60, the bit of the control register 15 is changed. b 7 becomes “1” and second
Output signal “0” after logical product of NAND gate 20 shown
Get. Here, the set timing D is synchronized with the output signal A by a synchronizing circuit (not shown). On the other hand, the output signal of the comparator 18 also outputs the comparison match signal level "0" at the same timing as the output signal of the NAND gate 20, and the logical product output signal E of the NOR gate 21 becomes effective. The output signal E becomes a USTG signal via the driver 32 and is sent to the magnetic disk device. The USTG signal is a tag signal for selecting the magnetic disk device. UNIT SEL when this signal is valid
ECT2 0 to 2 2 signal represents a magnetic disk device number. In the case of this example, the magnetic disk device number # 1 is selected. When the magnetic disk device # 1 can be reserved, the magnetic disk device # 1 responds with a SELECTED signal, and the magnetic disk device # 1
When 1 is reserved for other control devices, BUSY (N)
Respond with a signal. This state is the sense status (hereinafter SSTS) output from the hard disk controller LSI14.
The output signal F, which is a signal), is sampled in the control register 16. The meaning of each bit of the control register 16 is as described in FIG. Bit b '
4 bit b '3 is set at mutually exclusive. On the other hand, at the timing of the output signal F, the READY signal is sampled to the hard disk controller LSI 14 and input to the READY transition control unit 14a. When there is a READY transition, the interrupt signal G is sent to the CPU of the host device 62. . In this example, NOT REA
Transition interrupt from DY to READY.
上位装置62のCPUは、この割込みを認識した後制御レ
ジスタ16の内容を読み取るコマンドを発行することによ
って磁気ディスク装置♯１をリザーブできたかどうかを
知ることができる。制御レジスタ16を読み取るコマンド
が実行されると出力信号Ｋが“0"レベルとなり、制御レ
ジスタ16の内容がホストデータバス33を通してCPUへ転
送される。以上の手続きにより磁気ディスク装置♯１を
リザーブした後は、ハードディスクコントローラLSI14
に対してホストデータバス33を介して任意にコマンドを
発行することにより磁気ディスク装置♯１のデータの書
き込み、読み取り動作を実行することが可能となる。The CPU of the host device 62 can recognize whether or not the magnetic disk device # 1 can be reserved by issuing a command for reading the contents of the control register 16 after recognizing this interrupt. When the command for reading the control register 16 is executed, the output signal K becomes "0" level, and the contents of the control register 16 are transferred to the CPU through the host data bus 33. After reserving the magnetic disk device # 1 by the above procedure, the hard disk controller LSI14
It is possible to execute the data writing and reading operations of the magnetic disk device # 1 by arbitrarily issuing a command via the host data bus 33.
第６図は、第１実施例のリリース動作を説明するタイ
ムチャートであって、既にリザーブ状態にある磁気ディ
スク装置番号♯１にリリースコマンドが発行された場合
のタイムチャートである。リザーブコマンドの発行と同
じようにタイミングＤでリリースコマンドが発行される
と制御レジスタ15のビットb7はレベルが“1"のままであ
るがビットb6が新たに“1"となり、アンドゲート23の論
理積がとれてオアゲート24を経て出力信号Ｐが“1"レベ
ルとなりドライバ32を介してTAG3信号として磁気ディス
ク装置♯１へ送られる。ここでオアゲート24の他方の入
力信号Ｌ及びオアゲート25の一方の入力信号Ｍは、ハー
ドディスクコントローラLSI14がアイドル中であるとき
は常に“0"レベルとなっている。同様に、制御レジスタ
15のビットb5は“0"レベルなのでオアゲート25の出力信
号は“0"レベルとなり、アンドゲート23の出力信号Ｒの
“1"レベルとからオアゲート26の出力信号Ｏは“1"レベ
ルとなる。オアゲート26の出力信号Ｏはドライバ32を介
してBUS BIT ９信号として磁気ディスク装置♯１へ送
られる。このようにTAG3信号が有効で、BUS BIT ９信
号が“1"である時磁気ディスク装置は、リリース動作を
実行する。この時リリース動作に対する応答信号は、特
に規定はされていないので、アンドゲート23の出力信号
Ｒを後微分パルス生成回路29によって出力信号Ｓを生成
しこのタイミングで制御レジスタ15をリセットする。こ
の結果制御レジスタ15のビットb7が“0"レベルとなるた
めナンドゲート20の論理積がとれなくなり結果としてUS
TG信号が出力されなくなる。USTG信号が磁気ディスク装
置へ出力されなくなると、ここには図示しないが、READ
Y信号が入力されなくなり最終的にはREADYからNOT READ
YへのREADY遷移割込み信号Ｇが発生し、CPUのホストプ
ログラムは、リリースコマンドの実行が完了したことを
認識できる。FIG. 6 is a time chart for explaining the release operation of the first embodiment, and is a time chart when the release command is issued to the magnetic disk device number # 1 which is already in the reserved state. When a release command is issued at the timing D as in the case of issuing a reserve command, the level of bit b 7 of the control register 15 remains “1”, but bit b 6 is newly set to “1” and the AND gate 23 Is obtained and the output signal P becomes "1" level via the OR gate 24 and is sent to the magnetic disk device # 1 as the TAG3 signal via the driver 32. The other input signal L of the OR gate 24 and one input signal M of the OR gate 25 are always at "0" level when the hard disk controller LSI 14 is idle. Similarly, the control register
Since the bit b 5 of 15 is “0” level, the output signal of the OR gate 25 becomes “0” level, and the output signal O of the OR gate 26 becomes “1” level from the “1” level of the output signal R of the AND gate 23. . The output signal O of the OR gate 26 is sent to the magnetic disk device # 1 as a BUS BIT 9 signal via the driver 32. Thus, when the TAG3 signal is valid and the BUS BIT 9 signal is "1", the magnetic disk device executes the release operation. At this time, since the response signal to the release operation is not specified in particular, the output signal S of the AND gate 23 is generated by the post-differential pulse generation circuit 29, and the control register 15 is reset at this timing. As a result, bit b 7 of the control register 15 becomes the “0” level, and the logical product of the NAND gate 20 cannot be obtained.
The TG signal is no longer output. When the USTG signal is no longer output to the magnetic disk device, READ
Y signal is not input and finally READY to NOT READ
When the READY transition interrupt signal G to Y is generated, the host program of the CPU can recognize that the execution of the release command is completed.
第７図は、第１実施例のプライオリティセレクト動作
を説明するタイムチャートであって既に他制御装置にリ
ザーブされた、磁気ディスク装置番号♯１の装置に対し
てプライオリティセレクトコマンドが発生された場合の
タイムチャートである。基本的にはリザーブコマンドの
働きと同じであるが制御レジスタ15のビットb5が“1"レ
ベルであることによりオアゲート25,26を介して出力信
号Ｏが“1"レベルとなりドライバ32を介してBUS BIT
９信号として磁気ディスク装置♯１へ送られる。USTG信
号が有効であり且つBUS BIT ９信号が有効な時磁気デ
ィスク装置♯１はプライオリティセレクト動作を実行
し、他制御装置の使用の有無に拘らず本制御装置にリザ
ーブされる。プライオリティセレクトコマンドの実行結
果がCPUのホストプログラムに認識できる手続きについ
ては、リザーブコマンドで説明した手続きと全く同じで
ある。FIG. 7 is a time chart for explaining the priority select operation of the first embodiment. In the case where the priority select command is issued to the device of the magnetic disk device number # 1, which is already reserved by another control device. It is a time chart. The function is basically the same as that of the reserve command, but since the bit b 5 of the control register 15 is at “1” level, the output signal O becomes “1” level via the OR gates 25 and 26 and via the driver 32. BUS BIT
9 signals are sent to the magnetic disk device # 1. When the USTG signal is valid and the BUS BIT 9 signal is valid, the magnetic disk device # 1 executes the priority select operation, and is reserved by this control device regardless of whether or not another control device is used. The procedure by which the execution result of the priority select command can be recognized by the host program of the CPU is exactly the same as the procedure described for the reserve command.
アボートコマンドについては、タイムチャート上図示
はしていないが以上説明したリザーブ、リリース、プラ
イオリティセレクトコマンドの実行完了を待たず断念す
る場合或いは、コマンドの実行がいつまでたっても完了
しない場合に発行するものである。なおアボートコマン
ドの実行結果は、ホストプログラムには、特に通知され
ない。Although the abort command is not shown in the time chart, it is issued when the execution of the reserve, release, or priority select command explained above is abandoned without waiting, or when the command execution is not completed forever. is there. The execution result of the abort command is not notified to the host program.
以上説明したように制御レジスタ15,16及びハードデ
ィスクコントローラLSI14との競合回路追加により磁気
ディスク装置の二重アクセス制御が可能となる。As described above, by adding a competing circuit with the control registers 15 and 16 and the hard disk controller LSI 14, double access control of the magnetic disk device becomes possible.
第２実施例 第８図は第２実施例による二重アクセス制御装置のブ
ロック図であり、第９図は第14図に示した磁気ディスク
制御装置の内部に存在することになる第２実施例の二重
アクセス制御装置の回路図である。Second Embodiment FIG. 8 is a block diagram of a dual access control device according to the second embodiment, and FIG. 9 is a second embodiment which exists inside the magnetic disk control device shown in FIG. 3 is a circuit diagram of the dual access control device of FIG.
先づ、第８図と第９図との対応について説明する。 First, the correspondence between FIG. 8 and FIG. 9 will be described.
磁気ディスク制御手段１はハードディスクコントロー
ラLSI14からなり、書き込み専用記憶手段２は制御する
ユニット対応毎に設けられた複数の８ビット書き込み専
用の制御レジスタ15からなる。読み取り専用記憶手段３
は制御するユニット対応毎に設けられた複数の８ビット
読み取り専用の制御レジスタ16らかなる。第10図は磁気
ディスクのユニットアドレスと書き込み及び読み取り専
用の制御レジスタとの対応図である。例えばユニットア
ドレス♯０の場合対応する書き込み専用制御レジスタは
15aであり、読み取り専用制御レジスタは16aであること
を示す。ユニットアドレス記憶手段４は３ビット用のユ
ニットアドレスレジスタ17からなり、ユニットセレクト
タグ信号発生手段６はアンドゲート20からなる。タグ信
号発生手段７はアンドゲード22及び23とオアゲート24と
からなり、バスビット信号発生手段８はオアゲート25及
び26からなる。磁気ディスクからの信号を受信する受信
手段９はレシーバ27からなる。読み取り専用記憶手段３
のサンプリング信号発生手段10はアンドゲート28からな
り、書き込み専用記憶手段２のリセット信号発生手段11
は後微分パルス生成回路29からなる。読み取り専用記憶
手段３の下から４ビット目,5ビット目をセットする選択
信号発生手段12はアンドゲート30とインバータ31とから
なる。駆動手段13はドライバ32からなる。上位装置62,
磁気ディスク装置70は従来技術と同様である。第９図に
おいて信号線33は、８ビットのホストデータバスであり
ハードディスクコントローラLSI14,書き込み専用の制御
レジスタ15読み取り専用の制御レジスタ16に接続されて
いる。ハードディスクコントローラLSI14の出力信号線3
4は磁気ディスク装置70のアドレス（以下ユニットアド
レスと記す）を保持するユニットアドレスレジスタ17,
アンドゲート20に接続され、その出力信号線37はアンド
ゲート28の入力に接続されるとともにドライバ32を介し
てUSTG信号となり磁気ディスク装置70へ接続されてい
る。ハードディスクコントローラLSI14の出力信号線38
は、３ビットにより構成されユニットアドレスレジスタ
17に接続され、アドレスレジスタ17の出力信号線39は、
書き込み専用の制御レジスタ15及び読み取り専用の制御
レジスタ16のそれぞれの図示せぬアドレスセレクタ回路
に接続されると同時にドライバ32を介して３ビットから
なるUNIT SELECT20〜22信号となり磁気ディスク装置70
へ接続されている。The magnetic disk control means 1 comprises a hard disk controller LSI 14, and the write-only storage means 2 comprises a plurality of 8-bit write-only control registers 15 provided for each unit to be controlled. Read-only storage means 3
Is composed of a plurality of 8-bit read-only control registers 16 provided for each unit to be controlled. FIG. 10 is a correspondence diagram between the unit address of the magnetic disk and the write / read-only control register. For example, in the case of unit address # 0, the corresponding write-only control register is
15a, indicating that the read-only control register is 16a. The unit address storing means 4 comprises a unit address register 17 for 3 bits, and the unit select tag signal generating means 6 comprises an AND gate 20. The tag signal generating means 7 comprises AND gates 22 and 23 and an OR gate 24, and the bus bit signal generating means 8 comprises OR gates 25 and 26. The receiving means 9 for receiving the signal from the magnetic disk comprises a receiver 27. Read-only storage means 3
The sampling signal generating means 10 comprises an AND gate 28, and the reset signal generating means 11 of the write-only storage means 2
Is composed of a post-differential pulse generation circuit 29. The selection signal generating means 12 for setting the 4th and 5th bits from the bottom of the read-only storage means 3 comprises an AND gate 30 and an inverter 31. The driving means 13 comprises a driver 32. Host device 62,
The magnetic disk device 70 is similar to the conventional technique. In FIG. 9, the signal line 33 is an 8-bit host data bus and is connected to the hard disk controller LSI 14, the write-only control register 15 and the read-only control register 16. Output signal line 3 of hard disk controller LSI14
4 is a unit address register 17, which holds an address (hereinafter referred to as a unit address) of the magnetic disk device 70,
It is connected to the AND gate 20, and its output signal line 37 is connected to the input of the AND gate 28 and also becomes a USTG signal via the driver 32 and is connected to the magnetic disk device 70. Output signal line 38 of hard disk controller LSI 14
Is a unit address register consisting of 3 bits
The output signal line 39 of the address register 17 connected to
Magnetic disk drive 70 becomes UNIT SELECT2 0 to 2 2 signal consisting of three bits via a write-only control registers 15 and read-only each when connected to not shown address selector circuit simultaneously driver 32 of the control register 16 of the
Connected to
ハードディスクコントローラLSI14の出力信号線40は
オアゲート24に接続され、その出力信号線41は、ドライ
バ32を介してTAG3信号となり磁気ディスク装置70へ接続
されている。出力信号線42は、アンドゲート22及び28に
接続されアンドゲート22の出力信号線43は、アンドゲー
ト23に入力し、その出力信号線44はオアゲート24,26に
接続されると同時に、後微分パルス生成回路29に接続さ
れ、後微分パルス生成回路29の出力信号線45は制御レジ
スタ15のそれぞれの制御レジスタ15a〜15hのリセット端
子へ接続されている。アンドゲート28の出力信号線46
は、制御レジスタ16のそれぞれの制御レジスタ16a〜16h
のデータサンプルクロックとして接続されている。ハー
ドディスクコントローラLSI14の出力信号線47は、オア
ゲート25に接続され、その出力信号線48はさらにオアゲ
ート26へ入力して、その出力信号線49は、ドライバ32に
介してBUS BIT ９信号として磁気ディスク装置70へ接
続されている。制御レジスタ15のビットb7の出力信号線
50は制御レジスタ16のビットｂ′7とアンドゲート20に
接続されている。同様にビットb6の出力信号線52は、制
御レジスタ16のビットｂ′6とアンドゲート23に接続さ
れていま。又、ビットb5の出力信号線53は、制御レジス
タ16のビットｂ′5とオアゲート25に接続されている。The output signal line 40 of the hard disk controller LSI 14 is connected to the OR gate 24, and the output signal line 41 of the hard disk controller LSI 14 becomes a TAG3 signal via the driver 32 and is connected to the magnetic disk device 70. The output signal line 42 is connected to the AND gates 22 and 28, the output signal line 43 of the AND gate 22 is input to the AND gate 23, and the output signal line 44 is connected to the OR gates 24 and 26, and at the same time, the post-differentiation is performed. The output signal line 45 of the post-differential pulse generation circuit 29 is connected to the pulse generation circuit 29, and is connected to the reset terminals of the respective control registers 15a to 15h of the control register 15. Output signal line 46 of AND gate 28
Are control registers 16a to 16h of the control register 16 respectively.
Connected as the data sample clock of. The output signal line 47 of the hard disk controller LSI 14 is connected to the OR gate 25, the output signal line 48 thereof is further input to the OR gate 26, and the output signal line 49 thereof is passed through the driver 32 as a BUS BIT 9 signal to the magnetic disk device. Connected to 70. Control register 15 bit b 7 output signal line
50 is connected to a bit b '7 and the AND gates 20 of the control register 16. Similarly the output signal line 52 of the bit b 6 to the now connected to the bit b '6 and the AND gates 23 of the control register 16. The output signal line 53 of the bit b 5 is connected to a bit b '5 and the OR gate 25 of the control register 16.
磁気ディスク装置70が他の制御装置により使用されて
いることを示すBUSY（Ｎ）信号（Ｎは負極性を示す）
は、レシーバ27が受信し、その出力信号線54がハードデ
ィスクコントローラLSI14及びアンドゲート30、インバ
ータ31に接続され、アンドゲート30、インバータ31の出
力信号線55,56はそれぞれビットｂ′4及びｂ′3に接続
されている。又、磁気ディスク装置70が選択されたこと
を示すSELECTED信号は、レシーバ27が受信し、その出力
信号線57がハードディスクコントローラLSI14及びアン
ドゲート22,30に接続されている。磁気ディスク装置70
が使用可能であることを示すREADY信号はレシーバ27が
受信し、その出力信号線58がハードディスクコントロー
ラLSI14のLSI内部のREADY遷移制御部14aの入力側に入力
されその結果として出力信号線59が上位装置62への割込
み信号線としてインタフェースを介してCPUへ接続され
ている。BUSY (N) signal indicating that the magnetic disk device 70 is being used by another control device (N indicates a negative polarity)
Receives the receiver 27, the output signal line 54 is connected a hard disk controller LSI14 and AND gate 30, an inverter 31, AND gates 30, each output signal line 55 and 56 bits b of the inverter 31 '4 and b' Connected to 3 . Further, the SELECTED signal indicating that the magnetic disk device 70 has been selected is received by the receiver 27, and its output signal line 57 is connected to the hard disk controller LSI 14 and the AND gates 22 and 30. Magnetic disk unit 70
Is received by the receiver 27, and its output signal line 58 is input to the input side of the READY transition control unit 14a inside the LSI of the hard disk controller LSI 14, and as a result, the output signal line 59 is higher. It is connected to the CPU via an interface as an interrupt signal line to the device 62.
制御レジスタ15のセット端子に接続している信号線60
及び制御レジスタ16のイネーブル端子に接続している信
号線61は共にCPUに接続している。Signal line 60 connected to the set terminal of control register 15
The signal line 61 connected to the enable terminal of the control register 16 is also connected to the CPU.
次に第９図の回路図の主な構成ブロックの意味を説明
する。Next, the meaning of main constituent blocks of the circuit diagram of FIG. 9 will be described.
制御レジスタ15は、磁気ディスク装置70の二重アクセ
ス制御の為のコマンドを指定する制御レジスタでありハ
ードディスクコントローラLSI14が磁気ディスク装置70
に対してデータの書き込みや、読み取り等のコマンドを
実行していないいわゆるアイドル状態に於いて任意にホ
ストプログラムがコマンドをユニットアドレスに応じて
書き込めるように作られている。制御レジスタ15の各制
御レジスタ15a〜15hに書き込まれるビットの組合せは第
３図に示したものと同じである。The control register 15 is a control register that specifies a command for dual access control of the magnetic disk device 70.
In the so-called idle state in which commands such as data writing and reading are not executed, the host program can arbitrarily write commands according to the unit address. The combinations of bits written in the control registers 15a to 15h of the control register 15 are the same as those shown in FIG.
制御レジスタ16は、磁気ディスク装置の二重アクセス
制御コマンドの実行結果を表わすレジスタであり、ホス
トプログラムはユニットアドレスに応じて必要な時読み
出すことができる。制御レジスタ16の各制御レジスタ16
a〜16hの各ビットの説明は第４図に示したものと同じで
ある。The control register 16 is a register indicating the execution result of the dual access control command of the magnetic disk device, and can be read by the host program when necessary according to the unit address. Each control register 16 of the control register 16
The description of each bit of a to 16h is the same as that shown in FIG.
次に実施例の詳細な動作を説明する。第11図は、第２
実施例のリザーブ動作を説明するタイムチャートであっ
て、磁気ディスク装置番号♯１にリザーブコマンドが発
行された場合のタイムチャートである。ハードディスク
コントローラLSI14の出力信号Ａは、磁気ディスク装置
を選択する信号であり、本LSIがアイドル状態にある
時、周期Ｔでポーリングしている。ハードディスクコン
トローラLSI14の出力信号Ａはユニットアドレスレジス
タ17、アンドゲート20に入力している。Next, the detailed operation of the embodiment will be described. Figure 11 shows the second
7 is a time chart for explaining a reserve operation of the embodiment, which is a time chart when a reserve command is issued to the magnetic disk device number # 1. The output signal A of the hard disk controller LSI 14 is a signal for selecting the magnetic disk device, and polls at a cycle T when the present LSI is in the idle state. The output signal A of the hard disk controller LSI 14 is input to the unit address register 17 and the AND gate 20.
ハードディスクコントローラLSI14の出力信号Ｎは、
ポーリング時、どの磁気ディスク装置を選択すべきかを
示す磁気ディスク装置番号指定ビットであり、３ビット
で構成され、装置番号は、第３図（ロ）に示したコード
と同様にコードにコード化され表わされている。出力信
号Ｎは、出力信号Ａの立上りエッジ毎にサンプルされ、
ユニットアドレスレジスタ17に保持され出力信号Ｂとな
る。出力信号Ｂは、ドライバ32を介して磁気ディスク装
置番号を示すUNIT SELECT20〜22信号として磁気ディス
ク装置へ送出されている。ただしUNIT SELECT20〜22信
号は、USTG信号が有効な時のみ意味を持つ。又出力信号
Ｂは制御レジスタ15及び16に入力され、ユニットアドレ
スに応じた制御レジスタを選択する。選択された制御レ
ジスタのビットb7はアンドゲート20に入力され、論理値
“1"のときアンドゲート20は“1"レベル即ちUSTG信号を
出力するようになっている。以上説明した出力信号A,B
は、ハードディスクコントローラLSI14がアイドル状態
にある時は、第11図に示すように常時出力されている。
このような状態の時CPUのホストプログラムにより、ホ
ストデータバス33を介して制御レジスタ15に磁気ディス
ク装置番号♯１に対するリザーブコマンドが信号線60を
通じてセットタイミングＤで出力されると、ユニットア
ドレス♯１の制御レジスタ15bのビットb7が“1"とな
り、第13図に示すアンドゲート20の論理積がとれて出力
信号“1"を得て出力信号Ｅが有効となる。ここでセット
タイミングＤは、図示しない同期回路により、出力信号
Ａに同期化されたものである。また、ホストの制御レジ
スタ15へのユニットアドレス指定とユニットアドレスレ
ジスタ17の出力信号Ｂによる制御レジスタ15及び16の選
択とは図示せぬ競合制御回路により制御されている。出
力信号Ｅは、ドライバ32を介してUSTG信号となり磁気デ
ィスク装置へ送られる。USTG信号は、磁気ディスク装置
を選択する為のタグ信号であり、本信号が有効な時のUN
IT SELECT20〜22信号が磁気ディスク装置番号を表わ
す。本例の場合は磁気ディスク装置番号♯１を選択す
る。磁気ディスク装置♯１がリザーブできた時は、磁気
ディスク装置♯１はSELECTED信号で応答し、又磁気ディ
スク装置♯１が他制御装置にリザーブされている時は、
BUSY（Ｎ）信号で応答する。この状態は、ハードディス
クコントローラLSI14から出力されるセンスステータス
（以後SSTSと記す）信号である出力信号Ｆによりユニッ
トアドレス♯１の制御レジスタ16bにサンプルされる。
制御レジスタ16bの各ビットの意味については、第３図
で説明した通りである。なおビットｂ′4とビットｂ′3
は排反でセットされる。他方、出力信号Ｆのタイミング
でハードディスクコントローラLSI14には、READY信号が
サンプルされてREADY遷移制御部14aに入力され、READY
遷移があった場合は、割込み信号Ｇが上位装置62のCPU
へ送出される。本例の場合は、NOT READYからREADYへの
遷移割込みとなる。The output signal N of the hard disk controller LSI14 is
This is a magnetic disk device number designation bit indicating which magnetic disk device should be selected at the time of polling, and is composed of 3 bits. The device number is coded into a code similar to the code shown in FIG. It is represented. The output signal N is sampled at every rising edge of the output signal A,
It is held in the unit address register 17 and becomes the output signal B. The output signal B is sent to the magnetic disk device as a UNIT SELECT2 0 to 2 2 signal indicating magnetic disk device number via the driver 32. However UNIT SELECT2 0 ~2 2 signal has a meaning only when USTG signal is valid. The output signal B is also input to the control registers 15 and 16 to select the control register according to the unit address. Bit b 7 of the selected control register is input to the AND gate 20, the AND gate 20 when the logical value "1" and outputs a "1" level i.e. USTG signal. Output signals A and B described above
Is always output as shown in FIG. 11 when the hard disk controller LSI 14 is in the idle state.
In such a state, when the CPU host program outputs a reserve command for the magnetic disk device number # 1 to the control register 15 through the host data bus 33 at the set timing D through the signal line 60, the unit address # 1 is output. bit b 7 is "1" in the control register 15b, the first 13 logical product to obtain the output signal "1" Tore output signal of the aND gate 20 shown in Figure E becomes valid. Here, the set timing D is synchronized with the output signal A by a synchronizing circuit (not shown). The unit address designation to the control register 15 of the host and the selection of the control registers 15 and 16 by the output signal B of the unit address register 17 are controlled by a competition control circuit (not shown). The output signal E becomes a USTG signal via the driver 32 and is sent to the magnetic disk device. The USTG signal is a tag signal for selecting the magnetic disk device, and is the UN when this signal is valid.
IT SELECT2 0 to 2 2 signal represents a magnetic disk device number. In the case of this example, the magnetic disk device number # 1 is selected. When the magnetic disk device # 1 can be reserved, the magnetic disk device # 1 responds with a SELECTED signal, and when the magnetic disk device # 1 is reserved by another control device,
Respond with BUSY (N) signal. This state is sampled in the control register 16b of the unit address # 1 by the output signal F which is a sense status (hereinafter referred to as SSTS) signal output from the hard disk controller LSI14.
The meaning of each bit of the control register 16b is as described in FIG. Incidentally bit b '4 and bit b' 3
Is set by ban. On the other hand, at the timing of the output signal F, the hard disk controller LSI 14 samples the READY signal and inputs it to the READY transition control unit 14a,
If there is a transition, the interrupt signal G is the CPU of the host device 62.
Sent to In the case of this example, it is a transition interrupt from NOT READY to READY.
上位装置62のCPUは、この割込みを認識した後制御レ
ジスタ16bの内容を読み取るコマンドを発行することに
よって磁気ディスク装置♯１をリザーブできたかどうか
を知ることができる。制御レジスタ16bを読み取るコマ
ンドが実行されると出力信号Ｋが“0"レベルとなり、制
御レジスタ16bの内容がホストデータバス33を通してCPU
へ転送される。以上の手続きにより磁気ディスク装置♯
１をリザーブした後は、ハードディスクコントローラLS
I14に対してホストデータバス33を介して任意にコマン
ドを発行することにより磁気ディスク装置♯１のデータ
の書き込み、読み取り動作を実行することが可能とな
る。After recognizing this interrupt, the CPU of the host device 62 can know whether or not the magnetic disk device # 1 can be reserved by issuing a command to read the contents of the control register 16b. When the command for reading the control register 16b is executed, the output signal K becomes "0" level, and the contents of the control register 16b are transferred to the CPU via the host data bus 33.
Transferred to According to the above procedure, the magnetic disk device #
After reserving 1, the hard disk controller LS
By arbitrarily issuing a command to I14 via the host data bus 33, it becomes possible to execute the data write / read operation of the magnetic disk device # 1.
第12図は、第２実施例のリリース動作を説明するタイ
ムチャートであって、既にリザーブ状態にある磁気ディ
スク装置番号♯１にリリースコマンドが発行された場合
にタイムチャートである。リザーブコマンドの発行と同
じようにタイミングＤでリリースコマンドが発行される
と制御レジスタ15bのビットb7はレベルが“1"のままで
あるがビットb6が新たに“1"となり、アンドゲート23の
論理積がとれてオアゲート24を経て出力信号Ｐが“1"レ
ベルとなりドライバ32を介してTAG3信号として磁気ディ
スク装置♯１へ送られる。ここでオアゲート24の他方の
入力信号Ｌ及びオアゲート25の一方の入力信号Ｍは、ハ
ードディスクコントローラLSI14がアイドル中であると
きは常に“0"レベルとなっている。同様に、制御レジス
タ15bのビットb5は“0"レベルなのでオアゲート25の出
力信号は“0"レベルとなり、アンドゲート23の出力信号
Ｒの“1"レベルとからオアゲート26の出力信号Ｏは“1"
レベルとなる。アオゲート26の出力信号Ｏはドライバ32
を介してBUS BIT ９信号として磁気ディスク装置♯１
へ送られる。このようにTAG3信号が有効で、BUS BIT
９信号が“1"である時磁気ディスク装置は、リリース動
作を実行する。この時リリース動作に対する応答信号
は、特に規定はされていないので、アンドゲート23の出
力信号Ｒを後微分パルス生成回路29によって出力信号Ｓ
を生成しこのタイミングで制御レジスタ15bをリセット
する。この結果制御レジスタ15bのビットb7が“0"レベ
ルとなるためアンドゲート20の論理積がとれなくなり結
果としてUSTG信号が出力されなくなる。USTG信号が磁気
ディスク装置へ出力されなくなると、ここには図示しな
いが、READY信号が入力されなくなり最終的にはREADYか
らNOT READYへのREADY遷移割込み信号Ｇが発生し、CPU
のホストプログラムは、リリースコマンドの実行が完了
したことを認識できる。FIG. 12 is a time chart for explaining the release operation of the second embodiment, and is a time chart when the release command is issued to the magnetic disk device number # 1 which is already in the reserved state. When a release command is issued at the timing D as in the case of issuing the reserve command, the level of the bit b 7 of the control register 15b remains “1”, but the bit b 6 is newly set to “1”, and the AND gate 23 Is obtained and the output signal P becomes "1" level via the OR gate 24 and is sent to the magnetic disk device # 1 as the TAG3 signal via the driver 32. The other input signal L of the OR gate 24 and one input signal M of the OR gate 25 are always at "0" level when the hard disk controller LSI 14 is idle. Similarly, since the bit b 5 of the control register 15b is “0” level, the output signal of the OR gate 25 becomes “0” level, and the output signal O of the OR gate 26 becomes “1” level from the output signal R of the OR gate 26. 1 "
Level. The output signal O of the aogate 26 is the driver 32.
Magnetic disk device # 1 as BUS BIT 9 signal via
Sent to. In this way, the TAG3 signal is valid and the BUS BIT
When the 9 signal is "1", the magnetic disk device executes the release operation. At this time, the response signal to the release operation is not specified in particular, so that the output signal R of the AND gate 23 is output by the post differential pulse generation circuit 29.
Is generated and the control register 15b is reset at this timing. As a result, the bit b 7 of the control register 15b becomes the "0" level, and the AND gate 20 cannot obtain the logical product. As a result, the USTG signal is not output. When the USTG signal is not output to the magnetic disk device, the READY signal is not input and the READY transition interrupt signal G from READY to NOT READY is finally generated, although not shown here, and the CPU
The host program can recognize that the release command has been executed.
第13図は、第２実施例のプライオリティセレクト動作
を説明するタイムチャートであって既に他制御装置にリ
ザーブされた、磁気ディスク装置番号♯１の装置に対し
てプライオリティセレクトコマンドが発行された場合の
タイムチャートである。基本的にはリザーブコマンドの
働きと同じであるが制御レジスタ15bのビットb5が“1"
レベルであることによりオアゲート25,26を介して出力
信号Ｏが“1"レベルとなりドライバ32を介してBUS BIT
９信号として磁気ディスク装置♯１へ送られる。USTG
信号が有効であり且つBUS BIT ９信号が有効な時磁気
ディスク装置♯１はプライオリティセレクト動作を実行
し、他制御装置の使用の有無に拘らず本制御装置にリザ
ーブされる。プライオリティセレクトコマンドの実行結
果がCPUのホストプログラムに認識できる手続きについ
ては、リザーブコマンドで説明した手続きと全く同じで
ある。FIG. 13 is a time chart for explaining the priority select operation of the second embodiment, in the case where the priority select command is issued to the device of the magnetic disk device number # 1, which is already reserved by another control device. It is a time chart. Bit b 5 fundamentally but is the same as the action of the reserve command control register 15b is "1"
Since it is at the level, the output signal O becomes "1" level via the OR gates 25 and 26, and the BUS BIT goes through the driver 32.
9 signals are sent to the magnetic disk device # 1. USTG
When the signal is valid and the BUS BIT 9 signal is valid, the magnetic disk device # 1 executes the priority select operation, and is reserved by this control device regardless of whether or not another control device is used. The procedure by which the execution result of the priority select command can be recognized by the host program of the CPU is exactly the same as the procedure described for the reserve command.
アボートコマンドについては、タイムチャート上図示
はしていないが以上説明したリザーブ、リリース、プラ
イオリティセレクトコマンドの実行完了を待たず断念す
る場合或いは、コマンドの実行がいつまでたっても完了
しない場合に発行するものである。なおアボートコマン
ドの実行結果は、ホストプログラムには、特に通知され
ない。Although the abort command is not shown in the time chart, it is issued when the execution of the reserve, release, or priority select command explained above is abandoned without waiting, or when the command execution is not completed forever. is there. The execution result of the abort command is not notified to the host program.
以上説明したように制御レジスタ15,16及びハードデ
ィスクコントローラLSI14との競合回路追加により磁気
ディスク装置の二重アクセス制御が可能となる。As described above, by adding a competing circuit with the control registers 15 and 16 and the hard disk controller LSI 14, double access control of the magnetic disk device becomes possible.
第２実施例によれば、制御レジスタを磁気ディスク装
置毎に備えることにより、リザーブ，リリース，プライ
オリティセレクト，アボートの各コマンド動作を磁気デ
ィスク装置毎に独立して実行できる。従って、第１実施
例に比べて汎用性が高い。According to the second embodiment, by providing the control register for each magnetic disk device, the reserve, release, priority select, and abort command operations can be independently executed for each magnetic disk device. Therefore, the versatility is higher than that of the first embodiment.
（発明の効果） 本発明は以上説明したように構成されているので、以
下に記載されるような効果を奏する。(Effects of the Invention) Since the present invention is configured as described above, it has the effects described below.
磁気ディスク制御手段と上位装置で制御する記憶手段
と簡単な論理回路の組合せとで磁気ディスク装置の二重
アクセス制御を実現したので、ハードウェア規模の制限
により実現が困難であったマイコンシステムのような小
規模なコンピュータシステムに於いても、磁気ディスク
装置の共有制御が、安価かつ安易に実施できるようにな
った。Since the dual access control of the magnetic disk device was realized by the combination of the magnetic disk control means, the storage means controlled by the host device, and the simple logic circuit, it was difficult to realize it because of the limitation of the hardware scale. Even in a small-scale computer system, shared control of a magnetic disk device can be carried out inexpensively and easily.
また、付加した二つの制御レジスタのソフトウェア制
御方法は、ハードディスクコントローラLSIのソフトウ
ェア制御方法と全く同じ形式により行えるので磁気ディ
スク装置の二重アクセス制御を持たないシステムにも容
易に適用可能である。Further, the software control method of the two added control registers can be performed in exactly the same format as the software control method of the hard disk controller LSI, so that it can be easily applied to a system having no dual access control of the magnetic disk device.
第１図は第１実施例による二重アクセス制御装置のブロ
ック図、第２図は第１実施例の二重アクセス制御装置の
回路図、第３図は書き込み専用制御レジスタの各ビット
の説明図、第４図は読み出し専用制御レジスタの各ビッ
トの説明図、第５図は第１実施例のリザーブ動作を説明
するタイムチャート、第６図は第１実施例のリリース動
作を説明するタイムチャート、第７図は第１実施例のプ
ライオリティセレクト動作を説明するタイムチャート、
第８図は第２実施例による二重アクセス制御装置のブロ
ック図、第９図は第２実施例の二重アクセス制御装置の
回路図、第10図はユニットアドレスと書き込み及び読み
取り専用制御レジスタとの対応図、第11図は第２実施例
のリザーブ動作を説明するタイムチャート、第12図は第
２実施例のリリース動作を説明するタイムチャート、第
13図は第２実施例のプライオリティセレクト動作を説明
するタイムチャート、第14図は従来技術による二重アク
セス制御装置を用いたシステム構成図、第15図は第14図
の磁気ディスク制御装置のブロック図、第16図はリザー
ブ及びプライオリティセレクトシーケンスを示すタイム
チャート、第17図はリリースシーケンスを示すタイムチ
ャートである。 １…磁気ディスク制御手段、２…書き込み専用記憶手
段、３…読み取り専用記憶手段、14…ハードディスクコ
ントローラLSI、15…書き込み専用の制御レジスタ、16
…読み取り専用の制御レジスタ、62,63…上位装置、68,
69…磁気ディスク制御装置、70…磁気ディスク装置。FIG. 1 is a block diagram of a dual access control device according to the first embodiment, FIG. 2 is a circuit diagram of the dual access control device of the first embodiment, and FIG. 3 is an explanatory diagram of each bit of a write-only control register. 4 is an explanatory diagram of each bit of the read-only control register, FIG. 5 is a time chart explaining the reserve operation of the first embodiment, and FIG. 6 is a time chart explaining the release operation of the first embodiment. FIG. 7 is a time chart explaining the priority select operation of the first embodiment,
FIG. 8 is a block diagram of the dual access control device according to the second embodiment, FIG. 9 is a circuit diagram of the dual access control device of the second embodiment, and FIG. 10 is a unit address and write / read-only control register. FIG. 11 is a time chart explaining the reserve operation of the second embodiment, and FIG. 12 is a time chart explaining the release operation of the second embodiment.
FIG. 13 is a time chart for explaining the priority select operation of the second embodiment, FIG. 14 is a system configuration diagram using a dual access control device according to the prior art, and FIG. 15 is a block of the magnetic disk control device of FIG. FIG. 16 is a time chart showing a reserve and priority select sequence, and FIG. 17 is a time chart showing a release sequence. DESCRIPTION OF SYMBOLS 1 ... Magnetic disk control means, 2 ... Write-only storage means, 3 ... Read-only storage means, 14 ... Hard disk controller LSI, 15 ... Write-only control register, 16
… Read-only control register, 62, 63… Host device, 68,
69 ... Magnetic disk control device, 70 ... Magnetic disk device.
Claims (2)
上位装置から処理コマンドと磁気ディスク装置のユニッ
トアドレスとを受けて磁気ディスク装置を競合して使用
する磁気ディスク装置の二重アクセス制御装置におい
て、 磁気ディスク装置へのポーリング信号と処理コマンドを
有効にする制御信号とを発生し、磁気ディスク装置から
の応答信号を受信し、処理して上位装置へ送出する磁気
ディスク制御手段と、 上位装置から受けた処理コマンドおよびユニットアドレ
スを記憶するとともに、磁気ディスク装置の選択状態を
記憶する記憶手段と、 記憶手段に記憶したユニットアドレスおよびポーリング
したアドレスを比較する比較手段と、 この比較結果の一致およびリザーブ要求を示す前記処理
コマンドによりユニットセレクトタグ信号を発生するユ
ニットセレクトタグ信号発生手段と、 リザーブされていることを示す前記選択状態およびリリ
ース要求を示す前記処理コマンドによりタグ信号を発生
するタグ信号発生手段と、 リリース要求を示す前記処理コマンドおよびタグ信号発
生手段から、バスビット信号を発生するバスビット信号
発生手段と、 ユニットセレクトタグ信号およびユニットアドレスを示
す信号により磁気ディスク装置のリザーブを行い、タグ
信号およびバスビット信号により磁気ディスク装置のリ
リースを行う駆動信号を発生する駆動手段とを備えたこ
とを特徴とする 磁気ディスク装置の二重アクセス制御装置。1. A dual access control device for a magnetic disk device, wherein a plurality of magnetic disk control devices receive a processing command and a unit address of the magnetic disk device from their respective upper-level devices and competingly use the magnetic disk device. A magnetic disk control means for generating a polling signal to the magnetic disk device and a control signal for validating a processing command, receiving a response signal from the magnetic disk device, processing it, and sending it to a host device; Storage means for storing the processing command and the unit address, and a comparison means for comparing the unit address and the polled address stored in the storage means with a storage means for storing the selection state of the magnetic disk device, and a request for coincidence and reservation of the comparison result. Unit select tag signal by the processing command indicating A unit select tag signal generating means for generating a tag signal, a tag signal generating means for generating a tag signal by the processing command indicating the selected state and a release request indicating reserved, and the processing command and tag indicating a release request The magnetic disk device is reserved by the signal generating means by the bus bit signal generating means for generating the bus bit signal, the unit select tag signal and the signal indicating the unit address, and the magnetic disk device is released by the tag signal and the bus bit signal. A dual access control device for a magnetic disk device, comprising: a drive unit that generates a drive signal to perform.
する複数の記憶領域を有し、各磁気ディスク装置毎に独
立して処理を行う特許請求の範囲第１項に記載の磁気デ
ィスク装置の二重アクセス制御装置。2. The magnetic disk device according to claim 1, wherein the storage means has a plurality of storage areas corresponding to the plurality of magnetic disk devices, and performs processing independently for each magnetic disk device. Dual access controller.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1207922A JP2539050B2 (en) | 1988-08-26 | 1989-08-14 | Dual access control device for magnetic disk unit |
| US07/558,902 US5247640A (en) | 1989-08-14 | 1990-07-27 | Dual access control system including plural magnetic disk control units and contention control circuitry |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-210520 | 1988-08-26 | ||
| JP21052088 | 1988-08-26 | ||
| JP1207922A JP2539050B2 (en) | 1988-08-26 | 1989-08-14 | Dual access control device for magnetic disk unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02161513A JPH02161513A (en) | 1990-06-21 |
| JP2539050B2 true JP2539050B2 (en) | 1996-10-02 |
Family
ID=26516544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1207922A Expired - Fee Related JP2539050B2 (en) | 1988-08-26 | 1989-08-14 | Dual access control device for magnetic disk unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2539050B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5667467A (en) * | 1979-11-02 | 1981-06-06 | Nec Corp | File system |
-
1989
- 1989-08-14 JP JP1207922A patent/JP2539050B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02161513A (en) | 1990-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001624A (en) | Processor controlled DMA controller for transferring instruction and data from memory to coprocessor | |
| US4067059A (en) | Shared direct memory access controller | |
| US6952749B2 (en) | Multiprocessor interrupt handling system and method | |
| US3728693A (en) | Programmatically controlled interrupt system for controlling input/output operations in a digital computer | |
| US3996564A (en) | Input/output port control | |
| US5038275A (en) | Status transfer structure within a data processing system with status read indication | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| KR910017296A (en) | Method and apparatus for implementing multi-master bus pipelining | |
| US10078568B1 (en) | Debugging a computing device | |
| EP0292501B1 (en) | Apparatus and method for providing a cache memory unit with a write operation utilizing two system clock cycles | |
| US6055598A (en) | Arrangement and method for allowing sequence-independent command responses across a computer bus bridge | |
| JPS5875232A (en) | System for providing multiplex withdrawing bus cycle operation | |
| KR940002087B1 (en) | Programmable interrupt controller | |
| US4047245A (en) | Indirect memory addressing | |
| US5247640A (en) | Dual access control system including plural magnetic disk control units and contention control circuitry | |
| US5201051A (en) | Apparatus for interrupt detection and arbitration | |
| JP2539050B2 (en) | Dual access control device for magnetic disk unit | |
| US5168558A (en) | Apparatus and method for providing distributed control in a main memory unit of a data processing system | |
| US6751754B2 (en) | Single step debug card using the PCI interface | |
| JP3635996B2 (en) | Information processing system | |
| US4954946A (en) | Apparatus and method for providing distribution control in a main memory unit of a data processing system | |
| EP0278263B1 (en) | Multiple bus DMA controller | |
| US5748909A (en) | Interface board and instruction processing device without a local CPU | |
| JPS59112479A (en) | High speed access system of cache memory | |
| SU1520533A1 (en) | Electronic computer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |