JP2537180B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2537180B2 JP2537180B2 JP60214848A JP21484885A JP2537180B2 JP 2537180 B2 JP2537180 B2 JP 2537180B2 JP 60214848 A JP60214848 A JP 60214848A JP 21484885 A JP21484885 A JP 21484885A JP 2537180 B2 JP2537180 B2 JP 2537180B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- ion
- ion implantation
- semiconductor device
- ion beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［発明の技術分野］ この発明は半導体装置の製造方法に関し、特に、イオ
ン注入法に関するものである。
ン注入法に関するものである。
［発明の技術的背景］ 最近、半導体装置の製造において、半導体基板に不純
物を精密に導入しようとする場合にはイオン注入法を採
用することが主流となっている。
物を精密に導入しようとする場合にはイオン注入法を採
用することが主流となっている。
半導体基板にイオン注入法によって不純物を導入する
場合、該基板の原子列と平行に（すなわち、面方位指数
＜100＞の基板面に垂直に）イオン注入すると、いわゆ
るチャンネリング現象が起こってイオンは該基板中に深
く注入され、その結果、MOS構造の場合などは、深いソ
ース・ドレイン接合が形成されることになるが、ソース
・ドレイン接合が深いと短チャンネル効果と寄生容量が
大きくなるため半導体素子の高密度化及び高速化に障害
となる。従って、高密度の集積回路を可能とするために
はソース・ドレイン接合を浅くすることが必要であり、
これを可能とするためには、イオン注入工程ではチャン
ネリング現象を生じさせぬようにイオンの注入方向を結
晶軸に対して傾けることが必要である（G.Dearnaley et
al. :Can. J. Phys.46（1968）p587参照）。
場合、該基板の原子列と平行に（すなわち、面方位指数
＜100＞の基板面に垂直に）イオン注入すると、いわゆ
るチャンネリング現象が起こってイオンは該基板中に深
く注入され、その結果、MOS構造の場合などは、深いソ
ース・ドレイン接合が形成されることになるが、ソース
・ドレイン接合が深いと短チャンネル効果と寄生容量が
大きくなるため半導体素子の高密度化及び高速化に障害
となる。従って、高密度の集積回路を可能とするために
はソース・ドレイン接合を浅くすることが必要であり、
これを可能とするためには、イオン注入工程ではチャン
ネリング現象を生じさせぬようにイオンの注入方向を結
晶軸に対して傾けることが必要である（G.Dearnaley et
al. :Can. J. Phys.46（1968）p587参照）。
それ故、従来、半導体装置の製造工程で半導体基板に
イオン注入を行う時には、イオン注入方向を基板面の法
線方向よりも８゜程度傾いた入射角でイオン注入を行っ
ている。この場合、よく知られているように、イオンの
加速電圧に応じて半導体基板上に１μｍ以上の厚さのレ
ジスト膜を形成し、該レジスト膜に選択的に開口してマ
スクを形成した後、前記のように傾けたイオンビームを
該基板の面に沿って全面にスキャンさせて該開口内の基
板中に不純物イオンを注入する。
イオン注入を行う時には、イオン注入方向を基板面の法
線方向よりも８゜程度傾いた入射角でイオン注入を行っ
ている。この場合、よく知られているように、イオンの
加速電圧に応じて半導体基板上に１μｍ以上の厚さのレ
ジスト膜を形成し、該レジスト膜に選択的に開口してマ
スクを形成した後、前記のように傾けたイオンビームを
該基板の面に沿って全面にスキャンさせて該開口内の基
板中に不純物イオンを注入する。
第２図にこのような従来のイオン注入方法を示したも
のであり、同図において、１は半導体基板、２はレジス
ト膜、2aはレジスト膜に形成された開口、３はイオンビ
ームである。イオンビーム３は基板面の法線方向に対し
て８゜±３゜程度傾いた入射角で照射される。
のであり、同図において、１は半導体基板、２はレジス
ト膜、2aはレジスト膜に形成された開口、３はイオンビ
ームである。イオンビーム３は基板面の法線方向に対し
て８゜±３゜程度傾いた入射角で照射される。
なお、傾けたイオンビームを半導体基板面にスキャン
する方法としては、半導体基板を静止させた状態でイオ
ンビームを静電的にスキャンする方法、該傾けたイオン
ビームを静止させた状態で半導体基板のほうを左右上下
に移動させてスキャンする方法のいずれかの方法が実施
されてきた。
する方法としては、半導体基板を静止させた状態でイオ
ンビームを静電的にスキャンする方法、該傾けたイオン
ビームを静止させた状態で半導体基板のほうを左右上下
に移動させてスキャンする方法のいずれかの方法が実施
されてきた。
［背景技術の問題点］ しかしながら、従来のイオンビーム照射方法によると
第２図からも明らかなように、レジストの開口縁のため
に影となる部分が生じ、このため、イオン注入工程終了
後、レジスト開口2a内には第２図（ｂ）に示すようにイ
オン注入領域４に隣接してイオン不注入領域５が生じる
結果となっていた。
第２図からも明らかなように、レジストの開口縁のため
に影となる部分が生じ、このため、イオン注入工程終了
後、レジスト開口2a内には第２図（ｂ）に示すようにイ
オン注入領域４に隣接してイオン不注入領域５が生じる
結果となっていた。
従来、設計ルールによって素子のセルサイズもかなり
大きかった時には、このようにイオン注入用開口内にイ
オン不注入領域５が存在していてもこの不注入領域が素
子の電気的特性を悪化させる恐れは殆どなかったので無
視することができたが、最近では集積回路の微細化が進
展したため、イオン注入用開口（レジスト開口2a）の一
辺の幅Ｗも１μｍ程度にまで縮小されているので、前記
の如きイオン不注入領域５の存在は素子のしきい値電圧
等の素子電気的特性に悪影響を及ぼすものとして無視で
きなくなってきた。たとえば、レジスト膜厚が1.5μｍ
の場合、イオン不注入領域５の一辺の幅ｗは第２図から
明らかであるように、 ｗ＝1.5μｍ×tan8゜＝2100Å となり、レジスト開口2aの一辺の幅Ｗが１μｍであれ
ば、イオン不注入領域５の面積は開口2aの全面積の２割
強にも達するので、無視することはできなくなる。
大きかった時には、このようにイオン注入用開口内にイ
オン不注入領域５が存在していてもこの不注入領域が素
子の電気的特性を悪化させる恐れは殆どなかったので無
視することができたが、最近では集積回路の微細化が進
展したため、イオン注入用開口（レジスト開口2a）の一
辺の幅Ｗも１μｍ程度にまで縮小されているので、前記
の如きイオン不注入領域５の存在は素子のしきい値電圧
等の素子電気的特性に悪影響を及ぼすものとして無視で
きなくなってきた。たとえば、レジスト膜厚が1.5μｍ
の場合、イオン不注入領域５の一辺の幅ｗは第２図から
明らかであるように、 ｗ＝1.5μｍ×tan8゜＝2100Å となり、レジスト開口2aの一辺の幅Ｗが１μｍであれ
ば、イオン不注入領域５の面積は開口2aの全面積の２割
強にも達するので、無視することはできなくなる。
特に、第３図に示すように、全く同一の素子６及び７
が互いに直角をなす向きで基板上に配置されるとともに
相互の間隔ｄが10μｍ程度に近接している場合には、両
者のイオン不注入領域6a及び7aの形状も異なってくるた
め、両者の電気的特性には大きな差異が生じることにな
り、両者を同一特性の素子として使用するためには両者
のしきい値電圧の精密な制御が必要となるが、これは回
路設計や素子形成等を非常に煩雑させることになる。
が互いに直角をなす向きで基板上に配置されるとともに
相互の間隔ｄが10μｍ程度に近接している場合には、両
者のイオン不注入領域6a及び7aの形状も異なってくるた
め、両者の電気的特性には大きな差異が生じることにな
り、両者を同一特性の素子として使用するためには両者
のしきい値電圧の精密な制御が必要となるが、これは回
路設計や素子形成等を非常に煩雑させることになる。
［発明の目的］ この発明の目的は、前記の如き問題を生じない、改良
された半導体装置製造方法を提供することである。更に
詳細には、この発明の目的は、イオン注入工程において
不純物導入用開口内に不純物不注入領域を生じさせるこ
とのないイオン注入方法を提供することである。
された半導体装置製造方法を提供することである。更に
詳細には、この発明の目的は、イオン注入工程において
不純物導入用開口内に不純物不注入領域を生じさせるこ
とのないイオン注入方法を提供することである。
［発明の概要］ この発明は、まず、半導体基板の結晶軸に対して所定
角度傾けたイオンビームを該半導体基板の面にスキャン
した後、該半導体基板をその軸心のまわりに実質上90
゜,180゜,270゜と90゜づつ回転させ、順次、前回のスキ
ャンのよってイオン注入が行われた領域と前回のスキャ
ンで影になったその隣接領域とに対して等ドーズ量の該
傾けたイオンビームを４回以上重ねてスキャンすること
を特徴とするものである。このように90゜づつ回転させ
て等ドーズ量の注入をする本発明方法によれば、パター
ン形状がどのような方向に向いていても、開口の各辺に
沿う影になる領域のドーズ量はすべて、中央の影になら
ない領域のドーズ量の3/4以上となって、どの方向に向
いたパターンについても一定のイオン注入濃度分布が得
られ、各半導体素子に一定の電気的特性を与えることが
できる。そのように、素子特性がパターンのレイアウト
（方向）に依存しないから、回路設計や素子形成におけ
る自由度が高まる。
角度傾けたイオンビームを該半導体基板の面にスキャン
した後、該半導体基板をその軸心のまわりに実質上90
゜,180゜,270゜と90゜づつ回転させ、順次、前回のスキ
ャンのよってイオン注入が行われた領域と前回のスキャ
ンで影になったその隣接領域とに対して等ドーズ量の該
傾けたイオンビームを４回以上重ねてスキャンすること
を特徴とするものである。このように90゜づつ回転させ
て等ドーズ量の注入をする本発明方法によれば、パター
ン形状がどのような方向に向いていても、開口の各辺に
沿う影になる領域のドーズ量はすべて、中央の影になら
ない領域のドーズ量の3/4以上となって、どの方向に向
いたパターンについても一定のイオン注入濃度分布が得
られ、各半導体素子に一定の電気的特性を与えることが
できる。そのように、素子特性がパターンのレイアウト
（方向）に依存しないから、回路設計や素子形成におけ
る自由度が高まる。
［発明の実施例］ 第１図に本発明方法の一実施例を示す。
本実施例では半導体基板１の表面にレジスト膜２を形
成した後、該レジスト膜２に互いに直角に配置された２
個の同一面積のレジスト開口2aを形成し、このレジスト
開口2a内に該基板１の法線に対して８゜傾いた方向から
イオンビーム３を照射しつつ該イオンビーム３を半導体
基板１の表面に沿って全面スキャンした。 この時のド
ーズ量は0.25×1013cm-2となるようにイオン電流を設定
した。
成した後、該レジスト膜２に互いに直角に配置された２
個の同一面積のレジスト開口2aを形成し、このレジスト
開口2a内に該基板１の法線に対して８゜傾いた方向から
イオンビーム３を照射しつつ該イオンビーム３を半導体
基板１の表面に沿って全面スキャンした。 この時のド
ーズ量は0.25×1013cm-2となるようにイオン電流を設定
した。
次に、半導体基板１をその中心軸線のまわりに90゜平
面的に回転させた後、再び同じドーズ量になるようにイ
オン電流を設定してイオンビーム３を半導体基板１の表
面に沿って全面スキャンした。
面的に回転させた後、再び同じドーズ量になるようにイ
オン電流を設定してイオンビーム３を半導体基板１の表
面に沿って全面スキャンした。
そして90゜回転における以上の操作を、最初の半導体
基板の位置から180゜と270゜回転させたところでも行っ
て、第１図（ｂ）に示すように互いに向きの異なる二つ
のイオン注入領域８と９を半導体基板１内に形成した。
該領域におけるイオン濃度を調べたところ、各領域８及
び９には、各々の中心部に所定のドーズ量（１×1013cm
-2）の領域8a及び9aが形成される一方、各領域８及び９
の外周縁に沿って所定のドーズ量よりも低い（この実施
例では3/4）ドーズ量（0.75×1013cm-2）の領域8b及び9
bが形成されており、各領域８及び９にはイオン不注入
領域が形成されていないことが確認された。
基板の位置から180゜と270゜回転させたところでも行っ
て、第１図（ｂ）に示すように互いに向きの異なる二つ
のイオン注入領域８と９を半導体基板１内に形成した。
該領域におけるイオン濃度を調べたところ、各領域８及
び９には、各々の中心部に所定のドーズ量（１×1013cm
-2）の領域8a及び9aが形成される一方、各領域８及び９
の外周縁に沿って所定のドーズ量よりも低い（この実施
例では3/4）ドーズ量（0.75×1013cm-2）の領域8b及び9
bが形成されており、各領域８及び９にはイオン不注入
領域が形成されていないことが確認された。
［発明の効果］ 以上に説明したように、本発明の方法によれば、イオ
ン注入工程においてイオン注入予定領域内にイオン不注
入領域を生じさせることがないため、電気的特性のすぐ
れた素子を高密度に集積した高密度半導体装置を製造す
ることができる。また、本発明方法で形成されたイオン
注入領域は第１図（ｂ）に示されるように、すべての方
向において同じ不純物分布となるので半導体基板上の素
子の向きにかかわらず、同一の素子は同一の特性を持つ
こととなり、その結果、回路設計や素子形成における困
難性や煩雑性が除かれる。
ン注入工程においてイオン注入予定領域内にイオン不注
入領域を生じさせることがないため、電気的特性のすぐ
れた素子を高密度に集積した高密度半導体装置を製造す
ることができる。また、本発明方法で形成されたイオン
注入領域は第１図（ｂ）に示されるように、すべての方
向において同じ不純物分布となるので半導体基板上の素
子の向きにかかわらず、同一の素子は同一の特性を持つ
こととなり、その結果、回路設計や素子形成における困
難性や煩雑性が除かれる。
なお、実施例では半導体基板を90゜づつ順次回転させ
る場合のみを示したが、半導体基板を平面上でどのよう
に姿勢を変えるかは前記実施例の場合に限定されるもの
ではない。またスキャンの方法は静電的にイオンビーム
をスキャンする方法、半導体基板を移動させてスキャン
する方法のいずれでもよいことは当然である。
る場合のみを示したが、半導体基板を平面上でどのよう
に姿勢を変えるかは前記実施例の場合に限定されるもの
ではない。またスキャンの方法は静電的にイオンビーム
をスキャンする方法、半導体基板を移動させてスキャン
する方法のいずれでもよいことは当然である。
第１図（ａ）は本発明方法で半導体基板にイオン注入を
行う場合を示した図、第１図（ｂ）は第１図（ａ）に示
した状態で形成されるイオン注入領域の平面図、第２図
及び第３図は従来の方法によってイオン注入した場合に
イオン不注入領域が発生する状態を示した図であり、第
２図（ａ）及び第３図（ａ）は半導体基板の一部の断面
図、第２図（ｂ）及び第３図（ｂ）はイオン注入後の半
導体基板の平面図である。 １……半導体基板、２……レジスト膜、2a……開口、３
……イオンビーム、４……イオン注入領域、５……イオ
ン不注入領域、6,7……素子、6a,7a……イオン不注入領
域、8,9……イオン注入領域。
行う場合を示した図、第１図（ｂ）は第１図（ａ）に示
した状態で形成されるイオン注入領域の平面図、第２図
及び第３図は従来の方法によってイオン注入した場合に
イオン不注入領域が発生する状態を示した図であり、第
２図（ａ）及び第３図（ａ）は半導体基板の一部の断面
図、第２図（ｂ）及び第３図（ｂ）はイオン注入後の半
導体基板の平面図である。 １……半導体基板、２……レジスト膜、2a……開口、３
……イオンビーム、４……イオン注入領域、５……イオ
ン不注入領域、6,7……素子、6a,7a……イオン不注入領
域、8,9……イオン注入領域。
Claims (1)
- 【請求項１】半導体基板に不純物をイオン注入すること
によって半導体装置を製造する方法において、該半導体
基板の結晶軸に対して所定角度傾けたイオンビームを該
半導体基板の面にスキャンした後、該半導体基板をその
軸心のまわりに実質上90゜づつ回転させ、順次、前回の
スキャンによってイオン注入が行われた領域とその隣接
領域とに対して少なくとも４回以上の等ドーズ量のイオ
ンビームを重ねてスキャンすることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60214848A JP2537180B2 (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60214848A JP2537180B2 (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6276617A JPS6276617A (ja) | 1987-04-08 |
| JP2537180B2 true JP2537180B2 (ja) | 1996-09-25 |
Family
ID=16662543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60214848A Expired - Lifetime JP2537180B2 (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537180B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2532478B2 (ja) * | 1987-06-26 | 1996-09-11 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3426226B1 (ja) | 2002-01-10 | 2003-07-14 | 日本ライツ株式会社 | 導光部材および照明ユニットならびに計器 |
| US20070096245A1 (en) * | 2003-06-19 | 2007-05-03 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method for the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5927092B2 (ja) * | 1977-03-17 | 1984-07-03 | 三洋電機株式会社 | イオン注入法 |
| JPS5493957A (en) * | 1978-01-06 | 1979-07-25 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS58100350A (ja) * | 1981-12-08 | 1983-06-15 | Mitsubishi Electric Corp | イオン注入装置 |
-
1985
- 1985-09-30 JP JP60214848A patent/JP2537180B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6276617A (ja) | 1987-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6821834B2 (en) | Ion implantation methods and transistor cell layout for fin type transistors | |
| US5378641A (en) | Electrically conductive substrate interconnect continuity region and method of forming same with an angled implant | |
| US4918027A (en) | Method of fabricating semiconductor device | |
| US3873371A (en) | Small geometry charge coupled device and process for fabricating same | |
| US5413946A (en) | Method of making flash memory cell with self-aligned tunnel dielectric area | |
| EP0333583A2 (en) | Method of producing a semiconductor device | |
| US5936285A (en) | Gate array layout to accommodate multi-angle ion implantation | |
| JPH0834194B2 (ja) | イオン注入方法及び本方法を用いた半導体装置の製造方法 | |
| US5183768A (en) | Method of fabricating semiconductor device by forming doped regions that limit width of the base | |
| CN1029273C (zh) | 一种半导体器件的制造方法 | |
| US7291535B2 (en) | Method and apparatus for fabricating semiconductor device | |
| US20060264013A1 (en) | Method for implanting ions to a wafer for manufacturing of semiconductor device and method of fabricating graded junction using the same | |
| JP2537180B2 (ja) | 半導体装置の製造方法 | |
| US7132340B2 (en) | Application of post-pattern resist trim for reducing pocket-shadowing in SRAMs | |
| EP0874389B1 (en) | A method of producing MOSFET transistors by means of tilted implants | |
| JP2677987B2 (ja) | 半導体集積回路装置の製造方法 | |
| US20020160588A1 (en) | Method of forming a junction in semiconductor device using halo implant processing | |
| US6037203A (en) | Method of fabricating a semiconductor device having triple well structure | |
| JPS6341019A (ja) | イオン注入方法 | |
| JPH0399430A (ja) | 半導体装置の製造方法 | |
| JPH04155932A (ja) | 半導体装置の製造方法 | |
| JPH02177426A (ja) | 半導体ウェハの製造方法 | |
| JP3214191B2 (ja) | 半導体素子の製造方法 | |
| KR100628348B1 (ko) | 반도체 기판으로 이온을 주입하는 방법 | |
| JPS63299119A (ja) | イオン注入方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |