JP2532821B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2532821B2 JP2532821B2 JP6158410A JP15841094A JP2532821B2 JP 2532821 B2 JP2532821 B2 JP 2532821B2 JP 6158410 A JP6158410 A JP 6158410A JP 15841094 A JP15841094 A JP 15841094A JP 2532821 B2 JP2532821 B2 JP 2532821B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- lead
- comb
- comb lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ホール素子やFETの
素子のパッケージの小型化・薄型化を可能とし、インサ
ートマシンによる自動装置が容易であり、かつ熱拡散が
すぐれている半導体装置に関するものである。
素子のパッケージの小型化・薄型化を可能とし、インサ
ートマシンによる自動装置が容易であり、かつ熱拡散が
すぐれている半導体装置に関するものである。
【0002】
【従来の技術】従来のいわゆるフェースボンディングに
よりリードへ取付けられた半導体装置は図4に示すよう
に、セラミック基板10上にコムリード3を接着したも
のに素子1を取り付け、これを樹脂2により封止してい
る。
よりリードへ取付けられた半導体装置は図4に示すよう
に、セラミック基板10上にコムリード3を接着したも
のに素子1を取り付け、これを樹脂2により封止してい
る。
【0003】
【発明が解決しようとする課題】このような従来の構成
ではパッケージの厚みがセラミック基板10のために厚
くなるばかりか、コムリード3はパッケージの横方向へ
のみ出る構造となり、又、熱拡散に対しても問題を有し
ていた。
ではパッケージの厚みがセラミック基板10のために厚
くなるばかりか、コムリード3はパッケージの横方向へ
のみ出る構造となり、又、熱拡散に対しても問題を有し
ていた。
【0004】本発明は上記問題点に鑑み、パッケージの
厚みが薄く、パッケージ底面にもリードを有し、又、熱
拡散に対しても有利な構成である半導体装置を提供する
ことを目的とする。
厚みが薄く、パッケージ底面にもリードを有し、又、熱
拡散に対しても有利な構成である半導体装置を提供する
ことを目的とする。
【0005】
【課題を解決するための手段】本発明は、半導体素子と
平行な両面を有するコムリードを備え、前記コムリード
の上面に前記半導体素子を電極部で接着して載置し、前
記コムリードの底面および側面の各一部が、それぞれ、
その表面を連続した部分において、樹脂封止外囲体の外
面とほぼ同等面に露出した構成の半導体装置である。
平行な両面を有するコムリードを備え、前記コムリード
の上面に前記半導体素子を電極部で接着して載置し、前
記コムリードの底面および側面の各一部が、それぞれ、
その表面を連続した部分において、樹脂封止外囲体の外
面とほぼ同等面に露出した構成の半導体装置である。
【0006】本発明の半導体装置は、コムリードの外面
に半田層を形成して用いることができる。
に半田層を形成して用いることができる。
【0007】本発明の半導体装置は、半導体素子の電極
部をコムリードの対面に、ろう材により、直接、チップ
ボンディングして接着することができる。
部をコムリードの対面に、ろう材により、直接、チップ
ボンディングして接着することができる。
【0008】本発明の半導体装置は、樹脂封止外囲体の
外面がほぼ直方体の各面で構成することができる。
外面がほぼ直方体の各面で構成することができる。
【0009】
【作用】上記の構成により、パッケージの薄型化がで
き、またコムリードが上面より見たときパッケージより
外にはみ出さなくとも、セットへ実装することができ、
インサートマシンによる自動装着も容易になる。又、素
子からの熱は露出したコムリードにより、効果的に拡散
される。
き、またコムリードが上面より見たときパッケージより
外にはみ出さなくとも、セットへ実装することができ、
インサートマシンによる自動装着も容易になる。又、素
子からの熱は露出したコムリードにより、効果的に拡散
される。
【0010】
【実施例】図1は、本発明の一実施例による半導体装置
の断面構造図であり、図1において、1はアップサイド
ダウンに対面的に接着された半導体素子(チップ)、2
はほぼ直方体でなるエポキシ等の樹脂封止外囲体、3は
コムリードでCuやFe上にNiメッキ等が被着されて
いる。4は、そのコムリード3の面上に組立後メッキや
ディップにて形成した半田層、5はチップ1に形成され
たオーミック電極や配線電極である。6はチップの電極
5とコムリード3の面とを接触、固定し結線させるため
のAgペースト等のろう材で、7はチップ1内の半絶縁
性基板の部分を示しており、8はチップ1内のイオン注
入やエピタキシャル等において形成された活性領域部分
を示している。9はチップ1上に形成された保護膜を示
している。
の断面構造図であり、図1において、1はアップサイド
ダウンに対面的に接着された半導体素子(チップ)、2
はほぼ直方体でなるエポキシ等の樹脂封止外囲体、3は
コムリードでCuやFe上にNiメッキ等が被着されて
いる。4は、そのコムリード3の面上に組立後メッキや
ディップにて形成した半田層、5はチップ1に形成され
たオーミック電極や配線電極である。6はチップの電極
5とコムリード3の面とを接触、固定し結線させるため
のAgペースト等のろう材で、7はチップ1内の半絶縁
性基板の部分を示しており、8はチップ1内のイオン注
入やエピタキシャル等において形成された活性領域部分
を示している。9はチップ1上に形成された保護膜を示
している。
【0011】図2は図1に示したものの上部から見た外
観図であり、図3は、同じものを下部から見た外観図で
ある。
観図であり、図3は、同じものを下部から見た外観図で
ある。
【0012】
【発明の効果】以上のように本発明によれば、コムリー
ドの底面および側面の各面の一部を露出させてほぼ直方
体の樹脂外囲体の中に封入することにより、パッケージ
の薄型化がはかれ、かつ熱拡散に対しても有効な半導体
装置となり、又、パッケージ下部に電極リードを有する
ため、インサートマシンによる自動装着も容易になる
等、実用上すぐれた効果がある。
ドの底面および側面の各面の一部を露出させてほぼ直方
体の樹脂外囲体の中に封入することにより、パッケージ
の薄型化がはかれ、かつ熱拡散に対しても有効な半導体
装置となり、又、パッケージ下部に電極リードを有する
ため、インサートマシンによる自動装着も容易になる
等、実用上すぐれた効果がある。
【図1】本発明の一実施例半導体装置の断面図
【図2】本発明の一実施例半導体装置の上部より見た外
観図
観図
【図3】本発明の一実施例半導体装置の下部より見た外
観図
観図
【図4】従来例半導体装置の断面図
1 半導体素子(チップ) 2 樹脂封止外囲体 3 コムリード 4 半田層 5 電極 6 ろう材 10 セラミック基板
Claims (4)
- 【請求項1】 半導体素子と平行な両面を有するコムリ
ードを備え、前記コムリードの上面に前記半導体素子を
電極部で接着して載置し、前記コムリードの底面および
側面の各一部が表面を連続して樹脂封止外囲体の外面と
ほぼ同等面に露出し、前記露出部のコムリード部に導電
層が形成されて樹脂封止外囲体よりも前記導電層が突き
出ている半導体装置。 - 【請求項2】 前記導電層が半田層である請求項1記載
の半導体装置。 - 【請求項3】 前記半導体素子の接着がろう材によるチ
ップボンディングである請求項1記載の半導体装置。 - 【請求項4】 前記樹脂封止外囲体の外面がほぼ直方体
の各面を構成した請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6158410A JP2532821B2 (ja) | 1994-07-11 | 1994-07-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6158410A JP2532821B2 (ja) | 1994-07-11 | 1994-07-11 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59250034A Division JPH0795580B2 (ja) | 1984-11-27 | 1984-11-27 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7325428A Division JP2857359B2 (ja) | 1995-12-14 | 1995-12-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0774277A JPH0774277A (ja) | 1995-03-17 |
JP2532821B2 true JP2532821B2 (ja) | 1996-09-11 |
Family
ID=15671152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6158410A Expired - Lifetime JP2532821B2 (ja) | 1994-07-11 | 1994-07-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2532821B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5553433A (en) * | 1978-10-16 | 1980-04-18 | Hitachi Ltd | Manufacture of semiconductor device |
JPS58122457U (ja) * | 1982-02-12 | 1983-08-20 | 新電元工業株式会社 | 半導体装置 |
JPS596839U (ja) * | 1982-07-07 | 1984-01-17 | 日本電気株式会社 | 半導体装置 |
JPS59227143A (ja) * | 1983-06-07 | 1984-12-20 | Dainippon Printing Co Ltd | 集積回路パツケ−ジ |
-
1994
- 1994-07-11 JP JP6158410A patent/JP2532821B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0774277A (ja) | 1995-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6271060B1 (en) | Process of fabricating a chip scale surface mount package for semiconductor device | |
US6608388B2 (en) | Delamination-preventing substrate and semiconductor package with the same | |
US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
US6002165A (en) | Multilayered lead frame for semiconductor packages | |
JP3230348B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH08116016A (ja) | リードフレーム及び半導体装置 | |
US20010017410A1 (en) | Mounting multiple semiconductor dies in a package | |
JP2000243887A (ja) | 半導体装置とその製造方法 | |
JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
US5326932A (en) | Semiconductor package | |
JP2532821B2 (ja) | 半導体装置 | |
JP2857359B2 (ja) | 半導体装置 | |
JPH10247701A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
JP2851822B2 (ja) | 電子部品 | |
JP2000243880A (ja) | 半導体装置とその製造方法 | |
JPH0795580B2 (ja) | 半導体装置 | |
JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
JP2725719B2 (ja) | 電子部品及びその製造方法 | |
JP2788011B2 (ja) | 半導体集積回路装置 | |
JPS62296528A (ja) | 樹脂封止型半導体装置 | |
JPS62296541A (ja) | 樹脂封止型半導体装置 | |
JPS60262434A (ja) | 半導体装置 | |
KR100345163B1 (ko) | 볼 그리드 어레이 패키지 | |
KR100308393B1 (ko) | 반도체패키지및그제조방법 | |
JPH0625004Y2 (ja) | 集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |