JP2532775B2 - Electronic zoom circuit - Google Patents
Electronic zoom circuitInfo
- Publication number
- JP2532775B2 JP2532775B2 JP3239431A JP23943191A JP2532775B2 JP 2532775 B2 JP2532775 B2 JP 2532775B2 JP 3239431 A JP3239431 A JP 3239431A JP 23943191 A JP23943191 A JP 23943191A JP 2532775 B2 JP2532775 B2 JP 2532775B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- scanning line
- line interpolation
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は走査線補間によって入力
映像信号を電子的に拡大する電子ズーム回路に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic zoom circuit for electronically enlarging an input video signal by scanning line interpolation.
【０００２】[0002]
【従来の技術】近年、電子ズーム回路を搭載した撮像装
置は多く開発されている。2. Description of the Related Art In recent years, many image pickup devices having an electronic zoom circuit have been developed.
【０００３】従来の電子ズーム回路としては、例えば
「撮像素子制御による任意倍率電子ズームの検討」小島
一郎他，１９８９年テレビジョン学会全国大会講演予稿
集ｐ１６１〜ｐ１６２に示されている。A conventional electronic zoom circuit is shown, for example, in "Study of Arbitrary Magnification Electronic Zoom by Controlling Image Sensor", Ichiro Kojima et al., Proceedings of National Conference of Television Society of 1989, p161 to p162.
【０００４】以下に、従来の電子ズーム回路を搭載した
撮像装置について説明する。図９は従来例における電子
ズーム回路の（ａ）電子ズーム処理、（ｂ）走査線補間
処理を示した模式図である。An image pickup apparatus equipped with a conventional electronic zoom circuit will be described below. FIG. 9 is a schematic diagram showing (a) electronic zoom processing and (b) scanning line interpolation processing of an electronic zoom circuit in a conventional example.
【０００５】図９（ａ）は電子ズーム処理で１．２５倍
に拡大した時の模式図である。走査線ＡＢＣＤから走査
線ａｂｃｄｅを走査線補間で求めている。以下、図９
（ｂ）を用いて、電子ズーム処理回路が、走査線Ｂと走
査線Ｃから走査線ｃを走査線補間で求める動作を説明す
る。走査線Ｂと走査線ｃの距離をｗ２、走査線Ｃと走査
線ｃの距離をｗ１とする。ここでｗ１＋ｗ２＝１であ
る。走査線Ｂにｗ１を乗算し、走査線Ｃにｗ２を乗算し
て、それぞれを加算することで走査線ｃを求めることが
できる。このような走査線補間を行うと、走査線補間す
る時の走査線からの距離ｗによって、異なったレスポン
スの劣化がある。ｗ＝０のとき劣化が最小で、ｗ＝０．
５のとき最大になる。このレスポンスの劣化が垂直方向
の尖鋭度の劣化になる。ここで、走査線Ｂの位置を電子
ズーム開始走査線位置の整数部VSTART_Hとすると、走査
線Ｂと走査線ｃの距離ｗ２が電子ズーム開始走査線位置
の小数部VSTART_Lになる。FIG. 9 (a) is a schematic view when the electronic zoom processing is enlarged to 1.25 times. The scanning line abcde is obtained from the scanning line ABCD by scanning line interpolation. Below, FIG.
The operation in which the electronic zoom processing circuit obtains the scanning line c from the scanning line B and the scanning line C by scanning line interpolation will be described with reference to FIG. The distance between the scanning line B and the scanning line c is w2, and the distance between the scanning line C and the scanning line c is w1. Here, w1 + w2 = 1. The scanning line c can be obtained by multiplying the scanning line B by w1, multiplying the scanning line C by w2, and adding each. When such scanning line interpolation is performed, different response deterioration occurs depending on the distance w from the scanning line when the scanning line interpolation is performed. When w = 0, the deterioration is minimum, and w = 0.
It becomes maximum when it is 5. This deterioration of the response causes deterioration of the vertical sharpness. Here, assuming that the position of the scanning line B is the integer part VSTART_H of the electronic zoom start scanning line position, the distance w2 between the scanning line B and the scanning line c becomes the decimal part VSTART_L of the electronic zoom start scanning line position.
【０００６】図１０は電子ズーム回路を搭載した撮像装
置の第１の従来例を示すものである。図１０において、
１１１は固体撮像素子、１１２はＡ／Ｄ変換器、１１３
はメモリ回路、１１４は信号処理回路、１１５は電子ズ
ーム処理回路、１１６はＤ／Ａ変換器、１１７は電子ズ
ーム回路である。FIG. 10 shows a first conventional example of an image pickup apparatus equipped with an electronic zoom circuit. In FIG.
111 is a solid-state image sensor, 112 is an A / D converter, 113
Is a memory circuit, 114 is a signal processing circuit, 115 is an electronic zoom processing circuit, 116 is a D / A converter, and 117 is an electronic zoom circuit.
【０００７】以上のように構成された従来の電子ズーム
回路を搭載した撮像装置について、以下その動作につい
て説明する。The operation of the image pickup apparatus equipped with the conventional electronic zoom circuit configured as described above will be described below.
【０００８】まず、固体撮像素子１１１の出力信号をＡ
／Ｄ変換器１１２でアナログ・デジタル変換し、Ａ／Ｄ
変換器１１２の出力信号をメモリ回路１１３に一時蓄え
る。次に、メモリ回路１１３から電子ズーム処理回路１
１５で拡大する部分だけを読み出し、電子ズーム処理で
走査線補間する走査線の順番になるように走査線を挿入
して、信号処理回路１１４に入力する。信号処理回路１
１４が信号処理した結果を電子ズーム処理回路１１５で
走査線補間による電子ズーム処理を行い、最後にＤ／Ａ
変換器１１６でデジタル・アナログ変換して出力する。
この場合も走査線補間による電子ズームの拡大を行うの
で、垂直方向に尖鋭度が劣化する。First, the output signal of the solid-state image sensor 111 is set to A
A / D converter 112 performs analog / digital conversion and A / D conversion
The output signal of the converter 112 is temporarily stored in the memory circuit 113. Next, from the memory circuit 113 to the electronic zoom processing circuit 1
Only the portion to be enlarged in 15 is read out, the scanning lines are inserted in the order of the scanning lines to be interpolated by the electronic zoom processing, and the signals are input to the signal processing circuit 114. Signal processing circuit 1
The result of signal processing by 14 is subjected to electronic zoom processing by scanning line interpolation by the electronic zoom processing circuit 115, and finally D / A
The converter 116 performs digital / analog conversion and outputs.
Also in this case, since the electronic zoom is enlarged by the scanning line interpolation, the sharpness is deteriorated in the vertical direction.
【０００９】図１１は電子ズーム回路を搭載した撮像装
置の第２の従来例を示すものである。図１１において、
１１１は固体撮像素子、１１２はＡ／Ｄ変換器、１１４
は信号処理回路、１１３はメモリ回路、１１５は電子ズ
ーム処理回路、１１６はＤ／Ａ変換器、１１８は電子ズ
ーム回路である。FIG. 11 shows a second conventional example of an image pickup apparatus equipped with an electronic zoom circuit. In FIG.
111 is a solid-state image sensor, 112 is an A / D converter, 114
Is a signal processing circuit, 113 is a memory circuit, 115 is an electronic zoom processing circuit, 116 is a D / A converter, and 118 is an electronic zoom circuit.
【００１０】以上のように構成された従来の電子ズーム
回路を搭載した撮像装置について、以下その動作を説明
する。まず、固体撮像素子１１１の出力信号をＡ／Ｄ変
換器１１２でアナログ・デジタル変換し、Ａ／Ｄ変換器
１１２の出力信号を信号処理回路１１４に供給する。信
号処理回路１１４は信号処理した結果をメモリ回路１１
３に一時蓄える。次に、メモリ回路１１３から電子ズー
ム処理回路１１５で拡大する部分だけを読み出し、電子
ズーム処理で走査線補間する走査線の順番になるように
走査線を挿入して、電子ズーム処理回路１１５に入力す
る。電子ズーム処理回路１１５は走査線補間による電子
ズーム処理を行い、最後にＤ／Ａ変換器１１６でデジタ
ル・アナログ変換して出力する。この場合も走査線補間
による電子ズームの拡大を行うので、垂直方向に尖鋭度
が劣化する。The operation of the image pickup apparatus equipped with the conventional electronic zoom circuit configured as described above will be described below. First, the output signal of the solid-state image sensor 111 is analog-digital converted by the A / D converter 112, and the output signal of the A / D converter 112 is supplied to the signal processing circuit 114. The signal processing circuit 114 outputs the result of the signal processing to the memory circuit 11
Store at 3 temporarily. Next, only the portion to be enlarged by the electronic zoom processing circuit 115 is read out from the memory circuit 113, the scanning lines are inserted in the order of the scanning lines to be interpolated by the electronic zoom processing, and input to the electronic zoom processing circuit 115. To do. The electronic zoom processing circuit 115 performs electronic zoom processing by scanning line interpolation, and finally performs digital / analog conversion by the D / A converter 116 and outputs it. Also in this case, since the electronic zoom is enlarged by the scanning line interpolation, the sharpness is deteriorated in the vertical direction.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら上記第１
の従来例と、第２の従来例においては、電子ズーム処理
回路によって画像信号を走査線補間で拡大しているの
で、走査線補間する位置によって垂直レスポンスの劣化
が大きく、垂直方向の尖鋭度が劣化するという問題点を
有していた。また、第２の従来例においては、信号処理
回路で電子ズームによる尖鋭度劣化に対する補正を行お
うとしても、信号処理回路の後のメモリ回路で走査線が
挿入され電子ズーム処理回路１１５に供給されるため、
適正な補正ができないという問題点を有していた。ま
た、信号処理回路１１４には固体撮像素子１１１からの
すべての信号が入力されるが、電子ズーム処理回路１１
５には電子ズームで拡大される部分の走査線しか入力さ
れないので、電子ズームされる領域を検出しないと、信
号処理回路では適正な補正ができないという問題点も有
していた。However, the above-mentioned first problem
In the conventional example and the second conventional example, since the image signal is enlarged by the scanning line interpolation by the electronic zoom processing circuit, the deterioration of the vertical response is large depending on the position of the scanning line interpolation, and the sharpness in the vertical direction is large. It had a problem of deterioration. Further, in the second conventional example, even if the signal processing circuit attempts to correct sharpness deterioration due to electronic zoom, a scanning line is inserted in the memory circuit after the signal processing circuit and supplied to the electronic zoom processing circuit 115. Because
There was a problem that proper correction cannot be performed. Further, although all signals from the solid-state image sensor 111 are input to the signal processing circuit 114, the electronic zoom processing circuit 11
Since only the scanning line of the portion to be magnified by the electronic zoom is input to 5, the signal processing circuit cannot correct the signal unless the area to be electronically zoomed is detected.
【００１２】本発明は上記従来の問題点を解決するもの
で、メモリ回路が信号処理回路の前後どちらにある構成
であっても、走査線補間の電子ズーム処理による、垂直
方向の尖鋭度の劣化を適正に補正するようにした電子ズ
ーム回路を提供することを目的とする。The present invention solves the above-mentioned problems of the prior art. Even if the memory circuit is arranged before or after the signal processing circuit, the sharpness in the vertical direction is deteriorated by the electronic zoom processing of scanning line interpolation. SUMMARY OF THE INVENTION It is an object of the present invention to provide an electronic zoom circuit that appropriately corrects the.
【００１３】この目的を達成するために本発明の電子ズ
ーム回路は、デジタル入力映像信号を一時蓄えるメモリ
回路と、前記メモリ回路から読み出した信号を信号処理
する信号処理部と、前記信号処理部の出力信号の走査線
補間を行う位置の前後の走査線からの距離を前後反対の
走査線の重みとして加重平均し走査線補間を行う走査線
補間処理部とを備え、前記信号処理部は、入力信号から
出力映像信号の基本信号であるメイン信号を作成するメ
イン信号処理回路と、前記入力信号から垂直アパチャ信
号を作成する垂直アパチャ信号形成回路と、走査線補間
の開始走査線から、最初の走査線補間位置を示す走査線
補間開始位置の小数部に走査線補間の間隔を水平同期信
号周期毎に累積加算することで、次の走査線補間位置を
演算する補間位置演算回路と、前記補間位置演算回路の
出力信号から前記走査線補間処理部による垂直レスポン
ス劣化を補正する補正ゲインを生成するゲイン生成回路
と、前記ゲイン生成回路が生成した補正ゲインと前記垂
直アパチャ信号形成回路の出力である垂直アパチャ信号
を乗算する乗算器と、前記乗算器の出力信号と前記メイ
ン信号処理回路の出力であるメイン信号を加算する加算
器とで構成したものである。In order to achieve this object, the electronic zoom circuit of the present invention comprises a memory circuit for temporarily storing a digital input video signal, a signal processing unit for processing the signal read from the memory circuit, and the signal processing unit. Output signal scan line
Set the distance from the scanning line before and after the position where interpolation is
Scan lines that perform weighted averaging as scan line weights and perform scan line interpolation
An interpolation processing unit , wherein the signal processing unit
A main signal processing circuit that creates a main signal that is a basic signal of an output video signal, a vertical aperture signal forming circuit that creates a vertical aperture signal from the input signal, and scanning line interpolation
From the start scan line of, the scan line indicating the first scan line interpolation position
The interval of scanning line interpolation is set in the fractional part of the interpolation start position by the horizontal synchronization signal.
An interpolation position calculation circuit for calculating the next scanning line interpolation position by cumulative addition for each signal cycle, and a vertical response by the scanning line interpolation processing unit from the output signal of the interpolation position calculation circuit.
Gain generation circuit for generating a correction gain that corrects the output deterioration, a multiplier that multiplies the correction gain generated by the gain generation circuit and the vertical aperture signal that is the output of the vertical aperture signal forming circuit, and the output of the multiplier. It is configured by an adder that adds a signal and a main signal output from the main signal processing circuit.
【００１４】また本発明の電子ズーム回路は、デジタル
入力映像信号を信号処理する信号処理部と、前記信号処
理部の出力信号を一時蓄えるメモリ回路と、前記メモリ
回路から読み出した信号の走査線補間を行う位置の前後
の走査線からの距離を前後反対の走査線の重みとして加
重平均し走査線補間を行う走査線補間処理部とを備え、
前記信号処理部は、入力信号から出力映像信号の基本信
号であるメイン信号を作成するメイン信号処理回路と、
前記入力信号から垂直アパチャ信号を作成する垂直アパ
チャ信号形成回路と、垂直同期信号ＶＤから走査線補間
開始位置の整数部の値の数だけの水平同期信号周期の期
間後の走査線補間開始走査線から、最初の走査線補間位
置を示す走査線補間開始位置の小数部に走査線補間の間
隔を水平同期信号周期毎に累積加算し、さらに走査線補
間のための走査線が挿入されるタイミングを示す累積加
算結果のキャリー信号出力毎に、一回前記走査線補間の
間隔を累積加算することで、次の走査線補間位置を演算
する補間位置演算回路と、前記補間位置演算回路が演算
した走査線補間位置から前記走査線補間処理部による垂
直レスポンス劣化を補正する補正ゲインを生成するゲイ
ン生成回路と、前記ゲイン生成回路が生成した補正ゲイ
ンと前記垂直アパチャ信号形成回路の出力である垂直ア
パチャ信号を乗算する乗算器と、前記乗算器の出力信号
と前記メイン信号処理回路の出力であるメイン信号を加
算する加算器とで構成したものである。Further, the electronic zoom circuit of the present invention includes a signal processing unit for signal processing a digital input video signal, a memory circuit for temporarily storing an output signal of the signal processing unit, and a signal read from the memory circuit. Before and after the position where scan line interpolation is performed
The distance from the scanning line of
A scanning line interpolation processing unit that performs a multi-averaging and scanning line interpolation is provided,
The signal processing unit is a basic signal from the input signal to the output video signal.
A main signal processing circuit that creates a main signal that is a signal,
A vertical aperture signal forming circuit for creating a vertical aperture signal from the input signal, and scanning line interpolation from the vertical synchronizing signal VD
From the scanning line interpolation start scanning lines after the period of the horizontal synchronizing signal period of the number of values of the integer part of the starting position, the first scanning line interpolation position
In the decimal part of the scanning line interpolation start position
Intervals are cumulatively added for each horizontal synchronization signal period, and scanning line compensation is performed.
Interpolation position calculation for calculating the next scanning line interpolation position by cumulatively adding the intervals of the scanning line interpolation once for each carry signal output of the cumulative addition result indicating the timing of inserting the scanning line for the interval Circuit, and the scanning line interpolation processing unit calculates the scanning line interpolation position from the scanning line interpolation position calculated by the interpolation position calculation circuit.
A gain generation circuit that generates a correction gain that corrects direct response deterioration; a multiplier that multiplies the correction gain generated by the gain generation circuit and a vertical aperture signal that is the output of the vertical aperture signal forming circuit; It is composed of an output signal and an adder for adding the main signal output from the main signal processing circuit.
【００１５】[0015]
【作用】本発明は上記した構成により、入力映像信号を
メモリ回路に一時蓄える。次に、メモリ回路から電子ズ
ーム処理回路で拡大する部分だけを読み出し、電子ズー
ム処理で走査線補間する走査線の順番になるように走査
線を挿入して、信号処理部に入力する。信号処理部では
メイン信号と垂直アパチャ信号を作成する。また、走査
線補間による電子ズーム処理は走査線補間する位置によ
って、垂直レスポンスの劣化の度合が異なるので、ま
ず、補間位置演算回路で電子ズーム時のそれぞれの走査
線の補間位置を演算で求める。その走査線補間位置に対
する補正ゲインをゲイン生成回路で生成し、垂直アパチ
ャ信号に乗算し、電子ズームでの劣化分をあらかじめゲ
イン補正した後、メイン信号に加算する。この信号を電
子ズーム処理回路に供給し、垂直方向の尖鋭度劣化を補
正した電子ズーム処理を行うことができる。According to the present invention, with the above configuration, the input video signal is temporarily stored in the memory circuit. Next, only the portion to be enlarged by the electronic zoom processing circuit is read from the memory circuit, the scanning lines are inserted in the order of the scanning lines to be interpolated by the electronic zoom processing, and the signals are input to the signal processing unit. The signal processing unit creates a main signal and a vertical aperture signal. Further, in the electronic zoom process by scanning line interpolation, the degree of deterioration of the vertical response varies depending on the position where the scanning line is interpolated, so the interpolation position calculation circuit first calculates the interpolation position of each scanning line during electronic zoom. A correction gain for the scanning line interpolation position is generated by the gain generation circuit, multiplied by the vertical aperture signal, and the deterioration amount due to the electronic zoom is corrected in advance and then added to the main signal. By supplying this signal to the electronic zoom processing circuit, it is possible to perform the electronic zoom processing in which the deterioration of the sharpness in the vertical direction is corrected.
【００１６】また、本発明は上記した構成により、ま
ず、入力映像信号から信号処理部がメイン信号と垂直ア
パチャ信号を作成する。また、補間位置演算回路で電子
ズーム処理を行う部分のそれぞれの走査線の補間位置を
演算で求める。このとき、後で走査線が挿入されること
を計算に入れて、走査線の補間位置を演算で求める。そ
の走査線補間位置に対する補正ゲインをゲイン生成回路
で生成し、垂直アパチャ信号に乗算し、電子ズームでの
劣化分をあらかじめゲイン補正した後、メイン信号に加
算する。この信号をメモリ回路に一時蓄える。次に、メ
モリ回路から電子ズーム回路で拡大する部分だけを読み
出し、電子ズーム処理で走査線補間する走査線の順番に
なるように走査線を挿入して、電子ズーム回路に供給す
る。電子ズーム処理回路は垂直方向の尖鋭度劣化を補正
した電子ズーム処理を行うことができる。Further, according to the present invention, with the above-described configuration, first, the signal processing unit creates a main signal and a vertical aperture signal from the input video signal. In addition, the interpolation position calculation circuit calculates the interpolation position of each scanning line in the portion where the electronic zoom process is performed. At this time, the fact that a scanning line will be inserted later is taken into account, and the interpolation position of the scanning line is calculated. A correction gain for the scanning line interpolation position is generated by the gain generation circuit, multiplied by the vertical aperture signal, and the deterioration amount due to the electronic zoom is corrected in advance and then added to the main signal. This signal is temporarily stored in the memory circuit. Next, only the portion to be enlarged by the electronic zoom circuit is read from the memory circuit, the scanning lines are inserted in the order of the scanning lines to be interpolated by the electronic zoom processing, and the scanning lines are supplied to the electronic zoom circuit. The electronic zoom processing circuit can perform electronic zoom processing in which vertical sharpness deterioration is corrected.
【００１７】[0017]
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。An embodiment of the present invention will be described below with reference to the drawings.
【００１８】図１は本発明の第１の実施例における電子
ズーム回路を搭載した撮像装置の構成を示すブロック図
である。図１において、１０１は固体撮像素子、１０２
はＡ／Ｄ変換器である。１０３はメモリ回路であり、フ
ィールドメモリを用いた。１０４は信号処理回路、１０
５は電子ズーム処理回路、１０６はＤ／Ａ変換器、１０
７は補正ゲイン生成回路、１０８は信号発生回路、１０
９はマイコン、１１０は信号処理部、１００は電子ズー
ム回路である。FIG. 1 is a block diagram showing the arrangement of an image pickup apparatus having an electronic zoom circuit according to the first embodiment of the present invention. In FIG. 1, 101 is a solid-state image sensor, 102
Is an A / D converter. A memory circuit 103 uses a field memory. 104 is a signal processing circuit, 10
5 is an electronic zoom processing circuit, 106 is a D / A converter, 10
7 is a correction gain generation circuit, 108 is a signal generation circuit, 10
Reference numeral 9 is a microcomputer, 110 is a signal processing unit, and 100 is an electronic zoom circuit.
【００１９】以上のように構成された本実施例の電子ズ
ーム回路を搭載した撮像装置について、以下その動作に
ついて説明する。The operation of the image pickup apparatus equipped with the electronic zoom circuit of the present embodiment having the above configuration will be described below.
【００２０】まず、固体撮像素子１０１の出力信号をＡ
／Ｄ変換器１０２でアナログ・デジタル変換する。Ａ／
Ｄ変換器１０２の出力信号をメモリ回路１０３に一時蓄
える。メモリ回路１０３から電子ズーム処理回路１０５
で拡大する部分の走査線を読み出し、走査線補間に必要
な走査線を挿入し、信号処理回路１０４に供給する。信
号処理回路１０４はメイン信号処理，垂直アパチャ信号
処理等を行い、電子ズーム処理回路１０５に出力信号を
送る。電子ズーム処理回路１０５には走査線補間する順
番に走査線が入力されてくるので、そのまま電子ズーム
処理を行う。最後に、電子ズーム処理回路１０５の出力
信号をＤ／Ａ変換器１０６でデジタル・アナログ変換し
て出力する。このとき、電子ズーム処理するための情報
データ、例えば電子ズーム開始走査線位置の整数部VSTA
RT_H、同じく小数部VSTART_L、電子ズーム倍率の逆数VP
ITCHはマイコン１０９が電子ズーム処理回路１０５に指
示する。同時に補正ゲイン生成回路１０７にもVSTART_L
とVPITCHは送られる。補正ゲイン生成回路１０７はこの
電子ズームするための情報データをもとに、信号発生回
路１０８が発生する垂直同期信号ＶＤと水平同期信号Ｈ
Ｄに同期して、補正ゲインＫを生成する。この補正ゲイ
ンＫによって信号処理回路１０４を制御し、電子ズーム
処理回路１０５の走査線補間処理による垂直方向の尖鋭
度劣化を補正する。First, the output signal of the solid-state image sensor 101 is set to A
The A / D converter 102 performs analog / digital conversion. A /
The output signal of the D converter 102 is temporarily stored in the memory circuit 103. From the memory circuit 103 to the electronic zoom processing circuit 105
The scanning line of the portion to be enlarged is read out, the scanning line necessary for the scanning line interpolation is inserted, and the signal is supplied to the signal processing circuit 104. The signal processing circuit 104 performs main signal processing, vertical aperture signal processing, etc., and sends an output signal to the electronic zoom processing circuit 105. Since the scanning lines are input to the electronic zoom processing circuit 105 in the order of scanning line interpolation, the electronic zoom processing is performed as it is. Finally, the output signal of the electronic zoom processing circuit 105 is digital-analog converted by the D / A converter 106 and output. At this time, information data for electronic zoom processing, for example, the integer part VSTA of the electronic zoom start scanning line position
RT_H, also decimal part VSTART_L, reciprocal VP of electronic zoom magnification
For ITCH, the microcomputer 109 instructs the electronic zoom processing circuit 105. At the same time, VSTART_L is also applied to the correction gain generation circuit 107.
And VPITCH will be sent. The correction gain generation circuit 107, based on the information data for the electronic zoom, generates the vertical synchronization signal VD and the horizontal synchronization signal H generated by the signal generation circuit 108.
The correction gain K is generated in synchronization with D. The correction gain K controls the signal processing circuit 104, and corrects the sharpness deterioration in the vertical direction due to the scanning line interpolation processing of the electronic zoom processing circuit 105.
【００２１】図２は第１の実施例における補正ゲイン生
成回路１０７の補正ゲインＫを示した模式図である。１
０３はフィールドメモリ、７０１は電子ズームされる領
域、７０２は信号処理回路の入力走査線、７０３は挿入
された走査線である。FIG. 2 is a schematic diagram showing the correction gain K of the correction gain generation circuit 107 in the first embodiment. 1
Reference numeral 03 is a field memory, 701 is a region to be electronically zoomed, 702 is an input scanning line of the signal processing circuit, and 703 is an inserted scanning line.
【００２２】電子ズームされる領域７０１の最初の走査
線の位置が電子ズーム開始走査線位置の整数部VSTART_H
である。以下、この模式図を用いて、信号処理回路１０
４の入力走査線と補正ゲインＫとの関係について説明す
る。フィールドメモリ（メモリ回路）１０３から電子ズ
ーム処理回路１０５で拡大する部分の走査線を読み出
し、走査線補間に必要な走査線を挿入し、信号処理回路
１０４に供給する。この入力走査線に対して、補正ゲイ
ン生成回路１０７が補正ゲインＫを生成して、電子ズー
ムによる劣化をあらかじめ補正する。The position of the first scanning line of the area 701 to be electronically zoomed is the integer part VSTART_H of the scanning line position of the electronic zooming start.
Is. Hereinafter, the signal processing circuit 10 will be described using this schematic diagram.
The relationship between the input scanning line 4 and the correction gain K will be described. The scanning lines of the portion to be enlarged by the electronic zoom processing circuit 105 are read out from the field memory (memory circuit) 103, the scanning lines necessary for the scanning line interpolation are inserted, and the signals are supplied to the signal processing circuit 104. The correction gain generation circuit 107 generates the correction gain K for this input scanning line, and corrects the deterioration due to the electronic zoom in advance.
【００２３】図３は第１の実施例における信号処理部１
１０の詳細ブロック図である。図３において、２０１は
メイン信号処理回路、２０２は垂直アパチャ信号形成回
路、２０３は補間位置演算回路、２０４はゲイン生成回
路、２０５は乗算器、２０６は加算器、１０４は信号処
理回路、１０７は補正ゲイン生成回路、１１０は信号処
理部である。FIG. 3 shows the signal processing unit 1 in the first embodiment.
10 is a detailed block diagram of 10. FIG. In FIG. 3, 201 is a main signal processing circuit, 202 is a vertical aperture signal forming circuit, 203 is an interpolation position calculation circuit, 204 is a gain generation circuit, 205 is a multiplier, 206 is an adder, 104 is a signal processing circuit, and 107 is The correction gain generation circuit 110 is a signal processing unit.
【００２４】以上のように構成された本実施例の信号処
理部１１０について、以下その動作について説明する。The operation of the signal processing unit 110 of the present embodiment having the above configuration will be described below.
【００２５】まず、入力信号をメイン信号処理回路２０
１と垂直アパチャ信号形成回路２０２に供給し、メイン
信号と垂直アパチャ信号を作成する。垂直アパチャ信号
は乗算器２０５で補正ゲイン生成回路１０７の補正ゲイ
ンＫと乗算した後、加算器２０６でメイン信号として加
算して出力信号を出力する。ここで、メイン信号処理回
路２０１は出力映像信号すなわちメイン信号を作成する
信号処理回路であり、実施例の撮像装置では固体撮像素
子の出力信号から色信号成分を分離するＬＰＦ回路や適
切な信号レベルにゲインを可変するアンプ回路やエッジ
成分を分離して輪郭補正を行う輪郭補正回路などからな
る。これらの信号処理を行い固体撮像素子の出力信号か
ら出力映像信号を作成する。これらの信号処理について
は例えば特開昭６０−１４０９９１号公報（第２図に示
される低域ろ波回路７，１８、補正回路１９、ガンマ補
正回路３０、輪郭補正回路３１及び垂直エッジ補正回路
３２の構成からなる部分）に開示されている。なお、本
発明は撮像装置を実施例として説明したが、このメイン
信号処理回路２０１は、入力信号から出力映像信号を作
成することができれば、どのような信号処理でも構わな
い。また、入力信号がそのまま出力映像信号になるので
あれば、メイン信号処理回路では何も信号処理を行わな
くても良い。本発明は、走査線補間によって垂直アパチ
ャ信号の補正ゲインを制御して、走査線補間による垂直
レスポンスの劣化を小さくするように補正することを目
的とする。従って、走査線補間による垂直レスポンスの
劣化を補正する方式について詳細に説明し、メイン信号
処理回路については、これ以上の説明を省略する。一
方、信号発生回路１０８が発生した垂直同期信号ＶＤと
水平同期信号ＨＤに同期して、マイコン１０９が設定し
たVSTART_LとVPITCHから、補間位置演算回路２０３は走
査線補間する位置を演算して出力する。この走査線補間
する位置によって補正ゲインＫが決まるので、ゲイン生
成回路２０４が走査線補間する位置を補正ゲインＫに１
対１に変換する。この補正ゲインＫで垂直アパチャ信号
をゲイン調整することによって、電子ズーム処理回路１
０５の走査線補間処理による垂直方向の尖鋭度劣化を補
正する。First, the input signal is input to the main signal processing circuit 20.
1 and the vertical aperture signal forming circuit 202 to generate a main signal and a vertical aperture signal. The vertical aperture signal is multiplied by the correction gain K of the correction gain generation circuit 107 by the multiplier 205, and then added as the main signal by the adder 206 to output the output signal. Where the main signal processing times
Path 201 creates the output video signal, ie the main signal
The signal processing circuit is a solid-state image sensor in the image pickup apparatus of the embodiment.
An LPF circuit that separates the color signal component from the output signal of the child
Amplifier circuit or edge that changes the gain to a poor signal level
It does not consist of a contour correction circuit that separates the components and performs contour correction.
It If these signals are processed and the output signal of the solid-state image sensor is
Output video signal. About these signal processing
Is disclosed, for example, in JP-A-60-140991 (shown in FIG. 2).
Low-pass filtering circuits 7 and 18, correction circuit 19, and gamma supplement
Positive circuit 30, contour correction circuit 31, and vertical edge correction circuit
32)). The book
Although the invention has been described with the image pickup apparatus as an example,
The signal processing circuit 201 creates an output video signal from the input signal.
Any signal processing that can be performed
Yes. Also, since the input signal becomes the output video signal as it is
If so, the main signal processing circuit does not perform any signal processing.
You don't have to. The present invention uses vertical interpolation by scanning line interpolation.
Control by adjusting the correction gain of the signal
Aim to make corrections to reduce the deterioration of response.
Target Therefore, the vertical response
We will explain in detail the method of correcting the deterioration, and
Further description of the processing circuit will be omitted. On the other hand, in synchronization with the vertical synchronizing signal VD and the horizontal synchronizing signal HD generated by the signal generating circuit 108, the interpolation position calculation circuit 203 calculates and outputs the position for scanning line interpolation from VSTART_L and VPITCH set by the microcomputer 109. . Since the correction gain K is determined by the position where the scanning line is interpolated, the position where the scanning line is interpolated by the gain generation circuit 204 is set to 1 as the correction gain K.
Convert to one. By adjusting the gain of the vertical aperture signal with this correction gain K, the electronic zoom processing circuit 1
The sharpness deterioration in the vertical direction due to the scanning line interpolation processing of 05 is corrected.
【００２６】図４は第１の実施例における補正ゲイン生
成回路１０７の詳細ブロック図である。図４において、
３０１はセレクタ回路、３０２は加算器、３０３はラッ
チ回路、３０４は補数演算回路、２０３は補間位置演算
回路、２０４はゲイン生成回路である。FIG. 4 is a detailed block diagram of the correction gain generation circuit 107 in the first embodiment. In FIG.
Reference numeral 301 is a selector circuit, 302 is an adder, 303 is a latch circuit, 304 is a complement calculation circuit, 203 is an interpolation position calculation circuit, and 204 is a gain generation circuit.
【００２７】以上のように構成された本実施例の補正ゲ
イン生成回路１０７について、以下その動作について説
明する。The operation of the correction gain generating circuit 107 of the present embodiment having the above configuration will be described below.
【００２８】電子ズーム処理回路１０５の走査線補間す
る位置は、電子ズームの開始走査線位置の小数部VSTART
_Lに電子ズームの倍率の逆数VPITCHを、水平同期信号Ｈ
Ｄに同期して累積加算していくことで求めることができ
る。まず、セレクタ回路３０１が垂直同期信号ＶＤによ
って、VSTART_Lをセットする。そして、電子ズーム開始
走査線から、加算器３０２がセレクタ回路３０１の出力
信号とVPITCHを加算し、ラッチ回路３０３が走査線補間
位置を水平同期信号ＨＤに同期して出力する。この出力
信号はセレクタ回路３０１を通して加算器３０２に供給
されて、次の走査線補間位置が求められる。これらの動
作を繰り返して走査線補間位置を水平同期信号ＨＤに同
期して出力する。この走査線補間位置は”０”と”１”
の間の数値になるが、この値は一方の走査線からみた距
離で、”０．５”より大きい距離はもう一方の走査線か
らみた”０”と”０．５”の間の距離に置き換えること
ができる。よって補数演算回路３０４が求めた走査線補
間位置が”０．５”より大きい場合は、その値を”１”
から減算して２の補数を求めて出力する。また、走査線
補間位置が”０．５”より小さいときはそのまま出力す
る。この補数演算回路３０４は次のゲイン生成回路２０
４の簡略化、回路規模削減の効果がある。そして、ゲイ
ン生成回路２０４はあらかじめ補正ゲインを記憶したＲ
ＯＭテーブルを用いて、この求めた走査線補間位置と１
対１の補正ゲインＫを生成する。この補正ゲインＫは走
査線補間による垂直方向の尖鋭度劣化に比例して大きく
なるので、走査線補間位置が”０．５”の時が補正ゲイ
ンＫが最大になり、”０．５”から”０”の間で徐々に
小さくなり、”０”の時が最小になるように変換し、補
正ゲインＫを出力する。この補正ゲインＫで垂直アパチ
ャ信号をゲイン調整することによって、電子ズーム処理
回路１０５の走査線補間処理による垂直方向の尖鋭度劣
化を補正する。The position of the scanning line interpolation of the electronic zoom processing circuit 105 is the decimal part VSTART of the starting scanning line position of the electronic zoom.
_L is the reciprocal of the electronic zoom magnification, VPITCH, and the horizontal synchronization signal H
It can be obtained by performing cumulative addition in synchronization with D. First, the selector circuit 301 sets VSTART_L according to the vertical synchronizing signal VD. Then, from the electronic zoom start scanning line, the adder 302 adds the output signal of the selector circuit 301 and VPITCH, and the latch circuit 303 outputs the scanning line interpolation position in synchronization with the horizontal synchronizing signal HD. This output signal is supplied to the adder 302 through the selector circuit 301, and the next scanning line interpolation position is obtained. By repeating these operations, the scanning line interpolation position is output in synchronization with the horizontal synchronization signal HD. This scanning line interpolation position is "0" and "1"
However, this value is the distance seen from one scanning line, and the distance larger than "0.5" is the distance between "0" and "0.5" seen from the other scanning line. Can be replaced. Therefore, when the scanning line interpolation position obtained by the complement calculation circuit 304 is larger than "0.5", the value is set to "1".
2's complement is obtained by subtracting from and output. If the scanning line interpolation position is smaller than "0.5", it is output as it is. This complement calculation circuit 304 is used in the next gain generation circuit 20.
4 has the effects of simplification and circuit scale reduction. Then, the gain generation circuit 204 stores the R value in which the correction gain is stored in advance.
Using the OM table, the calculated scan line interpolation position and 1
A correction gain K of 1 is generated. Since this correction gain K increases in proportion to the deterioration of the sharpness in the vertical direction due to the scanning line interpolation, the correction gain K becomes maximum when the scanning line interpolation position is "0.5". It is gradually reduced between "0", converted so as to be the minimum when "0", and the correction gain K is output. By adjusting the gain of the vertical aperture signal with the correction gain K, deterioration of the sharpness in the vertical direction due to the scanning line interpolation processing of the electronic zoom processing circuit 105 is corrected.
【００２９】以上のように、本発明の電子ズーム回路を
搭載した撮像装置は、固体撮像素子１０１と、Ａ／Ｄ変
換器１０２と、メモリ回路１０３と、信号処理回路１０
４と、電子ズーム処理回路１０５と、Ｄ／Ａ変換器１０
６と、補正ゲイン生成回路１０７と、信号発生回路１０
８と、マイコン１０９と、信号処理部１１０とを備え、
信号処理部１１０をメイン信号処理回路２０１と、垂直
アパチャ信号形成回路２０２と、補間位置演算回路２０
３と、ゲイン生成回路２０４と、乗算器２０５と、加算
器２０６とで構成し、補間位置演算回路２０３をセレク
タ回路３０１と、加算器３０２と、ラッチ回路３０３
と、補数演算回路３０４とで構成することにより、この
ようにメモリ回路１０３が信号処理回路１０４の前にあ
る構成でも、電子ズーム処理回路の走査線補間処理によ
る垂直方向の尖鋭度劣化を補正した画質劣化の少ない、
電子ズームを行うことができる。As described above, the image pickup apparatus equipped with the electronic zoom circuit of the present invention includes the solid-state image pickup element 101, the A / D converter 102, the memory circuit 103, and the signal processing circuit 10.
4, the electronic zoom processing circuit 105, and the D / A converter 10
6, the correction gain generation circuit 107, and the signal generation circuit 10
8, a microcomputer 109, and a signal processing unit 110,
The signal processing unit 110 includes a main signal processing circuit 201, a vertical aperture signal forming circuit 202, and an interpolation position calculation circuit 20.
3, a gain generation circuit 204, a multiplier 205, and an adder 206. The interpolation position calculation circuit 203 includes a selector circuit 301, an adder 302, and a latch circuit 303.
And the complement arithmetic circuit 304, the deterioration of the sharpness in the vertical direction due to the scanning line interpolation processing of the electronic zoom processing circuit is corrected even in the configuration in which the memory circuit 103 is in front of the signal processing circuit 104. Little deterioration in image quality,
Electronic zoom can be performed.
【００３０】図５は本発明の第２の実施例における電子
ズーム回路を搭載した撮像装置の構成を示すブロック図
である。図５において、１０１は固体撮像素子、１０２
はＡ／Ｄ変換器、１０４は信号処理回路である。１０３
はメモリ回路であり、フィールドメモリを用いた。１０
５は電子ズーム処理回路、１０６はＤ／Ａ変換器、１０
８は信号発生回路、４０１は補正ゲイン生成回路、４０
２は信号処理部、１０９はマイコン、４００は電子ズー
ム回路である。FIG. 5 is a block diagram showing the arrangement of an image pickup apparatus having an electronic zoom circuit according to the second embodiment of the present invention. In FIG. 5, 101 is a solid-state image sensor, 102
Is an A / D converter, and 104 is a signal processing circuit. 103
Is a memory circuit, and a field memory was used. 10
5 is an electronic zoom processing circuit, 106 is a D / A converter, 10
8 is a signal generation circuit, 401 is a correction gain generation circuit, 40
2 is a signal processing unit, 109 is a microcomputer, and 400 is an electronic zoom circuit.
【００３１】以上のように構成された本実施例の電子ズ
ーム回路を搭載した撮像装置について、以下その動作に
ついて説明する。The operation of the image pickup apparatus equipped with the electronic zoom circuit of the present embodiment constructed as described above will be described below.
【００３２】まず、固体撮像素子１０１の出力信号をＡ
／Ｄ変換器１０２でアナログ・デジタル変換する。Ａ／
Ｄ変換器１０２の出力信号を信号処理回路１０４に供給
する。信号処理回路１０４はメイン信号処理，垂直アパ
チャ信号処理等を行い、メモリ回路１０３に一時蓄え
る。メモリ回路１０３から電子ズーム処理回路１０５で
拡大する部分の走査線を読み出し、走査線補間に必要な
走査線を挿入し、電子ズーム処理回路１０５に出力信号
を送る。電子ズーム処理回路１０５には走査線補間する
順番に走査線が入力されてくるので、そのまま電子ズー
ム処理を行う。最後に、電子ズーム処理回路１０５の出
力信号をＤ／Ａ変換器１０６でデジタル・アナログ変換
して出力する。このとき、電子ズーム処理するための情
報データ、例えば電子ズーム開始走査線位置の整数部VS
TART_H、同じく小数部VSTART_L、電子ズーム倍率の逆数
VPITCHはマイコン１０９が電子ズーム処理回路１０５に
指示する。同時に、補正ゲイン生成回路４０１にもVSTA
RT_HとVSTART_LとVPITCHは送られる。補正ゲイン生成回
路４０１はこの電子ズームするための情報データをもと
に、信号発生回路１０８が発生する垂直同期信号ＶＤと
水平同期信号ＨＤに同期して、補正ゲインＫを生成す
る。この時、補正ゲイン生成回路４０１の補正ゲインＫ
は後で走査線が挿入されることを想定して補正ゲインを
生成している。この補正ゲインＫによって、電子ズーム
処理回路１０５の走査線補間処理による垂直方向の尖鋭
度劣化を補正する。First, the output signal of the solid-state image sensor 101 is set to A
The A / D converter 102 performs analog / digital conversion. A /
The output signal of the D converter 102 is supplied to the signal processing circuit 104. The signal processing circuit 104 performs main signal processing, vertical aperture signal processing, etc., and temporarily stores them in the memory circuit 103. The electronic zoom processing circuit 105 reads out a scanning line of a portion to be enlarged from the memory circuit 103, inserts a scanning line necessary for scanning line interpolation, and sends an output signal to the electronic zoom processing circuit 105. Since the scanning lines are input to the electronic zoom processing circuit 105 in the order of scanning line interpolation, the electronic zoom processing is performed as it is. Finally, the output signal of the electronic zoom processing circuit 105 is digital-analog converted by the D / A converter 106 and output. At this time, information data for electronic zoom processing, for example, the integer part VS of the electronic zoom start scanning line position
TART_H, also decimal part VSTART_L, reciprocal of electronic zoom magnification
For VPITCH, the microcomputer 109 instructs the electronic zoom processing circuit 105. At the same time, the correction gain generation circuit 401 also has VSTA.
RT_H, VSTART_L and VPITCH are sent. The correction gain generation circuit 401 generates the correction gain K in synchronization with the vertical synchronization signal VD and the horizontal synchronization signal HD generated by the signal generation circuit 108 based on the information data for the electronic zoom. At this time, the correction gain K of the correction gain generation circuit 401
Generates a correction gain on the assumption that a scan line will be inserted later. The correction gain K corrects the deterioration of the sharpness in the vertical direction due to the scanning line interpolation processing of the electronic zoom processing circuit 105.
【００３３】図６は第２の実施例における補正ゲイン生
成回路４０１の補正ゲインＫと電子ズーム処理回路入力
時の補正ゲインを示した模式図である。１０３はフィー
ルドメモリ、８０１は電子ズームされる領域である。以
下、この模式図を用いて、補正ゲイン生成回路４０１の
補正ゲインＫと電子ズーム処理回路入力時の補正ゲイン
の関係について説明する。固体撮像素子１０１からのす
べての入力走査線に対して、補正ゲイン生成回路４０１
が補正ゲインを生成して、電子ズームによる劣化をあら
かじめ補正する。次に、フィールドメモリ（メモリ回
路）１０３に一時蓄える。そして、フィールドメモリ１
０３から電子ズーム処理回路１０５で拡大する範囲８０
１の走査線を読み出し、走査線補間に必要な走査線を挿
入し、電子ズーム処理回路１０５に供給する。補正ゲイ
ン生成回路４０１の補正ゲインは後で走査線が挿入され
ることを想定して補正ゲインを生成しているので、電子
ズーム処理回路入力時の補正ゲインは理想の補正ゲイン
と同じ周期になっている。FIG. 6 is a schematic diagram showing the correction gain K of the correction gain generation circuit 401 and the correction gain when the electronic zoom processing circuit is input in the second embodiment. Reference numeral 103 is a field memory, and 801 is an area to be electronically zoomed. Hereinafter, the relationship between the correction gain K of the correction gain generation circuit 401 and the correction gain when the electronic zoom processing circuit is input will be described with reference to this schematic diagram. The correction gain generation circuit 401 for all input scanning lines from the solid-state imaging device 101.
Generates a correction gain to correct the deterioration due to the electronic zoom in advance. Next, it is temporarily stored in the field memory (memory circuit) 103. And field memory 1
Range from 03 to 80 expanded by the electronic zoom processing circuit 105
One scan line is read, a scan line required for scan line interpolation is inserted, and the result is supplied to the electronic zoom processing circuit 105. Since the correction gain of the correction gain generation circuit 401 is generated on the assumption that a scanning line will be inserted later, the correction gain when the electronic zoom processing circuit is input has the same cycle as the ideal correction gain. ing.
【００３４】図７は第２の実施例における信号処理部４
０２の詳細ブロック図である。図７において、２０１は
メイン信号処理回路、２０２は垂直アパチャ信号形成回
路、２０４はゲイン生成回路、２０５は乗算器、２０６
は加算器、５０１は補間位置演算回路、１０４は信号処
理回路、４０１は補正ゲイン生成回路、４０２は信号処
理部である。FIG. 7 shows the signal processing unit 4 in the second embodiment.
It is a detailed block diagram of 02. In FIG. 7, 201 is a main signal processing circuit, 202 is a vertical aperture signal forming circuit, 204 is a gain generating circuit, 205 is a multiplier, and 206.
Is an adder, 501 is an interpolation position calculation circuit, 104 is a signal processing circuit, 401 is a correction gain generation circuit, and 402 is a signal processing unit.
【００３５】以上のように構成された本実施例の信号処
理部４０２について、以下その動作について説明する。The operation of the signal processing section 402 of the present embodiment constructed as above will be described below.
【００３６】まず、入力信号をメイン信号処理回路２０
１と垂直アパチャ信号形成回路２０２に供給し、メイン
信号と垂直アパチャ信号を作成する。垂直アパチャ信号
は乗算器２０５で補正ゲイン生成回路４０１の補正ゲイ
ンＫと乗算した後、加算器２０６でメイン信号と加算し
て出力信号を出力する。一方、信号発生回路１０８が発
生した垂直同期信号ＶＤと水平同期信号ＨＤに同期し
て、マイコン１０９が設定したVSTART_HとVSTART_LとVP
ITCHから、補間位置演算回路５０１は走査線補間する位
置を演算して出力する。この走査線補間する位置によっ
て補正ゲインＫが決まるので、ゲイン生成回路２０４が
走査線補間する位置を補正ゲインＫに１対１に変換す
る。この補正ゲインＫで垂直アパチャ信号のゲイン調整
することによって、電子ズーム処理回路１０５の走査線
補間処理による垂直方向の尖鋭度劣化を補正する。First, the input signal is input to the main signal processing circuit 20.
1 and the vertical aperture signal forming circuit 202 to generate a main signal and a vertical aperture signal. The vertical aperture signal is multiplied by the correction gain K of the correction gain generation circuit 401 by the multiplier 205, and then added by the adder 206 with the main signal to output the output signal. On the other hand, in synchronization with the vertical synchronizing signal VD and the horizontal synchronizing signal HD generated by the signal generating circuit 108, VSTART_H, VSTART_L, and VP set by the microcomputer 109 are set.
From ITCH, the interpolation position calculation circuit 501 calculates and outputs the position for scanning line interpolation. Since the correction gain K is determined by the position where the scanning line is interpolated, the gain generation circuit 204 converts the position where the scanning line is interpolated into the correction gain K on a one-to-one basis. By adjusting the gain of the vertical aperture signal with the correction gain K, the deterioration of the sharpness in the vertical direction due to the scanning line interpolation processing of the electronic zoom processing circuit 105 is corrected.
【００３７】図８は第２の実施例における補正ゲイン生
成回路４０１の詳細ブロック図である。図８において、
６０１はセレクタ回路、６０２は加算器、６０３はラッ
チ回路、６０４はＯＲ回路、６０５はセレクタ回路、６
０６は減算器、６０７はラッチ回路、５０１は補間位置
演算回路、３０４は補数演算回路、２０４はゲイン生成
回路である。FIG. 8 is a detailed block diagram of the correction gain generation circuit 401 in the second embodiment. In FIG.
601 is a selector circuit, 602 is an adder, 603 is a latch circuit, 604 is an OR circuit, 605 is a selector circuit, 6
Reference numeral 06 is a subtractor, 607 is a latch circuit, 501 is an interpolation position calculation circuit, 304 is a complement calculation circuit, and 204 is a gain generation circuit.
【００３８】以上のように構成された本実施例の補正ゲ
イン生成回路４０１について、以下その動作について説
明する。The operation of the correction gain generation circuit 401 of the present embodiment having the above configuration will be described below.
【００３９】電子ズーム処理回路１０５の走査線補間す
る位置は、電子ズームの開始走査線位置の小数部VSTART
_Lに電子ズームの倍率の逆数VPITCHを、水平同期信号Ｈ
Ｄに同期して累積加算していくことで求めることができ
る。信号処理部４０２には固体撮像素子１０１の出力が
すべて入力されてくる。よって、電子ズームする部分の
最初の走査線を求めるため、まず、セレクタ回路６０５
が垂直同期信号ＶＤによって、VSTART_Hをセットする。
そして、減算器６０６とラッチ回路６０７が水平同期信
号ＨＤに同期してセレクタ回路６０５の出力信号から”
１”の減算を行う。この減算結果は垂直同期信号期間後
からセレクタ回路６０５を通して減算器６０６に供給さ
れ、”１”の減算を繰り返し行う。その結果、負になっ
たときボロー信号を出力する。このボロー信号が出力さ
れた走査線が電子ズームする最初の走査線になる。この
ボロー信号によって、セレクタ回路６０１がVSTART_Lを
セットする。そして、加算器６０２がセレクタ回路６０
１の出力信号とVPITCHを累積加算する。この加算結果が
走査線補間位置であり、ラッチ回路６０３が水平同期信
号ＨＤに同期して出力する。この出力信号はセレクタ回
路６０１を通して加算器６０２に供給されて、次の走査
線補間位置が求められる。また、累積加算結果にキャリ
ー信号出力があるときは、走査線補間のための走査線が
挿入されるので、この挿入される走査線の分のVPITCHを
さらに加算しなければならない。よって、このキャリー
信号出力があるときはVPITCHをさらに累積加算し、ラッ
チ回路６０３が水平同期信号ＨＤとほぼ同じタイミング
で走査線補間位置を補正して出力する。これらの動作を
繰り返して走査線補間位置を水平同期信号ＨＤに同期し
て出力する。この走査線補間位置は”０”と”１”の間
の数値になるが、この値は一方の走査線からみた距離
で、”０．５”より大きい距離はもう一方の走査線から
みた”０”と”０．５”の間の距離に置き換えることが
できる。よって、補数演算回路３０４が求めた走査線補
間位置が”０．５”より大きい場合は、その値を”１”
から減算して２の補数を求めて出力する。また、走査線
補間位置が”０．５”より小さいときはそのまま出力す
る。この補数演算回路３０４は次のゲイン生成回路２０
４の簡略化、回路規模削減の効果がある。そして、ゲイ
ン生成回路２０４はあらかじめ補正ゲインＫを記憶した
ＲＯＭテーブルを用いて、この求めた走査線補間位置と
１対１の補正ゲインＫを生成する。この補正ゲインＫは
走査線補間による垂直方向の尖鋭度劣化に比例して大き
くなるので、走査線補間位置が”０．５”の時が補正ゲ
インＫが最大になり、”０．５”から”０”の間で徐々
に小さくなり、”０”の時が最小になるように変換し、
補正ゲインＫを出力する。この補正ゲインＫで垂直アパ
チャ信号のゲイン調整をすることによって、電子ズーム
処理回路１０５の走査線補間処理による垂直方向の尖鋭
度劣化を補正する。The position of the scanning line interpolation of the electronic zoom processing circuit 105 is the decimal part VSTART of the starting scanning line position of the electronic zoom.
_L is the reciprocal of the electronic zoom magnification, VPITCH, and the horizontal synchronization signal H
It can be obtained by performing cumulative addition in synchronization with D. All the outputs of the solid-state imaging device 101 are input to the signal processing unit 402. Therefore, in order to obtain the first scanning line of the portion to be electronically zoomed, first, the selector circuit 605.
Sets VSTART_H by the vertical sync signal VD.
Then, the subtractor 606 and the latch circuit 607 synchronize with the horizontal synchronizing signal HD and output from the output signal of the selector circuit 605.
1 "is subtracted. The subtraction result is supplied to the subtractor 606 through the selector circuit 605 after the vertical synchronizing signal period, and the subtraction of" 1 "is repeated. As a result, a borrow signal is output when it becomes negative. The scanning line to which this borrow signal is output becomes the first scanning line to be electronically zoomed.By this borrow signal, the selector circuit 601 sets VSTART_L and the adder 602 selects the selector circuit 60.
The output signal of 1 and VPITCH are cumulatively added. The result of this addition is the scanning line interpolation position, and the latch circuit 603 outputs it in synchronization with the horizontal synchronizing signal HD. This output signal is supplied to the adder 602 through the selector circuit 601 and the next scanning line interpolation position is obtained. Further, when a carry signal is output in the cumulative addition result, a scanning line for scanning line interpolation is inserted, and therefore VPITCH for the inserted scanning line must be added. Therefore, when this carry signal is output, VPITCH is further cumulatively added, and the latch circuit 603 corrects and outputs the scanning line interpolation position at substantially the same timing as the horizontal synchronizing signal HD. By repeating these operations, the scanning line interpolation position is output in synchronization with the horizontal synchronization signal HD. This scanning line interpolation position is a value between "0" and "1". This value is the distance seen from one scanning line, and the distance larger than "0.5" is seen from the other scanning line. It can be replaced by a distance between 0 "and" 0.5 ". Therefore, when the scanning line interpolation position obtained by the complement calculation circuit 304 is larger than "0.5", the value is set to "1".
2's complement is obtained by subtracting from and output. If the scanning line interpolation position is smaller than "0.5", it is output as it is. This complement calculation circuit 304 is used in the next gain generation circuit 20.
4 has the effects of simplification and circuit scale reduction. Then, the gain generation circuit 204 uses the ROM table in which the correction gain K is stored in advance to generate the one-to-one correction gain K with the obtained scanning line interpolation position. Since this correction gain K increases in proportion to the deterioration of the sharpness in the vertical direction due to the scanning line interpolation, the correction gain K becomes maximum when the scanning line interpolation position is "0.5". It is gradually reduced between "0" and converted so that the time of "0" is minimized.
The correction gain K is output. By adjusting the gain of the vertical aperture signal with the correction gain K, the deterioration of the sharpness in the vertical direction due to the scanning line interpolation processing of the electronic zoom processing circuit 105 is corrected.
【００４０】以上のように、本発明の電子ズーム回路を
搭載した撮像装置は、固体撮像素子１０１と、Ａ／Ｄ変
換器１０２と、信号処理回路１０４と、メモリ回路１０
３と、電子ズーム処理回路１０５と、Ｄ／Ａ変換器１０
６と、信号発生回路１０８と、補正ゲイン生成回路４０
１と、信号処理部４０２と、マイコン１０９とを備え、
信号処理部４０２をメイン信号処理回路２０１と、垂直
アパチャ信号形成回路２０２と、ゲイン生成回路２０４
と、乗算器２０５と、加算器２０６と、補間位置演算回
路５０１とで構成し、補間位置演算回路５０１をセレク
タ回路６０１と、加算器６０２と、ラッチ回路６０３
と、ＯＲ回路６０４と、セレクタ回路６０５と、減算器
６０６と、ラッチ回路６０７と、補数演算回路３０４と
で構成することにより、このようにメモリ回路１０３が
信号処理回路１０４の後にある構成でも、電子ズーム処
理回路の走査線補間処理による垂直方向の尖鋭度劣化を
補正した画質劣化の少ない、電子ズームを行うことがで
きる。As described above, the image pickup apparatus equipped with the electronic zoom circuit of the present invention includes the solid-state image pickup element 101, the A / D converter 102, the signal processing circuit 104, and the memory circuit 10.
3, the electronic zoom processing circuit 105, and the D / A converter 10
6, the signal generation circuit 108, and the correction gain generation circuit 40
1, a signal processing unit 402, and a microcomputer 109,
The signal processing unit 402 includes a main signal processing circuit 201, a vertical aperture signal forming circuit 202, and a gain generating circuit 204.
, A multiplier 205, an adder 206, and an interpolation position calculation circuit 501. The interpolation position calculation circuit 501 includes a selector circuit 601, an adder 602, and a latch circuit 603.
And the OR circuit 604, the selector circuit 605, the subtractor 606, the latch circuit 607, and the complement arithmetic circuit 304, the memory circuit 103 is arranged after the signal processing circuit 104. It is possible to perform electronic zoom with little deterioration in image quality by correcting deterioration of vertical sharpness by scanning line interpolation processing of the electronic zoom processing circuit.
【００４１】なお、本実施例において、電子ズーム回路
を搭載した撮像装置で説明したが、入力映像信号を走査
線補間によって電子的に拡大する電子ズーム回路を搭載
したものであれば、この実施例に限るものでない。例え
ばビデオ、テレビ、編集器等がある。In this embodiment, the image pickup apparatus equipped with the electronic zoom circuit has been described. However, if the electronic zoom circuit for electronically enlarging the input video signal by scanning line interpolation is installed, this embodiment will be used. It is not limited to. Examples include video, television, editors, and the like.
【００４２】なお、補数演算回路３０４は回路規模削減
のため構成に入れたが、補数演算回路３０４なしでも、
全く同様の効果を得ることができる。Although the complement calculation circuit 304 is included in the configuration for reducing the circuit scale, even if the complement calculation circuit 304 is not provided,
It is possible to obtain exactly the same effect.
【００４３】なお、本実施例において、メモリ回路にフ
ィールドメモリを用いたが、ラインメモリや固体撮像素
子の駆動によって、電子ズーム処理回路が走査線補間す
る順番に走査線を出力する方法であれば、この方法に限
るものではない。In the present embodiment, the field memory is used as the memory circuit, but if the method of driving the line memory or the solid-state image sensor outputs the scanning lines in the order in which the electronic zoom processing circuit interpolates the scanning lines. , But not limited to this method.
【００４４】なお、ゲイン生成回路２０４では、あらか
じめ補正ゲインを記憶したＲＯＭテーブルを用いたが、
走査線補間位置に対する１対１の補正ゲインを生成する
方法であれば、この方法に限るものではない。Although the gain generating circuit 204 uses the ROM table in which the correction gain is stored in advance,
The method is not limited to this method as long as it is a method for generating a one-to-one correction gain for the scanning line interpolation position.
【００４５】[0045]
【発明の効果】以上のように本発明の電子ズーム回路
は、補正ゲイン生成回路により補正ゲインを生成し、信
号処理回路を制御する構成としたため、メモリ回路が信
号処理回路の前，後どちらにある構成でも、走査線補間
による垂直方向の尖鋭度劣化を補正した画質劣化の少な
い電子ズームを行うことができる。As described above, in the electronic zoom circuit of the present invention, the correction gain is generated by the correction gain generating circuit and the signal processing circuit is controlled. Therefore, the memory circuit is arranged before or after the signal processing circuit. Even with a certain configuration, it is possible to perform an electronic zoom with little deterioration in image quality by correcting deterioration in vertical sharpness due to scanning line interpolation.
【図１】本発明の第１の実施例における電子ズーム回路
を搭載した撮像装置の構成を示すブロック図FIG. 1 is a block diagram showing a configuration of an image pickup apparatus equipped with an electronic zoom circuit according to a first embodiment of the present invention.
【図２】同第１の実施例における電子ズームの補正ゲイ
ンを示した模式図FIG. 2 is a schematic diagram showing a correction gain of an electronic zoom in the first embodiment.
【図３】同第１の実施例における信号処理部１１０の詳
細構成を示したブロック図FIG. 3 is a block diagram showing a detailed configuration of a signal processing unit 110 according to the first embodiment.
【図４】同第１の実施例における補正ゲイン生成回路１
０７の詳細構成を示したブロック図FIG. 4 is a correction gain generation circuit 1 according to the first embodiment.
Block diagram showing the detailed configuration of 07
【図５】本発明の第２の実施例における電子ズーム回路
を搭載した撮像装置の構成を示すブロック図FIG. 5 is a block diagram showing a configuration of an image pickup apparatus equipped with an electronic zoom circuit according to a second embodiment of the present invention.
【図６】同第２の実施例における電子ズームの補正ゲイ
ンを示した模式図FIG. 6 is a schematic diagram showing a correction gain of an electronic zoom in the second embodiment.
【図７】同第２の実施例における信号処理部４０２の詳
細構成を示したブロック図FIG. 7 is a block diagram showing a detailed configuration of a signal processing unit 402 in the second embodiment.
【図８】同第２の実施例における補正ゲイン生成回路４
０１の詳細構成を示したブロック図FIG. 8 is a correction gain generation circuit 4 according to the second embodiment.
Block diagram showing the detailed configuration of 01
【図９】電子ズーム処理と走査線補間処理を説明するた
めの模式図FIG. 9 is a schematic diagram for explaining electronic zoom processing and scanning line interpolation processing.
【図１０】第１の従来例における電子ズーム回路を搭載
した撮像装置の構成を示すブロック図FIG. 10 is a block diagram showing a configuration of an image pickup apparatus equipped with an electronic zoom circuit according to a first conventional example.
【図１１】第２の従来例における電子ズーム回路を搭載
した撮像装置の構成を示すブロック図FIG. 11 is a block diagram showing a configuration of an image pickup apparatus equipped with an electronic zoom circuit according to a second conventional example.
１０１ 固体撮像素子 １０３ メモリ回路 １０４ 信号処理回路 １０５ 電子ズーム処理回路 １０７，４０１ 補正ゲイン生成回路 １１０，４０２ 信号処理部 ２０１ メイン信号処理回路 ２０２ 垂直アパチャ信号形成回路 ２０３，５０１ 補間位置演算回路 ２０４ ゲイン生成回路 ２０５ 乗算器 ２０６，３０２，６０２ 加算器 ３０１，６０１，６０５ セレクタ回路 ３０４ 補数演算回路 ６０６ 減算器 Reference Signs List 101 solid-state image sensor 103 memory circuit 104 signal processing circuit 105 electronic zoom processing circuit 107, 401 correction gain generation circuit 110, 402 signal processing unit 201 main signal processing circuit 202 vertical aperture signal formation circuit 203, 501 interpolation position calculation circuit 204 gain generation Circuit 205 Multiplier 206, 302, 602 Adder 301, 601, 605 Selector circuit 304 Complement operation circuit 606 Subtractor
Claims (4)
回路と、 前記メモリ回路から読み出した信号を信号処理する信号
処理部と、 前記信号処理部の出力信号の走査線補間を行う位置の前
後の走査線からの距離を前後反対の走査線の重みとして
加重平均し走査線補間を行う走査線補間処理部とを備
え、 前記信号処理部は、 入力信号から出力映像信号の基本信号であるメイン信号
を作成するメイン信号処理回路と、 前記入力信号から垂直アパチャ信号を作成する垂直アパ
チャ信号形成回路と、走査線補間の開始走査線から、最初の走査線補間位置を
示す走査線補間開始位置の小数部に走査線補間の間隔を
水平同期信号周期毎に累積加算することで、次の 走査線
補間位置を演算する補間位置演算回路と、 前記補間位置演算回路の出力信号から前記走査線補間処
理部による垂直レスポンス劣化を補正する補正ゲインを
生成するゲイン生成回路と、 前記ゲイン生成回路が生成した補正ゲインと前記垂直ア
パチャ信号形成回路の出力である垂直アパチャ信号を乗
算する乗算器と、 前記乗算器の出力信号と前記メイン信号処理回路の出力
であるメイン信号を加算する加算器とで構成したことを
特徴とする電子ズーム回路。1. A memory circuit for temporarily storing a digital input video signal, a signal processing unit for signal processing a signal read from the memory circuit, and a position before a position for performing scanning line interpolation of an output signal of the signal processing unit.
The distance from the rear scanning line is used as the weight of the front and rear scanning lines.
And a scanning line interpolation processing unit that performs weighted averaging to perform scanning line interpolation , wherein the signal processing unit is a main signal processing circuit that creates a main signal that is a basic signal of an output video signal from an input signal, and a vertical signal from the input signal. From the vertical aperture signal forming circuit that creates the aperture signal and the scan line interpolation start scan line, determine the first scan line interpolation position.
Specify the scan line interpolation interval in the decimal part of the scan line interpolation start position shown.
An interpolation position calculation circuit that calculates the next scanning line interpolation position by cumulatively adding for each horizontal synchronization signal cycle, and the scanning line interpolation process from the output signal of the interpolation position calculation circuit.
A gain generation circuit that generates a correction gain that corrects vertical response deterioration by the processing unit; a multiplier that multiplies the correction gain generated by the gain generation circuit and the vertical aperture signal that is the output of the vertical aperture signal forming circuit; An electronic zoom circuit comprising an output signal of a multiplier and an adder for adding the main signal output from the main signal processing circuit.
間位置を示す走査線補間開始位置の少数部を選択し、後
の期間は累積加算結果を選択するセレクタ回路と、 前記セレクタ回路の出力信号と走査線補間の間隔を水平
同期信号周期毎に累積加算し、次の走査線補間位置を示
す累積加算結果の小数部を出力する加算器と、 前記加算器の出力信号が数値”０．５”より小さい時は
そのまま出力し、数値”０．５”より大きい時は数値”
１”から減算し出力する補数演算回路とで構成したこと
を特徴とする電子ズーム回路。2. The interpolation position calculation circuit according to claim 1 , wherein the scanning line interpolation is performed for the first scanning line during the period before the scanning line for starting the scanning line interpolation.
Select a small part of the scanning line interpolation start position that indicates the
During the period of, the selector circuit that selects the cumulative addition result and the output signal of the selector circuit and the interval of the scanning line interpolation are cumulatively added for each horizontal synchronization signal period, and the next scanning line interpolation position is indicated.
An adder for outputting the fractional part of the to accumulation result, the output signal value of said adder "0.5" smaller than the time is output as numerical "0.5" is greater than at the numerical value "
An electronic zoom circuit comprising a complement arithmetic circuit for subtracting from 1 "and outputting.
処理部と、 前記信号処理部の出力信号を一時蓄えるメモリ回路と、 前記メモリ回路から読み出した信号の走査線補間を行う
位置の前後の走査線からの距離を前後反対の走査線の重
みとして加重平均し走査線補間を行う走査線補間処理部
とを備え、 前記信号処理部は、 入力信号から出力映像信号の基本信号であるメイン信号
を作成するメイン信号処理回路と、 前記入力信号から垂直アパチャ信号を作成する垂直アパ
チャ信号形成回路と、 垂直同期信号ＶＤから走査線補間開始位置の整数部の値
の数だけの水平同期信号周期の期間後の走査線補間開始
走査線から、最初の走査線補間位置を示す走査線補間開
始位置の小数部に走査線補間の間隔を水平同期信号周期
毎に累積加算し、さらに走査線補間のための走査線が挿
入されるタイミングを示す累積加算結果のキャリー信号
出力毎に、一回前記走査線補間の間隔を累積加算するこ
とで、次の走査線補間位置を演算する補間位置演算回路
と、 前記補間位置演算回路が演算した走査線補間位置から前
記走査線補間処理部による垂直レスポンス劣化を補正す
る補正ゲインを生成するゲイン生成回路と、 前記ゲイン生成回路が生成した補正ゲインと前記垂直ア
パチャ信号形成回路の出力である垂直アパチャ信号を乗
算する乗算器と、 前記乗算器の出力信号と前記メイン信号処理回路の出力
であるメイン信号を加算する加算器とで構成したことを
特徴とする電子ズーム回路。3. A signal processing unit for processing a digital input video signal, a memory circuit for temporarily storing an output signal of the signal processing unit, and scanning line interpolation of a signal read from the memory circuit.
The distance from the scan line before and after the position is the weight of the scan line opposite to the front and back.
And a scanning line interpolation processing unit that performs scanning line interpolation by weighted averaging, and the signal processing unit creates a main signal that is a basic signal of an output video signal from an input signal, and a main signal processing circuit. A vertical aperture signal forming circuit for creating a vertical aperture signal from the input signal, and a scanning line interpolation start after a period of a horizontal synchronization signal period corresponding to the number of integer parts of the scanning line interpolation start position from the vertical synchronization signal VD.
From the scan line , open the scan line interpolation indicating the first scan line interpolation position.
The scan line interpolation interval is cumulatively added to the fractional part of the start position for each horizontal synchronization signal period, and the scan line for scan line interpolation is inserted.
An interpolation position calculation circuit that calculates the next scanning line interpolation position by cumulatively adding the intervals of the scanning line interpolation once for each carry signal output of the cumulative addition result indicating the input timing, and the interpolation position calculation. Before the scanning line interpolation position calculated by the circuit
Correction of vertical response deterioration by the scanning line interpolation processing unit
A gain generating circuit for generating a correction gain, a multiplier for multiplying the correction gain generated by the gain generating circuit by a vertical aperture signal which is an output of the vertical aperture signal forming circuit, an output signal of the multiplier and the main signal An electronic zoom circuit comprising an adder for adding a main signal output from a signal processing circuit.
の数だけの水平同期信号周期の期間は最初の走査線補間
位置を示す走査線補間開始位置の少数部を選択し、後の
期間は累積加算結果を選択するセレクタ回路と、 前記セレクタ回路の出力信号と走査線補間の間隔を水平
同期信号周期毎に累積加算し、さらに累積加算結果のキ
ャリー信号出力毎に、一回前記走査線補間の間隔を累積
加算し、次の走査線補間位置を示す累積加算結果の小数
部を出力する加算器と、 前記加算器の出力信号が数値”０．５”より小さい時は
そのまま出力し、数値”０．５”より大きい時は数値”
１”から減算し出力する補数演算回路とで構成したこと
を特徴とする電子ズーム回路。4. The interpolation position calculation circuit according to claim 3, wherein the first scanning line interpolation is performed during the period of the horizontal synchronizing signal cycle corresponding to the number of the integer part of the scanning line interpolation start position from the vertical synchronizing signal VD.
Select a small part of the scanning line interpolation start position that indicates the position ,
Period a selector circuit for selecting the accumulation result, the interval of the output signal and the scanning line interpolation by accumulating every horizontal synchronizing signal period, further each carry signal output of the accumulation result of said selector circuit, once the scan An adder that cumulatively adds the line interpolation intervals and outputs the decimal part of the cumulative addition result that indicates the next scanning line interpolation position; and if the output signal of the adder is less than the numerical value "0.5", output it as it is. , When the value is greater than “0.5”, the value is “”
An electronic zoom circuit comprising a complement arithmetic circuit for subtracting from 1 "and outputting.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3239431A JP2532775B2 (en) | 1991-09-19 | 1991-09-19 | Electronic zoom circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3239431A JP2532775B2 (en) | 1991-09-19 | 1991-09-19 | Electronic zoom circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0583612A JPH0583612A (en) | 1993-04-02 |
| JP2532775B2 true JP2532775B2 (en) | 1996-09-11 |
Family
ID=17044675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3239431A Expired - Fee Related JP2532775B2 (en) | 1991-09-19 | 1991-09-19 | Electronic zoom circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2532775B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6631216B2 (en) | 1997-07-31 | 2003-10-07 | Canon Kabushiki Kaisha | Image interpolation apparatus |
| US6819357B1 (en) | 1998-08-05 | 2004-11-16 | Pentax Corporation | Camera having a zoom lens |
-
1991
- 1991-09-19 JP JP3239431A patent/JP2532775B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0583612A (en) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2861333B2 (en) | Image correction device | |
| US7920181B2 (en) | Semiconductor integrated apparatus and black level correction method for image sensor | |
| JP2532775B2 (en) | Electronic zoom circuit | |
| US5940146A (en) | Video apparatus with image memory function | |
| JP3132055B2 (en) | Image processing apparatus and image processing method | |
| JP2005142713A (en) | Solid-state imaging apparatus and adjusting method of solid-state imaging apparatus | |
| US20090046176A1 (en) | Video signal processing apparatus | |
| JP2885010B2 (en) | Image motion compensation device | |
| JP2781141B2 (en) | Video signal contour correction method and apparatus | |
| JP3949740B2 (en) | Electronic zoom processing apparatus and electronic zoom processing method | |
| JP2976877B2 (en) | Keystone distortion correction device | |
| JPS6346881A (en) | Digital outline correcting circuit | |
| JPH0767025A (en) | Video processor | |
| JP2621469B2 (en) | Video camera equipment | |
| JP3358725B2 (en) | Imaging device | |
| JPH114363A (en) | Contour correction circuit | |
| JP3151288B2 (en) | Image element conversion processing device | |
| JPH11168622A (en) | Image processor, image processing method and storage medium | |
| JP3555486B2 (en) | Digital video signal processor | |
| JPH0738805A (en) | Image enlarging device | |
| JP3699171B2 (en) | Electronic zoom processing apparatus and electronic zoom processing method | |
| KR100594973B1 (en) | Apparatus and method for preventing flicker thereof imager | |
| JP3486343B2 (en) | Video signal processing device | |
| JP3191586B2 (en) | Image motion compensation device | |
| JP3352116B2 (en) | Image processing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |