JP2531198B2 - 複数試料及び複数項目連続自動分析工程における制御法 - Google Patents
複数試料及び複数項目連続自動分析工程における制御法Info
- Publication number
- JP2531198B2 JP2531198B2 JP62245986A JP24598687A JP2531198B2 JP 2531198 B2 JP2531198 B2 JP 2531198B2 JP 62245986 A JP62245986 A JP 62245986A JP 24598687 A JP24598687 A JP 24598687A JP 2531198 B2 JP2531198 B2 JP 2531198B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- analysis
- memory
- analysis process
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Automatic Analysis And Handling Materials Therefor (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、複数試料及び複数項目連続自動分析工程の
制御方法に関し、特に、試料分注工程、試薬分注工程、
反応工程、測定工程、演算比較工程等の単位分析工程の
夫々が、サブマイクロコンピュータによるシーケンス制
御されている自動化学分析装置によって行われる複数試
料及び複数項目についての連続自動分析工程の制御方法
に関する。
制御方法に関し、特に、試料分注工程、試薬分注工程、
反応工程、測定工程、演算比較工程等の単位分析工程の
夫々が、サブマイクロコンピュータによるシーケンス制
御されている自動化学分析装置によって行われる複数試
料及び複数項目についての連続自動分析工程の制御方法
に関する。
また、本発明は、血流、血漿、血清、リンパ液等の体
液、尿等の***物、胃液、膵液、胆汁、唾液、汗等の分
泌液、腹水、胸水、関節腔液等の穿刺液などの検体並び
にその他液体試料についての複数試料多項目連続自動分
析方法に関し、また、その制御方法に関する。
液、尿等の***物、胃液、膵液、胆汁、唾液、汗等の分
泌液、腹水、胸水、関節腔液等の穿刺液などの検体並び
にその他液体試料についての複数試料多項目連続自動分
析方法に関し、また、その制御方法に関する。
(ロ)従来の技術 血液、血漿、血清、尿、その他体液及び分泌液等の検
体についての分析は、例えば、診断、病勢や治療効果の
効果の判定、治療指針等に利用されている。このような
医療情報は、診断確度を向上させるために、多項目化
し、高い分析精度が要求されている。
体についての分析は、例えば、診断、病勢や治療効果の
効果の判定、治療指針等に利用されている。このような
医療情報は、診断確度を向上させるために、多項目化
し、高い分析精度が要求されている。
このような検体の分析は、短時間の中で多くの検体及
び分析項目について、分析を行う必要があり、迅速化、
精度向上及び能率化等の点から、多数項目自動化学分析
装置が使用されている。
び分析項目について、分析を行う必要があり、迅速化、
精度向上及び能率化等の点から、多数項目自動化学分析
装置が使用されている。
このような自動化学分析装置による自動分析の精度を
一定にするために、分析作業の標準化、適切な分析法の
選択及び分析作業条件の正確さを、コンピュータにより
把握させている。
一定にするために、分析作業の標準化、適切な分析法の
選択及び分析作業条件の正確さを、コンピュータにより
把握させている。
このような分析作業条件の適正化には多くのデータを
必要とするが、複数試料連続分析作業を自動的に行う場
合、例えば、試料処理数のデータをとっても、例えば30
0検体/時間と非常に多く、また、分析項目のデータ及
びそれに対応する分析方法のデータをとっても、分析技
術の進歩に伴い増加の一途を辿っているから、これら個
々のデータをコンピュータに扱わせるには、中央処理装
置(CPU)がアドレスできるメモリ空間では不足する。
そこで、このメモリ空間の不足を補うために、例えば、
メモリ・マネージメント・ユニット(MMU)とこれを管
理するオペレーティング・システムの管理下でアドレス
できるメモリ空間を拡張する方法或はディスク等の外部
記憶を持たせ、メモリ・オーバーレイする方法、或は同
一のアドレスの範囲で複数のメモリ・バンクを持たせ、
アプリケーション・プログラムから直接切換える方法な
どが採られている。
必要とするが、複数試料連続分析作業を自動的に行う場
合、例えば、試料処理数のデータをとっても、例えば30
0検体/時間と非常に多く、また、分析項目のデータ及
びそれに対応する分析方法のデータをとっても、分析技
術の進歩に伴い増加の一途を辿っているから、これら個
々のデータをコンピュータに扱わせるには、中央処理装
置(CPU)がアドレスできるメモリ空間では不足する。
そこで、このメモリ空間の不足を補うために、例えば、
メモリ・マネージメント・ユニット(MMU)とこれを管
理するオペレーティング・システムの管理下でアドレス
できるメモリ空間を拡張する方法或はディスク等の外部
記憶を持たせ、メモリ・オーバーレイする方法、或は同
一のアドレスの範囲で複数のメモリ・バンクを持たせ、
アプリケーション・プログラムから直接切換える方法な
どが採られている。
(ハ)発明が解決しようとする問題点 しかし、MMUとそれを管理するOS下で管理されたメモ
リを使用するには、当然、MMU及びそれを管理するOSが
必要であるが、CPUのアーキテクチャから制約される上
に、装置組込型のアプリケーションの場合には、コスト
・パフォーマンス比が高くなり問題である。また、OSの
管理下で外部記憶からオーバーレイする場合には、外部
記憶を使用するために、応答速度が遅くなり、リアルタ
イム処理を行う上で充分でなく問題である。さらに、同
一アドレス範囲で複数のメモリ・バンクを持たせ、アプ
リケーション・プログラムから直接切換える場合には、
マルチタスクのアプリケーションのメモリ管理が難し
く、リアルタイム処理を行う上で充分でなく問題であ
る。
リを使用するには、当然、MMU及びそれを管理するOSが
必要であるが、CPUのアーキテクチャから制約される上
に、装置組込型のアプリケーションの場合には、コスト
・パフォーマンス比が高くなり問題である。また、OSの
管理下で外部記憶からオーバーレイする場合には、外部
記憶を使用するために、応答速度が遅くなり、リアルタ
イム処理を行う上で充分でなく問題である。さらに、同
一アドレス範囲で複数のメモリ・バンクを持たせ、アプ
リケーション・プログラムから直接切換える場合には、
マルチタスクのアプリケーションのメモリ管理が難し
く、リアルタイム処理を行う上で充分でなく問題であ
る。
本発明は、これら複数試料連続分析工程、特に自動化
学分析工程におけるコンピュータによる自動工程制御に
係る問題点を解決することを目的としている。
学分析工程におけるコンピュータによる自動工程制御に
係る問題点を解決することを目的としている。
(ニ)問題点を解決するための手段 本発明は、複数試料の連続分析方法において、CPUの
メモリ空間のメモリ量を超えかつその量が変動可能の各
分析工程の制御項目を、タスクとして対応させて、これ
らのタクスについての優先順位付きマルチタクス処理
を、MMUを設けないで或は外部記憶とのオーバーレイな
しで、リアルタイムに行う方法を提供するものである。
メモリ空間のメモリ量を超えかつその量が変動可能の各
分析工程の制御項目を、タスクとして対応させて、これ
らのタクスについての優先順位付きマルチタクス処理
を、MMUを設けないで或は外部記憶とのオーバーレイな
しで、リアルタイムに行う方法を提供するものである。
すなわち、本発明は、各試料の分析工程が、夫々、試
料分注工程、試薬分注工程、反応工程、測定工程、演算
比較工程、分析値表示工程を備えており、試料順に、夫
々、前記各分析工程を制御下に遂次行う複数試料及び複
数項目連続自動分析工程において、少なくとも、(1)
各分析工程における制御装置の起動工程についての制
御、(2)これら制御装置の作動工程、(3)これら制
御装置の制御状態の監視工程についての制御、(4)各
分析工程における状態値に対応する目標値の割出し工程
についての制御、(5)各分析工程における制御された
状態値と前記目標値との対比工程についての制御、
(6)各分析工程における分析装置の動作異常に対する
処理工程についての制御、(7)分析結果の記憶工程の
制御並びに(8)各分析工程における分析装置の作動制
御パラメータの設定及び変更工程についての制御工程を
制御項目とし、前記(1)乃至(8)の制御項目順に、
各分析工程における制御工程毎に優先順位を定め、この
制御優先順位順で各分析工程毎に、夫々の制御項目の制
御データを配列し、これらの配列は、主たる分析工程制
御装置における中央処理装置のメモリ空間に対応するメ
モリ領域別に区分されて、制御項目毎に、一の標識の下
に集められて、外部メモリに格納されており、前記各分
析工程の制御項目順位順に、一定時間間隔で定期的に或
は不定時間間隔で、夫々の状態値に対し、前記格納され
ている夫々の制御データを割出し比較して、その較差を
検出し、この較差に応じて制御量を割出し、この割出さ
れた制御量によって制御命令を、制御項目の優先順位順
に修正し、この修正された制御命令を主制御工程から夫
々の分析工程の制御工程に、制御優先順位順に送ること
により、各分析工程の制御を互に平行して行うことを特
徴とする複数試料及び複数項目連続自動分析工程の制御
法にある。
料分注工程、試薬分注工程、反応工程、測定工程、演算
比較工程、分析値表示工程を備えており、試料順に、夫
々、前記各分析工程を制御下に遂次行う複数試料及び複
数項目連続自動分析工程において、少なくとも、(1)
各分析工程における制御装置の起動工程についての制
御、(2)これら制御装置の作動工程、(3)これら制
御装置の制御状態の監視工程についての制御、(4)各
分析工程における状態値に対応する目標値の割出し工程
についての制御、(5)各分析工程における制御された
状態値と前記目標値との対比工程についての制御、
(6)各分析工程における分析装置の動作異常に対する
処理工程についての制御、(7)分析結果の記憶工程の
制御並びに(8)各分析工程における分析装置の作動制
御パラメータの設定及び変更工程についての制御工程を
制御項目とし、前記(1)乃至(8)の制御項目順に、
各分析工程における制御工程毎に優先順位を定め、この
制御優先順位順で各分析工程毎に、夫々の制御項目の制
御データを配列し、これらの配列は、主たる分析工程制
御装置における中央処理装置のメモリ空間に対応するメ
モリ領域別に区分されて、制御項目毎に、一の標識の下
に集められて、外部メモリに格納されており、前記各分
析工程の制御項目順位順に、一定時間間隔で定期的に或
は不定時間間隔で、夫々の状態値に対し、前記格納され
ている夫々の制御データを割出し比較して、その較差を
検出し、この較差に応じて制御量を割出し、この割出さ
れた制御量によって制御命令を、制御項目の優先順位順
に修正し、この修正された制御命令を主制御工程から夫
々の分析工程の制御工程に、制御優先順位順に送ること
により、各分析工程の制御を互に平行して行うことを特
徴とする複数試料及び複数項目連続自動分析工程の制御
法にある。
本発明において、分析工程には、少なくとも、試料分
注工程、試薬分注工程、反応工程及び測定(演算)工程
が設けられており、この他に、測定値と正常値の比較工
程、印字工程及び洗浄工程等を設けることができる。こ
れらの工程は、夫々、例えば、専用のマイクロプロセッ
サ等によるシーケンス制御が行われる。
注工程、試薬分注工程、反応工程及び測定(演算)工程
が設けられており、この他に、測定値と正常値の比較工
程、印字工程及び洗浄工程等を設けることができる。こ
れらの工程は、夫々、例えば、専用のマイクロプロセッ
サ等によるシーケンス制御が行われる。
したがって、本発明における分析工程の制御項目は、
自動分析装置においては、その構成ブロック毎に、動作
に要する時間と応答に要する時間が相違するところか
ら、その類似の構成ブロックを纏めるように設けられて
いる。このような制御項目は、例えば、マイクロプロセ
ッサ等によるシーケンス制御の制御工程の制御項目であ
り、その制御優先順位は、主中央処理装置(メインCP
U)と従中央処理装置(サブCPU)間の仕事の優先順位に
基いて決定される。このような制御項目を制御優先順位
順にあげると、例えば、検体分注工程におけるサブCPU
の起動工程等の各分析工程における装置(機器も含む)
の起動工程についての制御、例えば、分析工程の実行中
等のサブCPUの状態表示信号の監視等の前記分析工程に
おける装置の作動状態及び制御状態の監視工程について
の制御、例えば、測定値の評価等の分析結果の演算工程
についての制御、例えば、検体分注ノズルの詰まり等の
各分析工程における装置の動作異常に対する処理工程に
ついての制御、例えば、分析結果をフロッピーディスク
に記憶させる等の分析結果の記憶工程についての制御、
例えば、分析中及び待機中における分析依頼のキーボー
ドからの入力等の各分析工程における装置の作動制御パ
ラメータの設定及び変更工程についての制御等がある。
また、これらの項目に、各分析工程における制御応答速
度の速さに基いて制御項目を組合わせることができる。
制御応答速度の速さに基く制御項目の制御優先順位は、
例えば、酸素分析法におけるエンドポイント法或はレー
ト法等の測定法の相違或は分析項目及びその分析法の相
違により相違するが、一般に、分析工程における工程作
業時間の短い順に決定され、例えば、レート法の場合、
測定工程における測定値の記憶が最優先とされる。
自動分析装置においては、その構成ブロック毎に、動作
に要する時間と応答に要する時間が相違するところか
ら、その類似の構成ブロックを纏めるように設けられて
いる。このような制御項目は、例えば、マイクロプロセ
ッサ等によるシーケンス制御の制御工程の制御項目であ
り、その制御優先順位は、主中央処理装置(メインCP
U)と従中央処理装置(サブCPU)間の仕事の優先順位に
基いて決定される。このような制御項目を制御優先順位
順にあげると、例えば、検体分注工程におけるサブCPU
の起動工程等の各分析工程における装置(機器も含む)
の起動工程についての制御、例えば、分析工程の実行中
等のサブCPUの状態表示信号の監視等の前記分析工程に
おける装置の作動状態及び制御状態の監視工程について
の制御、例えば、測定値の評価等の分析結果の演算工程
についての制御、例えば、検体分注ノズルの詰まり等の
各分析工程における装置の動作異常に対する処理工程に
ついての制御、例えば、分析結果をフロッピーディスク
に記憶させる等の分析結果の記憶工程についての制御、
例えば、分析中及び待機中における分析依頼のキーボー
ドからの入力等の各分析工程における装置の作動制御パ
ラメータの設定及び変更工程についての制御等がある。
また、これらの項目に、各分析工程における制御応答速
度の速さに基いて制御項目を組合わせることができる。
制御応答速度の速さに基く制御項目の制御優先順位は、
例えば、酸素分析法におけるエンドポイント法或はレー
ト法等の測定法の相違或は分析項目及びその分析法の相
違により相違するが、一般に、分析工程における工程作
業時間の短い順に決定され、例えば、レート法の場合、
測定工程における測定値の記憶が最優先とされる。
本発明において、各分析工程及び各分析作業工程につ
いての工程制御の目標値、制御量及び制御手順等の制御
データは、制御優先順位順で各分析工程の制御項目毎に
配列される。このように配列された各分析工程の目標値
等の制御データの夫々の総量が、主たる制御装置におけ
る中央処理総理即ちメインCPU、特にメインCPUがアドレ
ス可能なメモリ空間のメモリ量を超える場合、各分析工
程の目標値等の制御データの配列は、アドレス可能なメ
モリ空間のメモリ領域を制御項目単位に区分けされ、制
御項目毎に複製され集められて、一の標識の下に外部の
メモリに格納される。
いての工程制御の目標値、制御量及び制御手順等の制御
データは、制御優先順位順で各分析工程の制御項目毎に
配列される。このように配列された各分析工程の目標値
等の制御データの夫々の総量が、主たる制御装置におけ
る中央処理総理即ちメインCPU、特にメインCPUがアドレ
ス可能なメモリ空間のメモリ量を超える場合、各分析工
程の目標値等の制御データの配列は、アドレス可能なメ
モリ空間のメモリ領域を制御項目単位に区分けされ、制
御項目毎に複製され集められて、一の標識の下に外部の
メモリに格納される。
本発明において、メインCPUは、サブCPUの制御状態を
検出して、一定時間間隔で、各分析工程に設けられてい
るサブCPUに、その制御優先順位に従って、問合せ信号
をインタフェースを介して送ると共に、他方において、
メインCPUには、サブCPUから送られて来るステータス信
号が、入力装置からインタフェースを介して送り込まれ
る。このようにステータス信号がメインCPUに送り込ま
れると、メインCPUは、必要とする制御データを、外部
メモリに格納されているデータの中から割り出して、レ
ジスタに移して、サブCPUに制御優先順位順に、つまり
制御優先順位の高いものから順次、また、制御優先順位
の低い制御項目についての制御命令中の場合には、その
命令中の制御優先順位の低い制御項目については、その
制御の命令を中断して、制御優先順位の高い制御項目の
制御データについてのデータ処理、例えば、ステータス
信号に基く制御データの修正等を行い、その制御命令を
サブCPUに送る。サブCPUでは、この制御命令に応じて、
プログラムを組み、夫々の分析作業工程の制御を行う。
検出して、一定時間間隔で、各分析工程に設けられてい
るサブCPUに、その制御優先順位に従って、問合せ信号
をインタフェースを介して送ると共に、他方において、
メインCPUには、サブCPUから送られて来るステータス信
号が、入力装置からインタフェースを介して送り込まれ
る。このようにステータス信号がメインCPUに送り込ま
れると、メインCPUは、必要とする制御データを、外部
メモリに格納されているデータの中から割り出して、レ
ジスタに移して、サブCPUに制御優先順位順に、つまり
制御優先順位の高いものから順次、また、制御優先順位
の低い制御項目についての制御命令中の場合には、その
命令中の制御優先順位の低い制御項目については、その
制御の命令を中断して、制御優先順位の高い制御項目の
制御データについてのデータ処理、例えば、ステータス
信号に基く制御データの修正等を行い、その制御命令を
サブCPUに送る。サブCPUでは、この制御命令に応じて、
プログラムを組み、夫々の分析作業工程の制御を行う。
プロセス制御信号及びシステム制御信号によるこのよ
うな各分析工程の制御は、プログラム制御方式により行
うことができる。この場合、制御項目の目標値等の制御
データは、アドレス可能の外部メモリに、レジスタのメ
モリの大きさに相当する大きさで分割させて格納するこ
とができる。このようにすると、レジスタのメモリバン
クに、外部メモリから制御用の制御項目データをプログ
ラムにより切換えることによって移すことができ、各分
析工程の制御項目数が膨大となっても、優先順位順の分
析工程の制御を、時間遅れなしに、メモリ切換により簡
単に行うことができる。
うな各分析工程の制御は、プログラム制御方式により行
うことができる。この場合、制御項目の目標値等の制御
データは、アドレス可能の外部メモリに、レジスタのメ
モリの大きさに相当する大きさで分割させて格納するこ
とができる。このようにすると、レジスタのメモリバン
クに、外部メモリから制御用の制御項目データをプログ
ラムにより切換えることによって移すことができ、各分
析工程の制御項目数が膨大となっても、優先順位順の分
析工程の制御を、時間遅れなしに、メモリ切換により簡
単に行うことができる。
(ホ)作用 本発明においては、複数試料及び複数項目連続自動分
析を行うに、これら各分析工程を制御する制御項目とし
て、少なくとも、(1)例えば、サブCPUの起動等の各
分析工程における制御装置の起動工程、(2)例えば、
サブCPUの状態表示信号の監視等のこれら制御装置の作
動状態及び制御状態の監視工程、(3)例えば、異常レ
ベルの判断等の各分析工程における状態値に対応する目
標値の割出し工程、(4)例えば、異常レベル判断等の
各分析工程における制御された状態値と目標値との対比
工程、(5)例えば、異常に伴う各分析工程の作動停止
等の各分析工程における各分析作業工程の動作異常に対
する処理工程、(6)分析結果の記憶工程の制御、
(7)各分析工程における各分析作業の作動制御パラメ
ータの設定及び変更工程を、項目分けして選択したの
で、各分析工程における制御操作をメインCPUの制御命
令に優先順位を設けることによって行うことができる。
しかも、本発明においては、これらの制御項目の目標値
及び制御量等の制御データを、夫々、制御項目毎に、メ
インCPUのレジスタのメモリ空間のメモリの大きさにも
とづいて区分して、一の標識の下に集めて外部メモリに
格納するので、前記制御項目についての目標値等の制御
データがレジスタのメモリ空間のメモリの大きさを超え
る場合であっても、プログラム処理の際のページングの
都度に、メインCPUのレジスタにおけるメモリバンクの
切換えによって、制御優先順位の低い制御項目の制御デ
ータの処理中に、制御優先順位の高い制御項目の制御デ
ータをメインCPUのレジスタに容易にとり込むことがで
き、制御優先順位順の各分析工程の制御を必要な時間に
リアルタイムで簡単に行うことができる。
析を行うに、これら各分析工程を制御する制御項目とし
て、少なくとも、(1)例えば、サブCPUの起動等の各
分析工程における制御装置の起動工程、(2)例えば、
サブCPUの状態表示信号の監視等のこれら制御装置の作
動状態及び制御状態の監視工程、(3)例えば、異常レ
ベルの判断等の各分析工程における状態値に対応する目
標値の割出し工程、(4)例えば、異常レベル判断等の
各分析工程における制御された状態値と目標値との対比
工程、(5)例えば、異常に伴う各分析工程の作動停止
等の各分析工程における各分析作業工程の動作異常に対
する処理工程、(6)分析結果の記憶工程の制御、
(7)各分析工程における各分析作業の作動制御パラメ
ータの設定及び変更工程を、項目分けして選択したの
で、各分析工程における制御操作をメインCPUの制御命
令に優先順位を設けることによって行うことができる。
しかも、本発明においては、これらの制御項目の目標値
及び制御量等の制御データを、夫々、制御項目毎に、メ
インCPUのレジスタのメモリ空間のメモリの大きさにも
とづいて区分して、一の標識の下に集めて外部メモリに
格納するので、前記制御項目についての目標値等の制御
データがレジスタのメモリ空間のメモリの大きさを超え
る場合であっても、プログラム処理の際のページングの
都度に、メインCPUのレジスタにおけるメモリバンクの
切換えによって、制御優先順位の低い制御項目の制御デ
ータの処理中に、制御優先順位の高い制御項目の制御デ
ータをメインCPUのレジスタに容易にとり込むことがで
き、制御優先順位順の各分析工程の制御を必要な時間に
リアルタイムで簡単に行うことができる。
このように、本発明においては、データが膨大化して
も、外部メモリにおけるデータの整理が、レジスタのメ
モリ空間の大きさを中心に行われているのでデータの取
出しが一定の要求の下に行うことができることになり、
メインCPUを、有効に利用することができる。
も、外部メモリにおけるデータの整理が、レジスタのメ
モリ空間の大きさを中心に行われているのでデータの取
出しが一定の要求の下に行うことができることになり、
メインCPUを、有効に利用することができる。
(ヘ)実施例 以下、添付図面を参照して、本発明の実施の態様の一
を説明するが、本発明は、以下の説明及び例示によっ
て、何ら制限されるものではない。
を説明するが、本発明は、以下の説明及び例示によっ
て、何ら制限されるものではない。
第1図は、本発明の一実施例における制御系統の概略
のブロック図であり、第2図は、第1図の実施例におけ
る制御ユニットについて、その詳細を示す概略のブロッ
ク図であり、第3図は、第1図の実施例における概略の
タイムフロー図である。
のブロック図であり、第2図は、第1図の実施例におけ
る制御ユニットについて、その詳細を示す概略のブロッ
ク図であり、第3図は、第1図の実施例における概略の
タイムフロー図である。
第1図において、自動化学分析装置1は、制御ユニッ
ト2、試料分注ユニット3、試料分注ユニット4、測定
ユニット5、電解質測定ユニット等の緊急分析ユニット
6を備えている。制御ユニット2は、メインCPU7及びこ
のメインCPU7にメモリバス8を介して接続されるメモリ
9を備えている。試料分注ユニット3には試料分注用CP
U10が設けられており、この試料分注用CPU10は、試料容
器送り装置及び試料注器(いずれも図示されていな
い。)を分析手順に従って動作させ、所定量の試料を反
応キュベットに自動的に採取させることができる。試薬
分注ユニット4には、試薬分注用CPU11が設けられてお
り、この試薬分注用CPU11は、試薬容器送り装置及び試
薬分注(いずれも図示されていない。)を分析手順に従
って動作させ、所定量の試薬を反応キュベットに自動的
に分注させることができる。測定ユニット5には、測定
用CPU12が設けられており、この測定用CPU12によって、
測定動作及び測定値の記録、演算が行われる。また、緊
急分析ユニット6には、緊急分析用CPU13が設けられて
おり、この緊急分析用CPU13は、緊急分析が必要である
旨の信号をメインCPU7に送り、緊急分析装置(図示され
ていない。)を作動させる。
ト2、試料分注ユニット3、試料分注ユニット4、測定
ユニット5、電解質測定ユニット等の緊急分析ユニット
6を備えている。制御ユニット2は、メインCPU7及びこ
のメインCPU7にメモリバス8を介して接続されるメモリ
9を備えている。試料分注ユニット3には試料分注用CP
U10が設けられており、この試料分注用CPU10は、試料容
器送り装置及び試料注器(いずれも図示されていな
い。)を分析手順に従って動作させ、所定量の試料を反
応キュベットに自動的に採取させることができる。試薬
分注ユニット4には、試薬分注用CPU11が設けられてお
り、この試薬分注用CPU11は、試薬容器送り装置及び試
薬分注(いずれも図示されていない。)を分析手順に従
って動作させ、所定量の試薬を反応キュベットに自動的
に分注させることができる。測定ユニット5には、測定
用CPU12が設けられており、この測定用CPU12によって、
測定動作及び測定値の記録、演算が行われる。また、緊
急分析ユニット6には、緊急分析用CPU13が設けられて
おり、この緊急分析用CPU13は、緊急分析が必要である
旨の信号をメインCPU7に送り、緊急分析装置(図示され
ていない。)を作動させる。
本例において、試料分注用CPU10、試薬分注用CPU11、
測定用CPU12及び緊急分析用CPU13は、何れも制御バス14
を介して、メインCPU7に接続している。
測定用CPU12及び緊急分析用CPU13は、何れも制御バス14
を介して、メインCPU7に接続している。
本例において、メインCPU7の制御命令は、測定用CPU1
2への制御命令が第一位で、以下緊急分析用CPU13からの
制御入力、試薬分注用CPU11への制御命令、試料分注用C
PU10への制御命令の順に優先順位が設定されている。メ
インCPU7のサブCPUへの制御命令は、メモリに格納され
ているプログラムに従って行われる。
2への制御命令が第一位で、以下緊急分析用CPU13からの
制御入力、試薬分注用CPU11への制御命令、試料分注用C
PU10への制御命令の順に優先順位が設定されている。メ
インCPU7のサブCPUへの制御命令は、メモリに格納され
ているプログラムに従って行われる。
第2図には、制御ユニット2の詳細が示されている。
制御ユニット2において、マイクロプロセッサ15のアド
レスデータバス16は、アドレスラッチ17に接続してい
る。アドレスラッチ17のデータバス18は、アウトプット
/インプットラッチ19を経て外部CPUに接続している。
一方、アドレスラッチ17のメモリバス20は、メモリアド
レスデコーダ21に接続している。メモリアドレスデコー
ダ21からのメモリアドレスバス22は、分割されてその一
方23が主記憶装置24の共通の制御データ部分を格納する
メモリ25に接続しており、他方のバス26は、メモリ切換
機構27を介して主記憶装置の残るメモリ部分28、29及び
30に接続している。これらのメモリは、分析項目の起動
後の動作状態及び終了状態に係るデータや分析手順に係
るデータを収納するものであり、共通部分のメモリ25と
共にデータバス31を介して、アウトプット/インプット
ラッチ19に接続している。
制御ユニット2において、マイクロプロセッサ15のアド
レスデータバス16は、アドレスラッチ17に接続してい
る。アドレスラッチ17のデータバス18は、アウトプット
/インプットラッチ19を経て外部CPUに接続している。
一方、アドレスラッチ17のメモリバス20は、メモリアド
レスデコーダ21に接続している。メモリアドレスデコー
ダ21からのメモリアドレスバス22は、分割されてその一
方23が主記憶装置24の共通の制御データ部分を格納する
メモリ25に接続しており、他方のバス26は、メモリ切換
機構27を介して主記憶装置の残るメモリ部分28、29及び
30に接続している。これらのメモリは、分析項目の起動
後の動作状態及び終了状態に係るデータや分析手順に係
るデータを収納するものであり、共通部分のメモリ25と
共にデータバス31を介して、アウトプット/インプット
ラッチ19に接続している。
マイクロプロセッサ15からの制御信号32はメモリバン
ク切換ラッチ33、バンクナンバーラッチ34、戻り先アド
レスラッチ35に接続し、さらにアドレス変換機構36を経
て主記憶装置の避難用記憶域37の外部バンクメモリ38に
接続している。本例におけるこれらのバンク切換え機構
は、主記憶装置の避難用記憶域37のメモリバンキングを
行うためのものであり、メモリバンクコントロールレジ
スタを備えている。
ク切換ラッチ33、バンクナンバーラッチ34、戻り先アド
レスラッチ35に接続し、さらにアドレス変換機構36を経
て主記憶装置の避難用記憶域37の外部バンクメモリ38に
接続している。本例におけるこれらのバンク切換え機構
は、主記憶装置の避難用記憶域37のメモリバンキングを
行うためのものであり、メモリバンクコントロールレジ
スタを備えている。
本例において、制御ユニット2は以上のように構成さ
れているので、マルチタスク処理が可能のオペレーティ
ングシステム下で、分析工程における制御項目を、分析
手順に対応して形成される各分析ユニットのサブCPUの
起動列の制御(FG)、メインCPUから各分析工程におけ
る夫々のサブCPUへの指令列の制御(RTC)、各分析工程
における分析装置の起動例の制御(S1)、各分析工程に
おける作業状態値の標準値との比較工程の制御(S2)、
各分析工程における分析装置の作動条件の設定工程の制
御(S3)、エラの検出及び表示工程の制御(S4)、分析
結果の表示(BG)に分けて、外部記憶装置に符号化し
て、格納する格納順位は、RTC>FG>S1>S2>S3>S4>B
Gの順に下位に移るようになっており、その下位には、
符号化されたシステムコミュニケーション領域等が形成
され、最後に割込ベクトル領域が形成される。これらの
夫々の領域形成位置を示すために、アドレスが付され
る。
れているので、マルチタスク処理が可能のオペレーティ
ングシステム下で、分析工程における制御項目を、分析
手順に対応して形成される各分析ユニットのサブCPUの
起動列の制御(FG)、メインCPUから各分析工程におけ
る夫々のサブCPUへの指令列の制御(RTC)、各分析工程
における分析装置の起動例の制御(S1)、各分析工程に
おける作業状態値の標準値との比較工程の制御(S2)、
各分析工程における分析装置の作動条件の設定工程の制
御(S3)、エラの検出及び表示工程の制御(S4)、分析
結果の表示(BG)に分けて、外部記憶装置に符号化し
て、格納する格納順位は、RTC>FG>S1>S2>S3>S4>B
Gの順に下位に移るようになっており、その下位には、
符号化されたシステムコミュニケーション領域等が形成
され、最後に割込ベクトル領域が形成される。これらの
夫々の領域形成位置を示すために、アドレスが付され
る。
RTC、FG、S1、S2、S3、S4、BGの領域については、上
位のものに優先順位があるので、CPUの動作は、下位の
指令を中断してまでも上位の指令が優先する。領域が異
ると、制御工程処理動作の速さが異なるために、このよ
うに優先順位順に領域を設けることによって、CPUの遊
びが少なくなり、有効利用をはかることができる。
位のものに優先順位があるので、CPUの動作は、下位の
指令を中断してまでも上位の指令が優先する。領域が異
ると、制御工程処理動作の速さが異なるために、このよ
うに優先順位順に領域を設けることによって、CPUの遊
びが少なくなり、有効利用をはかることができる。
割込み処理の場合には、CPUは、メモリバンクコント
ロールレジスタにおける現在のバンクナンバーを主記憶
装置の退避用記憶域37に保存させるように指示した後、
メモリバンクを切換えると共にアドレス変換を行い外部
記憶装置から緊急度の高い分析制御項目データをレジス
タに転送させて、制御項目データに基いた緊急度の高い
分析工程の制御を行う。この緊急度の高い分析工程の制
御が完了したところで、主記憶装置の避難用記憶域に保
存してあったバンクナンバーの制御項目データを戻して
中断したところから制御工程を継続して行う。
ロールレジスタにおける現在のバンクナンバーを主記憶
装置の退避用記憶域37に保存させるように指示した後、
メモリバンクを切換えると共にアドレス変換を行い外部
記憶装置から緊急度の高い分析制御項目データをレジス
タに転送させて、制御項目データに基いた緊急度の高い
分析工程の制御を行う。この緊急度の高い分析工程の制
御が完了したところで、主記憶装置の避難用記憶域に保
存してあったバンクナンバーの制御項目データを戻して
中断したところから制御工程を継続して行う。
オペレーティングシステムにより再起動される場合に
も、主記憶装置の退避用記憶域に現在実行中のデータの
バンクナンバーを保存し、メモリバンクの切換及びアド
レス変換を行い、メインCPUのレジスタに新たに転送さ
れたデータについての制御を行う。制御終了後、保存さ
れているデータのバンクナンバーにメモリバンクを切換
えて、残るデータの制御を行い、再起動の命令信号を受
けるまで、主たる制御プログラムに基く制御を行う。
も、主記憶装置の退避用記憶域に現在実行中のデータの
バンクナンバーを保存し、メモリバンクの切換及びアド
レス変換を行い、メインCPUのレジスタに新たに転送さ
れたデータについての制御を行う。制御終了後、保存さ
れているデータのバンクナンバーにメモリバンクを切換
えて、残るデータの制御を行い、再起動の命令信号を受
けるまで、主たる制御プログラムに基く制御を行う。
本例において、例えば、16ビットの二値化信号を使用
する場合には、その中の8ビットはメモリバンクナンバ
ーの指定用コードとして使用される。
する場合には、その中の8ビットはメモリバンクナンバ
ーの指定用コードとして使用される。
第3図には、RTC、FG、S1、S2、S3制御項目について
の制御例が示されている。これらの制御項目についての
各分析制御は並列に行われる。これらの制御項目の制御
動作信号の中、RTCは最高位の優先順位を有する割込み
信号を有する。FG、S1、S2、S3の制御動作信号について
は、RTCより優先順位が低いが、FG>S1>S2>S3の順位
の優先度を有している。
の制御例が示されている。これらの制御項目についての
各分析制御は並列に行われる。これらの制御項目の制御
動作信号の中、RTCは最高位の優先順位を有する割込み
信号を有する。FG、S1、S2、S3の制御動作信号について
は、RTCより優先順位が低いが、FG>S1>S2>S3の順位
の優先度を有している。
FGは、S1、S2、又はS3を再起動する必要がある時にRT
Cより再起動される。S1、S2、又はS3にメッセージを送
り、その後中断する。S1、S2又はS3は、優先順位の高い
分析制御動作信号が再起動されていないときに再起動可
能であり、分析制御動作信号の送信可能である。分析制
御動作信号の送りは、一サイクルの分析制御動作完了
後、ウエイト状態となる。
Cより再起動される。S1、S2、又はS3にメッセージを送
り、その後中断する。S1、S2又はS3は、優先順位の高い
分析制御動作信号が再起動されていないときに再起動可
能であり、分析制御動作信号の送信可能である。分析制
御動作信号の送りは、一サイクルの分析制御動作完了
後、ウエイト状態となる。
これらの分析制御動作をマイクロコンピュータにより
行う場合、これらの分析制御動作の命令は、夫々、二値
化されたデータとして、メモリに格納することができ、
この場合、これらのデータは、例えば、172000番地乃至
173777番地に位置するメモリ・バンクを、夫々、専用に
使用できる。
行う場合、これらの分析制御動作の命令は、夫々、二値
化されたデータとして、メモリに格納することができ、
この場合、これらのデータは、例えば、172000番地乃至
173777番地に位置するメモリ・バンクを、夫々、専用に
使用できる。
本例においては、16ビットの信号列を使用しており、
その中の8ビットは、メモリバンクコンピュータレジス
タに選択したいバンクナンバー用として使用されてい
る。
その中の8ビットは、メモリバンクコンピュータレジス
タに選択したいバンクナンバー用として使用されてい
る。
図3の例において、S3の制御命令が、制御用メインCP
Uの主記憶装置のバンクナンバー12乃至15を使用して、
夫々の分析工程の制御用サブCPUに送信されている間
に、S2の制御命令の送信工程が再起動される。この再起
動されたS2の制御命令についての制御用メインCPUの送
信処理により、前記S3の制御命令は制御用サブCPUへの
送信は中断され、S3の制御命令は、制御用メインCPUの
主記憶装置の避難用記憶域のバンクナンバーBNKSV2のメ
モリ番地に保管される。一方、S2の制御命令は、制御用
メインCPUの主記憶装置の避難用記憶域のバンクナンバ
ー8乃至11を使用する。このS2の制御命令の送信工程が
実行されている間に、S1の制御命令の送信工程が再起動
される。この再起動されたS1の制御命令についての制御
用メインCPUにおける送信処理により、前記S2の制御命
令の制御用サブCPUへの送信は中断され、S2の制御命令
は、制御用メインCPUの主記憶装置の避難用記憶域のバ
ンクナンバーBNKSV1のメモリ番地に保管される。S1の制
御命令を装置し終えたところで、中断されているS2の制
御命令を中断直前の状態で、制御用メインCPUの避難用
記憶域のバンクナンバーBNKSV1からレジスタに移して、
制御命令の処理及び送信を再開する。S2の制御命令を送
信し終えたところで、中断されているS3の制御命令を中
断直前の状態で制御用メインCPUの避難用記憶領域のバ
ンクナンバーBNKSV2からレジスタに移して、S3の制御命
令の送信を再開する。
Uの主記憶装置のバンクナンバー12乃至15を使用して、
夫々の分析工程の制御用サブCPUに送信されている間
に、S2の制御命令の送信工程が再起動される。この再起
動されたS2の制御命令についての制御用メインCPUの送
信処理により、前記S3の制御命令は制御用サブCPUへの
送信は中断され、S3の制御命令は、制御用メインCPUの
主記憶装置の避難用記憶域のバンクナンバーBNKSV2のメ
モリ番地に保管される。一方、S2の制御命令は、制御用
メインCPUの主記憶装置の避難用記憶域のバンクナンバ
ー8乃至11を使用する。このS2の制御命令の送信工程が
実行されている間に、S1の制御命令の送信工程が再起動
される。この再起動されたS1の制御命令についての制御
用メインCPUにおける送信処理により、前記S2の制御命
令の制御用サブCPUへの送信は中断され、S2の制御命令
は、制御用メインCPUの主記憶装置の避難用記憶域のバ
ンクナンバーBNKSV1のメモリ番地に保管される。S1の制
御命令を装置し終えたところで、中断されているS2の制
御命令を中断直前の状態で、制御用メインCPUの避難用
記憶域のバンクナンバーBNKSV1からレジスタに移して、
制御命令の処理及び送信を再開する。S2の制御命令を送
信し終えたところで、中断されているS3の制御命令を中
断直前の状態で制御用メインCPUの避難用記憶領域のバ
ンクナンバーBNKSV2からレジスタに移して、S3の制御命
令の送信を再開する。
本例においては、CPUは分析工程の各作業工程の制御
状態に応じて、CPUを臨機にかつ有効に使用できるの
で、分析工程の各作業工程の制御を、一台のメインCPU
により、平行して操作することができる。
状態に応じて、CPUを臨機にかつ有効に使用できるの
で、分析工程の各作業工程の制御を、一台のメインCPU
により、平行して操作することができる。
(ト)発明の効果 本発明においては、複数試料及び複数項目連続自動分
析を行うに、これら各分析工程を制御する制御項目とし
て、少なくとも、(1)各分析工程における制御装置の
起動工程、(2)これら制御装置の作動工程、(3)こ
れら制御装置の制御状態の監視工程、(4)各分析工程
における状態値に対応する目標値の割出し工程、(5)
各分析工程における制御された状態値と前記目標値との
対比工程、(6)各分析工程における各分析作業工程の
動作異常に対する処理工程、(7)分析結果の記憶工程
の制御並びに(8)各分析工程における各分析作業の作
動制御パラメータの設定及び変更工程を、項目分けして
選択しメモリバンク切換機構により、優先順位順に制御
データ処理を行うので、MMUなしで、応答速度を遅くす
ることなく、MMUとそれを管理するOS下で管理するのと
同様の速度でメモリを使用することができることにな
り、従来の自動分析工程の制御方法に比して、コスト・
パフオマンス比が低下し、マルチタスクのアプリケーシ
ョンのメモリ管理も容易となる。また、本発明による
と、分析法の進歩及び発展に伴い分析項目の増加及び分
析手法の変更等を生じても、メモリ管理が容易であるた
めに、分析項目の増加及び分析手法の変更に容易に対処
できることになる。
析を行うに、これら各分析工程を制御する制御項目とし
て、少なくとも、(1)各分析工程における制御装置の
起動工程、(2)これら制御装置の作動工程、(3)こ
れら制御装置の制御状態の監視工程、(4)各分析工程
における状態値に対応する目標値の割出し工程、(5)
各分析工程における制御された状態値と前記目標値との
対比工程、(6)各分析工程における各分析作業工程の
動作異常に対する処理工程、(7)分析結果の記憶工程
の制御並びに(8)各分析工程における各分析作業の作
動制御パラメータの設定及び変更工程を、項目分けして
選択しメモリバンク切換機構により、優先順位順に制御
データ処理を行うので、MMUなしで、応答速度を遅くす
ることなく、MMUとそれを管理するOS下で管理するのと
同様の速度でメモリを使用することができることにな
り、従来の自動分析工程の制御方法に比して、コスト・
パフオマンス比が低下し、マルチタスクのアプリケーシ
ョンのメモリ管理も容易となる。また、本発明による
と、分析法の進歩及び発展に伴い分析項目の増加及び分
析手法の変更等を生じても、メモリ管理が容易であるた
めに、分析項目の増加及び分析手法の変更に容易に対処
できることになる。
第1図は、本発明の一実施例における制御系統の概略の
ブロック図であり、第2図は、第1図の実施例における
制御ユニットについて、その詳細を示す概略のブロック
図であり、第3図は、第1図の実施例における概略のタ
イムフロー図である。 図中の符号については、1は自動化学分析装置、2は制
御ユニット、3及び4は試料分注ユニット、5は測定ユ
ニット、6は緊急分析ユニット、7はメインCPU、8は
メモリバス、9はメモリ、10は試料分注用CPU、11は試
薬分注用CPU、12は測定用CPU、13は緊急分析用CPU、14
は制御バス、15はマイクロプロセッサ、16はアドレスデ
ータバス、17はアドレスラッチ、18はデータバス、19は
アウトプット/インプットラッチ、20はメモリバス、21
はメモリアドレスデコーダ、22及び23はメモリアドレス
バス、24は主記憶装置、25はメモリ、26はバス、27はメ
モリ切換機構、28、29及び30はメモリ部分、31はデータ
バス、32は制御信号線、33はメモリバンク切換ラッチ、
34はバンクナンバーラッチ、35は戻り先アドレスラッ
チ、36はアドレス変換機構、37は避難用記憶域、38は外
部バンクメモリである。
ブロック図であり、第2図は、第1図の実施例における
制御ユニットについて、その詳細を示す概略のブロック
図であり、第3図は、第1図の実施例における概略のタ
イムフロー図である。 図中の符号については、1は自動化学分析装置、2は制
御ユニット、3及び4は試料分注ユニット、5は測定ユ
ニット、6は緊急分析ユニット、7はメインCPU、8は
メモリバス、9はメモリ、10は試料分注用CPU、11は試
薬分注用CPU、12は測定用CPU、13は緊急分析用CPU、14
は制御バス、15はマイクロプロセッサ、16はアドレスデ
ータバス、17はアドレスラッチ、18はデータバス、19は
アウトプット/インプットラッチ、20はメモリバス、21
はメモリアドレスデコーダ、22及び23はメモリアドレス
バス、24は主記憶装置、25はメモリ、26はバス、27はメ
モリ切換機構、28、29及び30はメモリ部分、31はデータ
バス、32は制御信号線、33はメモリバンク切換ラッチ、
34はバンクナンバーラッチ、35は戻り先アドレスラッ
チ、36はアドレス変換機構、37は避難用記憶域、38は外
部バンクメモリである。
Claims (1)
- 【請求項1】各試料の分析工程が、夫々、試料分注工
程、試薬分注工程、反応工程、測定工程、演算比較工
程、分析値表示工程を備えており、試料順に、夫々、前
記各分析工程を制御下に遂次行う複数試料及び複数項目
連続自動分析工程において、少くとも、(1)各分析工
程における制御装置の起動工程についての制御、(2)
これらの制御装置の作動工程、(3)これら制御装置の
制御状態の監視工程についての制御、(4)各分析工程
における状態値に対応する目標値の割出し工程について
の制御、(5)各分析工程における制御された状態値と
前記目標値との対比工程にてついての制御、(6)各分
析工程における分析装置の動作異常に対する処理工程に
ついての制御、(7)分析結果の記憶工程の制御並びに
(8)各分析工程における分析装置の作動制御パラメー
タの設定及び変更工程についての制御工程を制御項目と
し、前記(1)乃至(8)の制御項目順に、各分析工程
における制御工程毎に優先順位を定め、この制御優先順
位順で各分析工程毎に、夫々の制御項目の制御データを
配列し、これらの配列は、主たる分析工程制御装置にお
ける中央処理装置のメモリ空間に対応するメモリ領域別
に区分されて、制御項目毎に、一の標識の下に集められ
て、外部メモリに格納されており、前記各分析工程の制
御項目順位順に、一定時間間隔で定期的に或は不定時間
間隔で、夫々の状態値に対し、前記格納されている夫々
の制御データを割出し比較して、その較差を検出し、こ
の較差に応じて制御量を割出し、この割出された制御量
によって制御命令を、制御項目の優先順位順に修正し、
この修正された制御命令を主制御工程から夫々の分析工
程の制御工程に、制御優先順位順に送ることにより、各
分析工程の制御を互に平行して行うことを特徴とする複
数試料及び複数項目連続自動分析工程の制御法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62245986A JP2531198B2 (ja) | 1987-09-30 | 1987-09-30 | 複数試料及び複数項目連続自動分析工程における制御法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62245986A JP2531198B2 (ja) | 1987-09-30 | 1987-09-30 | 複数試料及び複数項目連続自動分析工程における制御法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6488252A JPS6488252A (en) | 1989-04-03 |
JP2531198B2 true JP2531198B2 (ja) | 1996-09-04 |
Family
ID=17141773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62245986A Expired - Lifetime JP2531198B2 (ja) | 1987-09-30 | 1987-09-30 | 複数試料及び複数項目連続自動分析工程における制御法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2531198B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006016420A1 (ja) | 2004-08-12 | 2006-02-16 | Makino Milling Machine Co., Ltd. | ワークを加工する加工方法 |
JP5569434B2 (ja) * | 2011-02-28 | 2014-08-13 | 株式会社島津製作所 | 自動分析用制御装置及びプログラム |
JP6543532B2 (ja) * | 2015-08-25 | 2019-07-10 | 株式会社日立ハイテクノロジーズ | 自動分析装置 |
CN112858700A (zh) * | 2019-11-27 | 2021-05-28 | 深圳迈瑞生物医疗电子股份有限公司 | 一种样本分析设备及其样本测试方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5752996A (en) * | 1980-09-17 | 1982-03-29 | Olympus Optical Co | Program inputting system for analyzer with plural computers |
JPS5782768A (en) * | 1980-11-10 | 1982-05-24 | Hitachi Ltd | Automatic analyzing device |
JPS60160406A (ja) * | 1984-01-31 | 1985-08-22 | Fanuc Ltd | プログラマブル・コントロ−ラの制御方式 |
-
1987
- 1987-09-30 JP JP62245986A patent/JP2531198B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6488252A (en) | 1989-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1102425A (en) | Circuits and methods for multiple control data processing systems | |
US5488728A (en) | Microprocessor having a run/stop pin for accessing an idle mode | |
JP2531198B2 (ja) | 複数試料及び複数項目連続自動分析工程における制御法 | |
US4393459A (en) | Status reporting with ancillary data | |
US7558990B2 (en) | Semiconductor circuit device and method of detecting runaway | |
US5745757A (en) | Multiprocessor system with microprogrammed means for dispatching processes to processors | |
JPH0245838A (ja) | プログラム実行状態監視方法 | |
JPH03144705A (ja) | プログラマブルコントローラの動作状態監視装置 | |
JPH01134637A (ja) | 情報処理システムのストール監視方式 | |
CA1084628A (en) | Task management apparatus | |
JPS62237558A (ja) | 共有メモリのイニシヤライズ制御方式 | |
JPS59201110A (ja) | プログラマブルコントロ−ラ | |
JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
JPS5914031A (ja) | 入出力制御方法 | |
JPS6259816B2 (ja) | ||
JPS6113264B2 (ja) | ||
JPH0370265B2 (ja) | ||
JPH0328948A (ja) | 入出力制御装置の動作状態情報収集方式 | |
JPS60196849A (ja) | マイクロプロセサの暴走検出方法 | |
JPH01314337A (ja) | 電子計算機装置 | |
JPH02234255A (ja) | 入出力制御方式 | |
JPS61160156A (ja) | プロセツサの障害検出方式 | |
JPH01191235A (ja) | 複数プロセッサ構成装置診断方法 | |
JPS63292241A (ja) | 複数プロセッサ構成装置診断方式 | |
JPS60252960A (ja) | プログラム解析制御方式 |