JP2525979Y2 - Simple digital filter - Google Patents
Simple digital filterInfo
- Publication number
- JP2525979Y2 JP2525979Y2 JP6582990U JP6582990U JP2525979Y2 JP 2525979 Y2 JP2525979 Y2 JP 2525979Y2 JP 6582990 U JP6582990 U JP 6582990U JP 6582990 U JP6582990 U JP 6582990U JP 2525979 Y2 JP2525979 Y2 JP 2525979Y2
- Authority
- JP
- Japan
- Prior art keywords
- falling
- waveform
- rising
- detector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【考案の詳細な説明】 「産業上の利用分野」 この考案は2値のデジタル信号、つまりパルス信号を
入力し、その立上り、立下りを例えばなまらせ、デジタ
ル無線通信に用いられ、標本化周波数の2分の1以上を
遮断する低域通過フィルタ、いわゆるナイキストフィル
タのように周波数帯域を制限するために主として用いら
れるデジタルフィルタに関する。[Detailed description of the invention] "Industrial application field" This invention receives a binary digital signal, that is, a pulse signal, and makes the rising and falling edges smooth, for example, and is used for digital wireless communication, and the sampling frequency is used. The present invention relates to a digital filter mainly used for limiting a frequency band, such as a low-pass filter that cuts off a half or more of the above, such as a so-called Nyquist filter.
「従来の技術」 第4図に示すように“1"か“0"かをとる2値のデジタ
ル信号11がデジタルフィルタ12に入力され、帯域制限を
受けて、波形がなまったアナログ信号13を出力すること
が、例えばデジタル通信において行われている。[Prior Art] As shown in FIG. 4, a binary digital signal 11 taking either “1” or “0” is input to a digital filter 12 and subjected to a band limitation to convert an analog signal 13 having a blunt waveform. Outputting is performed, for example, in digital communication.
このデジタルフィルタ12として従来においてはFIRフ
ィルタやIIRフィルタが用いられていた。これらFIRフィ
ルタやIIRフィルタは目的とする周波数特性を、時間領
域の特性に変換して設計する必要があり、複雑な計算を
するため設計に手間を要した。またDSP(デジタルシグ
ナルプロセッサ)をデジタルフィルタとして使用するこ
とも行われているが、この場合は目的とするフィルタ特
性に応じて専用のソフトウェアを必要とし、そのソフト
ウェアを作るのが大変であった。Conventionally, an FIR filter or an IIR filter has been used as the digital filter 12. These FIR filters and IIR filters need to be designed by converting the target frequency characteristics into time-domain characteristics, which requires complicated design calculations. Also, a DSP (digital signal processor) is used as a digital filter, but in this case, dedicated software is required in accordance with the desired filter characteristics, and it has been difficult to create such software.
「課題を解決するための手段」 この考案によれば入力されたデジタル信号の立上りが
立上り検出器で検出され、立下りが立下り検出器で検出
され、立上り検出器の立上り検出出力により、立上り波
形が記憶されている立上り波形発生器の読み出し(波形
発生)が開始され、また立下り検出器の立下り検出出力
により、立下り波形が記憶されている立下り波形発生器
の読み出し(波形発生)が開始され、これら立上り波形
発生器の出力及び立下り波形発生器の出力はDA変換器で
アナログ信号に変換されてフィルタ出力とされる。立上
り波形発生器及び立下り波形発生器は、その一方が読み
出されている時に他方の読み出しが開始されると、先に
読み出しを行っていた方は読み出しが停止され、また記
憶されている波形の終りまで読み出されると、その最後
の出力状態を保持するものである。According to the present invention, a rising edge of an input digital signal is detected by a rising edge detector, a falling edge is detected by a falling edge detector, and a rising edge is detected by a rising edge detection output of the rising edge detector. Reading of the rising waveform generator (waveform generation) in which the waveform is stored is started, and reading of the falling waveform generator (waveform generation) in which the falling waveform is stored is performed by the falling detection output of the falling detector. ) Is started, and the output of the rising waveform generator and the output of the falling waveform generator are converted into analog signals by the DA converter and output as filters. The rising waveform generator and the falling waveform generator, when one of them is being read and the other is started, the one that has been reading earlier stops reading, and the stored waveform , The last output state is held.
「実施例」 第1図にこの考案の実施例を示す。入力端子21に入力
されたデジタル信号11は立上り検出器22及び立下り検出
器23へそれぞれ供給される。立上り検出器22は入力デジ
タル信号の各パルスの立上りのエッジを検出してトリガ
を出すものであり、立下り検出器23は入力デジタル信号
の各パルスの立下りのエッジを検出してトリガを出すも
のである。FIG. 1 shows an embodiment of the present invention. The digital signal 11 input to the input terminal 21 is supplied to a rising detector 22 and a falling detector 23, respectively. The rising detector 22 detects a rising edge of each pulse of the input digital signal and issues a trigger, and the falling detector 23 detects a falling edge of each pulse of the input digital signal and issues a trigger. Things.
立上り検出器22の立上り検出出力、つまりトリガによ
り立上り波形発生器24が読み出しを開始し、つまり波形
発生を開始し、立上り波形発生器24は端子25のクロック
ごとに、記憶している立上り波形の各サンプル値を順次
読み出す。立下り検出器23の立下り検出出力、つまりト
リガにより立下り波形発生器26が読み出しを開始し、つ
まの波形発生を開始し、立下り波形発生器26は端子25の
クロックごとに、記憶している立下り波形の各サンプル
値を順次読み出す。立上り波形発生器24の読み出し出力
及び立下り波形発生器26の読み出し出力はDA変換器27で
アナログ信号に変換され、フィルタ出力として出力端子
28に出力される。The rise detection output of the rise detector 22, that is, the rising waveform generator 24 starts reading by a trigger, that is, starts waveform generation, and the rising waveform generator 24 outputs the rising waveform stored in each terminal 25 clock. Each sample value is sequentially read. The falling waveform generator 26 starts reading out by the falling detection output of the falling detector 23, that is, the trigger, and starts generating the pinching waveform, and the falling waveform generator 26 stores the clock for each clock of the terminal 25. Each falling sample value of the falling waveform is sequentially read. The read output of the rising waveform generator 24 and the read output of the falling waveform generator 26 are converted to analog signals by a DA converter 27, and output as a filter output.
Output to 28.
立上り波形発生器24は前述したように立上り検出器22
からのトリガで波形発生を開始するが、その記憶した立
上り波形の終りまで読み出すと、その最後に読み出した
状態を出力しつづけ、立下り検出器23からのトリガで読
み出しが停止され、つまり、リセットされる。例えば第
2図に示すように、波形メモリ31に立上り波形の各サン
プル値32が順次記憶されている。これらサンプル値32は
デジタル値であるが、図ではわかり易いようにアナログ
値で示している。この波形メモリ31は、フェイズアキュ
ムレータ33の出力をアドレスとして読み出される。フェ
イズアキュムレータ33はクロックごとにレジスタ34の値
を累加算するものであり、レジスタ34の値とラッチ35の
値とが加算器36で加算され、その加算値がクロックによ
りラッチ35にラッチされ、ラッチ35をフェイズアキュム
レータ33の出力とする。The rising waveform generator 24 is connected to the rising detector 22 as described above.
The waveform generation is started by the trigger from, but when the stored rising waveform is read to the end, the last read state is continuously output, and the reading is stopped by the trigger from the falling detector 23, that is, the reset is performed. Is done. For example, as shown in FIG. 2, each sample value 32 of a rising waveform is sequentially stored in a waveform memory 31. These sample values 32 are digital values, but are shown as analog values in the figure for easy understanding. The waveform memory 31 is read using the output of the phase accumulator 33 as an address. The phase accumulator 33 accumulates the value of the register 34 every clock, the value of the register 34 and the value of the latch 35 are added by the adder 36, and the added value is latched by the latch 35 by the clock. Let 35 be the output of the phase accumulator 33.
立上り検出器22よりのトリガ(立上りトリガ)が端子
37よりフリップフロップ38,39に入力されて、これらフ
リップフロップ38,39がセットされる。この結果フリッ
プフロップ39の出力が低レベルになり、ラッチ35に対
するリセットが解除され、またフリップフロップ38のQ
出力が高レベルとなり、ゲート41が開らかれて、ゲート
41を端子25のクロックが通過し、このクロックにより加
算器36の出力がラッチ35にラッチされ、波形メモリ31に
対する読み出しが開始され、つまり波形発生が開始され
る。その立上り波形の終りのアドレスを読み出すと、ラ
ッチ35からキャリーが出力され、これがオア回路42を通
じてフリップフロップ38に与えられ、フリップフロップ
38はリセットされ、ゲート41が閉じ、波形メモリ31は立
上り波形の終りのサンプル値を出力した状態に保持され
る。また立下り検出器23よりのトリガ(立下りトリガ)
が端子43に入力されると、この立下りトリガによりフリ
ップフロップ38,39がリセットされ、フリップフロップ3
9のリセット出力でラッチ35がリセットされ、ラッチ35
の出力はゼロになり、読み出しが停止される。レジスタ
34の値は発生する立上り波形の傾斜を決定するものであ
り、この値が小さければ立上りがゆるやかとなり、大き
ければ立上りが急になる。The trigger (rising trigger) from the rising detector 22 is a terminal
37, the flip-flops 38 and 39 are input, and these flip-flops 38 and 39 are set. As a result, the output of the flip-flop 39 goes low, the reset for the latch 35 is released, and the Q
The output goes high, gate 41 is opened and gate
The clock of the terminal 25 passes through 41, and the output of the adder 36 is latched by the latch 35 by this clock, and reading from the waveform memory 31 is started, that is, waveform generation is started. When the address at the end of the rising waveform is read, a carry is output from the latch 35, which is supplied to the flip-flop 38 through the OR circuit 42, and
38 is reset, the gate 41 is closed, and the waveform memory 31 is kept in a state of outputting the sample value at the end of the rising waveform. Trigger from falling detector 23 (falling trigger)
Is input to the terminal 43, the falling trigger causes the flip-flops 38 and 39 to be reset, and the flip-flop 3
Latch 35 is reset by the reset output of 9, and latch 35
Becomes zero, and the reading is stopped. register
The value of 34 determines the slope of the rising waveform to be generated. If the value is small, the rising is gentle, and if the value is large, the rising is steep.
立下り波形発生器26も同様に構成される。この場合は
立下りトリガで立下り波形の発生を開始し、その立下り
波形の終りで、その出力状態を保持し、立上りトリガで
波形発生を停止する。The falling waveform generator 26 is similarly configured. In this case, generation of a falling waveform is started by a falling trigger, the output state is held at the end of the falling waveform, and generation of the waveform is stopped by a rising trigger.
例えば第3図Aに示すデジタル信号が入力されると、
その立上りで第3図Bに示すように立上り検出器22から
立上りトリガが出力され、この立上りトリガにより、第
3図Cに示すように立上り波形発生器24から立上り波形
の発生が開始され、立上り波形の終りになると、
(t1)、その出力が保持され、デジタル信号の立下り
で、立下り検出器23から第3図Dに示すように立下りト
リガが出力され、この立下りトリガにより第3図Eに示
すように立下り波形発生器26から立下り波形の発生が開
始されると共に立上り波形発生器24からの波形発生は停
止される。従って出力端子28から第3図Fに示すように
入力デジタル信号をなまらせたアナログ信号が得られ
る。For example, when a digital signal shown in FIG. 3A is input,
At the rising edge, a rising trigger is output from the rising detector 22 as shown in FIG. 3B, and the rising trigger starts the generation of a rising waveform from the rising waveform generator 24 as shown in FIG. 3C. At the end of the waveform,
(T 1 ), the output is held, and at the falling edge of the digital signal, a falling trigger is output from the falling detector 23 as shown in FIG. 3D, and the falling trigger shown in FIG. As described above, the generation of the falling waveform from the falling waveform generator 26 is started, and the generation of the waveform from the rising waveform generator 24 is stopped. Accordingly, an analog signal obtained by smoothing the input digital signal is obtained from the output terminal 28 as shown in FIG. 3F.
レジスタ34の値をτ、ラッチ35のビット数をN、端子
25のクロックの周波数をfとすると、このフィルタの時
定数は となる。なお立上り波形発生器24、立下り波形発生器26
の各記憶波形を例えば直線的に変化するものとすれば、
積分フィルタになり、(sin x)/xの波形とすれば(sin
x)/xフィルタとなり、ガウス波形とすればガウシャア
ンフィルタとなり、微分波形とすれば微分フィルタ(入
力を微分して出力する)となる。The value of the register 34 is τ, the number of bits of the latch 35 is N, and the terminal
Assuming that the frequency of the 25 clock is f, the time constant of this filter is Becomes The rising waveform generator 24 and the falling waveform generator 26
For example, if each of the stored waveforms changes linearly,
If it becomes an integration filter and has a waveform of (sin x) / x,
x) / x filter, a Gaussian waveform is a Gaussian filter, and a differential waveform is a differential filter (input is differentiated and output).
「考案の効果」 以上述べたようにこの考案によれば、立上り波形、立
下り波形を読み出すものであるから、所望の特性が得ら
れるように波形を記憶しておけばよく、時間領域で直感
的にフィルタの設計を行うことができ、FIR,IIRフィル
タのような複雑な計算をする必要がない。またDSPのよ
うな特殊な部品やソフトウェアを使用する必要もない。"Effects of the invention" As described above, according to the invention, the rising waveform and the falling waveform are read out, so the waveforms may be stored so as to obtain the desired characteristics, and the intuition is obtained in the time domain. The filter can be designed efficiently, and there is no need to perform complicated calculations such as FIR and IIR filters. Also, there is no need to use special parts or software like DSP.
第1図はこの考案の実施例を示すブロック図、第2図は
その立上り波形発生器24の具体例を示すブロック図、第
3図は第1図の動作例を示すタイムチャート、第4図は
デジタルフィルタの作用を示す図である。1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing a specific example of a rising waveform generator 24, FIG. 3 is a time chart showing an operation example of FIG. 1, and FIG. FIG. 3 is a diagram illustrating the operation of a digital filter.
Claims (1)
る立上り検出器と、 上記入力されたデジタル信号の立下りを検出する立下り
検出器と、 上記立上り検出器の立上り検出出力で読み出しが開始さ
れ、立上り波形が記憶されている立上り波形発生器と、 上記立下り検出器の立下り検出出力で読み出しが開始さ
れ、立下り波形が記憶されている立下り波形発生器と、 上記立上り波形発生器から読み出された波形及び上記立
下り波形発生器から読み出された波形をアナログ信号に
変換するDA変換器と、 を有し、上記立上り波形発生器及び上記立下り波形発生
器は、その一方が読み出されている時に、他方の読み出
しが開始されると、上記一方は読み出しが停止され、ま
た記憶されている波形の終りまで読み出されると、その
最後の出力状態を保持するものであることを特徴とする
簡易形デジタルフィルタ。1. A rising detector for detecting a rising edge of an input digital signal, a falling detector for detecting a falling edge of the input digital signal, and reading is started by a rising detection output of the rising detector. A rising waveform generator in which a rising waveform is stored; a falling waveform generator in which reading is started by a falling detection output of the falling detector and a falling waveform is stored; A DA converter for converting a waveform read from the device and a waveform read from the falling waveform generator into an analog signal, and wherein the rising waveform generator and the falling waveform generator are If one is being read and the other is started, the one will stop reading, and if it is read to the end of the stored waveform, the last output state will be changed. A simplified digital filter characterized by holding.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6582990U JP2525979Y2 (en) | 1990-06-21 | 1990-06-21 | Simple digital filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6582990U JP2525979Y2 (en) | 1990-06-21 | 1990-06-21 | Simple digital filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0425323U JPH0425323U (en) | 1992-02-28 |
JP2525979Y2 true JP2525979Y2 (en) | 1997-02-12 |
Family
ID=31598015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6582990U Expired - Lifetime JP2525979Y2 (en) | 1990-06-21 | 1990-06-21 | Simple digital filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2525979Y2 (en) |
-
1990
- 1990-06-21 JP JP6582990U patent/JP2525979Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0425323U (en) | 1992-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2575642B2 (en) | Analog-digital converter | |
JP3042704B2 (en) | Signal digitizing method and system | |
JPH0548648B2 (en) | ||
JP2525979Y2 (en) | Simple digital filter | |
JPH07120505A (en) | Waveform storage device | |
TW200427277A (en) | Detector, method, program and recording medium | |
JPS61177490A (en) | Sound source circuit for electronic musical instrument | |
JPH02138877A (en) | Waveform storage device | |
JPH061864B2 (en) | Audio signal processing circuit | |
JPH0510991A (en) | Digital signal processor | |
JPS62137908A (en) | Signal delay circuit | |
JP2797034B2 (en) | Sine wave generation circuit | |
JP2000151735A (en) | Phase detection circuit | |
JPH0851363A (en) | A/d converter device | |
JPH0258427A (en) | A/d-d/a converter | |
JPS60252395A (en) | Modulation effect apparatus | |
JPS63123209A (en) | Signal processing circuit | |
JPH0436318U (en) | ||
JPS63108818A (en) | D/a converter | |
JPS6236908A (en) | Synchronization detecting device | |
JPS58154918A (en) | Variable delaying device | |
JPH0770923B2 (en) | Synchronous detector | |
JPH0664611U (en) | MRI signal generation circuit | |
JPH07177029A (en) | D/a converter circuit | |
JPH04349709A (en) | A/d converter circuit |