JP2519862B2 - Atm交換装置 - Google Patents
Atm交換装置Info
- Publication number
- JP2519862B2 JP2519862B2 JP34729892A JP34729892A JP2519862B2 JP 2519862 B2 JP2519862 B2 JP 2519862B2 JP 34729892 A JP34729892 A JP 34729892A JP 34729892 A JP34729892 A JP 34729892A JP 2519862 B2 JP2519862 B2 JP 2519862B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- exchange
- vci
- identifier
- virtual channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【0001】
【産業上の利用分野】本発明は、非同期伝送モード(As
ynchronous Transfer Mode:ATM)で情報の交換を行
うATM交換装置に係り、特にセルスイッチを通して交
換されるセルに対する種々の処理を効果的に行うセル処
理装置に関する。
ynchronous Transfer Mode:ATM)で情報の交換を行
うATM交換装置に係り、特にセルスイッチを通して交
換されるセルに対する種々の処理を効果的に行うセル処
理装置に関する。
【0002】
【従来の技術】固定長の短パケットであるセルにユーザ
データを乗せて交換を行うATM交換技術は、ユーザが
通信網に与える有意情報の量が大きく変動するマルチメ
ディア環境下でも、複数のユーザによる交換資源の共有
化が可能である。これによりマルチメディア通信システ
ムのコストダウンが可能となるため、ATM交換技術は
B−ISDN(広帯域サービス総合ディジタル網)の唯
一の解と目され、現在活発な研究開発が行われている。
データを乗せて交換を行うATM交換技術は、ユーザが
通信網に与える有意情報の量が大きく変動するマルチメ
ディア環境下でも、複数のユーザによる交換資源の共有
化が可能である。これによりマルチメディア通信システ
ムのコストダウンが可能となるため、ATM交換技術は
B−ISDN(広帯域サービス総合ディジタル網)の唯
一の解と目され、現在活発な研究開発が行われている。
【0003】このようなATM交換を司るいわゆるAT
M交換装置は、大きくは三つの機能ブロックから構成さ
れる。第1は、複数の入力端子から入力されるセルを所
望の出力端子へ導くセルスイッチであり、これは高速性
を実現するため一般的にハードウェアにより実現され
る。
M交換装置は、大きくは三つの機能ブロックから構成さ
れる。第1は、複数の入力端子から入力されるセルを所
望の出力端子へ導くセルスイッチであり、これは高速性
を実現するため一般的にハードウェアにより実現され
る。
【0004】第2は、セルスイッチでのセル交換処理を
行うための前処理と、セル交換処理後に行われる後処理
を司るセル処理装置である。具体的には、前処理部はイ
ンタフェース点から入力されたセルのヘッダ部を参照し
て当該セルの属するコネクションを把握し、当該セルに
セルスイッチでセルのルーティングを行うのに必要な情
報やルーティングタグを付けた後セルスイッチに引き渡
すルーティングタグ付加機能を有する。後処理部は、セ
ルスイッチから受け取ったセルに付加されたルーティン
グタグ等を削除して、インタフェース点へ送出するルー
ティングタグ削除機能等を有する。
行うための前処理と、セル交換処理後に行われる後処理
を司るセル処理装置である。具体的には、前処理部はイ
ンタフェース点から入力されたセルのヘッダ部を参照し
て当該セルの属するコネクションを把握し、当該セルに
セルスイッチでセルのルーティングを行うのに必要な情
報やルーティングタグを付けた後セルスイッチに引き渡
すルーティングタグ付加機能を有する。後処理部は、セ
ルスイッチから受け取ったセルに付加されたルーティン
グタグ等を削除して、インタフェース点へ送出するルー
ティングタグ削除機能等を有する。
【0005】第3は、セル処理装置に対してコネクショ
ン情報のセットアップを行ったり、セルスイッチおよび
セル処理装置の動作状況を観察し、必要ならば保守者に
ハードウェアの故障情報を伝える制御装置である。
ン情報のセットアップを行ったり、セルスイッチおよび
セル処理装置の動作状況を観察し、必要ならば保守者に
ハードウェアの故障情報を伝える制御装置である。
【0006】これら三つの機能ブロックのうち、特にセ
ル処理装置はATM交換装置の機能を大きく左右し、ま
た比較的複雑な機能を持つにもかかわらずセルスイッチ
の端子数だけ必要になるので、ATM交換装置のハード
コストの大半を占める。
ル処理装置はATM交換装置の機能を大きく左右し、ま
た比較的複雑な機能を持つにもかかわらずセルスイッチ
の端子数だけ必要になるので、ATM交換装置のハード
コストの大半を占める。
【0007】本発明者らは既に特開平4−100451
号において、このようなセル処理装置の構成法について
提案している。このセル処理装置では、入力されたセル
に付加するルーティングタグ等を保持しておくテーブル
のアドレスを作成する場合に連想処理を用いているため
ハード量が多い。また、VP(バーチャルパス)とVC
(バーチャルチャネル)を同時にサポートする事は出来
ない。
号において、このようなセル処理装置の構成法について
提案している。このセル処理装置では、入力されたセル
に付加するルーティングタグ等を保持しておくテーブル
のアドレスを作成する場合に連想処理を用いているため
ハード量が多い。また、VP(バーチャルパス)とVC
(バーチャルチャネル)を同時にサポートする事は出来
ない。
【0008】
【発明が解決しようとする課題】以上述べたように、従
来のATM交換装置では、連想処理を用いてテーブルア
ドレスを作成する部分のハード規模が大きく、またVP
とVCを同時にサポートする事ができないという問題点
があった。
来のATM交換装置では、連想処理を用いてテーブルア
ドレスを作成する部分のハード規模が大きく、またVP
とVCを同時にサポートする事ができないという問題点
があった。
【0009】本発明の目的は、連想処理を行わないテー
ブルアドレスを作成し、かつVPとVCを同時にサポー
トすることのできるセル処理装置を備えたATM交換装
置を提供することにある。
ブルアドレスを作成し、かつVPとVCを同時にサポー
トすることのできるセル処理装置を備えたATM交換装
置を提供することにある。
【0010】
【課題を解決するための手段】本発明は上記の目的を達
成するため、外部装置との第1のインタフェース点から
の入力セルをセルスイッチ内での内部セルに変換し、該
セルスイッチから受け取る内部セルを外部装置との第2
のインタフェース点への出力セルに変換するセル処理手
段を備えたATM交換装置において、前記セル処理手段
は、(a) コネクション毎に割り当てられた記憶領域すな
わちエントリを持ち、該エントリに少なくとも該コネク
ションに属する入力セルを転送すべき前記セルスイッチ
の出力ポートを指示するルーティングタグと、該コネク
ションの該出力ポートでのコネクション識別子である出
側物理VCI(バーチャルチャネル識別子)とを記憶す
る第1の記憶手段であるルーティングタグテーブルと、
(b) 前記入力セルのVPI/VCI(バーチャルパス識
別子/バーチャルチャネル識別子)を所定のアルゴリズ
ムで処理した入側物理VCIに基づいてルーティングタ
グテーブルにアクセスし、ルーティングタグテーブルか
ら読み出されるエントリ内情報であるルーティングタグ
および出側物理VCIを前記入力セルに付加して該入力
セルを前記内部セルに変換する第1の変換手段であるル
ーティングタグ付加部と、(c) 前記コネクション毎にエ
ントリを持ち、該エントリに少なくとも該コネクション
がVP交換を受けるかVC交換を受けるかを示す交換種
別フラグと、該コネクションに属する前記出力セルのイ
ンタフェース点上でのVPI/VCIとを記憶した第2
の記憶手段である新規VPI/VCIテーブルと、(d)
前記セルスイッチから与えられた内部セルに含まれる前
記出側物理VCIに基づいて前記新規VPI/VCIテ
ーブルにアクセスし、該テーブルから読み出される前記
交換種別フラグにより前記内部セルがVP交換を受ける
事が示されたならば前記新規VPI/VCIテーブルの
エントリに含まれるVPIを該内部セルのVPI領域に
上書きし、VC交換を受ける事が示されたならば前記新
規VPI/VCIテーブルのエントリに含まれるVPI
およびVCIをそれぞれ該内部セルのVPIフィールド
とVCIフィールドに上書きすると共に、該内部セル中
の前記ルーティングタグおよび前記出側物理VCIを削
除して該内部セルを前記出力セルに変換する第2の変換
手段であるルーティングタグ削除部とを備えることを特
徴とする。
成するため、外部装置との第1のインタフェース点から
の入力セルをセルスイッチ内での内部セルに変換し、該
セルスイッチから受け取る内部セルを外部装置との第2
のインタフェース点への出力セルに変換するセル処理手
段を備えたATM交換装置において、前記セル処理手段
は、(a) コネクション毎に割り当てられた記憶領域すな
わちエントリを持ち、該エントリに少なくとも該コネク
ションに属する入力セルを転送すべき前記セルスイッチ
の出力ポートを指示するルーティングタグと、該コネク
ションの該出力ポートでのコネクション識別子である出
側物理VCI(バーチャルチャネル識別子)とを記憶す
る第1の記憶手段であるルーティングタグテーブルと、
(b) 前記入力セルのVPI/VCI(バーチャルパス識
別子/バーチャルチャネル識別子)を所定のアルゴリズ
ムで処理した入側物理VCIに基づいてルーティングタ
グテーブルにアクセスし、ルーティングタグテーブルか
ら読み出されるエントリ内情報であるルーティングタグ
および出側物理VCIを前記入力セルに付加して該入力
セルを前記内部セルに変換する第1の変換手段であるル
ーティングタグ付加部と、(c) 前記コネクション毎にエ
ントリを持ち、該エントリに少なくとも該コネクション
がVP交換を受けるかVC交換を受けるかを示す交換種
別フラグと、該コネクションに属する前記出力セルのイ
ンタフェース点上でのVPI/VCIとを記憶した第2
の記憶手段である新規VPI/VCIテーブルと、(d)
前記セルスイッチから与えられた内部セルに含まれる前
記出側物理VCIに基づいて前記新規VPI/VCIテ
ーブルにアクセスし、該テーブルから読み出される前記
交換種別フラグにより前記内部セルがVP交換を受ける
事が示されたならば前記新規VPI/VCIテーブルの
エントリに含まれるVPIを該内部セルのVPI領域に
上書きし、VC交換を受ける事が示されたならば前記新
規VPI/VCIテーブルのエントリに含まれるVPI
およびVCIをそれぞれ該内部セルのVPIフィールド
とVCIフィールドに上書きすると共に、該内部セル中
の前記ルーティングタグおよび前記出側物理VCIを削
除して該内部セルを前記出力セルに変換する第2の変換
手段であるルーティングタグ削除部とを備えることを特
徴とする。
【0011】ここで、前記アルゴリズムは、前記入力セ
ルの持つVPIが予め定められた境界値(Aとする)よ
り小さいか等しい場合にVC交換、該境界値(A)より
大きい場合にVP交換であるとそれぞれ判断し、VC交
換時には前記入力セルのVCIの下位から順に予め定め
られた有効ビット数(Bとする)のビットを取り出し
て、残ったビットは前記入力セルのVPIの下位から順
に取り出すことによって前記入側物理VCIを作成し、
VP交換時には前記入力セルのVPI値に境界値(A)
および有効ビット数(B)に基づいて求められた物理V
CIベース値(PBとする)、すなわちPB=(A+
1)(2B −1)を加えて前記入側物理VCI値を作成
するアルゴリズムであることを特徴とする。
ルの持つVPIが予め定められた境界値(Aとする)よ
り小さいか等しい場合にVC交換、該境界値(A)より
大きい場合にVP交換であるとそれぞれ判断し、VC交
換時には前記入力セルのVCIの下位から順に予め定め
られた有効ビット数(Bとする)のビットを取り出し
て、残ったビットは前記入力セルのVPIの下位から順
に取り出すことによって前記入側物理VCIを作成し、
VP交換時には前記入力セルのVPI値に境界値(A)
および有効ビット数(B)に基づいて求められた物理V
CIベース値(PBとする)、すなわちPB=(A+
1)(2B −1)を加えて前記入側物理VCI値を作成
するアルゴリズムであることを特徴とする。
【0012】
【作用】本発明によると、内部セルに該セルの属するコ
ネクション情報を持ち、セル処理装置のルーティングタ
グ削除手段において、コネクション毎に新規VPI/V
CIテーブル中の交換種別フラグで指定された交換種別
(VC交換またはVP交換)に従って、出力セルでのV
PIのみを書き換えるか、VPI/VCI共書き換える
か選択できる。このため、VPIのみ書き換える必要の
あるVP交換と、VPIとVCIまで書き換える必要の
あるVC交換の両方を一つのインタフェース点上で同時
に提供する事ができる。
ネクション情報を持ち、セル処理装置のルーティングタ
グ削除手段において、コネクション毎に新規VPI/V
CIテーブル中の交換種別フラグで指定された交換種別
(VC交換またはVP交換)に従って、出力セルでのV
PIのみを書き換えるか、VPI/VCI共書き換える
か選択できる。このため、VPIのみ書き換える必要の
あるVP交換と、VPIとVCIまで書き換える必要の
あるVC交換の両方を一つのインタフェース点上で同時
に提供する事ができる。
【0013】また、ルーティングタグ付加手段でルーテ
ィングタグテーブルを参照する際に入側物理VCIを作
成するアルゴリズムに連想処理を含まないので、比較的
ハード量の大きい連想メモリを使用せずにルーティング
タグ付加機能を実現する事ができる。
ィングタグテーブルを参照する際に入側物理VCIを作
成するアルゴリズムに連想処理を含まないので、比較的
ハード量の大きい連想メモリを使用せずにルーティング
タグ付加機能を実現する事ができる。
【0014】
【実施例】以下、本発明の実施例について説明する。図
1は、同実施例に係るATM交換装置におけるセル処理
装置の概略構成図であり、また図2および図3は、この
セル処理装置における入力セルから内部セルへの変換お
よび内部セルから出力セルへの変換を模式的に示した図
である。図1〜図3において、10はセルスイッチ、2
1,22はルーティングタグテーブル(RTT)、3
1,32はルーティングタグ付加部(RTA)、41,
42は新規VPI/VCIテーブル(HTT)、51,
52はルーティングタグ削除部(RTD)、61〜69
は入力セル、71〜79は内部セル、81〜90は出力
セルである。
1は、同実施例に係るATM交換装置におけるセル処理
装置の概略構成図であり、また図2および図3は、この
セル処理装置における入力セルから内部セルへの変換お
よび内部セルから出力セルへの変換を模式的に示した図
である。図1〜図3において、10はセルスイッチ、2
1,22はルーティングタグテーブル(RTT)、3
1,32はルーティングタグ付加部(RTA)、41,
42は新規VPI/VCIテーブル(HTT)、51,
52はルーティングタグ削除部(RTD)、61〜69
は入力セル、71〜79は内部セル、81〜90は出力
セルである。
【0015】VC(バーチャルチャネル)交換を受ける
セルは、セル処理装置により以下の様に処理される。ま
ず、VC交換を受ける入力セル61はルーティングタグ
付加部31に入力され、ここで予め定められたアルゴリ
ズムに従って入側物理VCI(phi−VCI)が作成
され、当該入側物理VCIをキーとしてルーティングタ
グテーブル21にアクセスされる。phi−VCIによ
るルーティングタグテーブル21へのアクセスを、図2
では入力セル61とルーティングタグ付加部31のエン
トリの一つとの間の実線矢印にて模式的に表している。
セルは、セル処理装置により以下の様に処理される。ま
ず、VC交換を受ける入力セル61はルーティングタグ
付加部31に入力され、ここで予め定められたアルゴリ
ズムに従って入側物理VCI(phi−VCI)が作成
され、当該入側物理VCIをキーとしてルーティングタ
グテーブル21にアクセスされる。phi−VCIによ
るルーティングタグテーブル21へのアクセスを、図2
では入力セル61とルーティングタグ付加部31のエン
トリの一つとの間の実線矢印にて模式的に表している。
【0016】ルーティングタグテーブル21へのphi
−VCIによるアクセスにて、セル61は出力ポート
(OP)番号0に転送されるセルで、当該リンク上では
出側物理VCI(pho−VCI)が0であることで当
該セルのコネクションが識別されることが分かる。ルー
ティングタグ付加部31では、ルーティングタグテーブ
ル21へのアクセスで得られるこれらの情報を入力セル
に付けて、内部セル71としてセルスイッチ10に渡
す。
−VCIによるアクセスにて、セル61は出力ポート
(OP)番号0に転送されるセルで、当該リンク上では
出側物理VCI(pho−VCI)が0であることで当
該セルのコネクションが識別されることが分かる。ルー
ティングタグ付加部31では、ルーティングタグテーブ
ル21へのアクセスで得られるこれらの情報を入力セル
に付けて、内部セル71としてセルスイッチ10に渡
す。
【0017】セルスイッチ10でのセルのルーティング
タグは、良く知られているようにルーティングタグ(R
−Tag)を参照しながら行われる。このルーティング
タグの実際の値は、セルスイッチ10自身の持つアーキ
テクチャによって変化し、一概には決定できない。しか
しながら、ルーティングタグの実際の値は本発明の有効
性になんら影響を与えないため、以下の説明ではルーテ
ィングタグの値の一例として出力ポート番号がそのまま
書かれた形のルーティングタグを用いて説明を進める。
タグは、良く知られているようにルーティングタグ(R
−Tag)を参照しながら行われる。このルーティング
タグの実際の値は、セルスイッチ10自身の持つアーキ
テクチャによって変化し、一概には決定できない。しか
しながら、ルーティングタグの実際の値は本発明の有効
性になんら影響を与えないため、以下の説明ではルーテ
ィングタグの値の一例として出力ポート番号がそのまま
書かれた形のルーティングタグを用いて説明を進める。
【0018】内部セル71は、セルスイッチ10でスイ
ッチングを受け、出力ポート#0のルーティングタグ削
除部51へ導かれる。ルーティングタグ削除部51は、
内部セル71が持っているpho−VCI=0をキーと
して、新規VPI/VCIテーブル401に当該セルが
インタフェース点に出力される時に持つべきVPI値=
a、VCI値=bを得る。ルーティングタグ削除部51
は、新規VPI/VCIテーブル41から得たVPI値
/VCI値をセルスイッチ10から受け取ったセルのV
PI/VCIフィールドに書き込むと共に、ルーティン
グタグ付加部31で付加された部分を削除し、出力セル
81を作成する。
ッチングを受け、出力ポート#0のルーティングタグ削
除部51へ導かれる。ルーティングタグ削除部51は、
内部セル71が持っているpho−VCI=0をキーと
して、新規VPI/VCIテーブル401に当該セルが
インタフェース点に出力される時に持つべきVPI値=
a、VCI値=bを得る。ルーティングタグ削除部51
は、新規VPI/VCIテーブル41から得たVPI値
/VCI値をセルスイッチ10から受け取ったセルのV
PI/VCIフィールドに書き込むと共に、ルーティン
グタグ付加部31で付加された部分を削除し、出力セル
81を作成する。
【0019】なお、図2および図3では交換種別フラグ
の値を、当該フラグがVC交換を示している時はVCI
値、VP交換を示している時はVP交換とそれぞれ記述
する事で示している。
の値を、当該フラグがVC交換を示している時はVCI
値、VP交換を示している時はVP交換とそれぞれ記述
する事で示している。
【0020】一方、本発明に基づいて、VP交換はルー
ティングタグ削除部52でVP交換を受けるセルのVP
I部分のみを書き換える事により実現される(図2およ
び図3において、入力セルが66、内部セルが76、出
力セルが86のシーケンスを示す)。ここで、新規VP
I/VCIテーブル41のコネクション毎のエントリ内
に交換種別フラグを設けたので、同じインタフェース点
に出力するセルについて、VPI/VCIテーブル書き
換えを行うフィールドをコネクション毎に変化させる事
が出来る事に注意が必要である。
ティングタグ削除部52でVP交換を受けるセルのVP
I部分のみを書き換える事により実現される(図2およ
び図3において、入力セルが66、内部セルが76、出
力セルが86のシーケンスを示す)。ここで、新規VP
I/VCIテーブル41のコネクション毎のエントリ内
に交換種別フラグを設けたので、同じインタフェース点
に出力するセルについて、VPI/VCIテーブル書き
換えを行うフィールドをコネクション毎に変化させる事
が出来る事に注意が必要である。
【0021】本実施例においては、VP交換とVC交換
を同時にサポートするため、VP交換を受けるコネクシ
ョンをVCに分解するか、またはVC交換を受けたコネ
クションを一つのVPに多重化する場合が想定される。
本実施例によると、これらに対して以下の様に対応する
事ができる。
を同時にサポートするため、VP交換を受けるコネクシ
ョンをVCに分解するか、またはVC交換を受けたコネ
クションを一つのVPに多重化する場合が想定される。
本実施例によると、これらに対して以下の様に対応する
事ができる。
【0022】VP交換を受けるコネクションをVCに分
解するのは、ノードの受信入力点でのコネクション識別
をVPIのみで行うのではなく、VCIまで見て行うこ
とにより実現される(図2および図3において、入力セ
ルが62/63、内部セルが72/73、出力セルが8
2/87のシーケンス)。
解するのは、ノードの受信入力点でのコネクション識別
をVPIのみで行うのではなく、VCIまで見て行うこ
とにより実現される(図2および図3において、入力セ
ルが62/63、内部セルが72/73、出力セルが8
2/87のシーケンス)。
【0023】一方、VC交換を受けたコネクションを一
つのVPに多重化するのは、ノードの送信送出点のヘッ
ダ変換機能で、該VPに多重化されるコネクションで運
ばれるセルのVPIを同じ値に書き換えることにより実
現する(図2および図3において、入力セルが64/6
7、内部セルが74/77、出力セルが83/84のシ
ーケンス)。すなわち、当該VPに乗せ込む複数のコネ
クションについて、送信送出点でのpho−VCIをキ
ーとした表引きによって得られる新規VPI/VCIテ
ーブルの内のVPIを、同じVPを示す同じ値とする。
同一VPの中でVCIが一致しないように、VPIのみ
ならずVCIまで書き換える必要があることに注意が必
要である。
つのVPに多重化するのは、ノードの送信送出点のヘッ
ダ変換機能で、該VPに多重化されるコネクションで運
ばれるセルのVPIを同じ値に書き換えることにより実
現する(図2および図3において、入力セルが64/6
7、内部セルが74/77、出力セルが83/84のシ
ーケンス)。すなわち、当該VPに乗せ込む複数のコネ
クションについて、送信送出点でのpho−VCIをキ
ーとした表引きによって得られる新規VPI/VCIテ
ーブルの内のVPIを、同じVPを示す同じ値とする。
同一VPの中でVCIが一致しないように、VPIのみ
ならずVCIまで書き換える必要があることに注意が必
要である。
【0024】なお、受信入力点でphi−VCIをキー
とした表引きによって得られたpho−VCIの値を、
同じVPに乗せるコネクションについて同一とすること
も考えられる(図2および図3において、入力セルが6
5/68、内部セルが75/78、出力セルが89/8
8のシーケンス)。しかし、この時は既に複数のコネク
ションに同一のpho−VCIが与えられ、ノード内で
VCIの衝突を防ぐように書き換える事ができなくな
る。すなわち、同じVPに乗せるコネクションのVCI
の値が、複数の受信入力点間で衝突しないように制御す
る必要があり、この方法は現実的ではない。
とした表引きによって得られたpho−VCIの値を、
同じVPに乗せるコネクションについて同一とすること
も考えられる(図2および図3において、入力セルが6
5/68、内部セルが75/78、出力セルが89/8
8のシーケンス)。しかし、この時は既に複数のコネク
ションに同一のpho−VCIが与えられ、ノード内で
VCIの衝突を防ぐように書き換える事ができなくな
る。すなわち、同じVPに乗せるコネクションのVCI
の値が、複数の受信入力点間で衝突しないように制御す
る必要があり、この方法は現実的ではない。
【0025】また、マルチポイントVC交換は次のよう
に実現してもよい。まず、受信入力点でphi−VCI
をキーとした表引きによって得られるpho−VCIの
値を持つ内部セルをセルスイッチ10によりコピーし
て、内部のルーティングタグで示された全ての出力ポー
トに出力する。次いで、出力ポートのヘッダ変換機能に
より、コピーされた内部セルのVPI/VCIが出力側
のVPI,VCIに変換されて出力セルとなる(図2お
よび図3において、入力セルが69、内部セルが79、
出力セルが85/90のシーケンス)。一般に、コピー
セルの出力VPI,VCIはそれぞれの出力ポート毎に
自由に設定できることが必要であるが、本実施例のよう
にヘッダ変換機能を送信送出点に置く方式では、これが
容易に実現できる。
に実現してもよい。まず、受信入力点でphi−VCI
をキーとした表引きによって得られるpho−VCIの
値を持つ内部セルをセルスイッチ10によりコピーし
て、内部のルーティングタグで示された全ての出力ポー
トに出力する。次いで、出力ポートのヘッダ変換機能に
より、コピーされた内部セルのVPI/VCIが出力側
のVPI,VCIに変換されて出力セルとなる(図2お
よび図3において、入力セルが69、内部セルが79、
出力セルが85/90のシーケンス)。一般に、コピー
セルの出力VPI,VCIはそれぞれの出力ポート毎に
自由に設定できることが必要であるが、本実施例のよう
にヘッダ変換機能を送信送出点に置く方式では、これが
容易に実現できる。
【0026】次に、本実施例においてルーティングタグ
テーブルにアクセスするキーとなる入側物理VCI(p
hi−VCI)を作成するアルゴリズムについて述べ
る。まず、VPIの値により作成される線形空間である
VP空間に、VC交換に用いる領域の終わりを示す境界
値(以下、VPI境界値という)Aを定義する。VP交
換とVC交換の分離は、VPI境界値を用いて以下の様
に行う。 入力セルのVPI値>A:VP交換 入力セルのVPI値≦A:VC交換 (1) 次に、VCIの値により作成される線形空間であるVC
空間に有効ビット数Bを定義し、図4に示すようにVC
交換時のphi−VCIを、VCIの下位Bビットをp
hi−VCIの下位Bビットとし、phi−VCIの上
位の余った位置にはVPIの下位ビットから順に埋める
ことにより得る。なお、図4においてはphi−VCI
の長さを12ビットとしている。
テーブルにアクセスするキーとなる入側物理VCI(p
hi−VCI)を作成するアルゴリズムについて述べ
る。まず、VPIの値により作成される線形空間である
VP空間に、VC交換に用いる領域の終わりを示す境界
値(以下、VPI境界値という)Aを定義する。VP交
換とVC交換の分離は、VPI境界値を用いて以下の様
に行う。 入力セルのVPI値>A:VP交換 入力セルのVPI値≦A:VC交換 (1) 次に、VCIの値により作成される線形空間であるVC
空間に有効ビット数Bを定義し、図4に示すようにVC
交換時のphi−VCIを、VCIの下位Bビットをp
hi−VCIの下位Bビットとし、phi−VCIの上
位の余った位置にはVPIの下位ビットから順に埋める
ことにより得る。なお、図4においてはphi−VCI
の長さを12ビットとしている。
【0027】一方、VP交換時のphi−VCIは、p
hi−VCIの値により作成される線形空間であるph
i−VCI空間に、物理VCIベース値PBを定義し、
以下の様に得る。なお、PBの値の計算方法は後述す
る。 phi−VCI(VP交換)=(入力セルのVPI値)+PB (2) このアルゴリズムをハードウェアで実現する場合、図5
にphi−VCI計算部の構成を示すように、VPI境
界値A、有効ビット数B、物理VCIベース値PBは、
それぞれ予め本実施例に係るセル処理装置を制御するマ
イクロプロセッサから、レジスタ91,92,93に初
期設定される。比較器94により式(1)に示したVP交
換にするかVC交換にするかの判断を行って、セレクタ
95を制御する。そして、セレクタ95においてVP交
換時には加算器96で得られた式(2) のphi−VCI
を選択し、VC交換時にはバレルシフタ97およびセレ
クタ98を用いて図5のようにして得られたphi−V
CIを選択してphi−VCI出力を得る。
hi−VCIの値により作成される線形空間であるph
i−VCI空間に、物理VCIベース値PBを定義し、
以下の様に得る。なお、PBの値の計算方法は後述す
る。 phi−VCI(VP交換)=(入力セルのVPI値)+PB (2) このアルゴリズムをハードウェアで実現する場合、図5
にphi−VCI計算部の構成を示すように、VPI境
界値A、有効ビット数B、物理VCIベース値PBは、
それぞれ予め本実施例に係るセル処理装置を制御するマ
イクロプロセッサから、レジスタ91,92,93に初
期設定される。比較器94により式(1)に示したVP交
換にするかVC交換にするかの判断を行って、セレクタ
95を制御する。そして、セレクタ95においてVP交
換時には加算器96で得られた式(2) のphi−VCI
を選択し、VC交換時にはバレルシフタ97およびセレ
クタ98を用いて図5のようにして得られたphi−V
CIを選択してphi−VCI出力を得る。
【0028】このアルゴリズムは連想処理を含まないの
で、図5に示すように連想メモリを使用することなくp
hi−VCI計算部を構成する事ができ、経済的である
と共に、より高速動作が可能となる。すなわち、特開平
4−100451号で開示したセル処理装置のルーティ
ングタグ付加部に付属するphi−VCI計算部(特開
平4−100451号では、phi−VCI計算部をL
PTと称し、論理VCIから物理VCIへの変換を行っ
ている)では、その第8図に変換アルゴリズムが示さ
れ、またその第9図にLPTの構成が示されているよう
に、ルーティングタグ付加部から渡された論理VCIの
一部のビット(例えば6ビット)をそのまま例えば12
ビットの物理VCIのうちの下位6ビットとし、論理V
CIの他のビット(例えば22ビット)を連想キーとし
て連想メモリ(例えば64個のCAMワード)にアクセ
スすることで、物理VCIの上位6ビットを連想データ
として得ている。この場合に必要な連想メモリは(6+
22)ビット×64ワード構成であるため、かなり大規
模なものとなり、また連想メモリのアクセスタイムを考
慮すると高速動作の点でも不利となる。これに対して、
本実施例に示した上述のアルゴリズムによれば、このよ
うな大容量の連想メモリを必要としないより実現容易な
phi−VCI計算部によって入側物理VCI(phi
−VCI)を作 成することができ、高速動作の点でも有
利となる。
で、図5に示すように連想メモリを使用することなくp
hi−VCI計算部を構成する事ができ、経済的である
と共に、より高速動作が可能となる。すなわち、特開平
4−100451号で開示したセル処理装置のルーティ
ングタグ付加部に付属するphi−VCI計算部(特開
平4−100451号では、phi−VCI計算部をL
PTと称し、論理VCIから物理VCIへの変換を行っ
ている)では、その第8図に変換アルゴリズムが示さ
れ、またその第9図にLPTの構成が示されているよう
に、ルーティングタグ付加部から渡された論理VCIの
一部のビット(例えば6ビット)をそのまま例えば12
ビットの物理VCIのうちの下位6ビットとし、論理V
CIの他のビット(例えば22ビット)を連想キーとし
て連想メモリ(例えば64個のCAMワード)にアクセ
スすることで、物理VCIの上位6ビットを連想データ
として得ている。この場合に必要な連想メモリは(6+
22)ビット×64ワード構成であるため、かなり大規
模なものとなり、また連想メモリのアクセスタイムを考
慮すると高速動作の点でも不利となる。これに対して、
本実施例に示した上述のアルゴリズムによれば、このよ
うな大容量の連想メモリを必要としないより実現容易な
phi−VCI計算部によって入側物理VCI(phi
−VCI)を作 成することができ、高速動作の点でも有
利となる。
【0029】このアルゴリズムによるVPI空間/VC
I空間からphi−VCI空間へのマッピングの様子を
図6に示す。図6に示すように、VPI境界値をA、有
効ビット数をBとして、物理VCIベース値PBを PB=(A+1)×(2B −1) (3) とすると、VC交換用に使用したphi−VCI値の最
大値の次の値から順にVP交換用に使用できる事にな
り、phi−VCI空間のロスを無くすことができる。
I空間からphi−VCI空間へのマッピングの様子を
図6に示す。図6に示すように、VPI境界値をA、有
効ビット数をBとして、物理VCIベース値PBを PB=(A+1)×(2B −1) (3) とすると、VC交換用に使用したphi−VCI値の最
大値の次の値から順にVP交換用に使用できる事にな
り、phi−VCI空間のロスを無くすことができる。
【0030】ここで、VP設定時に対向側のシステムに
おいて、VPIに対してネゴシエーションをとる必要が
生じる事に注意が必要である。これは、前述のphi−
VCI作成アルゴリズムによると、VC交換を受けるコ
ネクションのVPIと、VP交換を受けるVPIとで
は、その領域が明確に分離されている事から生じる。
おいて、VPIに対してネゴシエーションをとる必要が
生じる事に注意が必要である。これは、前述のphi−
VCI作成アルゴリズムによると、VC交換を受けるコ
ネクションのVPIと、VP交換を受けるVPIとで
は、その領域が明確に分離されている事から生じる。
【0031】さらに、特開平4−100451号におい
て開示したセル処理装置の一構成法によると、セル処理
装置を制御するプロセッサにOAMセルを分岐する機能
において、分岐するか否かを決定する際にセル処理機能
の種別と、OAMセルの種別によって決める方法を開示
しているが、本実施例によるセル処理装置では、VP交
換とVC交換が混在するので、特開平4−100451
号に述べた方法は使用できない。この方法の代わりに、
例えばOAMセルを分岐するか否かを決めるためには、
以下の様にすれば良い。
て開示したセル処理装置の一構成法によると、セル処理
装置を制御するプロセッサにOAMセルを分岐する機能
において、分岐するか否かを決定する際にセル処理機能
の種別と、OAMセルの種別によって決める方法を開示
しているが、本実施例によるセル処理装置では、VP交
換とVC交換が混在するので、特開平4−100451
号に述べた方法は使用できない。この方法の代わりに、
例えばOAMセルを分岐するか否かを決めるためには、
以下の様にすれば良い。
【0032】インタフェース点からのセルについては、
それぞれのphi−VCIの値で、セル種別毎に分岐す
るか否かを決めるテーブルを持ち、前述のphi−VC
I計算アルゴリズムにて入力されたセル毎にphi−V
CIの値を計算し、当該テーブルに該phi−VCIの
値をキーとしてアクセスし、該テーブルから得られた情
報により分岐するか否かを決定することが考えられる。
それぞれのphi−VCIの値で、セル種別毎に分岐す
るか否かを決めるテーブルを持ち、前述のphi−VC
I計算アルゴリズムにて入力されたセル毎にphi−V
CIの値を計算し、当該テーブルに該phi−VCIの
値をキーとしてアクセスし、該テーブルから得られた情
報により分岐するか否かを決定することが考えられる。
【0033】一方、インタフェース点へ出力されるセル
については、pho−VCIのそれぞれの値で、セル種
別毎に分岐するか否かを決めるテーブルを持ち、セルを
受け取ると同時に、ルーティングタグ削除部からインタ
フェースへ出力されたセルが保持していたpho−VC
Iを受け取って、当該テーブルをアクセスし、該テーブ
ルから得られた情報により分岐するか否かを決定する事
が考えられる。
については、pho−VCIのそれぞれの値で、セル種
別毎に分岐するか否かを決めるテーブルを持ち、セルを
受け取ると同時に、ルーティングタグ削除部からインタ
フェースへ出力されたセルが保持していたpho−VC
Iを受け取って、当該テーブルをアクセスし、該テーブ
ルから得られた情報により分岐するか否かを決定する事
が考えられる。
【0034】なお、本実施例ではCCITT標準に従っ
て、phi−VCIの値の小さい方をVC交換に、大き
い方をVP交換にそれぞれ割り当てたが、小さい方をV
P交換に、大きい方をVC交換にそれぞれ割り当てても
良い。
て、phi−VCIの値の小さい方をVC交換に、大き
い方をVP交換にそれぞれ割り当てたが、小さい方をV
P交換に、大きい方をVC交換にそれぞれ割り当てても
良い。
【0035】さらに、本実施例では新規VPI/VCI
テーブルに交換種別フラグを設けたが、ルーティングタ
グテーブルに交換種別フラグを設け、当該フラグを内部
セルに付けて転送し、ルーティングタグ削除部で内部セ
ルを参照してVPI/VCIフィールドの書き換え位置
を決定するようにしても良い。
テーブルに交換種別フラグを設けたが、ルーティングタ
グテーブルに交換種別フラグを設け、当該フラグを内部
セルに付けて転送し、ルーティングタグ削除部で内部セ
ルを参照してVPI/VCIフィールドの書き換え位置
を決定するようにしても良い。
【0036】本発明は、上述したVPI/VCI圧縮ア
ルゴリズムを特開平4−100451号に開示されたセ
ル処理装置のようなルーティングタグ付加部でVPI/
VCI書き換えまで行うタイプのセル処理装置にも適用
できる。
ルゴリズムを特開平4−100451号に開示されたセ
ル処理装置のようなルーティングタグ付加部でVPI/
VCI書き換えまで行うタイプのセル処理装置にも適用
できる。
【0037】図7および図8は、このようなセル処理装
置の実施例であり、図2および図3と同様に、入力側セ
ルから内部セルへの変換および内部セルから出力セルへ
の交換を模式的に示している。図7および図8におい
て、10はセルスイッチ、21,22はルーティングタ
グテーブル(RTT)、31,32はルーティングタグ
付加部(RTA)、51,52はルーティングタグ削除
部部(RTD)、61〜66は入力セル、71〜76は
内部セル、81〜86は出力セルである。
置の実施例であり、図2および図3と同様に、入力側セ
ルから内部セルへの変換および内部セルから出力セルへ
の交換を模式的に示している。図7および図8におい
て、10はセルスイッチ、21,22はルーティングタ
グテーブル(RTT)、31,32はルーティングタグ
付加部(RTA)、51,52はルーティングタグ削除
部部(RTD)、61〜66は入力セル、71〜76は
内部セル、81〜86は出力セルである。
【0038】本実施例においては、ルーティングタグ付
加部31,32において直接VPI/VCI変換まで行
う。また、本実施例においても、VC交換(入力セル6
1、内部セル71、出力セル81のシーケンス)、VP
交換(入力セル65、内部セル75、出力セル85のシ
ーケンス)、VP分離(入力セル62/63、内部セル
72/73、出力セル82/86のシーケンス)、VC
多重(入力セル64/66、内部セル74/76、出力
セル83/84のシーケンス)など、種々の処理を同時
にサポートすることが可能である。
加部31,32において直接VPI/VCI変換まで行
う。また、本実施例においても、VC交換(入力セル6
1、内部セル71、出力セル81のシーケンス)、VP
交換(入力セル65、内部セル75、出力セル85のシ
ーケンス)、VP分離(入力セル62/63、内部セル
72/73、出力セル82/86のシーケンス)、VC
多重(入力セル64/66、内部セル74/76、出力
セル83/84のシーケンス)など、種々の処理を同時
にサポートすることが可能である。
【0039】
【発明の効果】以上述べたように、本発明によれば新規
VPI/VCIテーブルの各エントリに交換種別フラグ
を設けたことにより、コネクション毎にVPIのみ書き
換えるか、VPIとVCIを書き換えるのか区別する事
ができ、もって同一インタフェース点上でVP交換を受
けるコネクションとVC交換を受けるコネクションとを
混在させる事が可能になる。さらに、連想メモリを用い
ないアルゴリズムにて入側物理VCIを計算するため、
ルーティングタグテーブルに対するアクセス部分のハー
ド量を削減し、もってコストを削減し、かつ高速動作に
より適したセル処理装置を実現することができる。
VPI/VCIテーブルの各エントリに交換種別フラグ
を設けたことにより、コネクション毎にVPIのみ書き
換えるか、VPIとVCIを書き換えるのか区別する事
ができ、もって同一インタフェース点上でVP交換を受
けるコネクションとVC交換を受けるコネクションとを
混在させる事が可能になる。さらに、連想メモリを用い
ないアルゴリズムにて入側物理VCIを計算するため、
ルーティングタグテーブルに対するアクセス部分のハー
ド量を削減し、もってコストを削減し、かつ高速動作に
より適したセル処理装置を実現することができる。
【図1】本発明の一実施例に係るATM交換装置におけ
るセル処理装置の概略構成図
るセル処理装置の概略構成図
【図2】本発明の一実施例におけるルーティングタグ付
加シーケンスを示す図
加シーケンスを示す図
【図3】同実施例におけるルーティングタグ削除シーケ
ンスを示す図
ンスを示す図
【図4】同実施例におけるVC交換時の入側物理VCI
作成方法を説明するための図
作成方法を説明するための図
【図5】同実施例における入側物理VCI計算部の構成
例を示すブロック図
例を示すブロック図
【図6】同実施例におけるVPI/VCI空間の入側物
理VCI空間へのマッピングを説明するための図
理VCI空間へのマッピングを説明するための図
【図7】本発明の一実施例におけるルーティングタグ付
加シーケンスを示す図
加シーケンスを示す図
【図8】同実施例におけるルーティングタグ削除シーケ
ンスを示す図
ンスを示す図
10…セルスイッチ 21,22…ルーティングタグテーブル 31,32…ルーティングタグ付加部 41,42…新規VPI/VCIテーブル 51,52…ルーティングタグ削除部 61〜68…入力セル 71〜78…内部セル 81〜90…出力セル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 正畑 康郎 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (72)発明者 熊木 良成 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (72)発明者 津田 悦幸 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (72)発明者 下條 義満 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (72)発明者 鎌形 映二 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (72)発明者 神竹 孝至 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (72)発明者 松澤 茂雄 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (56)参考文献 特開 平5−175983(JP,A) 特開 平4−157845(JP,A) 特開 平4−196846(JP,A)
Claims (2)
- 【請求項1】外部装置との第1のインタフェース点から
の入力セルをセルスイッチ内での内部セルに変換し、該
セルスイッチから受け取る内部セルを外部装置との第2
のインタフェース点への出力セルに変換するセル処理手
段を備えたATM交換装置において、 前記セル処理手段は、 (a) コネクション毎に割り当てられた記憶領域を持ち、
該記憶領域に、少なくとも該コネクションに属する入力
セルを転送すべき前記セルスイッチの出力ポートを指示
するルーティングタグと、該コネクションの該出力ポー
トでのコネクション識別子である出側物理バーチャルチ
ャネル識別子とを記憶する第1の記憶手段と、 (b) 前記入力セルのバーチャルパス識別子/バーチャル
チャネル識別子を所定のアルゴリズムで処理した入側物
理バーチャルチャネル識別子に基づいて前記第1の記憶
手段にアクセスし、該第1の記憶手段から読み出される
前記ルーティングタグおよび前記出側物理バーチャルチ
ャネル識別子を前記入力セルに付加して該入力セルを前
記内部セルに変換する第1の変換手段と、 (c) 前記コネクション毎に割り当てられた記憶領域を持
ち、該記憶領域に、少なくとも該コネクションがバーチ
ャルパス交換を受けるかバーチャルチャネル交換を受け
るかを示す交換種別フラグと、該コネクションに属する
前記出力セルのインタフェース点上でのバーチャルパス
識別子/バーチャルチャネル識別子とを記憶する第2の
記憶手段と、 (d) 前記セルスイッチから与えられた内部セルに含まれ
る前記出側物理バーチャルチャネル識別子に基づいて前
記第2の記憶手段にアクセスし、該第2の記憶手段から
読み出される前記交換種別フラグにより前記内部セルが
バーチャルパス交換を受ける事が示されたならば該第2
の記憶手段から読み出されるバーチャルパス識別子を該
内部セルのバーチャルパス識別子領域に上書きし、バー
チャルチャネル交換を受ける事が示されたならば前記第
2の記憶手段から読み出されるバーチャルパス識別子お
よびバーチャルチャネル識別子をそれぞれ該内部セルの
バーチャルパス識別子フィールドとバーチャルチャネル
識別子フィールドに上書きすると共に、該内部セル中の
前記ルーティングタグおよび前記出側物理バーチャルチ
ャネル識別子を削除して該内部セルを前記出力セルに変
換する第2の変換手段とを備えることを特徴とするAT
M交換装置。 - 【請求項2】前記アルゴリズムは、前記入力セルの持つ
バーチャルパス識別子が予め定められた境界値より小さ
いか等しい場合にバーチャルチャネル交換、該境界値よ
り大きい場合にバーチャルパス交換とそれぞれ判断し、
バーチャルチャネル交換時には前記入力セルのバーチャ
ルチャネル識別子の下位から順に予め定められた有効ビ
ット数のビットを取り出し、残ったビットは前記入力セ
ルのバーチャルパス識別子の下位から順に取り出すこと
によって前記入側物理バーチャルチャネル識別子を作成
し、バーチャルパス交換時には前記入力セルのバーチャ
ルパス識別子値に前記境界値および有効ビット数に基づ
いて求められた物理バーチャルチャネル識別子のベース
値を加えることによって前記入側物理バーチャルチャネ
ル識別子を作成するものであることを特徴とする請求項
1記載のATM交換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34729892A JP2519862B2 (ja) | 1992-12-25 | 1992-12-25 | Atm交換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34729892A JP2519862B2 (ja) | 1992-12-25 | 1992-12-25 | Atm交換装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7125070A Division JP2829255B2 (ja) | 1995-05-24 | 1995-05-24 | Atm交換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06197122A JPH06197122A (ja) | 1994-07-15 |
JP2519862B2 true JP2519862B2 (ja) | 1996-07-31 |
Family
ID=18389269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34729892A Expired - Fee Related JP2519862B2 (ja) | 1992-12-25 | 1992-12-25 | Atm交換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2519862B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3606941B2 (ja) * | 1995-03-23 | 2005-01-05 | 株式会社東芝 | フロー制御装置及びフロー制御方法 |
DE19726003A1 (de) * | 1997-06-19 | 1998-12-24 | Alsthom Cge Alcatel | Verfahren zum Übermitteln verschlüsselter Signale, sowie Sendeeinrichtung und Empfangseinrichtung dafür |
KR20020011513A (ko) * | 2000-08-02 | 2002-02-09 | 서평원 | 스위칭 자원의 제한적인 사용을 제거한 에이티엠 스위칭시스템 및 그 데이터 처리방법 |
-
1992
- 1992-12-25 JP JP34729892A patent/JP2519862B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06197122A (ja) | 1994-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5774675A (en) | Header converting method | |
EP0914749B1 (en) | Method and apparatus for reassembly of data packets into messages in an asynchronous transfer mode communications system | |
CA2159459C (en) | Method and system for managing memory in a high speed network | |
US6147999A (en) | ATM switch capable of routing IP packet | |
EP0482773B1 (en) | Communication control system using an asynchronous transfer mode network | |
US5394393A (en) | Method for the routing of a packet of data in a digital transmission network | |
US6044079A (en) | Statistical packet discard | |
US5694554A (en) | ATM interface and shaping method | |
JPH10224379A (ja) | Atm再構成コントローラおよび再構成方法 | |
US6788684B2 (en) | Cell bridge apparatus and cell bridging method as well as information transmission system having cell bridge apparatus | |
US5521917A (en) | Asynchronous transfer mode switching system capable of reducing capacity of management table | |
US5666361A (en) | ATM cell forwarding and label swapping method and apparatus | |
EP0770315B1 (en) | Communications system | |
JP2519862B2 (ja) | Atm交換装置 | |
JPH09205435A (ja) | 識別子変換装置 | |
Kumar et al. | A shared-buffer direct-access (SBDA) switch architecture for ATM-based networks | |
JP3072443B2 (ja) | Atm交換におけるヘッダの変換方式 | |
US6219351B1 (en) | Implementation of buffering in a packet-switched telecommunications network | |
US5802049A (en) | Method of selecting route in cell switch | |
US6980557B1 (en) | Communications system with communication terminals which are connected to a switching system via a packet-oriented communication network | |
Kumar et al. | On Design of a Shared-Buffer based ATM Switch for Broadband ISDN | |
JP2829255B2 (ja) | Atm交換装置 | |
JP3534640B2 (ja) | アドレス変換方法及び装置 | |
KR950010925B1 (ko) | 비동기 전달모드(atm) 교환기의 헤더변환테이블 최소화 방법 및 장치 | |
JPH0927815A (ja) | ヘッダ変換方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |