JP2519809Y2 - Differential input / output type amplifier circuit - Google Patents

Description

【考案の詳細な説明】 ［考案の目的］ （産業上の利用分野） 本考案は２つの入力電流の差分に応じた電圧を出力す
る差動入出力形増幅回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a differential input / output type amplifier circuit that outputs a voltage according to a difference between two input currents.

（従来の技術） 例えばフォトダイオードに流れる光電流を検出すべく
電流・電圧変速を行なう増幅回路としては、第５図に示
すようにオペアンプ21及び抵抗22を使用した抵抗変換形
のもの或は第６図に示すようにオペアンプ21及びダイオ
ード23を使用したいわゆるログアンプがある。(Prior Art) For example, as an amplifier circuit for performing current / voltage shifting in order to detect a photocurrent flowing in a photodiode, a resistance conversion type amplifier using an operational amplifier 21 and a resistor 22 as shown in FIG. There is a so-called log amplifier using an operational amplifier 21 and a diode 23 as shown in FIG.

（考案が解決しようとする問題点） ところが、第５図の構成では抵抗22の抵抗値をRf、入
力電流をｉとしたときに、出力電圧V₀がV₀＝−iRfとし
て表わされるため、減少入力時やS/N比が十分に確保で
きないときには、出力電圧V₀の振幅が十分に得られない
という欠点がある。(Problems to be solved by the invention) However, in the configuration of FIG. 5, when the resistance value of the resistor 22 is Rf and the input current is i, the output voltage V ₀ is expressed as V ₀ = −iRf, There is a drawback that the amplitude of the output voltage V ₀ cannot be sufficiently obtained when the input is decreased or when the S / N ratio cannot be sufficiently secured.

反面、第６図に示す構成によれば減少入力の電圧増幅
に優れるという利点が得られる。しかしながら、差動入
出力形とすべく斯かるログアンプを独立して２回路設け
ると、その出力電圧は入力電流値の絶対値ではなく入力
電流の明暗比即ちS/N比に依存してしまうため、光学系
に著しく優れたS/N比を期待することはできないという
事情のもとでは、やはり出力電圧の振幅が十分に得られ
ないという問題がある。しかも、以上のようなオペアン
プ21を使用したディスクリート構成では全体が大形化
し、また仮に集積回路化したとしても２つの差動増幅回
路を要するから素子数が極めて多くなってしまうという
欠点がある。On the other hand, the configuration shown in FIG. 6 has the advantage of excellent voltage amplification of the reduced input. However, if two such log amps are provided independently to be of the differential input / output type, the output voltage depends not on the absolute value of the input current value but on the contrast ratio of the input current, that is, the S / N ratio. Therefore, under the circumstance that it is not possible to expect a remarkably excellent S / N ratio in the optical system, there is a problem that the amplitude of the output voltage cannot be sufficiently obtained. Moreover, the discrete configuration using the operational amplifier 21 as described above has a drawback that the size is increased as a whole, and even if integrated into an integrated circuit, two differential amplifier circuits are required and the number of elements becomes extremely large.

そこで、本考案の目的は、集積回路化に好適させるべ
く極力少数の素子にて構成でき、しかもそれでいながら
優れた性能を得ることができる差動入出力形増幅回路を
提供するにある。Therefore, an object of the present invention is to provide a differential input / output type amplifier circuit which can be constituted by as few elements as possible so as to be suitable for integration into an integrated circuit, and yet can obtain excellent performance.

［考案の構成］ （問題点を解決するための手段） 本考案の差動入出力形増幅回路は、入力トランジスタ
のエミッタを接地すると共にそのコレクタ電流を定電流
化する定電流源を設け前記入力トランジスタのベースを
単一入力端とする２つの増幅回路部と、これら２つの増
幅回路部の出力端間に直列接続される３つの抵抗と、こ
れら３つの抵抗の各共通接続点と前記増幅回路部の前記
入力端との間にそれぞれ接続される帰還抵抗とを具備
し、前記増幅回路部は、前記入力端に与えられる入力電
流が変化するのに対して前記帰還抵抗を介して帰還電流
を前記入力端に流して前記入力電流と前記帰還電流との
和が一定になるようにし、前記帰還電流の変化を電圧変
化として出力するように構成したところに特徴を有す
る。[Configuration of the Invention] (Means for Solving the Problems) The differential input / output type amplifier circuit of the present invention is provided with a constant current source for grounding the emitter of the input transistor and for making the collector current of the input transistor a constant current. Two amplifying circuit parts having a base of a transistor as a single input end, three resistors connected in series between the output ends of these two amplifying circuit parts, common connection points of these three resistors, and the amplifying circuit A feedback resistor connected to the input terminal of the section, and the amplifier circuit section controls the feedback current via the feedback resistor while the input current applied to the input terminal changes. It is characterized in that the sum of the input current and the feedback current is made constant by flowing to the input end, and the change of the feedback current is output as a voltage change.

（作用） 上記手段の等価回路は第１図に示す通りになる。入力
電流i,が増幅回路部に入力されると、入力トランジス
タはコレクタ電流が定電流回路により一定となるように
動作されているから、その入力電流の変化により入力ト
ランジスタのコレクタ電流を変化させようとすると定電
流回路の働きによりコレクタ電流を一定にするように入
力トランジスタのコレクタ電圧を変化させるという増幅
動作が行われる。このとき、３つの抵抗の各共通接続点
と入力端との間には帰還抵抗が接続されているので、入
力端に与えられた入力電流i,の変化は帰還抵抗R₁，R₂
を通じた電流変化として現われるようになる。したがっ
て、Vaは入力電流ｉの、Vbは入力電流の関数となる。
ここで、V₀＝Va＋V₃、₀＝Vb＋V₄として表わされるか
ら、差動出力V₀−₀は入力電流の差、即ちｉ−の関
数として表わすことができる。(Operation) The equivalent circuit of the above means is as shown in FIG. When the input current i, is input to the amplifier circuit, the collector current of the input transistor is kept constant by the constant current circuit, so change the collector current of the input transistor by changing the input current. Then, the amplification operation is performed by changing the collector voltage of the input transistor so that the collector current is kept constant by the action of the constant current circuit. At this time, since the feedback resistance is connected between each common connection point of the three resistors and the input end, the change of the input current i, applied to the input end changes the feedback resistance R ₁ , R ₂
It will appear as a change in current through. Therefore, Va is a function of the input current i and Vb is a function of the input current.
Here, since represented as _{V 0 = Va + V 3,} 0 = Vb + V 4, the differential output V ₀ - ₀ can be expressed as the difference between the input current, i.e., i- function.

（実施例） 以下本考案の第１実施例につき第２図を参照して説明
する。(Embodiment) A first embodiment of the present invention will be described below with reference to FIG.

1,2は共に単一入力形の第１及び第２の増幅回路部で
ある。両増幅回路部1,2は同一の構成であるから、第１
の増幅回路部１についてのみ説明し、第２の増幅回路部
２については同一部分に同一符号を付して説明を省略す
る。３は入力トランジスタで、これはNPN形であってエ
ミッタは接地され、コレクタはやはりNPN形のトランジ
スタ４のエミッタ−コレクタ間及び定電流源回路５を順
に介して電源ラインVccに接続されている。一方、６は
やはりNPN形のトランジスタであり、これのコレクタはV
ccラインに、エミッタは定電流源回路７を介してグラン
ドラインGNDに、そしてベースは前記定電流源回路５と
トランジスタ４のコレクタとの共通接続点に夫々接続さ
れている。また、トランジスタ４のベースは定電圧源８
に接続されている。斯かる構成の各増幅回路部1,2は、
トランジスタ３のベースを入力端とし、トランジスタ６
のエミッタを出力端として機能するもので、第１の増幅
回路部１の入力端には電源ラインVccとグランドラインG
NDとの間に抵抗９と共に逆バイアス状態で直列接続した
第１のフォトダイオード10のアノードが接続され、第２
の増幅回路部２の入力端にはやはり電源ラインVccとグ
ランドラインGNDとの間に抵抗11と共に逆バイアス状態
で直列接続したフォトダイオード12のアノードが接続さ
れている。また、各増幅回路部1,2の出力端間には３つ
の抵抗13,14,15が直列接続され、抵抗13,14の共通接続
点が帰還抵抗16を介して第１の増幅回路部１の入力端に
接続され、抵抗14,15の共通接続点が帰還抵抗17を介し
て第２の増幅回路部２の入力端に接続されている。Reference numerals 1 and 2 are single-input type first and second amplifier circuit sections. Since both amplifier circuit units 1 and 2 have the same configuration,
The amplifier circuit section 1 will be described, and the second amplifier circuit section 2 will be denoted by the same reference numerals and the description thereof will be omitted. Reference numeral 3 denotes an input transistor, which is an NPN type, the emitter of which is grounded, and the collector of which is also connected to the power supply line Vcc through the emitter-collector of the NPN type transistor 4 and the constant current source circuit 5 in order. On the other hand, 6 is also an NPN transistor, the collector of which is V
The cc line, the emitter is connected to the ground line GND through the constant current source circuit 7, and the base is connected to the common connection point between the constant current source circuit 5 and the collector of the transistor 4. The base of the transistor 4 is the constant voltage source 8
It is connected to the. Each of the amplifier circuit units 1 and 2 having such a configuration,
The base of the transistor 3 is used as an input terminal, and the transistor 6
Of the first amplifier circuit section 1 functions as an output terminal, and the power supply line Vcc and the ground line G are connected to the input terminal of the first amplification circuit section 1.
The anode of the first photodiode 10 connected in series with the resistor 9 in the reverse bias state is connected to ND, and the second
The anode of the photodiode 12 connected in series with the resistor 11 in the reverse bias state is connected between the power supply line Vcc and the ground line GND at the input end of the amplifier circuit unit 2 of FIG. Further, three resistors 13, 14, 15 are connected in series between the output terminals of the amplifier circuit units 1, 2, and the common connection point of the resistors 13, 14 is connected via the feedback resistor 16 to the first amplifier circuit unit 1. , And the common connection point of the resistors 14 and 15 is connected to the input end of the second amplification circuit section 2 via the feedback resistor 17.

次に上記構成の作用を説明する。各フォトダイオード
10,12に光が入射すると、各ダイオード10,12にはその光
量に応じた電流が流れる。ここで、それらの電流を夫々
i,とすると、各電流i,は夫々帰還抵抗16,17にのみ
流れるとして解析することができる。その理由は、入力
トランジスタ３のコレクタ電流が定電流源回路５により
定電流化されているため、そのトランジスタ３のベース
・エミッタ間電圧V_BEが一定電圧であり、従って同トラ
ンジスタ３のベース電流Ib及び抵抗９に流れる電流I₆が
一定であって入力電流i,の変化は帰還抵抗16,17を通
じた電流変化として現われるからである。これは、例え
ば抵抗13および帰還抵抗16が接続されていないとする
と、そのときに入力トランジスタ３に入力電流ｉが与え
られたときに、本来トランジスタ３が増幅率hfeで入力
電流ｉの変動に追随してコレクタ電流を変化させるべき
ところが、コレクタ電流が一定とされているので、トラ
ンジスタ３はコレクタ電圧を急激に変化させるのであ
る。このトランジスタ３のコレクタ電圧の変化はベース
接地されたトランジスタ４の増幅動作によりトランジス
タ４のコレクタ電圧変化として取り出され、さらに、コ
レクタ接地されたトランジスタ６の増幅動作（エミッタ
フォロワ）により出力端に出力電圧Voとして取り出せる
のである。そして、このとき、増幅回路部１は無限大の
増幅度を持つ増幅器として働いており、これに抵抗13お
よび帰還抵抗16により負帰還をかけるのでトランジスタ
３のベース電流が一定となり、入力電流ｉはすべて帰還
抵抗16に流れるようになるのである。そこで、第２図に
示すように、抵抗16,17,13,15,14,9,11の各抵抗値を同
順にR₁〜R₇とし、それらに流れる電流値を同順にI₁〜I₇
（図中に記した矢印の方向を正）とすると次のように記
述できる。Next, the operation of the above configuration will be described. Each photodiode
When light is incident on the diodes 10 and 12, a current corresponding to the amount of light flows through the diodes 10 and 12. Where each of those currents
If i, then each current i, can be analyzed as flowing only in the feedback resistors 16 and 17, respectively. The reason is that since the collector current of the input transistor 3 is made constant by the constant current source circuit 5, the base-emitter voltage V _BE of the transistor 3 is a constant voltage, and thus the base current Ib of the transistor 3 is constant. This is because the current I ₆ flowing through the resistor 9 is constant and the change of the input current i, appears as a current change through the feedback resistors 16 and 17. This means that if the resistor 13 and the feedback resistor 16 are not connected, for example, when the input current i is given to the input transistor 3 at that time, the transistor 3 originally follows the fluctuation of the input current i with the amplification factor hfe. Whereas the collector current should be changed, the collector current is kept constant, so that the transistor 3 rapidly changes the collector voltage. This change in the collector voltage of the transistor 3 is taken out as a change in the collector voltage of the transistor 4 by the amplifying operation of the transistor 4 whose base is grounded, and is further output by the amplifying operation (emitter follower) of the transistor 6 whose collector is grounded. It can be taken out as Vo. Then, at this time, the amplifier circuit unit 1 operates as an amplifier having an infinite amplification degree, and the negative current is applied to this by the resistor 13 and the feedback resistor 16, so that the base current of the transistor 3 becomes constant and the input current i becomes All will flow into the feedback resistor 16. Therefore, as shown in FIG. 2, the resistance values of the resistors 16, 17, 13, 15, 14, 14, 9 and 11 are set to R _{1 to} R ₇ in the same order, and the current values flowing through them are set to I ₁ to I in the same order. ₇
(If the direction of the arrow shown in the figure is positive), it can be described as follows.

まず、抵抗13,14の共通接続点の電位Va、抵抗14,15の
共通接続点の電位Vbに関し、 Va＝V_BE1＋I₁R₁ ＝V_BE1（I₆−ｉ）R₁ ……（１） Vb＝V_BE2＋I₂R₂ ＝V_BE2＋（I₇−）R₂ ……（２） ここで、V_BE1，V_BE2は夫々第１及び第２の各増幅回路
部1,2の入力トランジスタ３のベース・エミッタ間電圧
である。回路を集積回路化してトランジスタを同一チッ
プ内に形成すれば、それらの特性は極めて近似するか
ら、V_BE1＝V_BE2とみなすことができ、その結果R₆＝R₇と
すればI₆＝I₇となり、R₁＝R₂の条件を仮定して次式が得
られる。First, regarding the potential Va at the common connection point of the resistors 13 and 14 and the potential Vb at the common connection point of the resistors 14 and 15, Va = V _BE1 + I ₁ R ₁ = V _BE1 (I ₆ −i) R ₁ …… (1 ) Vb = V _BE2 ＋ I ₂ R ₂ ＝ V _BE2 ＋ (I ₇ −) R ₂ (2) where V _BE1 and V _BE2 are the inputs of the first and second amplification circuit sections 1 and 2, respectively. This is the base-emitter voltage of the transistor 3. If the circuit is integrated into a transistor and the transistors are formed on the same chip, their characteristics are very similar, so that it can be regarded as V _BE1 = V _BE2 . As a result, if R ₆ = R ₇ , then I ₆ = I ₇ , and the following equation is obtained under the condition of R ₁ = R ₂ .

Va−Vb＝（−ｉ）R₁ ……（３） 一方、 V₀＝Va＋I₃R₃ ……（４）₀ ＝Vb＋I₄R₄ ……（５） I₃＝I₁＋I₅ ……（６） I₄＝I₂−I₅ ……（７） であり、式（３）より次式が成立する。Va−Vb = (− i) R ₁ …… (3) On the other hand, V ₀ ＝ Va ＋ I ₃ R ₃ …… (4) ₀ ＝ Vb ＋ I ₄ R ₄ …… (5) I ₃ ＝ I ₁ ＋ I ₅ …… ( 6) I ₄ = I ₂ −I ₅ (7), and the following equation holds from the equation (3).

I₅＝（−ｉ）R₁／R₅ ……（８） そこで、差動出力V₀−₀を式（１）〜（８）からR₁
＝R₂，R₃＝R₄の条件のもとで導くと、 V₀−₀＝（−ｉ）・ ｛R₁＋R₃＋２（R₁R₃／R₅）｝ となり、ここでR₅＝R₃を仮定すると、 V₀−₀＝（−ｉ）（３R₁＋R₃） ……（９） が得られ、差動出力（V₀−₀）が差動入力（−ｉ）
に直線的に比例することが明らかである。I ₅ = (− i) R ₁ / R ₅ (8) Then, the differential output V _{0 −0} is _calculated from the equations (1) to (8) as R ₁
= R ₂ , R ₃ = R ₄ and V ₀ − ₀ = (−i) · {R ₁ + R ₃ +2 (R ₁ R ₃ / R ₅ )}, where R ₅ = assuming a _{R 3, V 0 - 0 =} (- i) (3R 1 + R 3) ...... (9) is obtained, the differential output (V ₀ - ₀₎ a differential input (-i)
It is clear that it is linearly proportional to.

さて、差動回路に要求される特性としては、一般的に
は、同相信号除去比、雑音電圧、周波数特性或はドリフ
ト特性等があり、次にこれらの点を検討する。Now, the characteristics required for the differential circuit generally include common-mode signal rejection ratio, noise voltage, frequency characteristic or drift characteristic, and these points will be examined next.

同相信号除去比 抵抗の相対ばらつきに依存し、これが小さい程、同相
信号除去比は大きくなる。抵抗の相対ばらつきは、チッ
プ上に抵抗を形成する際に十分に注意を払えば±２％以
内に納めることができるから、実用上十分な同相信号除
去比を得ることができる。Common-mode signal rejection ratio It depends on the relative variation in resistance, and the smaller it is, the larger the common-mode signal rejection ratio becomes. Relative variations in resistance can be set within ± 2% if sufficient care is taken when forming the resistors on the chip, so that a practically sufficient common-mode signal rejection ratio can be obtained.

雑音電圧 一般的なオペアンプとは異なり、入力インピーダンス
が低いから、本来的にノイズを受けにくい。また、入力
トランジスタ３のコレクタ電流を十分に絞ることができ
るので、電流性雑音を抑えることが容易であり、そのト
ランジスタを例えばｎ分割のマルチエミッタ構造として
雑音を にする等の改善を容易に図ることができる。更に、フォ
トダイオード10,12をカソードコモン形とすれば、同一
チップ中にフォトダイオード10,12を作り込むことがで
き、耐ノイズ性を一層向上させることができる。Noise voltage Unlike general operational amplifiers, it has a low input impedance, and is inherently less susceptible to noise. Further, since the collector current of the input transistor 3 can be sufficiently narrowed down, it is easy to suppress the current noise, and the noise can be reduced by using, for example, an n-divided multi-emitter structure. Can be easily improved. Furthermore, if the photodiodes 10 and 12 are of the cathode common type, the photodiodes 10 and 12 can be built in the same chip, and the noise resistance can be further improved.

周波数特性 各フォトダイオード10,12は常に逆バイアス状態で動
作させることができるので、高速動作が可能となり、優
れた周波数特性を得ることができる。Frequency characteristics Since the photodiodes 10 and 12 can always be operated in a reverse bias state, high speed operation is possible and excellent frequency characteristics can be obtained.

ドリフト特性 通常考えられる要因としては、フォトレジストのマス
ク合せ誤差、エッチングのばらつきによる直流的なオー
ミック性誤差或は拡散のばらつきによる抵抗値やトラン
ジスタの電流密度誤差等が考えられる。しかし、これら
の誤差はカメラ技術や拡散技術等の集積回路技術の発達
により著しく小さくすることが可能になっており、十分
な低ドリフト特性を得ることができる。Drift characteristics Usually considered factors include photoresist mask alignment error, DC ohmic error due to etching variations, resistance value due to diffusion variations, and current density error of transistors. However, these errors can be remarkably reduced by the development of integrated circuit technology such as camera technology and diffusion technology, and a sufficiently low drift characteristic can be obtained.

第３図は本考案の第２実施例を示すもので、アノード
コモン形のフォトダイオード10,12を使用する場合の回
路図である。また、第４図はいずれのタイプのフォトダ
イオードも使用できるようにした第３実施例を示し、カ
ソードコモン形フォトダイオードを使用する場合の接続
例を第４図（ａ）に、アノードコモン形フォトダイオー
ドを使用する場合の接続例を第４図（ｂ）に夫々示す。
尚、上記した第２及び第３のいずれの実施例にあっても
基本的原理は第１実施例と同様であるので、同一部分に
同一符号を付して説明を省略する。FIG. 3 shows a second embodiment of the present invention and is a circuit diagram when the common anode type photodiodes 10 and 12 are used. Further, FIG. 4 shows a third embodiment in which any type of photodiode can be used. An example of connection in the case of using a cathode common type photodiode is shown in FIG. FIG. 4 (b) shows an example of connection when using diodes.
Since the basic principle of the second and third embodiments is the same as that of the first embodiment, the same parts are designated by the same reference numerals and the description thereof will be omitted.

［考案の効果］ 以上述べたように本考案によれば、入力トランジスタ
のエミッタを接地すると共にそのコレクタ電流を定電流
化する定電流源を設け前記入力トランジスタのベースを
単一入力端とする２つの増幅回路部を用いるものである
から、少数の素子数で構造できて集積回路化に好適し、
しかも低雑音等の優れた性能を発揮する差動入出力形増
幅回路を提供することができるものである。[Advantages of the Invention] As described above, according to the present invention, the emitter of the input transistor is grounded, and the constant current source for making the collector current of the input transistor constant is provided and the base of the input transistor is a single input terminal. Since it uses one amplifier circuit section, it can be constructed with a small number of elements and is suitable for integrated circuits.
Moreover, it is possible to provide a differential input / output type amplifier circuit that exhibits excellent performance such as low noise.

【図面の簡単な説明】[Brief description of drawings]

第１図は本考案の構成を示すブロック図、第２図は本考
案の第１実施例を示す回路図、第３図及び第４図は本考
案の第２及び第３の各実施例を示す回路図、第５図及び
第６図は夫々異なる従来例を示す回路図である。 図面中、1,2は第１及び第２の増幅回路部、３は入力ト
ランジスタ、５は定電流源回路、10,12はフォトダイオ
ード、13,14,15は抵抗、16,17は帰還抵抗である。FIG. 1 is a block diagram showing the configuration of the present invention, FIG. 2 is a circuit diagram showing a first embodiment of the present invention, and FIGS. 3 and 4 are second and third embodiments of the present invention. The circuit diagrams shown in FIGS. 5, 5 and 6 are circuit diagrams showing different conventional examples. In the drawing, 1 and 2 are first and second amplification circuit sections, 3 is an input transistor, 5 is a constant current source circuit, 10 and 12 are photodiodes, 13 and 14 and 15 are resistors, and 16 and 17 are feedback resistors. Is.

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of utility model registration request] 【請求項１】入力トランジスタのエミッタを接地すると
共にそのコレクタ電流を定電流化する定電流源を設け前
記入力トランジスタのベースを単一入力端とする２つの
増幅回路部と、 これら２つの増幅回路部の出力端間に直列接続される３
つの抵抗と、 これら３つの抵抗の各共通接続点と前記増幅回路部の前
記入力端との間にそれぞれ接続される帰還抵抗とを具備
し、 前記増幅回路部は、前記入力端に与えられる入力電流が
変化するのに対して前記帰還抵抗を介して帰還電流を前
記入力端に流して前記入力電流と前記帰還電流との和が
一定になるようにし、前記帰還電流の変化を電圧変化と
して出力するように構成されていることを特徴とする差
動入出力形増幅回路。1. An amplifier circuit section, in which a constant current source for grounding an emitter of an input transistor and a collector current of the input transistor is provided, and a base of the input transistor serves as a single input terminal, and these two amplifier circuits. 3 connected in series between the output terminals
And a feedback resistor connected between each common connection point of these three resistors and the input end of the amplifier circuit unit, wherein the amplifier circuit unit is provided with an input applied to the input end. While the current changes, a feedback current is passed through the feedback resistor to the input terminal so that the sum of the input current and the feedback current becomes constant, and the change in the feedback current is output as a voltage change. A differential input / output type amplifier circuit characterized by being configured as follows.