JP2519561Y2 - Photo IC - Google Patents
Photo ICInfo
- Publication number
- JP2519561Y2 JP2519561Y2 JP5737290U JP5737290U JP2519561Y2 JP 2519561 Y2 JP2519561 Y2 JP 2519561Y2 JP 5737290 U JP5737290 U JP 5737290U JP 5737290 U JP5737290 U JP 5737290U JP 2519561 Y2 JP2519561 Y2 JP 2519561Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- collector
- constant voltage
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は外部からの光信号を入力し，その光をフォト
ダイオードで検出して光の強さに応じてハイレベルまた
はローレベルとして出力するフォトICに関し，低電圧で
動作可能なフォトICに関する。[Detailed Description of the Invention] <Industrial Application Field> The present invention inputs an optical signal from the outside, detects the light with a photodiode, and outputs it as a high level or a low level according to the intensity of the light. Photo ICs that can operate at low voltage.
〈従来の技術〉 第２図（ａ），（ｂ）はフォトICの一般的な概念と入
出力特性を示すもので，（ａ）図に示すようにフォトIC
を照射すると光の強弱により（ｂ）図に示すように出力
電圧がハイまたはローレベルに変化する。この様なフォ
トICは例えばシャープ株式会社から型式「IS435」とし
て市販されている。<Prior Art> FIGS. 2 (a) and 2 (b) show the general concept and input / output characteristics of a photo IC. As shown in FIG.
When is irradiated, the output voltage changes to a high level or a low level depending on the intensity of light as shown in FIG. Such a photo IC is commercially available, for example, from Sharp Corporation as a model “IS435”.
〈考案が解決しようとする課題〉 しかしながら，上記従来のフォトICは動作電圧が4.5V
〜17V程度であり，これを乾電池で動作させようとする
場合，市販されている乾電池は容積が大きく重量も重い
ので，装置の電源部の容積が大きくなるとともに重量が
重くなるという問題があった。<Problems to be solved by the invention> However, the above-mentioned conventional photo IC has an operating voltage of 4.5 V.
It is about 17V, and when trying to operate it with a dry battery, the commercially available dry battery has a large volume and a heavy weight, so there was a problem that the volume of the power supply part of the device becomes large and the weight becomes heavy. .
本考案は上記従来技術の問題点に鑑みて成されたもの
で，低電源電圧で駆動可能とし電源の容量や重量を低減
したフォトICを提供することを目的とする。The present invention has been made in view of the above problems of the prior art, and an object thereof is to provide a photo IC which can be driven at a low power supply voltage and which has a reduced capacity and weight of the power supply.
〈課題を解決する為の手段〉 上記課題を解決するための本考案の構成は，定電圧電
源回路（Ａ）と，この定電圧電源回路からの定電圧を入
力して所定の電流（I2）を出力する第１のトランジスタ
（Q1）と，その第１のトランジスタからの出力電流
（I2）によりベース電位が決定されるトランジスタ
（Q2,Q5）からなる第１のカレントミラー回路（B1）
と，前記定電圧を入力して所定の電流（I3）を出力する
第３のトランジスタ（Q3）と，この第３のトランジスタ
に接続されるとともに前記第１のカレントミラー回路
（B1）に流れるトランジスタQ5のコレクタ電流（I4）に
よりベース電位が決定され，一定値以上の電流を出力す
るトランジスタQ4,Q6からなる第２のカレントミラー回
路（B2）と，この第２のカレントミラー回路（B2）に接
続されたフォトダイオード（PD）およびこのフォトダイ
オードを一定電圧にバイアスするダイオード（D1,D2）
と，前記定電圧をバイアスとして入力するとともに前記
第２のカレントミラー回路（B2）からの出力を入力電流
（Iin）とするヒステリシス付電流コンパレータ（Ｃ）
からなることを特徴とするものである。<Means for Solving the Problems> The configuration of the present invention for solving the above problems is a constant voltage power supply circuit (A) and a constant current (I 2 ) Outputting a first transistor (Q 1 ) and a transistor (Q 2 , Q 5 ) whose base potential is determined by the output current (I 2 ) from the first transistor. (B 1 )
And a third transistor (Q 3 ) which inputs the constant voltage and outputs a predetermined current (I 3 ), and the first current mirror circuit (B 1 ) which is connected to the third transistor The base current is determined by the collector current (I 4 ) of the transistor Q 5 flowing through the transistor Q 5 and the second current mirror circuit (B 2 ) including the transistors Q 4 and Q 6 that output a current of a certain value or more, and the second Photodiode (PD) connected to the current mirror circuit (B 2 ) of and the diode (D 1 , D 2 ) that biases this photodiode to a constant voltage
And a current comparator with hysteresis (C) which inputs the constant voltage as a bias and uses the output from the second current mirror circuit (B 2 ) as an input current (Iin)
It is characterized by consisting of.
〈作用〉 定電圧が印加された第１のトランジスタ（Q1）には所
定の電流（I2）が流れ，この電流は第１のカレントミラ
ー回路（B1）のベース電位を決定する。同じく定電圧が
印加された第３のトランジスタ（Q3）には所定の電流
（I3）が流れる。第１のカレントミラー回路（B1）に流
れる電流（I4）は第２のカレントミラー回路（B2）のベ
ース電位を決定し，この第２のカレントミラー回路
（B2）の出力はヒステリシス付き電流コンパレータの入
力電流（Iin）となる。第２のカレントミラー回路
（B2）に接続されたダイオード（D1,D2）はフォトダイ
オード（PD）を一定電圧にバイアスする。<Operation> A predetermined current (I 2 ) flows through the first transistor (Q 1 ) to which a constant voltage is applied, and this current determines the base potential of the first current mirror circuit (B 1 ). Similarly, a predetermined current (I 3 ) flows through the third transistor (Q 3 ) to which a constant voltage is applied. Current flowing through the first current mirror circuit (B 1) (I 4) determines the base potential of the second current mirror circuit (B 2), the output of the second current mirror circuit (B 2) hysteresis It becomes the input current (Iin) of the attached current comparator. The diodes (D 1 , D 2 ) connected to the second current mirror circuit (B 2 ) bias the photodiode (PD) to a constant voltage.
〈実施例〉 以下，本考案を図面に基づいて説明する。第１図は本
考案の一実施例を示す回路構成図である。第１図におい
てＡ部は定電圧電源,B部はフォト電流増幅回路,C部は最
低動作電源が1V程度のコンパレータである。はじめにこ
のコンパレータの動作を第３図を用いて簡単に説明す
る。第３図においてVBIASには定電圧源Ａ部からのバイ
アス電圧が接続され,Iinにはフォト電流増幅回路Ｂから
の出力が入力される。<Embodiment> The present invention will be described below with reference to the drawings. FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention. In FIG. 1, section A is a constant voltage power source, section B is a photocurrent amplifier circuit, and section C is a comparator whose minimum operating power source is about 1V. First, the operation of this comparator will be briefly described with reference to FIG. In FIG. 3, the bias voltage from the constant voltage source A section is connected to V BIAS , and the output from the photocurrent amplifier circuit B is input to Iin.
トランジスタQ11,Q12は互いにベース同士が接続さ
れ，それぞれのエミッタ端子はグランドに接続され,Q11
のコレクタ端子はベースに,Q12のコレクタ端子はQ15の
コレクタ端子に接続されている。トランジスタQ13はエ
ミッタがグランドにベース端子がQ12のコレクタに，コ
レクタがQ17のコレクタに接続されている。トランジス
タQ14はエミッタがグランドにコレクタがQ16のコレクタ
に接続され，ベースは抵抗R14を介してトランジスタQ13
のコレクタに接続されている。トランジスタQ10のエミ
ッタはグランドに接続され，ベースはQ13のコレクタに
接続され，コレクタは抵抗R15を介してVccに接続されて
いる。D11はダイオードでアノードがQ16のコレクタにカ
ソードがQ15のコレクタに接続されている。Transistors Q 11, Q 12 base each other are connected to each other, each of the emitter terminal connected to ground, Q 11
The collector terminal of is connected to the base, and the collector terminal of Q 12 is connected to the collector terminal of Q 15 . Transistor Q 13 has its emitter connected to ground, its base terminal connected to the collector of Q 12 , and its collector connected to the collector of Q 17 . Transistor Q 14 has its emitter connected to ground and its collector connected to the collector of Q 16 , and its base connected to transistor Q 13 via resistor R 14.
Connected to the collector. The emitter of the transistor Q 10 is connected to the ground, base connected to the collector of Q 13, the collector is connected to Vcc via a resistor R 15. D 11 is a diode whose anode is connected to the collector of Q 16 and whose cathode is connected to the collector of Q 15 .
上記構成において定電圧電源回路ＡからQ15〜Q17のベ
ースにバイアス電流が供給され,Vccに接続されたR12とR
13はQ15とQ16に流れるコレクタ電流I11,I12を適当な値
に決定する。Q11,Q12,Q15はコンパレータとしての基本
部分を構成する。Q16とR13で決まるコレクタ電流I12が
ヒステリシスの大きさを決める。また,Q14のベースには
抵抗R14を介してQ13のコレクタ電流が帰還されており，
この帰還される電流の大きさがQ16のコレクタ電流I12を
Q14を介してグランドに流すかダイオードD11を介してQ
12のコレクタに流すかを決めるスイッチとなる。Q13は
コレクタに接続されたQ17の電流源を負荷とする反転増
幅回路,Q10はR15を負荷とする出力段である。In the above configuration, a bias current is supplied from the constant voltage power supply circuit A to the bases of Q 15 to Q 17 , and R 12 and R connected to Vcc are connected.
13 determines the collector currents I 11 and I 12 flowing in Q 15 and Q 16 to appropriate values. Q 11 , Q 12 , and Q 15 form a basic part as a comparator. The collector current I 12 determined by Q 16 and R 13 determines the amount of hysteresis. Also, the collector current of Q 13 is fed back to the base of Q 14 via resistor R 14 .
The magnitude of this fed back current is Q 16 and the collector current I 12 is
Shunt to ground through Q 14 or Q through diode D 11.
It is a switch that decides whether to flow to 12 collectors. Q 13 is an inverting amplifier circuit that loads the current source of Q 17 connected to the collector, and Q 10 is an output stage that loads R 15 .
この様に構成されたコンパレータは次の様に動作す
る。The comparator thus configured operates as follows.
Iinが０のときQ12のベース電流は０なのでオフとなっ
ており,Q13のベースにはQ15のコレクタ電流I11とダイオ
ードD11を通ったQ16のコレクタ電流I12の和I13が流れる
のでオンとなっている。このときQ13のコレクタに抵抗R
14を介して接続されたQ14のベースはQ13の飽和電圧VCE
となるので低くQ14はオフ状態となっている。この状態
でIinが増加していくと,Q12のベース電流IB2（＝Iin/
β，β＝npnトランジスタの電流増幅率）も増加する。
そしてIB2が（I11＋I12）／βに達するとQ12にコレクタ
電流が流れる。この結果,Q12のコレクタ電圧が下がるの
でQ13のベース電位が下がりオフとなる。従ってQ13のコ
レクタの電位が上昇しQ10がオンとなりVoutは下降して
“L"となる。When Iin is 0, the base current of Q 12 is 0, so it is off, and the base of Q 13 is the sum of collector current I 11 of Q 15 and collector current I 12 of Q 16 passing through diode D 11 I 13 Is turned on, so it is turned on. At this time, a resistor R is added to the collector of Q 13.
The base of Q 14 connected through 14 is the saturation voltage V CE of Q 13 .
Therefore, Q 14 is low, so it is off. In this state, as Iin increases, the base current of Q 12 , I B2 (= Iin /
β, β = current amplification factor of npn transistor) also increases.
When I B2 reaches (I 11 + I 12 ) / β, a collector current flows in Q 12 . As a result, the collector voltage of Q 12 drops and the base potential of Q 13 drops and it turns off. Therefore, the collector potential of Q 13 rises, Q 10 turns on, and Vout falls to "L".
Q13のコレクタ電位が上昇するとQ14はオンとなるので
Q16のコレクタ電流I12がQ14に流れ込む。この状態でI13
＝I11となっている。When the collector potential of Q 13 rises, Q 14 turns on.
The collector current I 12 of Q 16 flows into Q 14 . In this state I 13
= I 11 .
次にIinが減少しIB2＝I11/βに達するとQ12のコレク
タ電圧は上昇しQ13がオンになりQ10がオフとなるのでVo
utは上昇し出力は“H"となる。従って第４図に示すヒス
テリシス付電流コンパレータの動作を行わせることがで
きる。Next, when Iin decreases and reaches I B2 = I 11 / β, the collector voltage of Q 12 rises, Q 13 turns on and Q 10 turns off.
ut rises and the output becomes “H”. Therefore, the operation of the current comparator with hysteresis shown in FIG. 4 can be performed.
Ｂ部はフォト電流増幅回路であり，定電圧電源回路Ａ
の出力はＢ部のエミッタが抵抗R3を介して電源（Vcc）
に接続された第１のトランジスタQ1のベースと，エミッ
タが前記電源（Vcc）に接続された第３のトランジスタQ
3のベースに接続されている。Part B is a photocurrent amplifier circuit, and a constant voltage power supply circuit A
The output of is the power supply (Vcc) from the emitter of section B through the resistor R 3.
And a base of a first transistor Q 1 connected to the third transistor Q 1 whose emitter is connected to the power source (Vcc).
Connected to the base of 3 .
Q2は第２のトランジスタであり,Q1のコレクタにコレ
クタとベースが接続され，エミッタがグランドに接続さ
れている。Q5は第５のトランジスタで第４のトランジス
タQ4および第６のトランジスタQ6のベースにコレクタが
接続されベースが第２のトランジスタQ2のベースに，エ
ミッタがグランドに接続されており,Q2とともに第１の
カレントミラー回路を構成している。Q 2 is a second transistor, whose collector and base are connected to the collector of Q 1 and whose emitter is connected to the ground. Q 5 is a fifth transistor whose collector is connected to the bases of the fourth transistor Q 4 and the sixth transistor Q 6, whose base is connected to the base of the second transistor Q 2 , and whose emitter is connected to the ground. Together with 2 , the first current mirror circuit is configured.
第４のトランジスタQ4のエミッタは第３のトランジス
タQ3のコレクタに接続され，ベースとコレクタが接続さ
れている。第６のトランジスタQ6のベースは第４のトラ
ンジスタQ4のベースに接続されエミッタが第４のトラン
ジスタQ4のエミッタに接続されており，第４のトランジ
スタQ4とともに第２のカレントミラー回路を構成してい
る。D1,D2は順方向に接続され，アノードが第３のトラ
ンジスタQ3のコレクタにカソードがグランドに接続され
た第１のダイオードD1および第２のダイオードD2であ
る。PDは第４のトランジスタQ4のコレクタにカソードが
接続され，アノードがグランドに接続されたフォトダイ
オードである。The emitter of the fourth transistor Q 4 is connected to the collector of the third transistor Q 3 , and the base and collector are connected. The base of the transistor Q 6 of the sixth and the emitter connected to the base of the fourth transistor Q 4 is connected to the fourth emitter of transistor Q 4, the second current mirror circuit together with the fourth transistor Q 4 I am configuring. D 1 and D 2 are a forward diode, a first diode D 1 and a second diode D 2 whose anode is connected to the collector of the third transistor Q 3 and whose cathode is connected to the ground. The PD is a photodiode whose cathode is connected to the collector of the fourth transistor Q 4 and whose anode is connected to the ground.
次に動作について説明する。 Next, the operation will be described.
定電圧電源回路Ａ内のpnpトランジスタQaのコレクタ
電流I1はnpnトランジスタQbのhFEが充分大きいとすると
11＝VBE1/R2（VBE1＝Qbのベース−エミッタ間電圧）と
なる。従って電源電圧Vccが変化してもVBE1の変化は小
さいため,I1は電源電圧の変化に対して比較的に安定で
ある。このQaのベースは1V程度の駆動電圧で動作するヒ
ステリシス付電流コンパレータのバイアスに接続するこ
とにより電流コンパレータの基準電流を作っている。ヒ
ステリシス付電流コンパレータＣは先に説明したように
入力電流Iinの増大，減少を基準電流Iref（VccとQ15,R
12,Q16,R13により決定されるI13）と比較してIinがIref
よりも小さいときはハイレベル“H"を出力しIrefより大
きいときはローレベル“L"を出力する。Assuming that the collector current I 1 of the pnp transistor Qa in the constant voltage power supply circuit A is sufficiently large h FE of the npn transistor Qb.
1 1 = V BE1 / R 2 (V BE1 = Qb base-emitter voltage). Therefore, even if the power supply voltage Vcc changes, the change in V BE1 is small, and I 1 is relatively stable with respect to the change in power supply voltage. The base of this Qa is connected to the bias of the current comparator with hysteresis that operates at a drive voltage of about 1 V to create the reference current of the current comparator. As described above, the current comparator with hysteresis C increases or decreases the input current Iin by changing the reference current Iref (Vcc and Q 15 , R
Iin is Iref compared to I 13 ), which is determined by 12 , Q 16 , R 13.
When it is smaller than Iref, it outputs high level "H", and when it is larger than Iref, it outputs low level "L".
次に，フォト電流増幅回路の動作について説明する。
Qaのベースにベースが接続されたQ1にはコレクタ電流I2
が流れ，このI2はQ1のエミッタとVcc間に接続された抵
抗R3を適当な値に選択することにより調整する。Next, the operation of the photocurrent amplifier circuit will be described.
The collector current I 2 is applied to Q 1 whose base is connected to the base of Qa.
This I 2 is adjusted by selecting an appropriate value for the resistor R 3 connected between the emitter of Q 1 and Vcc.
第２のトランジスタQ2と第５のトランジスタQ5で構成
される第１のカレントミラー回路B1のベース電位は前記
I2の大きさにより決定され，このベース電位によりQ5の
コレクタ電流I4が決定される。そして，このコレクタ電
流I4は第４のトランジスタQ4と第６のトランジスタQ6で
構成される第２のカレントミラー回路B2のベース電位を
決定する。これらQ4,Q6のエミッタ面積比を1:nとし，フ
ォトダイオードPDに流れる電流をIpとするとQ6に流れる
電流Iinは Iin＝ｎ（Ip＋I4） により決定されることになる（但しpnpトランジスタのh
FEは充分大きなものとする）。ここで，フォト電流は小
さいためｎを１より大きくすることによりフォト電流を
大きくすることができる。また,I4を流しているのはIp
＝０のときにもIinが０にならないようにするためであ
り，このことにより電流コンパレータの動作速度が遅く
ならない様にしている。Iinがフォト電流により変化
し，これを電流コンパレータでIrefと比較することによ
り“H"または“L"の出力を得ることができる。The base potential of the first current mirror circuit B 1 composed of the second transistor Q 2 and the fifth transistor Q 5 is
It is determined by the magnitude of I 2 , and this base potential determines the collector current I 4 of Q 5 . The collector current I 4 determines the base potential of the second current mirror circuit B 2 composed of the fourth transistor Q 4 and the sixth transistor Q 6 . The emitter area ratio of Q 4, Q 6 1: is n, the current Iin flowing through the current flowing in the photodiode PD to Q 6 When Ip will be determined by Iin = n (Ip + I 4 ) ( where pnp Transistor h
FE should be large enough). Here, since the photocurrent is small, the photocurrent can be increased by making n larger than 1. In addition, I 4 is flowing Ip
This is to prevent Iin from becoming 0 even when = 0, which prevents the operation speed of the current comparator from slowing down. Iin changes due to the photocurrent, and by comparing this with Iref by the current comparator, the output of "H" or "L" can be obtained.
なお，第4,第６のトランジスタQ4,Q6のエミッタに接
続されたダイオードD1,D2はエミッタを2VBFにクランプ
することによりフォトダイオードPDを一定電圧（VBE
0.6）にバイアスしている。The diodes D 1 and D 2 connected to the emitters of the fourth and sixth transistors Q 4 and Q 6 clamp the emitters to 2V BF to keep the photodiode PD at a constant voltage (V BE
0.6).
また，第３のトランジスタQ3のコレクタ電流I3からQ4
とQ6のエミッタに流れる電流を引いた残りがD1,D2に流
れる電流となる。Also, the collector currents I 3 to Q 4 of the third transistor Q 3
And the remaining current after subtracting the current flowing in the emitter of Q 6 becomes the current flowing in D 1 and D 2 .
また，電流コンパレータの最小動作電圧は VBE＋2VCEsat（トランジスタの飽和電圧）でありおよ
そ1Vである。The minimum operating voltage of the current comparator is V BE + 2V CE sat (transistor saturation voltage), which is approximately 1V.
本実施例に示すフォトIcではVccが2VBE＋VCEsatより
大きければすべてのトランジスタおよびダイオードが動
作する。従って最小動作電圧は2VBE＋VCEsatあればよ
く，およそ1.3Vである。In the photo Ic shown in this embodiment, if Vcc is larger than 2V BE + V CE sat, all transistors and diodes operate. Therefore, the minimum operating voltage is 2V BE + V CE sat, which is about 1.3V.
なお，本実施例のトランジスタはnpnの代りにpnpをpn
pの代りにnpnを用いてもよい（但しその場合はVccとグ
ランドを逆に配置する） 〈考案の効果〉 以上，実施例とともに具体的に説明したように本考案
によれば，定電圧電源回路（Ａ）と，この定電圧電源回
路からの定電圧を入力して所定の電流（I2）を出力する
第１のトランジスタ（Q1）と，この第１のトランジスタ
からの出力電流（I2）によりベース電位が決定されるト
ランジスタ（Q2,Q5）からなる第１のカレントミラー回
路（B1）と，前記定電圧を入力して所定の電流（I3）を
出力する第３のトランジスタ（Q3）と，この第３のトラ
ンジスタに接続されるとともに前記第１のカレントミラ
ー回路（B1）に流れるトランジスタQ5のコレクタ電流
（I4）によりベース電位が決定され，一定値以上の電流
を出力するトランジスタQ4,Q6からなる第２のカレント
ミラー回路（B2）と，この第２のカレントミラー回路
（B2）に接続されたフォトダイオード（PD）およびこの
フォトダイオードを一定電圧にバイアスするダイオード
（D1,D2）と，前記定電圧をバイアスとして入力すると
ともに前記第２のカレントミラー回路（B2）からの出力
を入力電流（Iin）とするヒステリシス付電流コンパレ
ータ（Ｃ）とでフォトICを構成した。In the transistor of this embodiment, pnp is replaced by pnp instead of npn.
npn may be used instead of p (However, in that case, Vcc and ground are arranged in reverse) <Effect of device> As described above in detail with the embodiments, according to the present invention, the constant voltage power supply is provided. The circuit (A), a first transistor (Q 1 ) which inputs a constant voltage from the constant voltage power supply circuit and outputs a predetermined current (I 2 ), and an output current (I 1 ) from the first transistor (Q 1 ). 2 ) A first current mirror circuit (B 1 ) consisting of transistors (Q 2 , Q 5 ) whose base potential is determined by the second and a third current mirror circuit (B 1 ) for inputting the constant voltage and outputting a predetermined current (I 3 ). Transistor (Q 3 ) and the collector current (I 4 ) of the transistor Q 5 connected to this third transistor and flowing in the first current mirror circuit (B 1 ) determine the base potential, and From the transistors Q 4 and Q 6 that output the above current The second current mirror circuit (B 2 ), the photodiode (PD) connected to the second current mirror circuit (B 2 ) and the diode (D 1 , D 2 that biases the photodiode to a constant voltage. ) And a current comparator with hysteresis (C) which receives the constant voltage as a bias and uses the output from the second current mirror circuit (B 2 ) as an input current (Iin).
その結果、フォトICを例えば1.3V程度で駆動可能とな
り、市販の単３電池１個で動作させることができ，電源
の容量や重量を低減したフォトICを提供するすることが
できる。As a result, the photo IC can be driven at, for example, about 1.3 V, can be operated by one commercially available AA battery, and a photo IC with a reduced power supply capacity and weight can be provided.
第１図は本考案の一実施例を示す回路構成図，第２図は
フォトICの一般的な概念と出力を示す図，第３図は一般
的なヒステリシスコンパレータの回路構成図，第４図は
ヒシテリシス付電流コンパレータの動作を示す図であ
る。 Ａ……定電圧回路,B……フォト電流増幅回路,C……ヒス
テリシス付電流コンパレータ。Q1〜Q6,,Q10〜Q17,Qa,Qb
……トランジスタ,R1〜R3,R12〜R15……抵抗,D1,D2,D11
……ダイオード,PD……フォトダイオード,B1……第１の
カレントミラー回路,B2……第２のカレントミラー回
路。FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing a general concept and output of a photo IC, FIG. 3 is a circuit configuration diagram of a general hysteresis comparator, and FIG. FIG. 6 is a diagram showing an operation of a current comparator with hysteresis. A: constant voltage circuit, B: photo current amplifier circuit, C: current comparator with hysteresis. Q 1 ~ Q 6 ,, Q 10 ~ Q 17 , Qa, Qb
...... Transistor, R 1 ~ R 3 ,, R 12 ~ R 15 ...... Resistor, D 1 ,, D 2 ,, D 11
…… Diode, PD …… Photodiode, B 1 …… First current mirror circuit, B 2 …… Second current mirror circuit.
Claims (1)
回路からの定電圧を入力して所定の電流（I2）を出力す
る第１のトランジスタ（Q1）と，この第１のトランジス
タからの出力電流（I2）によりベース電位が決定される
トランジスタ（Q2,Q5）からなる第１のカレントミラー
回路（B1）と，前記定電圧を入力して所定の電流（I3）
を出力する第３のトランジスタ（Q3）と，この第３のト
ランジスタに接続されるとともに前記第１のカレントミ
ラー回路（B1）に流れるトランジスタQ5のコレクタ電流
（I4）によりベース電位が決定され，一定値以上の電流
を出力するトランジスタQ4,Q6からなる第２のカレント
ミラー回路（B2）と，この第２のカレントミラー回路
（B2）に接続されたフォトダイオード（PD）およびこの
フォトダイオードを一定電圧にバイアスするダイオード
（D1,D2）と，前記定電圧をバイアスとして入力すると
ともに前記第２のカレントミラー回路（B2）からの出力
を入力電流（Iin）とするヒステリシス付電流コンパレ
ータ（Ｃ）からなることを特徴とするフォトIC。1. A constant voltage power supply circuit (A), a first transistor (Q 1 ) which inputs a constant voltage from the constant voltage power supply circuit and outputs a predetermined current (I 2 ), and the first transistor (Q 1 ). A first current mirror circuit (B 1 ) composed of transistors (Q 2 , Q 5 ) whose base potential is determined by the output current (I 2 ) from the transistor of ( 1 ), and a predetermined current ( I 3 )
The base potential of the third transistor (Q 3 ) for outputting the current and the collector current (I 4 ) of the transistor Q 5 connected to the third transistor and flowing in the first current mirror circuit (B 1 ) A second current mirror circuit (B 2 ) consisting of the transistors Q 4 and Q 6 that output a current that is determined and exceeds a certain value, and a photodiode (PD) connected to this second current mirror circuit (B 2 ). ) And a diode (D 1 , D 2 ) for biasing the photodiode to a constant voltage, and the constant voltage is input as a bias and the output from the second current mirror circuit (B 2 ) is input current (Iin). A photo IC characterized by comprising a current comparator (C) with hysteresis.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5737290U JP2519561Y2 (en) | 1990-05-31 | 1990-05-31 | Photo IC |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5737290U JP2519561Y2 (en) | 1990-05-31 | 1990-05-31 | Photo IC |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0419832U JPH0419832U (en) | 1992-02-19 |
| JP2519561Y2 true JP2519561Y2 (en) | 1996-12-04 |
Family
ID=31582017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5737290U Expired - Fee Related JP2519561Y2 (en) | 1990-05-31 | 1990-05-31 | Photo IC |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2519561Y2 (en) |
-
1990
- 1990-05-31 JP JP5737290U patent/JP2519561Y2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0419832U (en) | 1992-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0563111U (en) | Low voltage current mirror circuit | |
| JPS6365166B2 (en) | ||
| US4937515A (en) | Low supply voltage current mirror circuit | |
| JP3192295B2 (en) | Optical receiver | |
| JP2519561Y2 (en) | Photo IC | |
| US6903609B2 (en) | Operational amplifier | |
| JP2533201B2 (en) | AM detection circuit | |
| EP0343731A2 (en) | Unity-gain current-limiting circuit | |
| JPH077337A (en) | Bipolarity voltage/current converting circuit | |
| JPS6123689B2 (en) | ||
| JPH0653756A (en) | Current mirror circuit | |
| JP2002084149A (en) | Transimpedance circuit | |
| JPH0413692Y2 (en) | ||
| US6456162B1 (en) | Operational amplifier with offset voltage centering, and low-voltage compatible | |
| JP2003058262A (en) | Bias circuit | |
| JP3097048B2 (en) | Peak current hold circuit | |
| JPH0749541Y2 (en) | Transistor switch circuit | |
| JP3443266B2 (en) | Constant voltage circuit | |
| JPS6246326Y2 (en) | ||
| JPH0352031Y2 (en) | ||
| JP2623954B2 (en) | Variable gain amplifier | |
| JP2604497B2 (en) | Multiple output power supply circuit | |
| JP2661138B2 (en) | Current amplifier circuit | |
| JP2599429Y2 (en) | Photoelectric conversion circuit | |
| KR960005180Y1 (en) | Automatic balance level control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |