JP2517002Y2 - Package for storing semiconductor devices - Google Patents

Package for storing semiconductor devices

Info

Publication number
JP2517002Y2
JP2517002Y2 JP1989051155U JP5115589U JP2517002Y2 JP 2517002 Y2 JP2517002 Y2 JP 2517002Y2 JP 1989051155 U JP1989051155 U JP 1989051155U JP 5115589 U JP5115589 U JP 5115589U JP 2517002 Y2 JP2517002 Y2 JP 2517002Y2
Authority
JP
Japan
Prior art keywords
package
positioning
lead
plan
positioning member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1989051155U
Other languages
Japanese (ja)
Other versions
JPH02142538U (en
Inventor
定 加治佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1989051155U priority Critical patent/JP2517002Y2/en
Publication of JPH02142538U publication Critical patent/JPH02142538U/ja
Application granted granted Critical
Publication of JP2517002Y2 publication Critical patent/JP2517002Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、四角形状の絶縁基体を有し、この内部に
半導体素子が収納される半導体素子収納用パッケージに
関し、特にこのパッケージの位置決め構造に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a semiconductor element housing package having a rectangular insulating substrate in which semiconductor elements are housed, and more particularly to a positioning structure for the package. .

〔従来の技術〕[Conventional technology]

半導体素子収納用パッケージとして、パッケージ本体
から水平方向外部に突出したリード端子を有するフラッ
トタイプのパッケージがある。このようなフラットタイ
プのパッケージを基板上にはんだ付けする場合、基板上
のパターンに予めはんだを供給し、前記リード端子をこ
のパターンに位置決めし、加熱、加圧してはんだ付けを
行うようにしている。
2. Description of the Related Art As a package for housing a semiconductor element, there is a flat type package having a lead terminal protruding horizontally outward from the package body. When such a flat type package is soldered on a substrate, solder is supplied in advance to a pattern on the substrate, the lead terminals are positioned in this pattern, and heating and pressing are performed for soldering. .

リード端子がパッケージから下方に突出し、このリー
ド端子を基板上のソケットに差し込んでパッケージをセ
ットするタイプのものにおいては、その位置決めも容易
であるが、前記のようなフラットタイプのパッケージで
は、基板上での位置決めが困難である。一方、最近の高
密度、高速化に伴いリード端子の数が増え、またピッチ
も小さくなってきているので、パッケージを実装する際
に、その位置決めを正確に、かつ容易に行えることが要
求されてきている。
In the type in which the lead terminal projects downward from the package and the lead terminal is inserted into the socket on the board to set the package, the positioning is easy, but in the flat type package as described above, Positioning is difficult. On the other hand, as the number of lead terminals has increased and the pitch has become smaller with the recent trend toward higher density and higher speed, it is required that the positioning be accurate and easy when mounting the package. ing.

そこで、特開昭61−20392号公報等に示されるよう
に、パッケージに凹凸またはノッチを設け、これにより
位置決めする方法が提供されている。
Therefore, as disclosed in Japanese Patent Laid-Open No. 61-20392, there is provided a method in which a package is provided with irregularities or notches and the positioning is performed by this.

〔考案が解決しようとする課題〕[Problems to be solved by the device]

前記のような従来の位置決め方法は、パッケージや電
子部品本体裏面に位置決め用のノッチを設けて行うもの
である。しかし、このような方法では、パッケージ本体
とリード端子とがずれて固着された場合、リード端子と
基板との位置関係もずれてしまい、正確な位置決めを行
うことができない。
The conventional positioning method as described above is performed by providing a notch for positioning on the back surface of the package or electronic component body. However, in such a method, when the package body and the lead terminal are fixed by being displaced, the positional relationship between the lead terminal and the substrate is also displaced, and accurate positioning cannot be performed.

また、フラットタイプのパッケージをソケットに挿入
するような方式のものでは、位置決め用のノッチ等は設
けられていない。また、パッケージ本体を構成するセラ
ミック等の外周部をソケット側の凹部に挿入して位置決
めするものもあるが、このような構成では高い精度で位
置決めを行うことができない。
Further, in a system in which a flat type package is inserted into a socket, a notch for positioning or the like is not provided. Further, there is also one in which the outer peripheral portion of the ceramic or the like that constitutes the package body is inserted into the recessed portion on the socket side for positioning, but such a configuration cannot perform positioning with high accuracy.

また、このようなフラットタイプのパッケージをソケ
ットにセットする場合、リード端子と、このリード端子
が挿入される溝との間にはある程度の余裕(隙間)が設
けられている。したがって、パッケージをソケットにセ
ットした状態で搬送すると、パッケージがガタつき、衝
撃等でリード端子が曲がってしまうという問題がある。
特に、最近では、パッケージの大型化とともに、装置全
体の小型化によるリード端子の細,薄化が進み、細くか
つ薄いリード端子で、重くなったパッケージ本体をソケ
ットの中で支えなければならなくなってきており、リー
ド端子が搬送中に曲がるという問題が生じやすくなって
いる。
Further, when such a flat type package is set in a socket, a certain amount of clearance (gap) is provided between the lead terminal and the groove into which the lead terminal is inserted. Therefore, when the package is conveyed in a state of being set in the socket, there is a problem that the package rattles and the lead terminals are bent due to impact or the like.
In particular, in recent years, as the size of the package has become larger and the lead terminals have become thinner and thinner due to the miniaturization of the entire device, it has become necessary to support the heavy package body in the socket with thin and thin lead terminals. As a result, the problem that the lead terminals bend during transportation tends to occur.

この考案の目的は、パッケージ実装時の位置決めが正
確かつ容易になり、またパッケージをソケットにセット
したときにリード端子の曲がり等を防止することができ
る半導体素子収納用パッケージを提供することにある。
An object of the present invention is to provide a package for accommodating a semiconductor element, which can be accurately and easily positioned when the package is mounted and which can prevent the lead terminals from bending when the package is set in a socket.

〔課題を解決するための手段〕[Means for solving the problem]

本考案にかかる半導体素子収納用パッケージは、絶縁
基板と複数個のリード端子と位置決め部材とを備えてい
る。絶縁基板は、上面外周部にリード端子を固着させる
複数のパッドと、少なくとも1対の対角線上の上面角部
に位置決め部材を固着させるメタライズ層とが形成され
ており平面視四角形状に構成されている。複数個のリー
ド端子は、平面視絶縁基体の外周縁より大きな内周辺を
有し後工程で除去される四角形状の外枠部の内周辺から
平面視内側方向に延設されている。位置決め部材は、外
枠部材の少なくとも1対の対角線上の角部から平面視内
側方向に延設され後工程で除去されるダミーリード先端
に支持され絶縁基体上に重ね合わされるとき位置決め用
孔が絶縁基体より平面視外側に突出するように配置され
ている。
A semiconductor device housing package according to the present invention includes an insulating substrate, a plurality of lead terminals, and a positioning member. The insulating substrate has a plurality of pads for fixing lead terminals to the outer peripheral portion of the upper surface and at least a pair of metallized layers for fixing positioning members to the corners of the diagonally upper surface. There is. The plurality of lead terminals have an inner periphery that is larger than the outer periphery of the insulating substrate in plan view and extend inward in plan view from the inner periphery of a rectangular outer frame portion that is removed in a later step. The positioning member extends from the at least one pair of diagonal corners of the outer frame member inward in plan view, is supported by the dummy lead tips removed in a later step, and has a positioning hole when superposed on the insulating substrate. It is arranged so as to project outward from the insulating base in a plan view.

この考案においては、パッケージ本体を構成する絶縁
基体の対角線上の角部に位置決め部材が固着されてい
る。したがって、パッケージを基板上に直接装着する場
合は、前記位置決め部材に位置決め用の孔を形成すると
ともに、基板上に位置決め用のピンを設けておく。そし
て、前記位置決め部材の孔に基板上のピンを挿入しなが
らパッケージを装着すれば、精度良く、かつ容易に位置
決めを行うことができる。このとき、位置決め部材をリ
ードフレームの一部によって形成することにより、リー
ド端子と位置決め部材が精度よく位置決めされ、たとえ
ばパッケージに位置ずれが起こっても、リード端子と基
板との位置関係がずれることはない。
In this invention, the positioning member is fixed to the diagonal corners of the insulating base body forming the package body. Therefore, when the package is directly mounted on the substrate, the positioning member is provided with the positioning holes and the positioning pins are provided on the substrate. Then, if the package is mounted while inserting the pins on the substrate into the holes of the positioning member, the positioning can be performed accurately and easily. At this time, by forming the positioning member by a part of the lead frame, the lead terminal and the positioning member are accurately positioned, and even if the package is displaced, for example, the positional relationship between the lead terminal and the substrate is not displaced. Absent.

また、パッケージをソケットに挿入する場合には、ソ
ケットの内側角部に前記パッケージ側の位置決め部材が
係合する凹部を設けておけば、これにより位置決めが容
易にかつ正確に行えるとともに、この位置決め部材によ
ってパッケージを保持することも可能となり、リード端
子の曲がり等を防止することができる。
Further, when the package is inserted into the socket, if a recessed portion that engages with the positioning member on the package side is provided at an inner corner of the socket, the positioning can be performed easily and accurately, and the positioning member This makes it possible to hold the package and prevent bending of the lead terminals.

〔実施例〕〔Example〕

第1図は本考案の一実施例による半導体素子収納用パ
ッケージを示す。このパッケージは、セラミックにより
形成された絶縁基体としてのパッケージ本体1を有して
いる。このパッケージ本体1は、平面ほぼ正方形状に形
成されており、その中央部には上方に突出する四角形状
の立壁部2が形成されている。この立壁部2には、シー
ルリング3を介して図示しない蓋が取り付けられるよう
になっている。立壁部2の内部には、半導体素子を収納
するための空所4が設けられている。パッケージ本体1
の4辺外周部には、第1図及びその一部拡大図である第
3図で示すように、リード端子6をはんだ付けするため
のパッド(メタライズ層)5が形成されている。このパ
ッド5は、パッケージ本体内部に埋設されたメタライズ
層を介して、このパッケージ本体内部に収納される半導
体素子と電気的に接続されるようになっている。そし
て、このパッド5に複数のリード端子6が固着されてい
る。また、パッケージ本体1の4つの角部には、それぞ
れ位置決め部材7がメタライズ層8を介して固着されて
いる。この位置決め部材7のほぼ中央部には、位置決め
用の孔9が形成されている。
FIG. 1 shows a package for housing a semiconductor device according to an embodiment of the present invention. This package has a package body 1 as an insulating base made of ceramic. The package main body 1 is formed in a substantially square shape in a plane, and a quadrangular standing wall portion 2 protruding upward is formed in a central portion thereof. A lid (not shown) is attached to the standing wall portion 2 via a seal ring 3. A space 4 for accommodating a semiconductor element is provided inside the standing wall 2. Package body 1
Pads (metallized layers) 5 for soldering the lead terminals 6 are formed on the outer peripheral portions of the four sides, as shown in FIG. 1 and a partially enlarged view of FIG. The pad 5 is electrically connected to a semiconductor element housed inside the package body through a metallization layer embedded inside the package body. A plurality of lead terminals 6 are fixed to the pad 5. Positioning members 7 are fixed to the four corners of the package body 1 via metallized layers 8, respectively. A positioning hole 9 is formed substantially in the center of the positioning member 7.

第2図に、リード端子6を構成するリードフレーム10
を示す。リードフレム10は、コバール、鉄−ニッケル42
合金等の薄板をプレス等によって形成してなるものであ
る。この図に示すように、リード端子6及び位置決め部
材7は1枚のリードフレーム10によって形成されてお
り、位置決め部材7はダミーリード11によってリードフ
レーム10の外枠部12に連結されている。このリードフレ
ーム10のリード端子6形成部及び位置決め部材7形成部
は、パッド5やメタライズ層8を介してパッケージ本体
1に固着される。その後、外枠部12を切断するととも
に、第3図の一点鎖線A,Bで示すように位置決め部材7
からダミーリード11を切断して、第1図に示すようなパ
ッケージを構成する。その後、リード端子6を所定の形
状に成形する(第4図参照)。
FIG. 2 shows a lead frame 10 that constitutes the lead terminal 6.
Indicates. Reedflem 10 is Kovar, iron-nickel 42
A thin plate of alloy or the like is formed by pressing or the like. As shown in this figure, the lead terminal 6 and the positioning member 7 are formed by one lead frame 10, and the positioning member 7 is connected to the outer frame portion 12 of the lead frame 10 by a dummy lead 11. The lead terminal 6 forming portion and the positioning member 7 forming portion of the lead frame 10 are fixed to the package body 1 via the pad 5 and the metallized layer 8. After that, the outer frame portion 12 is cut, and the positioning member 7 is cut as shown by the chain lines A and B in FIG.
Then, the dummy leads 11 are cut to form a package as shown in FIG. Then, the lead terminal 6 is formed into a predetermined shape (see FIG. 4).

このような構成になるパッケージを基板に取り付ける
場合は、第4図に示すように、まず基板15に位置決め用
のピン16を立設しておく。そして、このピン16と位置決
め部材7の孔9とを位置決めし、ピン16に位置決め部材
7の孔9を挿入しながらパッケージを基板15上に載置す
る。そして、リード端子6の外周部を、基板15上に形成
されたパターン状にはんだ付けする。
When the package having such a structure is attached to the substrate, first, the positioning pins 16 are provided upright on the substrate 15, as shown in FIG. Then, the pin 16 and the hole 9 of the positioning member 7 are positioned, and the package is placed on the substrate 15 while inserting the hole 9 of the positioning member 7 into the pin 16. Then, the outer peripheral portion of the lead terminal 6 is soldered in a pattern formed on the substrate 15.

このような本実施例では、位置決め部材7はダミーリ
ード11を介してリード端子6と一体化されているため、
リード端子6と位置決め部材7とが高精度に位置決めさ
れている。したがって、位置決め部材7と基板15上とを
位置決めすれば、リード端子6と基板15(基板上のパタ
ーン)との位置決めも精度良く行うことができる。ま
た、リードフレーム10の固着時に、パッケージ本体1と
リード端子6が位置ずれを起こしたような場合にも、リ
ード端子6と位置決め部材7とが高精度に位置決めされ
ているので、リード端子6と基板15との位置関係がずれ
ることはない。パッケージ本体1の4つの角部にはメタ
ライズ層8が設けられているため、リード端子6をパッ
ド5に固着する際に、同時に位置決め部材7をメタライ
ズ層8に固着することができ、作業を単純化することが
できる。
In this embodiment, since the positioning member 7 is integrated with the lead terminal 6 via the dummy lead 11,
The lead terminal 6 and the positioning member 7 are positioned with high accuracy. Therefore, if the positioning member 7 and the board 15 are positioned, the lead terminals 6 and the board 15 (pattern on the board) can be positioned with high accuracy. In addition, even if the package body 1 and the lead terminal 6 are misaligned when the lead frame 10 is fixed, the lead terminal 6 and the positioning member 7 are positioned with high accuracy, so The positional relationship with the substrate 15 does not shift. Since the metallization layers 8 are provided at the four corners of the package body 1, when the lead terminals 6 are fixed to the pads 5, the positioning member 7 can be fixed to the metallization layers 8 at the same time, which simplifies the work. Can be converted.

そしてさらに、パッケージを基板15上に実装したと
き、位置決め部材7とピン16によってパッケージ本体1
の位置が固定されるので、リード端子6自体に負担がか
かることはなく、リード端子6の曲がり、外れを防止す
ることができる。
Further, when the package is mounted on the substrate 15, the positioning member 7 and the pins 16 allow the package body 1 to move.
Since the position is fixed, the lead terminal 6 itself is not burdened, and the lead terminal 6 can be prevented from bending and coming off.

〔他の実施例〕[Other Examples]

(a)前記実施例では、パッケージを基板15上に直接固
着する場合について説明したが、パッケージを基板上の
ソケットにセットする場合にも同様に本考案を適用する
ことができる。第5図にこの場合の例を示す。
(A) In the above embodiment, the case where the package is directly fixed on the substrate 15 has been described, but the present invention can be similarly applied to the case where the package is set in the socket on the substrate. FIG. 5 shows an example of this case.

この第5図に示す実施例では、パッケージ1がセット
されるソケット20が基板上に載置されている。なお、パ
ッケージの構造については、リード端子6がフラット形
状である点が前記実施例と異なるが、その他の点は同様
である。ソケット20には、パッケージ本体1を支持する
ための凹部(図示せず)が形成されているとともに、こ
の外周部に、リード端子6が挿入される溝22が形成され
ている。また、パッケージ本体1を支持する4つの角部
には、位置決め部材7が係合する凹部21が形成されてい
る。
In the embodiment shown in FIG. 5, the socket 20 in which the package 1 is set is placed on the substrate. Regarding the structure of the package, the lead terminal 6 has a flat shape, which is different from the above-described embodiment, but the other points are the same. A recess (not shown) for supporting the package body 1 is formed in the socket 20, and a groove 22 into which the lead terminal 6 is inserted is formed in the outer peripheral portion. In addition, recesses 21 with which the positioning member 7 engages are formed at the four corners that support the package body 1.

そして、パッケージをこのソケット20にセットする際
は、パッケージの位置決め部材7をソケット20の凹部21
に係合させて、パッケージをソケット20内に挿入する。
When the package is set in the socket 20, the positioning member 7 of the package is set in the recess 21 of the socket 20.
And the package is inserted into the socket 20.

このような実施例では、位置決め部材7とソケット20
側の凹部21によって容易に位置決めを行うことができる
とともに、位置決め部材7と凹部21との係合によってパ
ッケージ本体1の横方向のずれを防止することができ
る。したがって、ソケット20内にパッケージ1をセット
した状態で搬送しても、パッケージ1がずれることはな
く、リード端子6が曲がったり、外れたりするようなこ
ともない。
In such an embodiment, the positioning member 7 and the socket 20
Positioning can be easily performed by the concave portion 21 on the side, and the lateral displacement of the package body 1 can be prevented by the engagement between the positioning member 7 and the concave portion 21. Therefore, even if the package 1 is conveyed while being set in the socket 20, the package 1 is not displaced, and the lead terminals 6 are not bent or come off.

(b)前記実施例では、パッケージ本体1の4つの角部
のそれぞれに位置決め部材7を設けたが、この位置決め
部材7は、少なくとも対角線上の2つの角部に設けられ
ていればよく、必ずしも4つの角部に設けられている必
要はない。
(B) In the above embodiment, the positioning member 7 is provided at each of the four corners of the package body 1. However, the positioning member 7 may be provided at least at two corners on a diagonal line, and is not necessarily required. It need not be provided at the four corners.

(c)前記実施例では、パッケージ本体1の4辺それぞ
れにリード端子6が設けられた場合について説明した
が、2方向にリード端子が突出して設けられているよう
なパッケージにも同様に本考案を適用することができ
る。
(C) In the above embodiment, the case where the lead terminals 6 are provided on each of the four sides of the package body 1 has been described, but the present invention is similarly applied to a package in which the lead terminals are provided so as to project in two directions. Can be applied.

〔考案の効果〕[Effect of device]

このように本考案では、少なくとも1対の位置決め部
材を絶縁基体の対角線上の角部に固着したので、パッケ
ージの位置合わせが、正確かつ容易になり、パッケージ
を実装する際の自動化を容易にすることができる。ま
た、この位置決め部材を基板上のピン等に固定させるこ
とによって、パッケージの位置ずれを防止することがで
き、リード端子の曲がり等を防止することができる。
As described above, in the present invention, since at least one pair of positioning members are fixed to the diagonal corners of the insulating substrate, the positioning of the package becomes accurate and easy, and the automation of mounting the package is facilitated. be able to. Further, by fixing this positioning member to a pin or the like on the substrate, it is possible to prevent the displacement of the package and prevent bending of the lead terminals.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の一実施例による半導体素子収納用パッ
ケージの平面図、第2図はこのパッケージに用いられる
リードフレームの平面図、第3図はパッケージ本体にリ
ードフレームを固着した際の一部拡大図、第4図は前記
半導体素子収納用パッケージを基板上に実装した際の正
面図、第5図は前記半導体素子収納用パッケージをソケ
ット内にセットした際の平面図である。 1……パッケージ本体、4……空所、6……リード端
子、7……位置決め部材、9……位置決め用孔、10……
リードフレーム、11……ダミーリード、15……基板、16
……位置決め用ピン、20……ソケット、21……位置決め
用凹部。
FIG. 1 is a plan view of a package for housing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a plan view of a lead frame used in this package, and FIG. 3 is a plan view showing a lead frame fixed to a package body. FIG. 4 is an enlarged view of a part, FIG. 4 is a front view of the semiconductor element housing package mounted on a substrate, and FIG. 5 is a plan view of the semiconductor element housing package set in a socket. 1 ... Package body, 4 ... Space, 6 ... Lead terminal, 7 ... Positioning member, 9 ... Positioning hole, 10 ...
Lead frame, 11 …… Dummy lead, 15 …… Board, 16
...... Positioning pins, 20 ...... Sockets, 21 ...... Positioning recesses.

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of utility model registration request] 【請求項1】外部基板の所定位置に突出されるピンに位
置決め用孔が挿通されて絶縁基体が前記外部基板に位置
決めされる半導体素子収納用パッケージであって、 上面外周部にリード端子を固着させる複数個のパッド
と、少なくとも1対の対角線上の上面角部に位置決め部
材を固着させるメタライズ層とが形成された平面視四角
形状の絶縁基体と、 平面視前記絶縁基体の外周縁より大きな内周辺を有し後
工程で除去される四角形状の外枠部の内周辺から平面視
内側方向に延設された複数個のリード端子と、 前記外枠部材の少なくとも1対の対角線上の角部から平
面視内側方向に延設され後工程で除去されるダミーリー
ド先端に支持され前記絶縁基体上に重ね合わされるとき
前記位置決め用孔が前記絶縁基体より平面視外側に突出
するように配置される位置決め部材と、 を備える半導体素子収納用パッケージ。
1. A semiconductor element housing package in which a positioning hole is inserted into a pin projecting at a predetermined position of an external board to position an insulating substrate on the external board, and a lead terminal is fixed to an outer peripheral portion of an upper surface. An insulating base having a quadrangular shape in plan view, in which a plurality of pads and a metallization layer for fixing a positioning member to at least one pair of diagonal upper surface corners are formed; A plurality of lead terminals extending inward in plan view from the inner periphery of a rectangular outer frame portion having a periphery and removed in a later step; and at least one pair of diagonal corner portions of the outer frame member. So that the positioning hole projects outward from the insulating base in a plan view when the positioning hole is supported by a tip of a dummy lead that is extended inward in a plan view and is supported by a tip of a dummy lead and superposed on the insulating base. For housing semiconductor chip package comprising a positioning member that is location, the.
JP1989051155U 1989-04-28 1989-04-28 Package for storing semiconductor devices Expired - Lifetime JP2517002Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989051155U JP2517002Y2 (en) 1989-04-28 1989-04-28 Package for storing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989051155U JP2517002Y2 (en) 1989-04-28 1989-04-28 Package for storing semiconductor devices

Publications (2)

Publication Number Publication Date
JPH02142538U JPH02142538U (en) 1990-12-04
JP2517002Y2 true JP2517002Y2 (en) 1996-11-13

Family

ID=31570338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989051155U Expired - Lifetime JP2517002Y2 (en) 1989-04-28 1989-04-28 Package for storing semiconductor devices

Country Status (1)

Country Link
JP (1) JP2517002Y2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5794952U (en) * 1980-12-01 1982-06-11
JPS6151849A (en) * 1984-08-21 1986-03-14 Toshiba Corp Flat package type integrated circuit element
JP2506989Y2 (en) * 1988-06-03 1996-08-14 新光電気工業株式会社 Package for high frequency devices

Also Published As

Publication number Publication date
JPH02142538U (en) 1990-12-04

Similar Documents

Publication Publication Date Title
US5643835A (en) Process for manufacturing and mounting a semiconductor device leadframe having alignment tabs
JPH11289024A (en) Semiconductor device and manufacture thereof
KR970067801A (en) Semiconductor device and manufacturing method thereof
US5728601A (en) Process for manufacturing a single in-line package for surface mounting
JPH10242374A (en) Semiconductor device
JP2517002Y2 (en) Package for storing semiconductor devices
JP3656861B2 (en) Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device
JP4577686B2 (en) Semiconductor device and manufacturing method thereof
JPH0126111Y2 (en)
JP2687493B2 (en) Surface mount structure of semiconductor device
JPH05259372A (en) Hibrid ic
JP2003051562A (en) Semiconductor device
JP2003123922A (en) Connecting structure for semiconductor device and socket or mounted board
JP2000357757A (en) Semiconductor device and electronic circuit device
JP2593416Y2 (en) IC socket for chip substrate
JP3170033B2 (en) Electronic circuit device
JPH05327161A (en) Electronic circuit module
JPH09184850A (en) Method for mounting semiconductor acceleration sensor on substrate
JPH0631723Y2 (en) Semiconductor device
JP2536568B2 (en) Lead frame
JP2885285B1 (en) Integrated circuit package
JP2818700B2 (en) Semiconductor device
JPS59117139A (en) Semiconductor device
JPH038366A (en) Package for semiconductor device
JPH10284673A (en) Thin package substrate for semiconductor element

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term