JP2515944B2 - Ceramic package and method of manufacturing the same - Google Patents
Ceramic package and method of manufacturing the sameInfo
- Publication number
- JP2515944B2 JP2515944B2 JP4077242A JP7724292A JP2515944B2 JP 2515944 B2 JP2515944 B2 JP 2515944B2 JP 4077242 A JP4077242 A JP 4077242A JP 7724292 A JP7724292 A JP 7724292A JP 2515944 B2 JP2515944 B2 JP 2515944B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- thin film
- resin layer
- layer
- film resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、セラミック基板上に信
号ラインを有する薄膜樹脂層を設けてなるセラミックパ
ッケージに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic package in which a thin film resin layer having signal lines is provided on a ceramic substrate.
【０００２】[0002]
【従来の技術】従来から、セラミック基板上に単層また
は多層の信号ラインをなす配線層を設けてなるセラミッ
クパッケージは、種々のものが知られている。このセラ
ミックパッケージは、通常、セラミック基板上にスクリ
ーン印刷により配線層と絶縁層を形成し、これを焼成す
ることにより、あるいはこれらの工程を繰り返すことに
より得ることができるが、装置が大がかりで、手間のか
かる問題があった。一方、例えば、絶縁層としてのポリ
イミドまたは樹脂からなる薄膜基板の表裏面に銅の配線
をしたチップを搭載する部材（いわゆるＴＡＢ：Tape A
utomated Bonding）も知られており、これをセラミック
基板と組み合わせて上記問題を無くそうとする試みもな
されている。2. Description of the Related Art Conventionally, various types of ceramic packages are known in which a wiring layer forming a single-layer or multi-layer signal line is provided on a ceramic substrate. This ceramic package can be usually obtained by forming a wiring layer and an insulating layer on a ceramic substrate by screen printing and firing them, or by repeating these steps. There was a problem that took up. On the other hand, for example, a member for mounting a chip having copper wiring on the front and back surfaces of a thin film substrate made of polyimide or resin as an insulating layer (so-called TAB: Tape A
Utomated Bonding) is also known, and attempts have been made to combine it with a ceramic substrate to eliminate the above problems.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、セラミ
ック基板とＴＡＢ部材とを組み合わせてセラミックパッ
ケージを作製しようとすると、ＴＡＢ部材がチップ搭載
のみの機能しか有していないため、チップ搭載部以外の
部分は依然として従来法で配線層を形成しなければなら
ない問題があった。また、セラミック基板とＴＡＢ部材
との間で電気的導通をとるため導通リードを設けている
が、両者が別体で位置決めが難しいため、セラミック基
板のビアとＴＡＢ部材のビアとのすべてが重なるように
精度良く接合することが困難な問題があった。However, when a ceramic package is manufactured by combining the ceramic substrate and the TAB member, the TAB member has only the function of mounting the chip. There was still a problem that the wiring layer had to be formed by the conventional method. In addition, a conductive lead is provided in order to establish electrical conduction between the ceramic substrate and the TAB member, but since it is difficult to position them separately, it is necessary that the via of the ceramic substrate and the via of the TAB member all overlap. However, there was a problem that it was difficult to join them accurately.
【０００４】本発明の目的は上述した課題を解決して、
セラミック基板と薄膜樹脂層との位置決め精度が良好な
セラミックパッケージおよびこれを簡単に製造する方法
を提供しようとするものである。The object of the present invention is to solve the above-mentioned problems,
An object of the present invention is to provide a ceramic package having good positioning accuracy between the ceramic substrate and the thin film resin layer, and a method for easily manufacturing the ceramic package.
【０００５】[0005]
【課題を解決するための手段】本発明のセラミックパッ
ケージは、薄膜の樹脂層の表面に信号ラインとなる金属
配線層を、裏面全体に金属グランドプレーン層を有し、
金属配線層を表裏導通させる導通ビア用の孔を開けてな
る薄膜樹脂層と、前記金属配線層との導通用の金属ピン
と前記グランドプレーン層との導通用の金属パッドとを
表面に設けてなるセラミック基板とを、前記薄膜樹脂層
の導通ビア用の孔に前記セラミック基板の金属ピンを挿
通させた状態で接合した構造を有することを特徴とする
ものであり、またその製造方法は、セラミック基板の金
属ピンを設けるべき面に金属箔をろう付けし、この金属
箔をフォトリソエッチングすることにより、所定の位置
に金属ピンを設け、この金属ピンを薄膜樹脂層の導通ビ
ア用の孔に挿通させて接合することを特徴とするもので
ある。A ceramic package of the present invention has a metal wiring layer serving as a signal line on the surface of a thin resin layer and a metal ground plane layer on the entire back surface.
A thin film resin layer having holes for conductive vias for electrically connecting the metal wiring layer to the front and back, a metal pin for conduction with the metal wiring layer, and a metal pad for conduction with the ground plane layer are provided on the surface. The ceramic substrate has a structure in which it is joined in a state in which a metal pin of the ceramic substrate is inserted into a hole for a conductive via of the thin-film resin layer, and a manufacturing method thereof is a ceramic substrate. Brazing a metal foil on the surface where the metal pin of (3) should be provided, and photolithographically etching this metal foil, provide a metal pin at a predetermined position, and insert this metal pin into the hole for the conductive via of the thin film resin layer. It is characterized by joining together.
【０００６】[0006]
【作用】上述した構成において、セラミック基板の表面
全体に薄膜樹脂層を設けているため、セラミック基板上
に他の配線層や絶縁層を設ける必要がないとともに、セ
ラミック基板と薄膜樹脂層とを接合する際、セラミック
基板に設けた金属ピンを薄膜樹脂層に設けた導通用の孔
に挿通させているため、簡単かつ精度良くセラミック基
板と薄膜樹脂層との間の位置決めを行うことができる。
また、薄膜樹脂層の裏面のほぼ全面に金属製のグランド
プレーン層を設けているため、そのシールド効果によ
り、高周波数の信号でも安定した状態で使用することが
できる。In the above structure, since the thin film resin layer is provided on the entire surface of the ceramic substrate, it is not necessary to provide any other wiring layer or insulating layer on the ceramic substrate, and the ceramic substrate and the thin film resin layer are joined together. At this time, since the metal pin provided on the ceramic substrate is inserted through the conduction hole provided in the thin film resin layer, the ceramic substrate and the thin film resin layer can be positioned easily and accurately.
Further, since the metal ground plane layer is provided on almost the entire back surface of the thin film resin layer, it is possible to stably use even a high frequency signal due to its shielding effect.
【０００７】[0007]
【実施例】図１は本発明のセラミック基板上に薄膜樹脂
層を設けてなるセラミックパッケージの一例の構造を示
す図であり、図１（ａ）は薄膜樹脂層を、図１（ｂ）は
セラミック基板をそれぞれ示している。まず、図１
（ａ）に示す薄膜樹脂層１は、ポリイミド等からなる厚
さ３０μｍ程度の薄膜の樹脂層２と、この樹脂層２の表
面に設けた信号ラインを形成する銅等の金属からなり厚
さが１５μｍ程度の金属配線層３と、この樹脂層２の裏
面のほぼ全体に設けた銅等の金属からなり厚さが１５μ
ｍ程度のグランドプレーン層４と、信号ラインとなる金
属配線層３を表裏銅通させる導通ビア用の直径１００μ
ｍ程度の孔５とから構成されている。金属配線層３の孔
５と接続する部分では、図１（ａ）に示すように、金属
配線層３が孔５を介して裏面までつながっている。FIG. 1 is a view showing the structure of an example of a ceramic package in which a thin film resin layer is provided on a ceramic substrate of the present invention. FIG. 1 (a) shows the thin film resin layer and FIG. 1 (b) shows Each of the ceramic substrates is shown. First, FIG.
The thin film resin layer 1 shown in (a) is composed of a thin film resin layer 2 made of polyimide or the like and having a thickness of about 30 μm, and a metal such as copper forming a signal line provided on the surface of the resin layer 2 and having a thickness of The metal wiring layer 3 having a thickness of about 15 μm and a metal such as copper provided on almost the entire back surface of the resin layer 2 have a thickness of 15 μm.
100 μm diameter for a conductive via that allows the ground plane layer 4 of about m and the metal wiring layer 3 to be a signal line to pass through the front and back copper
It is composed of a hole 5 of about m. In the portion of the metal wiring layer 3 connected to the hole 5, the metal wiring layer 3 is connected to the back surface through the hole 5 as shown in FIG.
【０００８】また、図１（ｂ）に示すセラミック基板１
１は、薄膜樹脂層１の導通ビア用の孔５の位置に対応し
て設けた金属配線層３との導通用および薄膜樹脂層１と
の位置決め用の銅等からなる高さ１００μｍ程度の金属
製のピン１２と、薄膜樹脂層１のグランドプレーン層４
との導通をとる金属製のパッド１３とを、セラミック素
体１４の表面に設けて構成されている。セラミック素体
１４のピン１２およびパッド１３に対応する位置には、
電気的導通をとるためのビア１５を設けている。また、
必要に応じて、図１（ｂ）に示すように、パッド１３の
高さまで樹脂層１６を設けると、接合の際に段差がつか
ないため好ましい。Also, the ceramic substrate 1 shown in FIG.
Reference numeral 1 denotes a metal having a height of about 100 μm, which is made of copper or the like for conducting with the metal wiring layer 3 and for positioning with respect to the thin film resin layer 1, which is provided corresponding to the position of the hole 5 for conducting via of the thin film resin layer 1. Made pin 12 and ground plane layer 4 of thin film resin layer 1
A metal pad 13 for establishing electrical continuity with is provided on the surface of the ceramic body 14. At the positions corresponding to the pins 12 and the pads 13 of the ceramic body 14,
A via 15 is provided for electrical connection. Also,
If necessary, it is preferable to provide the resin layer 16 up to the height of the pad 13 as shown in FIG.
【０００９】上述した図１（ａ）に示した薄膜樹脂層１
と図１（ｂ）に示したセラミック基板１１とを、薄膜樹
脂層１のビア用の孔５にセラミック基板１１のピン１２
を挿通させた状態で、孔５内の金属配線層３とピン１２
との間およびグランドプレーン層４とパッド１３との間
を、Au-Sn 共晶半田等を使用して半田付けすることによ
り、接合している。この際、孔５とピン１２との組合せ
がセラミックパッケージとして多数あるため、薄膜樹脂
層１とセラミック基板１１との位置決めを正確に行うこ
とができる。The thin film resin layer 1 shown in FIG.
And the ceramic substrate 11 shown in FIG. 1B in the holes 5 for the vias in the thin film resin layer 1 and the pins 12 of the ceramic substrate 11.
With the metal wiring layer 3 and the pin 12 in the hole 5 inserted.
And the ground plane layer 4 and the pad 13 are joined by soldering using Au—Sn eutectic solder or the like. At this time, since there are many combinations of the holes 5 and the pins 12 in the ceramic package, the thin film resin layer 1 and the ceramic substrate 11 can be accurately positioned.
【００１０】図２は上述した薄膜樹脂層１をさらに詳細
に説明するための図であり、図２（ａ）は薄膜樹脂層１
の表面を、図２（ｂ）は薄膜樹脂層１の裏面をそれぞれ
示している。図２に示す本発明の薄膜樹脂層１はセラミ
ック基板１１と同じ大きさを有しており、そのため、図
２（ａ）に示すように信号ラインを形成する金属配線層
３および導通ビア用の孔５のすべてを表面に設けること
ができるとともに、図２（ｂ）に示すように裏面のほぼ
全面に金属製のグランドプレーン層４を設けることがで
きる。そのため、薄膜樹脂層１とセラミック基板１１と
を接合すると、金属配線層３とセラミック基板１１との
間のほぼ全面にわたってグランドプレーン層４が存在
し、シールドの役目をしている。なお、ＩＣチップ等を
載置する部分は薄膜樹脂層１に窓２１を開けて金属配線
層３の端部が窓２１中に突出するよう構成しており、こ
の構造は従来のＴＡＢ部材と同一の構造をとっている。FIG. 2 is a view for explaining the above-mentioned thin film resin layer 1 in more detail, and FIG. 2 (a) shows the thin film resin layer 1.
2B shows the back surface of the thin film resin layer 1. The thin-film resin layer 1 of the present invention shown in FIG. 2 has the same size as the ceramic substrate 11, and therefore, as shown in FIG. 2A, for the metal wiring layer 3 forming the signal line and the conductive via. All the holes 5 can be provided on the front surface, and the metal ground plane layer 4 can be provided on almost the entire back surface as shown in FIG. 2B. Therefore, when the thin-film resin layer 1 and the ceramic substrate 11 are joined together, the ground plane layer 4 is present over almost the entire surface between the metal wiring layer 3 and the ceramic substrate 11 and serves as a shield. The portion on which the IC chip or the like is mounted is configured such that the window 21 is opened in the thin film resin layer 1 so that the end of the metal wiring layer 3 projects into the window 21. This structure is the same as that of the conventional TAB member. It has the structure of.
【００１１】図３は本発明のセラミックパッケージの製
造方法におけるピン１２の形成法を説明するための図で
ある。まず、図３（ａ）に示すように、表面にビア１５
を有するセラミック基板１１上に、銅等からなる厚さ
０．０５〜０．３ｍｍの金属箔２２を、活性金属ろう材
２３を使用したろう付けにより接合して、図３（ｂ）に
示すような接合体を得る。ここで、活性金属ろう材とし
ては、金属成分の合計重量に対して、５〜15重量％のＣ
ｕ粉末と５〜１５重量％のＳｎ粉末と残部がＡｇ−Ｃｕ
−Ｔｉ合金粉末およびアクリルバインダと溶剤から成
り、かつＡｇ−Ｃｕ−Ｔｉ合金中のＴｉが１〜１０重量
％であるものが好適に用いられる。この活性金属ろう材
を、接合部に塗布し、真空炉中で金属とセラミックスの
接合を行なう。次に、レジスト膜を使用したフォトリソ
エッチングにより、図３（ｃ）に示すように、所定の位
置にピン１２を設けている。金属箔２２が銅の場合はエ
ッチングを塩化鉄で実施することができ、また、エッチ
ング後に若干残っている金属箔２２はブラスト処理によ
り除去することができる。FIG. 3 is a diagram for explaining a method of forming the pins 12 in the method of manufacturing the ceramic package of the present invention. First, as shown in FIG. 3A, the via 15 is formed on the surface.
3B, a metal foil 22 made of copper or the like and having a thickness of 0.05 to 0.3 mm is joined by brazing using an active metal brazing material 23, as shown in FIG. 3B. Get a good joint. Here, as the active metal brazing material, 5 to 15% by weight of C based on the total weight of the metal components is used.
u powder, 5 to 15 wt% Sn powder, and the balance Ag-Cu
A powder containing -Ti alloy powder, an acrylic binder and a solvent, and having 1 to 10% by weight of Ti in the Ag-Cu-Ti alloy is preferably used. This active metal brazing material is applied to the joint, and the metal and the ceramic are joined in a vacuum furnace. Next, the pin 12 is provided at a predetermined position by photolithography using a resist film, as shown in FIG. When the metal foil 22 is copper, the etching can be performed with iron chloride, and the metal foil 22 slightly left after etching can be removed by blasting.
【００１２】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変形、変更が可能である。例え
ば、上述した実施例では、セラミック基板を内部が多層
構造のものとして説明したが、単一のセラミック基板で
も本発明を有効に応用できることはいうまでもない。ま
た、上述した実施例では、セラミック基板上に一層の薄
膜樹脂層しか接合しなかったが、同様の方法で二層以上
の薄膜樹脂層を接合できることはいうまでもない。The present invention is not limited to the above-described embodiments, but various modifications and changes can be made. For example, in the above-described embodiments, the ceramic substrate is described as having a multilayer structure inside, but it goes without saying that the present invention can be effectively applied to a single ceramic substrate. Further, in the above-mentioned embodiment, only one thin film resin layer was bonded on the ceramic substrate, but it goes without saying that two or more thin film resin layers can be bonded by the same method.
【００１３】[0013]
【発明の効果】以上の説明から明らかなように、本発明
によれば、セラミック基板の表面全体に薄膜樹脂層を設
けているため、セラミック基板上に他の配線層や絶縁層
を設ける必要がないとともに、セラミック基板と薄膜樹
脂層とを接合する際、セラミック基板に設けた金属ピン
を薄膜樹脂層に設けた導通用の孔に挿通させているた
め、簡単かつ精度良くセラミック基板と薄膜樹脂層との
間の位置決めを行うことができる。また、薄膜樹脂層の
裏面のほぼ全面に金属製のグランドプレーン層を設けて
いるため、そのシールド効果により、高周波数の信号で
も安定した状態で使用することができる。その結果、良
好な特性のセラミックパッケージを簡単に得ることがで
きる。As apparent from the above description, according to the present invention, since the thin film resin layer is provided on the entire surface of the ceramic substrate, it is necessary to provide another wiring layer or insulating layer on the ceramic substrate. In addition, when joining the ceramic substrate and the thin film resin layer, the metal pins provided on the ceramic substrate are inserted into the holes for conduction provided in the thin film resin layer, so that the ceramic substrate and the thin film resin layer can be easily and accurately. Positioning between and can be performed. Further, since the metal ground plane layer is provided on almost the entire back surface of the thin film resin layer, it is possible to stably use even a high frequency signal due to its shielding effect. As a result, it is possible to easily obtain a ceramic package having good characteristics.
【図１】本発明のセラミック基板上に薄膜樹脂層を設け
てなるセラミックパッケージの一例の構造を示す図であ
る。FIG. 1 is a diagram showing a structure of an example of a ceramic package in which a thin film resin layer is provided on a ceramic substrate of the present invention.
【図２】本発明の薄膜樹脂層をさらに詳細に説明するた
めの図である。FIG. 2 is a diagram for explaining the thin film resin layer of the present invention in more detail.
【図３】本発明のセラミックパッケージの製造方法にお
けるピンの形成法を説明するための図である。FIG. 3 is a diagram for explaining a pin forming method in the ceramic package manufacturing method of the present invention.
１ 薄膜樹脂層 ２ 樹脂層 ３ 金属配線層 ４ グランドプレーン層 ５ 孔 １１ セラミック基板 １２ ピン １３ パッド １４ セラミック素体 １５ ビア １６ 樹脂層 ２３ 活性金属ろう材 DESCRIPTION OF SYMBOLS 1 thin film resin layer 2 resin layer 3 metal wiring layer 4 ground plane layer 5 hole 11 ceramic substrate 12 pin 13 pad 14 ceramic element body 15 via 16 resin layer 23 active metal brazing material
Claims (2)
金属配線層を、裏面全体に金属グランドプレーン層を有
し、金属配線層を表裏導通させる導通ビア用の孔を開け
てなる薄膜樹脂層と、前記金属配線層との導通用の金属
ピンと前記グランドプレーン層との導通用の金属パッド
とを表面に設けてなるセラミック基板とを、前記薄膜樹
脂層の導通ビア用の孔に前記セラミック基板の金属ピン
を挿通させた状態で接合した構造を有することを特徴と
するセラミックパッケージ。1. A thin film resin having a metal wiring layer serving as a signal line on the surface of a thin film resin layer and a metal ground plane layer on the entire back surface, and having holes for conductive vias for conducting the metal wiring layer from front to back. Layer, a ceramic substrate provided with a metal pin for conduction with the metal wiring layer and a metal pad for conduction with the ground plane layer on the surface, the ceramic substrate in a hole for a conduction via of the thin film resin layer. A ceramic package having a structure in which a metal pin of a substrate is inserted and joined together.
面に金属箔をろう付けし、この金属箔をフォトリソエッ
チングすることにより、所定の位置に金属ピンを設け、
この金属ピンを薄膜樹脂層の導通ビア用の孔に挿通させ
て接合することにより請求項１記載のパッケージを得る
ことを特徴とするセラミックパッケージの製造方法。2. A metal pin is provided at a predetermined position by brazing a metal foil on a surface of the ceramic substrate on which the metal pin is to be provided, and photolithographically etching the metal foil.
A method for manufacturing a ceramic package, wherein the package according to claim 1 is obtained by inserting the metal pin into a hole for a conductive via of the thin film resin layer and bonding the metal pin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4077242A JP2515944B2 (en) | 1992-03-31 | 1992-03-31 | Ceramic package and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4077242A JP2515944B2 (en) | 1992-03-31 | 1992-03-31 | Ceramic package and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283557A JPH05283557A (en) | 1993-10-29 |
| JP2515944B2 true JP2515944B2 (en) | 1996-07-10 |
Family
ID=13628397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4077242A Expired - Lifetime JP2515944B2 (en) | 1992-03-31 | 1992-03-31 | Ceramic package and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515944B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190037134A (en) * | 2017-09-28 | 2019-04-05 | 니혼도꾸슈도교 가부시키가이샤 | Wiring substrate for electronic component inspection apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3340350B2 (en) * | 1997-04-18 | 2002-11-05 | 富士通株式会社 | Thin film multilayer substrate and electronic device |
| CN112449488A (en) * | 2019-09-05 | 2021-03-05 | 华为技术有限公司 | Circuit board and electronic equipment |
-
1992
- 1992-03-31 JP JP4077242A patent/JP2515944B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190037134A (en) * | 2017-09-28 | 2019-04-05 | 니혼도꾸슈도교 가부시키가이샤 | Wiring substrate for electronic component inspection apparatus |
| KR102164081B1 (en) * | 2017-09-28 | 2020-10-12 | 니혼도꾸슈도교 가부시키가이샤 | Wiring substrate for electronic component inspection apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05283557A (en) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262477B1 (en) | Ball grid array electronic package | |
| US6312791B1 (en) | Multilayer ceramic substrate with anchored pad | |
| JP2982450B2 (en) | Film carrier semiconductor device and method of manufacturing the same | |
| JPH10256429A (en) | Semiconductor package | |
| JP2515944B2 (en) | Ceramic package and method of manufacturing the same | |
| JPH07231050A (en) | Chip package, chip carrier and manufacture thereof, circuit board terminal electrode and formation thereof, and chip package mounted body | |
| JPH05144971A (en) | Structure of chip carrier | |
| JP3470852B2 (en) | Wiring board and its manufacturing method | |
| JPH08191128A (en) | Electronic device | |
| JP3510743B2 (en) | Wiring connection structure and electronic component using the same | |
| JPS63283051A (en) | Substrate for hybrid integrated circuit device | |
| JPS6189693A (en) | Printed circuit board module | |
| JPS6136962A (en) | Package for electronic circuit | |
| JPH10335547A (en) | Electronic circuit device and its manufacture | |
| JP3339964B2 (en) | Surface mount type crystal oscillator and manufacturing method thereof | |
| JP3881542B2 (en) | Wiring board | |
| JP3808358B2 (en) | Wiring board | |
| JP2917932B2 (en) | Semiconductor package | |
| JPS58105587A (en) | Circuit board | |
| JPH10242322A (en) | Semiconductor package | |
| JPS634690A (en) | Thick film hybrid integrated circuit substrate | |
| JP2636785B2 (en) | Semiconductor device mounting method | |
| JP3174975B2 (en) | Electronic component mounting equipment | |
| JP3722737B2 (en) | Wiring board | |
| JPS59165446A (en) | Integrated circuit structure |