JP2513722B2 - 薄膜トランジスタマトリクスの製造方法 - Google Patents
薄膜トランジスタマトリクスの製造方法Info
- Publication number
- JP2513722B2 JP2513722B2 JP23008287A JP23008287A JP2513722B2 JP 2513722 B2 JP2513722 B2 JP 2513722B2 JP 23008287 A JP23008287 A JP 23008287A JP 23008287 A JP23008287 A JP 23008287A JP 2513722 B2 JP2513722 B2 JP 2513722B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- bus line
- exposed
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔概 要〕 本発明は薄膜トランジスタマトリクスの製造方法に関
し、 交差する２つのバスライン間の絶縁性を損なうことな
く、製造工程を簡単化することを目的とし、 透明絶縁性基板上に所定のパターンを有する不透明導
電層からなるゲートバスラインを形成した後、ゲート絶
縁膜と動作半導体層とチャネル保護絶縁膜とを積層し、
次いで該チャネル保護絶縁膜上にイメージリバーサルフ
ォトレジスト膜を形成し、次いで該イメージリバーサル
フォトレジスト膜の、前記ゲートバスラインと後工程で
形成するドレインバスラインとの交差部が形成される領
域を露光し、しかる後リバーサルベークを施して、前記
交差部形成領域上に被露光部を形成し、次いで前記イメ
ージリバーサルフォトレジスト膜の未露光部に対して、
前記透明絶縁性基板の背面から露光を施して、前記ゲー
トバスラインの上層部に未露光部を形成した後、前記イ
メージリバーサルフォトレジスト膜に現像処理を施し
て、前記被露光部と未露光部からなるレジストパターン
を形成し、次いで該レジストパターンをマスクとして前
記チャネル保護絶縁膜の露出部をエッチングして前記動
作半導体層を露出させ、該露出した動作半導体層上にソ
ース電極及びドレイン電極用の導電層を形成した後、該
レジストパターンの除去とともにその上に付着した電極
形成に不要な導電層をリフトオフするとともに、前記ゲ
ート電極上のチャネル保護絶縁膜及び交差部形成領域の
チャネル保護絶縁膜を露出させ、次いで露出したゲート
電極上の前記チャネル保護絶縁膜及びその両側に形成し
た前記導電層上にソース電極及びドレイン電極形成用の
レジスト膜、同じく露出した前記交差部形成領域のチャ
ネル保護絶縁膜上にレジスト膜をそれぞれ形成した後、
これらのレジスト膜をマスクとして該導電層の露出部を
エッチングし、次いで前記各レジスト膜を除去してソー
ス電極及びドレイン電極を形成し、次いで該レジスト膜
の除去により露出した前記交差部形成領域のチャネル保
護絶縁膜上を横切るように前記ドレイン電極と接続され
るドレインバスラインを形成する、構成とした。
し、 交差する２つのバスライン間の絶縁性を損なうことな
く、製造工程を簡単化することを目的とし、 透明絶縁性基板上に所定のパターンを有する不透明導
電層からなるゲートバスラインを形成した後、ゲート絶
縁膜と動作半導体層とチャネル保護絶縁膜とを積層し、
次いで該チャネル保護絶縁膜上にイメージリバーサルフ
ォトレジスト膜を形成し、次いで該イメージリバーサル
フォトレジスト膜の、前記ゲートバスラインと後工程で
形成するドレインバスラインとの交差部が形成される領
域を露光し、しかる後リバーサルベークを施して、前記
交差部形成領域上に被露光部を形成し、次いで前記イメ
ージリバーサルフォトレジスト膜の未露光部に対して、
前記透明絶縁性基板の背面から露光を施して、前記ゲー
トバスラインの上層部に未露光部を形成した後、前記イ
メージリバーサルフォトレジスト膜に現像処理を施し
て、前記被露光部と未露光部からなるレジストパターン
を形成し、次いで該レジストパターンをマスクとして前
記チャネル保護絶縁膜の露出部をエッチングして前記動
作半導体層を露出させ、該露出した動作半導体層上にソ
ース電極及びドレイン電極用の導電層を形成した後、該
レジストパターンの除去とともにその上に付着した電極
形成に不要な導電層をリフトオフするとともに、前記ゲ
ート電極上のチャネル保護絶縁膜及び交差部形成領域の
チャネル保護絶縁膜を露出させ、次いで露出したゲート
電極上の前記チャネル保護絶縁膜及びその両側に形成し
た前記導電層上にソース電極及びドレイン電極形成用の
レジスト膜、同じく露出した前記交差部形成領域のチャ
ネル保護絶縁膜上にレジスト膜をそれぞれ形成した後、
これらのレジスト膜をマスクとして該導電層の露出部を
エッチングし、次いで前記各レジスト膜を除去してソー
ス電極及びドレイン電極を形成し、次いで該レジスト膜
の除去により露出した前記交差部形成領域のチャネル保
護絶縁膜上を横切るように前記ドレイン電極と接続され
るドレインバスラインを形成する、構成とした。
本発明は薄膜トランジスタマトリクスの製造方法に関
する。
する。
従来の自己整合工程を含むａ−Si TFTマトリクスの
製造方法においては、ゲートバスラインとドレインバス
との交差部絶縁膜を、第2A図，第2B図，第2C図の（ａ）
〜（ｍ）に示す如く有機絶縁膜を別途形成し構成してい
た。なお上記第2A図〜第2C図を総称して第２図と略記す
る。
製造方法においては、ゲートバスラインとドレインバス
との交差部絶縁膜を、第2A図，第2B図，第2C図の（ａ）
〜（ｍ）に示す如く有機絶縁膜を別途形成し構成してい
た。なお上記第2A図〜第2C図を総称して第２図と略記す
る。
以下第２図を参照して従来の製造方法を説明する。
先ずガラス基板１のような透明絶縁性基板上にゲート
バスライン（ゲート電極を含む）２を所定のパターンに
従って形成する〔同図（ａ）参照〕。次いでその上にSi
N（窒化シリコン）層3,a−Si（アモルファスシリコン）
層4,SiO2（二酸化シリコン）層５を積層する〔同図
（ｂ）参照〕。
バスライン（ゲート電極を含む）２を所定のパターンに
従って形成する〔同図（ａ）参照〕。次いでその上にSi
N（窒化シリコン）層3,a−Si（アモルファスシリコン）
層4,SiO2（二酸化シリコン）層５を積層する〔同図
（ｂ）参照〕。
次いでその上にポジ型のレジスト膜６を形成し〔同図
（ｃ）参照〕し、更にこのレジスト膜６をガラス基板１
の背面から露光して〔同図（ｄ）参照〕、ゲートバスラ
イン２に自己整合したレジストパターン６′を形成し、
これを現像処理してゲートバスライン２の上層部に上記
レジストパターン６′を残留させる〔同図（ｅ）参
照〕。
（ｃ）参照〕し、更にこのレジスト膜６をガラス基板１
の背面から露光して〔同図（ｄ）参照〕、ゲートバスラ
イン２に自己整合したレジストパターン６′を形成し、
これを現像処理してゲートバスライン２の上層部に上記
レジストパターン６′を残留させる〔同図（ｅ）参
照〕。
次いで上記レジストパターン６′をマスクとして、上
記SiO2層５の露出部を除去し、ゲートバスライン２上を
被覆するSiO2層５を形成する〔同図（ｆ）参照〕。次い
で上記レジストパターン６′を残したまま、コンタクト
層となるn+a−Si層９とその上に導電層のTi層10を積層
〔同図（ｇ）参照〕した後、上記レジストパターン６′
を除去する〔同図（ｈ）参照〕。
記SiO2層５の露出部を除去し、ゲートバスライン２上を
被覆するSiO2層５を形成する〔同図（ｆ）参照〕。次い
で上記レジストパターン６′を残したまま、コンタクト
層となるn+a−Si層９とその上に導電層のTi層10を積層
〔同図（ｇ）参照〕した後、上記レジストパターン６′
を除去する〔同図（ｈ）参照〕。
次いで再びレジスト膜11を所定のパターンに従って形
成し〔同図（ｉ）参照〕、このレジスト膜11をマスクと
して上記Ti層10およびn+a−Si層９の露光部を除去する
〔同図（ｊ）参照〕。
成し〔同図（ｉ）参照〕、このレジスト膜11をマスクと
して上記Ti層10およびn+a−Si層９の露光部を除去する
〔同図（ｊ）参照〕。
本工程で形成されたSiO2層５とａ−Si層４は、自己整
合法で形成したパターンであるため、ゲートバスライン
２より幅が狭くなっている。そのため、本工程終了後、
直ちにドレインバスラインを形成すると、ドレインバス
ラインとゲートバスラインとの間をSiN層３のみで絶縁
することとなり、絶縁耐圧上問題が生じる。
合法で形成したパターンであるため、ゲートバスライン
２より幅が狭くなっている。そのため、本工程終了後、
直ちにドレインバスラインを形成すると、ドレインバス
ラインとゲートバスラインとの間をSiN層３のみで絶縁
することとなり、絶縁耐圧上問題が生じる。
そこでポリイミド樹脂を塗布してポリイミド膜21を形
成し〔同図（ｋ）参照〕、これをパターニングしてゲー
トバスライン２とドレインバスラインとの交差部に、膜
厚の厚いポリイミド膜21を形成する〔同図（１）参
照〕。このポリイミド膜21はゲートバスライン２の側面
を完全に被覆するよう、バスラインの幅方向の両側には
み出したパターンとする。
成し〔同図（ｋ）参照〕、これをパターニングしてゲー
トバスライン２とドレインバスラインとの交差部に、膜
厚の厚いポリイミド膜21を形成する〔同図（１）参
照〕。このポリイミド膜21はゲートバスライン２の側面
を完全に被覆するよう、バスラインの幅方向の両側には
み出したパターンとする。
次いでITO膜12を所定のパターンに従って選択的に形
成する。本工程により画素電極Ｅとともに、ゲートバス
ライン２に交差するドレインバスラインDBが形成され
る。
成する。本工程により画素電極Ｅとともに、ゲートバス
ライン２に交差するドレインバスラインDBが形成され
る。
以上のようにしてゲートバスライン２とドレインバス
ラインDBとの交差部に、両者間を絶縁する厚いポリイミ
ド膜21を形成しているので、ゲートバスライン２とドレ
インバスラインDB間の距離が大きくなり、短絡発生が十
分に防止される。
ラインDBとの交差部に、両者間を絶縁する厚いポリイミ
ド膜21を形成しているので、ゲートバスライン２とドレ
インバスラインDB間の距離が大きくなり、短絡発生が十
分に防止される。
しかし、上記従来の製造方法は２つのバスライン間の
交差部を被覆する絶縁膜形成のためのフォトリソグラフ
ィ工程〔上記第１図（ｋ）〜（ｍ）〕を必要とするな
ど、製造工程が複雑であって必ずしも製造容易とは言い
難く、また２つのバスライン間を絶縁する絶縁膜形成時
に300℃以上の高温が必要であるため、TFTの特性が劣化
してしまうという問題があった。
交差部を被覆する絶縁膜形成のためのフォトリソグラフ
ィ工程〔上記第１図（ｋ）〜（ｍ）〕を必要とするな
ど、製造工程が複雑であって必ずしも製造容易とは言い
難く、また２つのバスライン間を絶縁する絶縁膜形成時
に300℃以上の高温が必要であるため、TFTの特性が劣化
してしまうという問題があった。
そこで本発明においては、交差する２つのバスライン
間の絶縁性を損なうことなく、製造工程を簡単化するこ
とを目的とする。
間の絶縁性を損なうことなく、製造工程を簡単化するこ
とを目的とする。
本発明においては、ゲートバスライン上に形成された
ゲート絶縁膜,a−Si膜およびチャネル保護絶縁膜をパタ
ーニングするに際し、マスクとして使用するレジスト膜
としてイメージリバーサルフォトレジストを用い、ゲー
トバスラインとドレインバスラインとの交差部を所望の
フォトマスクを用いて露光した後、リバーサルベークを
行なって上記被露光部を現像液に不溶化し、次いでゲー
トバスラインをマスクとして背面露光を行う。ゲートバ
スラインは不透明であるので、これの上層部にはゲート
バスラインに自己整合した未露光部が形成される。
ゲート絶縁膜,a−Si膜およびチャネル保護絶縁膜をパタ
ーニングするに際し、マスクとして使用するレジスト膜
としてイメージリバーサルフォトレジストを用い、ゲー
トバスラインとドレインバスラインとの交差部を所望の
フォトマスクを用いて露光した後、リバーサルベークを
行なって上記被露光部を現像液に不溶化し、次いでゲー
トバスラインをマスクとして背面露光を行う。ゲートバ
スラインは不透明であるので、これの上層部にはゲート
バスラインに自己整合した未露光部が形成される。
次いでこれを現像処理して、ゲートバスライン上を被
覆し且つ、上記交差部においてはゲートバスラインより
広い幅を有するレジスト膜を形成する。次いでこのレジ
スト膜をマスクとして前記チャネル保護絶縁膜の露出部
をエッチングして前記ａ−Si膜を露出させ、該露出した
ａ−Si膜上にソース電極及びドレイン電極用の導電層を
形成した後、前記レジスト膜の除去とともにその上に付
着した電極形成に不要な導電層をリフトオフするととも
に、前記ゲート電極上のチャネル保護絶縁膜及び交差部
形成領域のチャネル保護絶縁膜を露出させる。
覆し且つ、上記交差部においてはゲートバスラインより
広い幅を有するレジスト膜を形成する。次いでこのレジ
スト膜をマスクとして前記チャネル保護絶縁膜の露出部
をエッチングして前記ａ−Si膜を露出させ、該露出した
ａ−Si膜上にソース電極及びドレイン電極用の導電層を
形成した後、前記レジスト膜の除去とともにその上に付
着した電極形成に不要な導電層をリフトオフするととも
に、前記ゲート電極上のチャネル保護絶縁膜及び交差部
形成領域のチャネル保護絶縁膜を露出させる。
次いで露出したゲート電極上の前記チャネル保護絶縁
膜及びその両側に形成した前記導電層上にソース電極及
びドレイン電極形成用のレジスト膜、同じく露出した前
記交差部形成領域のチャネル保護絶縁膜上にレジスト膜
をそれぞれ形成した後、これらのレジスト膜をマスクと
して該導電層の露出部をエッチングする。
膜及びその両側に形成した前記導電層上にソース電極及
びドレイン電極形成用のレジスト膜、同じく露出した前
記交差部形成領域のチャネル保護絶縁膜上にレジスト膜
をそれぞれ形成した後、これらのレジスト膜をマスクと
して該導電層の露出部をエッチングする。
次いで前記各レジスト膜を除去して、ソース電極及び
ドレイン電極を形成する。
ドレイン電極を形成する。
次いで該レジスト膜の除去により露出した前記交差部
形成領域のチャネル保護絶縁膜上を横切るように前記ド
レイン電極と接続されるドレインバスラインを形成す
る。
形成領域のチャネル保護絶縁膜上を横切るように前記ド
レイン電極と接続されるドレインバスラインを形成す
る。
本来ポジ型のレジストである上記イメージリバーサル
フォトレジスト膜に、背面露光によってゲートバスライ
ンに自己整合したパターンを形成するに先立って、ゲー
トバスラインとドレインバスラインとの交差部に対して
部分的に露光を施し、しかる後リバーサルベークを行う
ことにより、このレジスト膜はネガ型レジストと同様に
露光部が現像液に不溶化するので、交差部のみに部分的
にパターンが形成される。
フォトレジスト膜に、背面露光によってゲートバスライ
ンに自己整合したパターンを形成するに先立って、ゲー
トバスラインとドレインバスラインとの交差部に対して
部分的に露光を施し、しかる後リバーサルベークを行う
ことにより、このレジスト膜はネガ型レジストと同様に
露光部が現像液に不溶化するので、交差部のみに部分的
にパターンが形成される。
上記工程における未露光部はポジ型レジストの性質を
保持しているので、この未露光部に対してゲートバスラ
インをマスクとして背面露光を施すと、ゲートバスライ
ンの上層部は未露光のまま保持される。この部分は現像
液に不溶性であるので、このパターンと前述の交差部と
の合成パターンが形成される。
保持しているので、この未露光部に対してゲートバスラ
インをマスクとして背面露光を施すと、ゲートバスライ
ンの上層部は未露光のまま保持される。この部分は現像
液に不溶性であるので、このパターンと前述の交差部と
の合成パターンが形成される。
本発明はこのように、イメージリバーサルフォトレジ
スト膜が、処理法の組み合わせによってネガ型とポジ型
の両方の性質を示すことを利用して、一つのレジスト膜
上で２つのパターンを合成することを可能としたもの
で、従来２回のフォト工程を用いてエッチングして形成
したパターンを、１回のエッチングで形成可能となっ
た。
スト膜が、処理法の組み合わせによってネガ型とポジ型
の両方の性質を示すことを利用して、一つのレジスト膜
上で２つのパターンを合成することを可能としたもの
で、従来２回のフォト工程を用いてエッチングして形成
したパターンを、１回のエッチングで形成可能となっ
た。
以下本発明の一実施例を第1A図，第1B図，および第1C
図により説明する。
図により説明する。
第1B図（ａ）〜（ｋ）および第1C図（ａ）〜（ｋ）
は、第1A図（ａ）〜（ｋ）のＢ−Ｂ矢視部およびＣ−Ｃ
矢視部を示す要部断面図である。以下説明の便宜上上記
第1A図，第1B図，および第1C図を総称して第１図と略記
する。
は、第1A図（ａ）〜（ｋ）のＢ−Ｂ矢視部およびＣ−Ｃ
矢視部を示す要部断面図である。以下説明の便宜上上記
第1A図，第1B図，および第1C図を総称して第１図と略記
する。
〔第１図（ａ）参照〕 図示した如く、透明絶縁性基板例えばガラス基板１上
に、所定のパターンに従って厚さ約100nmのCr（クロ
ム）からなるゲートバスラインを形成する。
に、所定のパターンに従って厚さ約100nmのCr（クロ
ム）からなるゲートバスラインを形成する。
次いで化学気相成長（Ｐ−CVD）法により、SiH4とNH3
の混合雰囲気を用いて、ゲート絶縁膜となる約300nmの
厚さのSiN（窒化シリコン）層3,次いで雰囲気をSiH4に
変えて動作半導体層となる厚さ約100nmのａ−Si（アモ
ルファスシリコン）層4,次いでSiH4とN2Oの混合雰囲気
で、チャネル保護膜となる厚さ約100nmのSiO2（二酸化
シリコン）層５を連続的に形成する。
の混合雰囲気を用いて、ゲート絶縁膜となる約300nmの
厚さのSiN（窒化シリコン）層3,次いで雰囲気をSiH4に
変えて動作半導体層となる厚さ約100nmのａ−Si（アモ
ルファスシリコン）層4,次いでSiH4とN2Oの混合雰囲気
で、チャネル保護膜となる厚さ約100nmのSiO2（二酸化
シリコン）層５を連続的に形成する。
次いで、米国ヘキスト社製AZ5214−Ｅのようなイメー
ジリバーサルフォトレジスト膜６を形成し、これの前記
ゲートバスラインと後工程で形成されるドレインバスラ
インとの交差部になる領域を上部より露光し、その後約
120℃の温度で加熱する。上記イメージリバーサルフォ
トレジストは本来ポジ型のレジストであるが、露光した
後所定温度で加熱すると上述した交差部形成領域の被露
光部７はアルカリ不溶性となる。従って上記露光工程に
おける被露光部７は現像液〔一般にアルカリ性を有す
る〕に不溶性となる。
ジリバーサルフォトレジスト膜６を形成し、これの前記
ゲートバスラインと後工程で形成されるドレインバスラ
インとの交差部になる領域を上部より露光し、その後約
120℃の温度で加熱する。上記イメージリバーサルフォ
トレジストは本来ポジ型のレジストであるが、露光した
後所定温度で加熱すると上述した交差部形成領域の被露
光部７はアルカリ不溶性となる。従って上記露光工程に
おける被露光部７は現像液〔一般にアルカリ性を有す
る〕に不溶性となる。
次いで、紫外光８にてガラス基板１の背面からゲート
パスライン２をマスクとして露光を行う。これにより、
ゲートバスライン２上部は露光されず、その他の部分は
露光される。上記イメージリバーサルフォトレジスト膜
６は本来ポジ型のレジストであり、加熱した後も露光さ
れていない部分はポジ型を保つ。従ってゲートバスライ
ン２上部の未露光部は現像液に対して不溶性であり、そ
の他の被露光部は溶解性となる。但し露光された後加熱
されて不溶性となった前述の被露光部７は、その後の露
光によっても不溶性を保つ。
パスライン２をマスクとして露光を行う。これにより、
ゲートバスライン２上部は露光されず、その他の部分は
露光される。上記イメージリバーサルフォトレジスト膜
６は本来ポジ型のレジストであり、加熱した後も露光さ
れていない部分はポジ型を保つ。従ってゲートバスライ
ン２上部の未露光部は現像液に対して不溶性であり、そ
の他の被露光部は溶解性となる。但し露光された後加熱
されて不溶性となった前述の被露光部７は、その後の露
光によっても不溶性を保つ。
従って上述の第１の露光工程の被露光部７と、第２の
背面露光工程によるゲートバスライン２に自己整合した
未露光部７′とで、一体化した不溶性部分を形成するこ
ととなる。
背面露光工程によるゲートバスライン２に自己整合した
未露光部７′とで、一体化した不溶性部分を形成するこ
ととなる。
次いで現像工程を施すことにより、図示したように、
上述の不溶性の被露光部７と未露光部７′とが残留し、
その他のレジスト膜は除去される。本工程により、ゲー
トバスライン２上に、一部が同バスラインより太く、そ
の他の部分はゲートバスライン２に自己整合したレジス
トパターンが形成される。
上述の不溶性の被露光部７と未露光部７′とが残留し、
その他のレジスト膜は除去される。本工程により、ゲー
トバスライン２上に、一部が同バスラインより太く、そ
の他の部分はゲートバスライン２に自己整合したレジス
トパターンが形成される。
次いで上記レジストパターンをマスクとして、緩衝弗
酸（HF）で上層のSiO2層５の不要部をエッチング除去す
る。
酸（HF）で上層のSiO2層５の不要部をエッチング除去す
る。
次いで、PH3を0.5％添付したSiH4雰囲気の下で、ガラ
ス基板温度１を凡そ120℃に加熱してプラズマ化学気相
成長（Ｐ−CVD）法を施し、コンタクト層となるn+a−Si
層９を、約50nmの厚さに形成し、更にその上部にソース
電極およびドレイン電極を構成する導電電極層のTi（チ
タン）層10を約100nmの厚さに形成する。〔同図（ｈ）
参照〕 しかる後、リフトオフ工程を施して、上記被露光部７
と未露光部７′とからなるレジスト膜と、その上部に付
着したn+a−Si層９とチタン層10の不要部を除去する。
ス基板温度１を凡そ120℃に加熱してプラズマ化学気相
成長（Ｐ−CVD）法を施し、コンタクト層となるn+a−Si
層９を、約50nmの厚さに形成し、更にその上部にソース
電極およびドレイン電極を構成する導電電極層のTi（チ
タン）層10を約100nmの厚さに形成する。〔同図（ｈ）
参照〕 しかる後、リフトオフ工程を施して、上記被露光部７
と未露光部７′とからなるレジスト膜と、その上部に付
着したn+a−Si層９とチタン層10の不要部を除去する。
次いでこの上部に、ソース（Ｓ）電極およびドレイン
（Ｄ）電極ならびにバスライン交差部形成用のレジスト
膜11を形成する。
（Ｄ）電極ならびにバスライン交差部形成用のレジスト
膜11を形成する。
上記レジスト膜11をマスクとして約80℃の燐酸（H3PO
4）でTi層10をエッチングし、更にCF4とH2との混合雰囲
気でエッチングを行って、n+a−Si層９とその下層のａ
−Si層４の露出部を除去し、ソース電極およびドレイン
電極を形成するとともに、ゲートバスライン２上にSiN
層3,a−Si層4,およびSiO2層５の積層体を残留させる。
4）でTi層10をエッチングし、更にCF4とH2との混合雰囲
気でエッチングを行って、n+a−Si層９とその下層のａ
−Si層４の露出部を除去し、ソース電極およびドレイン
電極を形成するとともに、ゲートバスライン２上にSiN
層3,a−Si層4,およびSiO2層５の積層体を残留させる。
次いで画素電極およびドレインバスラインを形成する
ための透明導電膜ITO層12（厚さ約200nm）を形成し、こ
れを所定のパターンに従ってパターニングして、画素電
極Ｅ及びドレインバスラインDBを形成して、薄膜トラン
ジスタマトリクスが完成する。
ための透明導電膜ITO層12（厚さ約200nm）を形成し、こ
れを所定のパターンに従ってパターニングして、画素電
極Ｅ及びドレインバスラインDBを形成して、薄膜トラン
ジスタマトリクスが完成する。
以上述べた如く本実施例においては、従来と比較して
フォトリソグラフィ工程が一回少なくてすみ、しかも２
つのバスライン間と交差部の層間絶縁膜を容易に形成で
きるので、プロセスの簡略化が図れる。更に、前述の説
明で明らかなように、薄膜トランジスタ（TFT）形成の
後には高温の加熱工程を必要としないため、TFTの特性
劣化を防止できる。
フォトリソグラフィ工程が一回少なくてすみ、しかも２
つのバスライン間と交差部の層間絶縁膜を容易に形成で
きるので、プロセスの簡略化が図れる。更に、前述の説
明で明らかなように、薄膜トランジスタ（TFT）形成の
後には高温の加熱工程を必要としないため、TFTの特性
劣化を防止できる。
以上説明した如く本発明によれば、TFTの構成要素と
なる材料層を利用して層間絶縁膜を構成することがで
き、しかもフォトリソグラフィ工程を１回削減すること
ができる。従って製造工程の簡略化が図れるとともに、
TFT形成後、高温の熱工程を必要としないためTFT特性の
劣化が防止できる。
なる材料層を利用して層間絶縁膜を構成することがで
き、しかもフォトリソグラフィ工程を１回削減すること
ができる。従って製造工程の簡略化が図れるとともに、
TFT形成後、高温の熱工程を必要としないためTFT特性の
劣化が防止できる。
第1A図，第1B図，第1C図は本発明の一実施例説明図、 第2A図，第2B図，第2C図は従来のTFTマトリクスの製造
方法の説明図である。 図において、 １は透明絶縁性基板（ガラス基板）、 ２は不透明なゲートバスライン、 ３はゲート絶縁膜（SiN層）、 ４は動作半導体層（ａ−Si層）、 ５はチャネル保護絶縁膜（SiO2層）、 ６はイメージリバーサルフォトレジスト膜、 ７はネガ型における被露光部、 ７′はポジ型における未露光部、 DBはドレインバスラインを示す。
方法の説明図である。 図において、 １は透明絶縁性基板（ガラス基板）、 ２は不透明なゲートバスライン、 ３はゲート絶縁膜（SiN層）、 ４は動作半導体層（ａ−Si層）、 ５はチャネル保護絶縁膜（SiO2層）、 ６はイメージリバーサルフォトレジスト膜、 ７はネガ型における被露光部、 ７′はポジ型における未露光部、 DBはドレインバスラインを示す。
Claims (1)
- 【請求項１】透明絶縁性基板上に所定のパターンを有す
る不透明導電層からなるゲート電極及びゲートバスライ
ンを形成した後、ゲート絶縁膜と動作半導体層とチャネ
ル保護絶縁膜とを積層する工程、 前記チャネル保護絶縁膜上にイメージリバーサルフォト
レジスト膜を形成し、該イメージリバーサルフォトレジ
スト膜の、前記ゲートバスラインと後工程で形成するド
レインバスラインとの交差部が形成される領域を露光し
た後、リバーサルベークを施して、前記交差部形成領域
上に被露光部を形成する工程、 前記イメージリバーサルフォトレジスト膜の未露光部に
対して、前記透明絶縁性基板の背面から露光を施して、
前記ゲートバスラインの上層部に未露光部を形成した
後、前記イメージリバーサルフォトレジスト膜に現像処
理を施して、前記被露光部と未露光部からなるレジスト
パターンを形成する工程、 前記レジストパターンをマスクとして前記チャネル保護
絶縁膜の露出部をエッチングして前記動作半導体層を露
出させ、該露出した動作半導体層上にソース電極及びド
レイン電極用の導電層を形成した後、該レジストパター
ンの除去とともにその上に付着した電極形成に不要な導
電層をリフトオフするとともに、前記ゲート電極上のチ
ャネル保護絶縁膜及び交差部形成領域のチャネル保護絶
縁膜を露出させる工程、 露出したゲート電極上の前記チャネル保護絶縁膜及びそ
の両側に形成した前記導電層上にソース電極及びドレイ
ン電極形成用のレジスト膜、同じく露出した前記交差部
形成領域のチャネル保護絶縁膜上にレジスト膜をそれぞ
れ形成した後、これらのレジスト膜をマスクとして該導
電層の露出部をエッチングする工程、 前記各レジスト膜を除去してソース電極及びドレイン電
極を形成する工程、 前記レジスト膜の除去により露出した前記交差部形成領
域のチャネル保護絶縁膜上を横切るように前記ドレイン
電極と接続されるドレインバスラインを形成する工程、
を含んでなる ことを特徴とする薄膜トランジスタマトリクスの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23008287A JP2513722B2 (ja) | 1987-09-14 | 1987-09-14 | 薄膜トランジスタマトリクスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23008287A JP2513722B2 (ja) | 1987-09-14 | 1987-09-14 | 薄膜トランジスタマトリクスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6473664A JPS6473664A (en) | 1989-03-17 |
| JP2513722B2 true JP2513722B2 (ja) | 1996-07-03 |
Family
ID=16902266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23008287A Expired - Lifetime JP2513722B2 (ja) | 1987-09-14 | 1987-09-14 | 薄膜トランジスタマトリクスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513722B2 (ja) |
-
1987
- 1987-09-14 JP JP23008287A patent/JP2513722B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6473664A (en) | 1989-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100482735B1 (ko) | 패턴형성방법 및 액정표시장치 제조방법 | |
| KR100759627B1 (ko) | 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법 | |
| JP3507771B2 (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
| JPH10163174A (ja) | 薄膜のパターニング方法 | |
| JP2002026333A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2001319876A (ja) | 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP3190878B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2006030319A (ja) | グレートーンマスク及びグレートーンマスクの製造方法 | |
| KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP2513722B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP4746832B2 (ja) | パターン形成方法 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| KR20010109681A (ko) | 프린지 필드 구동 액정 표시장치의 제조방법 | |
| JP2007059926A (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
| JP3105606B2 (ja) | 液晶装置の製造方法 | |
| JP2913737B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2666360B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2004177429A (ja) | 液晶用マトリクス基板の製造方法および液晶用マトリクス基板 | |
| JP2586075B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH11261101A (ja) | フォトセンサ素子の製造方法 | |
| JP2519763B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2537916B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2867518B2 (ja) | 自己整合型薄膜トランジスタマトリクスの製造方法 | |
| JP2513705B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| KR0155864B1 (ko) | 반도체 장치의 배선 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 12 |