JP2512226B2 - ノイズ低減装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は家庭用VTRなどに搭載されているノイズ低減
装置（ノイズリデューサ）に関するものである。

従来の技術 近年ビデオテープレコーダには再生時のノイズを低減
するためのノイズリデューサが搭載されるようになって
きている。従来のノイズリデューサの信号処理方式を以
下に説明する。

ノイズリデューサとは、映像信号がフィールドまたは
フレーム間で強い相関があるのに対し、ノイズは無相関
であることを利用するもので、１フィールドまたは１フ
レーム前の信号との加重平均をとることにより、ノイズ
低減を図る。

フィールド巡回型ノイズリデューサの一般的な構成は
次式で表わされる。

y_n＝（１−ｋ）x_n＋ky_n-1 ＝x_n−ｋ（x_n−y_n-1） ただし、０≦ｋ≦１ x_n:入力信号 y_n-1:フィールドメモリ出力信号 y_n:出力信号 上式の構成をブロック図で表わすと、第６図のようにな
る。第１の減算器21では入力映像信号からフィールドメ
モリ22の出力信号を減算し、フィールド差信号を得る。

非線形処理部23は上式のｋとフィールド差信号（x_n−
y_n-1）との乗算を行うものであり、その入出力特性の一
例を第３図に示す。入力であるフィールド差信号に対し
て、ここではフィールド差信号が小さい（静止画に近
い）ときは図中に示されるｋ（＝b/a）を0.5前後の値と
して、１フィールド前の信号との平均をとるようにし、
フィールド差信号が大きく（動きが大きく）なるにつれ
てｋを０に近づけて現在の信号の重みを増すような非線
形処理を施す。この非線形処理部23の出力信号を第２の
減算器24において入力映像信号から減算してノイズを低
減するというものである。非線形処理部23の出力は見方
を変えれば抽出されたノイズと見なすこともできる。

しかし上記構成のノイズリデューサでは、１画素ずつ
単独に上記の処理を行うため、小さい動きに対しては信
号とノイズとの区別がつきにくく、残像を発生しやすい
というものであった。

これに対して、直交変換のひとつであるアダマール変
換をフィールドまたはフレーム差信号に適用して画像の
特徴抽出を行い、ノイズの分離を比較的容易にしたノイ
ズリデューサが提案されている（例えばテレビジョン学
会誌 Vol.37,No.12,1983）。

この種のノイズリデューサの原理を第４図（Ａ）およ
び第７図を用いて簡単に述べる。第７図は２次元アダマ
ール変換を用いたノイズリデューサのブロック図を示し
ている。第４図（Ａ）は第７図中の〜で示される部
分のデータを様子を表すものでる。クロックはこのシス
テムの基本クロック信号である。第１の減算器31は入力
映像信号からフィールドまたはフレームメモリ32の出力
を減算し、フィールドまたはフレーム差信号を出力する
（）。1H（H:水平走査期間）遅延素子39は第１の減算
器31の出力を1H遅延する（）。アダマール変換器33は
とから第２図に示すような複数のサンプル点よりな
るブロックを形成し、s,t,…のようにアダマール変換す
る（）。非線形処理部34は各変換成分に第３図のよう
な非線形処理を施してノイズ分を抽出し、S,T,…（）
とする。アダマール逆変換器35は信号を逆変換し、も
とのブロックの各々のサンプル点に対応する抽出ノイズ
とする（，）。アダマール逆変換器35の出力のうち
は直接、は1H遅延素子37を介して切替スイッチ42に
出力される。切替スイッチ42は1Hおきにアダマール逆変
換器35の出力の1H遅延素子37の出力とを選択し、第２
の減算器36に出力する。第２の減算器36において抽出ノ
イズを入力信号から減算してノイズ低減を行う。

ブロック内の各サンプル点はアダマール変換されるこ
とによって、信号は一部の変換成分に集中し、ノイズは
各成分に均等に振り分けられると考えられるので、信号
とノイズの値の差が大きくなって区別が容易になる。こ
のため残像の発生が少ないノイズリデューサを構成でき
る。

発明が解決しようとする課題 しかしながら上記のような従来のノイズリデューサで
は、サンプル点が重複しないようにブロックをとると、
どうしてもブロックの境界においてデータの不連続、い
わゆる歪を生じ易くなる。第４図（Ａ）を用いて説明す
ると、図中で破線で示したのがブロックの境界である
が、各ブロック間に重複するデータがないため、このブ
ロックの境界は目につき易い。なお、変換する際にデー
タを重複するようにしていると、逆変換されたデータも
重複しているため、データ同士を平均化するような処理
が必要になり、回路規模が増えてしまう。

また、第７図からわかるようにアダマール変換器33の
前とアダマール逆変換器35の後に1H遅延素子39および37
が必要になる。その上、アダマール逆変換器35によって
求めた抽出ノイズと入力映像信号とのタイミングを合わ
せるために、第２の減算器36の前にも1H遅延素子38が必
要なので、システム全体で計３本必要になり、これも回
路規模の増大を招く。

本発明は上記従来の問題点を解決するもので、残像発
生が少なく、かつブロック歪を抑えたノイズリデューサ
を提供することを目的とする。さらに回路規模の増大を
最小限に抑えることも目的とする。

課題を解決するための手段 この目的を達成するために本発明のノイズ低減装置
は、映像信号を遅延させる遅延手段と、入力映像信号か
ら前記遅延手段の出力信号を減算する第１の減算器と、
前記第１の減算器の出力信号から複数の要素で構成され
る信号ブロックを形成する信号ブロック形成手段と、前
記信号ブロックを特徴成分に変換する変換手段と、前記
変換手段の出力信号を非線形処理する非線形処理部と、
前記非線形処理部の出力信号より前記信号ブロック内の
左端から２番目に位置する１要素のみを求める逆変換手
段と、前記入力映像信号から前記逆変換手段の出力を減
算して前記遅延手段への入力信号とする第２の減算器と
を備えている。

作用 本発明は上記した構成により、ブロックを１画素ずつ
水平方向にずらして順次変換，逆変換を行うことによ
り、ブロック歪を目立ちにくくする。

また、遅延素子の本数の削減を可能にし、ハードウェ
アを軽減する効果、およびレベル差の大きいエッジが動
いた場合に発生するリンギングを抑える効果もある。

実施例 以下、本発明のノイズリデューサについて、図面を参
照しながら説明する。

第１図は本発明の一実施例であるノイズリデューサの
ブロック図を示すものである。また、第４図（Ｂ）は第
１図の〜の部分のデータの様子を表したものであ
る。

第１の減算器１で入力映像信号からフィールドメモリ
２の出力を減算して得られたフィールド差信号は1H遅延
素子３およびアダマール変換器４に入力される（）。
アダマール変換器４では第１の減算器１の出力のフィー
ルド差信号と、1H遅延素子３でそれを1H遅延させた信
号より第２図のようにブロックを構成し、２×４次の
２次元アダマール変換が施される。その変換式は、 Ｆ＝H₂・Ｘ・H₄ …（１） と表される。ただし、Ｆはアダマール変換成分、Ｘは第
２図に示されるブロック、H₂,H₄はそれぞれ２次および
４次のアダマール行列であり、次式で表される。

アダマール変換された信号F₀₀〜F₁₃はそれぞれ、 F₀₀:2次元低周波成分 F₀₁〜F₀₃:水平方向高周波成分 F₁₀:垂直方向高周波成分 F₁₁〜F₁₃:斜め方向成分 を表す。フィールド差信号はこのうちの少なくとも１つ
に集中する。例えば、横方向に動きがある部分を変換す
ればF₀₀〜F₀₃成分に集中するし、縦方向に動きがあれば
F₀₀とF₁₀成分に集中する。これに対し、ノイズはフィー
ルド間の相関がなく、全ての成分に均等に分かれるので
信号とノイズとの区別が容易になる。

変換された信号Ｆ（）は、非線形処理部５で第３図
に示されるような入出力特性に従って非線形処理され、
出力は抽出されたノイズとなる（）。

非線形処理部５の出力信号は、アダマール変換された
ノイズであるから、アダマール逆変換して時間軸上のノ
イズに戻す必要がある。２×４次のアダマール逆変換は
（１）式と同じF,X,H₂,H₄を用いて（２）式で表され
る。

Ｘ＝（1/8）・H₂・Ｆ・H₄ …（２） このうち例えばX₁₁、すなわち x₁₁＝1/8・（F₀₀−F₀₁＋F₀₂−F₀₃ −F₁₀＋F₁₁−F₁₂＋F₁₃） だけをアダマール逆変換器６で求め（）、第２の減算
器７で入力映像信号から差し引く。ブロックは１サンプ
ルずつ水平方向に移動させて順次変換，逆変換を行う。
第４図（Ｂ）で見ると、８サンプルずつ１ブロックとし
てs,t,…と変換し、非線形処理を施してS,T,…とする。
S,T,…からx₁₁に相当するサンプルだけを求めていく。

このようにすれば、ブロックの境界は１画素ごとにな
るので目立ちにくくなる。さらに、アダマール逆変換器
６の出力も入力映像信号も1H遅延素子を介することなし
に第２の減算器７に入力できる。

ここで、逆変換して求める１要素をx₁₀でなくx₁₁とす
るのは、もしx₁₀を順次求めていくと、レベル差の大き
いエッジが水平方向に動いた場合にはエッジの後ろにリ
ンギングが発生するためである。この様子を第５図を用
いて説明する。

第５図は上記の場合のアダマール変換，逆変換の様子
を示すものである。

図のように前フィールドと現フィールドで、垂直方向
に一様なエッジの位置が変化すると、フィールド差信号
およびこれを変換ブロックを１画素ずつずらしてアダマ
ール変換して求めた成分F₀₀〜F₀₃は図のようになる。こ
こで、F₀₀〜F₀₃は振幅を1/4に縮小したものを示してあ
る。

なお、ここでは垂直方向に一様なエッジを考えている
ため、（１）式よりこの場合F₁₀〜F₁₃は０となるので、
以下ではF₀₀〜F₀₃についてのみ考える。

これらの成分に非線形処理を施した際に図中の破線で
示されるレベルでクリップされたとし、逆変換でx₁₀を
求めると、図のようにフィールド差信号のエッジ部でヒ
ゲが現れる。これより現フィールドの−x₁₀を求める
と、結果としてエッジの後ろにリンギングが発生する。

そこで、x₁₀の代わりにx₁₁を求めるようにすると、x
₁₁には前述のヒゲは現れないので、現フィールドの−x
₁₁におけるリンギングの発生が抑えられる。

x₁₂またはx₁₃を求める場合を考えると、両者の波形は
図のようになり、両者ともリンギング発生の可能性があ
るため、x₁₁を求めるのが最も効果的である。

なお、本実施例ではアダマール変換の際に水平方向に
連続した４サンプルおよび垂直方向に連続した２サンプ
ルでブロックを構成しているが、各サンプルは連続して
いる必要はない。

発明の効果 以上のように本発明は、映像信号を遅延させる遅延手
段と、入力映像信号から前記遅延手段の出力信号を減算
する第１の減算器と、前記第１の減算器の出力信号から
複数の要素で構成される信号ブロックを形成する信号ブ
ロック形成手段と、前記信号ブロックを特徴成分に変換
する変換手段と、前記変換手段の出力信号を非線形処理
する非線形処理部と、前記非線形処理部の出力信号より
前記信号ブロックの１要素のみを求める逆変換手段と、
前記入力映像信号から前記逆変換手段の出力を減算して
前記遅延手段への入力信号とする第２の減算器とを備
え、前記逆変換手段において求める１要素を前記信号ブ
ロック内の左端から２番目に位置するものであるとし、
前記第２の減算器の出力信号または前記遅延手段の出力
信号を出力とすることにより、残像およびブロック歪の
発生が少なく、回路規模の増大を最小限に抑え、レベル
差の大きいエッジ部が動いた場合に発生するリンギング
を抑えたノイズリデューサを実現することができ、その
実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明の実施例におけるノイズリデューサの構
成を示すブロック図、第２図はアダマール変換の説明に
供する入力信号ブロックを示す模式図、第３図は非線形
処理部の入出力特性を示す特性図、第４図は第１図およ
び第７図各部のデータの様子を表すタイミング図、第５
図はレベル差の大きいエッジが動いた場合にリンギング
の発生する様子を説明するタイミング図、第６図は従来
のノイズリデューサの構成を示すブロック図、第７図は
従来のアダマール変換を用いたノイズリデューサの構成
を示すブロック図である。 １……第１減算器、２……フィールドメモリ、３……1H
遅延素子（信号空間構成手段）、４……アダマール変換
器（変換手段）、５……非線形処理部、６……アダマー
ル逆変換器（逆変換手段）、７……第２減算器。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】映像信号を遅延させる遅延手段と、 入力映像信号から前記遅延手段の出力信号を減算する第
   １の減算器と、 前記第１の減算器の出力信号から複数の要素で構成され
   る信号ブロックを形成する信号ブロック形成手段と、 前記信号ブロックを特徴成分に変換する変換手段と、 前記変換手段の出力信号を非線形処理する非線形処理部
   と、 前記非線形処理部の出力信号より前記信号ブロックの１
   要素のみを求める逆変換手段と、 前記入力映像信号から前記逆変換手段の出力を減算して
   前記遅延手段への入力信号とする第２の減算器とを備
   え、 前記逆変換手段において求める１要素は前記信号ブロッ
   ク内の左端から２番目に位置するものであるとし、前記
   第２の減算器の出力信号または前記遅延手段の出力信号
   を出力とするノイズ低減装置。
2. 【請求項２】遅延手段の遅延量は１フレームまたは１フ
   ィールドまたはｎライン（n:自然数）とした請求項１記
   載のノイズ低減装置。
3. 【請求項３】信号ブロック形成手段はｎ段シフトレジス
   タ（n:自然数）で構成した請求項１記載のノイズ低減装
   置。
4. 【請求項４】信号ブロック形成手段はｍ段シフトレジス
   タおよびｎ本の１ライン遅延素子（m,n:自然数）からな
   る請求項１記載のノイズ低減装置。