JP2511503B2 - タングステン膜の形成方法 - Google Patents

タングステン膜の形成方法

Info

Publication number
JP2511503B2
JP2511503B2 JP63206343A JP20634388A JP2511503B2 JP 2511503 B2 JP2511503 B2 JP 2511503B2 JP 63206343 A JP63206343 A JP 63206343A JP 20634388 A JP20634388 A JP 20634388A JP 2511503 B2 JP2511503 B2 JP 2511503B2
Authority
JP
Japan
Prior art keywords
film
flow rate
substrate
forming
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63206343A
Other languages
English (en)
Other versions
JPH0257685A (ja
Inventor
秀明 松橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP63206343A priority Critical patent/JP2511503B2/ja
Priority to DE68914061T priority patent/DE68914061T2/de
Priority to EP89115017A priority patent/EP0355657B1/en
Publication of JPH0257685A publication Critical patent/JPH0257685A/ja
Priority to US07/561,605 priority patent/US5108952A/en
Application granted granted Critical
Publication of JP2511503B2 publication Critical patent/JP2511503B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体装置におけるゲート金属用のタン
グステン膜の形成方法に関するものである。
（従来の技術） 従来、半導体装置におけるゲート金属であるタングス
テン膜（Ｗ）は、一般にスパッタリング法により基板の
ゲート酸化膜上に形成されている。
しかしながら、上記スパッタリング法によるＷ膜形成
手段にあっては、次のような問題点があった。
（ｉ）基板上の段差被覆性が悪い、 （ii）スパッタリング法に由来する被覆ダメージが生じ
易い、 （iii）ターゲット中の不純物がＷ膜中に混入する恐れ
がある、 （iv）高抵抗性など特性上の問題を生じ易い、 そこでこれらの問題を除去する方法の１つとして、上
記Ｗ膜をCVD法（Chemical Vapar Deposition化学気相成
長法）で形成する方法が提案されている。
かかるＷ膜のCVD法により形成方法において、反応ガ
スとしては、六フツ化タングステン（WF6）と水素
（H2）が使用される。しかし、通常の熱CVD法ではシリ
コン酸化膜上ではＷ膜が形成されない。
そこで文献（A.Shintani;ジヤーナル アプライト
フイゼックス J.Appl.Physios,Vol 61 No.6March1987,
P2365,2366）に示されているように、熱CVD法に代えレ
ーザーCVD法によりＷ膜を形成する方法が知られている
（レーザーCVD法の詳細は後述する）。
かかるレーザーCVD法を用いる事により、シリコン酸
化膜上にＷ膜に形成されるが、この場合にシリコン酸化
膜とＷ膜との密着性が低く、形成条件によっては、Ｗ膜
形成中にＷ膜と酸化シリコン膜の界面にはがれが生ずる
ため、Ｗ膜にクラックを生ずる等重大な欠点を招くこと
もある。
上記文献の方法では、酸化シリコン膜が形成されたシ
リコン基板を350℃以上に加熱し、H2/WF6流量比を２以
上にする手段が提案され、これにより酸化シリコン膜上
に安定してＷ膜が形成されるとなっている。
（発明が解決しようとする課題） しかし他面、レーザーCVD法により上記のような条件
でＷ膜の堆積を行った場合、発明者等の知見ではＷ膜の
引張応力が大きい場合膜厚の増加と共にＷ膜がSiO2膜と
の界面よりはがれてしまい、安定して基板上の酸化シリ
コン膜上に形成し得ないという問題点があった。
この発明は、かかる問題点に鑑み、レーザーCVD法を
用い、上述の引張応力の小さいＷ膜を酸化シリコン膜上
に安定して形成し上記問題を解決する方法を提供するこ
とを目的とする。
（課題を解決するための手段） この発明は、半導体装置のゲート金属であるＷ膜をWF
6及びH2を原料ガスとしてレーザーCVD法により基板上に
形成するにあたり、前記原料ガスWF6及びH2のH2/WF6流
量比を10〜100の範囲、及び上記WF6の供給律速反応とな
るWF6流速を0.04〜0.01sccm/Paの条件にて行い低応力の
Ｗ膜を形成するようにしたものである。ここでsccmと
は、Standard Cubic Centimeter per Minuteの略で、０
℃、1atmでの流量（cc/min）を示す単位である。
（作用） 本発明においては実施例の結果の如く、レーザーCVD
法によって基板上にＷ膜を形成する際、原料ガスH2/WF6
流量比を10〜100の範囲、及びWF6の流速0.04〜0.01sccm
/Paの条件にて行うことにより、Ｗ膜のストレスが急激
に低下し、これによりSiO膜との界面でのはがれ等の発
生を回避する作用を示すものである。
（実 施 例） 以下図面を参照しつつ本発明の実施例を説明する。
第１図は、半導体装置の断面図であって、まず常法の
如く基板１上に素子分離用酸化シリコン膜２を形成した
後、ゲート酸化膜となる酸化シリコン膜３を200Å程度
熱酸化法により形成する。そして更に該酸化シリコン膜
２上にレーザーCVD装置により、Ｗ膜４を所望の厚さま
で形成する。一般的なレーザーCVD装置の概略構成を第
２図に示す。
反応室20の中に設置されたヒーター22上に上述のゲー
ト酸化膜を形成した基板21をのぜ、反応室20を図示しな
い真空装置により10-3Pa程度の真空度とする。次に、ヒ
ーター22により基板21を基板温度Ts400℃程度に加熱
し、ガス導入口23から六フツ化タングステン（WF6）と
水素（H2）をそれぞれ所望の分圧（PWF6及びPH2との例
では夫々4Paと100Pa）となるように導入する。また、こ
のときレーザー光導入部24にＷ膜が形成されないように
アルゴン（Ar）を400cc程度吹きつけておくことが望ま
しい。
この状態で、反応室20の外部に設置したレーザー発展
装置25を動作させ、レーザー光導入窓24を通しレーザー
光26の照射を行う。この場合上述の反応ガスを励起し得
る波長を選択しなければならないが、この実施例におい
てはArFエキシマレーザーの193nmの波長とした。また、
レーザー光はエネルギー150mJでパルス50PPSとした。こ
のレーザー光26の導入により上記反応ガスを励起し、基
板上にＷ膜を3000Å程度の膜厚となるように形成する。
この場合レーザー光の幅は20mm程度であるが、被処理物
であるゲート酸化膜形成基板21の大きさ（通常15cm程
度）に比較して小さいため、基板を移動するかあるいは
回転させることによりＷ膜膜厚の均一化を図ることが望
ましい。
このような基板上へのＷ膜の形成時に、上述の反応室
へのWF6流速SWF6（＝WF6流量/WF6分圧）の変化により前
記Ｗ膜形成反応をWF6供給律速の条件として行う事によ
り該Ｗ膜の応力の制御がなし得ることが判明した。
WF6流速とＷ膜形成速度の関係 先づ上記WF6流速の減少によりWF6供給律速でＷ膜形成
反応が起こることを説明すると、上記諸条件下でSWF6が
0.08及び0.01sccm/Paで実施した結果を第３図に示す。
第３図によればいずれの水素分圧においてもSWF60.01sc
cm/Paが0.08sccm/Paの条件に比べＷ膜形成速度が速くな
っている。即ち上記WF6供給がＷ膜形成の律速段階にあ
ると言うことができる。
一般には上述のレーザーCVDを行うにあたっては、基
板温度、WF6分圧及びH2分圧、レーザーパワーが一定で
あれば、Ｗ膜形成速度は一定である。しかし、これは導
入される反応ガスが充分に存在する場合に限られるので
あり、反応に関与する必要量が存在しない場合は、当然
Ｗ膜形成速度は遅くなる。この場合に、上記SWF6が0.08
sccm/Paでは反応律速、SWF6が0.01sccm/PaではH2が充分
に供給されているのでWF6の供給律速になっていること
になる。
WF6流速とＷ膜残留応力の関係 次に第３図に示した条件と同一条件で形成したＷ膜の
残留応力を第４図に示す。同付によればSWF60.08sccm/P
a流速で形成した場合、すなわち上述の反応律速下でＷ
膜形成が行われた場合には、Ｗ膜の残留応力は例えばH2
分圧の変化によらず一定であり約５×109dyne/cm2の高
い値を示していた。この結果、基板界面ではがれやクラ
ックが生じ易くなっていた。これに対して流速SWF600.1
sccm/PaではSWF60.08sccm/Paに比べて急激に応力は低下
ししかもH2分圧が高い程顕著となっていた。
流速SWF6の特定 次に上述の流速SWF6がどのような範囲において上記Ｗ
膜形成及びその応力のコントロールがなし得るかについ
て検討した。
上記の諸条件で、SWF6を種々に変えて実施した結果を
第５図に示す。この図によればこれらが高い値を示すRe
gionIIの領域を除き、SWF60.04sccm/Paを上限としてＷ
膜残留応力がRegionIで急激に低下して好結果を得るこ
とが判る。
ただSWF6が0.01sccm/Pa以下ではＷ膜形成が著しく減
少することになる。
H2/WF6流量比とＷ膜残留応力の関係 同様に上記の諸条件下において、上述のH2/WF6の流量
比を種々変化させ実施した。
第６図にかかるＷ膜残留応力のH2/WF6流量比（Ｋ）に
対する依存性を示す。同図から流速SWF6を例えば0.01sc
cm/Paに固定した場合、上記Ｋが１を超え更に大きくな
るにしたがいＷ膜の引張応力は小さくない、又Ｋが100
以上になると逆に圧縮応力が発生してくることが判明し
た。そしてまた、WF6流速を固定した場合に流量比Ｋを
変化させることによりＷ膜の応力を制御できることも判
明した。
上述の如く、レーザーCVD法を用いてWF6,H2を原料ガ
スとしてＷ膜を基板上に形成する場合、該WF6の供給律
速となるようなWF6流速即ち0.04〜0.01sccm/Paにし、そ
して上記H2/WF6流量比を10〜100の範囲で変化させる事
により、低応力のＷ膜を形成する事ができるのである。
これによって基板上での上記SiO2/W界面でのはがれやク
ラックの生じないＷ膜をSiO2膜上に安定に形成できるよ
うになる。
（発明の効果） この発明によれば、レーザーCVD法によりゲート電極
金属であるＷ膜を基板SiO2膜上に形成するにあたって、
WF6流通をWF6供給律速となるような条件にし、かつH2/W
F6流量比を適切な範囲に設定したことにより応力の少な
いＷ膜を形成できるようになり、上記従来のSiO2/W界面
からのはがれやクラックのないＷ膜がSiO2膜上に安定に
形成できる効果がある。
【図面の簡単な説明】
第１図は本発明を説明するための半導体装置断面図、第
２図はレーザーCVD装置構成図、第３図はWF6とＷ膜形成
速度との関係を示す図、第４図はWF6流速と残留応力の
関係図、第５図はWF6流速の変化によるＷ膜形成特性
図、第６図はＷ膜残留応力とH2/WF6流量比の関係図であ
る。 １……基板、２……シリコン酸化膜、４……Ｗ膜、20…
…反応室、21……基板、23……ガス導入孔、26……レー
ザー光。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体装置のゲート金属であるＷ膜をWF6
    及びH2を原料としてレーザーCDV法により基板上に形成
    するにあたり、 前記WF6及びH2ガスのH2/WF6流量比を10〜100の範囲と
    し、かつ前記WF6の供給律速反応となるWF6流速を単位圧
    力あたりの流量が０℃、1atmで0.04〜0.01cc/minの条件
    下においてＷ膜を形成することを特徴とするタングステ
    ン膜の形成方法。
JP63206343A 1988-08-22 1988-08-22 タングステン膜の形成方法 Expired - Fee Related JP2511503B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63206343A JP2511503B2 (ja) 1988-08-22 1988-08-22 タングステン膜の形成方法
DE68914061T DE68914061T2 (de) 1988-08-22 1989-08-14 Verfahren zum Niederschlagen einer Wolframschicht.
EP89115017A EP0355657B1 (en) 1988-08-22 1989-08-14 Method of depositing a tungsten film
US07/561,605 US5108952A (en) 1988-08-22 1990-07-30 Method of depositing a tungsten film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63206343A JP2511503B2 (ja) 1988-08-22 1988-08-22 タングステン膜の形成方法

Publications (2)

Publication Number Publication Date
JPH0257685A JPH0257685A (ja) 1990-02-27
JP2511503B2 true JP2511503B2 (ja) 1996-06-26

Family

ID=16521730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63206343A Expired - Fee Related JP2511503B2 (ja) 1988-08-22 1988-08-22 タングステン膜の形成方法

Country Status (4)

Country Link
US (1) US5108952A (ja)
EP (1) EP0355657B1 (ja)
JP (1) JP2511503B2 (ja)
DE (1) DE68914061T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223455A (en) * 1987-07-10 1993-06-29 Kabushiki Kaisha Toshiba Method of forming refractory metal film
US5110760A (en) * 1990-09-28 1992-05-05 The United States Of America As Represented By The Secretary Of The Navy Method of nanometer lithography
JPH05243496A (ja) * 1992-02-27 1993-09-21 Nec Ic Microcomput Syst Ltd 半導体装置の製造方法
US5272112A (en) * 1992-11-09 1993-12-21 Genus, Inc. Low-temperature low-stress blanket tungsten film
US5434096A (en) * 1994-10-05 1995-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Method to prevent silicide bubble in the VLSI process
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
WO2002044765A2 (en) * 2000-10-26 2002-06-06 Nanogram Corporation Multilayered optical structures
US6952504B2 (en) * 2001-12-21 2005-10-04 Neophotonics Corporation Three dimensional engineering of planar optical structures
US7384680B2 (en) * 1997-07-21 2008-06-10 Nanogram Corporation Nanoparticle-based power coatings and corresponding structures
US20090075083A1 (en) * 1997-07-21 2009-03-19 Nanogram Corporation Nanoparticle production and corresponding structures
US7575784B1 (en) 2000-10-17 2009-08-18 Nanogram Corporation Coating formation by reactive deposition
WO2002032588A1 (en) 2000-10-17 2002-04-25 Neophotonics Corporation Coating formation by reactive deposition
US20060147369A1 (en) * 1997-07-21 2006-07-06 Neophotonics Corporation Nanoparticle production and corresponding structures
US6917511B1 (en) 2001-08-14 2005-07-12 Neophotonics Corporation Reactive deposition for the formation of chip capacitors
US6576548B1 (en) * 2002-02-22 2003-06-10 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with reliable contacts/vias
US8865271B2 (en) * 2003-06-06 2014-10-21 Neophotonics Corporation High rate deposition for the formation of high quality optical coatings
US7521097B2 (en) * 2003-06-06 2009-04-21 Nanogram Corporation Reactive deposition for electrochemical cell production
US20070283603A1 (en) * 2004-02-02 2007-12-13 Tony Haynes Greetings book
US7491431B2 (en) * 2004-12-20 2009-02-17 Nanogram Corporation Dense coating formation by reactive deposition

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404235A (en) * 1981-02-23 1983-09-13 Rca Corporation Method for improving adhesion of metal film on a dielectric surface

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓ，４５（６），Ｓｅｐ．１９８４，Ｐ．６２３−６２５

Also Published As

Publication number Publication date
JPH0257685A (ja) 1990-02-27
DE68914061D1 (de) 1994-04-28
EP0355657A1 (en) 1990-02-28
US5108952A (en) 1992-04-28
EP0355657B1 (en) 1994-03-23
DE68914061T2 (de) 1994-09-08

Similar Documents

Publication Publication Date Title
JP2511503B2 (ja) タングステン膜の形成方法
US5904567A (en) Layer member forming method
US6786997B1 (en) Plasma processing apparatus
US5728629A (en) Process for preventing deposition on inner surfaces of CVD reactor
US4650698A (en) Method of forming a thin film of a metal or metal compound on a substrate
JPH0772351B2 (ja) 金属薄膜選択成長方法
JPH03224223A (ja) 選択ｃｖｄ法
JPS6217026B2 (ja)
US4699801A (en) Semiconductor device
JPH11150073A (ja) 薄膜作成装置
JPH07235506A (ja) 薄膜形成法
US6117799A (en) Deposition of super thin PECVD SiO2 in multiple deposition station system
JP3224469B2 (ja) 薄膜形成法及びその装置
JP2648098B2 (ja) 薄膜形成装置
KR900001237B1 (ko) 반도체장치의 제조방법
JP2723053B2 (ja) 薄膜の形成方法およびその装置
JPH0964025A (ja) 半導体装置の製造方法
JPH02307221A (ja) Ｃｖｄ膜の成長方法
JPH10176273A (ja) Ｃｖｄ膜形成方法およびｃｖｄ膜形成装置
JPS63179076A (ja) 薄膜形成方法
JPS61220427A (ja) 半導体装置の製造方法
JPS63162864A (ja) 反応性スパッタリング方法
JPS6277466A (ja) 薄膜形成方法
JPH0790570A (ja) スパッタリング成膜装置
JPH0758017A (ja) 成膜方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees