JP2511023B2 - 双方向性サイリスタ - Google Patents
双方向性サイリスタInfo
- Publication number
- JP2511023B2 JP2511023B2 JP6558487A JP6558487A JP2511023B2 JP 2511023 B2 JP2511023 B2 JP 2511023B2 JP 6558487 A JP6558487 A JP 6558487A JP 6558487 A JP6558487 A JP 6558487A JP 2511023 B2 JP2511023 B2 JP 2511023B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion layer
- conductivity type
- emitter
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、双方向性サイリスタ（以下トライアックと
称す）に関するもので、特にトライアックの４つのモー
ドのゲート感度の改善に係るものである。
称す）に関するもので、特にトライアックの４つのモー
ドのゲート感度の改善に係るものである。
（従来の技術） トライアックは双方向にスイッチする特性をもつサイ
リスタであって、２個の主電極と１個のゲート電極とを
有し、交流電力制御用として使用される。即ちトライア
ックは、２個の主電極に印加される正負の双方向の電圧
（交流）のそれぞれの場合に対し、正又は負のゲートト
リガー信号を与えてオフ状態からオン状態にスイッチす
ることが可能な３端子半導体装置である。従ってトライ
アックには４種類のゲートトリガーモードがあり、それ
ぞれのモードのトリガー電流（以下IGTと記す）は高感
度即ちIGTが小さく且つ同程度のIGT値を持つことが望ま
れている。
リスタであって、２個の主電極と１個のゲート電極とを
有し、交流電力制御用として使用される。即ちトライア
ックは、２個の主電極に印加される正負の双方向の電圧
（交流）のそれぞれの場合に対し、正又は負のゲートト
リガー信号を与えてオフ状態からオン状態にスイッチす
ることが可能な３端子半導体装置である。従ってトライ
アックには４種類のゲートトリガーモードがあり、それ
ぞれのモードのトリガー電流（以下IGTと記す）は高感
度即ちIGTが小さく且つ同程度のIGT値を持つことが望ま
れている。
一般に、トライアックのIGTを高感度にするには、ゲ
ート部とT1側エミッタ部の間のベース表面濃度を低くし
て、IGTが流れた際、表面付近を通る無効電流を減少さ
せる方法がある。第３図はこの従来のトライアックを説
明するための断面図である。同図（ａ）においてＮ型半
導体基板１の両面から不純物を拡散してT2側Ｐベース層
２及びT1側Ｐベース層３を形成、更に両Ｐベース層に選
択的に不純物を拡散してＮエミッタ層４、Ｎエミッタ層
5a及びゲート・エミッタ層5bを形成する。同図（ｂ）に
おいてゲートエミッタ層5bとＮエミッタ層5aの間のＰベ
ース層上に熱酸化膜６を残す。次に同図（ｃ）において
高濃度のＰ層７を付着させ、Ｐベース層２及び３の表面
濃度を高める。この時、熱酸化膜で保護された所は低い
表面濃度のままである。次に酸化膜10及びオーミックコ
ンタクトのT2側主電極11、T1側主電極12及びゲート電極
13を形成する。
ート部とT1側エミッタ部の間のベース表面濃度を低くし
て、IGTが流れた際、表面付近を通る無効電流を減少さ
せる方法がある。第３図はこの従来のトライアックを説
明するための断面図である。同図（ａ）においてＮ型半
導体基板１の両面から不純物を拡散してT2側Ｐベース層
２及びT1側Ｐベース層３を形成、更に両Ｐベース層に選
択的に不純物を拡散してＮエミッタ層４、Ｎエミッタ層
5a及びゲート・エミッタ層5bを形成する。同図（ｂ）に
おいてゲートエミッタ層5bとＮエミッタ層5aの間のＰベ
ース層上に熱酸化膜６を残す。次に同図（ｃ）において
高濃度のＰ層７を付着させ、Ｐベース層２及び３の表面
濃度を高める。この時、熱酸化膜で保護された所は低い
表面濃度のままである。次に酸化膜10及びオーミックコ
ンタクトのT2側主電極11、T1側主電極12及びゲート電極
13を形成する。
IGTの４種類のモードは、T1側主電極12の電位を基準
にとり、T2側主電極11が正電位の場合をＩ、負電位の場
合をIII、又ゲート電極13の電位が正のときは＋、負の
ときは−の記号を右肩に記すこととすると、I+、I-、II
I+、III-で表せる。第３図の部分的にT1側Ｐベース層の
表面濃度を低くする従来例のトライアックでは、IGTが
４つのモードのうちI+、I-、III-の３モードでは極端に
高感度となるが、III+は他のモードの５〜７倍のIGTと
なり、バランスの悪い特性となる。
にとり、T2側主電極11が正電位の場合をＩ、負電位の場
合をIII、又ゲート電極13の電位が正のときは＋、負の
ときは−の記号を右肩に記すこととすると、I+、I-、II
I+、III-で表せる。第３図の部分的にT1側Ｐベース層の
表面濃度を低くする従来例のトライアックでは、IGTが
４つのモードのうちI+、I-、III-の３モードでは極端に
高感度となるが、III+は他のモードの５〜７倍のIGTと
なり、バランスの悪い特性となる。
一方T2側Ｐベース層とT1側Ｐベース層との各々のベー
ス濃度を下げて拡散し、ベース・エミッタ間の全体の注
入効率を良くしてやる方法がある。この場合にはIGTの
バランスがI+、I-、III-の３モードとIII+モードで1:2
と良好であるものの、全体的にIGTが大きくなる欠点が
ある。
ス濃度を下げて拡散し、ベース・エミッタ間の全体の注
入効率を良くしてやる方法がある。この場合にはIGTの
バランスがI+、I-、III-の３モードとIII+モードで1:2
と良好であるものの、全体的にIGTが大きくなる欠点が
ある。
（発明が解決しようとする問題点） 交流制御用として使用されるトライアックはIGTが高
感度で、且つI+、I-、III+、III-の４モードが同様の条
件で制御できるものが望ましい。前述のように従来技術
ではI+、I-、III-の３モードでは高感度であるが、III+
モードでは他のモードの５〜７倍のIGTとなり、バラン
スの悪い特性となり、又他の従来技術ではIGTのバラン
スは良好であるが、全体的にIGTが大きく、そのコント
ロールが難しいという問題点がある。
感度で、且つI+、I-、III+、III-の４モードが同様の条
件で制御できるものが望ましい。前述のように従来技術
ではI+、I-、III-の３モードでは高感度であるが、III+
モードでは他のモードの５〜７倍のIGTとなり、バラン
スの悪い特性となり、又他の従来技術ではIGTのバラン
スは良好であるが、全体的にIGTが大きく、そのコント
ロールが難しいという問題点がある。
本発明の目的は、ゲート感度を良くし、且つゲートト
リガーモードの４つのバランスを良くし、４モードを同
様の条件でゲート制御ができるようにしたトライアック
を提供することである。
リガーモードの４つのバランスを良くし、４モードを同
様の条件でゲート制御ができるようにしたトライアック
を提供することである。
［発明の構成］ （問題点を解決するための手段とその作用） 本発明は、双方向性サイリスタ即ちトライアックにお
いて、主表面に露出する第１拡散層（T1側Ｐベース層）
の表面濃度と、主表面に露出する第２拡散層（T2側Ｐベ
ース層）の表面濃度とを互いに異なる濃度にして、IGT
を高感度に且つ４モードのIGTのバランスを良く保つよ
うにしたトライアックである。
いて、主表面に露出する第１拡散層（T1側Ｐベース層）
の表面濃度と、主表面に露出する第２拡散層（T2側Ｐベ
ース層）の表面濃度とを互いに異なる濃度にして、IGT
を高感度に且つ４モードのIGTのバランスを良く保つよ
うにしたトライアックである。
例えば本発明においては、Ｐベース層、Ｎエミッタ層
形成後その間に成長した基板表面の酸化膜を剥離した
後、T1側及びT2側にオーミックコンタクト性を損なわな
い程度の高濃度Ｐ層をそれぞれ付着させIGTを高感度に
すると共に、T1側とT2側のＰベース層の表面濃度を互い
に異なる適値とし、IGTのバランスを調整したものであ
る。
形成後その間に成長した基板表面の酸化膜を剥離した
後、T1側及びT2側にオーミックコンタクト性を損なわな
い程度の高濃度Ｐ層をそれぞれ付着させIGTを高感度に
すると共に、T1側とT2側のＰベース層の表面濃度を互い
に異なる適値とし、IGTのバランスを調整したものであ
る。
（実施例） 第１図は、本発明の実施例のトライアックの断面図で
ある。一導電型半導体基板（Ｎ型半導体基板）１と、基
板１のT1側（図面の下方）の主表面に形成される反対導
電型第１拡散層（T1側Ｐベース層）３と、基板のT2側の
主表面に形成される反対導電型第２拡散層（T2側Ｐベー
ス層）２と、前記T1側Ｐベース層３に選択的に形成され
る一導電型第１エミッタ拡散層（T1側Ｎエミッタ層）5a
及び一導電型ゲート・エミッタ拡散層（Ｎゲート・エミ
ッタ槽）5bと、T2側Ｐベース層２に選択的に形成される
一導電型第２エミッタ拡散層（T2側Ｎエミッタ層）４と
が形成される。第２図は製造工程を説明するための断面
図で、同図（ａ）は上記のようにＰベース層及びＮエミ
ッタ層を拡散形成し、その間にシリコン基板表面に成長
した熱酸化膜を除去した後、T1側のＰベース層３にオー
ミックコンタクト性を損なわない程度、例えば表面濃度
が約１×1018（cm-3）以上になるようなＰ高濃度層８を
形成する。1055℃×2HrでのＰ層表面濃度は約１×1018
（cm-3）である。次に第２図（ｂ）に示すようにT2側Ｐ
ベース層２に、例えば表面濃度が約５×1018（cm-3）に
なるようなＰ高濃度層９を形成する。1055℃×50Hrで高
濃度層を付着させるがその時のＰ層表面濃度は約５×10
18（cm-3）である。
ある。一導電型半導体基板（Ｎ型半導体基板）１と、基
板１のT1側（図面の下方）の主表面に形成される反対導
電型第１拡散層（T1側Ｐベース層）３と、基板のT2側の
主表面に形成される反対導電型第２拡散層（T2側Ｐベー
ス層）２と、前記T1側Ｐベース層３に選択的に形成され
る一導電型第１エミッタ拡散層（T1側Ｎエミッタ層）5a
及び一導電型ゲート・エミッタ拡散層（Ｎゲート・エミ
ッタ槽）5bと、T2側Ｐベース層２に選択的に形成される
一導電型第２エミッタ拡散層（T2側Ｎエミッタ層）４と
が形成される。第２図は製造工程を説明するための断面
図で、同図（ａ）は上記のようにＰベース層及びＮエミ
ッタ層を拡散形成し、その間にシリコン基板表面に成長
した熱酸化膜を除去した後、T1側のＰベース層３にオー
ミックコンタクト性を損なわない程度、例えば表面濃度
が約１×1018（cm-3）以上になるようなＰ高濃度層８を
形成する。1055℃×2HrでのＰ層表面濃度は約１×1018
（cm-3）である。次に第２図（ｂ）に示すようにT2側Ｐ
ベース層２に、例えば表面濃度が約５×1018（cm-3）に
なるようなＰ高濃度層９を形成する。1055℃×50Hrで高
濃度層を付着させるがその時のＰ層表面濃度は約５×10
18（cm-3）である。
以降は第１図に示すようにフィールド酸化膜上に表面
保護膜10をCVD等により形成し、電極コンタクト用の開
孔部を作り、その後蒸着法等によりオーミックコンタク
トのT1側主電極12、T2側主電極11及びゲート電極13を形
成する。
保護膜10をCVD等により形成し、電極コンタクト用の開
孔部を作り、その後蒸着法等によりオーミックコンタク
トのT1側主電極12、T2側主電極11及びゲート電極13を形
成する。
この実施例のトライアックでは、４つのトリガーモー
ドにおけるIGTの比がI+：I-：III+：III-＝1:1:2:1とバ
ランスよく、又T1側Ｐベース層、T2側Ｐベース層の両面
に約１×1018（cm-3）の高濃度でＰ層を形成したものよ
り工程が一つ増加するが、IGTを1/2に小さくすることが
できた。
ドにおけるIGTの比がI+：I-：III+：III-＝1:1:2:1とバ
ランスよく、又T1側Ｐベース層、T2側Ｐベース層の両面
に約１×1018（cm-3）の高濃度でＰ層を形成したものよ
り工程が一つ増加するが、IGTを1/2に小さくすることが
できた。
なおこの実施例では、T1側Ｐベース層の表面濃度をT2
側Ｐベース層の表面濃度より低濃度とし望ましい結果が
得られたが、所望によりT1側Ｐベース層の表面濃度をT2
側より高濃度とし、IGTの高感度化とバランス調整をす
ることも可能である。
側Ｐベース層の表面濃度より低濃度とし望ましい結果が
得られたが、所望によりT1側Ｐベース層の表面濃度をT2
側より高濃度とし、IGTの高感度化とバランス調整をす
ることも可能である。
［発明の効果］ 本発明のトライアックは、ゲート感度が良く且つゲー
トトリガーモードもバランスも改善され、４モードを同
様の条件でゲート制御ができるようになった。
トトリガーモードもバランスも改善され、４モードを同
様の条件でゲート制御ができるようになった。
第３図に示す従来技術ではIGTのI+、I-、III+、III-
の値の比が1:1:（５〜７）:1とバランスが悪くなり、又
P+高濃度層を部分的に付着させる為、付着前に選択的に
酸化膜を開孔しなければならず工程も長くなる短所があ
る。又T1側、T2側各々のベース領域の濃度を下げてベー
ス・エミッタ間の注入効率を高くする他の従来技術では
IGTのバランスは良好となるが、I+、I-、III+、III-の
各モードにおけるIGTの値のコントロールが難しい。本
発明のトライアックでは、上記従来技術の問題点を解決
し、バランスが良好で、且つ高感度のIGTを得ることが
できる。
の値の比が1:1:（５〜７）:1とバランスが悪くなり、又
P+高濃度層を部分的に付着させる為、付着前に選択的に
酸化膜を開孔しなければならず工程も長くなる短所があ
る。又T1側、T2側各々のベース領域の濃度を下げてベー
ス・エミッタ間の注入効率を高くする他の従来技術では
IGTのバランスは良好となるが、I+、I-、III+、III-の
各モードにおけるIGTの値のコントロールが難しい。本
発明のトライアックでは、上記従来技術の問題点を解決
し、バランスが良好で、且つ高感度のIGTを得ることが
できる。
第１図は本発明のトライアックの断面図、第２図は本発
明のトライアックの製造工程を示す断面図、第３図は従
来のトライアックとその製造工程を示す断面図である。 １……一導電型半導体基板（Ｎ型半導体基板）、２……
反対導電型第２拡散層（T2側Ｐベース層）、３……反対
導電型第１拡散層（T1側Ｐベース層）、４……一導電型
第２エミッタ拡散層（T2側Ｎエミッタ層）、5a……一導
電型第１エミッタ拡散層（T1側Ｎエミッタ層）、5b……
一導電型ゲート・エミッタ拡散層（Ｎゲート・エミッタ
層）、８……T1側Ｐ高濃度層、９……T2側Ｐ高濃度層。
明のトライアックの製造工程を示す断面図、第３図は従
来のトライアックとその製造工程を示す断面図である。 １……一導電型半導体基板（Ｎ型半導体基板）、２……
反対導電型第２拡散層（T2側Ｐベース層）、３……反対
導電型第１拡散層（T1側Ｐベース層）、４……一導電型
第２エミッタ拡散層（T2側Ｎエミッタ層）、5a……一導
電型第１エミッタ拡散層（T1側Ｎエミッタ層）、5b……
一導電型ゲート・エミッタ拡散層（Ｎゲート・エミッタ
層）、８……T1側Ｐ高濃度層、９……T2側Ｐ高濃度層。
Claims (2)
- 【請求項１】一導電型半導体基板と、該基板の両主表面
にそれぞれ形成される反対導電型第１拡散層及び反対導
電型第２拡散層と、前記第１拡散層の主表面に選択的に
形成される一導電型第１エミッタ拡散層及び一導電型ゲ
ート・エミッタ拡散層と、前記第２拡散層の主表面に選
択的に形成される一導電型第２エミッタ拡散層とを具備
する双方向性サイリスタにおいて、 主表面に露出する第１拡散層の表面濃度と主表面に露出
する第２拡散層の表面濃度とが互いに異なることを特徴
とする双方向性サイリスタ。 - 【請求項２】主表面に露出する第２拡散層の表面濃度が
主表面に露出する第１拡散層の表面濃度より高いことを
特徴とする特許請求の範囲第１項記載の双方向性サイリ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6558487A JP2511023B2 (ja) | 1987-03-23 | 1987-03-23 | 双方向性サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6558487A JP2511023B2 (ja) | 1987-03-23 | 1987-03-23 | 双方向性サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63233565A JPS63233565A (ja) | 1988-09-29 |
| JP2511023B2 true JP2511023B2 (ja) | 1996-06-26 |
Family
ID=13291201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6558487A Expired - Fee Related JP2511023B2 (ja) | 1987-03-23 | 1987-03-23 | 双方向性サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2511023B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2690050B2 (ja) * | 1992-07-29 | 1997-12-10 | 日本電信電話株式会社 | サージ防護素子 |
-
1987
- 1987-03-23 JP JP6558487A patent/JP2511023B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63233565A (ja) | 1988-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4607270A (en) | Schottky barrier diode with guard ring | |
| JPH0783050B2 (ja) | 半導体素子の製造方法 | |
| JPH01103876A (ja) | 絶縁ゲート型半導体装置 | |
| JP2511023B2 (ja) | 双方向性サイリスタ | |
| JPH05299658A (ja) | 半導体装置及びその製造方法 | |
| US5270566A (en) | Insulated gate semiconductor device | |
| JPS5940571A (ja) | 半導体装置 | |
| JPH02114669A (ja) | メサ型トライアック | |
| JPS5817680A (ja) | 半導体装置 | |
| JPS5933985B2 (ja) | 半導体装置 | |
| JPS6455853A (en) | Semiconductor device and manufacture thereof | |
| JPS5957476A (ja) | 半導体装置の製造方法 | |
| JPS5866367A (ja) | 半導体整流装置及びその製造方法 | |
| JPS56101779A (en) | Schottky barrier diode | |
| JPH07297413A (ja) | 酸化物負性抵抗素子とその製造方法 | |
| JPH02260529A (ja) | メッキ電極の製造方法 | |
| JPH03166728A (ja) | 半導体装置 | |
| JPS59189651A (ja) | 半導体装置 | |
| JPH0536977A (ja) | スイツチング素子 | |
| JPS60123049A (ja) | 半導体立体回路素子の製造方法 | |
| JPS623570B2 (ja) | ||
| JPS6197873A (ja) | 光起電力素子 | |
| KR940004863A (ko) | 포토다이오드 | |
| JPH0516672B2 (ja) | ||
| JPH03209818A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |