JP2505024Y2 - 積層セラミック電歪素子 - Google Patents
積層セラミック電歪素子Info
- Publication number
- JP2505024Y2 JP2505024Y2 JP1989133212U JP13321289U JP2505024Y2 JP 2505024 Y2 JP2505024 Y2 JP 2505024Y2 JP 1989133212 U JP1989133212 U JP 1989133212U JP 13321289 U JP13321289 U JP 13321289U JP 2505024 Y2 JP2505024 Y2 JP 2505024Y2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrostrictive element
- ceramic
- outermost
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案はアクチュエータなどに用いられる積層セラミ
ック電歪素子に関し、特にその構造を関する。
ック電歪素子に関し、特にその構造を関する。
〔従来の技術〕 従来、この種の積層セラミック電歪素子の構造として
は第５図に示すものがある（例えば、昭和58年９月発行
の電子通信学会誌に開示）。第１図において、１はチタ
ン酸ジルコン酸鉛（PZT）系の電歪セラミックからなる
層間100μｍ程度で、銀−パラジウム合金からなる内部
電極４と交互に積層された均一層である。２は均一層１
と層間だけが200μｍ程度と異なる不均一層である。３
は電歪セラミックのみからなる保護層である。保護層３
と不均一層２と均一層１とからなる積層体は一層おきに
同一の外部電極６と接続して電気的に並列接続となるよ
うにする。このために積層方向と平行な側面に露出する
内部電極４には、対向する一組について交互に一層おき
にガラスなど絶縁膜５を披着し、その上から銀ペースト
などの外部電極６を印刷する。外部電源とは、外部電極
６上に半田８を介してリード線７を固着して接続してい
る。
は第５図に示すものがある（例えば、昭和58年９月発行
の電子通信学会誌に開示）。第１図において、１はチタ
ン酸ジルコン酸鉛（PZT）系の電歪セラミックからなる
層間100μｍ程度で、銀−パラジウム合金からなる内部
電極４と交互に積層された均一層である。２は均一層１
と層間だけが200μｍ程度と異なる不均一層である。３
は電歪セラミックのみからなる保護層である。保護層３
と不均一層２と均一層１とからなる積層体は一層おきに
同一の外部電極６と接続して電気的に並列接続となるよ
うにする。このために積層方向と平行な側面に露出する
内部電極４には、対向する一組について交互に一層おき
にガラスなど絶縁膜５を披着し、その上から銀ペースト
などの外部電極６を印刷する。外部電源とは、外部電極
６上に半田８を介してリード線７を固着して接続してい
る。
上述した従来の積層セラミック電歪素子は、圧電活性
となる不均一層２及び均一層１と圧電不活性な保護層を
一緒に積層していること、あるいは保護層の外側にさら
に機構部品が接続されることから次のような欠点があ
る。
となる不均一層２及び均一層１と圧電不活性な保護層を
一緒に積層していること、あるいは保護層の外側にさら
に機構部品が接続されることから次のような欠点があ
る。
（１）圧電活性な不均一層２及び均一層１は積層方向と
平行に分極されているため、電圧が印加されると積層方
向と平行に伸び、それと垂直方向には縮む。これが歪の
発生しない保護層３と一緒に積層されるとその界面には
せん断力あるいは引張力が働く。一方、電歪セラミック
と内部電極４となる金属材料を積層した構造では、両者
の接着強度が弱く、もともとその界面で破断が起き易
い。この結果、保護層３と内部電極４を介して接続する
不均一層２はその電極界面で機械的に破壊しやすい。も
ともと不均一層２は、圧電活性層と圧電不活性層の境界
に発生するせん断力あるいは引張力を緩和する目的で設
けられた層である。即ち、一層あたりの厚みを増すこと
で電界強度を小さくし、電界と平行に発生する歪を小さ
くしそれと垂直な歪が小さくなり応力が緩和されるとい
う考え方である。
平行に分極されているため、電圧が印加されると積層方
向と平行に伸び、それと垂直方向には縮む。これが歪の
発生しない保護層３と一緒に積層されるとその界面には
せん断力あるいは引張力が働く。一方、電歪セラミック
と内部電極４となる金属材料を積層した構造では、両者
の接着強度が弱く、もともとその界面で破断が起き易
い。この結果、保護層３と内部電極４を介して接続する
不均一層２はその電極界面で機械的に破壊しやすい。も
ともと不均一層２は、圧電活性層と圧電不活性層の境界
に発生するせん断力あるいは引張力を緩和する目的で設
けられた層である。即ち、一層あたりの厚みを増すこと
で電界強度を小さくし、電界と平行に発生する歪を小さ
くしそれと垂直な歪が小さくなり応力が緩和されるとい
う考え方である。
しかし、圧電不活性である保護層３が圧電活性層と隣
接して積層された構造である限りはこの応力を無くする
ことはできず、この素子の信頼性は十分でない。
接して積層された構造である限りはこの応力を無くする
ことはできず、この素子の信頼性は十分でない。
（２）本素子が外部から何ら機械的拘束をうけない場合
は、外形が“つづみ”状に変形し、保護層最外面（以後
端面と略す）は外部に向って凸面になる。この変形によ
り（１）で記した応力はさらに緩和される。しかし、端
面が機構部品と接続し固定されている場合は変形を拘束
され逆に保護層３と不均一層２の電極界面に作用する応
力は大きくなり機械的に破壊しやすい。
は、外形が“つづみ”状に変形し、保護層最外面（以後
端面と略す）は外部に向って凸面になる。この変形によ
り（１）で記した応力はさらに緩和される。しかし、端
面が機構部品と接続し固定されている場合は変形を拘束
され逆に保護層３と不均一層２の電極界面に作用する応
力は大きくなり機械的に破壊しやすい。
本考案の目的は、素子の最外層の変形を起こしやすく
して、最外層とそれに隣接する層の界面に働く応力を緩
和し、機械的破損の防止ができる積層セラミック電歪素
子を提供することにある。
して、最外層とそれに隣接する層の界面に働く応力を緩
和し、機械的破損の防止ができる積層セラミック電歪素
子を提供することにある。
本考案の積層セラミック電歪素子は、電歪効果を示す
セラミック材料からなる薄板と薄板状の内部電極とが交
互に積層され各内部電極が一層おきに同一の外部電極に
接続している積層セラミック電歪素子において、前記積
層セラミック電歪素子の、積層方向の両最外側に位置す
る二つの薄板のそれぞれに、その最外側の薄板に限って
これを積層方向に貫通する穴及び積層面に平行な溝の少
なくとも一つを具備する構造を有している。
セラミック材料からなる薄板と薄板状の内部電極とが交
互に積層され各内部電極が一層おきに同一の外部電極に
接続している積層セラミック電歪素子において、前記積
層セラミック電歪素子の、積層方向の両最外側に位置す
る二つの薄板のそれぞれに、その最外側の薄板に限って
これを積層方向に貫通する穴及び積層面に平行な溝の少
なくとも一つを具備する構造を有している。
次に、本考案について図面を参照して説明する。第１
図は本考案の一実施例の素子構造をモデル化した斜視図
である。
図は本考案の一実施例の素子構造をモデル化した斜視図
である。
第１図において、１は従来知られるジルコン酸チタン
酸鉛（PZT）系の電歪セラミック部材と内部電極４とし
てAg-Pd合金を交互に重ね、電極間を約100μｍとし、64
層を有する均一層である。２は層間距離が200μm,400μ
m,1mmのものが各々一層ずつよりなる不均一層である。
均一層１と不均一層２は、積層方向と平行な対向する一
組の側面で互い違いに一層おきに内部電極４を覆うガラ
ス絶縁膜５を設ける。この上からAgベーストなどにより
外部電極６を形成し、一層ごとに内部電極６との接続を
図る。端面については一面に外部電極材料を塗り上記の
外部電極６と接続する。この結果、本考案では全層にわ
たって圧電活性となる。この時、上下の端面は側面の外
部電極６により短絡されないように側面の外部電極６に
はその長手方向のどちらか一方の端部に端面との間の塗
り逃げを0.6mm作る。また、ガラス絶縁膜５が設けてな
い側面の最外層には、端面の外部電極６を接続するよう
に幅0.6mmで外部電極材の帯を設けておく。外部電源と
は外部電極６上に半田８によってリード線７を固着しこ
のリード線７で接続する。さらに端面には、切削法やワ
イヤーソーを用いて幅0.8mm深さ0.4mmの溝を設けて本考
案の積層セラミック電歪素子９を得た。尚本素子の外形
寸法は２×3mmの断面で9.6mmの高さである。
酸鉛（PZT）系の電歪セラミック部材と内部電極４とし
てAg-Pd合金を交互に重ね、電極間を約100μｍとし、64
層を有する均一層である。２は層間距離が200μm,400μ
m,1mmのものが各々一層ずつよりなる不均一層である。
均一層１と不均一層２は、積層方向と平行な対向する一
組の側面で互い違いに一層おきに内部電極４を覆うガラ
ス絶縁膜５を設ける。この上からAgベーストなどにより
外部電極６を形成し、一層ごとに内部電極６との接続を
図る。端面については一面に外部電極材料を塗り上記の
外部電極６と接続する。この結果、本考案では全層にわ
たって圧電活性となる。この時、上下の端面は側面の外
部電極６により短絡されないように側面の外部電極６に
はその長手方向のどちらか一方の端部に端面との間の塗
り逃げを0.6mm作る。また、ガラス絶縁膜５が設けてな
い側面の最外層には、端面の外部電極６を接続するよう
に幅0.6mmで外部電極材の帯を設けておく。外部電源と
は外部電極６上に半田８によってリード線７を固着しこ
のリード線７で接続する。さらに端面には、切削法やワ
イヤーソーを用いて幅0.8mm深さ0.4mmの溝を設けて本考
案の積層セラミック電歪素子９を得た。尚本素子の外形
寸法は２×3mmの断面で9.6mmの高さである。
この素子を第２図に示すコの字形変位拡大機構20に組
み込んだ。但し、変位拡大機構と素子端面の間には電気
的ショートを防ぐため絶縁物を入れる。コの字型変位拡
大機構20はSVS304により作製されており、そのうでの長
さと積層セラミック電歪素子の取り付け位置を調整して
変位拡大率が決まる。第２図中の記号を用いると変位拡
大率はl1／l2で表わされる。動作時、第５図の様な従来
の溝なしの積層セラミック電歪素子では、機械的拘束を
受けて保護層３はほとんど変形しない。
み込んだ。但し、変位拡大機構と素子端面の間には電気
的ショートを防ぐため絶縁物を入れる。コの字型変位拡
大機構20はSVS304により作製されており、そのうでの長
さと積層セラミック電歪素子の取り付け位置を調整して
変位拡大率が決まる。第２図中の記号を用いると変位拡
大率はl1／l2で表わされる。動作時、第５図の様な従来
の溝なしの積層セラミック電歪素子では、機械的拘束を
受けて保護層３はほとんど変形しない。
このため保護層３と不均一層２の電極界面の応力は開
放されずこの部分で破壊しやすくなる。一方、溝10を入
れた本考案の積層セラミック電歪素子９は保護層がない
ためせん断力、あるいは、引張力が作用するのは変位拡
大機構とこの素子の界面となる。この界面では、素子に
設けた溝の存在により、素子が容易に変形できこの応力
を緩和できると考えられる。
放されずこの部分で破壊しやすくなる。一方、溝10を入
れた本考案の積層セラミック電歪素子９は保護層がない
ためせん断力、あるいは、引張力が作用するのは変位拡
大機構とこの素子の界面となる。この界面では、素子に
設けた溝の存在により、素子が容易に変形できこの応力
を緩和できると考えられる。
この効果を確認するため、従来の電歪効果セラミック
素子と同様の工程で得られる本考案の素子を各々100個
コの字型変位拡大機構に組み込み、周波数250Hzのサイ
ン波を半波整流してピーク電圧150Vとしたものを、常時
常温で連続1000時間印加する寿命試験を行なった。
素子と同様の工程で得られる本考案の素子を各々100個
コの字型変位拡大機構に組み込み、周波数250Hzのサイ
ン波を半波整流してピーク電圧150Vとしたものを、常時
常温で連続1000時間印加する寿命試験を行なった。
第３図にこの試験による機械的破壊モードの累積不良
率を示した。1000時間後の累積不良率は従来の素子が10
％であるのに対し本考案による素子は４％となり上記モ
ードによる不良の考案を半減できた。即ち、溝により応
力を緩和する効果を確認することができた。
率を示した。1000時間後の累積不良率は従来の素子が10
％であるのに対し本考案による素子は４％となり上記モ
ードによる不良の考案を半減できた。即ち、溝により応
力を緩和する効果を確認することができた。
又、従来の積層セラミック電歪素子についても保護層
にあたる最外層端面に溝を設けて、同様にコの字型変位
拡大機構に組み込んで同様の寿命試験を行なった。その
結果やはり機械的破壊モードによる不良率は７％と低減
できた。即ち、溝を設けることで従来の素子のように保
護層と不均一層が隣接して積層された構造でも、この界
面に作用する応力を緩和する効果が確認された。
にあたる最外層端面に溝を設けて、同様にコの字型変位
拡大機構に組み込んで同様の寿命試験を行なった。その
結果やはり機械的破壊モードによる不良率は７％と低減
できた。即ち、溝を設けることで従来の素子のように保
護層と不均一層が隣接して積層された構造でも、この界
面に作用する応力を緩和する効果が確認された。
第１の実施例による積層セラミック電歪素子と従来の
保護層であって、溝のない素子各々100個を外部から機
械的負荷を加えないで第１の実施例と同じ条件で寿命試
験した。1000時間後の機械的破壊による累積不良率は従
来の素子が３％であるのに対して、本考案による素子は
１％であった。
保護層であって、溝のない素子各々100個を外部から機
械的負荷を加えないで第１の実施例と同じ条件で寿命試
験した。1000時間後の機械的破壊による累積不良率は従
来の素子が３％であるのに対して、本考案による素子は
１％であった。
無負荷状態においても、素子の機械的信頼性向上に効
果があることが確認された。
果があることが確認された。
第４図は本考案の他の実施例をモデル化した斜視図で
ある。最外層の形状以外は第１の実施例と同様に得られ
る素子である。
ある。最外層の形状以外は第１の実施例と同様に得られ
る素子である。
第４図において、11は最外層を貫通する穴であり、Φ
1mm深さ1mmの寸法である。この穴はグリーンシートをパ
ンチングすることなどにより得られる。
1mm深さ1mmの寸法である。この穴はグリーンシートをパ
ンチングすることなどにより得られる。
これを、やはり第１の実施例と同様のコの字型変位拡
大機構に組み込み、常温常湿のもとで250Hzのサイン波
を半波整流してピーク電圧150Vで連続1000時間印加する
寿命試験を行なった。結果を第３図に併せて示した。10
00時間後の機械的破壊モードによる累積不良率は６％で
あり、従来の溝なし素子を用いた場合より低減されてい
る事が確認できる。これは歪発生時に、拡大機構と素子
の間に発生するせん断力あるいは引張力を、穴が変形フ
リーであることにより、この応力を緩和する効果があ
る。
大機構に組み込み、常温常湿のもとで250Hzのサイン波
を半波整流してピーク電圧150Vで連続1000時間印加する
寿命試験を行なった。結果を第３図に併せて示した。10
00時間後の機械的破壊モードによる累積不良率は６％で
あり、従来の溝なし素子を用いた場合より低減されてい
る事が確認できる。これは歪発生時に、拡大機構と素子
の間に発生するせん断力あるいは引張力を、穴が変形フ
リーであることにより、この応力を緩和する効果があ
る。
尚、第１の実施例及び第２の実施例において溝や貫通
する穴の形状や寸法あるいは設置位置は所望により任意
でよいことは言うまでもない。
する穴の形状や寸法あるいは設置位置は所望により任意
でよいことは言うまでもない。
以上説明したように、本考案は積層セラミック電歪素
子の最外層に貫通する穴や溝のうち少なくとも一つを設
けて最外層の変形をしやすくすることで、 （１）変位拡大機構などの機械的拘束が与えられた場合
にはその接続部での破壊の確率を小さくする。
子の最外層に貫通する穴や溝のうち少なくとも一つを設
けて最外層の変形をしやすくすることで、 （１）変位拡大機構などの機械的拘束が与えられた場合
にはその接続部での破壊の確率を小さくする。
（２）無負荷状態でも機械的破壊を少なくする。
等、素子の機械的信頼性を向上できる効果がある。
第１図は本考案の一実施例の積層セラミック電歪効果素
子をモデル化した斜視図、第２図は第１図に示す第１の
実施例の寿命試験に用いた変位拡大機構付積層セラミッ
ク電歪素子の正面図、第３図は本考案の第１および第２
の実施例による構造素子と従来構造素子の寿命試験時の
累積不良率と連続駆動時間の関係を示す特性図、第４図
は本考案の他の実施例の積層セラミック電歪素子をモデ
ル化した斜視図、第５図は従来構造の積層セラミック電
歪素子の一例のモデル化した斜視図である。 １……均一層、２……不均一層、３……保護層、４……
内部電極、５……ガラス絶縁膜、６……外部電極、７…
…リード線、８……半田、９……積層セラミック電歪素
子、10……溝、11……貫通孔、20……コの字型変位拡大
機構。
子をモデル化した斜視図、第２図は第１図に示す第１の
実施例の寿命試験に用いた変位拡大機構付積層セラミッ
ク電歪素子の正面図、第３図は本考案の第１および第２
の実施例による構造素子と従来構造素子の寿命試験時の
累積不良率と連続駆動時間の関係を示す特性図、第４図
は本考案の他の実施例の積層セラミック電歪素子をモデ
ル化した斜視図、第５図は従来構造の積層セラミック電
歪素子の一例のモデル化した斜視図である。 １……均一層、２……不均一層、３……保護層、４……
内部電極、５……ガラス絶縁膜、６……外部電極、７…
…リード線、８……半田、９……積層セラミック電歪素
子、10……溝、11……貫通孔、20……コの字型変位拡大
機構。
Claims (1)
- 【請求項１】電歪効果を示すセラミック材料からなる薄
板と薄板状の内部電極とが交互に積層され各内部電極が
一層おきに同一の外部電極に接続している積層セラミッ
ク電歪素子において、 前記積層セラミック電歪素子の、積層方向の両最外側に
位置する二つの薄板のそれぞれに、その最外側の薄板に
限ってこれを積層方向に貫通する穴及び積層面に平行な
溝の少なくとも一つを具備することを特徴とする積層セ
ラミック電歪素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989133212U JP2505024Y2 (ja) | 1989-11-15 | 1989-11-15 | 積層セラミック電歪素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989133212U JP2505024Y2 (ja) | 1989-11-15 | 1989-11-15 | 積層セラミック電歪素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0371667U JPH0371667U (ja) | 1991-07-19 |
| JP2505024Y2 true JP2505024Y2 (ja) | 1996-07-24 |
Family
ID=31680624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989133212U Expired - Lifetime JP2505024Y2 (ja) | 1989-11-15 | 1989-11-15 | 積層セラミック電歪素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2505024Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023188282A1 (ja) * | 2022-03-31 | 2023-10-05 | 日本碍子株式会社 | 積層セラミック電子部品および組立体 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62190783A (ja) * | 1986-02-17 | 1987-08-20 | Hitachi Metals Ltd | 積層型圧電素子 |
| JP2541839B2 (ja) * | 1988-04-16 | 1996-10-09 | 株式会社トーキン | 積層型圧電アクチュエ―タ |
-
1989
- 1989-11-15 JP JP1989133212U patent/JP2505024Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0371667U (ja) | 1991-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4978881A (en) | Piezoelectric actuator of lamination type | |
| JP2567046B2 (ja) | 積層型変位素子 | |
| KR20000052836A (ko) | 안정적인 접촉 수단을 구비한 압전 액츄에이터 및 그의 제조 방법 | |
| JPH08242025A (ja) | 圧電アクチュエータ | |
| KR20190121211A (ko) | 전자 부품 | |
| JP2986706B2 (ja) | 圧電素子及びそれを用いた圧電アクチュエータ | |
| US6528927B1 (en) | Piezo actuator with multi-layer conductive film, and method for making same | |
| US6215230B1 (en) | Alternately stacked piezoelectric actuator in which each electrode layer leaves an alternately L-shaped stripe of piezoelectric material uncovered | |
| JP3881474B2 (ja) | 積層型圧電アクチュエータ | |
| JP2505024Y2 (ja) | 積層セラミック電歪素子 | |
| JPH05218519A (ja) | 電歪効果素子 | |
| JP2884378B2 (ja) | 積層型圧電アクチュエータおよびその製造方法 | |
| WO2021125097A1 (ja) | 積層圧電素子 | |
| US20100308693A1 (en) | Piezoelectric Stack Actuator Assembly | |
| JP3358669B2 (ja) | 積層型圧電セラミックアクチュエータ | |
| JP3227896B2 (ja) | 積層型圧電体 | |
| JP2516439B2 (ja) | 積層型圧電アクチュエ―タ素子 | |
| JP3017784B2 (ja) | 積層型変位素子 | |
| JPH02266578A (ja) | 電歪効果素子 | |
| JP3968408B2 (ja) | 積層型圧電アクチュエータ | |
| JPH07106654A (ja) | 積層型変位素子 | |
| JPH0442947Y2 (ja) | ||
| JP2812994B2 (ja) | 積層型変位素子 | |
| JP3184991B2 (ja) | 積層型圧電アクチュエータ | |
| JP3567330B2 (ja) | 積層型圧電セラミックアクチュエータ |