JP2504570B2 - 記憶領域の書き込み検査処理方法 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 計算機システムにおいて，ユーザプログラムなどが指
定した記憶領域に対する書き込みの妥当性を，実際に書
き込みを行うことにより検査する記憶領域の書き込み検
査処理方法に関し， 検査する領域長が大きい場合，領域妥当性検査の処理
時間が長くかかるという問題を解決し，処理の高速化を
可能とすることを目的とし， 検査する記憶領域内の先頭部分について,1バイトまた
は１ワード分の書き込みによる検査を行う処理過程と，
検査する記憶領域内の最終部分について,1バイトまたは
１ワードの書き込みによる検査を行う処理過程と，検査
する記憶領域内における領域の管理単位ごとに，各１バ
イトまたは１ワード分ずつの書き込みによる検査を行う
処理過程とを備え、すべての検査に合格したときに，書
き込み可能と判断するように構成する。

〔産業上の利用分野〕

本発明は，計算機システムにおいて，ユーザプログラ
ムなどが指定した記憶領域に対する書き込みの妥当性
を，実際に書き込みを行うことにより検査する記憶領域
の書き込み検査処理方法に関する。

〔従来の技術〕

第４図は本発明の適用対象となる領域検査が必要にな
るシステムの例，第５図は従来技術の処理フローを示
す。

第４図に示す計算機システム10において，例えばユー
ザプログラム12が，端末20からのデータの受信要求を行
った場合，通信制御システム21は，一旦，受信バッファ
22内に受信データを受け取り，その後，ユーザプログラ
ム12が指定したユーザバッファ23に受信データを複写す
る。このとき，ユーザプログラム12のミスにより，ユー
ザプログラム12が指定したユーザバッファ23の領域が不
当であると，データの書き込みに対して，アドレスフォ
ールトなどの異常が発生することがある。

このように，受信データの転送中に異常が発生する
と，通信制御プログラム21は，異常終了してしまうこと
になる。もし，事前にユーザバッファ23の領域の妥当性
が検査できれば、通信制御プログラム21は，ユーザプロ
グラム12の受信要求に対して，復帰情報でもって領域不
当を通知し，予期できない異常終了を回避することがで
きるようになる。

そのため，従来，ユーザプログラム12からの受信要求
があると，実際のデータ受信処理に入る前に，領域検査
部11により，ユーザバッファ23への書き込みチェックを
行い，その書き込みが正常終了するかどうかを調べる。

このような検査は、端末20からのデータ受信に限ら
ず，ファイルからのデータ読み込みによるデータ転送や
その他の処理にも有効になる。

この領域の妥当性の検査を，従来技術では，第５図に
示す処理により行っていた。なお，呼び出し元プログラ
ムが，パラメタとして，領域の先頭アドレスと，その領
域長を指定し，検査を行う呼び出し先プログラムが，指
定された領域に指定された長さだけデータを格納するイ
ンタフェースを持つものとする。

（ａ）検査アドレスに，領域先頭アドレスを入れる。

（ｂ）検査長に領域長を入れる。

（ｃ）長文字移動命令（MVCL命令）により，領域の書き
込み検査を行う。この検査では，書き込みにより，領域
の内容が変化しないように,MVCL命令における移動元の
アドレスと，移動先のアドレスを同一にする。

この命令が正常に終了すれば，指定された領域は，正
しいことになる。プログラム割込みなどが生じた場合に
は，指定された領域は正しくないことになる。

従来技術による検査のためのプログラムのコーディン
グは、アセンブリ言語で記述すると，例えば次のように
なる。なお，検査対象の先頭領域をA,領域長をＬとす
る。

このMVCL命令は，第２オペランドを第１オペランドの
位置に移動する命令であり，転送する領域長が大きいと
処理時間が長くかかる。

〔発明が解決しようとする課題〕

以上のように，従来技術では，領域の妥当性検査を行
うために，指定された領域のすべてに，実際に書き込み
を行う方法を使用していた。したがって，領域長が大き
い場合，オーバヘッドが大きくなるという問題があっ
た。

本発明は，検査する領域長が大きい場合に，領域妥当
性検査の処理時間が長くかかるという問題を解決し，処
理の高速化を可能とすることを目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。

第１図において,10はCPUおよびメモリなどを備えた計
算機システム,11は領域への書き込み妥当性を検査する
プログラムからなる領域検査部,12はユーザプログラム,
13は書き込みの領域を指定するパラメタ,14はデータを
格納する領域を表す。

ユーザプログラム12が，パラメタ13を指定して，デー
タを格納する領域14に対するデータ受信やファイルから
のデータの読み込みの処理を依頼する場合，領域検査部
11は，事前に処理過程P1〜P3によって，領域の書き込み
検査を行う。

処理過程P1では，検査する領域14内の先頭部分につ
いて,1バイトまたは１ワード分の書き込みによる検査を
行う。

処理過程P2では，検査する領域14内の最終部分につ
いて,1バイトまたは１ワード分の書き込みによる検査を
行う。

処理過程P3では，検査する領域14内における領域の管
理単位，ごとに，各１バイトまたは１ワード分ずつ
の書き込みによる検査を行う。

これらのすべての検査に合格したときに，書き込み可
能と判断する。いずれかの検査が不合格になった場合，
ユーザプログラム12に対し，復帰コードで，領域指定誤
りを通知する。

〔作用〕 ユーザプログラム12のミスは，以下の場合が大部分で
ある。

（１）領域アドレスの指定ミス （２）領域長の指定ミス これらのミスを効率よく検出するために，本発明で
は，領域全体についての書き込みを行うのではなく，処
理過程P1〜P3による管理単位ごとの部分的な書き込み検
査を行う。

処理過程P1の検査により，領域アドレスの指定ミスを
検出することができる。処理過程P2により，領域長の指
定ミスの検出することができる。

例えばオペレーティング・システムによる領域の管理
単位が,1ページ4096バイトであるとすると，領域長が40
96バイト以上である領域全体の検査は，処理過程P3によ
って，先頭から4096バイトごとの各１バイトまたは１ワ
ードの書き込みにより行う。

なお，領域管理単位は，主記憶キーなどによる記憶保
護の単位でもよい。

検査する領域の領域長が短い場合には，本発明による
方法よりも，従来技術による方法のほうが，計算機の実
行時間が短い。そこで，領域長を判定した後に，従来技
術のように領域全体の検査を行うのか，本発明による検
査を行うのか，動的に切り分けるようにすると，領域長
が小さい場合にも効率的に領域検査を実行することがで
きる。

〔実施例〕

第２図は本発明の一実施例処理フロー，第３図は本発
明と従来技術との性能比較の例を示す。

本発明による検査の処理の流れは，例えば第２図に示
す（ａ）〜（ｇ）のようになる。

（ａ）まず，検査する領域長が64バイトより長いかどう
かを判定する。この例では，計算機の特性により，管理
単位ごとの検査か一括検査かの切り分けを，領域長が64
バイトを超えるかどうかで行っている。64バイト以下の
場合，処理（ｇ）へ移る。

（ｂ）検査アドレスに，領域先頭アドレスを入れる。文
字移動命令（MVC命令）にり，検査アドレスの指す領域
の１バイトの書き込み検査を行う。

（ｃ）最終アドレスに，（先頭アドレス＋領域長−１）
を入れる。MVC命令により，最終アドレスの指す領域の
１バイトの書き込み検査を行う。

（ｄ）検査アドレスに，ページ長（4096）を加える。

（ｅ）検査アドレスが，最終アドレスより小さいかどう
かを判定する。小さくない場合，検査を終了する。

（ｆ）MVC命令により，検査アドレスの指す領域の１バ
イトの書き込み検査を行う。その後，処理（ｄ）へ戻
り，同様に処理を繰り返す。

（ｇ）領域長が64バイト以下の場合，文字移動命令（MV
C命令）により，すべての領域の書き込み検査を行う。
その後，検査終了とする。

以上の処理において，プログラム例外が生じた場合，
所定の出口ルーチンで，領域指定誤りの復帰コードを設
定し，呼び出し元のユーザプログラムに復帰する。

以上の処理を，代表的なアセンブリ言語で記述する
と，コーディングは例えば次のようになる。なお，検査
対象の先頭領域をA,領域長をＬとする。

LA 3,A ・・・ Ｌ 1,L ・・・ CH 1,＝Ｈ′64′ ・・・ BNH LABEL1 ・・・ MVC ０（1,3）,0（３） ・・・ LR 4,3 ・・・ AR 4,1 ・・・ BCTR 4,0 ・・・ MVC ０（1,4）,0（４） ・・・ LAVEL2 AH 3,＝Ｈ′4096′ ・・・ CR 3,4 ・・・ BNL EXIT ・・・ MVC ０（1,3）,0（３） ・・・ Ｂ LABEL2 ・・・ LAVEL1 BCTR 1,0 ・・・ EX 1,MVC1 ・・・ Ｂ EXIT ・・・ MVD1 MVC ０（0,3）,0（３） ・・・ EXIT EQU ＊ ・・・ 以上の命令は，それぞれ次の意味を持つ。

LA :LOAD ADDRESS L :LOAD CH :COMPARE HALFWORD BNH :BRANCH NOT HIGH MVC :MOVE CHRACTERS LR :LOAD REGISTER AR :ADD REGISTER BCTR:BRANCH ON COUNT AH :ADD HALFWORD CR :COMPARE RESISTER BNL :BRANCH NOT LOW B :BRANCH EX :EXECUTE EQU :アドレス指定のアセンブラ用擬似命令 以上の命令列〜は，ほぼ第２図に示す処理（ａ）
〜（ｇ）に対応しているので，詳細に説明するめでもな
いであろう。の命令は，領域長が64バイトを超えるか
どうかを判定している。・の命令により，領域長が64
バイト以下の場合，の命令へ分岐する。の命令は，
領域の先頭アドレス部分を検査している。の命令は，
領域の最終アドレス部分を検査している。の命令によ
り，途中領域を１バイトずつ検査している。（）の
命令では,64バイト以下の場合の一括検査を行ってい
る。

領域の検査完了までの実行時間は，例えば，以下のと
おりである。領域長をl,ある基準となる命令の実行時間
を１とする。

従来技術:88＋ｌ 本実施例： ｌ≧64の場合 52＋（l/4096）×26 ｌ＜64の場合 46＋６×ｌ 従来技術と，本実施例による検査の実行時間を，グラ
フで表すと，第３図に示すようになった。第３図におい
て，横軸が領域長，縦軸が実行時間を表している。●で
示したものが従来技術，□で示したものが本実施例によ
るものである。

なお，以上の例は，検査の対象となる領域の領域長
が，実行時にしかわからない場合であるが，インタフェ
ース上で領域長が規定されている場合には，以下の方法
により，さらに高速化することができる。

（１）本処理論理をアセンブラマクロ化し，マクロパラ
メタとして，長さを指定する。

（２）アセンブラマクロ内で長さを判定し，領域検査部
分のみのアセンブラ命令を展開する。

例えば，分散処理システム等において，ユーザプログ
ラムが指定する受信データを格納するための領域の領域
長は，通常の場合,4096バイト以上であることが多く，
第３図から明らかなように，大幅な性能向上が可能にな
る。

〔発明の効果〕

以上説明したように，本発明によれば，従来技術に比
べて，処理ステップ数が増加するが，領域長が大きい場
合における実行時間を大幅に短縮することができるよう
になり，処理性能の向上が可能になる。また，ユーザプ
ログラム等が，領域長を誤って長く指定した場合に，従
来技術では，先頭から１バイトずつ全データを移動して
いくために，領域不当を検出するまでに時間がかかる
が，本発明では，早期に検出することができる。

【図面の簡単な説明】

第１図は本発明の原理説明図， 第２図は本発明の一実施例処理フロー， 第３図は本発明と従来技術との性能比較の例， 第４図は本発明の適用対象となる領域検査が必要になる
システムの例， 第５図は従来技術の処理フローを示す。 図中,10は計算機システム,11は領域検査部,12はユーザ
プログラム,13はパラメタ,14は領域を表す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】計算機システムにおけるデータ転送処理に
   おいてデータ書き込み先として指定された記憶領域が，
   データの書き込みが可能な領域であるか否かを，実際の
   データ転送処理に入る前に，上記指定された記憶領域に
   対し検査用の書き込みを行うことによって検査する記憶
   領域の書き込み検査処理方法において， 検査する記憶領域内の先頭部分について,1バイトまたは
   １ワード分の書き込みによる検査を行う処理過程（P1）
   と， 検査する記憶領域内の最終部分について,1バイトまたは
   １ワード分の書き込みによる検査を行う処理過程（P2）
   と， 検査する記憶領域内における領域の管理単位ごとに，各
   １バイトまたは１ワード分ずつの書き込みによる検査を
   行う処理過程（P3）とを備え， 上記すべての検査に合格したときに，書き込み可能と判
   断することを特徴とする記憶領域の書き込み検査処理方
   法。