JP2502931Y2 - テストプラグ - Google Patents
テストプラグInfo
- Publication number
- JP2502931Y2 JP2502931Y2 JP1990405233U JP40523390U JP2502931Y2 JP 2502931 Y2 JP2502931 Y2 JP 2502931Y2 JP 1990405233 U JP1990405233 U JP 1990405233U JP 40523390 U JP40523390 U JP 40523390U JP 2502931 Y2 JP2502931 Y2 JP 2502931Y2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- plug
- test
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Switch Cases, Indication, And Locking (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【0001】
【産業上の利用分野】本考案はテストプラグ、特にCP
Uバス上のロジック信号のテストなどに用いるテストプ
ラグに関するものである。
Uバス上のロジック信号のテストなどに用いるテストプ
ラグに関するものである。
【0002】
【従来の技術】電子機器間を接続している接続ケーブル
上に設置され、各種信号の入出力状態のテストを行うテ
ストプラグには種々のものがあるが、その1つに、図
5,図6に示す、いわゆるU−リングと称せられるもの
がある。
上に設置され、各種信号の入出力状態のテストを行うテ
ストプラグには種々のものがあるが、その1つに、図
5,図6に示す、いわゆるU−リングと称せられるもの
がある。
【0003】図5は、この種のテストプラグの外観の構
成を示す斜視図、図6はそのブロック図で、各図におい
て、1はテストプラグ本体、2は出力ユニット、3は入
力ユニット、4は接続ケーブル、11a,11bはそれ
ぞれテスト端子、12はスイッチを示す。
成を示す斜視図、図6はそのブロック図で、各図におい
て、1はテストプラグ本体、2は出力ユニット、3は入
力ユニット、4は接続ケーブル、11a,11bはそれ
ぞれテスト端子、12はスイッチを示す。
【0004】次に動作について説明する。動作中にケー
ブル4を流れる信号をモニタしようとする場合には、ス
イッチ12をON状態とし、テスト端子11aあるいは
11bにオシロスコープなどの測定器(図示せず)のプ
ローブを接触させ、この測定器でモニタを行う。
ブル4を流れる信号をモニタしようとする場合には、ス
イッチ12をON状態とし、テスト端子11aあるいは
11bにオシロスコープなどの測定器(図示せず)のプ
ローブを接触させ、この測定器でモニタを行う。
【0005】また、出力ユニット2からの出力信号のテ
ストを行う場合には、スイッチ12をOFF状態とし、
プローブをテスト端子11aに接触させて行う。さら
に、入力側ユニット3のテストを行う場合には、スイッ
チ12をOFF状態とし、パルスジェネレータ等の信号
発生器のプローブをテスト端子11bに接触させてテス
トを行う。
ストを行う場合には、スイッチ12をOFF状態とし、
プローブをテスト端子11aに接触させて行う。さら
に、入力側ユニット3のテストを行う場合には、スイッ
チ12をOFF状態とし、パルスジェネレータ等の信号
発生器のプローブをテスト端子11bに接触させてテス
トを行う。
【0006】
【考案が解決しようとする課題】解決しようとする問題
点は、従来のテストプラグでは1信号線毎にそれぞれ2
個のテスト端子と1つのスイッチとを備えておく必要が
あり、小型化が難しく、例えばCPUの制御信号ケーブ
ル上でテストを行う場合など、多数の制御信号線が1つ
のケーブルに集合している場合のテストには適さない点
にある。
点は、従来のテストプラグでは1信号線毎にそれぞれ2
個のテスト端子と1つのスイッチとを備えておく必要が
あり、小型化が難しく、例えばCPUの制御信号ケーブ
ル上でテストを行う場合など、多数の制御信号線が1つ
のケーブルに集合している場合のテストには適さない点
にある。
【0007】
【課題を解決するための手段】本考案は、入力側ピンと
出力側ピンとの長さがそれぞれ異なるピンを平行に配列
してなるピン固定台と、それぞれのピンに対応したピン
孔を持つショートプラグとを備え、各ピンをそれぞれ対
応する各ピン孔に挿入してピン固定台にショートプラグ
を差し込んで一体化させたとき、入力側もしくは出力側
の、何れか長い方のピンだけがショートプラグの上から
突出する構造としたことを最も主要な特徴とする。
出力側ピンとの長さがそれぞれ異なるピンを平行に配列
してなるピン固定台と、それぞれのピンに対応したピン
孔を持つショートプラグとを備え、各ピンをそれぞれ対
応する各ピン孔に挿入してピン固定台にショートプラグ
を差し込んで一体化させたとき、入力側もしくは出力側
の、何れか長い方のピンだけがショートプラグの上から
突出する構造としたことを最も主要な特徴とする。
【0008】したがって、多数の信号線を持つケーブル
上で各種のテストを容易に安全に行うという目的を、シ
ョートプラグの差し込み位置を変えるだけで実現した。
上で各種のテストを容易に安全に行うという目的を、シ
ョートプラグの差し込み位置を変えるだけで実現した。
【0009】
【実施例】図1は、本考案の1実施例を示す斜視図で、
図において、5はそれぞれ長さの異なる入力側ピンと出
力側ピンとを平行に配列してなるピン固定台、6はショ
ートプラグ、7aは出力ユニット2と接続されている接
続ケーブル、7bは入力ユニット3と接続されている接
続ケーブル、8はパルスジェネレータやオシロスコープ
などのプローブ、21aは出力側ピン、21bは入力側
ピンで、この実施例では、出力側ピン21aの突出部の
長さがショートプラグ6の高さよりわずかに短く、入力
側ピン21bの突出部の長さは、出力側ピン21aの長
さの約倍の長さに設定している。
図において、5はそれぞれ長さの異なる入力側ピンと出
力側ピンとを平行に配列してなるピン固定台、6はショ
ートプラグ、7aは出力ユニット2と接続されている接
続ケーブル、7bは入力ユニット3と接続されている接
続ケーブル、8はパルスジェネレータやオシロスコープ
などのプローブ、21aは出力側ピン、21bは入力側
ピンで、この実施例では、出力側ピン21aの突出部の
長さがショートプラグ6の高さよりわずかに短く、入力
側ピン21bの突出部の長さは、出力側ピン21aの長
さの約倍の長さに設定している。
【0010】22a,22bはショートプラグ6に設け
られたピン孔で、それぞれ入力側,出力側ピン21a,
21bに対応している。
られたピン孔で、それぞれ入力側,出力側ピン21a,
21bに対応している。
【0011】次に動作について説明する。動作中にケー
ブル7a,7b間を流れる各種信号をモニタしようとす
る場合には、図2に示すようにピン固定台5にショート
プラグ6を差し込む。このような状態でショートプラグ
6が差し込まれることにより、入力側ピン21aと出力
側ピン21bとがON状態となり、ショートプラグ6上
に突出した入力側ピン21bへオシロスコープなどの測
定器(図示せず)のプローブ8を接触させモニタする。
ブル7a,7b間を流れる各種信号をモニタしようとす
る場合には、図2に示すようにピン固定台5にショート
プラグ6を差し込む。このような状態でショートプラグ
6が差し込まれることにより、入力側ピン21aと出力
側ピン21bとがON状態となり、ショートプラグ6上
に突出した入力側ピン21bへオシロスコープなどの測
定器(図示せず)のプローブ8を接触させモニタする。
【0012】この場合、出力側ピン21aはショートプ
ラグ6内に隠れてしまい、誤ってプローブ8の先端が出
力側ピン21aにも接触するという危険性を回避でき
る。
ラグ6内に隠れてしまい、誤ってプローブ8の先端が出
力側ピン21aにも接触するという危険性を回避でき
る。
【0013】図3は、出力ユニット2からの出力信号の
テストを行う場合のショートプラグ6の差し込み位置を
示す図で、このようにショートプラグ6を差し込むこと
で出力側ピン21aと入力側ピン21bとの間がOFF
状態となり、出力側ピン21aにプローブ8を接触させ
て出力信号のテストを行う。この場合、入力側ピン21
bでは、プローブ8先端が位置する部分がショートプラ
グ6で覆われることになり、プローブ8先端が誤って入
力側ピン21bにも接触するという危険性を減少でき
る。
テストを行う場合のショートプラグ6の差し込み位置を
示す図で、このようにショートプラグ6を差し込むこと
で出力側ピン21aと入力側ピン21bとの間がOFF
状態となり、出力側ピン21aにプローブ8を接触させ
て出力信号のテストを行う。この場合、入力側ピン21
bでは、プローブ8先端が位置する部分がショートプラ
グ6で覆われることになり、プローブ8先端が誤って入
力側ピン21bにも接触するという危険性を減少でき
る。
【0014】図4は、入力ユニット3のテストを行う場
合のショートプラグ6の差し込み位置を示す図で、この
状態では出力側ピン21aと入力側ピン21bとの間が
OFF状態となり、パルスジェネレータ等の信号発生器
(図示せず)のプローブ8を入力側ピン21bに接触さ
せテストを行う。
合のショートプラグ6の差し込み位置を示す図で、この
状態では出力側ピン21aと入力側ピン21bとの間が
OFF状態となり、パルスジェネレータ等の信号発生器
(図示せず)のプローブ8を入力側ピン21bに接触さ
せテストを行う。
【0015】そしてこの場合、出力側ピン21aはショ
ートプラグ6で保護されるため、誤って信号発生器の出
力がショートする等の危険性を回避できる。
ートプラグ6で保護されるため、誤って信号発生器の出
力がショートする等の危険性を回避できる。
【0016】また、ピン孔22a,22bの大きさをプ
ローブ8の先端の径と一致させることにすれば、ピン孔
22a,22bに直接プローブ8の先端を差し込んでテ
ストを行うことができる。
ローブ8の先端の径と一致させることにすれば、ピン孔
22a,22bに直接プローブ8の先端を差し込んでテ
ストを行うことができる。
【0017】なお上記実施例では信号線の数を5本と
し、出力側ピンと入力側ピンの数をそれぞれ5本として
いるが、これらの本数に限定されるものではなく、ま
た、入力側ピンを出力側ピンより長くしているが、これ
とは逆に出力側ピンを長くしても上記実施例と同様の効
果を奏する。
し、出力側ピンと入力側ピンの数をそれぞれ5本として
いるが、これらの本数に限定されるものではなく、ま
た、入力側ピンを出力側ピンより長くしているが、これ
とは逆に出力側ピンを長くしても上記実施例と同様の効
果を奏する。
【0018】さらに上記実施例では、ピン固定台,ショ
ートプラグともにブロック状のものを用いて構成してい
るが、プリント基板で構成するなどにより、カード状の
テストプラグとすることもできる。
ートプラグともにブロック状のものを用いて構成してい
るが、プリント基板で構成するなどにより、カード状の
テストプラグとすることもできる。
【0019】
【考案の効果】以上説明したように本考案のテストプラ
グは、簡単な構成により、ショートプラグの差し込み位
置を変えるだけで、多数の信号線を持つケーブル上で各
種のテストを容易に安全に行うことができるという利点
がある。
グは、簡単な構成により、ショートプラグの差し込み位
置を変えるだけで、多数の信号線を持つケーブル上で各
種のテストを容易に安全に行うことができるという利点
がある。
【図1】本考案の1実施例を示す斜視図である。
【図2】動作中にケーブルを流れる信号をモニタする場
合を示す説明図である。
合を示す説明図である。
【図3】出力ユニットからの出力信号のテストを行う場
合を示す説明図である。
合を示す説明図である。
【図4】入力ユニットのテストを行う場合を示す説明図
である。
である。
【図5】従来のテストプラグの外観の構成を示す斜視図
である。
である。
【図6】従来のテストプラグの構成を示すブロック図で
ある。
ある。
5 ピン固定台 6 ショートプラグ 7a,7b 接続ケーブル 8 プローブ 21a 出力側ピン 21b 入力側ピン 22a,22b ピン孔
Claims (1)
- 【請求項1】 出力ユニットと入力ユニットとの間の各
種信号の出入力状態のテストを行うため出力ユニットと
入力ユニットとを接続する接続ケーブル上に設置され、
この接続ケーブル内の信号線の入/断を行うスイッチ機
能と、該信号線の端子機能とを有するテストプラグにお
いて、入力ユニットからの信号線が接続された入力側ピ
ンと出力ユニットからの信号線が接続された出力側ピン
とがそれぞれ突出部の長さを異にして配列されたピン固
定台と、それぞれのピンに対応したピン孔を持つショー
トプラグとを備え、各ピンをそれぞれ対応する各ピン孔
に挿入して上記ピン固定台に上記ショートプラグを差し
込んで一体化させた場合、上記入力側ピンもしくは上記
出力側ピンのどちらか一方の長い方のピンだけが上記シ
ョートプラグの上から所定長突出する構造としたことを
特徴とするテストプラグ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990405233U JP2502931Y2 (ja) | 1990-12-28 | 1990-12-28 | テストプラグ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990405233U JP2502931Y2 (ja) | 1990-12-28 | 1990-12-28 | テストプラグ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0494572U JPH0494572U (ja) | 1992-08-17 |
JP2502931Y2 true JP2502931Y2 (ja) | 1996-06-26 |
Family
ID=31882706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1990405233U Expired - Lifetime JP2502931Y2 (ja) | 1990-12-28 | 1990-12-28 | テストプラグ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2502931Y2 (ja) |
-
1990
- 1990-12-28 JP JP1990405233U patent/JP2502931Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0494572U (ja) | 1992-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4924179A (en) | Method and apparatus for testing electronic devices | |
CA2488832A1 (en) | Multi-socket board for open/short tester | |
JP2502931Y2 (ja) | テストプラグ | |
US6323657B1 (en) | Conductor tester | |
KR200298536Y1 (ko) | 반도체소자의테스트장치 | |
JP3162475B2 (ja) | 電子部品の測定用接続装置 | |
JP3667645B2 (ja) | 汎用型バーンインボード | |
JPS5830674A (ja) | 布線試験器装置 | |
JPH04254770A (ja) | ケーブル配線状態表示装置 | |
JPS6317015Y2 (ja) | ||
JPH08794Y2 (ja) | 補助カ−ド | |
JPH01211876A (ja) | 基板の接続構造 | |
SU1379841A1 (ru) | Устройство контрол подключени кабелей | |
JPS6023895Y2 (ja) | 接続装置 | |
JPH0650036Y2 (ja) | エミュレーション・プローブ | |
JPH08222334A (ja) | 高機能icソケット | |
JPS61256751A (ja) | 測定端子付icソケツト | |
JPS6187367U (ja) | ||
JPS593649A (ja) | ハ−ドウエア診断方式 | |
JPH09159728A (ja) | プリント基板の試験方法 | |
JPS61104271A (ja) | 回路チエツクアツプツ−ル | |
KR970028581A (ko) | 클락 신호 입력 단자의 변경이 가능한 테스트 보오드 | |
JPH0554632B2 (ja) | ||
JPH03291578A (ja) | 論理表示付icソケット | |
JPH03120484A (ja) | 集積回路検査装置 |