JP2501186B2 - Digital signal processing method and apparatus thereof - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はディジタル信号処理方法およびその装置、特
にディジタル通信端局、音声入出力装置、実時間計測装
置などを実現するためのディジタル信号処理方法および
その装置に関する。The present invention relates to a digital signal processing method and its apparatus, and in particular to a digital signal processing method for realizing a digital communication terminal station, a voice input / output apparatus, a real-time measuring apparatus and the like. And its equipment.

（従来技術とその問題点） 実時間ディジタル信号処理装置をソフトウェア制御に
よって実現するために、高速演算器、データ格納用の読
み出し専用メモリ、あるいは読み書き可能なメモリ、命
令格納用読み出し専用メモリなどから構成されるシグナ
ルプロセッサと呼ばれる１チップLSIが作られ、各方面
で使用されている。(Prior art and its problems) In order to realize a real-time digital signal processing device by software control, it is composed of a high-speed arithmetic unit, a read-only memory for storing data, a readable / writable memory, a read-only memory for storing instructions, etc. A one-chip LSI called a signal processor is manufactured and used in various fields.

シグナルプロセッサは実時間性を重視する為に高速処
理が可能なマイクロプログラム制御方式を用いており、
マイクロプログラムを書き変えることにより、きめ細か
な演算制御が行なえる。しかしながらその反面、実行効
率を最大限に発揮するようなマイクロプログラムを作成
することは非常に困難であり、多くの開発工数を要して
いた。The signal processor uses a micro-program control method that enables high-speed processing in order to emphasize real-time processing.
By rewriting the microprogram, fine arithmetic control can be performed. However, on the other hand, it is very difficult to create a microprogram that maximizes the execution efficiency, which requires a lot of development man-hours.

そのために、通常の計算機で用いられているプログラ
ミング言語が使えるマイクロプログラムを生成するブロ
グラミング言語の翻訳系（コンパイラ）の作成も行なわ
れており、例えば昭和57年（前期）に開催された情報処
理学会第24回全国大会の論文集P255−P256において池坂
等がシグナルプロセッサ用の試作コンパイラの最適化手
法について報告している。For that reason, a translation system (compiler) for the blograming language that creates microprograms that can use programming languages used in ordinary computers is also being created. For example, information processing held in 1982 (first half) Ikesaka et al. Reported on the optimization method of the prototype compiler for signal processors in the papers P255-P256 of the 24th National Congress of the Society.

しかしながら、マイクロプログラムの最適化は計算機
を用いても一般に困難であり、上に示した様な高級プロ
グラミング言語翻訳系により生成されたマイクロプログ
ラムの実行効率はまだまだ十分なものでなく、従って高
速性能が要求されるシグナルプロセッサにおいて実用的
な処理速度で使用できるプログラムを作成するのは困難
である。However, it is generally difficult to optimize a microprogram even with a computer, and the execution efficiency of the microprogram generated by the high-level programming language translation system as shown above is not yet sufficient, so that high-speed performance is high. It is difficult to create a program that can be used at a practical processing speed in the required signal processor.

また高級プログラミング言語自体も、ディジタル信号
処理アルゴリズムを記述するために作られているわけで
はないため、大規模なディジタル信号処理演算を要する
装置を高級プログラミング言語で作成することも容易で
はない。Also, since the high-level programming language itself is not created to describe a digital signal processing algorithm, it is not easy to create a device that requires a large-scale digital signal processing operation in a high-level programming language.

（発明の目的） 本発明の目的は入出力用のメモリと内部状態変数格納
用のメモリを用いて、あらかじめ用意された基本的なデ
ィジタル信号処理アルゴリズムを実行するプログラムモ
ジュールを組み合わせることにより、効率的かつ容易に
多種のディジタル信号処理方法及び装置が実現できる汎
用ディジタル信号処理方法およびその装置を提供するこ
とにある。(Object of the Invention) The object of the present invention is to use a memory for input / output and a memory for storing internal state variables and to combine a program module for executing a basic digital signal processing algorithm prepared in advance, thereby efficiently It is another object of the present invention to provide a general-purpose digital signal processing method and apparatus that can easily realize various digital signal processing methods and apparatuses.

（発明の構成） 本第１発明によると、複数の信号処理プログラムモジ
ュールを蓄えるプログラムメモリと、前記プログラムメ
モリに蓄えられた前記信号処理プログラムモジュールの
動作時に使う状態変数を格納する状態変数メモリと、前
記プログラムメモリに蓄えられた前記各プログラムモジ
ュールの入力変数及び出力変数を格納するチャンネル変
数メモリと前記プログラムメモリに蓄えられた前記各プ
ログラムモジュールの先頭アドレス及び該プログラムモ
ジュールが用いる前記状態変数メモリの先頭アドレス及
び該プログラムモジュールが用いる前記チャンネル変数
メモリに対する入力変数の先頭アドレス及び前記出力変
数の先頭アドレスからなるブロックコマンドを格納する
ブロックコマンドメモリと、演算処理部とを含み、前記
ブロックコマンドメモリに蓄えられた前記ブロックコマ
ンドにより、対応する前記プログラムメモリに蓄えられ
た前記各プログラムモジュールの命令を順次呼び出すと
共に前記呼び出されたプログラムモジュールに必要な状
態変数及び入力変数を前記ブロックコマンド内で指示さ
れた各々前記状態変数メモリ内のデータ及び前記チャン
ネル変数メモリ内のデータから読み出して順次処理し前
記ブロックコマンド内で指定された前記チャンネル変数
メモリに処理結果を出力する操作を繰り返して信号処理
を行なうとことを特徴とするディジタル信号処理方法が
得られる。(Structure of the Invention) According to the first aspect of the present invention, a program memory that stores a plurality of signal processing program modules, a state variable memory that stores state variables used during the operation of the signal processing program modules stored in the program memory, A channel variable memory for storing input variables and output variables of each program module stored in the program memory, a start address of each program module stored in the program memory, and a start of the state variable memory used by the program module A block command memory for storing a block command consisting of an address and a start address of an input variable and a start address of the output variable for the channel variable memory used by the program module; The block command stored in the command command memory sequentially calls the instructions of each program module stored in the corresponding program memory, and the state variables and input variables necessary for the called program module are stored in the block command. The signal is read by repeating the operation of reading from the data in the state variable memory and the data in the channel variable memory, which are instructed in the above, sequentially processing, and outputting the processing result to the channel variable memory specified in the block command. A digital signal processing method characterized by performing processing is obtained.

また本第２の発明によると、演算処理を行う演算処理
部と、該演算処理部に接続された状態変数メモリと、該
状態変数メモリのアドレスを指定する状態変数ポインタ
と、前記演算処理部に接続され且つ外部と入出力できる
チャンネル変数メモリと、該チャンネル変数メモリにお
けるアドレスを指定する入力チャンネルポインタ及び出
力チャネルポインタと、少なくとも前記入力チャンネル
ポインタおよび出力チャンネルポインタの内１つを前記
チャンネル変数メモリのアドレス部へ接続する選択回路
と、前記演算処理部と前記状態変数メモリと前記状態変
数ポインタと前記チャンネル変数メモリと前記入力チャ
ネルポインタと前記出力チャンネルポインタと前記選択
回路とを制御するプログラムを格納するプログラムメモ
リと、該プログラムメモリのアドレスを指定するプログ
ラムカウンタと、該プログラムカウンタの前記状態変数
ポインタと前記入力チャンネルポインタと出力チャンネ
ルポインタにデータを供給するブロックコマンドメモリ
と、該ブロックコマクドメモリのアドレスを指定するブ
ロックプログラムカウンタを少なくとも含んで構成さ
れ、前記プログラムメモリは、複数の信号処理プログラ
ムモジュールを蓄え、前記状態変数メモリは、前記信号
処理プログラムモジュールの動作時に使う状態変数を格
納し、前記チャンネル変数メモリは、前記各信号処理プ
ログラムモジュールの入力変数及び出力変数を格納し、
前記ブロックコマンドメモリは、前記各信号処理プログ
ラムモジュールの先頭アドレス及び該プログラムモジュ
ールが用いる前記状態変数メモリの先頭アドレス及び該
プログラムモジュールが用いる前記チャンネル変数メモ
リに対する入力変数の先頭アドレス及び前記出力変数の
先頭アドレスからなるブロックコマンドを格納する、こ
とを特徴とするディジタル信号処理装置が得られる。According to the second aspect of the present invention, an arithmetic processing unit for performing arithmetic processing, a state variable memory connected to the arithmetic processing unit, a state variable pointer for designating an address of the state variable memory, and the arithmetic processing unit A channel variable memory connected and capable of inputting / outputting to / from the outside, an input channel pointer and an output channel pointer for designating an address in the channel variable memory, and at least one of the input channel pointer and the output channel pointer of the channel variable memory. A selection circuit connected to an address unit, a processing unit, the state variable memory, the state variable pointer, the channel variable memory, the input channel pointer, the output channel pointer, and a program for controlling the selection circuit are stored. Program memory and the program Program counter for specifying the memory address, a block command memory for supplying data to the state variable pointer, the input channel pointer and the output channel pointer of the program counter, and a block program counter for specifying the address of the block command memory. The program memory stores at least a plurality of signal processing program modules, the state variable memory stores state variables used when the signal processing program module operates, and the channel variable memory stores each of the Stores the input and output variables of the signal processing program module,
The block command memory includes a start address of each signal processing program module, a start address of the state variable memory used by the program module, a start address of an input variable for the channel variable memory used by the program module, and a start address of the output variable. A digital signal processing device characterized by storing a block command consisting of an address is obtained.

（発明の作用・原理） 本発明では多くのダィジタル信号処理装置がディジタ
ルフィルタや高速フーリエ変換などの基本的な信号処理
アルゴリズムの組み合わせであることから、シグナルプ
ロセッサにおいて前記基本的な信号処理アルゴリズムを
効率的に実行するプログラムモジュールを用意し、プロ
グラムメモリにあらかじめ格納する。これと共に、前
記、プログラムモジュールを接続して用いる場合に、プ
ログラムモジュール間で必要となるデータの受渡しを行
なうために、前記プログラムモジュールの入出力データ
を格納するチャンネル変数メモリを用意する。このチャ
ンネル変数メモリの指定されたアドレスを先頭とする領
域を前記プログラムモジュールの入出力領域として定め
る。更に前記プログラムモジュール内で状態変数として
使われるデータを格納する状態変数メモリを用意する。
この状態変数メモリの指定されたアドレスを先頭とする
領域を前記プログラムモジュールの状態変数領域として
定める。本発明はこのようにプログラムモジュールとチ
ャンネル変数メモリのアドレスと状態変数メモリのアド
レスと組み合わせて１つの信号処理用命令とすることに
より、前記プログラムモジュールの汎用のモジュールと
しての扱いを容易にするものである。(Operation / Principle of the Invention) In the present invention, many digital signal processing devices are combinations of basic signal processing algorithms such as digital filters and fast Fourier transforms. A program module to be dynamically executed is prepared and stored in the program memory in advance. At the same time, when the program modules are connected and used, a channel variable memory for storing input / output data of the program modules is prepared in order to transfer data required between the program modules. An area starting from the designated address of the channel variable memory is defined as an input / output area of the program module. Further, a state variable memory for storing data used as state variables in the program module is prepared.
An area starting from the designated address of the state variable memory is defined as the state variable area of the program module. The present invention facilitates the handling of the program module as a general-purpose module by combining the address of the program module, the address of the channel variable memory, and the address of the state variable memory into one signal processing instruction. is there.

（実施例） 次に本発明によるディジタル信号処理方法及びその装
置の１実施例について第１図から第６図を参考にして詳
細に説明する。第１図は本発明の一実施例の構成図を示
し、ブロックコマンドメモリ101と、ブロックプログラ
ムカウンタ102と、プログラムメモリ103と、プログラム
カウンタ104と、状態変数メモリ105と、状態変数ポイン
タ106と、チャンネル変数メモリ107と、選択回路108
と、入力チャンネルポインタ109と、出力チャンネルポ
インタ110と、演算処理部111と、入力ポート112と、出
力ポート113とから構成される。(Embodiment) Next, one embodiment of the digital signal processing method and apparatus according to the present invention will be described in detail with reference to FIGS. 1 to 6. FIG. 1 shows a block diagram of an embodiment of the present invention, in which a block command memory 101, a block program counter 102, a program memory 103, a program counter 104, a state variable memory 105, a state variable pointer 106, Channel variable memory 107 and selection circuit 108
An input channel pointer 109, an output channel pointer 110, an arithmetic processing unit 111, an input port 112, and an output port 113.

前記ブロックコマンドメモリ101の各語はオペレーシ
ョンフィールド1011と、状態変数フィルード1012と、入
力チャンネルフィールド1013と、出力チャンネルフィー
ルド1014とから構成される。Each word of the block command memory 101 is composed of an operation field 1011, a state variable field 1012, an input channel field 1013, and an output channel field 1014.

前記プログラムメモリ103にはディジタルフィルタや
量子化器などのディジタル信号処理において汎用に使わ
れる複数のプログラムモジュールがあらかじめ書き込ま
れているものとする。It is assumed that a plurality of program modules, which are generally used in digital signal processing such as a digital filter and a quantizer, are written in the program memory 103 in advance.

前記状態変数メモリ105は前記プログラムメモリ103に
格納されている各プログラムモジュールを実行する際に
用いる状態変数を格納する。前記状態変数メモリ105の
アドレス指定は、前記状態変数ポインタ106で指定され
た値と前記プログラムメモリ103で指定された相対番地
を加算しておこなう。The state variable memory 105 stores state variables used when executing each program module stored in the program memory 103. Addressing of the state variable memory 105 is performed by adding the value designated by the state variable pointer 106 and the relative address designated by the program memory 103.

前記チャンネル変数メモリ107は前記プログラムメモ
リ103に格納されているプログラムモジュールの実行時
において、プログラムモジュール間のデータの受渡しを
行なうためのメモリである。前記チャンネル変数メモリ
107のアドレス指定は前記選択回路108で選択された値と
前記プログラムメモリ103で指定された相対番地を加算
して行なう。また前記チャンネル変数メモリ107の０番
地は前記入力ポート112に接続された入力レジスタとな
っており、１番地は前記出力ポート113に接続された出
力レジスタとなっている。また、前記選択回路108で前
記状態変数ポインタ106の出力も選択できるきようにし
たため、前記状態変数ポインタ106をチャンネル変数メ
モリのアドレス指定用のポインタとして使用することも
可能である。The channel variable memory 107 is a memory for transferring data between program modules when the program modules stored in the program memory 103 are executed. The channel variable memory
Addressing of 107 is performed by adding the value selected by the selection circuit 108 and the relative address specified by the program memory 103. Address 0 of the channel variable memory 107 is an input register connected to the input port 112, and address 1 is an output register connected to the output port 113. Also, since the output of the state variable pointer 106 can be selected by the selection circuit 108, the state variable pointer 106 can be used as a pointer for addressing the channel variable memory.

選択回路108は、プログラムモジュールの中において
指定された入力を選択して出力する。The selection circuit 108 selects and outputs the input designated in the program module.

次に以上に示したシグナルプロセッサの一応用例とし
て第２図に示した差分符号化器を実現する構成について
説明する。Next, a configuration for realizing the differential encoder shown in FIG. 2 will be described as an application example of the signal processor shown above.

第２図に示す差分符号化器は入力端21と、減算器22
と、予測フィルタ23と、量子化器24と、逆量子化器25
と、加算器26と、出力端27とから構成される。入力端21
から入力された信号ｘと予測フィルタ23の出力信号pxと
の差信号ｅを減算器22で計算し、この差信号ｅを量子化
器24で量子化して量子化信号ｉを求め、出力端27へ送
る。またこの量子化信号ｉを逆量子化器25に入力して量
子化残差信号qeを求める。この量子化残差信号qeと予測
フィルタ23の出力信号pxとの和信号ｒを加算器26で計算
する。この和信号ｒをディジタルフィルタにより構成さ
れる予測フィルタ23に入力して、次のサンプルの予測フ
ィルタの計算に使用する。以上の動作を繰り返すことに
より入力端子21へ入力された信号ｘのビットレートを落
として出力端27から出力することができる。詳しくはジ
ャイヤント他により1984年 Prentice Hall社発行の単
行本“ディジタルコーディングオブウエイブフォームズ
（DIGITAL CODING OF WAVEFORMS）”に述べられてい
る。The differential encoder shown in FIG. 2 has an input terminal 21 and a subtractor 22.
, The prediction filter 23, the quantizer 24, and the dequantizer 25
And an adder 26 and an output terminal 27. Input end 21
The difference signal e between the input signal x and the output signal px of the prediction filter 23 is calculated by the subtractor 22, the difference signal e is quantized by the quantizer 24 to obtain the quantized signal i, and the output terminal 27 Send to. Further, the quantized signal i is input to the inverse quantizer 25 to obtain the quantized residual signal qe. The adder 26 calculates the sum signal r of the quantized residual signal qe and the output signal px of the prediction filter 23. This sum signal r is input to the prediction filter 23 composed of a digital filter and used for calculation of the prediction filter of the next sample. By repeating the above operation, the bit rate of the signal x input to the input terminal 21 can be reduced and output from the output terminal 27. Details are described in the book "DIGITAL CODING OF WAVEFORMS" published by Prentice Hall in 1984 by Jayant et al.

第３図に第２図のディジタル信号処理を実現する際の
第１図の前記プログラムメモリ103内のプログラムモジ
ュールの配置を示す。100番地から入力処理を行なう入
力プログラムモジュール103−１が格納され、200番地か
ら出力処理を行なう出力プログラムモジュール103−２
が格納され、500番地から加算処理を行なう加算モジュ
ール103−３が格納され、600番地から減算処理を行なう
減算モジュール103−４が格納され、800番地から量子化
演算を行なう量子化プログラムモジュール103−５が格
納され、900番地から逆量子化演算を行なう逆量子化プ
ログラムモジュール103−６が格納され、1000番地から
予測フィルタ演算を行なう予測フィルタプログラムモジ
ュール103−７が格納されている。FIG. 3 shows the arrangement of program modules in the program memory 103 of FIG. 1 when implementing the digital signal processing of FIG. An input program module 103-1 for performing input processing from address 100 is stored, and an output program module 103-2 for performing output processing from address 200 is stored.
Is stored, an addition module 103-3 that performs addition processing from address 500 is stored, a subtraction module 103-4 that performs subtraction processing from address 600 is stored, and a quantization program module 103- that performs quantization operation from address 800 is stored. 5 is stored, an inverse quantization program module 103-6 for performing an inverse quantization operation is stored from address 900, and a prediction filter program module 103-7 for performing a prediction filter operation is stored from address 1000.

第４図に以上のディジタル信号処理を実現する際の前
記状態変数メモリ105の配置を示す。50番地から予測フ
ィルタプログラムモジュールに対する予測フィルタ用領
域105−１が割当てられている。FIG. 4 shows the arrangement of the state variable memory 105 when implementing the above digital signal processing. The prediction filter area 105-1 for the prediction filter program module is allocated from the address 50.

第５図に以上のディジタル信号処理を実現する際の前
記チャンネル変数メモリ107内の配置を示す。０番地は
入力レジスタ107−１、１番地は出力レジスタ107−２と
して使用される。10番地は入力信号ｘを格納する入力変
数メモリ107−３として使用され、11番地は予測信号px
を格納する予測フィルタ出力メモリ107−４として使用
され、12番地は差信号ｅを格納する減算出力メモリ107
−５として使用され、13番地は量子化信号ｉを格納する
量子化器出力メモリ107−６として使用され、14番地は
量子化残差信号qeを格納する逆量子化器出力メモリ107
−７として使用れ、15番地は和信号ｒを格納する加算出
力メモリとして使用される。FIG. 5 shows the arrangement in the channel variable memory 107 when implementing the above digital signal processing. Address 0 is used as input register 107-1 and address 1 is used as output register 107-2. Address 10 is used as the input variable memory 107-3 for storing the input signal x, and address 11 is the predicted signal px
Is used as the prediction filter output memory 107-4 for storing the subtraction output memory 107-4 for storing the difference signal e.
-5 is used as the quantizer output memory 107 for storing the quantized signal i, and address 14 is used as the quantizer output memory 107 for storing the quantized residual signal qe.
It is used as -7 and address 15 is used as an addition output memory for storing the sum signal r.

以下に本発明の汎用ディジタル信号処理装置を用いて
第２図の差分符号化を実現するための７ステップの処理
について順次述べる。The 7-step processing for realizing the differential encoding shown in FIG. 2 using the general-purpose digital signal processing device of the present invention will be described below.

（１）第１ステップ 前記ブロックプログラムカウンタ102が０番地を指す
と、前記ブロックコマンドメモリ101の０番地のオペレ
ーションフィールドに格納されている入力プログラムモ
ジュール103−１の先頭アドレス100が前記プログラムカ
ウンタ104に転送され、入力チャンネルフィールドに格
納されている入力レジスタ107−１のアドレス０が前記
入力チャンネルポインタ109に転送され、出力チャンネ
ルフィールドに格納されている入力変数メモリ107−３
のアドレス10が前記出力チャンネルポインタ110に転送
される。(1) First Step When the block program counter 102 points to address 0, the start address 100 of the input program module 103-1 stored in the operation field at address 0 of the block command memory 101 is transferred to the program counter 104. Address 0 of the input register 107-1 transferred and stored in the input channel field is transferred to the input channel pointer 109 and stored in the output channel field of the input variable memory 107-3.
Address 10 is transferred to the output channel pointer 110.

この結果起動された入力プログラムモジュール103−
１は、まず前記選択回路108で前記入力チャンネルポイ
ンタ109の出力を選択し前記チャンネル変数メモリのア
ドレス指定を行ない、０番地の入力レジスタ107−１に
蓄えられた入力信号ｘを前記演算処理部111に転送す
る。次に前記選択回路108で前記出力チャンネルポイン
タ110の出力を選択して前記チャンネル変数メモリ107の
アドレス指定を行ない、演算処理部111に格納された入
力信号ｘを入力変数メモリ107−１に格納する。As a result, the input program module 103-
First, the selection circuit 108 first selects the output of the input channel pointer 109 to address the channel variable memory, and outputs the input signal x stored in the input register 107-1 at the address 0 to the arithmetic processing unit 111. Transfer to. Next, the output of the output channel pointer 110 is selected by the selection circuit 108 to address the channel variable memory 107, and the input signal x stored in the arithmetic processing unit 111 is stored in the input variable memory 107-1. .

（２）第２ステップ 前記ブロックプログラムカウンタ102の値が１加算さ
れて１番地を指すと、前記ブロックコマンドメモリ101
の１番地のオペレーションフィールドに格納されている
減算モジュール103−４の先頭アドレス600が前記プログ
ラムカウンタ104に転送され、状態変数フィールドに格
納されている入力変数メモリ107−３のアドレス10が前
記状態変数ポインタ106に転送され、入力チャンネルフ
ィールドに格納されている予測フィルタ出力メモリ107
−４のアドレス11が前記入力チャンネルポインタ109に
転送され、出力チャンネルフィールドに格納されている
減算出力メモリ107−５のアドレス12が前記出力チャン
ネルポインタ110に転送される。この結果起動された減
算モジュール103−４は、まず前記選択回路108で前記状
態変数ポインタ106の出力を選択して前記チャンネル変
数メモリ107のアドレス指定を行ない、10番地の入力変
数メモリ107−３に蓄えられた入力信号ｘを演算処理部1
11に転送する。次に前記選択回路108で前記入力チャン
ネルポインタ109の出力を選択して前記チャンネル変数
メモリ107のアドレス指定を行ない、11番地の予測フィ
ルタ出力メモリ107−４に蓄えられた予測信号ｘを演算
処理部111に転送する。次に演算処理部で入力信号ｘか
ら予測信号pxの減算を行なう。次に前記選択回路108で
前記出力チャンネルポインタ110の出力を選択して前記
チャンネル変数メモリ107のアドレス指定を行ない、前
記演算処理部における減算結果である差信号ｅを減算出
力メモリ107−５に格納する。(2) Second Step When the value of the block program counter 102 is incremented by 1 to point to address 1, the block command memory 101
The first address 600 of the subtraction module 103-4 stored in the operation field of address 1 is transferred to the program counter 104, and the address 10 of the input variable memory 107-3 stored in the state variable field is the state variable. Prediction filter output memory 107 transferred to the pointer 106 and stored in the input channel field
The address 11 of −4 is transferred to the input channel pointer 109, and the address 12 of the subtraction output memory 107-5 stored in the output channel field is transferred to the output channel pointer 110. The subtraction module 103-4 activated as a result first selects the output of the state variable pointer 106 in the selection circuit 108 to address the channel variable memory 107, and then to the input variable memory 107-3 at address 10. The processing unit 1 calculates the stored input signal x.
Transfer to 11. Next, the output of the input channel pointer 109 is selected by the selection circuit 108 to address the channel variable memory 107, and the prediction signal x stored in the prediction filter output memory 107-4 at address 11 is calculated and processed. Transfer to 111. Next, the arithmetic processing unit subtracts the prediction signal px from the input signal x. Next, the output of the output channel pointer 110 is selected by the selection circuit 108 to address the channel variable memory 107, and the difference signal e which is the subtraction result in the arithmetic processing unit is stored in the subtraction output memory 107-5. To do.

（３）第３ステップ 前記ブロックプログラムカウンタ102の値が１加算さ
れて２番地を指すと、前記ブロックコマンドメモリ101
の２番地のオペレーションフィールドに格納されている
量子化プログラムモジュール103−５の先頭アドレス800
が前記プログラムカウンタ104に転送され、入力チャン
ネルフィールドに格納されている減算出力メモリ107−
５のアドレス12が前記入力チャンネルポインタ109に転
送され、出力チャンネルフィールドに格納されている量
子化器出力メモリ107−６のアドレス13が前記出力チャ
ンネルポインタ110に転送される。この結果起動された
量子化プログラムモジュール103−５は、まず前記選択
回路108で前記入力チャンネルポインタ109の出力を選択
して前記チャンネル変数メモリ107のアドレス指定を行
ない、12番地の減算出力メモリ107−５に蓄えられた差
信号ｅを前記演算処理部111に転送する。次に前記演算
処理部111で量子化演算を行ない量子化信号ｉを求め
る。次に前記選択回路108で前記出力チャンネルポイン
タ110の出力を選択して前記チャンネル変数メモリ107の
アドレス指定を行ない、演算処理部111で求めた量子化
信号ｉを量子化器出力メモリ107−６に格納する。(3) Third Step When the value of the block program counter 102 is incremented by 1 to point to address 2, the block command memory 101
Start address 800 of the quantization program module 103-5 stored in the operation field at address 2
Is transferred to the program counter 104, and the subtraction output memory 107-stored in the input channel field
The address 12 of No. 5 is transferred to the input channel pointer 109, and the address 13 of the quantizer output memory 107-6 stored in the output channel field is transferred to the output channel pointer 110. As a result, the quantization program module 103-5 started up first selects the output of the input channel pointer 109 by the selection circuit 108 to address the channel variable memory 107, and the subtraction output memory 107- of the address 12. The difference signal e stored in 5 is transferred to the arithmetic processing unit 111. Next, the arithmetic processing unit 111 performs a quantization operation to obtain a quantized signal i. Next, the output of the output channel pointer 110 is selected by the selection circuit 108 to address the channel variable memory 107, and the quantized signal i obtained by the arithmetic processing unit 111 is sent to the quantizer output memory 107-6. Store.

（４）第４ステップ 前記ブロックプログラムカウンタ102の値が１加算さ
れて３番地を指すと、前記ブロックコマンドメモリ101
の３番地のオペレーションフィールドに格納されている
逆量子化プログラムモジュール103−６の先頭アドレス9
00が前記プログラムカウンタ104に転送され、入力チャ
ンネルフィールドに格納されている量子化器出力メモリ
107−６のアドレス13が前記入力チャンネルポインタ109
に転送され、出力チャンネルフィールドに格納されてい
る逆量子化器出力メモリ107−７のアドレス14が前記出
力チャンネルポインタ110に転送される。この結果起動
された逆量子化プログラムモジュール103−６は、まず
前記選択回路108で前記入力チャンネルポインタ109の出
力を選択して前記チャンネル変数メモリ107のアドレス
指定を行ない、13番地の量子化器出力メモリ107−６に
蓄えられた量子化信号ｉを前記演算処理部111に転送す
る次に前記演算処理部111で逆量子化演算を行ない量子
化残差信号qeを求める。次に前記選択回路108で前記出
力チャンネルポインタ110の出力を選択して前記チャン
ネル変数メモリ107のアドレス指定を行ない、演算処理
部111で求めた量子化残差信号qeを逆量子化器出力メモ
リ107−７に格納する。(4) Fourth Step When the value of the block program counter 102 is incremented by 1 to point to address 3, the block command memory 101
Start address 9 of the inverse quantization program module 103-6 stored in the operation field at address 3
00 is transferred to the program counter 104, and the quantizer output memory stored in the input channel field
The address 13 of 107-6 is the input channel pointer 109.
Address 14 of the dequantizer output memory 107-7 stored in the output channel field is transferred to the output channel pointer 110. As a result, the dequantization program module 103-6 activated as a result first selects the output of the input channel pointer 109 by the selection circuit 108 to address the channel variable memory 107, and outputs the quantizer at address 13. The quantized signal i stored in the memory 107-6 is transferred to the arithmetic processing unit 111. Then, the arithmetic processing unit 111 performs an inverse quantization operation to obtain a quantized residual signal qe. Next, the output of the output channel pointer 110 is selected by the selection circuit 108 to address the channel variable memory 107, and the quantized residual signal qe obtained by the arithmetic processing unit 111 is output to the inverse quantizer output memory 107. Store in -7.

（５）第５ステップ 前記ブロックプログラムカウンタ102の値が１加算さ
れて４番地を指すと、前記ブロックコマンドメモリ101
の４番地のオペレーションフィールドに格納されている
加算モジュール103−３の先頭アドレス500が前記プログ
ラムカウンタ104に転送され、状態変数フィールドに格
納されている予測フィルタ出力メモリ107−４のアドレ
ス11が前記状態変数ポインタ106に転送され、入力チャ
ンネルフィールドに格納されている逆量子化器出力メモ
リ107−７のアドレス14が前記入力チャンネルポインタ1
09に転送され、出力チャンネルフィールドに格納されて
いる加算出力メモリ107−８のアドレス15が前記出力チ
ャンネルポインタ110に転送される。この結果起動され
た加算モジュール103−３は、まず前記選択回路108で前
記状態変数ポインタ106の出力を選択して前記チャンネ
ル変数メモリ107のアドレス指定を行ない、11番地の予
測フィルタ出力メモリ107−４に蓄えられた予測信号pe
を演算処理部111に転送する。次に前記選択回路108で前
記入力チャンネルポインタ109の出力を選択して前記チ
ャンネル変数メモリ107のアドレス指定を行ない、14番
地の逆量子化出力メモリ107−７に蓄えられた量子化残
差信号qeを演算処理部111に転送する。次に演算処理部
で予測信号pxと量子化残差信号qeとの加算を行なう。次
に前記選択回路108で前記出力チャンネルポインタ110の
出力を選択して前記チャンネル変数メモリ107のアドレ
ス指定を行ない、前記演算処理部における加算結果を加
算出力メモリ107−８に格納する。(5) Fifth Step When the value of the block program counter 102 is incremented by 1 to point to address 4, the block command memory 101
The start address 500 of the addition module 103-3 stored in the operation field at address 4 is transferred to the program counter 104, and the address 11 of the prediction filter output memory 107-4 stored in the state variable field is set to the state. The address 14 of the dequantizer output memory 107-7 transferred to the variable pointer 106 and stored in the input channel field is the input channel pointer 1
Address 15 of the addition output memory 107-8 stored in the output channel field is transferred to the output channel pointer 110. The addition module 103-3 activated as a result first selects the output of the state variable pointer 106 by the selection circuit 108 to address the channel variable memory 107, and outputs the prediction filter output memory 107-4 at the address 11. Prediction signal pe stored in
To the arithmetic processing unit 111. Next, the output of the input channel pointer 109 is selected by the selection circuit 108 to address the channel variable memory 107, and the quantized residual signal qe stored in the dequantized output memory 107-7 at the address 14 is stored. To the arithmetic processing unit 111. Next, the arithmetic processing unit adds the prediction signal px and the quantized residual signal qe. Next, the output of the output channel pointer 110 is selected by the selection circuit 108 to address the channel variable memory 107, and the addition result in the arithmetic processing unit is stored in the addition output memory 107-8.

（６）第６ステップ 前記ブロックプログラムカウンタ102の値が１加算さ
れて５番地を指すと、前記ブロックコマンドメモリ101
の５番地のオペレーションフィールドに格納されている
予測フィルタプログラムモジュール103−７の先頭アド
レス1000が前記プログラムカウンタ104に転送され、状
態変数フィールドに格納されている予測フィルタ用領域
105−１の先頭アドレス50が前記状態変数ポインタ106に
転送され、入力チャンネルフィールドに格納されている
加算出力メモリ107−８のアドレス15が前記入力チャン
ネルポインタ109に転送され、出力チャンネルフィール
ドに格納されている予測フィルタ出力メモリ107−４の
アドレス11が前記出力チャンネルポインタ110に転送さ
れる。この結果起動された予測フィルタプログラムモジ
ュール103−７は、まず前記選択回路108で前記入力チャ
ンネルポインタ109の出力を選択して前記チャンネル変
数メモリ107のアドレス指定を行ない、15番地の加算出
力メモリ107−８に蓄えられた和信号ｒを前記演算処理
部111に転送する。次に前記演算処理部111で前記予測フ
ィルタ用領域105−１をフィタル遅延としてディジタル
フィルタ演算を行ない予測信号pxを求める。このときの
フィルタ遅延のアドレス指定は前記状態変数ポインタ10
6に格納された予測フィルタ用領域105−１の先頭アドレ
スと前記プログラムメモリ103から指定された相対アド
レスを加算して行なう。次に前記選択回路108で前記出
力チャンネルポインタ110の出力を選択して前記チャン
ネル変数メモリ107のアドレス指定を行ない、演算処理
部111で求めた予測信号ｘを予測フィルタ出力メモリ107
−４に格納する。(6) Sixth Step When the value of the block program counter 102 is incremented by 1 to point to address 5, the block command memory 101
Of the prediction filter program module 103-7 stored in the operation field at address 5 is transferred to the program counter 104, and the prediction filter area stored in the state variable field
The head address 50 of 105-1 is transferred to the state variable pointer 106, and the address 15 of the addition output memory 107-8 stored in the input channel field is transferred to the input channel pointer 109 and stored in the output channel field. The address 11 of the prediction filter output memory 107-4 is transferred to the output channel pointer 110. As a result, the prediction filter program module 103-7 activated as a result first selects the output of the input channel pointer 109 in the selection circuit 108 to address the channel variable memory 107, and the addition output memory 107- of the address 15. The sum signal r stored in 8 is transferred to the arithmetic processing unit 111. Next, the arithmetic processing unit 111 performs a digital filter operation using the prediction filter region 105-1 as a physical delay to obtain a prediction signal px. The address of the filter delay at this time is specified by the state variable pointer 10
This is performed by adding the start address of the prediction filter area 105-1 stored in 6 and the relative address designated by the program memory 103. Next, the output of the output channel pointer 110 is selected by the selection circuit 108 to address the channel variable memory 107, and the prediction signal x obtained by the arithmetic processing unit 111 is used as the prediction filter output memory 107.
-4.

（７）第７ステップ 前記ブロックプログラムカウンタ102の値が１加算さ
れて６番地を指すと、前記ブロックコマンドメモリ101
の６番地のオペレーションフィールドに格納されている
出力プログラムモジュール103−２の先頭アドレス200が
前記プログラムカウンタ104に転送され、入射チャンネ
ルフィールドに格納されている量子化器出力メモリ107
−６のアドレス13が前記入力チャンネルポインタ109に
転送され、出力チャンネルフィールドに格納されている
出力レジスタ107−２のアドレス１が前記出力チャンネ
ルポインタ110に転送される。この結果起動された出力
プログラムモジュール103−２は、まず前記選択回路108
で前記入力チャンネルポインタ109の出力を選択し前記
チャンネル変数メモリ107のアドレス指定を行ない、13
番地の量子化器出力メモリ107−６に蓄えられた量子化
信号ｉを前記演算処理部111に転送する。次に前記選択
回路108で前記出力チャンネルポインタ110の出力を選択
して前記チャンネル変数メモリ107のアドレス指定を行
ない、演算処理部111に格納された量子化信号ｉを出力
レジスタ107−２に格納する。第６図に以上の動作を実
行させるブロックコマンドメモリ101内の配置を示す。(7) Seventh Step When the value of the block program counter 102 is incremented by 1 to point to address 6, the block command memory 101
The head address 200 of the output program module 103-2 stored in the operation field at address 6 is transferred to the program counter 104, and the quantizer output memory 107 stored in the incident channel field.
The address 13 of −6 is transferred to the input channel pointer 109, and the address 1 of the output register 107-2 stored in the output channel field is transferred to the output channel pointer 110. As a result, the output program module 103-2 started up first selects the selection circuit 108.
To select the output of the input channel pointer 109 to address the channel variable memory 107,
The quantized signal i stored in the quantizer output memory 107-6 at the address is transferred to the arithmetic processing unit 111. Next, the output of the output channel pointer 110 is selected by the selection circuit 108 to address the channel variable memory 107, and the quantized signal i stored in the arithmetic processing unit 111 is stored in the output register 107-2. . FIG. 6 shows an arrangement in the block command memory 101 for executing the above operation.

第６図に示したプログラムを標本化周期毎に繰り返す
ことにより第２図に示した差分符号化の処理を容易に実
現することができる。By repeating the program shown in FIG. 6 every sampling cycle, the differential encoding process shown in FIG. 2 can be easily realized.

以上に示したように入出力用のメモリと内部状態変数
格納用のメモリを用いて、あらかじめ用意された基本的
なディジタル信号処理アルゴリズムを実行するプログラ
ムモジュールを組み合わせることにより、効率的かつ容
易にディジタル信号処理装置を実現することができる。As shown above, by using the memory for input / output and the memory for storing internal state variables and combining the program modules that execute the basic digital signal processing algorithm prepared in advance, it is possible to efficiently and easily perform digital processing. A signal processing device can be realized.

（発明の効果） 本発明はあらかじめ容易された効率のよい演算を行な
う信号処理プログラムモジュールを組み合わせることに
より多くの工数を必要とするマイクロプログラム作成を
繰り返すことなく、多種の信号処理アルゴリズムを効率
よく実行するプログラムを作成できる効果がある。(Effects of the Invention) The present invention efficiently executes various signal processing algorithms by combining a signal processing program module that performs an easy and efficient operation in advance, without repeating microprogram creation that requires a large number of steps. It has the effect of creating a program that

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明の一実施例を示すブロック図、第２図は
差分符号化器の一例のブロック図、第３図は第１図にお
けるプログラムメモリ内の一例の配置図、第４図は第１
図における状態変数メモリ内の一例の配置図、第５図は
第１図におけるチャンネル変数メモリ内の一例の配置
図、第６図は第１図におけるブロックコマンドメモリ内
の一例の配置図である。第１図において 101……ブロックコマンドメモリ、102……ブロックプロ
グラムカウンタ、103……プログラムメモリ、104……プ
ログラムカンウタ、105……状態変数メモリ、106……状
態変数ポインタ、107……チャンネル変数メモリ、108…
…選択回路、109……入力チャンネルポインタ、110……
出力チャンネルポインタ、111……演算処理部、112……
入力ポート、113……出力ポート である。1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram of an example of a differential encoder, FIG. 3 is an arrangement diagram of an example in a program memory in FIG. 1, and FIG. First
FIG. 5 is an exemplary layout diagram of the state variable memory in the figure, FIG. 5 is an exemplary layout diagram of the channel variable memory in FIG. 1, and FIG. 6 is an exemplary layout diagram of the block command memory in FIG. In FIG. 1, 101 ... Block command memory, 102 ... Block program counter, 103 ... Program memory, 104 ... Program counter, 105 ... State variable memory, 106 ... State variable pointer, 107 ... Channel variable Memory, 108 ...
… Selection circuit, 109 …… Input channel pointer, 110 ……
Output channel pointer, 111 ... Arithmetic processing unit, 112 ...
Input port, 113 ... Output port.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】複数の信号処理プログラムモジュールを蓄
えるプログラムメモリと、 前記プログラムメモリに蓄えられた前記信号処理プログ
ラムモジュールの動作時に使う状態変数を格納する状態
変数メモリと、前記プログラムメモリに蓄えられた前記
各プログラムモジュールの入力変数及び出力変数を格納
するチャンネル変数メモリと、前記プログラムメモリに
蓄えられた前記各プログラムモジュールの先頭アドレス
及び該プログラムモジュールが用いる前記状態変数メモ
リの先頭アドレス及び該プログラムモジュールが用いる
前記チャンネル変数メモリに対する入力変数の先頭アド
レス及び前記出力変数の先頭アドレスからなるブロック
コマンドを格納するブロックコマンドメモリと、演算処
理部とを含み、前記ブロックコマンドメモリに蓄えられ
た前記ブロックコマンドにより対応する前記プログラム
メモリに蓄えられた前記各プログラムモジュールの命令
を順次呼び出すと共に前記呼び出されたプログラムモジ
ュールに必要な状態変数及び入力変数を前記ブロックコ
マンド内で指示された各々前記状態変数メモリ内のデー
タ及び前記チャンネル変数メモリ内のデータから読み出
して順次処理し前記ブロックコマンド内で指定された前
記チャンネル変数メモリに処理結果を出力する操作を繰
り返して信号処理を行うことを特徴とするディジタル信
号処理方法。1. A program memory for storing a plurality of signal processing program modules, a state variable memory for storing state variables used during the operation of the signal processing program module stored in the program memory, and a program memory stored in the program memory. A channel variable memory for storing input variables and output variables of each program module, a start address of each program module stored in the program memory, a start address of the state variable memory used by the program module, and the program module are The block command memory includes a block command memory for storing a block command consisting of a start address of an input variable and a start address of the output variable for the channel variable memory to be used, and an arithmetic processing unit. Each of the instruction of each program module stored in the corresponding program memory is sequentially called by the stored block command, and the state variables and input variables necessary for the called program module are designated in the block command. The signal processing is performed by repeating the operation of reading from the data in the state variable memory and the data in the channel variable memory, sequentially processing, and outputting the processing result to the channel variable memory specified in the block command. And a digital signal processing method. 【請求項２】演算処理を行う演算処理部と、該演算処理
部に接続された状態変数メモリと、該状態変数メモリの
アドレスを指定する状態変数ポインタと、前記演算処理
部に接続され且つ外部と入出力できるチャンネル変数メ
モリと、該チャンネル変数メモリにおけるアドレスを指
定する入力チャンネルポインタ及び出力チャネルポイン
タと、少なくとも前記入力チャンネルポインタおよび出
力チャンネルポインタの内１つを前記チャンネル変数メ
モリのアドレス部へ接続する選択回路と、前記演算処理
部と前記状態変数メモリと前記状態変数ポインタと前記
チャンネル変数メモリと前記入力チャネルポインタと前
記出力チャンネルポインタと前記選択回路とを制御する
プログラムを格納するプログラムメモリと、該プログラ
ムメモリのアドレスを指定するプログラムカウンタと、
該プログラムカウンタの前記状態変数ポインタと前記入
力チャンネルポインタと出力チャンネルポインタにデー
タを供給するブロックコマンドメモリと、該ブロックコ
マンドメモリのアドレスを指定するブロックプログラム
カウンタを少なくとも含んで構成され、 前記プログラムメモリは、複数の信号処理プログラムモ
ジュールを蓄え、 前記状態変数メモリは、前記信号処理プログラムモジュ
ールの動作時に使う状態変数を格納し、 前記チャンネル変数メモリは、前記各信号処理プログラ
ムモジュールの入力変数及び出力変数を格納し、 前記ブロックコマンドメモリは、前記各信号処理プログ
ラムモジュールの先頭アドレス及び該プログラムモジュ
ールが用いる前記状態変数メモリの先頭アドレス及び該
プログラムモジュールが用いる前記チャンネル変数メモ
リに対する入力変数の先頭アドレス及び前記出力変数の
先頭アドレスからなるブロックコマンドを格納する、こ
とを特徴とするディジタル信号処理装置。2. An arithmetic processing unit for performing arithmetic processing, a state variable memory connected to the arithmetic processing unit, a state variable pointer for designating an address of the state variable memory, and an external unit connected to the arithmetic processing unit. A channel variable memory that can be input and output, an input channel pointer and an output channel pointer that specify an address in the channel variable memory, and at least one of the input channel pointer and the output channel pointer is connected to the address portion of the channel variable memory. A selection circuit, a program memory that stores a program for controlling the arithmetic processing unit, the state variable memory, the state variable pointer, the channel variable memory, the input channel pointer, the output channel pointer, and the selection circuit, Address of the program memory And the program counter to specify,
The program memory includes at least a block command memory that supplies data to the state variable pointer, the input channel pointer, and the output channel pointer of the program counter, and a block program counter that specifies an address of the block command memory. , A plurality of signal processing program modules are stored, the state variable memory stores state variables used when the signal processing program module operates, and the channel variable memory stores input variables and output variables of each signal processing program module. The block command memory stores the start address of each signal processing program module, the start address of the state variable memory used by the program module, and the start address of the program module used by the program module. A digital signal processing device, which stores a block command consisting of a start address of an input variable and a start address of the output variable for a channel variable memory.