JP2500973B2 - 交換接続システム - Google Patents
交換接続システムInfo
- Publication number
- JP2500973B2 JP2500973B2 JP2410592A JP2410592A JP2500973B2 JP 2500973 B2 JP2500973 B2 JP 2500973B2 JP 2410592 A JP2410592 A JP 2410592A JP 2410592 A JP2410592 A JP 2410592A JP 2500973 B2 JP2500973 B2 JP 2500973B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- connection
- input port
- data
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17375—One dimensional, e.g. linear array, ring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17393—Indirect interconnection networks non hierarchical topologies having multistage networks, e.g. broadcasting scattering, gathering, hot spot contention, combining/decombining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/16—Arrangements for providing special services to substations
- H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/16—Arrangements for providing special services to substations
- H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
- H04L12/1881—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast with schedule organisation, e.g. priority, sequence management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/1523—Parallel switch fabric planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/201—Multicast operation; Broadcast operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/555—Error detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q11/0066—Provisions for optical burst or packet networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Multimedia (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
- Small-Scale Networks (AREA)
Description
【0001】
【産業上の利用分野】本発明は、交換接続ネットワーク
を介して並列に高速で待ち時間の短い通信を実行可能な
複数個の計算要素および/または入出力要素から構成さ
れる交換接続システムに関する。
を介して並列に高速で待ち時間の短い通信を実行可能な
複数個の計算要素および/または入出力要素から構成さ
れる交換接続システムに関する。
【0002】
【従来の技術】多段交換接続ネットワークは、現代のデ
ィジタル計算システム内の複数のデバイスを相互接続す
る手段として承認を得ている。特に、並列処理(PP)
システムでは、複数段交換接続ネットワークを使用して
N個のシステム要素を相互接続するのが普通である。こ
の場合、Nは数個又は数千個のプロセッサあるいはプロ
セッサと他のシステム要素の組合せである。
ィジタル計算システム内の複数のデバイスを相互接続す
る手段として承認を得ている。特に、並列処理(PP)
システムでは、複数段交換接続ネットワークを使用して
N個のシステム要素を相互接続するのが普通である。こ
の場合、Nは数個又は数千個のプロセッサあるいはプロ
セッサと他のシステム要素の組合せである。
【0003】最新の交換接続方法には、PPシステムの
理想を妨げる多くの欠点がある。これらの方法は、高価
で、速度が遅く、拡張性がなく、再構成が難しく、通常
は直列で、最悪の場合、クロックに問題があることが多
い。クロックの問題は、ディジタル計算システムの動作
周波数が高くなるに応じて(通常は数年毎に2倍にな
る)増大する。PPシステムの分野では特にシステムの
サイズが増大しシステム要素間の距離も増大するのでい
っそう複雑になる。このため、システムの様々な要素が
通信目的で同期を保つ方法に関してクロックの問題が拡
大される。最新の方法の中にはいくぶんうまく利用され
ているものもいくつかあるが、扱いにくく、危険で、ク
ロック周波数やシステムサイズが次の段階で拡大される
とうまく動作しなくなるのではないかという疑問がない
わけではない。
理想を妨げる多くの欠点がある。これらの方法は、高価
で、速度が遅く、拡張性がなく、再構成が難しく、通常
は直列で、最悪の場合、クロックに問題があることが多
い。クロックの問題は、ディジタル計算システムの動作
周波数が高くなるに応じて(通常は数年毎に2倍にな
る)増大する。PPシステムの分野では特にシステムの
サイズが増大しシステム要素間の距離も増大するのでい
っそう複雑になる。このため、システムの様々な要素が
通信目的で同期を保つ方法に関してクロックの問題が拡
大される。最新の方法の中にはいくぶんうまく利用され
ているものもいくつかあるが、扱いにくく、危険で、ク
ロック周波数やシステムサイズが次の段階で拡大される
とうまく動作しなくなるのではないかという疑問がない
わけではない。
【0004】最新のクロック方法は以下のステップから
なる。 a)中央クロックを分散し、各個々の要素(プロセッ
サ、入出力装置、交換接続装置)の遅延時間を注意深く
制御して、同期および整合クロックが小さな許容度の範
囲内に調整され各要素に到着する。さらに、同期を喪失
することなく様々なシステム要素が通信できるようにす
るには、すべての通信リンクが、共通クロックの1サイ
クル時間より短い要素間転送時間をもつ必要がある。 b)a)と同じ中央、同期クロック方法を使用するが、
転送時間を1クロックサイクル時間よりも長くすること
が可能なので要素間の通信時間を柔軟に変えられる。転
送時間は、共通クロックサイクル時間の任意の倍数にな
ることが可能であり、要素間のすべての接続ワイヤは、
各ワイヤを個別に切ることによって人手で調整でされる
ので、特定の許容範囲内で共通クロックサイクルの倍数
の遅延が作成される。 c)中央クロックを分散し、各個別の要素の遅延時間を
制御しないが、しかし各要素と正確に同じ周波数を供給
する。この方法のなかでは、各相互接続ワイヤは任意の
長さであり、人手による調整をしてはならない。要素間
の同期は、固定時間間隔で実行される較正方法により確
定され、最初の較正はシステム電源がオンとなるときに
なされる。リンクを介してテストメッセージを送信し送
信クロックの位相を変更することにより各通信リンクは
一時に1つづつ個別に較正される。すべての送信クロッ
ク位相が試みられると、個々のケーブル長にもっとも適
合するクロックが永久に(次の再較正が行なわれるま
で)使用されるよう選択される。システム内のすべての
相互接続ワイヤの較正は自動的に実行可能であるが、わ
ずらわしく、時間がかかり、時間と温度に応じて変動し
やすい。 d)異なる速度の2つの個別のチップを使用する。1つ
は相互接続を確立し制御し、他はPPシステムの任意の
2つの要素間でデータを実際に送るものである。制御チ
ップの動作は遅く、容易に周波数同期が可能であるが、
データチップは、コントローラチップにより実行するよ
う命令されると要素間のデータ接続を設定する。データ
チップは、より高速で、また非同期な速度でデータ転送
をおこうなうことが可能である。この方法にはいくつか
の欠点がある。2つのチップが必要であることはインタ
ーフェースと接続の数が増大し、システムが高価で複雑
になる。第2に、第2チップで遠隔制御される選択は通
常遅く、また直列的動作であり、これは効率のよい交換
接続ネットワークシステムで必要になる並列演算実行と
いう重要な概念を損なう。さらに、このコンセプトは2
つのチップを越えて拡張するのが困難であり、64個程
度の要素間を相互接続するのに、チップピン数を妥当な
数に保つよう通常は直列データ転送が指定される。最後
に、制御チップを介して交換接続を確立するセットアッ
プ時間が速度を遅くする支配的要因であり、交換接続の
動的変更を迅速に実行することを不可能にする。これら
のタイプの交換接続ネットワークはPPシステムに適用
できないが、交換接続選択がそれほど頻繁に行なわれ
ず、制御チップが経路を一旦確立するとその経路を介し
て大量のデータが転送されるような入出力の分野では効
果的に使用される。
なる。 a)中央クロックを分散し、各個々の要素(プロセッ
サ、入出力装置、交換接続装置)の遅延時間を注意深く
制御して、同期および整合クロックが小さな許容度の範
囲内に調整され各要素に到着する。さらに、同期を喪失
することなく様々なシステム要素が通信できるようにす
るには、すべての通信リンクが、共通クロックの1サイ
クル時間より短い要素間転送時間をもつ必要がある。 b)a)と同じ中央、同期クロック方法を使用するが、
転送時間を1クロックサイクル時間よりも長くすること
が可能なので要素間の通信時間を柔軟に変えられる。転
送時間は、共通クロックサイクル時間の任意の倍数にな
ることが可能であり、要素間のすべての接続ワイヤは、
各ワイヤを個別に切ることによって人手で調整でされる
ので、特定の許容範囲内で共通クロックサイクルの倍数
の遅延が作成される。 c)中央クロックを分散し、各個別の要素の遅延時間を
制御しないが、しかし各要素と正確に同じ周波数を供給
する。この方法のなかでは、各相互接続ワイヤは任意の
長さであり、人手による調整をしてはならない。要素間
の同期は、固定時間間隔で実行される較正方法により確
定され、最初の較正はシステム電源がオンとなるときに
なされる。リンクを介してテストメッセージを送信し送
信クロックの位相を変更することにより各通信リンクは
一時に1つづつ個別に較正される。すべての送信クロッ
ク位相が試みられると、個々のケーブル長にもっとも適
合するクロックが永久に(次の再較正が行なわれるま
で)使用されるよう選択される。システム内のすべての
相互接続ワイヤの較正は自動的に実行可能であるが、わ
ずらわしく、時間がかかり、時間と温度に応じて変動し
やすい。 d)異なる速度の2つの個別のチップを使用する。1つ
は相互接続を確立し制御し、他はPPシステムの任意の
2つの要素間でデータを実際に送るものである。制御チ
ップの動作は遅く、容易に周波数同期が可能であるが、
データチップは、コントローラチップにより実行するよ
う命令されると要素間のデータ接続を設定する。データ
チップは、より高速で、また非同期な速度でデータ転送
をおこうなうことが可能である。この方法にはいくつか
の欠点がある。2つのチップが必要であることはインタ
ーフェースと接続の数が増大し、システムが高価で複雑
になる。第2に、第2チップで遠隔制御される選択は通
常遅く、また直列的動作であり、これは効率のよい交換
接続ネットワークシステムで必要になる並列演算実行と
いう重要な概念を損なう。さらに、このコンセプトは2
つのチップを越えて拡張するのが困難であり、64個程
度の要素間を相互接続するのに、チップピン数を妥当な
数に保つよう通常は直列データ転送が指定される。最後
に、制御チップを介して交換接続を確立するセットアッ
プ時間が速度を遅くする支配的要因であり、交換接続の
動的変更を迅速に実行することを不可能にする。これら
のタイプの交換接続ネットワークはPPシステムに適用
できないが、交換接続選択がそれほど頻繁に行なわれ
ず、制御チップが経路を一旦確立するとその経路を介し
て大量のデータが転送されるような入出力の分野では効
果的に使用される。
【0005】従来技術の例として、代表的な特許は、1
981年12月22日発行の米国特許第4307446
号、1982年2月2日発行の米国特許第431423
3号、1984年11月6日発行の米国特許第4481
623号、1985年5月21日発行の米国特許第45
18960号、1980年12月2日発行の米国特許第
4237447号、1981年2月17日発行の米国特
許第4251879号、1981年12月22日発行の
米国特許第4307378号である。これらの特許の後
には、1984年11月20日発行の米国特許4484
325号、1984年11月13日発行の米国特許第4
482996号、および1984年10月2日発行の米
国特許第4475188号がある。米国特許第4475
188号では、メッセージから経路指定ビットを取り去
り、先着順にクロックのない環境で自己経路選択を用い
て複数の入力線を複数の出力線に接続する仲裁スイッチ
が暗示されていた。従って、この開発は、これまで使用
されてきたもっと標準的な直列、クロスバーまたはクロ
スポイントスイッチとは異なっている。しかし、この特
許はハンドシェーキングを必要とし、有益と考えられる
異なる仲裁方法を有している。デバイスが代表的な状況
で使用される場合には、ケーブルが長くなるほど遅くな
る。その速度はケーブル長から独立してはいない。この
相異および他の相異は、バッファリング、待ち行列、待
機期間またはメッセージ送信の切断が競合が解消すると
なくなってしまう本発明を検討すれば明らかになるであ
ろう。したがって、これら初期の段階の試みは、必要と
される交換接続ネットワーク機能を備えていない。この
接続でも、上記に参照された特許と1990年8月28
日発行の米国特許第4952930号を参照する必要も
ある。
981年12月22日発行の米国特許第4307446
号、1982年2月2日発行の米国特許第431423
3号、1984年11月6日発行の米国特許第4481
623号、1985年5月21日発行の米国特許第45
18960号、1980年12月2日発行の米国特許第
4237447号、1981年2月17日発行の米国特
許第4251879号、1981年12月22日発行の
米国特許第4307378号である。これらの特許の後
には、1984年11月20日発行の米国特許4484
325号、1984年11月13日発行の米国特許第4
482996号、および1984年10月2日発行の米
国特許第4475188号がある。米国特許第4475
188号では、メッセージから経路指定ビットを取り去
り、先着順にクロックのない環境で自己経路選択を用い
て複数の入力線を複数の出力線に接続する仲裁スイッチ
が暗示されていた。従って、この開発は、これまで使用
されてきたもっと標準的な直列、クロスバーまたはクロ
スポイントスイッチとは異なっている。しかし、この特
許はハンドシェーキングを必要とし、有益と考えられる
異なる仲裁方法を有している。デバイスが代表的な状況
で使用される場合には、ケーブルが長くなるほど遅くな
る。その速度はケーブル長から独立してはいない。この
相異および他の相異は、バッファリング、待ち行列、待
機期間またはメッセージ送信の切断が競合が解消すると
なくなってしまう本発明を検討すれば明らかになるであ
ろう。したがって、これら初期の段階の試みは、必要と
される交換接続ネットワーク機能を備えていない。この
接続でも、上記に参照された特許と1990年8月28
日発行の米国特許第4952930号を参照する必要も
ある。
【0006】
【発明が解決しようとする課題】すなわち、最新の解決
法は、現在および将来のPPシステムに必要な交換接続
ネットワーク特性を備えていない。必要な特性は、要素
の相互接続を動的かつ迅速に確立し分解する能力、及び
1つのチップでそれを実行する能力をもち、数千の要素
に拡張可能であり、分散クロック問題を解決し将来の周
波数の増加に対処できるよう任意の長さの較正を要しな
い相互接続ワイヤ長を可能にし、同時にN個の交換接続
経路を介する並列確立とデータ転送を可能にすることで
ある。
法は、現在および将来のPPシステムに必要な交換接続
ネットワーク特性を備えていない。必要な特性は、要素
の相互接続を動的かつ迅速に確立し分解する能力、及び
1つのチップでそれを実行する能力をもち、数千の要素
に拡張可能であり、分散クロック問題を解決し将来の周
波数の増加に対処できるよう任意の長さの較正を要しな
い相互接続ワイヤ長を可能にし、同時にN個の交換接続
経路を介する並列確立とデータ転送を可能にすることで
ある。
【0007】
【課題を解決するための手段】本発明は、命令に基づい
て、ディジタルシステムを含む複数のプロセッサまたは
他の機能要素を相互接続する交換接続手段である。この
交換接続手段は、1点と1点を相互接続するワイヤの集
合を介して要素間の接続制御とデータ転送を可能にする
新しく開発された手段に基づいている。前記接続制御お
よびデータ転送は、前記交換接続手段が如何なる同期ク
ロック信号も必要としないような形で行われる。さら
に、前記交換接続手段は、非同期方式で瞬時に接続衝突
を解消する新しい手段を実現するものである。これによ
り様々な非同期要素が交換接続装置のサービス中に競合
可能になり、前記競合は、システム動作の誤りや中断な
しに一貫した事前に定義された並列方式で解消される。
て、ディジタルシステムを含む複数のプロセッサまたは
他の機能要素を相互接続する交換接続手段である。この
交換接続手段は、1点と1点を相互接続するワイヤの集
合を介して要素間の接続制御とデータ転送を可能にする
新しく開発された手段に基づいている。前記接続制御お
よびデータ転送は、前記交換接続手段が如何なる同期ク
ロック信号も必要としないような形で行われる。さら
に、前記交換接続手段は、非同期方式で瞬時に接続衝突
を解消する新しい手段を実現するものである。これによ
り様々な非同期要素が交換接続装置のサービス中に競合
可能になり、前記競合は、システム動作の誤りや中断な
しに一貫した事前に定義された並列方式で解消される。
【0008】本発明の装置はさらに、実施されたものが
単純であることが特長である交換接続ネットワーク通信
構造を備えており、如何なる種類のデータバッファリン
グまたはデータ解釈も必要としない。瞬時に接続が確立
されたり分断されたりするので、非常に迅速な応答時間
で動的に変化可能である。並列方式で接続を確立するた
めの要求を解決する機能を持つ。この場合、N個の接続
が同時に確立されたり分断される(Nは交換接続装置を
介して通信するシステムの要素の数)。すなわち、瞬時
に作ったり壊したりできる接続の数は、システムのサイ
ズに応じた規模である。この機能により本発明の装置は
非常に効率よく複数の短いメッセージを処理することが
できる。さらに、この新しい装置は、同期やワイヤ長の
制限が必要ない。この装置は本発明の装置を実施するの
に使用される技術が改良されるのに応じて新しい技術の
速度上の改良に追従して性能を向上させることができ
る。
単純であることが特長である交換接続ネットワーク通信
構造を備えており、如何なる種類のデータバッファリン
グまたはデータ解釈も必要としない。瞬時に接続が確立
されたり分断されたりするので、非常に迅速な応答時間
で動的に変化可能である。並列方式で接続を確立するた
めの要求を解決する機能を持つ。この場合、N個の接続
が同時に確立されたり分断される(Nは交換接続装置を
介して通信するシステムの要素の数)。すなわち、瞬時
に作ったり壊したりできる接続の数は、システムのサイ
ズに応じた規模である。この機能により本発明の装置は
非常に効率よく複数の短いメッセージを処理することが
できる。さらに、この新しい装置は、同期やワイヤ長の
制限が必要ない。この装置は本発明の装置を実施するの
に使用される技術が改良されるのに応じて新しい技術の
速度上の改良に追従して性能を向上させることができ
る。
【0009】さらに、基本的な新しい装置は、他の同一
の発明装置により縦続接続可能であり、任意の数のシス
テム要素又はノード間で相互接続ネットワークを形成す
る。前記ネットワークは十分な並列相互接続により特長
付けられる。上記および他の改良は、以下の記載で詳細
に論じられている。本発明の理解を深めるためには、利
点や特色と共に、以下の記載と添付図面を参照すること
が望ましい。
の発明装置により縦続接続可能であり、任意の数のシス
テム要素又はノード間で相互接続ネットワークを形成す
る。前記ネットワークは十分な並列相互接続により特長
付けられる。上記および他の改良は、以下の記載で詳細
に論じられている。本発明の理解を深めるためには、利
点や特色と共に、以下の記載と添付図面を参照すること
が望ましい。
【0010】
【実施例】好ましい実施例は、4x4クロスバー交換接
続装置である。この装置では、本発明の機能は互いに排
他的な4つの入力ポートの任意の1つを未使用の4つの
出力ポートの任意の1つに接続する手段を提供すること
である。図1を参照すると、4x4クロスバー交換接続
装置は任意の時に最高4つの同時接続を支援可能であ
る。たとえば、入力1が出力3に、入力2が出力4に、
入力3が出力2に、入力4が出力1に接続できる。
続装置である。この装置では、本発明の機能は互いに排
他的な4つの入力ポートの任意の1つを未使用の4つの
出力ポートの任意の1つに接続する手段を提供すること
である。図1を参照すると、4x4クロスバー交換接続
装置は任意の時に最高4つの同時接続を支援可能であ
る。たとえば、入力1が出力3に、入力2が出力4に、
入力3が出力2に、入力4が出力1に接続できる。
【0011】本発明の交換接続装置10は単一方向型で
ある。それは、データがこの交換接続装置10を介して
1つの方向にしか流れないことを意味する。即ち、入力
から出力へである。前記交換接続装置10は単一方向型
であるが、図1に示すように4x4全ノード交換接続装
置10を接続することにより4つのノード(20、2
2、24、26)のなかでは双方向通信を支援する。各
ノード20、22、24、26は単一方向相互接続ワイ
ヤを2組有しており、1つは交換接続装置10に至り、
他は交換接続装置10から到来する。交換接続装置10
内の破線は、前記交換接続装置の機能が入力ポート1の
ようなある入力ポートを4つの接続可能な出力ポートの
1つに接続することであることを示している。交換接続
装置10は、各入力ポートにたいして正確に同じ機能を
備えており、各入力ポートを任意の未使用出力ポートに
接続可能である。
ある。それは、データがこの交換接続装置10を介して
1つの方向にしか流れないことを意味する。即ち、入力
から出力へである。前記交換接続装置10は単一方向型
であるが、図1に示すように4x4全ノード交換接続装
置10を接続することにより4つのノード(20、2
2、24、26)のなかでは双方向通信を支援する。各
ノード20、22、24、26は単一方向相互接続ワイ
ヤを2組有しており、1つは交換接続装置10に至り、
他は交換接続装置10から到来する。交換接続装置10
内の破線は、前記交換接続装置の機能が入力ポート1の
ようなある入力ポートを4つの接続可能な出力ポートの
1つに接続することであることを示している。交換接続
装置10は、各入力ポートにたいして正確に同じ機能を
備えており、各入力ポートを任意の未使用出力ポートに
接続可能である。
【0012】図2を参照すると、ブロック12は交換接
続装置10の拡大図を示し、交換接続装置10に接続す
るインターフェース線を詳細に定義する。交換接続装置
12への各入力ポートの線31、32、33、34の組
は、各出力ポートの線41、42、43、44の組と数
と機能において同じである。各入力と出力ポートへのイ
ンターフェース線の組は7つの固有の信号を含む。4つ
のデータ線と3つの制御線(有効、拒絶および受諾)
が、それらが接続するポート(X)の方向と数を示す入
力X−又は出力X−の接頭部により区別される。4つの
データ線と1つの有効線は交換接続装置12を介して入
力から出力に向けられた信号流を有するが、拒絶および
受諾制御線は反対方向への信号流をもつ。
続装置10の拡大図を示し、交換接続装置10に接続す
るインターフェース線を詳細に定義する。交換接続装置
12への各入力ポートの線31、32、33、34の組
は、各出力ポートの線41、42、43、44の組と数
と機能において同じである。各入力と出力ポートへのイ
ンターフェース線の組は7つの固有の信号を含む。4つ
のデータ線と3つの制御線(有効、拒絶および受諾)
が、それらが接続するポート(X)の方向と数を示す入
力X−又は出力X−の接頭部により区別される。4つの
データ線と1つの有効線は交換接続装置12を介して入
力から出力に向けられた信号流を有するが、拒絶および
受諾制御線は反対方向への信号流をもつ。
【0013】前記交換接続装置の内部の入力ポート対出
力ポート接続を指令し確立するために、入力ポートイン
ターフェース線31、32、33、34の組は制御情報
を交換接続装置12に転送する。さらに、前記ポートイ
ンターフェース線は交換接続装置12を介して入力ポー
トから出力ポートに転送されるデータ情報を搬送する。
インターフェース31、32、33、34に含まれた4
つのデータインターフェース線は、交換接続装置12を
介してデータを4つの情報ビットだけに転送するよう転
送を制限することはない。しかし、前記4つのデータ線
はそれぞれ、任意の大きさのデータの送信を可能にする
シリアルデータの列を含む。たとえば、4つのデータ線
の全てが40MHzでシリアルデータを送信する場合、
前記4つのデータ線は160Mビット秒の速度でデータ
を転送可能になる。
力ポート接続を指令し確立するために、入力ポートイン
ターフェース線31、32、33、34の組は制御情報
を交換接続装置12に転送する。さらに、前記ポートイ
ンターフェース線は交換接続装置12を介して入力ポー
トから出力ポートに転送されるデータ情報を搬送する。
インターフェース31、32、33、34に含まれた4
つのデータインターフェース線は、交換接続装置12を
介してデータを4つの情報ビットだけに転送するよう転
送を制限することはない。しかし、前記4つのデータ線
はそれぞれ、任意の大きさのデータの送信を可能にする
シリアルデータの列を含む。たとえば、4つのデータ線
の全てが40MHzでシリアルデータを送信する場合、
前記4つのデータ線は160Mビット秒の速度でデータ
を転送可能になる。
【0014】交換接続装置12への4つの入力ポートは
それぞれ図1に示すように固有のソースまたはノード
(20、22、24、26)を起点とする。図3を参照
すると、ブロック50、52、54は、交換接続装置1
2の部分を示す装置14に送信されそこを通ることがで
きるメッセージの形でシリアルデータを生成する代表的
な方法を示す。50、52、54により示してある同様
のシリアルデータ生成論理は、交換接続装置12への他
の入力ポートのそれぞれにおいて使用可能である。入力
データ線の各組は、シリアルデータを所定の入力ポート
に供給する。この入力ポートは4つのシフトレジスタ5
4により同じクロックに同期されている。この4つのシ
フトレジスタ54は、同一クロック信号(図3の40M
HZ)により制御されているデータ31の4つの同期線
をシフトすることによりシリアルデータを生成する。し
かし、交換接続装置14への4つの異なる入力ポートソ
ース(31、32、33、34)は互いに非同期であ
り、非同期の別々の40MHZクロック信号に基づいて
いる。
それぞれ図1に示すように固有のソースまたはノード
(20、22、24、26)を起点とする。図3を参照
すると、ブロック50、52、54は、交換接続装置1
2の部分を示す装置14に送信されそこを通ることがで
きるメッセージの形でシリアルデータを生成する代表的
な方法を示す。50、52、54により示してある同様
のシリアルデータ生成論理は、交換接続装置12への他
の入力ポートのそれぞれにおいて使用可能である。入力
データ線の各組は、シリアルデータを所定の入力ポート
に供給する。この入力ポートは4つのシフトレジスタ5
4により同じクロックに同期されている。この4つのシ
フトレジスタ54は、同一クロック信号(図3の40M
HZ)により制御されているデータ31の4つの同期線
をシフトすることによりシリアルデータを生成する。し
かし、交換接続装置14への4つの異なる入力ポートソ
ース(31、32、33、34)は互いに非同期であ
り、非同期の別々の40MHZクロック信号に基づいて
いる。
【0015】交換接続装置14を介してシリアルメッセ
ージを送る過程は、FIFO(先入れ先だし)50を含
む。これは送信されるデータメッセージを累積する。送
信される次のメッセージ全体はバッファ52に移動され
る。バッファ52に記憶されたメッセージは、送信に備
えてシフトレジスタ54に移動され、データビット0を
シフトレジスタ1の第1ビットに入力し、データビット
1をシフトレジスタ2の第1ビットに入力し、データビ
ット2をシフトレジスタ3の第1ビットに入力し、デー
タビット3をシフトレジスタ4の第1ビットに入力し、
データビット4をシフトレジスタ1の第2ビットに入力
することによりデータを4つのシフトレジスタ54に渡
って分散される。次に、シフトレジスタ54は4つの同
期データ線を介して交換接続装置14にシリアルデータ
の送信を開始し、メッセージ全体が送信されるまで直列
データが連続して流れる。交換接続装置14は送信され
た最初の8ビットを使用して(シリアルレジスタ54か
ら交換接続装置14にインターフェース31を介して送
られるシリアルデータの最初の2クロックサイクルにお
いて)、交換接続装置14を介して接続経路を選択し確
立する。図3の例は、破線を介して、入力ポート1(3
1)と出力ポート2(42)の間の一時的な接続を確立
する交換接続装置を示し、インターフェース31の7つ
個々の線が一義的かつ直接にインターフェース42の対
応線のそれぞれに接続される。
ージを送る過程は、FIFO(先入れ先だし)50を含
む。これは送信されるデータメッセージを累積する。送
信される次のメッセージ全体はバッファ52に移動され
る。バッファ52に記憶されたメッセージは、送信に備
えてシフトレジスタ54に移動され、データビット0を
シフトレジスタ1の第1ビットに入力し、データビット
1をシフトレジスタ2の第1ビットに入力し、データビ
ット2をシフトレジスタ3の第1ビットに入力し、デー
タビット3をシフトレジスタ4の第1ビットに入力し、
データビット4をシフトレジスタ1の第2ビットに入力
することによりデータを4つのシフトレジスタ54に渡
って分散される。次に、シフトレジスタ54は4つの同
期データ線を介して交換接続装置14にシリアルデータ
の送信を開始し、メッセージ全体が送信されるまで直列
データが連続して流れる。交換接続装置14は送信され
た最初の8ビットを使用して(シリアルレジスタ54か
ら交換接続装置14にインターフェース31を介して送
られるシリアルデータの最初の2クロックサイクルにお
いて)、交換接続装置14を介して接続経路を選択し確
立する。図3の例は、破線を介して、入力ポート1(3
1)と出力ポート2(42)の間の一時的な接続を確立
する交換接続装置を示し、インターフェース31の7つ
個々の線が一義的かつ直接にインターフェース42の対
応線のそれぞれに接続される。
【0016】図4に、交換接続装置14の入出力ポート
の代表的なシリアル波形が示されている。交換接続によ
り、シフトレジスタ54により送られたようにシリアル
送信の最初の8ビットが交換接続装置により取り除か
れ、それらを使用してインターフェース31対42のよ
うな接続を形成し保持する。本例のシリアルメッセージ
の以降のビットはインターフェース31から42に直接
転送されるので、インターフェース42はインターフェ
ース31が受信するのと全く同じメッセージから最初の
8ビットを差し引き、交換接続装置14を通過するとき
にシリアルデータによる回路遅延により遅延されたもの
を受け取る。交換接続装置41は、任意の方式でインタ
ーフェース31を介して入るシリアルデータを緩衝した
り再クロック化したりすることはない。その装置は、で
きるだけ迅速にインターフェース31を介して受け取る
入力波形を単に反映するだけでインターフェース42に
出力する。すなわち、最初の8ビットを取り除くことを
除けばその入力波形を変えることはない。
の代表的なシリアル波形が示されている。交換接続によ
り、シフトレジスタ54により送られたようにシリアル
送信の最初の8ビットが交換接続装置により取り除か
れ、それらを使用してインターフェース31対42のよ
うな接続を形成し保持する。本例のシリアルメッセージ
の以降のビットはインターフェース31から42に直接
転送されるので、インターフェース42はインターフェ
ース31が受信するのと全く同じメッセージから最初の
8ビットを差し引き、交換接続装置14を通過するとき
にシリアルデータによる回路遅延により遅延されたもの
を受け取る。交換接続装置41は、任意の方式でインタ
ーフェース31を介して入るシリアルデータを緩衝した
り再クロック化したりすることはない。その装置は、で
きるだけ迅速にインターフェース31を介して受け取る
入力波形を単に反映するだけでインターフェース42に
出力する。すなわち、最初の8ビットを取り除くことを
除けばその入力波形を変えることはない。
【0017】インターフェース(31など)を介して交
換接続装置14の入力ポートに進行中の送信がないこと
を示す規約は、4つのデータ線により示される連続する
アイドルコマンドを送信することと、有効制御線を論理
0に保つことである。入力線の任意のものを論理1に保
持すれば、アイドル状態からの分離を意味し、選択およ
び転送が始まりつつあることを交換接続装置に示す。同
様に、転送が行われていないときには交換接続装置から
の出力線はアイドル状態(すべて0)に保持される。
換接続装置14の入力ポートに進行中の送信がないこと
を示す規約は、4つのデータ線により示される連続する
アイドルコマンドを送信することと、有効制御線を論理
0に保つことである。入力線の任意のものを論理1に保
持すれば、アイドル状態からの分離を意味し、選択およ
び転送が始まりつつあることを交換接続装置に示す。同
様に、転送が行われていないときには交換接続装置から
の出力線はアイドル状態(すべて0)に保持される。
【0018】図5を参照すると、8つの交換接続装置1
0のブロックを縦続接続することによりシステムのノー
ドの数を増加させる方法が示してある。8つの縦続接続
の交換接続装置は10A乃至10Hとして示してあり、
それらは交換接続装置10の同一コピーであり、それら
の入出力ポートの配線に関してのみ変化することを示
す。図5から、16個のノードの任意のものが、交換接
続装置10のブロックの2つだけを通過する接続を介し
て任意の他のノードに接続される。たとえば、ノード5
は、交換接続装置10Bと10Hを横切ってノード15
にメッセージを送信可能である。すべての接続は2つの
交換接続装置10のブロックを介して形成されるので、
8つの交換接続装置10のブロックから構成されたネッ
トワークは、2段交換接続ネットワークと呼ばれる。他
の多段ネットワークは、3段、4段などを使用して同様
に交換接続装置10のブロックから構成可能である。
0のブロックを縦続接続することによりシステムのノー
ドの数を増加させる方法が示してある。8つの縦続接続
の交換接続装置は10A乃至10Hとして示してあり、
それらは交換接続装置10の同一コピーであり、それら
の入出力ポートの配線に関してのみ変化することを示
す。図5から、16個のノードの任意のものが、交換接
続装置10のブロックの2つだけを通過する接続を介し
て任意の他のノードに接続される。たとえば、ノード5
は、交換接続装置10Bと10Hを横切ってノード15
にメッセージを送信可能である。すべての接続は2つの
交換接続装置10のブロックを介して形成されるので、
8つの交換接続装置10のブロックから構成されたネッ
トワークは、2段交換接続ネットワークと呼ばれる。他
の多段ネットワークは、3段、4段などを使用して同様
に交換接続装置10のブロックから構成可能である。
【0019】図6を参照すると、交換接続装置10を通
る単純なデータフローの機能図が示してある。交換接続
装置内の各交換接続入力ポートと各交換接続装置出力ポ
ートの有効線と4つのデータ線は図6の単一線により表
されている。たとえば、入力ポート1で交換接続装置1
0に入る有効線と4つのデータ線は、交換接続装置10
内の5つの機能ブロックに進む。これらはブロック50
A、60A、60B、60C、60Dである。ブロック
50Aは、4つの可能な出力ポートのどれが入力ポート
1に接続されるかを決定する。各入力ポートからの有効
線と4つのデータ線は各出力マルチプレクサブロック
(60A、60B、60C、60D)に進む。このため
任意の入力ポートを任意の出力ポートに接続することが
可能になる。4つの出力マルチプレクサブロック(60
A、60B、60C、60D)のそれぞれは制御ブロッ
ク(50A、50B、50C、50D)のそれぞれか
ら、入力ポート線の4つの可能な組のどれが各出力ポー
トにゲートされるかについて固有に指令を受ける。例え
ば、制御ブロック50Aは、マルチプレクサ60Cに指
令を出して、入力ポート1を出力ポート3に接続し、制
御ブロック50Bはマルチプレクサ60Aに指令を出し
て、入力ポート2を出力ポート1に接続する。制御ブロ
ック50Cはマルチプレクサ60Dに指令を出して、入
力ポート3を出力ポート4に接続し、制御ブロック50
Dはマルチプレクサ60Bに指令を出して、入力ポート
4を出力ポート2に接続する。4つの接続はすべて同時
または異なるときに確立可能である。マルチプレクサ6
0A乃至60Dは入力ポートから出力ポートへの単一方
向信号の流れとともに、交換接続装置10を横切って有
効信号とデータ信号を移動するよう接続を形成すると同
時に、マルチプレクサ61D乃至63D(通常の実施は
ブロック61Dと63Dにより示してある。同様のブロ
ックは各入力ポートに接続される)は出力ポートから入
力ポートの反対方向に流れる信号とともに拒絶および受
諾信号の信号接続を形成する。これらの拒絶および受諾
信号は、縦続接続のその後の交換接続装置10の段また
は有効および4つのデータ信号を受信し解釈する装置に
より取られた動作の交換接続装置10への明確な帰還指
示を与える。有効信号の制御下で4つのデータ信号を介
して交換接続装置10を通って送信されているメッセー
ジは、指令された接続を確立するのが不可能である場合
に任意の交換接続装置10の段により、同時にメッセー
ジを受信することができない場合または送信中のエラー
を検出した場合に受信装置により拒絶される。この受信
装置は、受諾信号を発信することによりメッセージ(エ
ラーが検出されない)の正確な到来を確認することがで
きる。拒絶および受諾信号はデータの流れと反対方向に
進むので、それらの信号は、実施されたメッセージ送信
が正確に受信されたか拒絶されたかについて明確な指示
を送信元に送り返す手段を与える。
る単純なデータフローの機能図が示してある。交換接続
装置内の各交換接続入力ポートと各交換接続装置出力ポ
ートの有効線と4つのデータ線は図6の単一線により表
されている。たとえば、入力ポート1で交換接続装置1
0に入る有効線と4つのデータ線は、交換接続装置10
内の5つの機能ブロックに進む。これらはブロック50
A、60A、60B、60C、60Dである。ブロック
50Aは、4つの可能な出力ポートのどれが入力ポート
1に接続されるかを決定する。各入力ポートからの有効
線と4つのデータ線は各出力マルチプレクサブロック
(60A、60B、60C、60D)に進む。このため
任意の入力ポートを任意の出力ポートに接続することが
可能になる。4つの出力マルチプレクサブロック(60
A、60B、60C、60D)のそれぞれは制御ブロッ
ク(50A、50B、50C、50D)のそれぞれか
ら、入力ポート線の4つの可能な組のどれが各出力ポー
トにゲートされるかについて固有に指令を受ける。例え
ば、制御ブロック50Aは、マルチプレクサ60Cに指
令を出して、入力ポート1を出力ポート3に接続し、制
御ブロック50Bはマルチプレクサ60Aに指令を出し
て、入力ポート2を出力ポート1に接続する。制御ブロ
ック50Cはマルチプレクサ60Dに指令を出して、入
力ポート3を出力ポート4に接続し、制御ブロック50
Dはマルチプレクサ60Bに指令を出して、入力ポート
4を出力ポート2に接続する。4つの接続はすべて同時
または異なるときに確立可能である。マルチプレクサ6
0A乃至60Dは入力ポートから出力ポートへの単一方
向信号の流れとともに、交換接続装置10を横切って有
効信号とデータ信号を移動するよう接続を形成すると同
時に、マルチプレクサ61D乃至63D(通常の実施は
ブロック61Dと63Dにより示してある。同様のブロ
ックは各入力ポートに接続される)は出力ポートから入
力ポートの反対方向に流れる信号とともに拒絶および受
諾信号の信号接続を形成する。これらの拒絶および受諾
信号は、縦続接続のその後の交換接続装置10の段また
は有効および4つのデータ信号を受信し解釈する装置に
より取られた動作の交換接続装置10への明確な帰還指
示を与える。有効信号の制御下で4つのデータ信号を介
して交換接続装置10を通って送信されているメッセー
ジは、指令された接続を確立するのが不可能である場合
に任意の交換接続装置10の段により、同時にメッセー
ジを受信することができない場合または送信中のエラー
を検出した場合に受信装置により拒絶される。この受信
装置は、受諾信号を発信することによりメッセージ(エ
ラーが検出されない)の正確な到来を確認することがで
きる。拒絶および受諾信号はデータの流れと反対方向に
進むので、それらの信号は、実施されたメッセージ送信
が正確に受信されたか拒絶されたかについて明確な指示
を送信元に送り返す手段を与える。
【0020】一般に、すべての交換接続装置には経路選
択方法が必要である。それらはどの接続(入力ポート対
出力ポート)が確立するかについて命令される。交換接
続装置10では、経路選択コマンドが、データが転送さ
れるのと同じインターフェース、すなわち、各入力ポー
トに接続された4つのデータ線を介して交換接続装置に
送信される。選択情報は、データの前に転送されなけれ
ばならないので、指令された相互接続が確立されて、デ
ータは指令された行先に流れることができる。選択情報
は入力ポート番号(1乃至4)を指定する必要はない。
というのは、その情報は特定の入力を介して交換接続装
置に到達しその交換接続装置はそれが受信するデータが
どの入力番号に基づくものかをすでに知っているからで
ある。したがって、選択情報は、交換接続装置10の出
力ポートの番号(1乃至4)を接続する場所に指定する
必要があるだけである。本明細書で推薦された経路選択
の方法は、Nから1を取り出す符号化である(但し、ゼ
ロ値を含み、これはDEAD FIELDと呼ばれ
る)。DEAD FIELDについてはこの後説明され
る。
択方法が必要である。それらはどの接続(入力ポート対
出力ポート)が確立するかについて命令される。交換接
続装置10では、経路選択コマンドが、データが転送さ
れるのと同じインターフェース、すなわち、各入力ポー
トに接続された4つのデータ線を介して交換接続装置に
送信される。選択情報は、データの前に転送されなけれ
ばならないので、指令された相互接続が確立されて、デ
ータは指令された行先に流れることができる。選択情報
は入力ポート番号(1乃至4)を指定する必要はない。
というのは、その情報は特定の入力を介して交換接続装
置に到達しその交換接続装置はそれが受信するデータが
どの入力番号に基づくものかをすでに知っているからで
ある。したがって、選択情報は、交換接続装置10の出
力ポートの番号(1乃至4)を接続する場所に指定する
必要があるだけである。本明細書で推薦された経路選択
の方法は、Nから1を取り出す符号化である(但し、ゼ
ロ値を含み、これはDEAD FIELDと呼ばれ
る)。DEAD FIELDについてはこの後説明され
る。
【0021】図7を参照すると、正確なシリアルビット
パターンと制御信号起動の代表的な例は、制御およびデ
ータ情報を交換接続装置10に送るよう示されている。
本例は、図5に示す縦続接続、2段交換接続ネットワー
クを示し、交換接続装置10Aと10Fを介してノード
1からネットワークを横切ってノード7にデータを送信
することを含む。この接続を形成するために、入力ポー
ト1は第1段交換接続装置10Aの出力ポート2に接続
されなければならないし、入力ポート1が第2段交換接
続装置10Fの出力ポート3に接続されなければならな
い。交換接続装置10Aと10Fで望ましい接続を引き
起こすよう入力ポート1に送られる信号列が図7に示し
てある。1と0の信号列において、時は左から右に流れ
るので、クロック時−2でみられる値が最初に交換接続
装置10Aに到達し、クロック時−1の値が次に到達す
る、というようにつづく。入力1−データと入力1−有
効線の値はすべてゼロであり、時−2と時−1の間に交
換接続装置10Aではなにも起こらない。これは、それ
らの線がアイドルであるからである。クロック時0で
は、入力1−有効線は論理1に進む。これは入力ポート
1がデータを受信できるようにすることにより交換接続
装置10Aを準備する。しかし、このときに接続又は動
作が発生することはない。入力1−有効制御線は対応す
る交換入力ポートをイネーブルにする。入力1−有効線
が論理0であると、交換接続装置10Aは接続を形成す
ることができないか又は入力ポート1からどのようなデ
ータも受信できない。この入力ポート1はリセットに保
持されている。最後に、クロック時1に、交換接続装置
10Aが、どの出力ポートに接続されるかについてその
コマンドを受信する。そのコマンドはクロック時1の間
にすべて受信される。
パターンと制御信号起動の代表的な例は、制御およびデ
ータ情報を交換接続装置10に送るよう示されている。
本例は、図5に示す縦続接続、2段交換接続ネットワー
クを示し、交換接続装置10Aと10Fを介してノード
1からネットワークを横切ってノード7にデータを送信
することを含む。この接続を形成するために、入力ポー
ト1は第1段交換接続装置10Aの出力ポート2に接続
されなければならないし、入力ポート1が第2段交換接
続装置10Fの出力ポート3に接続されなければならな
い。交換接続装置10Aと10Fで望ましい接続を引き
起こすよう入力ポート1に送られる信号列が図7に示し
てある。1と0の信号列において、時は左から右に流れ
るので、クロック時−2でみられる値が最初に交換接続
装置10Aに到達し、クロック時−1の値が次に到達す
る、というようにつづく。入力1−データと入力1−有
効線の値はすべてゼロであり、時−2と時−1の間に交
換接続装置10Aではなにも起こらない。これは、それ
らの線がアイドルであるからである。クロック時0で
は、入力1−有効線は論理1に進む。これは入力ポート
1がデータを受信できるようにすることにより交換接続
装置10Aを準備する。しかし、このときに接続又は動
作が発生することはない。入力1−有効制御線は対応す
る交換入力ポートをイネーブルにする。入力1−有効線
が論理0であると、交換接続装置10Aは接続を形成す
ることができないか又は入力ポート1からどのようなデ
ータも受信できない。この入力ポート1はリセットに保
持されている。最後に、クロック時1に、交換接続装置
10Aが、どの出力ポートに接続されるかについてその
コマンドを受信する。そのコマンドはクロック時1の間
にすべて受信される。
【0022】クロック時1で送られたコマンドビットパ
ターンは交換接続装置10Aにより使用されて、出力ポ
ートへの接続が確立する。この過程は経路選択動作と呼
ばれて、完全に交換接続装置10A内部で実施される。
この全ノード交換接続装置により実施された経路選択方
法は、4つの入力1−データ線のそれぞれに、交換接続
装置10Aの選択すべき特定の出力を定義させる。たと
えば、時1で論理1になる入力1−データ1信号は出力
ポート1に接続するよう交換接続装置10Aに示し、入
力1−データ2信号は出力ポート2への接続を指令す
る。本例では、入力1−データ2がクロック時1中に論
理1になるので、交換接続装置10Aは出力ポート2に
接続されるよう指令される。言い換えれば、接続アルゴ
リズムは、入力ポートがイネーブルになった後で論理1
になる第1データ入力線が、その入力ポートが形成する
接続を定義することである。これは、通常の場合では、
クロック時1の1つのデータ線だけが論理1になること
が可能であり、他の3つのデータ線は0になる必要があ
るという点において、互いに排他的な過程である。選択
情報の1つのビットが論理1になるよう保証されるの
で、交換接続装置10Aは転送が始まることを示すため
の追加ビットを必要とすることなく送信の初めを認識す
ることが可能である。交換接続装置10Aは、データ線
から4つのビットを除去し、図6の制御ブロック50A
の選択レジスタにそれらを記憶することにより指令され
た接続を行なう。クロック時1中に送信されたビット
は、交換接続装置10Aから10Fに渡されないが、代
わりに、交換接続装置10Aがクロック時2に対応する
データの次の4ビットを次の交換接続装置10Fに送り
始める。しかし、選択コマンドに続く情報ビット(本例
ではクロック時2での4つのデータ線により送信される
ビット)は図7に示してあるようにすべてゼロ(DEA
D FIELD)になる必要がある。この目的は以後に
説明される。
ターンは交換接続装置10Aにより使用されて、出力ポ
ートへの接続が確立する。この過程は経路選択動作と呼
ばれて、完全に交換接続装置10A内部で実施される。
この全ノード交換接続装置により実施された経路選択方
法は、4つの入力1−データ線のそれぞれに、交換接続
装置10Aの選択すべき特定の出力を定義させる。たと
えば、時1で論理1になる入力1−データ1信号は出力
ポート1に接続するよう交換接続装置10Aに示し、入
力1−データ2信号は出力ポート2への接続を指令す
る。本例では、入力1−データ2がクロック時1中に論
理1になるので、交換接続装置10Aは出力ポート2に
接続されるよう指令される。言い換えれば、接続アルゴ
リズムは、入力ポートがイネーブルになった後で論理1
になる第1データ入力線が、その入力ポートが形成する
接続を定義することである。これは、通常の場合では、
クロック時1の1つのデータ線だけが論理1になること
が可能であり、他の3つのデータ線は0になる必要があ
るという点において、互いに排他的な過程である。選択
情報の1つのビットが論理1になるよう保証されるの
で、交換接続装置10Aは転送が始まることを示すため
の追加ビットを必要とすることなく送信の初めを認識す
ることが可能である。交換接続装置10Aは、データ線
から4つのビットを除去し、図6の制御ブロック50A
の選択レジスタにそれらを記憶することにより指令され
た接続を行なう。クロック時1中に送信されたビット
は、交換接続装置10Aから10Fに渡されないが、代
わりに、交換接続装置10Aがクロック時2に対応する
データの次の4ビットを次の交換接続装置10Fに送り
始める。しかし、選択コマンドに続く情報ビット(本例
ではクロック時2での4つのデータ線により送信される
ビット)は図7に示してあるようにすべてゼロ(DEA
D FIELD)になる必要がある。この目的は以後に
説明される。
【0023】クロック時2では、交換接続装置10Aの
入力ポート1と出力ポート2の接続が確立され、クロッ
ク時2の信号列が交換接続装置10Aと相互接続ワイヤ
を通って交換接続装置10Fの入力ポート1に送信され
る。このときから、交換接続装置10Aはすべてのその
後のデータを交換接続装置10Fの入力ポート1に直接
送信するだけである。その交換接続装置10Aは、入力
ポート1のインターフェースを介して交換接続装置10
Aに送られた任意の他のデータパターンを検査したりそ
れについて動作を行なうことはない。その交換接続装置
10Aは、それが入力ポート1を介して出力ポート2と
交換接続装置10Fに受信したすべてのデータパターン
を通過させるだけである。すなわち、クロック時2で、
交換接続装置10Aとその接続ケーブルにおける遅延が
ないものと仮定すると、交換接続装置10Fの入力ポー
ト1は有効信号が生じること及び4つのデータ線上のオ
ールゼロのDEAD FIELDを知る。このようにし
て、クロック時2では、交換接続装置10Fの入力ポー
ト1が、クロック時0で前にイネーブルになったのと同
様の方式でイネーブルになる。
入力ポート1と出力ポート2の接続が確立され、クロッ
ク時2の信号列が交換接続装置10Aと相互接続ワイヤ
を通って交換接続装置10Fの入力ポート1に送信され
る。このときから、交換接続装置10Aはすべてのその
後のデータを交換接続装置10Fの入力ポート1に直接
送信するだけである。その交換接続装置10Aは、入力
ポート1のインターフェースを介して交換接続装置10
Aに送られた任意の他のデータパターンを検査したりそ
れについて動作を行なうことはない。その交換接続装置
10Aは、それが入力ポート1を介して出力ポート2と
交換接続装置10Fに受信したすべてのデータパターン
を通過させるだけである。すなわち、クロック時2で、
交換接続装置10Aとその接続ケーブルにおける遅延が
ないものと仮定すると、交換接続装置10Fの入力ポー
ト1は有効信号が生じること及び4つのデータ線上のオ
ールゼロのDEAD FIELDを知る。このようにし
て、クロック時2では、交換接続装置10Fの入力ポー
ト1が、クロック時0で前にイネーブルになったのと同
様の方式でイネーブルになる。
【0024】本例では、入力1−データ3はクロック時
3中に論理1に進む。クロック時1中に交換接続装置1
0Aがその入力ポート1を出力ポート2に接続するよう
指令されたのと同様な方法で交換接続装置10Fはその
入力ポート1を出力ポート3に接続するよう指令され
る。指令された接続を形成するときに、交換接続装置1
0Fはデータ線からクロック時3の4つのビットを除去
し、図6の制御ブロック50Aの一部である選択レジス
タにそれらのビットを記憶させる。クロック時3中に送
信されたビットは交換接続装置10Fからノード7に渡
されないが、代わりに、交換接続装置10Fはクロック
時4に対応するデータの次の4つのビットのノード7へ
の送付を開始する。しかし、選択コマンドに続く情報ビ
ット(本例ではクロック時4で4つのデータ線により送
信されたビット)は、図7に示すように常にすべてゼロ
にならなければならない。すなわち、クロック時4迄
に、交換接続装置10Aと10Fは、ノード1から7に
直接データを転送する接続経路を確立した。クロック時
5まで、ノード7はアイドルコマンド以外はなにものも
受信しない。クロック時4では、ノード7は、交換接続
装置10Fからの出力3−有効線が能動状態になること
を確認して、クロック時5でデータ受信を開始するよう
活動化される。クロック時5から、ノード7は交換接続
装置10Fからの4個の出力3−データ線を介してノー
ド1からのデータを受信可能である。送信中の実際デー
タのプロトコルは、プリアンブルをもつマンチェスタ式
に符号化された8/10ビット符号化などの正規のフォ
ーマットのものである。しかし、図7に示すように好ま
しい実施例は、クロック時5ですべて1の同期フィール
ドであり、その後にNRZデータメッセージが続く。デ
ータメッセージは転送のビットカウント長とパリティ、
ECCまたはCRCなどの必要な任意のエラー検出機構
を指定できる。実際のデータメッセージの接頭辞として
すべて1の同期フィールドの目的は、受信ノード7を1
クロック時で送信ノード1に同期可能にすることであ
る。データ転送に関連する2つのノードは、互いに非同
期であるクロックシステムをもつが特定の許容範囲内の
同じ周波数で動作していると仮定されている。
3中に論理1に進む。クロック時1中に交換接続装置1
0Aがその入力ポート1を出力ポート2に接続するよう
指令されたのと同様な方法で交換接続装置10Fはその
入力ポート1を出力ポート3に接続するよう指令され
る。指令された接続を形成するときに、交換接続装置1
0Fはデータ線からクロック時3の4つのビットを除去
し、図6の制御ブロック50Aの一部である選択レジス
タにそれらのビットを記憶させる。クロック時3中に送
信されたビットは交換接続装置10Fからノード7に渡
されないが、代わりに、交換接続装置10Fはクロック
時4に対応するデータの次の4つのビットのノード7へ
の送付を開始する。しかし、選択コマンドに続く情報ビ
ット(本例ではクロック時4で4つのデータ線により送
信されたビット)は、図7に示すように常にすべてゼロ
にならなければならない。すなわち、クロック時4迄
に、交換接続装置10Aと10Fは、ノード1から7に
直接データを転送する接続経路を確立した。クロック時
5まで、ノード7はアイドルコマンド以外はなにものも
受信しない。クロック時4では、ノード7は、交換接続
装置10Fからの出力3−有効線が能動状態になること
を確認して、クロック時5でデータ受信を開始するよう
活動化される。クロック時5から、ノード7は交換接続
装置10Fからの4個の出力3−データ線を介してノー
ド1からのデータを受信可能である。送信中の実際デー
タのプロトコルは、プリアンブルをもつマンチェスタ式
に符号化された8/10ビット符号化などの正規のフォ
ーマットのものである。しかし、図7に示すように好ま
しい実施例は、クロック時5ですべて1の同期フィール
ドであり、その後にNRZデータメッセージが続く。デ
ータメッセージは転送のビットカウント長とパリティ、
ECCまたはCRCなどの必要な任意のエラー検出機構
を指定できる。実際のデータメッセージの接頭辞として
すべて1の同期フィールドの目的は、受信ノード7を1
クロック時で送信ノード1に同期可能にすることであ
る。データ転送に関連する2つのノードは、互いに非同
期であるクロックシステムをもつが特定の許容範囲内の
同じ周波数で動作していると仮定されている。
【0025】好ましい実施例は、最初にクロック時6と
7の間にメッセージ長を送信することである。長さカウ
ントがデータ転送またはメッセージの終わり(本例では
クロック時n)を示すゼロになるまで、ノード7はクロ
ック時8から始まりその後のクロック時で長さカウント
を減分する。ノード7は選択された誤り検出方法(パリ
ティ、ECCまたはCRC)により正確にメッセージを
検査可能である。メッセージが正確に受信された場合、
ノード7は、クロック時n+1とn+2時に受諾インタ
ーフェース線を交換接続装置10Fに戻すことにより応
答する。交換接続装置10Fは受諾指示を交換接続装置
10Aに戻し、交換接続装置10Aはそれを即座にノー
ド1に戻す。これがノード1に示すことは、転送がうま
く完了したことであり、ノード1は交換接続装置10A
へのその有効線と4つのデータ線をゼロにリセットする
ので、データ転送を完了してアイドル状態に戻る。クロ
ック時n+3でゼロになる交換接続装置10Aへの入力
1−有効入力線により交換接続装置10Aの入力ポート
1が出力ポート2への接続を分断させ、アイドル状態に
戻る。その後すぐに、交換接続装置10Fはその入力1
−有効入力線をゼロに落し、出力ポート3への接続を分
断し、アイドル状態に戻る。すなわち、接続が分断さ
れ、わずか1クロック時で交換接続装置はアイドルに戻
る。ノード1が送信するメッセージをもつ場合、そのノ
ードは次のメッセージをバッファ52とシフトレジスタ
54(図3)にロードし、クロック時n+4になるやい
なやノード7または任意の他のノードに送信し始める。
唯一の制限は、ノード1により生成された有効信号が、
他のクロック時が始まる前に1つの転送の終わりを示す
ために、最小1クロック時(n+3)でゼロに戻らなけ
ればならないということである。
7の間にメッセージ長を送信することである。長さカウ
ントがデータ転送またはメッセージの終わり(本例では
クロック時n)を示すゼロになるまで、ノード7はクロ
ック時8から始まりその後のクロック時で長さカウント
を減分する。ノード7は選択された誤り検出方法(パリ
ティ、ECCまたはCRC)により正確にメッセージを
検査可能である。メッセージが正確に受信された場合、
ノード7は、クロック時n+1とn+2時に受諾インタ
ーフェース線を交換接続装置10Fに戻すことにより応
答する。交換接続装置10Fは受諾指示を交換接続装置
10Aに戻し、交換接続装置10Aはそれを即座にノー
ド1に戻す。これがノード1に示すことは、転送がうま
く完了したことであり、ノード1は交換接続装置10A
へのその有効線と4つのデータ線をゼロにリセットする
ので、データ転送を完了してアイドル状態に戻る。クロ
ック時n+3でゼロになる交換接続装置10Aへの入力
1−有効入力線により交換接続装置10Aの入力ポート
1が出力ポート2への接続を分断させ、アイドル状態に
戻る。その後すぐに、交換接続装置10Fはその入力1
−有効入力線をゼロに落し、出力ポート3への接続を分
断し、アイドル状態に戻る。すなわち、接続が分断さ
れ、わずか1クロック時で交換接続装置はアイドルに戻
る。ノード1が送信するメッセージをもつ場合、そのノ
ードは次のメッセージをバッファ52とシフトレジスタ
54(図3)にロードし、クロック時n+4になるやい
なやノード7または任意の他のノードに送信し始める。
唯一の制限は、ノード1により生成された有効信号が、
他のクロック時が始まる前に1つの転送の終わりを示す
ために、最小1クロック時(n+3)でゼロに戻らなけ
ればならないということである。
【0026】ノード1は、交換接続装置10Aへのその
有効線と4つのデータ線をゼロにリセットすることによ
り任意の時でデータ転送を終了させることが可能であ
る。ゼロはアイドル状態に戻ることを示す。このことは
直ちに交換接続装置10Aと10Fの接続をすべて分断
し、アイドル状態に戻ることにより転送が終了したこと
をノード7に示す。
有効線と4つのデータ線をゼロにリセットすることによ
り任意の時でデータ転送を終了させることが可能であ
る。ゼロはアイドル状態に戻ることを示す。このことは
直ちに交換接続装置10Aと10Fの接続をすべて分断
し、アイドル状態に戻ることにより転送が終了したこと
をノード7に示す。
【0027】ノード7が、長さカウントがクロック時n
でゼロになった後で受信されたメッセージ中にエラーを
見つけだすと、ノード7は、図4に示すように拒絶イン
ターフェース線(受諾の代わりに)を起動して交換接続
装置10Fに戻すことにより応答する。交換接続装置1
0Fはノード7からの到来拒絶信号を使用して、ノード
7との接続を分断し、アイドル状態に戻り、拒絶指示を
交換接続装置10Aに戻す。交換接続装置10Aは、そ
の接続を分断しアイドルに戻した後でノード1に戻す。
ノード1は転送が拒絶されたことに気づき、交換接続装
置10Aへの有効線と4つのデータ線をゼロにリセット
することによりアイドル状態に戻す。次に、ノード1
は、バッファ52からシフトレジスタ54を再ロードし
て始め(クロック時間−1)から再び送信を開始するこ
とにより送信を再試行することができる。再送信は、以
前に拒絶された送信と同じ経路を使用することが可能で
あり、又ネットワークを介して他の経路が実施される場
合には、他の経路が試行可能である。特定の数の拒絶が
同じメッセージで発生するような連続拒絶信号にあう
と、エラー報告機構が呼び出される。
でゼロになった後で受信されたメッセージ中にエラーを
見つけだすと、ノード7は、図4に示すように拒絶イン
ターフェース線(受諾の代わりに)を起動して交換接続
装置10Fに戻すことにより応答する。交換接続装置1
0Fはノード7からの到来拒絶信号を使用して、ノード
7との接続を分断し、アイドル状態に戻り、拒絶指示を
交換接続装置10Aに戻す。交換接続装置10Aは、そ
の接続を分断しアイドルに戻した後でノード1に戻す。
ノード1は転送が拒絶されたことに気づき、交換接続装
置10Aへの有効線と4つのデータ線をゼロにリセット
することによりアイドル状態に戻す。次に、ノード1
は、バッファ52からシフトレジスタ54を再ロードし
て始め(クロック時間−1)から再び送信を開始するこ
とにより送信を再試行することができる。再送信は、以
前に拒絶された送信と同じ経路を使用することが可能で
あり、又ネットワークを介して他の経路が実施される場
合には、他の経路が試行可能である。特定の数の拒絶が
同じメッセージで発生するような連続拒絶信号にあう
と、エラー報告機構が呼び出される。
【0028】受諾メッセージの後でより迅速なネットワ
ーク接続の遮断を可能にするために、受信ノードが受諾
を発行した後で1サイクル時(本例ではクロック時n+
2)で選択的に拒絶を発行することができる。拒絶は受
信機で始まり送信機に戻るネットワーク接続を遮断し、
他方、送信機側でゼロになる有効線は送信機から受信機
に至るネットワーク接続を遮断するので、ネットワーク
の遮断が促進される。送信機は、それが最初に受信する
のがどの指示(受諾または拒絶)かを認識するように設
計される。受信機は、現クロック時で受信できないメッ
セージを拒絶することもできる(たとえば、その受信バ
ッファがいっぱいであるとき)。上記のように、送信機
は任意の拒絶されたメッセージを再試行することができ
る。
ーク接続の遮断を可能にするために、受信ノードが受諾
を発行した後で1サイクル時(本例ではクロック時n+
2)で選択的に拒絶を発行することができる。拒絶は受
信機で始まり送信機に戻るネットワーク接続を遮断し、
他方、送信機側でゼロになる有効線は送信機から受信機
に至るネットワーク接続を遮断するので、ネットワーク
の遮断が促進される。送信機は、それが最初に受信する
のがどの指示(受諾または拒絶)かを認識するように設
計される。受信機は、現クロック時で受信できないメッ
セージを拒絶することもできる(たとえば、その受信バ
ッファがいっぱいであるとき)。上記のように、送信機
は任意の拒絶されたメッセージを再試行することができ
る。
【0029】ネットワーク経路内の任意の交換接続装置
10がメッセージを拒絶することもできる。これは次の
2つの場合のどちらかで発生する。
10がメッセージを拒絶することもできる。これは次の
2つの場合のどちらかで発生する。
【0030】1)使用中−交換接続装置が接続するよう
指令された出力ポートが使用中である場合(すなわち、
以前に確立された接続により使用中の場合)、交換接続
装置は、前のネットワーク段または送信機(ネットワー
クの第1段が使用中と検出された場合)に戻る拒絶線を
活動化することによりコマンドを発行する入力ポートに
この状態を示す。たとえば、図7に示す例では、交換接
続装置10Aがクロック時−2でコマンドを受信して入
力ポート4を出力ポート2に接続した場合、クロック時
1で入力ポート1が出力ポート2に接続されるよう要求
されるときその接続は活動状態となる。この場合、クロ
ック時1で出力ポート2が使用中なので、交換接続装置
10Aはノード1への入力1−拒絶線を活動化すること
になる。上記のように、送信機は任意の拒絶メッセージ
を再試行可能である。
指令された出力ポートが使用中である場合(すなわち、
以前に確立された接続により使用中の場合)、交換接続
装置は、前のネットワーク段または送信機(ネットワー
クの第1段が使用中と検出された場合)に戻る拒絶線を
活動化することによりコマンドを発行する入力ポートに
この状態を示す。たとえば、図7に示す例では、交換接
続装置10Aがクロック時−2でコマンドを受信して入
力ポート4を出力ポート2に接続した場合、クロック時
1で入力ポート1が出力ポート2に接続されるよう要求
されるときその接続は活動状態となる。この場合、クロ
ック時1で出力ポート2が使用中なので、交換接続装置
10Aはノード1への入力1−拒絶線を活動化すること
になる。上記のように、送信機は任意の拒絶メッセージ
を再試行可能である。
【0031】同様に、交換接続装置10Aでその接続は
首尾よく形成される、しかし、交換接続装置10Fの出
力ポート3はクロック時3で使用中となり、交換接続装
置10Fは拒絶信号を交換接続装置10Aに発行する。
このため、その接続を断ちアイドル状態に戻した後で交
換接続装置10Aは拒絶信号を即時にノード1に戻す。
首尾よく形成される、しかし、交換接続装置10Fの出
力ポート3はクロック時3で使用中となり、交換接続装
置10Fは拒絶信号を交換接続装置10Aに発行する。
このため、その接続を断ちアイドル状態に戻した後で交
換接続装置10Aは拒絶信号を即時にノード1に戻す。
【0032】2)同時競合− 上記のように(クロック
時1で入力ポート1からの同じコマンドの前に)入力ポ
ート4がクロック時−2で交換接続装置10Aの出力ポ
ート2への接続を確立するとは異なり、2つ以上の入力
ポートがほぼ同時に同じ出力ポートに接続するよう試み
ることがありうる。これは利用可能な出力ポートに関す
る競合と呼ばれる。たとえば、入力ポート1と4が両方
ともクロック時1で出力ポート2に接続されることを要
求する同じコマンドを送ることを考えてみる。本発明は
この競合を、まず最初に入力ポート1と4の両方を出力
ポート2に接続することによって解く。実際の効果は、
2つの入力ポートを出力ポート2に電気的に接続するこ
とである。これは両方のソースから到来する信号の論理
和を取ることになる。クロック時2で、2つの入力ポー
トの論理和はエラーを発生させることはない。というの
は入力ポート1と4の値は同一であるからである。それ
ぞれの有効線は論理1であり、データ線はDEAD F
IELD(論理0)を含む。しかし、クロック時3で
は、各ソースからの信号は異なり、2つの入力ポートが
両方ともクロック時3以後に接続されたままであるなら
ばエラーが発生することになる。言い換えれば、交換接
続装置10Aは2つ以上の入力を同じ出力に接続するよ
う交換接続装置が下した決定を訂正するのに1サイクル
時(クロック時2)を有する。交換接続装置10Aは、
2以上の入力が所与の出力に接続されていることを検出
することによりクロック時2中にこの訂正をおこなう。
次に、交換接続装置10Aは、複数の接続の1つ以外す
べてをリセットすることにより活動化し、クロック時3
が発生する前にこれを実行する。リセットするのがどの
接続かおよび維持するのがどれかの決定は、優先順位に
基づく決定である。好ましい実施例では、単純な優先順
位の方法が以下のように使用される。入力ポート1が競
合している場合、入力ポート1は接続する。入力ポート
1が競合してなく入力ポート2が競合している場合、入
力ポート2が接続される。入力ポート1と2が競合して
なく入力ポート3が競合している場合、入力ポート3が
接続される。他のどの入力ポートも接続を必要としない
場合に限り入力ポート4が接続される。優先順位選択を
本例に適用すると、入力ポート1は出力ポート2に接続
されることになるが、入力ポート4の出力ポート2への
接続はクロック時2中にリセットされる。この結果、拒
絶信号は交換接続装置10Aから入力ポート4への通常
の方式で発行される。
時1で入力ポート1からの同じコマンドの前に)入力ポ
ート4がクロック時−2で交換接続装置10Aの出力ポ
ート2への接続を確立するとは異なり、2つ以上の入力
ポートがほぼ同時に同じ出力ポートに接続するよう試み
ることがありうる。これは利用可能な出力ポートに関す
る競合と呼ばれる。たとえば、入力ポート1と4が両方
ともクロック時1で出力ポート2に接続されることを要
求する同じコマンドを送ることを考えてみる。本発明は
この競合を、まず最初に入力ポート1と4の両方を出力
ポート2に接続することによって解く。実際の効果は、
2つの入力ポートを出力ポート2に電気的に接続するこ
とである。これは両方のソースから到来する信号の論理
和を取ることになる。クロック時2で、2つの入力ポー
トの論理和はエラーを発生させることはない。というの
は入力ポート1と4の値は同一であるからである。それ
ぞれの有効線は論理1であり、データ線はDEAD F
IELD(論理0)を含む。しかし、クロック時3で
は、各ソースからの信号は異なり、2つの入力ポートが
両方ともクロック時3以後に接続されたままであるなら
ばエラーが発生することになる。言い換えれば、交換接
続装置10Aは2つ以上の入力を同じ出力に接続するよ
う交換接続装置が下した決定を訂正するのに1サイクル
時(クロック時2)を有する。交換接続装置10Aは、
2以上の入力が所与の出力に接続されていることを検出
することによりクロック時2中にこの訂正をおこなう。
次に、交換接続装置10Aは、複数の接続の1つ以外す
べてをリセットすることにより活動化し、クロック時3
が発生する前にこれを実行する。リセットするのがどの
接続かおよび維持するのがどれかの決定は、優先順位に
基づく決定である。好ましい実施例では、単純な優先順
位の方法が以下のように使用される。入力ポート1が競
合している場合、入力ポート1は接続する。入力ポート
1が競合してなく入力ポート2が競合している場合、入
力ポート2が接続される。入力ポート1と2が競合して
なく入力ポート3が競合している場合、入力ポート3が
接続される。他のどの入力ポートも接続を必要としない
場合に限り入力ポート4が接続される。優先順位選択を
本例に適用すると、入力ポート1は出力ポート2に接続
されることになるが、入力ポート4の出力ポート2への
接続はクロック時2中にリセットされる。この結果、拒
絶信号は交換接続装置10Aから入力ポート4への通常
の方式で発行される。
【0033】すなわち、本発明のDEAD FIELD
の目的は、交換接続装置段当たり1クロック時で同時競
合を解消させることである。DEAD FIELDの第
2の目的は、以前のクロック時に活動的であった選択ビ
ットの立ち下がり端を発生させることと縦続接続の交換
接続装置にシリアル選択データを送信する4つのデータ
線に渡って現われるタイミングスキューを補償すること
にある。交換接続装置に接続するよう指令を出すデータ
ビットの立上りと立下りによりロックされてない交換接
続装置に2つの信号端(立上りと立下り)が送られ、交
換接続装置はそれらに基づいてトリガーし決定を下す。
これらは全ノード交換接続装置にとって利用可能なただ
2つだけの決定時点である。
の目的は、交換接続装置段当たり1クロック時で同時競
合を解消させることである。DEAD FIELDの第
2の目的は、以前のクロック時に活動的であった選択ビ
ットの立ち下がり端を発生させることと縦続接続の交換
接続装置にシリアル選択データを送信する4つのデータ
線に渡って現われるタイミングスキューを補償すること
にある。交換接続装置に接続するよう指令を出すデータ
ビットの立上りと立下りによりロックされてない交換接
続装置に2つの信号端(立上りと立下り)が送られ、交
換接続装置はそれらに基づいてトリガーし決定を下す。
これらは全ノード交換接続装置にとって利用可能なただ
2つだけの決定時点である。
【0034】図8,9,10では、本発明の交換接続装
置10の一部の詳細な論理の実施例が示してある。上記
の詳細な一部は、入力ポート1と出力ポート1の間の接
続を確立し保持する必要がある論理を示す。この部分
は、交換接続装置10のすべての主要機能ブロックの代
表的な実施を含む。これらの機能ブロックは交換接続装
置10の機能をすべて形成するよう複製されるだけであ
る。
置10の一部の詳細な論理の実施例が示してある。上記
の詳細な一部は、入力ポート1と出力ポート1の間の接
続を確立し保持する必要がある論理を示す。この部分
は、交換接続装置10のすべての主要機能ブロックの代
表的な実施を含む。これらの機能ブロックは交換接続装
置10の機能をすべて形成するよう複製されるだけであ
る。
【0035】交換接続装置10の経路選択機能を制御す
る図6の制御ブロック50Aの主要機能は、4つの制御
DFFラッチ70、72、74、76により実施され
る。入力ポート1からの入力1−有効線はこれら4つの
ラッチへのリセット入力であり入力1−有効線が論理0
(アイドル状態を示す)であるとき、4つのラッチがす
べてリセット(未活動状態)に保持される。入力1−有
効線はラッチ70と72のR(リセット)入力に直接接
続され、間接的に(最初にANDゲート78を介して)
ラッチ74と76に接続される。入力1−有効線が論理
1になり、ラッチが活動状態になると、それらは設定さ
れることが可能であるが、この時に設定されることはな
い。ラッチ70と74が同時に設定されるのは、入力1
−データ1線が入力1−有効線の後かつ他の3つの入力
1−データ線の任意の線の前で立ち上がるときである。
活動状態になる最初の入力1−データ線は、図7に示す
ように交換接続装置段接続コマンドとして交換接続装置
10により解釈される。図8,9,10の例において
は、入力1−データ1線が最初に活動状態になると仮定
する。入力1−データ1線はラッチ70と74のC(ク
ロック)入力端に直接に接続され、関連するD(デー
タ)入力が論理1である場合それらのラッチ70と74
がセットされる。入力1−有効線の後で立ち上がる第1
データ線が入力1−データ1線であるときNORゲート
112から到来するラッチ70のデータ入力は常に論理
1である。すなわち、入力ポート1を出力ポート1に接
続するコマンドを交換接続装置10が受信すると、ラッ
チ70は入力1−データ1の立上りで常にセットされる
(これは接続コマンドを交換接続装置10に発行す
る)。ラッチ70は、使用中または競合状態が出力ポー
ト1に存在しているかどうかにかかわらず常にセットさ
れる。これはラッチ74には当て嵌まらない。出力ポー
ト1がNORゲート80により示してあるように以前使
用中である場合ラッチ74は遅延回路84を介してラッ
チ74のデータ入力端にセットされることはない。ラッ
チ70と74からそれらのS入力への−Q出力信号の帰
還は、それらがCとDの入力により最初にセットされた
後でラッチを継続的にセット状態にするためである。す
なわち、一度セットされると、ラッチ70と74は、リ
セットが合図されるまでセットされている。すなわち、
CとDの入力の波形がラッチ70と74の状態に効果を
及ぼすことはない。
る図6の制御ブロック50Aの主要機能は、4つの制御
DFFラッチ70、72、74、76により実施され
る。入力ポート1からの入力1−有効線はこれら4つの
ラッチへのリセット入力であり入力1−有効線が論理0
(アイドル状態を示す)であるとき、4つのラッチがす
べてリセット(未活動状態)に保持される。入力1−有
効線はラッチ70と72のR(リセット)入力に直接接
続され、間接的に(最初にANDゲート78を介して)
ラッチ74と76に接続される。入力1−有効線が論理
1になり、ラッチが活動状態になると、それらは設定さ
れることが可能であるが、この時に設定されることはな
い。ラッチ70と74が同時に設定されるのは、入力1
−データ1線が入力1−有効線の後かつ他の3つの入力
1−データ線の任意の線の前で立ち上がるときである。
活動状態になる最初の入力1−データ線は、図7に示す
ように交換接続装置段接続コマンドとして交換接続装置
10により解釈される。図8,9,10の例において
は、入力1−データ1線が最初に活動状態になると仮定
する。入力1−データ1線はラッチ70と74のC(ク
ロック)入力端に直接に接続され、関連するD(デー
タ)入力が論理1である場合それらのラッチ70と74
がセットされる。入力1−有効線の後で立ち上がる第1
データ線が入力1−データ1線であるときNORゲート
112から到来するラッチ70のデータ入力は常に論理
1である。すなわち、入力ポート1を出力ポート1に接
続するコマンドを交換接続装置10が受信すると、ラッ
チ70は入力1−データ1の立上りで常にセットされる
(これは接続コマンドを交換接続装置10に発行す
る)。ラッチ70は、使用中または競合状態が出力ポー
ト1に存在しているかどうかにかかわらず常にセットさ
れる。これはラッチ74には当て嵌まらない。出力ポー
ト1がNORゲート80により示してあるように以前使
用中である場合ラッチ74は遅延回路84を介してラッ
チ74のデータ入力端にセットされることはない。ラッ
チ70と74からそれらのS入力への−Q出力信号の帰
還は、それらがCとDの入力により最初にセットされた
後でラッチを継続的にセット状態にするためである。す
なわち、一度セットされると、ラッチ70と74は、リ
セットが合図されるまでセットされている。すなわち、
CとDの入力の波形がラッチ70と74の状態に効果を
及ぼすことはない。
【0036】ゲート82は入力1−データ1信号を反転
させ、それをラッチ72と76のC入力端に送る。D入
力端がラッチ70と74のQ出力端に接続するので、ラ
ッチ72と76はラッチ70と74の値をそれぞれ取
る。しかし、入力1−データ1が(以後のDEAD F
IELDの始めに)立ち下がるまではそうならない。こ
のとき、ラッチ72は、コマンド11が発行されたこ
と、すなわち、入力ポート1を出力ポート1(11で示
される)に接続するコマンドが発行されたことを記録し
保持する。ラッチ76は、接続11を示すQ出力をセッ
トすることにより11の実際の接続を実行する。または
ラッチ76は、接続を形成できないことを示す。という
のは出力ポート1は−接続11の−Q出力を活動化する
ことにより使用中になるからである。
させ、それをラッチ72と76のC入力端に送る。D入
力端がラッチ70と74のQ出力端に接続するので、ラ
ッチ72と76はラッチ70と74の値をそれぞれ取
る。しかし、入力1−データ1が(以後のDEAD F
IELDの始めに)立ち下がるまではそうならない。こ
のとき、ラッチ72は、コマンド11が発行されたこ
と、すなわち、入力ポート1を出力ポート1(11で示
される)に接続するコマンドが発行されたことを記録し
保持する。ラッチ76は、接続11を示すQ出力をセッ
トすることにより11の実際の接続を実行する。または
ラッチ76は、接続を形成できないことを示す。という
のは出力ポート1は−接続11の−Q出力を活動化する
ことにより使用中になるからである。
【0037】ラッチ76により生成された接続11信号
は、活動状態になると、入力ポート1と出力ポート1の
間の6つのインターフェース線の直接接続を確立するよ
う使用される。入力ポート1の4つのデータ線は、図6
に示すマルチプレクサ60Aを介して出力ポート1の4
つのデータ線に接続される。通常の接続の詳細はAND
ゲート122とORゲート130により示されている。
ANDゲート122で活動状態にある接続11により、
ANDゲート122の出力は入力1−データ1の値に直
接追従する。入力1−データ1はORゲート130を介
して出力1−データ1にゲートされる。ORゲート13
0に信号を供給する他のANDゲート124、126、
128はすべて論理0に保持され、ゲート130には影
響を及ぼさない。これは通常1つの接続信号が所定の時
に活動状態にあるだけなので、特定の出力ポートへの接
続が可能になる。したがって、接続11がゲート122
で活動状態である場合、ゲート124、126、128
への接続21、31、41はすべて非活動状態でなけれ
ばならない。段接続コマンドの後のDEAD FIEL
D時に接続(接続11)が形成されることに注意すべき
である。このため経路選択コマンドが出力ポート1に送
られることがなくなる。代わりに、そのコマンドは、交
換接続装置10を通過したシリアルデータから除かれ、
ラッチ72と76に保持される。
は、活動状態になると、入力ポート1と出力ポート1の
間の6つのインターフェース線の直接接続を確立するよ
う使用される。入力ポート1の4つのデータ線は、図6
に示すマルチプレクサ60Aを介して出力ポート1の4
つのデータ線に接続される。通常の接続の詳細はAND
ゲート122とORゲート130により示されている。
ANDゲート122で活動状態にある接続11により、
ANDゲート122の出力は入力1−データ1の値に直
接追従する。入力1−データ1はORゲート130を介
して出力1−データ1にゲートされる。ORゲート13
0に信号を供給する他のANDゲート124、126、
128はすべて論理0に保持され、ゲート130には影
響を及ぼさない。これは通常1つの接続信号が所定の時
に活動状態にあるだけなので、特定の出力ポートへの接
続が可能になる。したがって、接続11がゲート122
で活動状態である場合、ゲート124、126、128
への接続21、31、41はすべて非活動状態でなけれ
ばならない。段接続コマンドの後のDEAD FIEL
D時に接続(接続11)が形成されることに注意すべき
である。このため経路選択コマンドが出力ポート1に送
られることがなくなる。代わりに、そのコマンドは、交
換接続装置10を通過したシリアルデータから除かれ、
ラッチ72と76に保持される。
【0038】同様に、接続11により、他の2つの制御
信号が入力ポート1と出力ポート1の間に接続される。
しかし、拒絶と受諾信号は、データ線とは反対の方向に
流れる。ゲート94は、接続11がNORゲート92に
より生成される内部拒絶信号のソースとして出力1−拒
絶を選択していることを示す。この場合、ANDゲート
96、98、100はすべて非活動状態に保持される。
すなわち、接続12、13、14信号はすべてゼロにな
る。というのは入力ポート1だけが任意の所定の時に出
力ポート(この場合、出力ポート1)に接続されるから
である。同様に、ゲート104により、出力1−受諾線
はORゲート102を介して入力1−受諾線に接続され
る。ただし、その間ゲート106、108、110は非
活動状態に保持される。
信号が入力ポート1と出力ポート1の間に接続される。
しかし、拒絶と受諾信号は、データ線とは反対の方向に
流れる。ゲート94は、接続11がNORゲート92に
より生成される内部拒絶信号のソースとして出力1−拒
絶を選択していることを示す。この場合、ANDゲート
96、98、100はすべて非活動状態に保持される。
すなわち、接続12、13、14信号はすべてゼロにな
る。というのは入力ポート1だけが任意の所定の時に出
力ポート(この場合、出力ポート1)に接続されるから
である。同様に、ゲート104により、出力1−受諾線
はORゲート102を介して入力1−受諾線に接続され
る。ただし、その間ゲート106、108、110は非
活動状態に保持される。
【0039】接続11により相互接続されない唯一のイ
ンターフェース信号は有効信号である。これは入力1−
有効線の出力1−有効線への接続は他の接続より早期に
なされるためである。この接続は事前接続11のラッチ
74により制御される。このラッチはラッチ76より1
クロック時だけはやくセットする。ANDゲート114
は事前接続11によりイネーブルされ、他の接続が形成
されるのと同じ方法で入力1−有効線を出力1−有効線
にORゲート132を介して接続する。しかしこれは次
段をイネーブルするためにより早期のクロック時に生じ
る。
ンターフェース信号は有効信号である。これは入力1−
有効線の出力1−有効線への接続は他の接続より早期に
なされるためである。この接続は事前接続11のラッチ
74により制御される。このラッチはラッチ76より1
クロック時だけはやくセットする。ANDゲート114
は事前接続11によりイネーブルされ、他の接続が形成
されるのと同じ方法で入力1−有効線を出力1−有効線
にORゲート132を介して接続する。しかしこれは次
段をイネーブルするためにより早期のクロック時に生じ
る。
【0040】ANDゲート88は、入力ポート1の拒絶
状態の検出に関係する。その拒絶状態が発生するのは、
交換接続装置10が、使用中の状態のため出力ポート1
への指令接続を確立することができないときである。ブ
ロック86を介して遅延されたコマンド11と、活動状
態の入力1−有効線と、活動状態の−接続11との論理
積として拒絶が検出され、その接続は使用中の状態のた
めに形成されることはないことを示す。遅延ブロック8
6は、同じクロック時で変化するラッチ72と76の間
の競合状態がゲート88を誤って動作しないことを保証
するのに必要である。拒絶11を検出するゲート88
は、入力ポート1への指示をゲート90を介して入力1
−拒絶線に送る。ゲート90は生じうるすべての拒絶状
態(拒絶11、12、13、14)の論理和である。入
力1−拒絶線にたいする入力ポート1への送信機の応答
は、入力1−有効線をゼロ(アイドル)に戻すことであ
る。このため、ラッチ70、72、74、76がアイド
ル状態にリセットされる。この状態のため、ゲート90
への入力が非活動状態になり、拒絶状態をリセットす
る。通常の転送の終わりか真ん中で、入力1−有効線は
ゼロになるか、または拒絶が発行されるので、交換接続
装置10の応答は常に同じである。ラッチ70、72、
74、76はすべてリセットされ、交換接続装置10の
入力ポート1はアイドル状態に戻る。
状態の検出に関係する。その拒絶状態が発生するのは、
交換接続装置10が、使用中の状態のため出力ポート1
への指令接続を確立することができないときである。ブ
ロック86を介して遅延されたコマンド11と、活動状
態の入力1−有効線と、活動状態の−接続11との論理
積として拒絶が検出され、その接続は使用中の状態のた
めに形成されることはないことを示す。遅延ブロック8
6は、同じクロック時で変化するラッチ72と76の間
の競合状態がゲート88を誤って動作しないことを保証
するのに必要である。拒絶11を検出するゲート88
は、入力ポート1への指示をゲート90を介して入力1
−拒絶線に送る。ゲート90は生じうるすべての拒絶状
態(拒絶11、12、13、14)の論理和である。入
力1−拒絶線にたいする入力ポート1への送信機の応答
は、入力1−有効線をゼロ(アイドル)に戻すことであ
る。このため、ラッチ70、72、74、76がアイド
ル状態にリセットされる。この状態のため、ゲート90
への入力が非活動状態になり、拒絶状態をリセットす
る。通常の転送の終わりか真ん中で、入力1−有効線は
ゼロになるか、または拒絶が発行されるので、交換接続
装置10の応答は常に同じである。ラッチ70、72、
74、76はすべてリセットされ、交換接続装置10の
入力ポート1はアイドル状態に戻る。
【0041】以後の縦続接続の交換接続装置または受信
装置からの拒絶を受信すると、交換接続装置10は、出
力−拒絶線により報告される。図8,9,10を参照す
ると、たとえば、交換接続装置10は、以前に記載され
たように接続11(ラッチ76)をセットすることによ
り入力ポート1から出力ポート1への接続を形成するこ
とに成功すると仮定する。その後その交換接続装置10
は活動状態になる出力1−拒絶により拒絶指示を受け取
る場合、交換接続装置10は以下のように応答する。出
力1−拒絶はゲート94、92、78を介してリセット
1を引き起こすので、ラッチ74と76をリセットす
る。リセットされているラッチ74と76は、出力ポー
ト1への入力ポート1の交換接続装置10を介する接続
を断って出力1−データ線と出力1−有効をゼロアイド
ル状態にする。このため、アイドル信号は以後の縦続接
続の交換接続装置または受信装置に伝播して、出力1−
拒絶線を非活動状態にする。リセットされているラッチ
76により、ゲート88は拒絶11の状態を検出し、拒
絶指示がゲート90を介して入力1−拒絶に伝播するの
で、前の交換接続装置10の段又は送信装置に拒絶状態
を伝える。交換接続装置10は、それがアイドルコマン
ドを受信するまでに拒絶指示を入力ポート1に送信し続
ける。
装置からの拒絶を受信すると、交換接続装置10は、出
力−拒絶線により報告される。図8,9,10を参照す
ると、たとえば、交換接続装置10は、以前に記載され
たように接続11(ラッチ76)をセットすることによ
り入力ポート1から出力ポート1への接続を形成するこ
とに成功すると仮定する。その後その交換接続装置10
は活動状態になる出力1−拒絶により拒絶指示を受け取
る場合、交換接続装置10は以下のように応答する。出
力1−拒絶はゲート94、92、78を介してリセット
1を引き起こすので、ラッチ74と76をリセットす
る。リセットされているラッチ74と76は、出力ポー
ト1への入力ポート1の交換接続装置10を介する接続
を断って出力1−データ線と出力1−有効をゼロアイド
ル状態にする。このため、アイドル信号は以後の縦続接
続の交換接続装置または受信装置に伝播して、出力1−
拒絶線を非活動状態にする。リセットされているラッチ
76により、ゲート88は拒絶11の状態を検出し、拒
絶指示がゲート90を介して入力1−拒絶に伝播するの
で、前の交換接続装置10の段又は送信装置に拒絶状態
を伝える。交換接続装置10は、それがアイドルコマン
ドを受信するまでに拒絶指示を入力ポート1に送信し続
ける。
【0042】望むならば入力ポート1乃至4が同期して
動作可能になるように、ゲート80は、出力ポート1の
使用中の状態を検出し、ブロック84により遅延され
る。この場合、4つすべての入力がほぼ同じ時に出力ポ
ート1を選択することを試みるならば、ラッチ74とゲ
ート80に信号を供給する入力ポート2乃至4(事前接
続21、31、41)の他の同様なラッチへのDとC入
力信号間で論理競合状態が発生する可能性がある。遅延
ブロック84の目的は、この効果を遅延させ、この競合
状態を除去することである。非同期動作状態では、2つ
の入力ポートが同じ出力ポートを求めて競合し、両方と
もブロック84による遅延の値により時間的に分離され
ることになる接続コマンドを発行する場合にもこの競合
状態は現われる。この場合、そのクロック信号が立ち上
がると同時にラッチ74のデータ入力が変化しようとし
てラッチ74に不安定状態を引き起こす可能性がある。
この不安定状態が1クロック内(ラッチ76がクロック
される前に)でそれ自体を解決しラッチ74が安定状態
(0又は1)になる限り、不安定性は2重ラッチング
(74と76)を使用する前述方式で訂正される。不安
定性の状態は時間内に安定せずにエラーを引き起こす場
合、受信装置は誤ったメッセージを検出し、拒絶を発行
し、再送信を行なう。不安定性状態により交換接続装置
が拒絶に到らない異常状態になる場合、送信装置は時間
切れになり、アイドルコマンドを発行し、メッセージを
再送信する。これは本発明における不安定性の唯一の可
能な出現である。その状態は、交換動作では通常現われ
ない異常な状態であり、それが発生するときに訂正可能
である。
動作可能になるように、ゲート80は、出力ポート1の
使用中の状態を検出し、ブロック84により遅延され
る。この場合、4つすべての入力がほぼ同じ時に出力ポ
ート1を選択することを試みるならば、ラッチ74とゲ
ート80に信号を供給する入力ポート2乃至4(事前接
続21、31、41)の他の同様なラッチへのDとC入
力信号間で論理競合状態が発生する可能性がある。遅延
ブロック84の目的は、この効果を遅延させ、この競合
状態を除去することである。非同期動作状態では、2つ
の入力ポートが同じ出力ポートを求めて競合し、両方と
もブロック84による遅延の値により時間的に分離され
ることになる接続コマンドを発行する場合にもこの競合
状態は現われる。この場合、そのクロック信号が立ち上
がると同時にラッチ74のデータ入力が変化しようとし
てラッチ74に不安定状態を引き起こす可能性がある。
この不安定状態が1クロック内(ラッチ76がクロック
される前に)でそれ自体を解決しラッチ74が安定状態
(0又は1)になる限り、不安定性は2重ラッチング
(74と76)を使用する前述方式で訂正される。不安
定性の状態は時間内に安定せずにエラーを引き起こす場
合、受信装置は誤ったメッセージを検出し、拒絶を発行
し、再送信を行なう。不安定性状態により交換接続装置
が拒絶に到らない異常状態になる場合、送信装置は時間
切れになり、アイドルコマンドを発行し、メッセージを
再送信する。これは本発明における不安定性の唯一の可
能な出現である。その状態は、交換動作では通常現われ
ない異常な状態であり、それが発生するときに訂正可能
である。
【0043】NORゲート112は、入力ポート1から
の能動コマンドを検出する。そのゲートは入力1−有効
線が活動状態になった後で発行された最初のコマンドを
検出し、ラッチ70及び入力ポート1に関連した他の同
様のラッチへのデータ入力をゼロにすることにより他の
コマンド(コマンド11、12、13、14)の任意の
ものがセットされないようにする。すなわち、最初の接
続コマンドだけが任意の入力ポートから認識される。
の能動コマンドを検出する。そのゲートは入力1−有効
線が活動状態になった後で発行された最初のコマンドを
検出し、ラッチ70及び入力ポート1に関連した他の同
様のラッチへのデータ入力をゼロにすることにより他の
コマンド(コマンド11、12、13、14)の任意の
ものがセットされないようにする。すなわち、最初の接
続コマンドだけが任意の入力ポートから認識される。
【0044】図11,12,13を参照すると、図8,
9,10と同様な論理が示されているが、この論理は入
力ポート1の出力ポート2への接続を制御する。すべて
のゲートは図8,9,10で実行されるのとまったく同
じ機能を持つ。ただし、出力ポート1の代わりに出力ポ
ート2に対応する。図8,9,10のゲートには、複製
されることなく図11,12,13でもそのまま再使用
されるものもある。これらのゲートは図8,9,10に
あるのと同じ番号で示されている。図11,12,13
のゲートには、図8,9,10で実行された機能と同一
の機能を実行するものがある。しかし、出力ポート1の
代わりに出力ポート2に関連する。これらのゲートは出
力ポート2に固有でなければならないし、図8,9,1
0のゲートと比較してそれらの固有性を指示するために
新しい番号が指定される。
9,10と同様な論理が示されているが、この論理は入
力ポート1の出力ポート2への接続を制御する。すべて
のゲートは図8,9,10で実行されるのとまったく同
じ機能を持つ。ただし、出力ポート1の代わりに出力ポ
ート2に対応する。図8,9,10のゲートには、複製
されることなく図11,12,13でもそのまま再使用
されるものもある。これらのゲートは図8,9,10に
あるのと同じ番号で示されている。図11,12,13
のゲートには、図8,9,10で実行された機能と同一
の機能を実行するものがある。しかし、出力ポート1の
代わりに出力ポート2に関連する。これらのゲートは出
力ポート2に固有でなければならないし、図8,9,1
0のゲートと比較してそれらの固有性を指示するために
新しい番号が指定される。
【0045】入力ポート1に最高位順位を指定する競合
解消アルゴリズムのために、入力ポート1は競合状態を
処理するための論理は必要ないということに注意すべき
である。図14,15,16を参照すると、図8,9,
10と同様の論理が示してあるが、この論理は入力ポー
ト2と出力ポート2の接続を制御する。すべてのゲート
は図8,9,10で実行されるのとまったく同じ機能を
持つ、ただしそれらは入力ポート1と出力ポート1の代
わりに入力ポート2と出力ポート2に対応する。しか
し、競合解消が必要であり、2つの新しいゲート140
と142が関連する。図11のラッチ476(接続1
2)に対応するラッチ176は、この場合、接続22信
号を生成しないが、接続22はゲート140を介して生
成される。すなわち、−接続12が活動状態である場合
に限り接続22を活動化させる。すなわち、ラッチ47
6と176は、入力ポート1と2が出力ポート2の使用
を競合することを示すよう同時にセットする場合、入力
ポート1が勝ち(接続12は活動状態である)入力ポー
ト2が負ける(接続22はゲート140により非活動状
態にされる)。ゲート142は−接続22を検出し、拒
絶22が入力ポート2に生成される。競合の状態が検出
される時間期間は、ゲート184が使用中状態を検出す
る前でかつ2つ以上の選択コマンドがこの短い時間間隔
で到達する場合である。したがって、ブロック184の
遅延を制限する必要があり、そのため競合解決期間が1
つのDEAD FIELDにより提供された時間を越え
ることはない。
解消アルゴリズムのために、入力ポート1は競合状態を
処理するための論理は必要ないということに注意すべき
である。図14,15,16を参照すると、図8,9,
10と同様の論理が示してあるが、この論理は入力ポー
ト2と出力ポート2の接続を制御する。すべてのゲート
は図8,9,10で実行されるのとまったく同じ機能を
持つ、ただしそれらは入力ポート1と出力ポート1の代
わりに入力ポート2と出力ポート2に対応する。しか
し、競合解消が必要であり、2つの新しいゲート140
と142が関連する。図11のラッチ476(接続1
2)に対応するラッチ176は、この場合、接続22信
号を生成しないが、接続22はゲート140を介して生
成される。すなわち、−接続12が活動状態である場合
に限り接続22を活動化させる。すなわち、ラッチ47
6と176は、入力ポート1と2が出力ポート2の使用
を競合することを示すよう同時にセットする場合、入力
ポート1が勝ち(接続12は活動状態である)入力ポー
ト2が負ける(接続22はゲート140により非活動状
態にされる)。ゲート142は−接続22を検出し、拒
絶22が入力ポート2に生成される。競合の状態が検出
される時間期間は、ゲート184が使用中状態を検出す
る前でかつ2つ以上の選択コマンドがこの短い時間間隔
で到達する場合である。したがって、ブロック184の
遅延を制限する必要があり、そのため競合解決期間が1
つのDEAD FIELDにより提供された時間を越え
ることはない。
【0046】競合状態下で、接続22が負け接続12が
勝ち、その後ラッチ176がリセットされ前につぎの段
で拒絶されることが可能になる。この場合、接続22の
オプションは再確定されたことになる、というのはゲー
ト140は一瞬活動状態になるからである。しかし、送
信機は入力2−拒絶信号が活動状態になっていることに
気づき、入力ポート2をアイドル状態に戻し、入力2−
拒絶が早い段階で回収される場合でさえ始めからメッセ
ージを再送信する。
勝ち、その後ラッチ176がリセットされ前につぎの段
で拒絶されることが可能になる。この場合、接続22の
オプションは再確定されたことになる、というのはゲー
ト140は一瞬活動状態になるからである。しかし、送
信機は入力2−拒絶信号が活動状態になっていることに
気づき、入力ポート2をアイドル状態に戻し、入力2−
拒絶が早い段階で回収される場合でさえ始めからメッセ
ージを再送信する。
【0047】図17,18,19を参照すると、図8,
9,10と同じ論理が示されるが、この論理は入力ポー
ト3と出力ポート3の接続を制御する。すべてのゲート
は図8,9,10で実行されるのとまったく同じ機能を
持つ、ただしそれらは、入力ポート1と出力ポート1の
代わりに入力ポート3と出力ポート3に対応する。図1
7,18,19に示す固有の機能はゲート240と24
2であり、これらのゲート240と242は出力ポート
3の競合状態を処理し、入力ポート1と2が出力ポート
3に対して同じ時に競合することがない場合に限り入力
ポート3は出力ポート3(接続33)に接続される。そ
れらのどちらかが競合する場合には、入力ポート3が負
け、ゲート242により供給されたゲート288への入
力に基づいて入力3−拒絶信号を受信する。
9,10と同じ論理が示されるが、この論理は入力ポー
ト3と出力ポート3の接続を制御する。すべてのゲート
は図8,9,10で実行されるのとまったく同じ機能を
持つ、ただしそれらは、入力ポート1と出力ポート1の
代わりに入力ポート3と出力ポート3に対応する。図1
7,18,19に示す固有の機能はゲート240と24
2であり、これらのゲート240と242は出力ポート
3の競合状態を処理し、入力ポート1と2が出力ポート
3に対して同じ時に競合することがない場合に限り入力
ポート3は出力ポート3(接続33)に接続される。そ
れらのどちらかが競合する場合には、入力ポート3が負
け、ゲート242により供給されたゲート288への入
力に基づいて入力3−拒絶信号を受信する。
【0048】図20,21,22を参照すると、図8,
9,10と同様な論理が示されるが、この論理は入力ポ
ート4と出力ポート4の接続を制御する。すべてのゲー
トは図8,9,10で実行されるのとまったく同じ機能
を持つ。ただし、それらのゲートは入力ポート1と出力
ポート1の代わりに入力ポート4と出力ポート4に対応
する。図20、21,22に示す固有の機能はゲート3
40と342であり、これらのゲートは出力ポート4の
競合状態を処理し、入力ポート1、2、3が同時に出力
ポート4をもとめて競合しない場合に入力ポート4が出
力ポート4(接続44)に接続されることを示す。それ
らのポートの任意のものが競合している場合、入力ポー
ト4が負け、ゲート342により供給されたゲート38
8への入力に基づいて入力4−拒絶信号を受信すること
になる。
9,10と同様な論理が示されるが、この論理は入力ポ
ート4と出力ポート4の接続を制御する。すべてのゲー
トは図8,9,10で実行されるのとまったく同じ機能
を持つ。ただし、それらのゲートは入力ポート1と出力
ポート1の代わりに入力ポート4と出力ポート4に対応
する。図20、21,22に示す固有の機能はゲート3
40と342であり、これらのゲートは出力ポート4の
競合状態を処理し、入力ポート1、2、3が同時に出力
ポート4をもとめて競合しない場合に入力ポート4が出
力ポート4(接続44)に接続されることを示す。それ
らのポートの任意のものが競合している場合、入力ポー
ト4が負け、ゲート342により供給されたゲート38
8への入力に基づいて入力4−拒絶信号を受信すること
になる。
【0049】図8乃至22は、交換接続装置10が必要
とするすべての固有の回路実施例を示す。図8,9,1
0に示す同じ機能の11の複製は、交換接続装置10を
全体的に定義し、入力ポート1から出力ポート3、入力
ポート1から出力ポート4、入力ポート2から出力ポー
ト1への接続を形成するためには図8,9,10に示す
のと同じ機能の11通りの複製が必要とされる。しか
し、これらの実施は、図8乃至22の拡大であり本明細
書には示してない。
とするすべての固有の回路実施例を示す。図8,9,1
0に示す同じ機能の11の複製は、交換接続装置10を
全体的に定義し、入力ポート1から出力ポート3、入力
ポート1から出力ポート4、入力ポート2から出力ポー
ト1への接続を形成するためには図8,9,10に示す
のと同じ機能の11通りの複製が必要とされる。しか
し、これらの実施は、図8乃至22の拡大であり本明細
書には示してない。
【0050】他の実施例 いくつかの例で使用される他の実施例は、本発明の範囲
内であり、図面を参照して記載された実施例を変更する
ことで記載される。
内であり、図面を参照して記載された実施例を変更する
ことで記載される。
【0051】たとえば、交換接続装置10は、許諾イン
タフェース線はすべての入出力ポートインターフェース
から除去される場合でさえ適切に機能可能である。この
場合には、送信装置が、メッセージ全体の送信を終了す
るとすぐにアイドル状態になることによりメッセージを
終了可能であり、戻される許諾信号を待機する必要はな
い。この場合に使用されるプロトコルは、送信装置が拒
絶指示を受信することなく全メッセージ送信を完了する
場合、そのメッセージは首尾よく送信されたと仮定され
ることになる。メッセージは、送信が成功したと仮定さ
れる前に交換接続装置の使用中または競合状態または利
用できない受信器バッファによる拒絶指示が送信機に戻
されることを保証するほど十分長くなるはずである。受
信装置により検出された任意のエラー状態は、反対方向
に進む個別のメッセージにより送信装置に戻される。
タフェース線はすべての入出力ポートインターフェース
から除去される場合でさえ適切に機能可能である。この
場合には、送信装置が、メッセージ全体の送信を終了す
るとすぐにアイドル状態になることによりメッセージを
終了可能であり、戻される許諾信号を待機する必要はな
い。この場合に使用されるプロトコルは、送信装置が拒
絶指示を受信することなく全メッセージ送信を完了する
場合、そのメッセージは首尾よく送信されたと仮定され
ることになる。メッセージは、送信が成功したと仮定さ
れる前に交換接続装置の使用中または競合状態または利
用できない受信器バッファによる拒絶指示が送信機に戻
されることを保証するほど十分長くなるはずである。受
信装置により検出された任意のエラー状態は、反対方向
に進む個別のメッセージにより送信装置に戻される。
【0052】たとえば、交換接続装置10は、DEAD
FIELDのサイズが1つのクロック時からm(mは
2以上)個のクロック時に増大する場合に適切に機能す
る。
FIELDのサイズが1つのクロック時からm(mは
2以上)個のクロック時に増大する場合に適切に機能す
る。
【0053】たとえば、交換接続装置は4つの入力ポー
トと4つの出力ポートに制限されることはない。しか
し、I個の入力ポートとZ個の出力ポートは任意の数で
ある、ただしIとZは2以上の独立した数であり、入力
および出力ポート当たりのデータ線の数がZ以上であ
る。
トと4つの出力ポートに制限されることはない。しか
し、I個の入力ポートとZ個の出力ポートは任意の数で
ある、ただしIとZは2以上の独立した数であり、入力
および出力ポート当たりのデータ線の数がZ以上であ
る。
【0054】全体的に、非同期ディジタル通信ネットワ
ークにおいて複数の異なるソースからデータ信号を受信
し、それらの信号を行先に送信する調停交換接続装置が
備えてあり、その数は2よりも大きい。前記異なるソー
スの数のそれぞれに対応する好ましい交換接続装置は複
数の入力ポートをもち、異なるソースのそれぞれからデ
ータ信号を受信する。その交換接続装置は、それぞれの
データ信号を受信し、前記行先へのその後の送信のため
に受信されるデータ信号の集合を選択するように前記入
力ポートすべてに接続される調停回路手段を持つ。各入
力ポートの複数のロック経路回路があり、それらの回路
は、前記調停回路により受信されるデータ信号の集合に
応答して前記行先を前記第1データ集合を受信するよう
接続する。さらに、出力ポートは前記入力ポートのそれ
ぞれに接続され、調停回路は調停回路により選択された
入力ポートからデータ信号を受信し、信号を前記行先に
送信する。こうした回路には、複数の入力を複数の出力
に接続するために同じ線で1と0を送信する共通線が備
えてある。DEAD FIELDが使用され競合を解消
する時間を確保する。これは、連続フロー交換接続装置
であり、単一経路でハンドシェークすることなく交換接
続装置を介してデータを流す。待機期間またはメッセー
ジ送信の断絶または割込みはない。
ークにおいて複数の異なるソースからデータ信号を受信
し、それらの信号を行先に送信する調停交換接続装置が
備えてあり、その数は2よりも大きい。前記異なるソー
スの数のそれぞれに対応する好ましい交換接続装置は複
数の入力ポートをもち、異なるソースのそれぞれからデ
ータ信号を受信する。その交換接続装置は、それぞれの
データ信号を受信し、前記行先へのその後の送信のため
に受信されるデータ信号の集合を選択するように前記入
力ポートすべてに接続される調停回路手段を持つ。各入
力ポートの複数のロック経路回路があり、それらの回路
は、前記調停回路により受信されるデータ信号の集合に
応答して前記行先を前記第1データ集合を受信するよう
接続する。さらに、出力ポートは前記入力ポートのそれ
ぞれに接続され、調停回路は調停回路により選択された
入力ポートからデータ信号を受信し、信号を前記行先に
送信する。こうした回路には、複数の入力を複数の出力
に接続するために同じ線で1と0を送信する共通線が備
えてある。DEAD FIELDが使用され競合を解消
する時間を確保する。これは、連続フロー交換接続装置
であり、単一経路でハンドシェークすることなく交換接
続装置を介してデータを流す。待機期間またはメッセー
ジ送信の断絶または割込みはない。
【0055】交換接続装置は、複数のノードを持つシス
テムにおいて複数の交換接続入力と出力の中で経路選択
用の並列離散選択ビットを使用する。明らかに、様々な
実施例の形で、本発明を実施する最上のモードの例が記
載されており、潜在的な成長が可能である。したがっ
て、等分野技術者は、現在および将来において、発明に
よりさらに改良を加えることもできる。これらの改良は
発明の権利を保護し維持するよう構成される請求の範囲
内にあると理解される。
テムにおいて複数の交換接続入力と出力の中で経路選択
用の並列離散選択ビットを使用する。明らかに、様々な
実施例の形で、本発明を実施する最上のモードの例が記
載されており、潜在的な成長が可能である。したがっ
て、等分野技術者は、現在および将来において、発明に
よりさらに改良を加えることもできる。これらの改良は
発明の権利を保護し維持するよう構成される請求の範囲
内にあると理解される。
【0056】
【発明の効果】本発明によれば、競合を解消する新しい
非同期方式を用いて迅速かつ動的に入力ポートを出力ポ
ートに接続することができる。
非同期方式を用いて迅速かつ動的に入力ポートを出力ポ
ートに接続することができる。
【図1】本発明の好ましい実施例による4入力対4出力
(4X4)クロスバー交換接続装置を示す図。
(4X4)クロスバー交換接続装置を示す図。
【図2】インターフェース接続を定義する4X4クロス
バー交換接続装置のより詳細な構成図。
バー交換接続装置のより詳細な構成図。
【図3】4つの同期データ線を介して本発明に送られる
シリアル制御およびデータ情報を生成する方法を示す
図。
シリアル制御およびデータ情報を生成する方法を示す
図。
【図4】本発明の交換接続装置の入力ポートに到達する
インターフェース信号のタイミング図。
インターフェース信号のタイミング図。
【図5】5以上のノードをもつシステムを保持するよう
本発明の交換接続装置の好ましい4X4実施例を縦続接
続する方法を示す図。
本発明の交換接続装置の好ましい4X4実施例を縦続接
続する方法を示す図。
【図6】本発明の交換接続装置の単純なデータフローお
よび制御経路実施の概略構成図。
よび制御経路実施の概略構成図。
【図7】ノード間でデータを送信するために本発明の交
換接続装置からなるネットワークを介して送信経路を選
択し確立する方法を示す図。
換接続装置からなるネットワークを介して送信経路を選
択し確立する方法を示す図。
【図8】上記の4X4交換接続装置の入力ポート1と出
力ポート1の間のデータ転送接続を確立させるよう交換
接続装置を動作させる本発明の交換接続装置の一部の詳
細な論理の実施例を示す図。
力ポート1の間のデータ転送接続を確立させるよう交換
接続装置を動作させる本発明の交換接続装置の一部の詳
細な論理の実施例を示す図。
【図9】上記の4X4交換接続装置の入力ポート1と出
力ポート1の間のデータ転送接続を確立させるよう交換
接続装置を動作させる本発明の交換接続装置の一部の詳
細な論理の実施例を示す図。
力ポート1の間のデータ転送接続を確立させるよう交換
接続装置を動作させる本発明の交換接続装置の一部の詳
細な論理の実施例を示す図。
【図10】上記の4X4交換接続装置の入力ポート1と
出力ポート1の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施例を示す図。
出力ポート1の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施例を示す図。
【図11】上記の4X4交換接続装置の入力ポート1と
出力ポート2の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
出力ポート2の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図12】上記の4X4交換接続装置の入力ポート1と
出力ポート2の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
出力ポート2の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図13】上記の4X4交換接続装置の入力ポート1と
出力ポート2の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
出力ポート2の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図14】上記の4X4交換接続装置の入力ポート2と
出力ポート2の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
出力ポート2の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図15】上記の4X4交換接続装置の入力ポート2と
出力ポート2の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
出力ポート2の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図16】上記の4X4交換接続装置の入力ポート2と
出力ポート2の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
出力ポート2の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図17】上記の4X4交換接続装置の入力ポート3と
出力ポート3の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
出力ポート3の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図18】上記の4X4交換接続装置の入力ポート3と
出力ポート3の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
出力ポート3の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図19】上記の4X4交換接続装置の入力ポート3と
出力ポート3の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
出力ポート3の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図20】上記の4X4交換接続装置の入力ポート4と
出力ポート4の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
出力ポート4の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図21】上記の4X4交換接続装置の入力ポート4と
出力ポート4の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
出力ポート4の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
【図22】上記の4X4交換接続装置の入力ポート4と
出力ポート4の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
出力ポート4の間のデータ転送接続を確立させるよう交
換接続装置を動作させる本発明の交換接続装置の一部の
詳細な論理の実施を示す図。
10 交換接続装置 20、22、24、26 ノード 31、32、33、34 インターフェース線 52 バッファ
フロントページの続き (72)発明者 クリストス、ジョン、ジョルジオ アメリカ合衆国ニューヨーク州、ホワイ ト、プレインズ、ノスバンド、14、アパ ートメント、6エイチ (72)発明者 ロバート、フランシス、ルッシュ アメリカ合衆国ニューヨーク州、ベスタ ル、コートランド、ドライブ、3100 (72)発明者 ジョセフ、マイケル、モスリー アメリカ合衆国フロリダ州、ボカ、ラト ン、エヌダブリュ、トゥウェンティーエ イツ、ウェイ、4800 (72)発明者 ハワード、トマス、オルノウィッチ アメリカ合衆国ニューヨーク州、エンド ウェル、トワイライト、ドライブ、2922 (56)参考文献 特開 昭62−503208(JP,A) 特開 昭59−501610(JP,A) 特公 平1−51108(JP,B2) 米国特許4314233(US,A)
Claims (2)
- 【請求項1】複数の入力ポート及びこれと同数の出力ポ
ートを備える交換接続装置を複数個含み、 第1段の複数の交換接続装置の各出力ポートが次段の同
数の交換接続装置のそれぞれ異なる1つの入力ポートに
接続され、 前記交換接続装置の各々は、 各入力ポートと各出力ポートとの間を選択的に接続する
ため各入力ポートと各出力ポートの対毎に設けられた接
続制御回路を備え、 前記接続制御回路の各々は、 入力ポートと出力ポートとをバッファを介在することな
く選択的に接続する複数のデータ線及び制御線と、 その入力ポートとその出力ポートとを接続すべきことを
指示するラッチと、 その入力ポートが既に何れかの出力ポートに接続済みで
はないことを検出して信号を発生する調停回路と、 その入力ポートに関連する他の接続制御回路の前記ラッ
チが何れもセットされていないことを検出して信号を発
生するロック回路と、 を有し、 前記ラッチは前記制御線が所定の状態を呈することによ
りイネーブルされ、前記調停回路及び前記ロック回路に
より前記信号が発生しておりかつ前記制御線が所定の状
態を呈する事に続き前記データ線が所定の状態を呈する
ことによってセットされて前記制御線及びデータ線を入
力ポートと出力ポートとの間に接続し、前記制御線が他
の状態を呈することによりリセットされて入力ポートと
出力ポートとの間の接続を遮断するように前記制御線及
びデータ線に接続され、 これにより前記交換接続装置の前記第1段の各接続制御
回路は前記入力ポートを介して前記制御線及びデータ線
に与えられる状態により入力ポートを出力ポートに接続
し、前記交換接続装置の前記第2段の各接続制御回路は
その入力ポートから前記制御線及びデータ線に与えられ
る状態により入力ポートを出力ポートに接続し、これに
より前記交換接続装置の前記第1段の入力ポートを前記
交換接続装置の前記第2段の出力ポートに接続する事を
特徴とする交換接続システム。 - 【請求項2】前記複数のデータ線の本数は入力ポートの
数と同数である請求項1に記載の交換接続システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US67754391A | 1991-03-29 | 1991-03-29 | |
US677543 | 1991-03-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04345242A JPH04345242A (ja) | 1992-12-01 |
JP2500973B2 true JP2500973B2 (ja) | 1996-05-29 |
Family
ID=24719141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2410592A Expired - Fee Related JP2500973B2 (ja) | 1991-03-29 | 1992-02-10 | 交換接続システム |
Country Status (3)
Country | Link |
---|---|
US (2) | US5250943A (ja) |
EP (1) | EP0505695A3 (ja) |
JP (1) | JP2500973B2 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5404461A (en) * | 1991-03-29 | 1995-04-04 | International Business Machines Corp. | Broadcast/switching apparatus for executing broadcast/multi-cast transfers over unbuffered asynchronous switching networks |
US5495474A (en) * | 1991-03-29 | 1996-02-27 | International Business Machines Corp. | Switch-based microchannel planar apparatus |
US5442772A (en) * | 1991-03-29 | 1995-08-15 | International Business Machines Corporation | Common breakpoint in virtual time logic simulation for parallel processors |
US6101321A (en) * | 1992-04-10 | 2000-08-08 | Eastman Kodak Company | Method and apparatus for broadcasting data in a ring connected multiprocessor |
US5922063A (en) * | 1992-09-17 | 1999-07-13 | International Business Machines Corporation | Automatic hardware message header generator |
EP0622739A1 (en) * | 1993-04-29 | 1994-11-02 | International Business Machines Corporation | System for cascading data switches in a communication node |
US5412653A (en) * | 1993-10-15 | 1995-05-02 | International Business Machines Corporation | Dynamic switch cascading system |
US5617561A (en) * | 1994-12-22 | 1997-04-01 | International Business Machines Corporation | Message sequence number control in a virtual time system |
US5649164A (en) * | 1994-12-30 | 1997-07-15 | International Business Machines Corporation | Sets and holds in virtual time logic simulation for parallel processors |
US5956261A (en) * | 1997-03-13 | 1999-09-21 | International Business Machines Corporation | In-transit message detection for global virtual time calculation in parrallel time warp simulation |
EP1044546A1 (en) * | 1998-10-13 | 2000-10-18 | General Electric Company | System and method for determining global virtual time in optimistic parallel discrete event simulations |
US7899052B1 (en) * | 1999-01-27 | 2011-03-01 | Broadcom Corporation | Memory structure for resolving addresses in a packet-based network switch |
US7570724B1 (en) * | 1999-10-14 | 2009-08-04 | Pluris, Inc. | Method of link word synchronization |
US6687756B1 (en) | 2000-05-25 | 2004-02-03 | International Business Machines Corporation | Switched-based time synchronization protocol for a NUMA system |
JP2004537881A (ja) * | 2001-04-27 | 2004-12-16 | ザ ボーイング カンパニー | ネットワーク管理のための方法とシステム |
US7068667B2 (en) * | 2001-04-27 | 2006-06-27 | The Boeing Company | Method and system for path building in a communications network |
US20030210685A1 (en) * | 2001-04-27 | 2003-11-13 | Foster Michael S. | Method and system for interswitch deadlock avoidance in a communications network |
US7136379B2 (en) * | 2001-10-10 | 2006-11-14 | Qualcomm Incorporated | Multiple-interface port multiplexer |
JP4309768B2 (ja) * | 2002-04-11 | 2009-08-05 | エヌエックスピー ビー ヴィ | パケット交換のためのセル伝送の同期方法 |
US7373561B2 (en) * | 2002-10-29 | 2008-05-13 | Broadcom Corporation | Integrated packet bit error rate tester for 10G SERDES |
US7353362B2 (en) * | 2003-07-25 | 2008-04-01 | International Business Machines Corporation | Multiprocessor subsystem in SoC with bridge between processor clusters interconnetion and SoC system bus |
US7412588B2 (en) | 2003-07-25 | 2008-08-12 | International Business Machines Corporation | Network processor system on chip with bridge coupling protocol converting multiprocessor macro core local bus to peripheral interfaces coupled system bus |
US7725643B1 (en) * | 2004-05-04 | 2010-05-25 | Oracle America, Inc. | Methods and systems for detecting and avoiding an address dependency between tasks |
US7174411B1 (en) | 2004-12-02 | 2007-02-06 | Pericom Semiconductor Corp. | Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host |
US8699514B2 (en) * | 2007-01-12 | 2014-04-15 | Broadcom Corporation | Multi-rate MAC to PHY interface |
JP2011071852A (ja) * | 2009-09-28 | 2011-04-07 | Fujitsu Ltd | 伝送システムおよび伝送方法 |
US20110119469A1 (en) * | 2009-11-13 | 2011-05-19 | International Business Machines Corporation | Balancing workload in a multiprocessor system responsive to programmable adjustments in a syncronization instruction |
US10320951B2 (en) * | 2011-10-31 | 2019-06-11 | Hurricane Electric | Systems and methods for establishing a virtual local area network |
US20130218768A1 (en) | 2012-02-21 | 2013-08-22 | Mike Leber | Systems and Methods for Facilitating Secured Financial Transactions |
KR101453364B1 (ko) * | 2014-04-15 | 2014-10-22 | 주식회사 스마티랩 | 사물인터넷 환경에서 디바이스의 동적 식별 시스템 및 그 방법 |
WO2017137098A1 (en) * | 2016-02-08 | 2017-08-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and switch for managing traffic in transport network |
DE102019212225A1 (de) | 2019-08-14 | 2021-02-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Treiberschaltung für ein oder mehrere optische Senderbauteile, Empfängerschaltung für ein oder mehrere optische Empfangsbauteile zur optischen drahtlosen Kommunikation und Verfahren |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4314233A (en) | 1979-12-18 | 1982-02-02 | Burroughs Corporation | Four-wire speed independent arbiter switch for digital communication networks |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL246608A (ja) * | 1959-12-19 | |||
NL250800A (ja) * | 1960-04-22 | |||
US3916380A (en) * | 1974-11-06 | 1975-10-28 | Nasa | Multi-computer multiple data path hardware exchange system |
US4307446A (en) * | 1979-05-02 | 1981-12-22 | Burroughs Corporation | Digital communication networks employing speed independent switches |
US4237447A (en) * | 1979-05-02 | 1980-12-02 | Burroughs Corporation | Speed independent selector switch for digital communication networks |
US4251879A (en) * | 1979-05-02 | 1981-02-17 | Burroughs Corporation | Speed independent arbiter switch for digital communication networks |
US4307378A (en) * | 1979-12-18 | 1981-12-22 | Burroughs Corporation | Four-wire speed independent selector switch for digital communication networks |
US4814979A (en) * | 1981-04-01 | 1989-03-21 | Teradata Corporation | Network to transmit prioritized subtask pockets to dedicated processors |
FR2503412B1 (fr) * | 1981-04-03 | 1986-10-31 | Cit Alcatel | Dispositif de commande multiprocesseur |
US4482996A (en) * | 1982-09-02 | 1984-11-13 | Burroughs Corporation | Five port module as a node in an asynchronous speed independent network of concurrent processors |
US4475188A (en) * | 1982-09-02 | 1984-10-02 | Burroughs Corp. | Four way arbiter switch for a five port module as a node in an asynchronous speed independent network of concurrent processors |
US4484325A (en) * | 1982-09-02 | 1984-11-20 | Burroughs Corporation | Four way selector switch for a five port module as a node asynchronous speed independent network of concurrent processors |
US4518960A (en) * | 1982-11-23 | 1985-05-21 | Burroughs Corporation | Speed independent selector switch employing M-out-of-N codes |
US4481623A (en) * | 1982-11-23 | 1984-11-06 | Burroughs Corporation | Speed independent arbiter switch employing M-out-of-N codes |
US4577308A (en) * | 1984-04-06 | 1986-03-18 | At&T Bell Laboratories | Multiplexed interconnection of packet switching node packages |
JPS6170654A (ja) * | 1984-09-14 | 1986-04-11 | Hitachi Ltd | 分散処理システムにおける資源管理方式 |
US4623996A (en) * | 1984-10-18 | 1986-11-18 | Mcmillen Robert J | Packet switched multiple queue NXM switch node and processing method |
US4752777A (en) * | 1985-03-18 | 1988-06-21 | International Business Machines Corporation | Delta network of a cross-point switch |
US4754395A (en) * | 1985-05-06 | 1988-06-28 | Computer X, Inc. | Network interface module with minimized data paths |
US4701906A (en) * | 1985-06-27 | 1987-10-20 | American Telephone And Telegraph Company, At&T Bell Laboratories | Packet switching network with multiple packet destinations |
US4630260A (en) * | 1985-06-27 | 1986-12-16 | At&T Bell Laboratories | Self-routing multipath packet switching network with sequential delivery of packets |
US5062076A (en) * | 1985-07-12 | 1991-10-29 | Wang Laboratories, Inc. | Cascadable, high-bandwidth, multi-channel image transfer controller |
US4706080A (en) * | 1985-08-26 | 1987-11-10 | Bell Communications Research, Inc. | Interconnection of broadcast networks |
US4835674A (en) * | 1986-07-28 | 1989-05-30 | Bull Hn Information Systems Inc. | Computer network system for multiple processing elements |
US4818984A (en) * | 1986-11-26 | 1989-04-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Broadcasting messages in a distributed processing system |
US4817082A (en) * | 1987-03-09 | 1989-03-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | Crosspoint switching system using control rings with fast token circulation |
US4815105A (en) * | 1987-04-07 | 1989-03-21 | Paradyne Corporation | Selective signalling encoder/decoder for multipoint data communication networks |
US4855899A (en) * | 1987-04-13 | 1989-08-08 | Prime Computer, Inc. | Multiple I/O bus virtual broadcast of programmed I/O instructions |
US4926375A (en) * | 1987-05-05 | 1990-05-15 | Ge Fanuc Automation North America, Inc. | Multiple nodes broadcast communication method with receiver identification by bit position in transferred massage |
US4897834A (en) * | 1987-08-18 | 1990-01-30 | Allen-Bradley Company, Inc. | Bit oriented communications network |
JPH0611370B2 (ja) * | 1987-08-24 | 1994-02-16 | 日本碍子株式会社 | 濾過器 |
US4766592A (en) * | 1987-08-28 | 1988-08-23 | American Telephone And Telegraph Company, At&T Bell Laboratories | Broadcast conferencing arrangement |
GB8724208D0 (en) | 1987-10-15 | 1987-11-18 | Newman P | Self-routing switching element |
US4952930A (en) * | 1988-11-18 | 1990-08-28 | International Business Machines Corp. | Multipath hierarchical network |
-
1991
- 1991-08-21 US US07/748,295 patent/US5250943A/en not_active Expired - Fee Related
-
1992
- 1992-02-03 EP EP19920101705 patent/EP0505695A3/en not_active Withdrawn
- 1992-02-10 JP JP2410592A patent/JP2500973B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-02 US US08/457,789 patent/US6215412B1/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4314233A (en) | 1979-12-18 | 1982-02-02 | Burroughs Corporation | Four-wire speed independent arbiter switch for digital communication networks |
Also Published As
Publication number | Publication date |
---|---|
US5250943A (en) | 1993-10-05 |
US6215412B1 (en) | 2001-04-10 |
EP0505695A3 (en) | 1993-11-03 |
EP0505695A2 (en) | 1992-09-30 |
JPH04345242A (ja) | 1992-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2500973B2 (ja) | 交換接続システム | |
US5404461A (en) | Broadcast/switching apparatus for executing broadcast/multi-cast transfers over unbuffered asynchronous switching networks | |
US5404537A (en) | Priority interrupt switching apparatus for real time systems | |
US5617547A (en) | Switch network extension of bus architecture | |
US5408646A (en) | Multipath torus switching apparatus | |
US5384773A (en) | Multi-media analog/digital/optical switching apparatus | |
CA2100235C (en) | Switch-based microchannel planar apparatus | |
US5444705A (en) | Dual priority switching apparatus for simplex networks | |
EP0366935A2 (en) | High-speed switching system with flexible protocol capability | |
JP2604967B2 (ja) | 適応交換装置 | |
US5920704A (en) | Dynamic routing switch apparatus with clocked signal regeneration | |
Skov | Implementation of physical and media access protocols for high-speed networks | |
US5922063A (en) | Automatic hardware message header generator | |
US6226683B1 (en) | Increasing probability multi-stage network | |
CN110908936A (zh) | 总线控制电路 | |
EP0506135A2 (en) | Multi-sender/switching apparatus for status reporting over unbuffered asynchronous multi-stage networks | |
EP0651336A1 (en) | Switch network extension of bus architecture | |
EP0588021A2 (en) | Switch-based personal computer interconnection apparatus | |
JP2559952B2 (ja) | 同報及び多報交換網 | |
JP2750314B2 (ja) | 非バッファ式交換装置 | |
KR100250474B1 (ko) | 크로스바 라우팅 스위치의 전역 제어 장치 및 그 방법 | |
EP0505780A2 (en) | Priority broadcast and multi-cast for unbuffered multi-stage network | |
JPH07123252B2 (ja) | ネットワーク用スイッチングシステム | |
JPH05233505A (ja) | ネットワーク用スイッチングシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |