JP2024523097A - マルチダイパッケージで使用するためのダイ、および、マルチダイパッケージのダイによって実行される方法 - Google Patents
マルチダイパッケージで使用するためのダイ、および、マルチダイパッケージのダイによって実行される方法 Download PDFInfo
- Publication number
- JP2024523097A JP2024523097A JP2023564444A JP2023564444A JP2024523097A JP 2024523097 A JP2024523097 A JP 2024523097A JP 2023564444 A JP2023564444 A JP 2023564444A JP 2023564444 A JP2023564444 A JP 2023564444A JP 2024523097 A JP2024523097 A JP 2024523097A
- Authority
- JP
- Japan
- Prior art keywords
- die
- data
- signal
- logic
- lane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 51
- 230000005540 biological transmission Effects 0.000 claims abstract description 24
- 230000008859 change Effects 0.000 claims abstract description 15
- 238000009432 framing Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 description 20
- 230000015654 memory Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 11
- 238000004891 communication Methods 0.000 description 10
- 101000741965 Homo sapiens Inactive tyrosine-protein kinase PRAG1 Proteins 0.000 description 9
- 102100038659 Inactive tyrosine-protein kinase PRAG1 Human genes 0.000 description 9
- 239000004020 conductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000000872 buffer Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000001934 delay Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000116 mitigating effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5381—Crossover interconnections, e.g. bridge stepovers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1431—Logic devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Information Transfer Systems (AREA)
Abstract
本明細書における実施形態は、マルチダイパッケージのダイに関し、ダイは、ダイ間(D2D)相互接続リンクを介して別のダイと結合される。ダイは、D2D相互接続リンクのデータレーンを介して他のダイにデータ信号を送信し得る。ダイは更に、データ信号と同時に、D2D相互接続リンクの有効レーンを介して、他のダイに有効信号を送信し得る。有効信号は、データ信号の送信中に少なくとも1回、論理状態を変化させ得る。他の実施形態が説明および主張され得る。
Description
[関連出願]
本出願は、2021年12月30日に出願された、「遅延に敏感なダイ間(D2D)相互接続のための基本的および拡張された有効なフレーミング技術」と題する仮特許出願第63/295,183号、および、2022年1月27日に出願された、「オンパッケージのダイ間(D2D)リタイマ」と題するインド仮特許出願第202241004437号の優先度を主張している、2022年4月29日に出願された、「遅延に敏感なダイ間(D2D)相互接続のための有効信号」と題する米国特許出願第17/733,627号の優先度を主張し、それらの内容は参照によりその全体が組み込まれる。
本出願は、2021年12月30日に出願された、「遅延に敏感なダイ間(D2D)相互接続のための基本的および拡張された有効なフレーミング技術」と題する仮特許出願第63/295,183号、および、2022年1月27日に出願された、「オンパッケージのダイ間(D2D)リタイマ」と題するインド仮特許出願第202241004437号の優先度を主張している、2022年4月29日に出願された、「遅延に敏感なダイ間(D2D)相互接続のための有効信号」と題する米国特許出願第17/733,627号の優先度を主張し、それらの内容は参照によりその全体が組み込まれる。
マルチチップパッケージングは、単一のパッケージ内に複数のチップまたはダイが存在することを指す場合がある。マルチチップパッケージングは、複雑な製品の作成におけるパフォーマンスの向上を可能にする技術を指す場合がある。一般に、マルチチップパッケージは、厳しいシステム障害および時間要件を満たすために、低いエラー率で動作する必要がある場合がある。要求される低いビットエラー率および厳しい要件により、単一のパッケージ上の複数の別個のダイが単一のダイのように動作できるようにすることで、ダイの分離が可能になる場合がある。一般に、巡回冗長検査(CRC)や再試行などのエラー訂正技術により、依然としてシステム要件を満たしながらビットエラー率の緩和が可能になり得、それにより、リンクが、より高速のデータレートで動作してシステム性能を向上させることが可能になる。
添付図面と併せて以下の詳細な説明によって実施形態を容易に理解することができる。この説明を容易にするために、同様の構成要素には、同様の参照数字を付すものとする。実施形態は例示であって、添付図面の図に限定を加えるものではない。
本明細書で説明される実施形態は、遅延に敏感なD2D相互接続に有効信号を用いることに向けられた装置、システム、技術または処理を含み得る。具体的には、D2D相互接続は、クロックライン、データライン、および有効ラインを含み得、これらはそれぞれ、クロック信号、データ信号、および有効信号を搬送し得る。有効信号は、データ信号の境界を識別するのに用いられ得、それにより、機能トラフィック中(すなわち、データライン経由で送信するデータがあるとき)の適切なデータ送信、または、データラインがアイドル状態のときのクロックゲーティングが可能になる。実施形態は更に、有効エラーの検出を可能にする有効信号のパターンを用いることに関し得る。最後に、実施形態は、データを搬送する有効信号を用いることに関し得る。
以下の説明において、当業者が他の当業者に研究内容を伝えるのに通常使用する用語を用いて、実装例の様々な態様について説明する。しかしながら、本開示の実施形態は、記載される態様のうちの幾つかのみを用いて実施され得ることが当業者には明らかであろう。
説明の目的で、例示的な実装の十分な理解を提供するために、特定の数、材料、及び構成が記載される。本開示の複数の実施形態は、具体的な詳細が無くても実施され得ることは、当業者には明らかであろう。他の事例では、周知の複数の機能は、複数の例示的な実装を不明瞭にしないようにするべく、省略され、または簡略化されている。
説明の目的で、例示的な実装の十分な理解を提供するために、特定の数、材料、及び構成が記載される。本開示の複数の実施形態は、具体的な詳細が無くても実施され得ることは、当業者には明らかであろう。他の事例では、周知の複数の機能は、複数の例示的な実装を不明瞭にしないようにするべく、省略され、または簡略化されている。
以下の詳細な説明において、この一部を形成する添付図面が参照され、そこで全体を通して同様の数表示は同様の部分を示し、実例の実施形態を通じて示され、本開示の主題が実施され得る。他の実施形態が利用されてもよく、本開示の範囲から逸脱することなく、構造上または論理上の変更が行われることがあることが理解されるべきである。従って、以下の詳細な説明は限定的な意味で解釈されるべきではなく、実施形態の範囲は添付の特許請求の範囲およびそれらのなど価物によって定義される。
本開示の目的のため、「Aおよび/またはB」という表現は、(A)、(B)又は(A及びB)を意味する。本開示の目的で、「A,Bおよび/またはC」という表現は、(A)、(B)、(C)、(A及びB)、(A及びC)、(B及びC)又は(A、B及びC)を意味する。
説明は、上/下、内/外、上方/下方などのような視点に基づく記述を使用する場合がある。かかる説明は、単に考察を容易にするために使用されるものであり、本明細書に記載する実施形態の適用を任意の特定の向きに制限しようとするものではない。
説明は「一実施形態において」または「複数の実施形態において」という表現を使用する場合があるが、これらはそれぞれ、同一または異なる実施形態のうちの1つまたは複数を指し得る。更に、「備える」、「含む」、「有する」などの用語は、本開示の実施形態に対して使用されるとき、同義である。
「結合された」という用語は、その派生語とともに、本明細書で使用され得る。「結合され」は以下のうち1つまたは複数を含むことがある。「結合され」は、2つ以上の要素が直接物理的または電気的に接触していることを意味することがある。しかしながら、「結合され」はまた、2つ以上の要素が間接的に互いに接触しているが、それでもなお互いに協働または相互作用することを意味することがあり、互いに結合されていると言われる要素の間に1つもしくは複数の他の要素が結合または接続されることを意味することがある。「直接結合され」という用語は、2つ以上の要素が直接接触していることを意味することがある。
本明細書において使用される「モジュール」という用語は、1または複数のソフトウェアまたはファームウェアプログラム、組み合わせロジック回路、および/または、説明される機能を提供する他の好適なコンポーネントを実行する、特定用途向け集積回路(ASIC)、電子回路、プロセッサ(共有、専用、またはグループ)、および/または、メモリ(共有、専用、またはグループ)を指し得、その一部であり得、またはそれらを含み得る。
留意されるように、マルチチップパッケージにおいて、CRCおよび再試行などのエラー訂正技術により、依然としてシステム要件を満たしながらビットエラー率の緩和が可能になり得、それにより、リンクが、より高速のデータレートで動作してシステム性能を向上させることが可能になる。幾つかの実施形態において、CRCまたは再試行処理の遅延によって、パッケージの1または複数のダイ上のリトライバッファのサイズが決定され得る。従って、リトライバッファを小さくして、それにより、サイズ、コスト、および電力消費の点でリソースを節約できるように、この遅延を低減することが望ましい場合がある。
更に、パッケージ上で、システムは電力に敏感であると考えられ得る。クロックゲーティングは、アイドル状態中(すなわち、データライン上にデータが送信されていないとき)に消費される電力を削減できる1つの技術であり得る。データを正確にフレーミングする(すなわち、データ送信の境界を識別する)ことは、クロックゲーティングに必要な要素であり得る。
前に留意されたように、本明細書における実施形態は、これらの複数の目標のうちの1または複数を達成するべく有効信号を用いることに関し得る。具体的には、有効信号は、データ信号をフレーミングすることに、および/または、いつエラーおよびデータ送信が存在するのかを識別することに、用いられ得る。更に、有効信号は、エラーインジケーション、電力状態の開始または終了などのようなタイムクリティカルなメッセージにおける往復遅延を低減するのに役立ち得る。
これらの特徴のうちの1または複数の結果として、実施形態は様々な利点を提供し得る。具体的には、実施形態は、効果的なクロックゲーティングに起因してパッケージの電力消費を低減することを可能にし得る。実施形態は更に、リトライバッファを小さくすることを可能にし得、これは、パッケージ上のより低い電力および/または面積要件を提供し得る。更に、実施形態は、異なる電力状態への又はからの、より短い開始または終了遅延を可能にし得る。他の利点は追加的に又は代替的に存在し得る。
図1a、1bおよび1c(集合的に「図1」)は、様々な実施形態による、ダイ間(D2D)相互接続を含み得る様々なパッケージを図示する。
具体的には、図1aは、複数のダイ105を含み得る例示的なパッケージ100aを図示する。ダイは、例えば、プロセッサ、マルチコアプロセッサ、メモリ、リタイマ、および/または、その他の要素であり得、それらに関し得、またはそれらを含み得る。幾つかの実施形態において、パッケージ上の両方のダイ105が同じタイプの要素であり得る(例えば、両方のダイ105がプロセッサであり得る)が、他の実施形態では、ダイ105は互いに異なるタイプであり得る。ダイ105は、複数の相互接続120によってパッケージ基板110と結合され得る。パッケージ基板110は、例えば、プリント回路基板、マザーボード、または、その他のタイプの基板であり得る。相互接続120は、例えば、ボールグリッドアレイのバンプ、ピングリッドアレイのピン、または、その他のタイプの相互接続であり得る。複数のダイ105は、1または複数の導体要素115によって通信可能に結合され得る。導体要素115は、例えば、マイクロストリップ、ストリップライン、トレース、ビア、または、その他のタイプの導体要素であり得、それらを含み得、または、それらの一部であり得る。
実施形態において、複数の導体要素115のうちの1または複数は、D2D相互接続リンクの一部であり得る。D2D相互接続リンクは、クロックレーン、有効レーン、および、データレーンのクラスタを含み得る。具体的には、図1aの実施形態などの、幾つかの実施形態において、データレーンのクラスタは、データが送信され得る16個のデータレーンを含み得る。図1bまたは1cの実施形態などの、幾つかの実施形態において、データレーンのクラスタは、データが送信され得る64個のデータレーンを含み得る。幾つかの実施形態において、データレーンの「クラスタ」は追加的に又は代替的に、「モジュール」と称され得る。
幾つかの実施形態において、D2D相互接続の複数のレーンのうちの異なる幾つかは、複数の導体要素115のうちの異なる幾つかのもの上にあり得る。他の実施形態において、D2D相互接続の複数のレーンのうちの1または複数は、複数の導体要素115のうちの同じもの上にあり得る(例えば、同じ導体要素115上に多重化され得る)。
図1bは、代替的且つ例示的なパッケージ100bを図示する。パッケージ100bは、パッケージ100aのそれらと類似の様々な要素を含み得、それらの説明は、簡略さ及び明確さのために、ここでは繰り返されない。パッケージ100は、複数の相互接続121によってパッケージ基板110と結合されているインターポーザ125を含み得る。ダイ105は、相互接続120によってインターポーザ125と結合され得る。インターポーザ125は、パッケージ基板110などの基板であり得るが、他の実施形態では、インターポーザ125は、異なるタイプの基板であり得又はそれを含み得る。概して、インターポーザ125は、パッケージ基板110のピッチよりも小さいピッチでダイ105と結合するよう構成された基板であり得る。幾つかの実施形態において、インターポーザ125は、チップ・オン・ウエハ・オン・サブストレート(CoWoS)構造と称され得る。幾つかの実施形態において、相互接続120は、相互接続121と同じタイプであり得る(例えば、相互接続は両方共、ボールグリッドアレイまたはピングリッドアレイの要素であり得る)が、他の実施形態では、相互接続120は、相互接続121とは異なる形態であり得る。
図1cは、代替的且つ例示的なパッケージ100cを図示する。パッケージ100cは、パッケージ100aのそれらと類似する様々な要素を含み得、それらの説明は、簡略さ及び明確さのために、ここでは繰り返されない。パッケージは、パッケージ基板110内に位置付けられるブリッジ130を含み得る。幾つかの実施形態において、ブリッジ130は、シリコンブリッジであり得る。この実施形態では、導体要素115は、少なくとも部分的にブリッジ130を通って配線され得る。概して、ブリッジ130は、複数のルーティング層を含み得、これは、パッケージの様々なダイ間の複数の接続が通信可能に結合されることを可能にする。
図1に図示される様々な実施形態は、本明細書での検討のための、高レベルの例示的な実施形態として意図されていることが理解されよう。様々な要素の特定のサイズまたは相対的なサイズは、現実世界の物理的な比率を示すものではなく、むしろ、説明および検討のために意図されている。更に、要素の数、例えばダイ105、相互接続120、または導体要素115の数も、異なる実施形態では同様に変化し得る。更に、異なる実施形態が組み合わされ得る。例えば、幾つかの実施形態において、ブリッジ130はインターポーザ125内に存在し得る。
図2は、様々な実施形態による、D2D相互接続を含み得る複数のパッケージ間の例示的な通信経路を図示する。具体的には、図2は、パッケージ205aおよび205bを図示しており、これらはそれぞれ、パッケージ100a、100b、100cのうちの1つ、または図1を参照して説明されたその他のパッケージと同様であり得る。パッケージ205aは、ダイ215aおよびダイ220aを含み得る。同様に、パッケージ205bは、ダイ215bおよびダイ220bを含み得る。ダイ215a、215b、220a、および220bは、上述の複数のダイ105のうちの1つと同様であり得る。幾つかの実施形態において、ダイ215aおよび215bは、プロセッサ、メモリ、または、その他のタイプのダイ、などのダイであり得る。ダイ220aおよび220bは、リタイマであり得る。
本明細書での検討のために、リタイマは、同じパッケージ上のダイと別のパッケージ上のダイとの間で信号を受信し、その信号のデータおよびクロック情報を識別し、その後、必要に応じて信号を再送信するよう構成されたダイであり得る。例えば、リタイマ220aは、相互接続210を介してパッケージ205bからデータ信号を受信し得る。相互接続210を介する送信によって、信号にノイズおよび/またはエラーが挿入される可能性がある。リタイマ220aは、信号のデータおよびクロック情報を識別し、クロック情報およびデータのうちの一方又は両方からノイズまたはエラーを除去し、その後、信号をダイ215aに再送信するよう構成され得る。具体的には、リタイマ220aは、D2D相互接続リンクのメインバンド225およびサイドバンド230によってダイ215aと通信可能に結合され得る。すなわち、相互接続リンクは、メインバンド225およびサイドバンド230を含むD2D相互接続リンクと称され得る。
幾つかの実施形態において、メインバンド225およびサイドバンド230から形成される相互接続リンクは、相互接続リンク210とは異なるプロトコルに従う相互接続リンクであり得る。本明細書での検討は、パッケージ205bからダイ215aへのデータの再送信に関連して提供されるが、幾つかの実施形態において、リタイマ220aは、ダイ215aからパッケージ205bへ信号を再送信するよう構成されてもよいことに留意されたい。更に、幾つかの実施形態において、リタイマ220aは、相互接続210またはメインバンド225を介して受信された信号に対して何らかの形式のエラー訂正または検証を実行するよう構成され得る。例えば、幾つかの実施形態において、リタイマ220aは、前方誤り訂正(FEC)、巡回冗長検査(CRC)、データ確認応答、またはその他のエラー訂正のうちの1または複数を実行するよう構成され得る。
本明細書において使用されるように、メインバンド225は、D2D相互接続のメインデータパスを構成する接続であり得る。メインバンドには、転送クロックレーン、有効レーン、および、リンクごとにNレーンのデータが含まれ得る。幾つかの実施形態において、例えば、パッケージ100bまたは100cにおいて、Nは64であり得る。幾つかの実施形態において、例えばパッケージ100aにおいて、Nは16であり得る。幾つかの実施形態において、追加のレーン(例えば、第2の有効レーン、第2のクロックレーンなど)が存在し得ることに留意されたい。
サイドバンド230は、リンクトレーニングのためのバックチャネルを提供するデータインタフェースであり得る。サイドバンド230は更に、リンクパートナーのレジスタへのアクセス(例えば、リタイマ220aによるダイ215aのレジスタへのアクセス、またはその逆)を可能にし得る。サイドバンド230は、各方向の転送クロックレーンおよびデータレーンで構成し得、メインバンド225の速度に拘わらず、固定のクロック速度(例えば、800メガヘルツ(MHz)程度のクロック速度)を有し得る。
ダイ215a/215bおよびリタイマ220a/220bは、D2D相互接続230のメインバンド225およびサイドバンドを介して様々な信号を送信または受信するよう構成されたサイドバンドPHY層回路240、メインバンドPHY層回路245、およびPHY層ロジック235などの物理層(PHY)コンポーネントを含み得る。メインバンドPHY層回路245および/またはサイドバンドPHY層回路240は、アナログフロントエンド(AFE)などの電気回路を含み得、それぞれメインバンド225およびサイドバンド230を介して1または複数のデータ信号を送信または受信するよう構成され得る。具体的には、メインバンドPHY層回路245は、上述のようにデータレーン、有効レーンおよび転送クロックレーンのクラスタを介してデータ信号を送信および/または受信し得る。サイドバンドPHY層回路240は、上述のように、サイドバンド230を介してサイドバンド信号を送信および/または受信し得る。幾つかの実施形態において、回路240/245は、クロッキング、先入れ先出し(FIFO)バッファリング、信号のシリアル化/逆シリアル化(SERDES)などの追加機能を実行し得る。
PHY層ロジック235は、回路240/245の動作を制御し、回路240/245とD2Dインタフェース(図示せず)などのインタフェースとの間でデータ処理/転送を実行するよう構成され得る。具体的には、ロジック235は、メインバンド225およびサイドバンド230のうちの一方又は両方のリンクトレーニング、レーン修復、レーン反転スクランブル/スクランブル解除などの動作を実行し得る。
回路240/245またはロジック235の単一のインスタンスのみがそれぞれのダイ215a/215bまたはリタイマ220a/220b上に図示されているが、他の実施形態では、ダイまたはリタイマは、それぞれのメインバンド回路245およびサイドバンド回路240を各々が有する複数のPHY層ロジック235を有し得ることに留意されたい。同様に、ダイ215aなどのダイは、それぞれのメインバンドおよび/またはサイドバンドを介して複数の他のダイと結合され得、または、2つのダイは、複数のメインバンドおよび/またはサイドバンドと結合され得る。これらのカップリングの特定の構成は、様々なパッケージが適用されるユースケースに基づき得る。
図3は、様々な実施形態による、D2D相互接続における信号の例示的なタイミング図を図示する。具体的には、図3は、信号と、メインバンド225などの、D2D相互接続のメインバンドとの例示的なタイミング図を図示する。留意されるように、メインバンド225は、クロックレーン305、有効レーン310およびデータレーン315を含み得る。データレーン315上の信号は、8ユニットインターバル(UI)データ信号320内のバイトデータの形式であり得る。8-UIデータ信号320内のバイトデータのそれぞれは8ビットを含み得、各ビットは個別のUI上で送信され得る。概して、各UIは、クロックレーン305の振動に対応し得る。すなわち、第1のUIはクロックレーン305上のハイ信号に対応し得、第2のUIはクロックレーン305上のロー信号に対応し得る、などである。
図4は、様々な実施形態による、D2D相互接続における信号の代替的且つ例示的なタイミング図を図示する。具体的には、図4は、信号と、メインバンド225などの、D2D相互接続のメインバンドとの例示的なタイミング図を図示する。メインバンドは、クロックレーン405、有効レーン410およびデータレーン415を含み得、これらはそれぞれ、クロックレーン305、有効レーン310およびデータレーン315と同様であり得る。バイトデータがデータレーン415上のデータ信号420において送信され得、これは上述のデータ信号320と同様であり得る。具体的には、留意されるように、各データ信号420は、8-UIデータ信号420のそれぞれのUI上で送信される8ビット430を含み得る。各ビット430は、ライン425で示されるように、クロックレーン405上のクロック信号の立ち上がりエッジまたは立ち下がりエッジに対応し得る。
図5は、様々な実施形態による、D2D相互接続における信号の代替的且つ例示的なタイミング図を図示する。図5は概して、図3と同様であり得る。具体的には、図5は、データ信号520においてバイトデータを送信するべく、クロックレーン505、有効レーン510およびデータレーン515を含み得、これらはそれぞれ、要素305、310、315および320と同様であり得る。図5に関して参照され得るように、および、図3と比較すると、有効レーン510上の有効信号は、4UIごとよりも頻繁に切り替わり得る。例えば、図5において、有効レーン510上の有効信号は、2UIごとに状態を切り替え得る。幾つかの実施形態において、有効信号の切り替えは、データが有効レーン510上で転送されていることを示し得る。以下で更に説明されるように、そのようなデータは、サイドバンド230が適切でない可能性がある、遅延に敏感なデータであり得る。
本明細書の実施形態の検討のために図3に戻ると(ただし、このような検討は図4および/または5の実施形態にも同様に適用され得る)、有効レーン310上の有効信号の1つの目的は、データ信号320をフレーミングすることであり得る。すなわち、図3に参照されるように、有効レーン310上の有効信号は、4UIの間にアサートされ得(例えば、論理値「1」に対応し得る「ハイ」状態に設定され得)、その後、4UIの間にデアサートされ得る(例えば、論理値「0」に対応し得る「ロー」状態に設定され得る)。有効レーン310上の有効信号の振動を追跡することによって、受信機は、データレーン315上のデータ信号320の始まりと終わりを識別することが可能になり得る。このようにして、データ信号がデータレーン315上で送信される特定のプロトコルを受信機が知る必要がなく、様々なモード(例えば、相互接続210のプロトコルに従ったモード、フリットモード、またはその他のモード)がサポートされ得る。
幾つかの実施形態において、有効レーン310は2つのモードのうちの1つで動作し得る。そのようなモードは、本明細書において、「基本」モードおよび「拡張」モードと称され得る。
基本モードでは、受信機は、8UIごとの境界で(例えば、データ信号320の境界で)、有効信号のある1つの状態から別のものへ(例えば、ロー状態からハイ状態へ、または論理「0」から論理「1」へ)の遷移を探し得る。有効信号フレーミングエラーは、有効信号が8UI境界内で何れかの状態にあるUIの数をカウントすることによって検出され得る。特定の状態(例えば論理「1」)にあるUIの遷移およびカウントの組み合わせを使用して、有効信号フレーミングエラーを検出し得る。具体的には、有効信号が第1の状態にあるUIの数は、8UI境界内で有効信号が第2の状態にあるUIの数と等しくなければならない。有効信号が第1の状態にあるUIの数が、有効信号が第2の状態にあるUIの数と同じではないならば、次にこれは、有効信号が8-UIデータ信号320と整列していないフレーミングエラーを示し得る。
拡張モードでは、有効レーン310上の有効信号は、データレーン315のデータ信号をフレーミングすること以外の追加のデータを含み得る。具体的には、メインバンド相互接続リンクの受信機は、上述のように、ある1つの状態から別の状態へ(例えば、ロー状態からハイ状態へ、または、論理「0」から論理「1」へ)の遷移に基づいてデータバイトを識別し得る。受信機は更に、有効信号が第1の状態および第2の状態にあるUIを識別し得る。UIは、b0-b7の番号を付けられ得る。b0、b2、b4およびb6のUIは、「偶数」UIとして識別され得、b1、b3、b5およびb7のUIは、「奇数」UIとして識別され得る。偶数UIで有効信号がある1つの状態(例えば、ハイまたは論理「1」状態)にあるUIの数が、奇数UIで有効信号がその状態にあるUIの数と同じならば、次に受信機は、有効信号がデータ信号320を正しくフレーミングしていることを識別し得る。偶数UIで有効信号がその状態にあるUIの数が、奇数UIで有効信号がその状態にあるUIの数と異なるならば、次に受信機は、フレーミングエラーが存在することを識別し得る。表1は、UI b0-b7の拡張モードで動作する有効信号の可能な値を示す:
幾つかの実施形態において、有効信号内にエンコードされるデータは、パッケージの2つのダイ間で送信される遅延に敏感なデータに関し得る。具体的には、そのようなデータは、データレーン315上に既存のデータが存在することに起因して、そのレーン上で送信することが可能ではない可能性があるが、相互接続リンクの比較的遅いサイドバンドの遅延により、データに望ましくない遅延が導入され得る。そのようなデータは、例えば、エラー確認応答/否定応答(ACK/NACK)またはその他のタイプのデータに関し得る。
具体的には、幾つかの実施形態において、リタイマ220aまたは220bなどのリタイマのクレジットリリース、および/または、エラーACK/NACKに関し得る。例えば、リタイマ220aなどのリタイマは、メインバンド225の有効レーンを使用してACK/NACK信号をダイ215aに送信するよう構成され得る。ACK/NACK信号は、リタイマ220aがダイ215aからのデータを成功裏に受信および復号したか(ACK)、または、ダイ215aからのデータを受信せず成功裏に復号しなかったか(NACK)、をダイ215aに示し得る。追加的に又は代替的に、メインバンド225の有効レーン上の信号は、クレジットリリースに関し得る。本明細書において使用されるように、クレジットリリースは、リタイマ220aがダイ215aから追加のデータを受信する能力を有するという、リタイマ220aによるインジケーションを指し得る。以下の表2は、有効レーン上でACK/NACKおよび/またはクレジットリリースをシグナリングするために使用され得る、可能なエンコーディングを示す。表2の幾つかのエンコーディングは、表1に関して図示されたエンコーディングと重複し得ることに留意されたい。更に、そのようなエンコーディングは、非網羅的な例として意図されており、他の実施形態には追加的/代替的なエンコーディングが存在し得ることが、理解されるであろう。
幾つかの実施形態において、要求されるエンコードの数が少ないならば、ハミング距離に基づいて選択が行われて追加の有効なエラー保護を提供できる。具体的には、エンコードの数は、表1または2において参照され得る。表1および/または2における複数のエンコーディングの全てが情報交換目的で必要とされないならば、次に、これらのエンコーディングのサブセット(例えばより少ないもの)が様々な実施形態で使用され得る。どのエンコーディングを使用するか除外するかを選択する1つの方法は、選択された様々なエンコーディング間のハミング距離を最大化することであり得る。本明細書において使用されるように、ハミング距離は、任意の2つのエンコーディング間の、(例えば、一方のエンコードがUI 0で「1」の値を有し、他方のエンコードがUI 0で「0」の値を有するならば)対応するUI間の相違点の数を指し得る。他の実施形態では、使用されるエンコーディングのサブセットを識別または選択するために、異なる技術、アルゴリズム、および/または、処理を使用し得ることが理解されるであろう。
図6は、様々な実施形態による、D2D相互接続に関する例示的なプロセス600を図示する。プロセス600は、例えば、システム800(例えばコンピューティングデバイス)によって実行され得る。より具体的には、プロセス600は、例えば、複数のマルチダイパッケージ100a、100b、100c、205a、205bなどのうちの1つのようなマルチダイパッケージのPHYロジック(例えば、PHYロジック235、より具体的には、リタイマ220aまたは220bのうちの1つなどのリタイマのPHYロジック)によって実行され得る。前に留意されたように、パッケージは、メインバンドPHY層回路245などのPHYロジックおよびPHY電気回路を含み得る。PHY電気回路は、メインバンド225およびサイドバンド230に関して説明した相互接続リンクなどのダイ間(D2D)相互接続リンクを介してデータを送信するよう構成され得る。前に留意されたように、メインバンドは、差動クロックレーン、有効レーン、および、複数のデータレーンのクラスタ、を含み得る。
プロセス600は、605において、PHY電気回路を介して、複数のデータレーンのクラスタのうちのあるデータレーン上で8ユニットインターバル(8-UI)データ信号を送信することを含み得る。そのようなデータ信号は、例えば、上述のようにデータレーン315上のデータ信号320であり得る。
プロセス600は更に、610において、PHY電気回路を介して、データ信号の送信と同時に、有効レーン上の有効信号を送信することを含み得る。そのような有効信号は、例えば、上述のように有効レーン310上の図示された有効信号であり得る。前に留意されたように、有効信号は、8-UIデータ信号の位置をフレーミングするのに使用され得る。追加的に又は代替的に、有効信号は、8-UIデータ信号中の有効信号の論理状態における少なくとも1つの変化に基づいて、ダイに関するデータを示し得る。例えば、前に留意されたように、有効信号の論理状態における変化に基づいて、有効信号は、複数のリタイマ220a/220bのうちの1つなどのリタイマに関するデータを示し得る。有効信号の論理状態における他の変化は、上記の表1または2に関して前に説明されたようなデータを示すのに使用され得る。
図7は、様々な実施形態による、D2D相互接続に関する代替的且つ例示的なプロセス700を図示する。プロセス600は、例えば、システム800(例えばコンピューティングデバイス)によって実行され得る。より具体的には、プロセス600は、例えば、複数のマルチダイパッケージ100a、100b、100c、205a、205bなどのうちの1つのようなマルチダイパッケージのPHYロジック(例えば、PHYロジック235、具体的には、リタイマ220aまたは220bのうちの1つなどのリタイマのPHYロジック)によって実行され得る。前に留意されたように、パッケージは、メインバンドPHY層回路245などのPHYロジックおよびPHY電気回路を含み得る。PHY電気回路は、メインバンド225およびサイドバンド230に関して説明した相互接続リンクなどのダイ間(D2D)相互接続リンクを介してデータを送信するよう構成され得る。前に留意されたように、メインバンドは、差動クロックレーン、有効レーン、および、複数のデータレーンのクラスタ、を含み得る。
プロセス700は、705において、複数のデータレーンのクラスタのうちのあるデータレーン上で8ユニットインターバル(8-UI)データ信号を送信することを含み得る。そのようなデータ信号は、例えば、上述のようにデータレーン315上のデータ信号320であり得る。
プロセス700は更に、710において、8ビットデータ信号の送信と同時に、有効レーン上の有効信号を送信することを含み得る。そのような有効信号は、例えば、上述のように有効レーン310上の図示された有効信号であり得る。例えば、表1または2、または、図3から5に関して前に留意されたように、有効信号は、8-UIデータ信号の送信中に少なくとも1回、論理状態を変化させ得る。
図6および7を参照して説明された動作は、必ずしも説明された順序で生じない可能性があることが理解されるべきである。例えば、特定の要素が説明とは異なる順序で生じ得たり、互いに同時に生じ得たり、などである。幾つかの実施形態において、プロセス600または700は、図示または説明されたよりも多くの又は少ない要素を含み得る。プロセス600および700は図3を参照して説明されるが、そのような説明は図4および5のうちの1または複数、または本明細書のその他の実施形態にも同様に適用できることも理解されよう。
図8は、様々な実施形態による、本開示の複数の態様を実行するべく使用するのに好適な例示的なコンピューティングデバイス800を図示する。例えば、例示的なコンピューティングデバイス800は、図1から7のうちの1または複数、および/または、本明細書で説明されるその他の図、機能または実施形態に関連付けられた機能を実装するのに好適であり得る。
示されるように、コンピューティングデバイス800は、各々が1または複数のプロセッサコアを有する1または複数のプロセッサ802、および、システムメモリ804を備え得る。プロセッサ802は、任意のタイプのユニコアプロセッサまたはマルチコアプロセッサを含み得る。各プロセッサコアは、中央処理装置(CPU)および1または複数のレベルのキャッシュを含み得る。プロセッサ802は、集積回路として実装され得る。コンピューティングデバイス800は、(ディスケット、ハードドライブ、揮発性メモリ(例えば、ダイナミックランダムアクセスメモリ(DRAM))、コンパクトディスクリードオンリメモリ(CD-ROM)、デジタル多用途ディスク(DVD)、などのような)大容量ストレージデバイス806を含み得る。概して、システムメモリ804および/または複数の大容量ストレージデバイス806は、揮発性及び不揮発性メモリ、光学、磁気および/またはソリッドステート大容量ストレージなどを含むが、これらに限定されない、任意のタイプの一時的および/または永続的なストレージであってよい。揮発性メモリは、スタティックおよび/またはダイナミックランダムアクセスメモリを含み得るが、これらに限定されない。不揮発性メモリは、電気的に消去可能なプログラム可能なリードオンリメモリ、相変化メモリ、抵抗メモリなどを含み得るが、これらに限定されない。
幾つかの実施形態において、様々なプロセッサ802、および/または、その他の要素(例えば、メモリ804)は、図1aから1cまたは図2に関して説明した複数のパッケージのうちの1つなどの、マルチダイパッケージ内のダイとして実装され得る。
コンピューティングデバイス800は更に、ディスプレイ、キーボード、カーソル制御装置、リモコン、ゲームコントローラ、撮像装置、撮像するために使用される1または複数の3次元カメラなどのような入出力(I/O)デバイス808、および、(ネットワークインタフェースカード、モデム、赤外線受信機、無線受信機(例えば、Bluetooth(登録商標))などのような)通信インタフェース810を含み得る。I/Oデバイス808は、3次元カメラまたはユーザデバイスとの通信接続に好適であり得る。幾つかの実施形態において、ユーザデバイスとして使用される場合のI/Oデバイス808は、カメラによって撮影される画像を受信する機能を実装するのに必要なデバイスを含み得る。
通信インタフェース810は、モバイル通信用グローバルシステム(GSM(登録商標))、汎用パケット無線サービス(GPRS)、ユニバーサル移動体通信システム(UMTS)、ハイ・スピード・パケット・アクセス(HSPA)、発展型HSPA(E-HSPA)、または、ロングターム・エボリューション(LTE)ネットワークに準拠してデバイス800を動作させるよう構成され得る通信チップ(図示せず)を含み得る。通信チップは、また、拡張データGSM(登録商標)エボリューション(EDGE)、GSM(登録商標)EDGE無線アクセスネットワーク(GERAN)、ユニバーサル地上無線アクセスネットワーク(UTRAN)、または進化型UTRAN(E-UTRAN)に準拠して動作するよう構成されていてもよい。複数の通信チップは、符号分割多元接続(CDMA)、時分割多元接続(TDMA)、デジタル強化コードレス電気通信(DECT)、エボリューション-データ・オプティマイズド(EV-DO)、それらの派生物、並びに、3G、4G、5G及びそれ以降の世代として指定される任意の他の無線プロトコルに準拠して動作するように構成されてよい。通信インタフェース810は、他の実施形態では他のワイヤレスプロトコルに準拠して動作し得る。
上述のコンピューティングデバイス800要素は、1または複数のバスを表し得るシステムバス812を介して互いに結合され得る。複数のバスの場合、それらは1または複数のバスブリッジ(不図示)によりブリッジされてよい。これらの要素の各々は、当技術分野で知られている、その従来の機能を実行してよい。特に、システムメモリ804および大容量ストレージデバイス806は、概して計算ロジック822として示され、図1から7および/または本明細書で説明されるその他の図、機能、または、実施形態と関連付けられた動作および機能を実装するプログラミング命令の作業コピーおよび永久コピーを格納するために使用され得る。計算ロジック822は、プロセッサ802によってサポートされるアセンブラ命令、または、そのような命令にコンパイルされ得る高級言語によって実装され得る。
プログラミング命令の永久コピーは、例えば、コンパクトディスク(CD)などの配信媒体(図示せず)を介して、または、(配信サーバ(図示せず)から)通信インタフェース810を介して、工場または現場の大容量ストレージデバイス806に配置されてもよい。
様々な実施形態は、上述の接続形(および)(例えば、「および」は、「および/または」であってよい)に説明された複数の実施形態の代替的な(または)複数の実施形態を含む、複数の上述の実施形態の任意の適切な組み合わせを含んでよい。更に、幾つかの実施形態は、実行されると上述の実施形態のいずれかの作用をもたらす命令が格納された、1つまたは複数の製品(例えば、非一時的コンピュータ可読媒体)を含んでもよい。更に、幾つかの実施形態は、上述の実施形態の様々な動作を実施するための任意の好適な手段を有する、装置またはシステムを含んでもよい。
図示された実施形態の上記の説明は、要約において説明された内容を含めて、網羅的であること、または、実施形態を開示された正確な形態に限定すること、を意図されていない。特定の実施形態を例示の目的で本明細書に記載しているが、関連技術分野の当業者が認識するように、実施形態の範囲で様々な等価の修正が可能である。
これらの修正は、上記の詳細な説明を考慮して実施形態に対して行うことができる。以下の特許請求の範囲で使用する用語は、実施形態を、明細書および特許請求の範囲に開示する特定の実装に限定するものと解釈されるべきではない。それよりもむしろ、本発明の範囲は、確立されたクレーム解釈の原則にしたがって解釈されるべきである、以下の特許請求の範囲によって全体的に決定されるべきである。
[複数の例]
例1は、電子デバイスの1または複数のプロセッサによって実行される方法を備え、方法は:1または複数のプロセッサによって、電子デバイスの相互接続リンク上で送信されるデータをフレーミングするのに使用される有効信号を識別する段階;1または複数のプロセッサによって、有効信号を監視して、有効信号の1または複数のパラメータを識別する段階;および、有効信号のパラメータに基づいて、1または複数のプロセッサによって、有効信号にエラーが存在するかどうかを検出する段階、を備える。
例2は例1の方法、および/または、本明細書におけるその他の例を含み、データ転送には、第1のフリットモードに関する第1の8ビットデータパケット、および、第2のフリットモードに関する第2の8ビットデータパケットが含まれ得る。
例3は例1-2の何れかの方法、および/または、本明細書におけるその他の例を含み、リンクは、チップレット・エクスプレス相互接続(CXi)リンクである。
例4は例1-3の何れかの方法、および/または、本明細書におけるその他の例を含み、有効信号を監視する段階は、8-UI境界を超えて有効信号を監視する段階を有する。
例5は例1-4の何れかの方法、および/または、本明細書におけるその他の例を含み、有効信号のパラメータは、有効信号が基本モードまたは拡張モードの何れで動作しているか、である。
例6は例5の方法、および/または、本明細書におけるその他の例を含み、有効信号が基本モードで動作しているならば、有効信号は、4UIの間にアサートされ、4UIの間にデアサートされる。
例7は例5の方法、および/または、本明細書におけるその他の例を含み、有効信号にエラーが存在するかどうかを検出する段階は、有効信号が8-UI境界ごとに0状態から1状態への遷移を有するかどうかを検出する段階を有する。
例8は例5の方法、および/または、本明細書におけるその他の例を含み、有効信号が基本モードで動作しているならば、有効信号にエラーが存在するかどうかを検出する段階は、8-UI境界ごとに1状態のUIの数を検出する段階を有する。
例9は例5の方法、および/または、本明細書におけるその他の例を含み、有効信号が拡張モードで動作しているならば、有効信号にエラーが存在するかどうかを検出する段階は、8-UI境界ごとに、1状態のUIの数および0状態のUIの数を検出する段階を有する。
例10は例5の方法、および/または、本明細書におけるその他の例を含み、有効信号が拡張モードで動作しているならば、有効信号には付加情報がオーバーロードされる。
例11は例10の方法、および/または、本明細書におけるその他の例を含み、付加情報は、エラー確認応答/否定応答(ACK/NACK)、電力管理の開始または終了、または、その他の遅延に敏感なメッセージに関する。
例12は例5の方法、および/または、本明細書におけるその他の例を含み、有効信号が基本モードまたは拡張モードの何れで動作しているかは、要求されるエンコーディングの数に基づく。
例13は例5の方法、および/または、本明細書におけるその他の例を含み、有効信号が基本モードまたは拡張モードの何れで動作しているかは、ハミング距離に基づく。
例14は、マルチダイパッケージで使用するためのダイを含み、ダイは:ダイ間(D2D)相互接続リンクを介してデータを送信するための物理層(PHY)電気回路、ここで、相互接続リンクは、サイドバンドおよびメインバンドを有し、メインバンドは、差動クロックレーン、有効レーン、および、複数のデータレーンのクラスタを含む;および、PHY電気回路に結合されたPHYロジック、PHYロジックは:PHY電気回路を介して、複数のデータレーンのクラスタのうちのあるデータレーン上で8ユニットインターバル(8-UI)データ信号を送信する;および、データ信号の送信と同時にPHY電気回路を介して、有効レーン上で有効信号を送信する、ここで、有効信号は、8-UIデータ信号の位置をフレーミングするものであり、有効信号は更に、8-UIデータ信号中の有効信号の論理状態における少なくとも1つの変化に基づいて、ダイに関するデータを示すものである、を備える。
例15は、例14のダイ、および/または、本明細書におけるその他の例を含み、有効信号は、8-UI信号の1つのUIの送信中に第1の論理状態にあり、有効信号は、8-UI信号の別のUIの送信中に第2の論理状態にある。
例16は、例15のダイ、および/または、本明細書におけるその他の例を含み、第1の論理状態は論理「1」であり、第2の論理状態は論理「0」である。
例17は、例15のダイ、および/または、本明細書におけるその他の例を含み、第1の論理状態は論理「0」状態であり、第2の論理状態は論理「1」である。
例18は、例14-17の何れかのダイ、および/または、本明細書におけるその他の例を含み、複数のデータレーンのクラスタは、16または64データレーンを含む。
例19は、例14-18の何れかのダイ、および/または、本明細書におけるその他の例を含み、ダイに関するデータは、ダイによって受信されるデータに関するエラー検出のインジケーションを含む。
例20は、例14-19の何れかのダイ、および/または、本明細書におけるその他の例を含み、ダイに関するデータは、ダイによるクレジットリリースのインジケーションを含む。
例21は、例14-20の何れかのダイ、および/または、本明細書におけるその他の例を含み、ダイはリタイマである。
例22は、例21のダイ、および/または、本明細書におけるその他の例を含み、リタイマは、第1のプロトコルを介してマルチダイパッケージの第2のダイと通信可能に結合し、リタイマは、第2のプロトコルを介して異なるパッケージの第3のダイと通信可能に結合する。
例23は、マルチダイパッケージで使用するためのダイを含み、ダイは:ダイ間(D2D)相互接続リンクを介してデータを送信するための物理層(PHY)電気回路、ここで、相互接続リンクは、サイドバンドおよびメインバンドを有し、メインバンドは、差動クロックレーン、有効レーン、および、複数のデータレーンのクラスタを含む;および、PHY電気回路に結合されたPHYロジック、PHYロジックは:PHY電気回路を介して、複数のデータレーンのクラスタのうちのあるデータレーン上で8ユニットインターバル(8-UI)データ信号を送信する;および、8ビットデータ信号の送信と同時にPHY電気回路を介して、有効レーン上で有効信号を送信する、ここで、有効信号は、8-UIデータ信号の送信中に少なくとも1回、論理状態を変化させる、を備える。
例24は、例23のダイ、および/または、本明細書におけるその他の例を含み、有効信号は、8-UIデータ信号期間の4UIの間は論理「1」状態にあり、有効信号は、8-UIデータ信号期間の別の4UIの間は論理「0」状態にある。
例25は、例23-24の何れかのダイ、および/または、本明細書におけるその他の例を含み、有効信号は、8-UIデータ信号期間の第1の4UIの間は論理「1」状態にあり、有効信号は、8-UIデータ信号期間の第2の4UIの間は論理「0」状態にある。
例26は、例23-24の何れかのダイ、および/または、本明細書におけるその他の例を含み、有効信号は、8-UIデータ信号期間の第1、第2、第5および第6のUIの間は論理「1」状態にあり、有効信号は、8-UIデータ信号期間の第3、第4、第7および第8のUIの間は論理「0」状態にある。
例27は、例23-26の何れかのダイ、および/または、本明細書におけるその他の例を含み、論理状態の変化は、有効信号によって搬送されている、ダイに関するデータに基づく。
例28は、例27のダイ、および/または、本明細書におけるその他の例を含み、ダイに関するデータは、ダイによって受信されるデータに関するエラー検出のインジケーションを含む。
例29は、例27のダイ、および/または、本明細書におけるその他の例を含み、ダイに関するデータは、ダイによるクレジットリリースのインジケーションを含む。
例30は、例23-29の何れかのダイ、および/または、本明細書におけるその他の例を含み、有効信号は、8-UIデータ信号の第8のUIの送信中又は後の有効信号の論理状態の変化に基づいて、8-UIデータ信号の位置をフレーミングするものである。
例31は、例23-30の何れかのダイ、および/または、本明細書におけるその他の例を含み、複数のデータレーンのクラスタは、16または64データレーンを含む。
例32は、例23-31の何れかのダイ、および/または、本明細書におけるその他の例を含み、ダイはリタイマである。
例33は、例32のダイ、および/または、本明細書におけるその他の例を含み、リタイマは、第1のプロトコルを介してマルチダイパッケージの第2のダイと通信可能に結合し、リタイマは、第2のプロトコルを介して異なるパッケージの第3のダイと通信可能に結合する。
例34は、マルチダイパッケージのダイによって実行される方法を含み、方法は:ダイ間(D2D)相互接続リンクの複数のデータレーンのクラスタのうちのあるデータレーン上で8ユニットインターバル(8-UI)データ信号を送信する段階、ここで、相互接続リンクは、サイドバンドおよびメインバンドを含み、メインバンドは、差動クロックレーン、有効レーン、および、複数のデータレーンのクラスタを含む;および、データ信号の送信と同時に、有効レーン上で有効信号を送信する段階、ここで、有効信号は、8-UIデータ信号の最後のUIの送信中又は後の有効信号の論理状態の第1の変化に基づいて8-UIデータ信号の位置をフレーミングするものであり、有効信号は更に、8-UIデータ信号の第4のUIの送信後又は中の有効信号の論理状態の第2の変化に基づいて、ダイに関するデータを示すものである、を備える。
例Z01は、本明細書における複数の例の何れかで説明される又はそれに関する方法、または、本明細書において説明される任意の他の方法またはプロセス、のうちの1または複数の要素を実行する手段を備える装置を含み得る。
例Z02は、本明細書における例1-34の何れかで説明される又はそれに関する方法、または、本明細書において説明される任意の他の方法またはプロセス、のうちの1または複数の要素を実行するロジック、モジュールまたは回路を備える装置を含み得る。
例Z03は、本明細書における例1-34の何れかで説明される又はそれに関する方法、技術またはプロセス、または、その複数の部分または一部、を含み得る。
例Z04は、本明細書における例1-34の何れかで説明される又はそれに関する信号、または、その複数の部分または一部、を含み得る。
Claims (21)
- マルチダイパッケージで使用するためのダイであって:
ダイ間(D2D)相互接続リンクを介してデータを送信するための物理層(PHY)電気回路、ここで、前記相互接続リンクは、サイドバンドおよびメインバンドを有し、前記メインバンドは、差動クロックレーン、有効レーン、および、複数のデータレーンのクラスタを含む;および、
前記PHY電気回路に結合されたPHYロジック、前記PHYロジックは:
前記PHY電気回路を介して、前記複数のデータレーンのクラスタのうちのあるデータレーン上で8ユニットインターバル(8-UI)データ信号を送信する;および、
前記データ信号の送信と同時に前記PHY電気回路を介して、前記有効レーン上で有効信号を送信する、ここで、前記有効信号は、前記8-UIデータ信号の位置をフレーミングするものであり、前記有効信号は更に、前記8-UIデータ信号中の前記有効信号の論理状態における少なくとも1つの変化に基づいて、前記ダイに関するデータを示すものである、
を備えるダイ。 - 前記有効信号は、前記8-UI信号の1つのUIの送信中に第1の論理状態にあり、前記有効信号は、前記8-UI信号の別のUIの送信中に第2の論理状態にある、
請求項1に記載のダイ。 - 前記第1の論理状態は論理「1」であり、前記第2の論理状態は論理「0」である、
請求項2に記載のダイ。 - 前記第1の論理状態は論理「0」状態であり、前記第2の論理状態は論理「1」である、
請求項2に記載のダイ。 - 前記複数のデータレーンのクラスタは、16または64のデータレーンを含む、
請求項1に記載のダイ。 - 前記ダイに関する前記データは、前記ダイによって受信されるデータに関するエラー検出のインジケーションを含む、
請求項1から5の何れか一項に記載のダイ。 - 前記ダイに関する前記データは、前記ダイによるクレジットリリースのインジケーションを含む、
請求項1から5の何れか一項に記載のダイ。 - 前記ダイはリタイマである、
請求項1から5の何れか一項に記載のダイ。 - 前記リタイマは、第1のプロトコルを介して前記マルチダイパッケージの第2のダイと通信可能に結合し、前記リタイマは、第2のプロトコルを介して異なるパッケージの第3のダイと通信可能に結合する、
請求項8に記載のダイ。 - マルチダイパッケージで使用するためのダイであって:
ダイ間(D2D)相互接続リンクを介してデータを送信するための物理層(PHY)電気回路、ここで、前記相互接続リンクは、サイドバンドおよびメインバンドを有し、前記メインバンドは、差動クロックレーン、有効レーン、および、複数のデータレーンのクラスタを含む;および、
前記PHY電気回路に結合されたPHYロジック、前記PHYロジックは:
前記PHY電気回路を介して、前記複数のデータレーンのクラスタのうちのあるデータレーン上で8ユニットインターバル(8-UI)データ信号を送信する;および、
前記8ビットデータ信号の送信と同時に前記PHY電気回路を介して、前記有効レーン上で有効信号を送信する、ここで、前記有効信号は、前記8-UIデータ信号の送信中に少なくとも1回、論理状態を変化させる、
を備えるダイ。 - 前記有効信号は、前記8-UIデータ信号期間の4UIの間は論理「1」状態にあり、前記有効信号は、前記8-UIデータ信号期間の別の4UIの間は論理「0」状態にある、
請求項10に記載のダイ。 - 前記有効信号は、前記8-UIデータ信号期間の前記第1の4UIの間は前記論理「1」状態にあり、前記有効信号は、前記8-UIデータ信号期間の第2の4UIの間は前記論理「0」状態にある、
請求項11に記載のダイ。 - 前記有効信号は、前記8-UIデータ信号期間の前記第1、第2、第5および第6のUIの間は前記論理「1」状態にあり、前記有効信号は、前記8-UIデータ信号期間の前記第3、第4、第7および第8のUIの間は前記論理「0」状態にある、
請求項11に記載のダイ。 - 論理状態の変化は、前記有効信号によって搬送されている、前記ダイに関するデータに基づく、
請求項10から13の何れか一項に記載のダイ。 - 前記ダイに関する前記データは、前記ダイによって受信されるデータに関するエラー検出のインジケーションを含む、
請求項14に記載のダイ。 - 前記ダイに関する前記データは、前記ダイによるクレジットリリースのインジケーションを含む、
請求項14に記載のダイ。 - 前記有効信号は、前記8-UIデータ信号の第8のUIの送信中又は後の前記有効信号の論理状態の変化に基づいて、前記8-UIデータ信号の位置をフレーミングするものである、
請求項10から13の何れか一項に記載のダイ。 - 前記複数のデータレーンのクラスタは、16または64のデータレーンを含む、
請求項10から13の何れか一項に記載のダイ。 - 前記ダイはリタイマである、
請求項10から13の何れか一項に記載のダイ。 - 前記リタイマは、第1のプロトコルを介して前記マルチダイパッケージの第2のダイと通信可能に結合し、前記リタイマは、第2のプロトコルを介して異なるパッケージの第3のダイと通信可能に結合する、
請求項19に記載のダイ。 - マルチダイパッケージのダイによって実行される方法であって:
ダイ間(D2D)相互接続リンクの複数のデータレーンのクラスタのうちのあるデータレーン上で8ユニットインターバル(8-UI)データ信号を送信する段階、ここで、前記相互接続リンクは、サイドバンドおよびメインバンドを含み、前記メインバンドは、差動クロックレーン、有効レーン、および、前記複数のデータレーンのクラスタを含む;および、
前記データ信号の送信と同時に、前記有効レーン上で有効信号を送信する段階、ここで、前記有効信号は、前記8-UIデータ信号の最後のUIの送信中又は後の前記有効信号の論理状態の第1の変化に基づいて前記8-UIデータ信号の位置をフレーミングするものであり、前記有効信号は更に、前記8-UIデータ信号の第4のUIの送信後又は中の前記有効信号の論理状態の第2の変化に基づいて、前記ダイに関するデータを示すものである、
を備える方法。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163295183P | 2021-12-30 | 2021-12-30 | |
US63/295,183 | 2021-12-30 | ||
IN202241004437 | 2022-01-27 | ||
IN202241004437 | 2022-01-27 | ||
US17/733,627 | 2022-04-29 | ||
US17/733,627 US20220261308A1 (en) | 2021-12-30 | 2022-04-29 | Valid signal for latency sensitive die-to-die (d2d) interconnects |
PCT/US2022/051154 WO2023129317A1 (en) | 2021-12-30 | 2022-11-29 | Valid signal for latency sensitive die-to-die (d2d) interconnects |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024523097A true JP2024523097A (ja) | 2024-06-28 |
Family
ID=82801238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023564444A Pending JP2024523097A (ja) | 2021-12-30 | 2022-11-29 | マルチダイパッケージで使用するためのダイ、および、マルチダイパッケージのダイによって実行される方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220261308A1 (ja) |
JP (1) | JP2024523097A (ja) |
WO (1) | WO2023129317A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220261308A1 (en) * | 2021-12-30 | 2022-08-18 | Narasimha Lanka | Valid signal for latency sensitive die-to-die (d2d) interconnects |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2817719A4 (en) * | 2012-02-22 | 2015-09-02 | Hewlett Packard Development Co | MULTIPLEXER FOR SIGNALS ACCORDING TO DIFFERENT PROTOCOLS |
DE112015006953T5 (de) * | 2015-09-26 | 2018-06-14 | Intel Corporation | Training einer gültigen lane |
CN112612731A (zh) * | 2015-09-26 | 2021-04-06 | 英特尔公司 | 多芯片封装链路错误检测 |
US20170351640A1 (en) * | 2016-06-03 | 2017-12-07 | Intel Corporation | Standardized retimer |
US11281603B2 (en) * | 2018-08-03 | 2022-03-22 | Kioxia Corporation | Serial interface for semiconductor package |
US20220261308A1 (en) * | 2021-12-30 | 2022-08-18 | Narasimha Lanka | Valid signal for latency sensitive die-to-die (d2d) interconnects |
-
2022
- 2022-04-29 US US17/733,627 patent/US20220261308A1/en active Pending
- 2022-11-29 WO PCT/US2022/051154 patent/WO2023129317A1/en unknown
- 2022-11-29 JP JP2023564444A patent/JP2024523097A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2023129317A1 (en) | 2023-07-06 |
US20220261308A1 (en) | 2022-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11307928B2 (en) | Multichip package link error detection | |
US20240020259A1 (en) | Extending multichip package link off package | |
KR100611268B1 (ko) | 가상 채널 설정을 위한 강화된 일반 입출력 아키텍처 및관련 방법 | |
US9229897B2 (en) | Embedded control channel for high speed serial interconnect | |
US10802995B2 (en) | Unified address space for multiple hardware accelerators using dedicated low latency links | |
US9264368B2 (en) | Chip-to-chip communications | |
US8166227B2 (en) | Apparatus for processing peripheral component interconnect express protocol | |
US10461805B2 (en) | Valid lane training | |
US10230665B2 (en) | Hierarchical/lossless packet preemption to reduce latency jitter in flow-controlled packet-based networks | |
JP2024523097A (ja) | マルチダイパッケージで使用するためのダイ、および、マルチダイパッケージのダイによって実行される方法 | |
US20220271912A1 (en) | Clock phase management for die-to-die (d2d) interconnect | |
WO2022154831A1 (en) | Logical physical layer interface specification support for pcie 6.0, cxl 3.0, and upi 3.0 protocols | |
CN103838691B (zh) | 实现高速数据传输的方法及通用接口芯片 | |
KR101767320B1 (ko) | 링크 계층 신호 동기화 | |
CN116685959A (zh) | 支持pcie 6.0、cxl 3.0和upi 3.0协议的逻辑物理层接口规范 | |
US20220262756A1 (en) | Clock-gating in die-to-die (d2d) interconnects | |
US20230237168A1 (en) | Cxl-cache/mem protocol interface (cpi) latency reduction mechanism | |
US20200244397A1 (en) | Stream identifier lane protection | |
Ibrahim | Chip-to-chip Interface Communication | |
JP2011040965A (ja) | データリンク層処理回路および通信回路 | |
WO2022086798A1 (en) | Repeated in sequence packet transmission for checksum comparison | |
US20130297837A1 (en) | Information transfer device and information transfer method performed by information transfer device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231221 |