JP2024523097A - マルチダイパッケージで使用するためのダイ、および、マルチダイパッケージのダイによって実行される方法 - Google Patents

マルチダイパッケージで使用するためのダイ、および、マルチダイパッケージのダイによって実行される方法 Download PDF

Info

Publication number
JP2024523097A
JP2024523097A JP2023564444A JP2023564444A JP2024523097A JP 2024523097 A JP2024523097 A JP 2024523097A JP 2023564444 A JP2023564444 A JP 2023564444A JP 2023564444 A JP2023564444 A JP 2023564444A JP 2024523097 A JP2024523097 A JP 2024523097A
Authority
JP
Japan
Prior art keywords
die
data
signal
logic
lane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023564444A
Other languages
English (en)
Inventor
ランカ、ナラシムハ
シャーマ、デベンドラ ダス
セシャン、ラクシュミプリヤ
チョーダリー、スワデシュ
ウ、ズオグオ
パスダスト、ジェラルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2024523097A publication Critical patent/JP2024523097A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Information Transfer Systems (AREA)

Abstract

本明細書における実施形態は、マルチダイパッケージのダイに関し、ダイは、ダイ間（Ｄ２Ｄ）相互接続リンクを介して別のダイと結合される。ダイは、Ｄ２Ｄ相互接続リンクのデータレーンを介して他のダイにデータ信号を送信し得る。ダイは更に、データ信号と同時に、Ｄ２Ｄ相互接続リンクの有効レーンを介して、他のダイに有効信号を送信し得る。有効信号は、データ信号の送信中に少なくとも１回、論理状態を変化させ得る。他の実施形態が説明および主張され得る。

Description

［関連出願］
本出願は、２０２１年１２月３０日に出願された、「遅延に敏感なダイ間（Ｄ２Ｄ）相互接続のための基本的および拡張された有効なフレーミング技術」と題する仮特許出願第６３／２９５，１８３号、および、２０２２年１月２７日に出願された、「オンパッケージのダイ間（Ｄ２Ｄ）リタイマ」と題するインド仮特許出願第２０２２４１００４４３７号の優先度を主張している、２０２２年４月２９日に出願された、「遅延に敏感なダイ間（Ｄ２Ｄ）相互接続のための有効信号」と題する米国特許出願第１７／７３３，６２７号の優先度を主張し、それらの内容は参照によりその全体が組み込まれる。
マルチチップパッケージングは、単一のパッケージ内に複数のチップまたはダイが存在することを指す場合がある。マルチチップパッケージングは、複雑な製品の作成におけるパフォーマンスの向上を可能にする技術を指す場合がある。一般に、マルチチップパッケージは、厳しいシステム障害および時間要件を満たすために、低いエラー率で動作する必要がある場合がある。要求される低いビットエラー率および厳しい要件により、単一のパッケージ上の複数の別個のダイが単一のダイのように動作できるようにすることで、ダイの分離が可能になる場合がある。一般に、巡回冗長検査（ＣＲＣ）や再試行などのエラー訂正技術により、依然としてシステム要件を満たしながらビットエラー率の緩和が可能になり得、それにより、リンクが、より高速のデータレートで動作してシステム性能を向上させることが可能になる。
添付図面と併せて以下の詳細な説明によって実施形態を容易に理解することができる。この説明を容易にするために、同様の構成要素には、同様の参照数字を付すものとする。実施形態は例示であって、添付図面の図に限定を加えるものではない。
様々な実施形態による、ダイ間（Ｄ２Ｄ）相互接続を含み得る様々なパッケージを図示する。 様々な実施形態による、ダイ間（Ｄ２Ｄ）相互接続を含み得る様々なパッケージを図示する。 様々な実施形態による、ダイ間（Ｄ２Ｄ）相互接続を含み得る様々なパッケージを図示する。
様々な実施形態による、Ｄ２Ｄ相互接続を含み得るパッケージ間の例示的な通信経路を図示する。
様々な実施形態による、Ｄ２Ｄ相互接続における信号の例示的なタイミング図を図示する。
様々な実施形態による、Ｄ２Ｄ相互接続における信号の代替的且つ例示的なタイミング図を図示する。
様々な実施形態による、Ｄ２Ｄ相互接続における信号の代替的且つ例示的なタイミング図を図示する。
様々な実施形態による、Ｄ２Ｄ相互接続に関する例示的なプロセスを図示する。
様々な実施形態による、Ｄ２Ｄ相互接続に関する代替的且つ例示的なプロセスを図示する。
様々な実施形態による、本開示の様々な態様を実行するのに好適な例示的なコンピューティングシステムを図示する。
本明細書で説明される実施形態は、遅延に敏感なＤ２Ｄ相互接続に有効信号を用いることに向けられた装置、システム、技術または処理を含み得る。具体的には、Ｄ２Ｄ相互接続は、クロックライン、データライン、および有効ラインを含み得、これらはそれぞれ、クロック信号、データ信号、および有効信号を搬送し得る。有効信号は、データ信号の境界を識別するのに用いられ得、それにより、機能トラフィック中（すなわち、データライン経由で送信するデータがあるとき）の適切なデータ送信、または、データラインがアイドル状態のときのクロックゲーティングが可能になる。実施形態は更に、有効エラーの検出を可能にする有効信号のパターンを用いることに関し得る。最後に、実施形態は、データを搬送する有効信号を用いることに関し得る。
以下の説明において、当業者が他の当業者に研究内容を伝えるのに通常使用する用語を用いて、実装例の様々な態様について説明する。しかしながら、本開示の実施形態は、記載される態様のうちの幾つかのみを用いて実施され得ることが当業者には明らかであろう。
説明の目的で、例示的な実装の十分な理解を提供するために、特定の数、材料、及び構成が記載される。本開示の複数の実施形態は、具体的な詳細が無くても実施され得ることは、当業者には明らかであろう。他の事例では、周知の複数の機能は、複数の例示的な実装を不明瞭にしないようにするべく、省略され、または簡略化されている。
以下の詳細な説明において、この一部を形成する添付図面が参照され、そこで全体を通して同様の数表示は同様の部分を示し、実例の実施形態を通じて示され、本開示の主題が実施され得る。他の実施形態が利用されてもよく、本開示の範囲から逸脱することなく、構造上または論理上の変更が行われることがあることが理解されるべきである。従って、以下の詳細な説明は限定的な意味で解釈されるべきではなく、実施形態の範囲は添付の特許請求の範囲およびそれらのなど価物によって定義される。
本開示の目的のため、「Ａおよび／またはＢ」という表現は、（Ａ）、（Ｂ）又は（Ａ及びＢ）を意味する。本開示の目的で、「Ａ，Ｂおよび／またはＣ」という表現は、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）又は（Ａ、Ｂ及びＣ）を意味する。
説明は、上／下、内／外、上方／下方などのような視点に基づく記述を使用する場合がある。かかる説明は、単に考察を容易にするために使用されるものであり、本明細書に記載する実施形態の適用を任意の特定の向きに制限しようとするものではない。
説明は「一実施形態において」または「複数の実施形態において」という表現を使用する場合があるが、これらはそれぞれ、同一または異なる実施形態のうちの１つまたは複数を指し得る。更に、「備える」、「含む」、「有する」などの用語は、本開示の実施形態に対して使用されるとき、同義である。
「結合された」という用語は、その派生語とともに、本明細書で使用され得る。「結合され」は以下のうち１つまたは複数を含むことがある。「結合され」は、２つ以上の要素が直接物理的または電気的に接触していることを意味することがある。しかしながら、「結合され」はまた、２つ以上の要素が間接的に互いに接触しているが、それでもなお互いに協働または相互作用することを意味することがあり、互いに結合されていると言われる要素の間に１つもしくは複数の他の要素が結合または接続されることを意味することがある。「直接結合され」という用語は、２つ以上の要素が直接接触していることを意味することがある。
本明細書において使用される「モジュール」という用語は、１または複数のソフトウェアまたはファームウェアプログラム、組み合わせロジック回路、および／または、説明される機能を提供する他の好適なコンポーネントを実行する、特定用途向け集積回路（ＡＳＩＣ）、電子回路、プロセッサ（共有、専用、またはグループ）、および／または、メモリ（共有、専用、またはグループ）を指し得、その一部であり得、またはそれらを含み得る。
留意されるように、マルチチップパッケージにおいて、ＣＲＣおよび再試行などのエラー訂正技術により、依然としてシステム要件を満たしながらビットエラー率の緩和が可能になり得、それにより、リンクが、より高速のデータレートで動作してシステム性能を向上させることが可能になる。幾つかの実施形態において、ＣＲＣまたは再試行処理の遅延によって、パッケージの１または複数のダイ上のリトライバッファのサイズが決定され得る。従って、リトライバッファを小さくして、それにより、サイズ、コスト、および電力消費の点でリソースを節約できるように、この遅延を低減することが望ましい場合がある。
更に、パッケージ上で、システムは電力に敏感であると考えられ得る。クロックゲーティングは、アイドル状態中（すなわち、データライン上にデータが送信されていないとき）に消費される電力を削減できる１つの技術であり得る。データを正確にフレーミングする（すなわち、データ送信の境界を識別する）ことは、クロックゲーティングに必要な要素であり得る。
前に留意されたように、本明細書における実施形態は、これらの複数の目標のうちの１または複数を達成するべく有効信号を用いることに関し得る。具体的には、有効信号は、データ信号をフレーミングすることに、および／または、いつエラーおよびデータ送信が存在するのかを識別することに、用いられ得る。更に、有効信号は、エラーインジケーション、電力状態の開始または終了などのようなタイムクリティカルなメッセージにおける往復遅延を低減するのに役立ち得る。
これらの特徴のうちの１または複数の結果として、実施形態は様々な利点を提供し得る。具体的には、実施形態は、効果的なクロックゲーティングに起因してパッケージの電力消費を低減することを可能にし得る。実施形態は更に、リトライバッファを小さくすることを可能にし得、これは、パッケージ上のより低い電力および／または面積要件を提供し得る。更に、実施形態は、異なる電力状態への又はからの、より短い開始または終了遅延を可能にし得る。他の利点は追加的に又は代替的に存在し得る。
図１ａ、１ｂおよび１ｃ（集合的に「図１」）は、様々な実施形態による、ダイ間（Ｄ２Ｄ）相互接続を含み得る様々なパッケージを図示する。
具体的には、図１ａは、複数のダイ１０５を含み得る例示的なパッケージ１００ａを図示する。ダイは、例えば、プロセッサ、マルチコアプロセッサ、メモリ、リタイマ、および／または、その他の要素であり得、それらに関し得、またはそれらを含み得る。幾つかの実施形態において、パッケージ上の両方のダイ１０５が同じタイプの要素であり得る（例えば、両方のダイ１０５がプロセッサであり得る）が、他の実施形態では、ダイ１０５は互いに異なるタイプであり得る。ダイ１０５は、複数の相互接続１２０によってパッケージ基板１１０と結合され得る。パッケージ基板１１０は、例えば、プリント回路基板、マザーボード、または、その他のタイプの基板であり得る。相互接続１２０は、例えば、ボールグリッドアレイのバンプ、ピングリッドアレイのピン、または、その他のタイプの相互接続であり得る。複数のダイ１０５は、１または複数の導体要素１１５によって通信可能に結合され得る。導体要素１１５は、例えば、マイクロストリップ、ストリップライン、トレース、ビア、または、その他のタイプの導体要素であり得、それらを含み得、または、それらの一部であり得る。
実施形態において、複数の導体要素１１５のうちの１または複数は、Ｄ２Ｄ相互接続リンクの一部であり得る。Ｄ２Ｄ相互接続リンクは、クロックレーン、有効レーン、および、データレーンのクラスタを含み得る。具体的には、図１ａの実施形態などの、幾つかの実施形態において、データレーンのクラスタは、データが送信され得る１６個のデータレーンを含み得る。図１ｂまたは１ｃの実施形態などの、幾つかの実施形態において、データレーンのクラスタは、データが送信され得る６４個のデータレーンを含み得る。幾つかの実施形態において、データレーンの「クラスタ」は追加的に又は代替的に、「モジュール」と称され得る。
幾つかの実施形態において、Ｄ２Ｄ相互接続の複数のレーンのうちの異なる幾つかは、複数の導体要素１１５のうちの異なる幾つかのもの上にあり得る。他の実施形態において、Ｄ２Ｄ相互接続の複数のレーンのうちの１または複数は、複数の導体要素１１５のうちの同じもの上にあり得る（例えば、同じ導体要素１１５上に多重化され得る）。
図１ｂは、代替的且つ例示的なパッケージ１００ｂを図示する。パッケージ１００ｂは、パッケージ１００ａのそれらと類似の様々な要素を含み得、それらの説明は、簡略さ及び明確さのために、ここでは繰り返されない。パッケージ１００は、複数の相互接続１２１によってパッケージ基板１１０と結合されているインターポーザ１２５を含み得る。ダイ１０５は、相互接続１２０によってインターポーザ１２５と結合され得る。インターポーザ１２５は、パッケージ基板１１０などの基板であり得るが、他の実施形態では、インターポーザ１２５は、異なるタイプの基板であり得又はそれを含み得る。概して、インターポーザ１２５は、パッケージ基板１１０のピッチよりも小さいピッチでダイ１０５と結合するよう構成された基板であり得る。幾つかの実施形態において、インターポーザ１２５は、チップ・オン・ウエハ・オン・サブストレート（ＣｏＷｏＳ）構造と称され得る。幾つかの実施形態において、相互接続１２０は、相互接続１２１と同じタイプであり得る（例えば、相互接続は両方共、ボールグリッドアレイまたはピングリッドアレイの要素であり得る）が、他の実施形態では、相互接続１２０は、相互接続１２１とは異なる形態であり得る。
図１ｃは、代替的且つ例示的なパッケージ１００ｃを図示する。パッケージ１００ｃは、パッケージ１００ａのそれらと類似する様々な要素を含み得、それらの説明は、簡略さ及び明確さのために、ここでは繰り返されない。パッケージは、パッケージ基板１１０内に位置付けられるブリッジ１３０を含み得る。幾つかの実施形態において、ブリッジ１３０は、シリコンブリッジであり得る。この実施形態では、導体要素１１５は、少なくとも部分的にブリッジ１３０を通って配線され得る。概して、ブリッジ１３０は、複数のルーティング層を含み得、これは、パッケージの様々なダイ間の複数の接続が通信可能に結合されることを可能にする。
図１に図示される様々な実施形態は、本明細書での検討のための、高レベルの例示的な実施形態として意図されていることが理解されよう。様々な要素の特定のサイズまたは相対的なサイズは、現実世界の物理的な比率を示すものではなく、むしろ、説明および検討のために意図されている。更に、要素の数、例えばダイ１０５、相互接続１２０、または導体要素１１５の数も、異なる実施形態では同様に変化し得る。更に、異なる実施形態が組み合わされ得る。例えば、幾つかの実施形態において、ブリッジ１３０はインターポーザ１２５内に存在し得る。
図２は、様々な実施形態による、Ｄ２Ｄ相互接続を含み得る複数のパッケージ間の例示的な通信経路を図示する。具体的には、図２は、パッケージ２０５ａおよび２０５ｂを図示しており、これらはそれぞれ、パッケージ１００ａ、１００ｂ、１００ｃのうちの１つ、または図１を参照して説明されたその他のパッケージと同様であり得る。パッケージ２０５ａは、ダイ２１５ａおよびダイ２２０ａを含み得る。同様に、パッケージ２０５ｂは、ダイ２１５ｂおよびダイ２２０ｂを含み得る。ダイ２１５ａ、２１５ｂ、２２０ａ、および２２０ｂは、上述の複数のダイ１０５のうちの１つと同様であり得る。幾つかの実施形態において、ダイ２１５ａおよび２１５ｂは、プロセッサ、メモリ、または、その他のタイプのダイ、などのダイであり得る。ダイ２２０ａおよび２２０ｂは、リタイマであり得る。
本明細書での検討のために、リタイマは、同じパッケージ上のダイと別のパッケージ上のダイとの間で信号を受信し、その信号のデータおよびクロック情報を識別し、その後、必要に応じて信号を再送信するよう構成されたダイであり得る。例えば、リタイマ２２０ａは、相互接続２１０を介してパッケージ２０５ｂからデータ信号を受信し得る。相互接続２１０を介する送信によって、信号にノイズおよび／またはエラーが挿入される可能性がある。リタイマ２２０ａは、信号のデータおよびクロック情報を識別し、クロック情報およびデータのうちの一方又は両方からノイズまたはエラーを除去し、その後、信号をダイ２１５ａに再送信するよう構成され得る。具体的には、リタイマ２２０ａは、Ｄ２Ｄ相互接続リンクのメインバンド２２５およびサイドバンド２３０によってダイ２１５ａと通信可能に結合され得る。すなわち、相互接続リンクは、メインバンド２２５およびサイドバンド２３０を含むＤ２Ｄ相互接続リンクと称され得る。
幾つかの実施形態において、メインバンド２２５およびサイドバンド２３０から形成される相互接続リンクは、相互接続リンク２１０とは異なるプロトコルに従う相互接続リンクであり得る。本明細書での検討は、パッケージ２０５ｂからダイ２１５ａへのデータの再送信に関連して提供されるが、幾つかの実施形態において、リタイマ２２０ａは、ダイ２１５ａからパッケージ２０５ｂへ信号を再送信するよう構成されてもよいことに留意されたい。更に、幾つかの実施形態において、リタイマ２２０ａは、相互接続２１０またはメインバンド２２５を介して受信された信号に対して何らかの形式のエラー訂正または検証を実行するよう構成され得る。例えば、幾つかの実施形態において、リタイマ２２０ａは、前方誤り訂正（ＦＥＣ）、巡回冗長検査（ＣＲＣ）、データ確認応答、またはその他のエラー訂正のうちの１または複数を実行するよう構成され得る。
本明細書において使用されるように、メインバンド２２５は、Ｄ２Ｄ相互接続のメインデータパスを構成する接続であり得る。メインバンドには、転送クロックレーン、有効レーン、および、リンクごとにＮレーンのデータが含まれ得る。幾つかの実施形態において、例えば、パッケージ１００ｂまたは１００ｃにおいて、Ｎは６４であり得る。幾つかの実施形態において、例えばパッケージ１００ａにおいて、Ｎは１６であり得る。幾つかの実施形態において、追加のレーン（例えば、第２の有効レーン、第２のクロックレーンなど）が存在し得ることに留意されたい。
サイドバンド２３０は、リンクトレーニングのためのバックチャネルを提供するデータインタフェースであり得る。サイドバンド２３０は更に、リンクパートナーのレジスタへのアクセス（例えば、リタイマ２２０ａによるダイ２１５ａのレジスタへのアクセス、またはその逆）を可能にし得る。サイドバンド２３０は、各方向の転送クロックレーンおよびデータレーンで構成し得、メインバンド２２５の速度に拘わらず、固定のクロック速度（例えば、８００メガヘルツ（ＭＨｚ）程度のクロック速度）を有し得る。
ダイ２１５ａ／２１５ｂおよびリタイマ２２０ａ／２２０ｂは、Ｄ２Ｄ相互接続２３０のメインバンド２２５およびサイドバンドを介して様々な信号を送信または受信するよう構成されたサイドバンドＰＨＹ層回路２４０、メインバンドＰＨＹ層回路２４５、およびＰＨＹ層ロジック２３５などの物理層（ＰＨＹ）コンポーネントを含み得る。メインバンドＰＨＹ層回路２４５および／またはサイドバンドＰＨＹ層回路２４０は、アナログフロントエンド（ＡＦＥ）などの電気回路を含み得、それぞれメインバンド２２５およびサイドバンド２３０を介して１または複数のデータ信号を送信または受信するよう構成され得る。具体的には、メインバンドＰＨＹ層回路２４５は、上述のようにデータレーン、有効レーンおよび転送クロックレーンのクラスタを介してデータ信号を送信および／または受信し得る。サイドバンドＰＨＹ層回路２４０は、上述のように、サイドバンド２３０を介してサイドバンド信号を送信および／または受信し得る。幾つかの実施形態において、回路２４０／２４５は、クロッキング、先入れ先出し（ＦＩＦＯ）バッファリング、信号のシリアル化／逆シリアル化（ＳＥＲＤＥＳ）などの追加機能を実行し得る。
ＰＨＹ層ロジック２３５は、回路２４０／２４５の動作を制御し、回路２４０／２４５とＤ２Ｄインタフェース（図示せず）などのインタフェースとの間でデータ処理／転送を実行するよう構成され得る。具体的には、ロジック２３５は、メインバンド２２５およびサイドバンド２３０のうちの一方又は両方のリンクトレーニング、レーン修復、レーン反転スクランブル／スクランブル解除などの動作を実行し得る。
回路２４０／２４５またはロジック２３５の単一のインスタンスのみがそれぞれのダイ２１５ａ／２１５ｂまたはリタイマ２２０ａ／２２０ｂ上に図示されているが、他の実施形態では、ダイまたはリタイマは、それぞれのメインバンド回路２４５およびサイドバンド回路２４０を各々が有する複数のＰＨＹ層ロジック２３５を有し得ることに留意されたい。同様に、ダイ２１５ａなどのダイは、それぞれのメインバンドおよび／またはサイドバンドを介して複数の他のダイと結合され得、または、２つのダイは、複数のメインバンドおよび／またはサイドバンドと結合され得る。これらのカップリングの特定の構成は、様々なパッケージが適用されるユースケースに基づき得る。
図３は、様々な実施形態による、Ｄ２Ｄ相互接続における信号の例示的なタイミング図を図示する。具体的には、図３は、信号と、メインバンド２２５などの、Ｄ２Ｄ相互接続のメインバンドとの例示的なタイミング図を図示する。留意されるように、メインバンド２２５は、クロックレーン３０５、有効レーン３１０およびデータレーン３１５を含み得る。データレーン３１５上の信号は、８ユニットインターバル（ＵＩ）データ信号３２０内のバイトデータの形式であり得る。８－ＵＩデータ信号３２０内のバイトデータのそれぞれは８ビットを含み得、各ビットは個別のＵＩ上で送信され得る。概して、各ＵＩは、クロックレーン３０５の振動に対応し得る。すなわち、第１のＵＩはクロックレーン３０５上のハイ信号に対応し得、第２のＵＩはクロックレーン３０５上のロー信号に対応し得る、などである。
図４は、様々な実施形態による、Ｄ２Ｄ相互接続における信号の代替的且つ例示的なタイミング図を図示する。具体的には、図４は、信号と、メインバンド２２５などの、Ｄ２Ｄ相互接続のメインバンドとの例示的なタイミング図を図示する。メインバンドは、クロックレーン４０５、有効レーン４１０およびデータレーン４１５を含み得、これらはそれぞれ、クロックレーン３０５、有効レーン３１０およびデータレーン３１５と同様であり得る。バイトデータがデータレーン４１５上のデータ信号４２０において送信され得、これは上述のデータ信号３２０と同様であり得る。具体的には、留意されるように、各データ信号４２０は、８－ＵＩデータ信号４２０のそれぞれのＵＩ上で送信される８ビット４３０を含み得る。各ビット４３０は、ライン４２５で示されるように、クロックレーン４０５上のクロック信号の立ち上がりエッジまたは立ち下がりエッジに対応し得る。
図５は、様々な実施形態による、Ｄ２Ｄ相互接続における信号の代替的且つ例示的なタイミング図を図示する。図５は概して、図３と同様であり得る。具体的には、図５は、データ信号５２０においてバイトデータを送信するべく、クロックレーン５０５、有効レーン５１０およびデータレーン５１５を含み得、これらはそれぞれ、要素３０５、３１０、３１５および３２０と同様であり得る。図５に関して参照され得るように、および、図３と比較すると、有効レーン５１０上の有効信号は、４ＵＩごとよりも頻繁に切り替わり得る。例えば、図５において、有効レーン５１０上の有効信号は、２ＵＩごとに状態を切り替え得る。幾つかの実施形態において、有効信号の切り替えは、データが有効レーン５１０上で転送されていることを示し得る。以下で更に説明されるように、そのようなデータは、サイドバンド２３０が適切でない可能性がある、遅延に敏感なデータであり得る。
本明細書の実施形態の検討のために図３に戻ると（ただし、このような検討は図４および／または５の実施形態にも同様に適用され得る）、有効レーン３１０上の有効信号の１つの目的は、データ信号３２０をフレーミングすることであり得る。すなわち、図３に参照されるように、有効レーン３１０上の有効信号は、４ＵＩの間にアサートされ得（例えば、論理値「１」に対応し得る「ハイ」状態に設定され得）、その後、４ＵＩの間にデアサートされ得る（例えば、論理値「０」に対応し得る「ロー」状態に設定され得る)。有効レーン３１０上の有効信号の振動を追跡することによって、受信機は、データレーン３１５上のデータ信号３２０の始まりと終わりを識別することが可能になり得る。このようにして、データ信号がデータレーン３１５上で送信される特定のプロトコルを受信機が知る必要がなく、様々なモード（例えば、相互接続２１０のプロトコルに従ったモード、フリットモード、またはその他のモード）がサポートされ得る。
幾つかの実施形態において、有効レーン３１０は２つのモードのうちの１つで動作し得る。そのようなモードは、本明細書において、「基本」モードおよび「拡張」モードと称され得る。
基本モードでは、受信機は、８ＵＩごとの境界で（例えば、データ信号３２０の境界で）、有効信号のある１つの状態から別のものへ（例えば、ロー状態からハイ状態へ、または論理「０」から論理「１」へ）の遷移を探し得る。有効信号フレーミングエラーは、有効信号が８ＵＩ境界内で何れかの状態にあるＵＩの数をカウントすることによって検出され得る。特定の状態（例えば論理「１」）にあるＵＩの遷移およびカウントの組み合わせを使用して、有効信号フレーミングエラーを検出し得る。具体的には、有効信号が第１の状態にあるＵＩの数は、８ＵＩ境界内で有効信号が第２の状態にあるＵＩの数と等しくなければならない。有効信号が第１の状態にあるＵＩの数が、有効信号が第２の状態にあるＵＩの数と同じではないならば、次にこれは、有効信号が８－ＵＩデータ信号３２０と整列していないフレーミングエラーを示し得る。
拡張モードでは、有効レーン３１０上の有効信号は、データレーン３１５のデータ信号をフレーミングすること以外の追加のデータを含み得る。具体的には、メインバンド相互接続リンクの受信機は、上述のように、ある１つの状態から別の状態へ（例えば、ロー状態からハイ状態へ、または、論理「０」から論理「１」へ）の遷移に基づいてデータバイトを識別し得る。受信機は更に、有効信号が第１の状態および第２の状態にあるＵＩを識別し得る。ＵＩは、ｂ０－ｂ７の番号を付けられ得る。ｂ０、ｂ２、ｂ４およびｂ６のＵＩは、「偶数」ＵＩとして識別され得、ｂ１、ｂ３、ｂ５およびｂ７のＵＩは、「奇数」ＵＩとして識別され得る。偶数ＵＩで有効信号がある１つの状態（例えば、ハイまたは論理「１」状態）にあるＵＩの数が、奇数ＵＩで有効信号がその状態にあるＵＩの数と同じならば、次に受信機は、有効信号がデータ信号３２０を正しくフレーミングしていることを識別し得る。偶数ＵＩで有効信号がその状態にあるＵＩの数が、奇数ＵＩで有効信号がその状態にあるＵＩの数と異なるならば、次に受信機は、フレーミングエラーが存在することを識別し得る。表１は、ＵＩ ｂ０－ｂ７の拡張モードで動作する有効信号の可能な値を示す：
Figure 2024523097000002
 参照され得るように、様々な値が可能であり得る。例えば、図３および４は、値「１１１１００００」を持つ有効信号を図示し得る。例えば、図５は、値「１１００１１００」を持つ有効信号を図示し得る。
幾つかの実施形態において、有効信号内にエンコードされるデータは、パッケージの２つのダイ間で送信される遅延に敏感なデータに関し得る。具体的には、そのようなデータは、データレーン３１５上に既存のデータが存在することに起因して、そのレーン上で送信することが可能ではない可能性があるが、相互接続リンクの比較的遅いサイドバンドの遅延により、データに望ましくない遅延が導入され得る。そのようなデータは、例えば、エラー確認応答／否定応答（ＡＣＫ／ＮＡＣＫ）またはその他のタイプのデータに関し得る。
具体的には、幾つかの実施形態において、リタイマ２２０ａまたは２２０ｂなどのリタイマのクレジットリリース、および／または、エラーＡＣＫ／ＮＡＣＫに関し得る。例えば、リタイマ２２０ａなどのリタイマは、メインバンド２２５の有効レーンを使用してＡＣＫ／ＮＡＣＫ信号をダイ２１５ａに送信するよう構成され得る。ＡＣＫ／ＮＡＣＫ信号は、リタイマ２２０ａがダイ２１５ａからのデータを成功裏に受信および復号したか（ＡＣＫ）、または、ダイ２１５ａからのデータを受信せず成功裏に復号しなかったか（ＮＡＣＫ）、をダイ２１５ａに示し得る。追加的に又は代替的に、メインバンド２２５の有効レーン上の信号は、クレジットリリースに関し得る。本明細書において使用されるように、クレジットリリースは、リタイマ２２０ａがダイ２１５ａから追加のデータを受信する能力を有するという、リタイマ２２０ａによるインジケーションを指し得る。以下の表２は、有効レーン上でＡＣＫ／ＮＡＣＫおよび／またはクレジットリリースをシグナリングするために使用され得る、可能なエンコーディングを示す。表２の幾つかのエンコーディングは、表１に関して図示されたエンコーディングと重複し得ることに留意されたい。更に、そのようなエンコーディングは、非網羅的な例として意図されており、他の実施形態には追加的／代替的なエンコーディングが存在し得ることが、理解されるであろう。
Figure 2024523097000003
 ＡＣＫ／ＮＡＣＫおよび／またはクレジットリリース情報がより小さな遅延で送信されることを可能にすることによって、リタイマ、具体的にはリタイマの１または複数のバッファを小さくすることができ、これは、データＡＣＫ／ＮＡＣＫが遅延を増大させた場合に、バッファが、そうでなければ存在し得るデータほど多くのデータを格納することを要求されない可能性があるためである。バッファのサイズを低減することによって、パッケージ全体のコストおよび／またはスペースが節約されることになり得る。他の実施形態において、有効信号上のデータは、パッケージ上のダイ、または、その他の遅延に敏感なメッセージ、のうちの一方又は両方に関する電力管理開始／終了メッセージに関し得る。
幾つかの実施形態において、要求されるエンコードの数が少ないならば、ハミング距離に基づいて選択が行われて追加の有効なエラー保護を提供できる。具体的には、エンコードの数は、表１または２において参照され得る。表１および／または２における複数のエンコーディングの全てが情報交換目的で必要とされないならば、次に、これらのエンコーディングのサブセット（例えばより少ないもの）が様々な実施形態で使用され得る。どのエンコーディングを使用するか除外するかを選択する１つの方法は、選択された様々なエンコーディング間のハミング距離を最大化することであり得る。本明細書において使用されるように、ハミング距離は、任意の２つのエンコーディング間の、（例えば、一方のエンコードがＵＩ ０で「１」の値を有し、他方のエンコードがＵＩ ０で「０」の値を有するならば）対応するＵＩ間の相違点の数を指し得る。他の実施形態では、使用されるエンコーディングのサブセットを識別または選択するために、異なる技術、アルゴリズム、および／または、処理を使用し得ることが理解されるであろう。
図６は、様々な実施形態による、Ｄ２Ｄ相互接続に関する例示的なプロセス６００を図示する。プロセス６００は、例えば、システム８００（例えばコンピューティングデバイス）によって実行され得る。より具体的には、プロセス６００は、例えば、複数のマルチダイパッケージ１００ａ、１００ｂ、１００ｃ、２０５ａ、２０５ｂなどのうちの１つのようなマルチダイパッケージのＰＨＹロジック（例えば、ＰＨＹロジック２３５、より具体的には、リタイマ２２０ａまたは２２０ｂのうちの１つなどのリタイマのＰＨＹロジック）によって実行され得る。前に留意されたように、パッケージは、メインバンドＰＨＹ層回路２４５などのＰＨＹロジックおよびＰＨＹ電気回路を含み得る。ＰＨＹ電気回路は、メインバンド２２５およびサイドバンド２３０に関して説明した相互接続リンクなどのダイ間（Ｄ２Ｄ）相互接続リンクを介してデータを送信するよう構成され得る。前に留意されたように、メインバンドは、差動クロックレーン、有効レーン、および、複数のデータレーンのクラスタ、を含み得る。
プロセス６００は、６０５において、ＰＨＹ電気回路を介して、複数のデータレーンのクラスタのうちのあるデータレーン上で８ユニットインターバル（８－ＵＩ）データ信号を送信することを含み得る。そのようなデータ信号は、例えば、上述のようにデータレーン３１５上のデータ信号３２０であり得る。
プロセス６００は更に、６１０において、ＰＨＹ電気回路を介して、データ信号の送信と同時に、有効レーン上の有効信号を送信することを含み得る。そのような有効信号は、例えば、上述のように有効レーン３１０上の図示された有効信号であり得る。前に留意されたように、有効信号は、８－ＵＩデータ信号の位置をフレーミングするのに使用され得る。追加的に又は代替的に、有効信号は、８－ＵＩデータ信号中の有効信号の論理状態における少なくとも１つの変化に基づいて、ダイに関するデータを示し得る。例えば、前に留意されたように、有効信号の論理状態における変化に基づいて、有効信号は、複数のリタイマ２２０ａ／２２０ｂのうちの１つなどのリタイマに関するデータを示し得る。有効信号の論理状態における他の変化は、上記の表１または２に関して前に説明されたようなデータを示すのに使用され得る。
図７は、様々な実施形態による、Ｄ２Ｄ相互接続に関する代替的且つ例示的なプロセス７００を図示する。プロセス６００は、例えば、システム８００（例えばコンピューティングデバイス）によって実行され得る。より具体的には、プロセス６００は、例えば、複数のマルチダイパッケージ１００ａ、１００ｂ、１００ｃ、２０５ａ、２０５ｂなどのうちの１つのようなマルチダイパッケージのＰＨＹロジック（例えば、ＰＨＹロジック２３５、具体的には、リタイマ２２０ａまたは２２０ｂのうちの１つなどのリタイマのＰＨＹロジック）によって実行され得る。前に留意されたように、パッケージは、メインバンドＰＨＹ層回路２４５などのＰＨＹロジックおよびＰＨＹ電気回路を含み得る。ＰＨＹ電気回路は、メインバンド２２５およびサイドバンド２３０に関して説明した相互接続リンクなどのダイ間（Ｄ２Ｄ）相互接続リンクを介してデータを送信するよう構成され得る。前に留意されたように、メインバンドは、差動クロックレーン、有効レーン、および、複数のデータレーンのクラスタ、を含み得る。
プロセス７００は、７０５において、複数のデータレーンのクラスタのうちのあるデータレーン上で８ユニットインターバル（８－ＵＩ）データ信号を送信することを含み得る。そのようなデータ信号は、例えば、上述のようにデータレーン３１５上のデータ信号３２０であり得る。
プロセス７００は更に、７１０において、８ビットデータ信号の送信と同時に、有効レーン上の有効信号を送信することを含み得る。そのような有効信号は、例えば、上述のように有効レーン３１０上の図示された有効信号であり得る。例えば、表１または２、または、図３から５に関して前に留意されたように、有効信号は、８－ＵＩデータ信号の送信中に少なくとも１回、論理状態を変化させ得る。
図６および７を参照して説明された動作は、必ずしも説明された順序で生じない可能性があることが理解されるべきである。例えば、特定の要素が説明とは異なる順序で生じ得たり、互いに同時に生じ得たり、などである。幾つかの実施形態において、プロセス６００または７００は、図示または説明されたよりも多くの又は少ない要素を含み得る。プロセス６００および７００は図３を参照して説明されるが、そのような説明は図４および５のうちの１または複数、または本明細書のその他の実施形態にも同様に適用できることも理解されよう。
図８は、様々な実施形態による、本開示の複数の態様を実行するべく使用するのに好適な例示的なコンピューティングデバイス８００を図示する。例えば、例示的なコンピューティングデバイス８００は、図１から７のうちの１または複数、および／または、本明細書で説明されるその他の図、機能または実施形態に関連付けられた機能を実装するのに好適であり得る。
示されるように、コンピューティングデバイス８００は、各々が１または複数のプロセッサコアを有する１または複数のプロセッサ８０２、および、システムメモリ８０４を備え得る。プロセッサ８０２は、任意のタイプのユニコアプロセッサまたはマルチコアプロセッサを含み得る。各プロセッサコアは、中央処理装置（ＣＰＵ）および１または複数のレベルのキャッシュを含み得る。プロセッサ８０２は、集積回路として実装され得る。コンピューティングデバイス８００は、（ディスケット、ハードドライブ、揮発性メモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ））、コンパクトディスクリードオンリメモリ（ＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、などのような）大容量ストレージデバイス８０６を含み得る。概して、システムメモリ８０４および／または複数の大容量ストレージデバイス８０６は、揮発性及び不揮発性メモリ、光学、磁気および／またはソリッドステート大容量ストレージなどを含むが、これらに限定されない、任意のタイプの一時的および／または永続的なストレージであってよい。揮発性メモリは、スタティックおよび／またはダイナミックランダムアクセスメモリを含み得るが、これらに限定されない。不揮発性メモリは、電気的に消去可能なプログラム可能なリードオンリメモリ、相変化メモリ、抵抗メモリなどを含み得るが、これらに限定されない。
幾つかの実施形態において、様々なプロセッサ８０２、および／または、その他の要素（例えば、メモリ８０４）は、図１ａから１ｃまたは図２に関して説明した複数のパッケージのうちの１つなどの、マルチダイパッケージ内のダイとして実装され得る。
コンピューティングデバイス８００は更に、ディスプレイ、キーボード、カーソル制御装置、リモコン、ゲームコントローラ、撮像装置、撮像するために使用される１または複数の３次元カメラなどのような入出力（Ｉ／Ｏ）デバイス８０８、および、（ネットワークインタフェースカード、モデム、赤外線受信機、無線受信機（例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標））などのような）通信インタフェース８１０を含み得る。Ｉ／Ｏデバイス８０８は、３次元カメラまたはユーザデバイスとの通信接続に好適であり得る。幾つかの実施形態において、ユーザデバイスとして使用される場合のＩ／Ｏデバイス８０８は、カメラによって撮影される画像を受信する機能を実装するのに必要なデバイスを含み得る。
通信インタフェース８１０は、モバイル通信用グローバルシステム（ＧＳＭ（登録商標））、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサル移動体通信システム（ＵＭＴＳ）、ハイ・スピード・パケット・アクセス（ＨＳＰＡ）、発展型ＨＳＰＡ（Ｅ－ＨＳＰＡ）、または、ロングターム・エボリューション（ＬＴＥ）ネットワークに準拠してデバイス８００を動作させるよう構成され得る通信チップ（図示せず）を含み得る。通信チップは、また、拡張データＧＳＭ（登録商標）エボリューション（ＥＤＧＥ）、ＧＳＭ（登録商標）ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、ユニバーサル地上無線アクセスネットワーク（ＵＴＲＡＮ）、または進化型ＵＴＲＡＮ（Ｅ－ＵＴＲＡＮ）に準拠して動作するよう構成されていてもよい。複数の通信チップは、符号分割多元接続（ＣＤＭＡ）、時分割多元接続（ＴＤＭＡ）、デジタル強化コードレス電気通信（ＤＥＣＴ）、エボリューション－データ・オプティマイズド（ＥＶ－ＤＯ）、それらの派生物、並びに、３Ｇ、４Ｇ、５Ｇ及びそれ以降の世代として指定される任意の他の無線プロトコルに準拠して動作するように構成されてよい。通信インタフェース８１０は、他の実施形態では他のワイヤレスプロトコルに準拠して動作し得る。
上述のコンピューティングデバイス８００要素は、１または複数のバスを表し得るシステムバス８１２を介して互いに結合され得る。複数のバスの場合、それらは１または複数のバスブリッジ（不図示）によりブリッジされてよい。これらの要素の各々は、当技術分野で知られている、その従来の機能を実行してよい。特に、システムメモリ８０４および大容量ストレージデバイス８０６は、概して計算ロジック８２２として示され、図１から７および／または本明細書で説明されるその他の図、機能、または、実施形態と関連付けられた動作および機能を実装するプログラミング命令の作業コピーおよび永久コピーを格納するために使用され得る。計算ロジック８２２は、プロセッサ８０２によってサポートされるアセンブラ命令、または、そのような命令にコンパイルされ得る高級言語によって実装され得る。
プログラミング命令の永久コピーは、例えば、コンパクトディスク（ＣＤ）などの配信媒体（図示せず）を介して、または、（配信サーバ（図示せず）から）通信インタフェース８１０を介して、工場または現場の大容量ストレージデバイス８０６に配置されてもよい。
様々な実施形態は、上述の接続形（および）（例えば、「および」は、「および／または」であってよい）に説明された複数の実施形態の代替的な（または）複数の実施形態を含む、複数の上述の実施形態の任意の適切な組み合わせを含んでよい。更に、幾つかの実施形態は、実行されると上述の実施形態のいずれかの作用をもたらす命令が格納された、１つまたは複数の製品（例えば、非一時的コンピュータ可読媒体）を含んでもよい。更に、幾つかの実施形態は、上述の実施形態の様々な動作を実施するための任意の好適な手段を有する、装置またはシステムを含んでもよい。
図示された実施形態の上記の説明は、要約において説明された内容を含めて、網羅的であること、または、実施形態を開示された正確な形態に限定すること、を意図されていない。特定の実施形態を例示の目的で本明細書に記載しているが、関連技術分野の当業者が認識するように、実施形態の範囲で様々な等価の修正が可能である。
これらの修正は、上記の詳細な説明を考慮して実施形態に対して行うことができる。以下の特許請求の範囲で使用する用語は、実施形態を、明細書および特許請求の範囲に開示する特定の実装に限定するものと解釈されるべきではない。それよりもむしろ、本発明の範囲は、確立されたクレーム解釈の原則にしたがって解釈されるべきである、以下の特許請求の範囲によって全体的に決定されるべきである。
［複数の例］
例１は、電子デバイスの１または複数のプロセッサによって実行される方法を備え、方法は：１または複数のプロセッサによって、電子デバイスの相互接続リンク上で送信されるデータをフレーミングするのに使用される有効信号を識別する段階；１または複数のプロセッサによって、有効信号を監視して、有効信号の１または複数のパラメータを識別する段階；および、有効信号のパラメータに基づいて、１または複数のプロセッサによって、有効信号にエラーが存在するかどうかを検出する段階、を備える。
例２は例１の方法、および／または、本明細書におけるその他の例を含み、データ転送には、第１のフリットモードに関する第１の８ビットデータパケット、および、第２のフリットモードに関する第２の８ビットデータパケットが含まれ得る。
例３は例１－２の何れかの方法、および／または、本明細書におけるその他の例を含み、リンクは、チップレット・エクスプレス相互接続（ＣＸｉ）リンクである。
例４は例１－３の何れかの方法、および／または、本明細書におけるその他の例を含み、有効信号を監視する段階は、８－ＵＩ境界を超えて有効信号を監視する段階を有する。
例５は例１－４の何れかの方法、および／または、本明細書におけるその他の例を含み、有効信号のパラメータは、有効信号が基本モードまたは拡張モードの何れで動作しているか、である。
例６は例５の方法、および／または、本明細書におけるその他の例を含み、有効信号が基本モードで動作しているならば、有効信号は、４ＵＩの間にアサートされ、４ＵＩの間にデアサートされる。
例７は例５の方法、および／または、本明細書におけるその他の例を含み、有効信号にエラーが存在するかどうかを検出する段階は、有効信号が８－ＵＩ境界ごとに０状態から１状態への遷移を有するかどうかを検出する段階を有する。
例８は例５の方法、および／または、本明細書におけるその他の例を含み、有効信号が基本モードで動作しているならば、有効信号にエラーが存在するかどうかを検出する段階は、８－ＵＩ境界ごとに１状態のＵＩの数を検出する段階を有する。
例９は例５の方法、および／または、本明細書におけるその他の例を含み、有効信号が拡張モードで動作しているならば、有効信号にエラーが存在するかどうかを検出する段階は、８－ＵＩ境界ごとに、１状態のＵＩの数および０状態のＵＩの数を検出する段階を有する。
例１０は例５の方法、および／または、本明細書におけるその他の例を含み、有効信号が拡張モードで動作しているならば、有効信号には付加情報がオーバーロードされる。
例１１は例１０の方法、および／または、本明細書におけるその他の例を含み、付加情報は、エラー確認応答／否定応答（ＡＣＫ／ＮＡＣＫ）、電力管理の開始または終了、または、その他の遅延に敏感なメッセージに関する。
例１２は例５の方法、および／または、本明細書におけるその他の例を含み、有効信号が基本モードまたは拡張モードの何れで動作しているかは、要求されるエンコーディングの数に基づく。
例１３は例５の方法、および／または、本明細書におけるその他の例を含み、有効信号が基本モードまたは拡張モードの何れで動作しているかは、ハミング距離に基づく。
例１４は、マルチダイパッケージで使用するためのダイを含み、ダイは：ダイ間（Ｄ２Ｄ）相互接続リンクを介してデータを送信するための物理層（ＰＨＹ）電気回路、ここで、相互接続リンクは、サイドバンドおよびメインバンドを有し、メインバンドは、差動クロックレーン、有効レーン、および、複数のデータレーンのクラスタを含む；および、ＰＨＹ電気回路に結合されたＰＨＹロジック、ＰＨＹロジックは：ＰＨＹ電気回路を介して、複数のデータレーンのクラスタのうちのあるデータレーン上で８ユニットインターバル（８－ＵＩ）データ信号を送信する；および、データ信号の送信と同時にＰＨＹ電気回路を介して、有効レーン上で有効信号を送信する、ここで、有効信号は、８－ＵＩデータ信号の位置をフレーミングするものであり、有効信号は更に、８－ＵＩデータ信号中の有効信号の論理状態における少なくとも１つの変化に基づいて、ダイに関するデータを示すものである、を備える。
例１５は、例１４のダイ、および／または、本明細書におけるその他の例を含み、有効信号は、８－ＵＩ信号の１つのＵＩの送信中に第１の論理状態にあり、有効信号は、８－ＵＩ信号の別のＵＩの送信中に第２の論理状態にある。
例１６は、例１５のダイ、および／または、本明細書におけるその他の例を含み、第１の論理状態は論理「１」であり、第２の論理状態は論理「０」である。
例１７は、例１５のダイ、および／または、本明細書におけるその他の例を含み、第１の論理状態は論理「０」状態であり、第２の論理状態は論理「１」である。
例１８は、例１４－１７の何れかのダイ、および／または、本明細書におけるその他の例を含み、複数のデータレーンのクラスタは、１６または６４データレーンを含む。
例１９は、例１４－１８の何れかのダイ、および／または、本明細書におけるその他の例を含み、ダイに関するデータは、ダイによって受信されるデータに関するエラー検出のインジケーションを含む。
例２０は、例１４－１９の何れかのダイ、および／または、本明細書におけるその他の例を含み、ダイに関するデータは、ダイによるクレジットリリースのインジケーションを含む。
例２１は、例１４－２０の何れかのダイ、および／または、本明細書におけるその他の例を含み、ダイはリタイマである。
例２２は、例２１のダイ、および／または、本明細書におけるその他の例を含み、リタイマは、第１のプロトコルを介してマルチダイパッケージの第２のダイと通信可能に結合し、リタイマは、第２のプロトコルを介して異なるパッケージの第３のダイと通信可能に結合する。
例２３は、マルチダイパッケージで使用するためのダイを含み、ダイは：ダイ間（Ｄ２Ｄ）相互接続リンクを介してデータを送信するための物理層（ＰＨＹ）電気回路、ここで、相互接続リンクは、サイドバンドおよびメインバンドを有し、メインバンドは、差動クロックレーン、有効レーン、および、複数のデータレーンのクラスタを含む；および、ＰＨＹ電気回路に結合されたＰＨＹロジック、ＰＨＹロジックは：ＰＨＹ電気回路を介して、複数のデータレーンのクラスタのうちのあるデータレーン上で８ユニットインターバル（８－ＵＩ）データ信号を送信する；および、８ビットデータ信号の送信と同時にＰＨＹ電気回路を介して、有効レーン上で有効信号を送信する、ここで、有効信号は、８－ＵＩデータ信号の送信中に少なくとも１回、論理状態を変化させる、を備える。
例２４は、例２３のダイ、および／または、本明細書におけるその他の例を含み、有効信号は、８－ＵＩデータ信号期間の４ＵＩの間は論理「１」状態にあり、有効信号は、８－ＵＩデータ信号期間の別の４ＵＩの間は論理「０」状態にある。
例２５は、例２３－２４の何れかのダイ、および／または、本明細書におけるその他の例を含み、有効信号は、８－ＵＩデータ信号期間の第１の４ＵＩの間は論理「１」状態にあり、有効信号は、８－ＵＩデータ信号期間の第２の４ＵＩの間は論理「０」状態にある。
例２６は、例２３－２４の何れかのダイ、および／または、本明細書におけるその他の例を含み、有効信号は、８－ＵＩデータ信号期間の第１、第２、第５および第６のＵＩの間は論理「１」状態にあり、有効信号は、８－ＵＩデータ信号期間の第３、第４、第７および第８のＵＩの間は論理「０」状態にある。
例２７は、例２３－２６の何れかのダイ、および／または、本明細書におけるその他の例を含み、論理状態の変化は、有効信号によって搬送されている、ダイに関するデータに基づく。
例２８は、例２７のダイ、および／または、本明細書におけるその他の例を含み、ダイに関するデータは、ダイによって受信されるデータに関するエラー検出のインジケーションを含む。
例２９は、例２７のダイ、および／または、本明細書におけるその他の例を含み、ダイに関するデータは、ダイによるクレジットリリースのインジケーションを含む。
例３０は、例２３－２９の何れかのダイ、および／または、本明細書におけるその他の例を含み、有効信号は、８－ＵＩデータ信号の第８のＵＩの送信中又は後の有効信号の論理状態の変化に基づいて、８－ＵＩデータ信号の位置をフレーミングするものである。
例３１は、例２３－３０の何れかのダイ、および／または、本明細書におけるその他の例を含み、複数のデータレーンのクラスタは、１６または６４データレーンを含む。
例３２は、例２３－３１の何れかのダイ、および／または、本明細書におけるその他の例を含み、ダイはリタイマである。
例３３は、例３２のダイ、および／または、本明細書におけるその他の例を含み、リタイマは、第１のプロトコルを介してマルチダイパッケージの第２のダイと通信可能に結合し、リタイマは、第２のプロトコルを介して異なるパッケージの第３のダイと通信可能に結合する。
例３４は、マルチダイパッケージのダイによって実行される方法を含み、方法は：ダイ間（Ｄ２Ｄ）相互接続リンクの複数のデータレーンのクラスタのうちのあるデータレーン上で８ユニットインターバル（８－ＵＩ）データ信号を送信する段階、ここで、相互接続リンクは、サイドバンドおよびメインバンドを含み、メインバンドは、差動クロックレーン、有効レーン、および、複数のデータレーンのクラスタを含む；および、データ信号の送信と同時に、有効レーン上で有効信号を送信する段階、ここで、有効信号は、８－ＵＩデータ信号の最後のＵＩの送信中又は後の有効信号の論理状態の第１の変化に基づいて８－ＵＩデータ信号の位置をフレーミングするものであり、有効信号は更に、８－ＵＩデータ信号の第４のＵＩの送信後又は中の有効信号の論理状態の第２の変化に基づいて、ダイに関するデータを示すものである、を備える。
例Ｚ０１は、本明細書における複数の例の何れかで説明される又はそれに関する方法、または、本明細書において説明される任意の他の方法またはプロセス、のうちの１または複数の要素を実行する手段を備える装置を含み得る。
例Ｚ０２は、本明細書における例１－３４の何れかで説明される又はそれに関する方法、または、本明細書において説明される任意の他の方法またはプロセス、のうちの１または複数の要素を実行するロジック、モジュールまたは回路を備える装置を含み得る。
例Ｚ０３は、本明細書における例１－３４の何れかで説明される又はそれに関する方法、技術またはプロセス、または、その複数の部分または一部、を含み得る。
例Ｚ０４は、本明細書における例１－３４の何れかで説明される又はそれに関する信号、または、その複数の部分または一部、を含み得る。

Claims (21)

  1. マルチダイパッケージで使用するためのダイであって：
    ダイ間（Ｄ２Ｄ）相互接続リンクを介してデータを送信するための物理層（ＰＨＹ）電気回路、ここで、前記相互接続リンクは、サイドバンドおよびメインバンドを有し、前記メインバンドは、差動クロックレーン、有効レーン、および、複数のデータレーンのクラスタを含む；および、
    前記ＰＨＹ電気回路に結合されたＰＨＹロジック、前記ＰＨＹロジックは：
    前記ＰＨＹ電気回路を介して、前記複数のデータレーンのクラスタのうちのあるデータレーン上で８ユニットインターバル（８－ＵＩ）データ信号を送信する；および、
    前記データ信号の送信と同時に前記ＰＨＹ電気回路を介して、前記有効レーン上で有効信号を送信する、ここで、前記有効信号は、前記８－ＵＩデータ信号の位置をフレーミングするものであり、前記有効信号は更に、前記８－ＵＩデータ信号中の前記有効信号の論理状態における少なくとも１つの変化に基づいて、前記ダイに関するデータを示すものである、
    を備えるダイ。
  2. 前記有効信号は、前記８－ＵＩ信号の１つのＵＩの送信中に第１の論理状態にあり、前記有効信号は、前記８－ＵＩ信号の別のＵＩの送信中に第２の論理状態にある、
    請求項１に記載のダイ。
  3. 前記第１の論理状態は論理「１」であり、前記第２の論理状態は論理「０」である、
    請求項２に記載のダイ。
  4. 前記第１の論理状態は論理「０」状態であり、前記第２の論理状態は論理「１」である、
    請求項２に記載のダイ。
  5. 前記複数のデータレーンのクラスタは、１６または６４のデータレーンを含む、
    請求項１に記載のダイ。
  6. 前記ダイに関する前記データは、前記ダイによって受信されるデータに関するエラー検出のインジケーションを含む、
    請求項１から５の何れか一項に記載のダイ。
  7. 前記ダイに関する前記データは、前記ダイによるクレジットリリースのインジケーションを含む、
    請求項１から５の何れか一項に記載のダイ。
  8. 前記ダイはリタイマである、
    請求項１から５の何れか一項に記載のダイ。
  9. 前記リタイマは、第１のプロトコルを介して前記マルチダイパッケージの第２のダイと通信可能に結合し、前記リタイマは、第２のプロトコルを介して異なるパッケージの第３のダイと通信可能に結合する、
    請求項８に記載のダイ。
  10. マルチダイパッケージで使用するためのダイであって：
    ダイ間（Ｄ２Ｄ）相互接続リンクを介してデータを送信するための物理層（ＰＨＹ）電気回路、ここで、前記相互接続リンクは、サイドバンドおよびメインバンドを有し、前記メインバンドは、差動クロックレーン、有効レーン、および、複数のデータレーンのクラスタを含む；および、
    前記ＰＨＹ電気回路に結合されたＰＨＹロジック、前記ＰＨＹロジックは：
    前記ＰＨＹ電気回路を介して、前記複数のデータレーンのクラスタのうちのあるデータレーン上で８ユニットインターバル（８－ＵＩ）データ信号を送信する；および、
    前記８ビットデータ信号の送信と同時に前記ＰＨＹ電気回路を介して、前記有効レーン上で有効信号を送信する、ここで、前記有効信号は、前記８－ＵＩデータ信号の送信中に少なくとも１回、論理状態を変化させる、
    を備えるダイ。
  11. 前記有効信号は、前記８－ＵＩデータ信号期間の４ＵＩの間は論理「１」状態にあり、前記有効信号は、前記８－ＵＩデータ信号期間の別の４ＵＩの間は論理「０」状態にある、
    請求項１０に記載のダイ。
  12. 前記有効信号は、前記８－ＵＩデータ信号期間の前記第１の４ＵＩの間は前記論理「１」状態にあり、前記有効信号は、前記８－ＵＩデータ信号期間の第２の４ＵＩの間は前記論理「０」状態にある、
    請求項１１に記載のダイ。
  13. 前記有効信号は、前記８－ＵＩデータ信号期間の前記第１、第２、第５および第６のＵＩの間は前記論理「１」状態にあり、前記有効信号は、前記８－ＵＩデータ信号期間の前記第３、第４、第７および第８のＵＩの間は前記論理「０」状態にある、
    請求項１１に記載のダイ。
  14. 論理状態の変化は、前記有効信号によって搬送されている、前記ダイに関するデータに基づく、
    請求項１０から１３の何れか一項に記載のダイ。
  15. 前記ダイに関する前記データは、前記ダイによって受信されるデータに関するエラー検出のインジケーションを含む、
    請求項１４に記載のダイ。
  16. 前記ダイに関する前記データは、前記ダイによるクレジットリリースのインジケーションを含む、
    請求項１４に記載のダイ。
  17. 前記有効信号は、前記８－ＵＩデータ信号の第８のＵＩの送信中又は後の前記有効信号の論理状態の変化に基づいて、前記８－ＵＩデータ信号の位置をフレーミングするものである、
    請求項１０から１３の何れか一項に記載のダイ。
  18. 前記複数のデータレーンのクラスタは、１６または６４のデータレーンを含む、
    請求項１０から１３の何れか一項に記載のダイ。
  19. 前記ダイはリタイマである、
    請求項１０から１３の何れか一項に記載のダイ。
  20. 前記リタイマは、第１のプロトコルを介して前記マルチダイパッケージの第２のダイと通信可能に結合し、前記リタイマは、第２のプロトコルを介して異なるパッケージの第３のダイと通信可能に結合する、
    請求項１９に記載のダイ。
  21. マルチダイパッケージのダイによって実行される方法であって：
    ダイ間（Ｄ２Ｄ）相互接続リンクの複数のデータレーンのクラスタのうちのあるデータレーン上で８ユニットインターバル（８－ＵＩ）データ信号を送信する段階、ここで、前記相互接続リンクは、サイドバンドおよびメインバンドを含み、前記メインバンドは、差動クロックレーン、有効レーン、および、前記複数のデータレーンのクラスタを含む；および、
    前記データ信号の送信と同時に、前記有効レーン上で有効信号を送信する段階、ここで、前記有効信号は、前記８－ＵＩデータ信号の最後のＵＩの送信中又は後の前記有効信号の論理状態の第１の変化に基づいて前記８－ＵＩデータ信号の位置をフレーミングするものであり、前記有効信号は更に、前記８－ＵＩデータ信号の第４のＵＩの送信後又は中の前記有効信号の論理状態の第２の変化に基づいて、前記ダイに関するデータを示すものである、
    を備える方法。
JP2023564444A 2021-12-30 2022-11-29 マルチダイパッケージで使用するためのダイ、および、マルチダイパッケージのダイによって実行される方法 Pending JP2024523097A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US202163295183P 2021-12-30 2021-12-30
US63/295,183 2021-12-30
IN202241004437 2022-01-27
IN202241004437 2022-01-27
US17/733,627 2022-04-29
US17/733,627 US20220261308A1 (en) 2021-12-30 2022-04-29 Valid signal for latency sensitive die-to-die (d2d) interconnects
PCT/US2022/051154 WO2023129317A1 (en) 2021-12-30 2022-11-29 Valid signal for latency sensitive die-to-die (d2d) interconnects

Publications (1)

Publication Number Publication Date
JP2024523097A true JP2024523097A (ja) 2024-06-28

Family

ID=82801238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023564444A Pending JP2024523097A (ja) 2021-12-30 2022-11-29 マルチダイパッケージで使用するためのダイ、および、マルチダイパッケージのダイによって実行される方法

Country Status (3)

Country Link
US (1) US20220261308A1 (ja)
JP (1) JP2024523097A (ja)
WO (1) WO2023129317A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220261308A1 (en) * 2021-12-30 2022-08-18 Narasimha Lanka Valid signal for latency sensitive die-to-die (d2d) interconnects

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2817719A4 (en) * 2012-02-22 2015-09-02 Hewlett Packard Development Co MULTIPLEXER FOR SIGNALS ACCORDING TO DIFFERENT PROTOCOLS
DE112015006953T5 (de) * 2015-09-26 2018-06-14 Intel Corporation Training einer gültigen lane
CN112612731A (zh) * 2015-09-26 2021-04-06 英特尔公司 多芯片封装链路错误检测
US20170351640A1 (en) * 2016-06-03 2017-12-07 Intel Corporation Standardized retimer
US11281603B2 (en) * 2018-08-03 2022-03-22 Kioxia Corporation Serial interface for semiconductor package
US20220261308A1 (en) * 2021-12-30 2022-08-18 Narasimha Lanka Valid signal for latency sensitive die-to-die (d2d) interconnects

Also Published As

Publication number Publication date
WO2023129317A1 (en) 2023-07-06
US20220261308A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
US11307928B2 (en) Multichip package link error detection
US20240020259A1 (en) Extending multichip package link off package
KR100611268B1 (ko) 가상 채널 설정을 위한 강화된 일반 입출력 아키텍처 및관련 방법
US9229897B2 (en) Embedded control channel for high speed serial interconnect
US10802995B2 (en) Unified address space for multiple hardware accelerators using dedicated low latency links
US9264368B2 (en) Chip-to-chip communications
US8166227B2 (en) Apparatus for processing peripheral component interconnect express protocol
US10461805B2 (en) Valid lane training
US10230665B2 (en) Hierarchical/lossless packet preemption to reduce latency jitter in flow-controlled packet-based networks
JP2024523097A (ja) マルチダイパッケージで使用するためのダイ、および、マルチダイパッケージのダイによって実行される方法
US20220271912A1 (en) Clock phase management for die-to-die (d2d) interconnect
WO2022154831A1 (en) Logical physical layer interface specification support for pcie 6.0, cxl 3.0, and upi 3.0 protocols
CN103838691B (zh) 实现高速数据传输的方法及通用接口芯片
KR101767320B1 (ko) 링크 계층 신호 동기화
CN116685959A (zh) 支持pcie 6.0、cxl 3.0和upi 3.0协议的逻辑物理层接口规范
US20220262756A1 (en) Clock-gating in die-to-die (d2d) interconnects
US20230237168A1 (en) Cxl-cache/mem protocol interface (cpi) latency reduction mechanism
US20200244397A1 (en) Stream identifier lane protection
Ibrahim Chip-to-chip Interface Communication
JP2011040965A (ja) データリンク層処理回路および通信回路
WO2022086798A1 (en) Repeated in sequence packet transmission for checksum comparison
US20130297837A1 (en) Information transfer device and information transfer method performed by information transfer device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231221