JP2024512170A - アレイ基板、発光基板及び表示装置 - Google Patents

アレイ基板、発光基板及び表示装置 Download PDF

Info

Publication number
JP2024512170A
JP2024512170A JP2022564809A JP2022564809A JP2024512170A JP 2024512170 A JP2024512170 A JP 2024512170A JP 2022564809 A JP2022564809 A JP 2022564809A JP 2022564809 A JP2022564809 A JP 2022564809A JP 2024512170 A JP2024512170 A JP 2024512170A
Authority
JP
Japan
Prior art keywords
terminal
signal line
light emitting
sensor
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022564809A
Other languages
English (en)
Inventor
杰 雷
▲鄒▼明 ▲許▼
健 田
▲純▼建 ▲劉▼
信涛 ▲呉▼
琴 ▲曾▼
杰 王
建英 ▲張▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2024512170A publication Critical patent/JP2024512170A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133603—Direct backlight with LEDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

本開示は、表示分野に関し、アレイ基板、発光基板及び表示装置を提供する。アレイ基板がベース基板を含み、ベース基板に互いに絶縁された第１の導電層と第２の導電層が積層されて設けられ、アレイ基板が第２の導電層に設けられたアレイ状に配列された複数の発光素子端子セットを含み、発光素子に接続され、第２の導電層に位置する若干のセンサー端子セットをさらに含み、センサーに接続され、センサーが発光素子をセンシングすることで、周囲の発光素子の発光状況を迅速かつ効果的に把握し、発光素子のパラメーターを適時かつより詳細に調整することで、各発光素子の安定した性能を確保することができる。

Description

本開示は、表示技術分野に関し、特に、アレイ基板、発光基板及び表示装置に関する。
サブミリ波発光ダイオードとも呼ばれるＭｉｎｉＬＥＤのダイサイズが約１００～３００ｕｍであり、ＭｉｃｒｏＬＥＤのダイサイズが１００ｕｍ未満である。現在、ＭｉｎｉＬＥＤとＭｉｃｒｏＬＥＤについてのバックライト分野及び表示分野の応用の研究開発は、より優れた品質の製品を実現するために、深く行われている。
なお、上記の背景技術の項で開示した情報は、本開示の文脈の理解を深めることのみを目的としており、したがって、当業者にとって既知の先行技術に該当しない情報を含んでいる可能性がある。
本開示の目的は、従来技術の欠点を解決することができるアレイ基板、発光基板及び表示装置を提供することである。
本開示の一態様は、ベース基板を含むアレイ基板を提供し、ベース基板に互いに絶縁された第１の導電層と第２の導電層が積層されて設けられ、ここで、前記アレイ基板は、アレイ状に配列された複数の発光素子端子セットと、若干のセンサー端子セットと、第１の信号線セットと、第２の信号線セットとを含み、
前記アレイ状に配列された複数の発光素子端子セットは、前記第２の導電層に設けられ、発光素子に結合され、
前記若干のセンサー端子セットは、前記第２の導電層に設けられ、センサーに結合され、前記センサー端子セットの前記ベース基板上への正投影が前記発光素子端子セットのベース基板上への正投影と重ならなく、
前記第１の信号線セットは、前記第１の導電層に設けられ、前記センサー端子セットに電気的に接続され、前記センサーがセンシングするように駆動し、
前記第２の信号線セットは、前記第１の導電層に設けられ、前記発光素子端子セットに電気的に接続され、前記発光素子が発光するように駆動する。
本開示の一実施形態では、前記センサー端子セットは、入力端子、出力端子、電源端子、及び共通電圧端子を含み、対応する前記センサーは、入力ピン、出力ピン、電源ピン、及び共通電圧ピンを含み、前記入力端子は、前記入力ピンに電気的に接続され、前記出力端子は、前記出力ピンに電気的に接続され、前記電源端子は、前記電源ピンに電気的に接続され、前記共通電圧端子は、前記共通電圧ピンに電気的に接続され、
前記第１の信号線セットは、入力信号線、出力信号線、電源信号線及び第１の共通電圧信号線を含み、
前記入力端子は、前記入力信号線に電気的に接続され、前記出力端子は、出力信号線に電気的に接続され、前記電源端子は、電源信号線に電気的に接続され、前記共通電圧端子は、第１の共通電圧信号線に電気的に接続される。
本開示の一実施形態では、複数の前記センサー端子セットは、行方向及び列方向に沿って均等にアレイ状に配列される。
本開示の一実施形態では、前記入力信号線の数と前記出力信号線の数とは、ともに１であり、
前記列方向において、同じ列に位置する隣接する２つの前記センサー端子セットにおいて、一方の前記センサー端子セットの出力端子が他方の前記センサー端子セットの入力端子に電気的に接続され、隣接する２つの列のセンサー端子セットにおいて、一方の列の最初行又は最後行の前記センサー端子セットに接続された出力端子は、他の列の最初行又は最後行に位置する前記センサー端子セットの入力端子に電気的に接続されて、全ての前記センサーを直列に接続させ、
直列に接続された全ての前記センサー端子セットにおいて、一端に位置する前記センサー端子セットの入力端子が前記入力信号線に接続され、他端に位置する前記センサー端子セットの出力端子が前記出力信号線に接続される。
本開示の一実施形態では、前記第１の信号線セットにおいて、前記入力信号線の数が前記センサー端子の行方向の数と等しく、前記出力信号線の数が前記センサー端子の行方向の数と等しく、
前記列方向において、同じ列に位置する隣接する２つの前記センサー端子セットにおいて、一方の前記センサー端子セットの出力端子が他の前記センサー端子セットの入力端子に電気的に接続され、同じ列に位置するセンサー端子セットにおいて、最初の前記センサー端子セットの入力端子が前記入力信号線に接続され、最後の前記センサー端子セットの出力端子が前記出力信号線に接続されて、各列の前記センサーが全て直列に接続されるようにする。
本開示の一実施形態では、前記第１の信号線セットにおいて、前記入力信号線の数が前記センサー端子セットの行方向の数と等しく、前記出力信号線の数が前記センサー端子セットの行方向の数と等しく、
前記列方向において、同じ列に位置する各前記センサー端子セットの入力端子が同じ前記入力信号線に接続され、同じ列に位置する各前記センサー端子セットの出力端子が同じ前記出力信号線に接続される。
本開示の一実施形態では、前記第１の信号線セットにおいて、前記電源信号線の数が前記センサー端子の行方向の数と等しく、
前記列方向において、同じ列の各前記センサー端子セットの電源端子が同じ前記電源信号線に接続される。
本開示の一実施形態では、前記第１の信号線セットにおいて、前記第１の共通電圧信号線の数が前記センサー端子セットの行方向の数と等しく、
前記列方向において、同じ列の各前記センサー端子セットの共通電圧端子が同じ前記第１の共通電圧信号線に接続される。
本開示の一実施形態では、前記アレイ基板がさらに複数の第１のリード線を含み、前記第１のリード線が隣接する２つの前記センサー端子セットの出力端子及び入力端子に接続され、
前記第１のリード線が前記列方向に延在された第１の列のリード線と前記行方向に延在された第１の行のリード線とを含み、各前記第１の列のリード線が前記第１の導電層に設けられ、各前記第１の行のリード線が前記第２の導電層に設けられ、前記第１の列のリード線が第１の行のリード線にビアで電気的に接続される。
本開示の一実施形態では、同じ列に位置する各前記センサー端子セットに接続された各前記第１の列のリード線が、前記列方向に沿って間隔をあけて配列される。
本開示の一実施形態では、前記アレイ基板は、さらに、若干のコンデンサ端子セットを含み、
若干のコンデンサ端子セットは、前記第２の導電層に設けられ、コンデンサが配置されるために使用され、前記コンデンサ端子セットが第１のコンデンサ端子と第２のコンデンサ端子とを含み、前記第１のコンデンサ端子が前記電源端子に接続され、前記第２のコンデンサ端子が前記共通電圧端子に接続される。
本開示の一実施形態では、前記アレイ基板がさらに前記第２の導電層に設けられた第２のリード線と第３のリード線を含み、前記第２のリード線が前記第１のコンデンサ端子及び前記電源信号線に接続され、前記第３のリード線が前記第１のコンデンサ端子と前記センサー端子セットの電源端子に接続される。
本開示の一実施形態では、前記第２の信号線セットが、第２の共通電圧信号線と、駆動電圧信号線と、ソース電源線と、ソースアドレス線とを含み、
ここで、前記第２の共通電圧信号線が前記第１の共通電圧信号線として利用される。
本開示の一実施形態では、前記センサー端子セットの前記ベース基板への正投影と前記第２の信号線セットの前記ベース基板上への正投影とは、少なくとも一部が重なる。
本開示の一実施形態では、前記センサー端子セットの前記ベース基板への正投影と前記発光素子端子セットのベース基板への正投影とは、前記第２の信号線セットにおける異なる信号線のベース基板上への正投影にそれぞれ位置する。
本開示の一実施形態では、前記センサー端子セットの前記ベース基板上への正投影は、前記駆動電圧信号線の正投影と重なり、前記発光素子端子セットのベース基板上への正投影は、前記第２の共通電圧信号線の正投影と重なる。
本開示の一実施形態では、前記入力信号線と出力信号線と電源信号線とは、前記第２の共通電圧信号線と駆動電圧信号線との間に位置する。
本開示の一実施形態では、前記アレイ基板がさらに前記第２の導電層に設けられた共通電圧信号線補助線を含み、前記共通電圧信号線補助線がビアで前記第１の共通電圧信号線に電気的に接続される。
本開示の一実施形態では、前記アレイ基板がさらに前記第２の導電層に設けられた第４のリード線を含み、前記第４のリード線が若干の前記発光素子端子セットを順に接続し、前記若干の発光素子が発光ユニットとして直列接続されるようにし、
ここで、前記センサー端子セットは、隣接する２つの前記発光ユニットの間の隙間に位置し、又は、前記発光ユニットにおける各前記発光素子端子セットの間に位置する。
本開示の一実施形態では、前記アレイ基板は、さらに、駆動回路端子セットを含み、
駆動回路端子セットは、前記第２の導電層に設けられ、駆動回路に結合されるために使用され、前記駆動回路端子セットの前記ベース基板上への正投影は、前記発光素子端子セット及びセンサー端子セットのベース基板上への正投影と重ならない。
本開示の一実施形態では、前記駆動回路端子セットの前記ベース基板への正投影と前記第２の信号線セットの前記ベース基板上への正投影とは、少なくとも一部が重なり、前記駆動回路端子セットの前記ベース基板への正投影と前記センサー端子セットの前記ベース基板上への正投影とは、前記第１の信号線セットにおける異なる信号線の前記ベース基板上への正投影にそれぞれ位置する。
本開示の一実施形態では、各前記発光ユニット内の最外側に位置する前記発光素子端子セットの位置が順に接続されて多角形が形成され、前記駆動回路端子セットが前記多角形の外側に位置する。
本開示の一実施形態では、前記アレイ基板がＰ行Ｑ列の前記発光ユニットを含み、各前記駆動回路端子セットが前記発光ユニットを駆動し、座標が（ａ，ｂ）、（ａ＋１，ｂ）、（ａ，ｂ＋１）、（ａ＋１，ｂ＋１）である４つの前記発光ユニットに対応する駆動回路端子セットの位置が凸四辺形を構成し、ここで、１≦ａ≦Ｐ、１≦ｂ≦Ｑである。
本開示の一実施形態では、前記凸四辺形が２つの二等辺三角形からなり、前記二等辺三角形が前記４つの前記発光ユニットのうちの任意の３つの駆動回路端子セットの位置からなる。
本開示の他の実施形態は、発光基板を提供し、
上記のアレイ基板と、
前記アレイ基板の発光素子端子セットに結合される発光素子と、
前記アレイ基板のセンサー端子セットに結合されるセンサーと、を含む。
本開示の他の実施形態は、上記の発光基板を含む表示装置を提供する。
上記の一般的な説明及びそれに続く詳細な説明は、例示的及び説明的なものに過ぎず、本開示を限定するものではないことを理解されたい。
本明細書の添付図面は、本明細書に組み込まれ、その一部を構成し、本開示と一致する実施形態を示し、本開示の原理を説明するために本明細書と組み合わせて使用されるものである。以下の説明における添付図面は、本開示の一部の実施例に過ぎず、他の添付図面は、これらの図面に基づいて当業者が創造的努力をすることなく得ることができることは明らかであろう。
本開示におけるｍｉｎｉ ＬＥＤのアレイ基板の一部構成の模式図である。 図１におけるＭ領域の部分拡大図である。 発光ユニットの配列の模式図である。 センサー端子セットの構成の模式図である。 図４のＡ－Ａの断面の模式図である。 センサー端子セット及び信号線の配置方式の模式図である。 図６の第１の導電層の構成の模式図である。 一実施形態におけるセンサー端子セットの信号線の配置方式の模式図である。 図８のアレイ基板の一部の構成の模式図である。 図９のＭ領域の部分拡大図である。 図９の１つのセンサー端子セットの構成の模式図である。 図９の第１の導電層の配線方式の模式図である。 第１のリード線の構成の模式図である。 他の実施形態におけるセンサー端子セットの信号線の配置方式の模式図である。 図１４のアレイ基板の一部の構成の模式図である。 図１４の１つのセンサー端子セットの構成の模式図である。 図１４の第１の導電層の配線方式の模式図である。 図１４の入力信号と出力信号の伝送経路の模式図である。 他の実施形態におけるアレイ基板の一部の構成の模式図である。 図１９のＭ領域の部分拡大図である。 図１９の１つのセンサー端子セットの構成の模式図である。 図１９のＭ領域に含まれるコンデンサ端子セットの部分拡大図である。 コンデンサ端子セットの構成の模式図である。
次に、例示した実施形態について、添付の図面を参照しながらより詳細に説明する。しかしながら、例示的な実施形態は、様々な形態で実施することができ、本明細書に記載された実施形態に限定されると解釈されるべきではなく、むしろ、これらの実施形態により、本開示が包括的かつ完全であり、当業者に例示的な実施形態の考えを包括的に伝達することができる。なお、図面中の同一添付符号は、同一又は類似の構造を示しているので、その詳細な説明は省略する。さらに、添付の図面は、本開示の実施形態の概略図としてのみ提供され、必ずしも縮尺通りに描かれていない。
本明細書では、符号のある構成要素と他の構成要素との相対的な関係を説明するために「上」「下」などの相対的な用語を用いているが、これらの用語は、例えば添付図面に記載した実施例の向きに従って、便宜上のみ使用されているにすぎない。 符号のデバイスを上下逆さまになるように回転させると、「上」にあると説明された部品が「下」にあると説明された部品になることは理解されるだろう。構造が他の構造上にある場合、ある構造が他の構造上に一体的に形成されていること、ある構造が他の構造上に「直接」設定されていること、ある構造が他の構造を通じて他の構造上に「間接的に」設定されていることを意味する場合がある。
「１つ」、「一」、「該」、「前記」及び「１つ以上」という用語は１つ以上の要素/コンポーネント/等が存在することを示し、「含む」「有する」という用語は、自由な包含を示すために用いられ、記載された要素／コンポーネント／その他がさらに存在し得ることを意味する。「第１の」、「第２の」及び「第３の」という用語は表示としてのみ用いられ、その対象を定量的に制限するものではない。
本開示の実施形態がアレイ基板を提供し、該アレイ基板に発光素子が配置されることで、Ｍｉｎｉ―ＬＥＤ表示装置のバックライトとする。また、該アレイ基板にセンサーが配置されることで、発光素子の発光性をセンシングして、バックライトの発光状況を監視する。
本開示の実施形態では、図１は本開示におけるｍｉｎｉ ＬＥＤのアレイ基板の一部の構成の模式図である。図２は図１のＭ領域の部分拡大図である。図３はセンサー端子セットの構成の模式図である。図４は図３のＡ－Ａの断面の模式図である。参考図１～図４、Ｍｉｎｉ－ＬＥＤアレイ基板は、ベース基板９００、第１の導電層１００及び第２の導電層２００を含む。第１の導電層１００は、ベース基板９００の片側に設けられ、第２の導電層２００は、第１の導電層１００のベース基板９００から離れる側に設けられる。第１の導電層１００と第２の導電層２００との間に絶縁層３００が設けられ、第２の導電層の上に絶縁層４００が設けられ、絶縁層４００に開口領域が設けることで、素子を露出させる。
本開示の実施形態では、第１の導電層１００は、センサーを駆動するための第１の信号線セットと、発光素子を発光させるための第２の信号線セットとを含む各種信号線を配置するために使用されている。いくつかの実施形態では、スパッタリングプロセスを用いて、ＭｏＮｂ／Ｃｕ／ＭｏＮｂの積層構造を順に形成し、ここで、最下層のＭｏＮｂは密着性を向上させ、最上層のＭｏＮｂは酸化防止に、中間層のＣｕは低抵抗材料で信号線の主部として使用し、信号線の幅と厚さはさらに大きくして信号線の抵抗をさらに小さくしてもよい。いくつかの他の実施態様では、中間層Ｃｕは電気めっきプロセスを用いて形成することができ、この場合、電気めっき中に金属Ｃｕ粒の核形成密度を高めるためにＭｏＮｉＴｉを種層としてスパッタリングプロセスにより底層を作り、最後に酸化防止層ＭｏＮｉＴｉ又はＭｏＮｂをスパッタリングプロセスにより形成することができる。
第２の導電層２００に発光素子に結合された複数の発光素子端子セット１０が設けられている。第２の導電層２００にさらにセンサーに接続された若干のセンサー端子セット３０が設けられている。センサー端子セット３０が発光素子端子セット１０の間に分布され、センサー端子セット３０のベース基板上への正投影は、発光素子端子セット１０のベース基板上への正投影と重ならない。第２の導電層２００は、スパッタリングプロセスによりＭｏＮｂ／Ｃｕ／ＣｕＮｉの積層構造で順に形成することができ、ここで、下層のＭｏＮｂは密着性を向上させ、上層の表面は、ＣｕＮｉを利用して酸化防止と固体結晶性を実現する。
なお、本開示の発光素子端子セット１０は、発光素子をベース基板上の第２の信号線セットに電気的に接続するために用いられ、発光素子はハンダ付けによってアレイ基板に固定することができるので、発光素子端子セット１０はパッドセットであってもよく、発光素子は膜形成プロセスによってベース基板上に直接用意することもできるので、発光素子端子セット１０は導電体の役割を働く電極セットであってもよい。同様に、本開示のセンサー端子セット３０は、パッドセット又は電極セットであることも可能である。
アレイ基板上にセンサーを設置して、周囲の発光素子の発光状況を迅速かつ効果的に監視することで、発光素子の電流、電圧、輝度などをタイムリーに、より細かく調整し、各発光素子の性能を安定的に発揮させることができる。
センサーは、その機能によって複数のタイプに分けられ、例えば、センサーは、温度センサーであり、周囲の発光部品の温度を検出し、電圧、電流等のパラメータを調整し、システムによって引き起こされる過熱による敏感ではない、又はあまりにも高い電圧と電流が原因で線の焼けを避ける。また、周囲の発光素子の明るさを検知し、各発光素子の明るさを適時調整し、各発光素子の明るさが一定で安定した光を維持できるようにする感光性センサーとすることもできる。 一実施例では、センサーは、センサー端子セット３０を介してアレイ基板に結合された、チップ上に集積されたセンサーとすることができる。
以下、本開示の実施形態におけるアレイ基板を詳しく説明する。
図１及び図２を参照して、複数の発光素子がアレイ状に配列され、１つの発光ユニット１０１は、直列接続された４個の発光素子を含み、ここで、駆動電圧信号線２０２に電気的に接続された発光素子がこれら４個の発光素子の直列接続の始点とされ、制御回路に電気的に接続された発光素子がこれら４個の発光素子の直列接続の終点として用いられる。１つの制御回路で４個の発光素子が駆動される。したがって、アレイ基板の第２の導電層２００にさらに第４のリード線１０８が設けられ、第４のリード線１０８は、４つの発光素子端子セット１０が順に接続されて１つの発光ユニット１０１として４つの発光素子を直列にすることになる。なお、本開示の実施態様は、各発光ユニットの発光素子の数が制限されなく、５、６、７、８であってもよいが、４つに限定されない。また、発光素子は、ＬＥＤ又は他の形態の発光素子などでもよい。
いくつかの例では、具体的に実施する場合、図１に示すように、同じ発光ユニット１０１内の発光素子の順次に接続して多角形を形成することができる。例えば、発光ユニット１０１が４つの発光素子からなる場合、これら４つの発光素子を順次接続して四辺形を形成するようにすればよい。この四辺形の２辺は行方向に平行で、他の２辺は列方向に平行であることが可能である。又は、該四辺形の２辺を行方向に、他の２辺を列方向に角度をつけてもよい。したがって、各発光ユニット１０１における４つの発光素子端子セット１０も、対応する形状で配置されている。
これに対応して、１つの発光ユニット１０１内の４つの発光素子に対応する発光素子端子セット１０の位置を接続して１つの多角形（図中破線枠Ｘで示す）を得ることができ、具体的には、平行四辺形とすることができる。なお、四辺形の頂点は、各発光素子端子セット１０の幾何学的中心とすることができる。ここで、発光素子端子セット１０の位置を示すための図２の破線枠Ｘと、発光ユニット１０１の分けの方式を概ね描いただけの図１の破線枠との違いに留意する必要がある。具体的な実施例としては、行方向に隣接する発光ユニット１０１において、各発光ユニット１０１の同じ位置に位置する発光素子が、行方向に沿ってほぼ同一直線上に分布されていてもよい。さらに、列方向に隣接する発光ユニットにおいて、各発光ユニット１０１の同じ位置に位置する発光素子が、列方向に沿ってほぼ直線状に配置されていてもよい。このように、行方向と列方向の各発光素子端子セット１０も対応するルールで配置されている。
さらに、互いに直列接続された４つの発光素子端子セット１０では、第４のリード線１０８を介して任意の２つの発光素子端子セット間の第４のリード線１０８は、行方向及び／又は列方向に延びる複数のサブ部分からなり、行方向及び列方向からなる複数のサブ部分によって第４のリード線を構成することにより、製作が容易になり、さらに同じ発光素子端子セット内の２つ素子の間で短絡する確率を低減させ、第１の導電層の信号線と隣接する信号線との間の隙間に存在するセグメント差により第４のリード線が断線されるリスクを低減させる。図２を具体的に参照すると、左上の発光素子端子セット１０の第４のリード線１０８は、列方向、行方向、列方向の順で左下の発光素子端子セット１０まで延びている。
図２を参照すると、一実施例において、発光素子端子セット１０は、アノード端子１１とカソード端子１２の２つの端子を有する。アノード端子１１は発光素子の一方のアノードピンに接続され、カソード端子１２は発光素子の他方のカソードピンに接続されている。
本開示の発光素子は、制御回路によって駆動されて発光するため、本開示のアレイ基板にも駆動回路端子セット２０を含む。発光素子やセンサーと同様に、駆動回路はチップに集積されて半田付けによってアレイ基板に結合されるため、駆動回路端子セット２０はパッドセットでも良いし、膜形成プロセスによって基板上に直接用意されても良いので、駆動回路端子セット２０は、導電体として機能する電極セットとすることも可能である。なお、駆動回路端子セット２０の基板上への正投影は、発光素子端子セット１０及びセンサー端子セット３０の基板上への正投影と重ならない。
一実施形態において、発光素子を駆動するために用いられる制御回路は、マイクロチップとすることができ、マイクロチップのサイズ（例えば、長さ）は、数十又は数百ミクロンのオーダーで、チップ面積は、数万又は数百平方ミクロン程度又はさらに小さく、Ｍｉｎｉ―ＬＥＤと同様のサイズで、アレイ基板１０（例えば、アレイ基板１０の表面）に容易に組み込むための小型化機能を有し、全体の構造をシンプルにし、薄型化や軽量化を容易にした。 各制御回路は、１つの発光ユニット１０１を直接駆動するため、ラインスキャン制御方式における複雑な動作やフリッカーなどの問題を回避することができる。さらに、該駆動回路１１０は、ポート数が少なく、必要な信号が少なく、制御が簡単で、配線方法が簡単であり、低コストである。
図１と図２とは、駆動回路に結合された駆動回路端子セット２０の構成を示し、該駆動回路端子セット２０が４つの端子を含み、駆動回路のＤｉピンに接続される入力端子２１と、駆動回路のＰｗｒピンに接続される電源端子２２と、駆動回路のＯｕｔピンに接続される出力端子２３と、駆動回路のＧｎｄピンに接続される共通電圧端子２４である。
図１及び図２を参照すると、前記発光素子の発光を駆動するための第２の信号線セットが第１の導電層１００内に設けられ、第２の信号線セットは、第２の共通電圧信号線２０１、駆動電圧信号線２０２、電源線２０３、ソースアドレス線２０４を含み、前記入力端子２１は、例えばアドレス信号である第１の入力信号を受信し、対応するアドレスの駆動回路を選ぶために構成されている。例えば、第１の入力信号は、ソースアドレス線２０４から伝送される８ビットの開始アドレス情報であってもよく、これを解析することにより、対応する最初の駆動回路のアドレスを得ることが可能である。電源端子２２は、電源線２０３から第２の入力信号、例えば電力線キャリア通信信号を受信するように構成されている。 第２の入力信号は、駆動回路に電力を供給するだけでなく、通信データを駆動回路に伝送し、対応する発光ユニットの発光時間を決定し、さらに、その視覚的な明るさを制御することができる。出力端子２３は、第１の期間に、カスケード内の次のレベルの駆動回路に、対応する駆動回路のアドレスを取得するために使用できるアドレス情報を含むリレー信号を出力するように構成され、出力端子２３はまた、第２の期間に、対応する発光ユニット用の信号回路を形成し、発光ユニットが対応する輝度を放射できるように構成される。共通電圧端子２４は、第２の共通電圧信号線２０１からの共通電圧信号、例えばグランド信号を受信するように構成される。本開示された実施形態では、上述した第２の共通電圧信号線２０１、駆動電圧信号線２０２、電源線２０３及びソースアドレス線２０４はいずれも列方向に延び、行方向に沿って間隔を空けて配列されている。
なお、図１に示すように、１つの発光ユニット１０１における４つの発光素子と駆動回路の構成方式を重複ユニットとして、アレイ基板が複数の重複ユニットを含み、隣接する重複ユニットは間隔を空けて配置され、行方向及び列方向に沿って周期的に配置してもよい。これにより、１つの発光ユニットセットを重複ユニットとして、重複に配置することができる。例えば、列方向に配列される複数の発光ユニットでは、各発光ユニットにおける複数の発光素子と駆動回路との相対位置がほぼ同一となるようにしてもよいし、行方向に配列された発光ユニットでは、隣接する２つの発光ユニットにおける複数の発光素子と駆動回路との相対位置が中心対称に配置されていてもよい。
図２に示すように、駆動回路端子セット２０は、直列に接続された４つの発光素子端子セット１０の位置を順次に接続して得られた四辺形（図に破線枠Xで示す）の外側に位置するので、第４のリード線の配線設計が容易で、駆動回路が発光素子に与える影響を最小に抑えることができる。なお、各発光ユニットがｎ×Ｍ個の発光素子端子セットを含む場合、発光ユニットの外側に位置している複数の発光素子端子セットの位置を順に接続して多辺形を得ることができ、駆動回路端子セット２０が該多辺形の外側に位置する。ここで、発光ユニットにおける最外側の各発光素子端子セットの位置とは、上述した各各発光素子端子セットの幾何学的中心を指し、発光ユニットにおける最外側の以外の発光素子端子セットは、上述した多辺形の内部に位置する。
なお、説明を容易にするために、座標でアレイ基板における発光ユニット１０１をアレイの配置方式によって示す。例えば、アレイ基板は、合計Ｐ行Ｑ列の発光ユニット１０１を備え、ａ行目ｂ列目の発光ユニット１０１が座標（ａ，ｂ）に対応し、１≦ａ≦Ｐ、１≦ｂ≦Ｑであり、Ｐ、Ｑ、ａ、ｂは正の整数である。図３には、一部の発光ユニット１０１の配列構造及び座標が図示されている。
一実施形態では、座標が（ａ，ｂ）、（ａ＋１，ｂ）、（ａ，ｂ＋１）、（ａ＋１，ｂ＋１）である４つの発光ユニット１０１に対応する駆動回路端子セットの位置を順に接続して凸四辺形を得ることができ、例えば、平行四辺形でもよく、具体的には、矩形又は正方形でもよい。明らかに、各凸四辺形は２つの三角形からなり、この２つの三角形が４つの発光ユニット１０１における３つの駆動回路端子セット２０の位置からなる。
いくつかの実施例では、各平行四辺形は、２つの二等辺三角形又は正三角形からなり、二等辺三角形又は正三角形が４つの発光ユニット１０１における３つの駆動回路端子セット２０の位置からなり、ここで、各平行四辺形が２つの正三角形からなる場合、各駆動回路端子セット２０の間隔を近づけることができる。なお、ここに記載した「二等辺三角形」、「正三角形」は理想的な記述であり、実際の製品では技術や装置精度の影響により、ほぼ「二等辺三角形」「正三角形」の形状で十分である。
いくつかの実施例では、図１～図３を参照し、発光ユニット（１、１）における駆動回路端子セット２０、発光ユニット（１、２）における駆動回路端子セット２０及び発光ユニット（２、１）における駆動回路端子セット２０は、三角形の３つの頂点にそれぞれ位置し、例えば、第１の三角形の３つの頂点に位置する。発光ユニット（２、１）における駆動回路端子セット２０、発光ユニット（１、２）における駆動回路端子セット２０及び発光ユニット（２、２）における駆動回路端子セット２０は、三角形の３つの頂点にそれぞれ位置し、例えば、第２の三角形の３つの頂点に位置する。発光ユニット（２、１）における駆動回路端子セット２０、発光ユニット（２、２）における駆動回路端子セット２０及び発光ユニット（３、１）における駆動回路端子セット２０は、三角形の３つの頂点にそれぞれ位置し、例えば、第３の三角形の３つの頂点に位置する。発光ユニット（３、１）における駆動回路端子セット２０、発光ユニット（２、２）における駆動回路端子セット２０及び発光ユニット（３、２）における駆動回路端子セット２０は、三角形の３つの頂点にそれぞれ位置し、例えば、第４の三角形の３つの頂点に位置する。発光ユニット（１、２）における駆動回路端子セット２０、発光ユニット（１、３）における駆動回路端子セット２０、発光ユニット（２、３）における駆動回路端子セット２０は、三角形の３つの頂点にそれぞれ位置し、例えば、第５の三角形の３つの頂点に位置し、発光ユニット（２、３）における駆動回路端子セット２０、発光ユニット（１、２）における駆動回路端子セット２０、発光ユニット（２、２）における駆動回路端子セット２０は、三角形の３つの頂点にそれぞれ位置し、例えば、第６の三角形の３つの頂点に位置し、発光ユニット（１、３）における駆動回路端子セット２０、発光ユニット（１、４）における駆動回路端子セット２０、発光ユニット（２、３）における駆動回路端子セット２０は、三角形の３つの頂点にそれぞれ位置し、例えば、第７の三角形の３つの頂点に位置する。
ここで、行方向と列方向に隣接する任意の２つの三角形の重心の接続線は、行方向又は列方向と平行になる。例えば、第１の三角形の重心と第３の三角形の重心との接続線は、列方向と平行であり、第２の三角形の重心と第４の三角形の重心との接続線は、列方向と平行である。第１の三角形の重心、第５の三角形の重心、及び第７の三角形の重心との接続線は、行方向に平行であり、第２の三角形の重心と第６の三角形の重心との接続線は、行方向に平行である。
他の駆動回路端子セット２０の配置は、以上と同様であるため、ここで説明を省略する。
アレイ基板上の複数の発光ユニット１０１に対応する駆動回路端子セット２０の配置方式は、以上と同様であるため、ここで説明を省略する。ある実施例では、具体的には、行方向に沿って、１つの発光ユニットに対応する発光素子端子セット１０及び駆動回路端子セット２０の配置方式を１つの重複ユニットとし、アレイ基板が複数の重複ユニットを含み、隣接する重複ユニットが間隔を置いて設定され、行方向に沿って周期的に並べられる。これにより、１つの発光ユニットを重複ユニットとして重複して配置し、アレイ基板を形成することができる。これにより、行方向及び列方向に配列された発光ユニットでは、各発光ユニットにおける複数の発光素子端子セット１０及び駆動回路端子セット２０の相対位置を、ほぼ同一にすることができる。
図４を参照し、センサー端子セット３０の構成の模式図である。該センサー端子セット３０は、センサーのＲｘピンに接続される入力端子３１と、センサーのＴｘピンに接続される出力端子３２と、センサーのＶ＋ピンに接続される電源端子３３と、センサーのＧｎｄピンに接続される共通電圧端子３４とを含む。
図５は図４のＡ－Ａの断面の模式図である。第１の導電層１００にセンサーが検出するように駆動する第１の信号線セットが設けられ、第１の信号線セットは、入力信号線１０１と、出力信号線１０２と、電源信号線１０３と、第１の共通電圧信号線１０４とを含む。上記の各信号線は、列方向に延び、行方向に配列される。入力端子３１が入力信号線１０１に電気的に接続され、出力端子３２が出力信号線１０２に電気的に接続され、電源端子３３が電源信号線１０３に電気的に接続され、共通電圧端子３４が第１の共通電圧信号線１０４に電気的に接続される。
第１の共通電圧信号線１０４と第２の共通電圧信号線２０１は共に接地電圧を供給するので、第２の共通電圧信号線２０１と第１の共通電圧信号線１０４を１本の信号線にまとめることで、信号線の数を増やすことなくセンサーと駆動回路の双方に共通電圧信号を供給することが可能となる。
本開示の実施例におけるセンサーは、温度をセンシングするために使用することができ、例えば、センサーは、そのベースとエミッタ間の電圧変化を使用して温度変化をセンシングする熱トランジスタを含み、また、電圧変化を特徴付けるアナログ信号をデジタル信号に変換するアナログ／デジタル変換ユニットも含み、さらに、デジタル信号をさらに処理するためにノイズ除去及びフィルタリングなどの信号処理装置を含むことができ、そして、デジタル信号から、対応する温度変化をより正確に測定できるように変換され、温度変化の測定値を基準値と比較することで、温度変化の原因、例えば、被測定部位の回路の問題や被測定部位の包装の問題を特定することができ、異なる問題に対応して調整又はオーバーホールを行うことで、温度監視を実現し、製品の歩留まりを向上させることができる。
センサー端子セット３０は、図２に示すように、隣接する２つの発光ユニットの間の隙間に位置することができる。 他の実施態様では、センサー端子セット３０は、発光ユニットが位置する領域についてセンシングを実現できる限り、発光ユニット内の様々な発光素子端子セット１０の間に配置されることもできる。どの構成にかかわらず、複数のセンサー端子セット３０を行方向及び列方向に沿ってアレイ基板上に配列し、センサーによる異なる領域の発光ユニットの温度監視を可能とすることもできる。
センサーの数は、アレイ基板をセンシングする際の精度の必要性に応じて設計され、複数でも１つだけでもよい。これに対応して、センサー端子セット３０の数も１以上であってもよい。
本開示では、より正確な検査や調整を実現するために、センサー端子セット３０の数は複数であり、発光ユニットの間隙に分散して配置されている。図６を一例として、センサー端子セット３０と信号線の配置方式の模式図である。アレイ基板上に１５個のセンサー端子セット３０を３行５列で均等に配置した構造を模式的に示している。
センサー端子セット３０の数や配置方式は一意でないことは理解されよう。センシングデータが発光素子の実際の性能のモニタリングに役立つように、各センサーがその週辺の発光素子をセンシングでき、各センサーがセンシングできる発光素子の数と範囲に応じて、センサーの数と位置を設定することで、センサーのすべてのセンシング範囲が正確にすべての発光素子をカバーして、重複したセンシングがないようにすることができる。図６の各センサー端子セットは、より正確なテストを行うために、各行及び各列に分布され、各行又は各列の各センサー端子セットが同一直線上に位置し、隣接する２つのセンサー端子セットが等間隔で配置されている。他の実施態様では、各行又は列のセンサーは、センシングの目的が達成できる限り、例えば、各行又は列のセンサーが同じ直線上に配置されないなど、テストの必要性に応じて他の形態で配置することもできる。
センサーの接続関係は以下の通りである。アレイ基板にはＮ個のセンサーを搭載することができ、Ｎは１以上の整数である。
場合によっては、Ｎ個のセンサーを互いにカスケード接続し、すなわち、Ｎ番目のレベルのセンサーのＴｘピンが（ｎ＋１）番目のレベルのセンサーのＲｘピンに接続され、１番目のレベルのセンサーのＲｘピンが入力信号線１０１に接続され、Ｎ番目のレベルのセンサーのＴｘピンが出力信号線１０２に接続され、ｎは１より大きく、Ｎ－１未満の整数である。１番目のレベルのセンサーのＲｘピンは、入力信号を受信するために、該センサーに対応するセンサー端子セットの入力端子３１及び入力信号線１０１に接続され、Ｎ番目のレベルのセンサーの出力ピンＴｘは、センサーがセンシングした信号を外部回路に送信するために、対応するサー端子セットの出力端子３２を介して出力信号線１０２に接続される。入力信号は通信プロトコルに基づき生成され、各レベルのセンサーの一連の設定に使用される。電源投入の段階で、入力信号は、１番目のレベル～Ｎ番目のレベルのセンサーに順番にアドレス情報を割り当てるように構成され、初期設定の段階で、入力信号は、１番目のレベル～Ｎ番目のレベルのセンサーの物理量（温度など）のセンシング精度及びセンシング範囲を順番に指定するように構成され、センシングの段階で、入力信号は、ｘ番目のレベルのセンサーがセンシング機能を実行し、対応するセンシング信号を出力することを指定するように構成される。センシングの段階では、一度に１つのセンサーのみがセンシング機能を実行し、他のレベルのセンサーは、センシング機能を実行するセンサーと直列の（Ｎ－１）抵抗に相当することができ、それによってアレイ基板上の特定の位置でのセンシングが可能になる。 このように、センシング段階では、入力信号を設定して各レベルのセンサーを順番に指定してセンシング機能を発揮するように構成することで、アレイ基板上のすべての位置でセンシング信号を得ることが可能になる。
場合によっては、Ｎ個のセンサーをそれぞれ独立させることも可能である。信号線の数が過剰になり、全体の配線が複雑になるのを避けるため、同じ列に位置するセンサーを、同じ電源信号線１０３、同じ入力信号線１０１、同じ出力信号線１０２に接続させることが可能である。各センサーのＲｘピンは、そのセンサーに対応するセンサー端子セットの入力端子３１を介して入力信号線１０１に接続され、入力信号を受信し、各センサーの出力ピンＴｘは、センサーでセンシングした信号を外部回路に送信するために、対応するセンサー端子セットの出力端子３２を介して出力信号線１０２に接続されている。各センサーにはあらかじめアドレス情報が設定されており、その情報は各センサーごとに異なる。入力信号は、個々のセンサーの構成や設定のための通信プロトコルに基づき生成される。初期設定段階では、アドレス情報を持つ入力信号は、対応するセンサーの物理量（例えば、温度）等のセンシング精度やセンシング範囲を指定するように構成され、センシング段階では、アドレス情報を持つ入力信号は、センシング機能を実行するセンサーを指定し、対応するセンシング信号を出力するように構成されている。なお、センシング段階では、一度に１つのセンサーのみがセンシング機能を実行し、センシング機能を実行するセンサーと同じ入力信号線１０１及び同じ出力信号線１０２に接続された他のセンサーは動作せず、それにより、アレイ基板上の特定の位置でのセンシングを可能にする。 このように、センシングの段階では、異なる位置のセンサーが順次センシング機能を果たすように入力信号を構成することで、アレイ基板上の全ての位置のセンシング信号を得ることが可能となる。
一実施形態では、図１～図７を参照し、ここで、図６が図１のアレイ基板におけるセンサー端子セット３０及び信号線の配置方式に対応し、図７は図６の第１の導電層１００の構成を示す。図に示すように、入力信号線１０１の数がセンサー端子セット３０の行方向の数と等しく、出力信号線１０２の数がセンサー端子セット３０の行方向の数と等しい。列方向において、同じ列に位置する各センサー端子セット３０の入力端子３１が同じ入力信号線１０１に接続され、同じ列に位置する各センサー端子セット３０の出力端子３２が同じ出力信号線１０２に接続され、つまり、各列に１つの入力信号線１０１と１つの出力信号線１０２のみが設けられてもよく、これにより、入力信号線１０１と出力信号線１０２の数を減少させることができる。
他の実施形態では、図８～図１２を参照し、図８はこの実施形態におけるセンサー端子セット３０の信号の線配置方式を示し、図９はこの実施形態におけるアレイ基板の一部の構成を示す。図１０は図９のＭ領域の部分拡大図である。図１１は図９の１つのセンサー端子セット３０の構成の模式図である。図１２は図８の第１の導電層１００の配線方式を示す。図に示すように、入力信号線１０１の数がセンサー端子の行方向の数と等しく、出力信号線１０２の数がセンサー端子の行方向の数と等しい。列方向において、同じ列に位置する隣接する２つのセンサー端子セット３０のうち、１つのセンサー端子セット３０の出力端子３２が他のセンサー端子セット３０の入力端子３１に電気的に接続され、同じ列に位置する各センサー端子セット３０のうち、最初のセンサー端子セット３０の入力端子３１が１つの入力信号線１０１に接続され、最後のセンサー端子セット３０の出力端子３２が１つの出力信号線１０２に接続され、各列の全てのセンサーが直列接続され、センサーを構成するための信号を同じ列の各センサーに伝送する。
例えば、図示のような構造において、１列目の最下行のセンサー端子セット３０の入力端子３１が入力信号線１０１に接続され、その出力サブ端子３２がその列の最後２行目のセンサー端子セット３０の入力端子３１に接続され、その列の最後２行目のセンサー端子セット３０の入力端子３１が、該列の最後３行目のセンサー端子セット３０の入力端子３１に接続され、このように上に接続され、１列目の最上行のセンサー端子セット３０の出力端子３２が出力信号線１０２に接続され、１列目のセンサーを直列接続することが可能となる。同様に、各列のセンサー端子セット３０を接続し、各列のセンサーを直列に接続できるようにする。このような直列接続の形態に基づき、１つの入力信号線１０１と１つの出力信号線１０２は各列に設けられ、しかも入力信号線１０１と出力信号線１０２はそれぞれアレイ基板の上下にそれぞれ設けるだけでよく、アレイ基板の全体を上下に貫通させることなく、エッジ配線でアレイ基板の結合部に接続可能であり、図５に示した配線方法よりも線の占有スペースがさらに低減されることができる。
この実施形態では、隣接する２つのセンサー端子セット３０のうち、１つのセンサー端子セット３０の出力端子３２が他のセンサー端子セット３０の入力端子３１に電気的に接続されるため、第２の導電層２００にリード線を設けることで２つの入力端子を接続する。
一実施形態では、図１３を参照し、アレイ基板が複数の第１のリード線１０５をさらに含み、第１のリード線１０５が隣接する２つのセンサー端子セット３０の出力端子と入力端子に接続される。第１のリード線１０５は、列方向に沿って延在される第１の列のリード線１０５１と行方向に沿って延在される第１の行のリード線１０５２とを含み、各第１の列のリード線１０５１が第１の導電層１００に設けられ、各第１の行のリード線１０５２が第２の導電層２００に設けられ、第１の列のリード線１０５１と第１の行のリード線１０５２とがビアで電気的に接続される。図に示す第１のリード線１０５を例とし、該第１のリード線１０５は、１つの第１の列のリード線１０５１と２つの第１の行のリード線１０５２を含み、２つの第１の行のリード線１０５２は、出力端子及び入力端子から横方向に延在され、２つの第１の行のリード線１０５２が縦方向の第１の列のリード線１０５１にビアで電気的に接続され、これにより、隣接する２つのセンサー端子セット３０の出力端子と入力端子とが電気的に接続される。図１３（ａ）は第１の列のリード線１０５１と第１の行のリード線１０５２と交差しないことを示し、図１３（ｂ）は、第１の列のリード線１０５１と第１の行のリード線１０５２とが交差することを示す。
この実施形態では、同じ列に配置された各センサー端子セット３０を接続する各第１の列のリード線１０５１は、全ての第１の列のリード線１０５１が列方向のスペースを最も小さく占めるように、列方向に配列されている。
他の実施形態において、図１４～図１７を参照すると、図１４は、この実施形態におけるセンサー端子セット３０の信号線の配置方式を示し、図１５は、この実施形態のアレイ基板の一部の構成を示す。図１５におけるＭ領域の部分拡大図は図１０と同じ、図１６は図１４における一つのセンサー端子セット３０の構造の模式図である。図１７は、図１４の第１の導電層１００の配線方式を示す。図示のように、入力信号線１０１の数及び出力信号線１０２の数はともに１である。列方向において、同じ列に位置する隣接する２つのセンサー端子セット３０において、１つのセンサー端子セット３０の出力端子３２が他のセンサー端子セット３０の入力端子３１に電気的に接続されている。 つまり、各列のセンサーはすべて直列に接続されている。 さらに、隣接する２つの列のセンサー端子セット３０では、一列の最初行又は最後行のセンサー端子セット３０に接続された出力端子３２が、他の列の最初行又は最後行に位置するセンサー端子セット３０の入力端子３１に電気的に接続され、これにより、全てのセンサーが直列接続される。直列に接続された全てのセンサー端子セット３０では、最初のセンサー端子セット３０の入力端子３１が入力信号線１０１に接続され、最後のセンサー端子セット３０の出力端子３２が出力信号線１０２に接続され、これにより、センサーを構成するための信号をアレイ基板上の全てのセンサーに伝送する。
図１７はこの実施形態に対応する入出力信号の伝送経路を示し、図１８はアレイ基板上に１５個のセンサー端子セット３０を３行５列でアレイ状に配置することを示し、１５点のＡ、Ｂ、Ｃ、…、Ｍ、Ｎ、Ｏは１５個のセンサーを表し、各ブロックは発光ユニットを表し、横座標の各ブロックは発光ユニットの列を表し、縦座標の各ブロックは発光ユニットの行を表し、すべての発光ユニットは行と列に従ってアレイ状に配置し、センサー端子セット３０と発光ユニットのアレイ上の正射影が重ならない。図１８の各文字の隣の座標値は、アレイ基板上の端子センサーの位置を示すためのもので、例えば、Ａ（８.５、３８.５）は、センサー端子Ａが発光ユニットの８列目と９列目の間に位置し、発光ユニットの３８列目と３９列目の間に位置することを表している。
いくつかの実施形態では、ｍ×ｎ個のセンサーは、行ごとにＳ字形に直列に接続され、あるいは、ｍ×ｎ個のセンサーは、行ごとに列ごとにＺ字形に番号付けされている。 例えば、図１８に示すように、ｍ＝３、ｎ＝５である場合、センサーＡをその対応するセンサー端子セット３０の入力端子３１を介して入力信号線１０１に接続した後、次に、センサーＡをそれと同じ列の各センサー、例えば、センサーＡ、センサーＢ、センサーＣと順に直列接続し、次に、センサーＣをそれと同じ列で隣接するセンサーＤと直列接続し、センサーＤは、同じ列の各センサー、例えばセンサーＤ、センサーＥ、センサーＦと順に直列に接続され、同様、センサーOは、対応するセンサー端子セット３０の出力端子３２を介して出力信号線１０２に接続され、１５のセンサー端子セット３０が直列に接続されることになる。このような直列接続の形態に基づき、アレイ基板上には少なくとも１つの入力信号線１０１と１つの出力信号線１０２が設けられてもよく、入力信号線１０１と出力信号線１０２はアレイ基板全体を上下に貫通することなく、直列接続された複数のセンサーの最初と最後の２つに接続すればよい。 このような直列接続の形態は、図６に示した複数のセンサーに対応するセンサー端子セットと信号線の接続に比べ、信号線の数を大幅に削減でき、アレイ基板上の配線スペースを節約することができる。この実施形態では、隣接する２つのセンサー端子セット３０のうち、一方のセンサー端子セット３０の出力端子３２が他方のセンサー端子セット３０の入力端子３１に電気的に接続されるので、第２の導電層２００にリード線を設けることにより、両端子を接続することが可能である。
一実施形態では、図１６を参照し、アレイ基板がさらに複数の第１のリード線１０５を含み、第１のリード線１０５が隣接する２つのセンサー端子セット３０の出力サブ端子及び入力サブ端子に接続される。第１のリード線１０５は、列方向に沿って延在される第１の列のリード線１０５１と行方向に沿って延在される第１の行のリード線１０５２とを含み、各第１の列のリード線１０５１が第１の導電層１００に設けられ、各第１の行のリード線１０５２が第２の導電層２００に設けられ、第１の列のリード線１０５１と第１の行のリード線１０５２とがビアで電気的に接続される。図に示す第１のリード線１０５を例とし、該第１のリード線１０５は、１つの第１の列のリード線１０５１と２つの第１の行のリード線１０５２を含み、２つの第１の行のリード線１０５２が出力サブ端子及び入力サブ端子から横方向にそれぞれ延在され、２つの第１の行のリード線１０５２が縦方向の第１の列のリード線１０５１にビアで電気的に接続され、これにより、隣接する２つのセンサー端子セット３０の出力端子３２が入力端子３１に接続される。図１６（ａ）は、第１の列のリード線１０５１と第１の行のリード線１０５２とが交差しないことを示し、図１６（ｂ）は、第１の列のリード線１０５１と第１の行のリード線１０５２とが交差することを示す。
この実施例では、同じ列に位置する各センサー端子セット３０に接続された各第１の列のリード線１０５１が列方向に沿って配列され、これにより、全ての第１の列のリード線１０５１が列方向に最少のスペースを占用する。
図６、図８、図１４を参照して、これらの実施形態では、電源信号線１０３の数は、列方向ではセンサー端子の数と同じであり、列方向では、同じ列の各センサー端子セット３０の電源端子３３が同じ電源信号線１０３に接続されており、これにより、電源信号線１０３の数を減らすことが可能である。電源信号線１０３は列方向に延在されるので、第２の導電層２００に横方向のリード線を設けることで、電源端子３３を電源信号線１０３に接続することが可能である。図７、図１２、図１７のような構造では、電源信号線１０３と第１の列のリード線１０５１が並んで設けられており、信号同士が干渉しないように、両者の間に十分な間隔を保つことが望ましい。
同様に、図６、図８、図１４を参照して、これらの実施形態では、第１の共通電圧信号線１０４の数がセンサー端子セット３０の行方向の数と等しく、列方向において、同じ列の各センサー端子セット３０の共通電圧端子３４が同じ第１の共通電圧信号線１０４（即ち第２の共通電圧信号線２０１）に接続されるため、共通電圧信号線の数を減少させることができる。
一実施形態では、アレイ基板がさらに、第２の導電層２００に設けられた共通電圧信号線補助線２０５を含み、共通電圧信号線補助線２０５がビアで第１の共通電圧信号線に電気的に接続され、２層の線で信号の伝送通路を増加させ、信号の伝送強度を高める。図１９～図２１を参照し、図１９は、この実施形態におけるアレイ基板の一部の構成を示す。図２０は、図１９のＭ領域の部分拡大図である。図２１はこの実施形態におけるセンサー端子セット３０の構成の模式図である。図に共通電圧信号線補助線２０５の配線方式を示し、共通電圧信号線がグリッドパターンであり、各発光ユニットの隣接する隙間をカバーし、アレイ基板の厚さの方向において、この実施例における共通電圧信号線補助線２０５が駆動電圧信号線２０２の上に位置する。センサー端子と共通電圧信号線補助線２０５ともに第２の導電層２００に位置するため、共通電圧サブ端子３４が共通電圧信号線補助線２０５に直接接続される。他の実施形態では、共通電圧信号線補助線２０５は、他の形態であってもよいが、本開示で限定されない。
上記の各構造について、端子セット３０とそれに対応する接続信号線は、アレイ基板の配線空間を占有する必要がある。一実施例では、配線スペースを節約するために、基板上のセンサー端子セット３０、発光素子端子セット１０及び駆動回路端子セット２０の正射影は、いずれも基板上の第２の信号線セットの正射影とは、少なくとも一部が重なる。さらに、基板上のセンサー端子セット３０の正射影と、基板上の発光素子端子セット１０及び駆動回路端子セット２０の正射影とは、それぞれ基板上の第２の信号線セットの異なる信号線の正射影に位置している。 具体的には、図１、図９、図１５に示す実施形態では、空間の大部分を占める基板９００上の発光素子端子セット１０の正投影は、より広い第２の共通電圧信号線２０１の正投影と重なり、基板上の駆動回路端子セット２０の正投影も第２の共通電圧信号線２０１の正投影と重なり、基板９００上のセンサー端子セット３０の正投影は、駆動電圧信号線２０２の正投影と重なるので、配線スペースを節約することができる。
上述した入力信号線１０１、出力信号線１０２、電源信号線１０３及び第１のリード線１０５について、各列のセンサー端子セット３０に対応する各信号線は、１つの第２の共通電圧信号線２０１と１つの駆動電圧信号線２０２との間に位置する。なお、配線に利用できるスペースを有効に活用するために、第２の共通電圧信号線２０１又は駆動電圧信号線２０２の端部に適宜スロットを設けることができる。列方向に隣接する列方向に延在される少なくとも２つの信号線がある場合、列方向に平行ないずれかの線における正射影が重なり合う領域を有し、この重なり合う領域に対応するようにスロットを配置することができるので、これら少なくとも２つの隣接信号に対してより大きな配線空間を確保することができ、基板の利用率を向上させることができる。図１６（ｂ）を参照すると、縦方向に延びる隣接する２つの第１の列のリード線１０５１の列方向に平行な任意の直線上の正射影に重複領域が存在するので、それら２つの第１の列のリード線１０５１の重複領域に対応する部分が占める列方向の寸法が広くなる（単一の第１の列のリード線１０５１の線幅と隣接する第１の列のリード線１０５１の横方向の距離も含む）と理解することができ、そして、第２の共通電圧信号線２０１の左側（すなわち、上述の重複領域に対応する位置）に凹部５を設けることで、それら２つの第１の列のリード線１０５１の重複領域に対応する部分を、行方向に大きなスペースに対応させることが可能となる。凹部５の形状としては、図中の矩形が挙げられるが、これに限定されるものではなく、それぞれの信号線やリード線の大きさの揃い具合に応じて凹部５の大きさや位置を設計すればよく、本願によって特に限定されるものでもない。
一実施形態では、図２３を参照し、アレイ基板がさらに若干のコンデンサ端子セット４０を含み、コンデンサ端子セット４０が第２の導電層２００に設けられ、コンデンサが配置されるために使用される。コンデンサ端子セット４０が第１のコンデンサ端子４１及び第２のコンデンサ端子４２を含む。第１のコンデンサ端子４１が電源端子３３に接続され、第２のコンデンサ端子４２が共通電圧端子３４に接続され、これにより、センサーによるノイズを低減させ、アレイ基板の全体の電気を安定化させる。
図２２は、図１８のＭ領域にコンデンサ端子セット４０が含まれる部分拡大図である。図２３は、コンデンサ端子セット４０の構成の模式図である。アレイ基板は、さらに、第２の導電層２００に設けられた第２のリード線１０６と第３のリード線１０７とを含み、第２のリード線１０６の一端が第１のコンデンサ端子４１に接続され、他端がビアで電源信号線１０３に接続され、第３のリード線１０７の一端が第１のコンデンサ端子４１に接続され、他端がセンサー端子セット３０の電源端子３３に接続される。
図２３に示すように、この実施形態では、第２の導電層２００に共通電圧信号線補助線２０５を設け、共通電圧端子３４を共通電圧信号線補助線２０５に直接接続したので、コンデンサ端子セット４０の第２のコンデンサ端子４２も共通電圧信号線補助線２０５に接続、すなわち第１の共通電圧信号線１０４に電気接続し、その近傍で生じた静電気を共通電圧信号線に伝送し、静電気によるアレイ基板の破損を回避する。なお、共通電圧端子３４、第２のコンデンサ端子４２、共通電圧信号線補助線はすべて第２の導電層２００に設定されており、共通電圧信号線補助線２０５と第２の導電層に設定されたその他の信号線は、線が酸化して電気性能に影響を与えないように絶縁層で覆う必要があり、第２の導電層に設定した各端子の上面は部品に電気的に接続する必要があるため、外部で露出する。したがって、共通電圧端子３４と第２のコンデンサ端子４２は、共通電圧信号線補助線２０５の一部と見ることもできる。
本開示における「方向に延在」と「列方向に延在」の両方は、信号線の全体は、行又は列方向に沿うことを指し、プロセスエラー内の他の線構造又は傾斜を避けるために部分的に曲げることができ、標準的な直線に限定されないことに留意されたい。
本開示の実施形態によって提供されるアレイ基板は、発光機能を有する基板として発光素子を実装する場合と、さらに表示装置に適用するバックライトユニットとして使用する場合のいずれにも対応できる。
本開示のアレイ基板に発光素子、センサー及びドライバチップを設置した後、発光素子、センサー及びドライバチップの上方に半球状の微細構造を作り、製造及び搬送工程で上記構造体に傷がつかないように保護することができる。具体的には、発光素子の上方の微細構造体を光透過性材料とすることで、例えば、光効率を向上させたり、正距方位からの出射光を増加させるなどの光学的整形効果により、発光素子からの出射光をさらに向上させることができ、センサーやドライバチップの上方の微細構造体を透明材料や光吸収効果のある材料とすることができるが、ここでは限定されることはない。
本発明の実施形態は、また、上記実施形態のアレイ基板を具備する表示装置を提供する。表示装置は、上記のようにアレイ基板を含むので、同様の有益な効果を有し、本発明はここで説明を省略する。
本発明は、表示装置の適用性について特に限定されるものではなく、テレビ、ノートパソコン、タブレット端末、ウェアラブルディスプレイ装置、携帯電話、車載ディスプレイ、ナビゲーション、電子書籍、デジタルフォトフレーム、広告ライトボックス、その他フレキシブルディスプレイ機能を有する製品又は部品であればよい。
本開示の実施形態によって提供される他の実施形態は、本明細書に開示された発明の明細書及び実施を考慮すると、当業者に容易に想到されるであろう。本願は、本開示の実施形態によって提供される一般原則に従った、本明細書に開示されていない当技術分野で一般的に知られている又は慣習的な技術手段を含む、あらゆる変形、使用又は適応を対象とすることを意図している。本説明及び実施形態は例示に過ぎないと考えられ、本開示の実施形態によって提供される真の範囲及び精神は、添付の特許請求の範囲によって示される。
１００ 第１の導電層
２００ 第２の導電層
３００ 絶縁層
４００ 絶縁層
９００ ベース基板
１０ 発光素子端子セット
１１ アノード端子
１２ カソード端子
１０１ 発光ユニット
２０ 駆動回路端子セット
２１ 入力端子
２２ 電源端子
２３ 出力端子
２４ 第１の共通電圧端子
３０ センサー端子セット
３１ 入力端子
３２ 出力端子
３３ 電源端子
３４ 第２の共通電圧端子
４０ コンデンサ端子セット
４１ 第１のコンデンサ端子
４２ 第２のコンデンサ端子
１０１ 入力信号線
１０２ 出力信号線
１０３ 電源信号線
１０４ 第１の共通電圧信号線
１０５ 第１のリード線
１０５１ 第１の列のリード線
１０５２ 第１の行のリード線
１０６ 第２のリード線
１０７ 第３のリード線
１０８ 第４のリード線
２０１ 第２の共通電圧信号線
２０２ 駆動電圧信号線
２０３ 電源線
２０４ ソースアドレス線
２０５ 共通電圧信号線補助線
５ スロット

Claims (26)

  1. 互いに絶縁された第１の導電層と第２の導電層が積層されて設けられたベース基板を含むアレイ基板であって、
    前記アレイ基板は、さらに、アレイ状に配列された複数の発光素子端子セットと、若干のセンサー端子セットと、第１の信号線セットと、第２の信号線セットとを含み、
    前記複数の発光素子端子セットは、前記第２の導電層に設けられ、発光素子に結合され、
    前記若干のセンサー端子セットは、前記第２の導電層に設けられ、センサーに結合され、前記センサー端子セットの前記ベース基板上への正投影が前記発光素子端子セットのベース基板上への正投影と重ならなく、
    前記第１の信号線セットは、前記第１の導電層に設けられ、前記センサー端子セットに電気的に接続され、前記センサーがセンシングするように駆動し、
    前記第２の信号線セットは、前記第１の導電層に設けられ、前記発光素子端子セットに電気的に接続され、前記発光素子が発光するように駆動する
    ことを特徴とするアレイ基板。
  2. 前記センサー端子セットは、入力端子、出力端子、電源端子、及び共通電圧端子を含み、対応する前記センサーは、入力ピン、出力ピン、電源ピン、及び共通電圧ピンを含み、前記入力端子は、前記入力ピンに電気的に接続され、前記出力端子は、前記出力ピンに電気的に接続され、前記電源端子は、前記電源ピンに電気的に接続され、前記共通電圧端子は、前記共通電圧ピンに電気的に接続され、
    前記第１の信号線セットは、入力信号線、出力信号線、電源信号線及び第１の共通電圧信号線を含み、
    前記入力端子は、前記入力信号線に電気的に接続され、前記出力端子は、出力信号線に電気的に接続され、前記電源端子は、電源信号線に電気的に接続され、前記共通電圧端子は、第１の共通電圧信号線に電気的に接続される
    ことを特徴とする請求項１に記載のアレイ基板。
  3. 複数の前記センサー端子セットは、行方向及び列方向に沿って均等にアレイ状に配列される
    ことを特徴とする請求項２に記載のアレイ基板。
  4. 前記入力信号線の数と前記出力信号線の数とは、ともに１であり、
    前記列方向において、同じ列に位置する隣接する２つの前記センサー端子セットにおいて、一方の前記センサー端子セットの出力端子が他方の前記センサー端子セットの入力端子に電気的に接続され、隣接する２つの列のセンサー端子セットにおいて、一方の列の最初行又は最後行の前記センサー端子セットに接続された出力端子は、他の列の最初行又は最後行に位置する前記センサー端子セットの入力端子に電気的に接続されて、全ての前記センサーを直列に接続させ、
    直列に接続された全ての前記センサー端子セットにおいて、一端に位置する前記センサー端子セットの入力端子が前記入力信号線に接続され、他端に位置する前記センサー端子セットの出力端子が前記出力信号線に接続される
    ことを特徴とする請求項３に記載のアレイ基板。
  5. 前記第１の信号線セットおいて、前記入力信号線の数が前記センサー端子の行方向の数と等しく、前記出力信号線の数が前記センサー端子の行方向の数と等しく、
    前記列方向において、同じ列に位置する隣接する２つの前記センサー端子セットにおいて、一方の前記センサー端子セットの出力端子が他方の前記センサー端子セットの入力端子に電気的に接続され、同じ列に位置するセンサー端子セットにおいて、最初の前記センサー端子セットの入力端子が前記入力信号線に接続され、最後の前記センサー端子セットの出力端子が前記出力信号線に接続されて、各列の前記センサーが全て直列に接続されるようにする
    ことを特徴とする請求項３に記載のアレイ基板。
  6. 前記第１の信号線セットおいて、前記入力信号線の数が前記センサー端子セットの行方向の数と等しく、前記出力信号線の数が前記センサー端子セットの行方向の数と等しく、
    前記列方向において、同じ列に位置する各前記センサー端子セットの入力端子が同じ前記入力信号線に接続され、同じ列に位置する各前記センサー端子セットの出力端子が同じ前記出力信号線に接続される
    ことを特徴とする請求項３に記載のアレイ基板。
  7. 前記第１の信号線セットおいて、前記電源信号線の数が前記センサー端子の行方向の数と等しく、
    前記列方向において、同じ列の各前記センサー端子セットの電源端子が同じ前記電源信号線に接続される
    ことを特徴とする請求項４～６のいずれか１項に記載のアレイ基板。
  8. 前記第１の信号線セットおいて、前記第１の共通電圧信号線の数が前記センサー端子セットの行方向の数と等しく、
    前記列方向において、同じ列の各前記センサー端子セットの共通電圧端子が同じ前記第１の共通電圧信号線に接続される
    ことを特徴とする請求項４～６のいずれか１項に記載のアレイ基板。
  9. 前記アレイ基板がさらに複数の第１のリード線を含み、前記第１のリード線が隣接する２つの前記センサー端子セットの出力端子及び入力端子に接続され、
    前記第１のリード線が前記列方向に延在された第１の列のリード線と前記行方向に延在された第１の行のリード線とを含み、各前記第１の列のリード線が前記第１の導電層に設けられ、各前記第１の行のリード線が前記第２の導電層に設けられ、前記第１の列のリード線が第１の行のリード線にビアで電気的に接続される
    ことを特徴とする請求項４～５のいずれか１項に記載のアレイ基板。
  10. 同じ列に位置する各前記センサー端子セットに接続された各前記第１の列のリード線が、前記列方向に沿って間隔をあけて配列される
    ことを特徴とする請求項９に記載のアレイ基板。
  11. 前記アレイ基板が若干のコンデンサ端子セットを含み、
    若干のコンデンサ端子セットは、前記第２の導電層に設けられ、コンデンサが配置されるために使用され、前記コンデンサ端子セットが第１のコンデンサ端子と第２のコンデンサ端子とを含み、前記第１のコンデンサ端子が前記電源端子に接続され、前記第２のコンデンサ端子が前記共通電圧端子に接続される
    ことを特徴とする請求項２に記載のアレイ基板。
  12. 前記アレイ基板がさらに前記第２の導電層に設けられた第２のリード線と第３のリード線を含み、前記第２のリード線が前記第１のコンデンサ端子及び前記電源信号線に接続され、前記第３のリード線が前記第１のコンデンサ端子と前記センサー端子セットの電源端子に接続される
    ことを特徴とする請求項１１に記載のアレイ基板。
  13. 前記第２の信号線セットが、第２の共通電圧信号線と、駆動電圧信号線と、ソース電源線と、ソースアドレス線とを含み、
    前記第２の共通電圧信号線が前記第１の共通電圧信号線として利用される
    ことを特徴とする請求項２に記載のアレイ基板。
  14. 前記センサー端子セットの前記ベース基板への正投影と前記第２の信号線セットの前記ベース基板上への正投影とは、少なくとも一部が重なる
    ことを特徴とする請求項１３に記載のアレイ基板。
  15. 前記センサー端子セットの前記ベース基板への正投影と前記発光素子端子セットのベース基板への正投影とは、前記第２の信号線セットにおける異なる信号線のベース基板上への正投影にそれぞれ位置する
    ことを特徴とする請求項１４に記載のアレイ基板。
  16. 前記センサー端子セットの前記ベース基板上への正投影は、前記駆動電圧信号線の正投影と重なり、前記発光素子端子セットのベース基板上への正投影は、前記第２の共通電圧信号線の正投影と重なる
    ことを特徴とする請求項１５に記載のアレイ基板。
  17. 前記入力信号線と出力信号線と電源信号線とは、前記第２の共通電圧信号線と駆動電圧信号線との間に位置する
    ことを特徴とする請求項１３に記載のアレイ基板。
  18. 前記アレイ基板がさらに前記第２の導電層に設けられた共通電圧信号線補助線を含み、前記共通電圧信号線補助線がビアで前記第１の共通電圧信号線に電気的に接続される
    ことを特徴とする請求項１３に記載のアレイ基板。
  19. 前記アレイ基板がさらに前記第２の導電層に設けられた第４のリード線を含み、前記第４のリード線が若干の前記発光素子端子セットを順に接続し、前記若干の発光素子が発光ユニットとして直列接続されるようにし、
    前記センサー端子セットは、隣接する２つの前記発光ユニットの間の隙間に位置し、又は、前記発光ユニットにおける各前記発光素子端子セットの間に位置する
    ことを特徴とする請求項１３に記載のアレイ基板。
  20. 前記アレイ基板がさらに駆動回路端子セットを含み、
    駆動回路端子セットは、前記第２の導電層に設けられ、駆動回路に結合されるために使用され、前記駆動回路端子セットの前記ベース基板上への正投影は、前記発光素子端子セット及びセンサー端子セットのベース基板上への正投影と重ならない
    ことを特徴とする請求項１９に記載のアレイ基板。
  21. 前記駆動回路端子セットの前記ベース基板への正投影と前記第２の信号線セットの前記ベース基板上への正投影とは、少なくとも一部が重なり、前記駆動回路端子セットの前記ベース基板への正投影と前記センサー端子セットの前記ベース基板上への正投影とは、前記第１の信号線セットにおける異なる信号線の前記ベース基板上への正投影にそれぞれ位置する
    ことを特徴とする請求項２０に記載のアレイ基板。
  22. 各前記発光ユニット内の最外側に位置する前記発光素子端子セットの位置が順に接続されて多角形が形成され、前記駆動回路端子セットが前記多角形の外側に位置する
    ことを特徴とする請求項２１に記載のアレイ基板。
  23. 前記アレイ基板がＰ行Ｑ列の前記発光ユニットを含み、各前記駆動回路端子セットが前記発光ユニットを駆動し、座標が（ａ，ｂ）、（ａ＋１，ｂ）、（ａ，ｂ＋１）、（ａ＋１，ｂ＋１）である４つの前記発光ユニットに対応する駆動回路端子セットの位置が凸四辺形を構成し、１≦ａ≦Ｐ、１≦ｂ≦Ｑである
    ことを特徴とする請求項２０に記載のアレイ基板。
  24. 前記凸四辺形が２つの二等辺三角形からなり、前記二等辺三角形が前記４つの前記発光ユニットのうちの任意の３つの駆動回路端子セットの位置からなる
    ことを特徴とする請求項２３に記載のアレイ基板。
  25. 請求項１～２４のいずれか１項に記載のアレイ基板と、
    前記アレイ基板の発光素子端子セットに結合される発光素子と、
    前記アレイ基板のセンサー端子セットに結合されるセンサーとを含む
    ことを特徴とする発光基板。
  26. 請求項２５に記載の発光基板を含む
    ことを特徴とする表示装置。
JP2022564809A 2021-03-10 2021-03-10 アレイ基板、発光基板及び表示装置 Pending JP2024512170A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/080054 WO2022188072A1 (zh) 2021-03-10 2021-03-10 阵列基板、发光基板和显示装置

Publications (1)

Publication Number Publication Date
JP2024512170A true JP2024512170A (ja) 2024-03-19

Family

ID=83226188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022564809A Pending JP2024512170A (ja) 2021-03-10 2021-03-10 アレイ基板、発光基板及び表示装置

Country Status (6)

Country Link
US (1) US20230155089A1 (ja)
EP (1) EP4113615A4 (ja)
JP (1) JP2024512170A (ja)
KR (1) KR20230153990A (ja)
CN (1) CN115461872A (ja)
WO (1) WO2022188072A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127988A (ja) * 2002-09-30 2004-04-22 Toyoda Gosei Co Ltd 白色発光装置
US8727571B2 (en) * 2011-11-09 2014-05-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. Backlight module with heat dissipation enhanced with coating of mixed materials and display device using same
US9570002B2 (en) * 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US10958841B2 (en) * 2017-01-06 2021-03-23 Intel Corporation Integrated image sensor and display pixel
CN109741684B (zh) * 2019-01-07 2021-03-12 京东方科技集团股份有限公司 一种电路基板、显示面板及制作方法
CN210245499U (zh) * 2019-05-21 2020-04-03 华为机器有限公司 显示面板及显示终端
CN111627346A (zh) * 2020-06-16 2020-09-04 武汉华星光电技术有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
US20230155089A1 (en) 2023-05-18
CN115461872A (zh) 2022-12-09
KR20230153990A (ko) 2023-11-07
EP4113615A4 (en) 2023-07-12
EP4113615A1 (en) 2023-01-04
WO2022188072A1 (zh) 2022-09-15

Similar Documents

Publication Publication Date Title
US11150755B2 (en) Touch display integrated circuit
CN112151696B (zh) 显示面板和显示装置
CN109859648B (zh) 一种显示面板及显示装置
CN106597713B (zh) 一种阵列基板和显示面板
CN201590281U (zh) 扇形导线结构及其应用的显示面板
CN112711347B (zh) 显示面板及显示装置
US7667321B2 (en) Wire bonding method and related device for high-frequency applications
WO2020156456A1 (zh) 柔性电路板及制作方法、电子装置模组及电子装置
WO2020156595A2 (zh) 柔性电路板及制作方法、显示装置、电路板结构及其显示面板
KR20200083212A (ko) 전자 장치
CN112992879A (zh) 阵列基板、背光模组及显示面板
KR100572607B1 (ko) 전기 광학 장치 및 그 제조 방법, 전자 기기
JP2024512170A (ja) アレイ基板、発光基板及び表示装置
US11646301B2 (en) Display device
CN110673408A (zh) 显示屏
CN115084185A (zh) 发光基板及显示装置
CN114283706A (zh) 阵列基板和显示面板
CN114594876A (zh) 触控显示面板和移动终端
WO2022226976A1 (zh) 一种显示基板和显示装置
CN111599911A (zh) 一种led发光单元及显示面板
US11848317B2 (en) Light emitting substrates and display devices
WO2024130716A1 (zh) 发光模组和显示装置
US20240134488A1 (en) Touch control substrate and display apparatus
US11360595B2 (en) Touch display device
CN218215302U (zh) 一种显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240306