JP2024511441A - ウエハのチャッキング及びデチャッキングを検出する静電容量方式 - Google Patents
ウエハのチャッキング及びデチャッキングを検出する静電容量方式 Download PDFInfo
- Publication number
- JP2024511441A JP2024511441A JP2023558485A JP2023558485A JP2024511441A JP 2024511441 A JP2024511441 A JP 2024511441A JP 2023558485 A JP2023558485 A JP 2023558485A JP 2023558485 A JP2023558485 A JP 2023558485A JP 2024511441 A JP2024511441 A JP 2024511441A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- capacitance
- chuck body
- substrate support
- seat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 50
- 239000000758 substrate Substances 0.000 claims abstract description 250
- 230000007246 mechanism Effects 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 abstract description 6
- 238000012545 processing Methods 0.000 description 52
- 238000005259 measurement Methods 0.000 description 32
- 238000005516 engineering process Methods 0.000 description 28
- 235000012431 wafers Nutrition 0.000 description 22
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 18
- 239000000463 material Substances 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 6
- 239000002243 precursor Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000116 mitigating effect Effects 0.000 description 3
- 238000005086 pumping Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 150000001247 metal acetylides Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000013529 heat transfer fluid Substances 0.000 description 1
- 238000002847 impedance measurement Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
例示的な支持アセンブリは、基板座を画定する支持面を画定する静電チャック本体を含み得る。アセンブリは、チャック本体に結合された支持ステムを含み得る。アセンブリは、チャック本体内に埋め込まれたヒータを含み得る。アセンブリは、静電チャック本体内でヒータと支持面との間に埋め込まれた第1のバイポーラ電極を含み得る。アセンブリは、チャック本体内でヒータと支持面との間に埋め込まれた第2のバイポーラ電極を含み得る。アセンブリは、静電チャック本体内で基板座の中心に近接した位置に埋め込まれた少なくとも1つの内側静電容量センサを含み得る。アセンブリは、静電チャック本体内で基板座の周縁部に近接した位置に埋め込まれた少なくとも1つの外側静電容量センサを含み得る。【選択図】図3
Description
関連出願の相互参照
[0001]本出願は、2021年3月22日出願の「CAPACITIVE METHOD OF DETECTING WAFER CHUCKING AND DE-CHUCKING」と題する米国特許出願第17/208,441号の利益及び優先権を主張するものであり、その内容を全て、参照により本明細書に援用する。
[0001]本出願は、2021年3月22日出願の「CAPACITIVE METHOD OF DETECTING WAFER CHUCKING AND DE-CHUCKING」と題する米国特許出願第17/208,441号の利益及び優先権を主張するものであり、その内容を全て、参照により本明細書に援用する。
[0002]本技術は、半導体製造用の構成要素及び装置に関する。より具体的には、本技術は、基板支持アセンブリ及び他の半導体処理機器に関する。
[0003]集積回路は、基板表面に複雑にパターニングされた材料層を作製するプロセスによって可能になる。基板にパターニングされた材料を作製するには、材料を形成及び除去するための制御された方法が必要である。これらのプロセスが行われる温度は、最終製品に直接影響を与える可能性がある。基板の温度は多くの場合、処理中に基板を支持するアセンブリで制御され、維持される。内部に位置する加熱装置が支持体内で熱を発生させることができ、その熱が基板に伝導され得る。また、一部の技術では、基板支持体を用いて基板レベルのプラズマを発生させたり、基板を支持体に静電チャックしたりすることもある。基板近傍で発生したプラズマは、チャンバの好ましくない領域で寄生プラズマを形成するだけでなく、構成要素に衝撃を与える原因となり得る。またこの状態が、基板支持体の電極間の放電につながる可能性もある。更に、ペデスタルを発熱とプラズマ発生の両方に用いると、干渉効果が生じる可能性がある。
[0004]様々な動作プロセスが、基板レベルのプラズマ形成と同様に、温度の上昇を用いる可能性があるため、基板支持体の構成材料が、アセンブリの電気動作に影響を与える温度に暴露される可能性がある。したがって、高品質のデバイス及び構造を製造するために使用できる改良されたシステム及び方法が必要とされている。これら及びその他のニーズは、本技術によって対処される。
[0005]例示的な基板支持アセンブリは、基板座を画定する支持面を画定する静電チャック本体を含み得る。基板支持アセンブリは、チャック本体に結合された支持ステムを含み得る。基板支持アセンブリは、チャック本体内に埋め込まれたヒータを含み得る。基板支持アセンブリは、静電チャック本体内でヒータと支持面との間に埋め込まれた第1のバイポーラ電極を含み得る。基板支持アセンブリは、チャック本体内でヒータと支持面との間に埋め込まれた第2のバイポーラ電極を含み得る。基板支持アセンブリは、静電チャック本体内で基板座の中心に近接した位置に埋め込まれた少なくとも1つの内側静電容量センサを含み得る。基板支持アセンブリは、静電チャック本体内で基板座の周縁部に近接した位置に埋め込まれた少なくとも1つの外側静電容量センサを含み得る。
[0006]幾つかの実施形態では、少なくとも1つの内側静電容量センサ及び少なくとも1つの外側静電容量センサの各々は、基板座の表面と、第1のバイポーラ電極及び第2のバイポーラ電極の一方又は両方の上面との間に配置され得る。少なくとも1つの内側静電容量センサ及び少なくとも1つの外側静電容量センサの各々は、負電極及び正電極を含み得る。少なくとも1つの外側静電容量センサは、基板座の周縁部の周りに配置された複数の外側静電容量センサを含み得る。複数の外側静電容量センサのうちの少なくとも2つは、基板座の中心から等しい半径方向距離に配置され得る。複数の外側静電容量センサは、基板座の周縁部の周りに等角度間隔で配置され得る。基板支持アセンブリは、少なくとも1つの内側静電容量センサ及び少なくとも1つの外側静電容量センサの各々に結合されたAC電圧供給部を含み得る。
[0007]本技術の幾つかの実施形態は、基板座を画定する基板支持面を画定するチャック本体を含む基板支持アセンブリも包含し得る。基板支持アセンブリは、チャック本体に結合された支持ステムを含み得る。基板支持アセンブリは、チャック本体内に埋め込まれたヒータを含み得る。基板支持アセンブリは、チャック本体内でヒータと基板支持面との間に配置されたチャッキング機構を含み得る。基板支持アセンブリは、チャック本体内で基板座の中心に近接した位置に埋め込まれた少なくとも1つの内側静電容量センサを含み得る。基板支持アセンブリは、チャック本体内で基板座の周縁部に近接した位置に埋め込まれた複数の外側静電容量センサを含み得る。
[0008]幾つかの実施形態では、複数の外側静電容量センサのうちの少なくとも2つは、基板座の中心から等しい半径方向距離に間隔を置いて配置され得る。基板支持アセンブリは、少なくとも1つの内側静電容量センサ及び複数の外側静電容量センサの各々に結合されたAC電圧供給部を含み得る。複数の外側静電容量センサは、基板座の周縁部の周りに等角度間隔で配置され得る。少なくとも1つの内側静電容量センサ及び複数の外側静電容量センサの各々は、基板座の表面とヒータの上面との間に配置され得る。チャッキング機構は、バイポーラ静電チャック、モノポーラ静電チャック、又は真空チャックを含み得る。
[0009]本技術の幾つかの実施形態は、ウエハが完全にチャックされているか否かを決定する方法も包含し得る。本方法は、チャック本体内に埋め込まれた複数の静電容量センサに電圧を供給することを含み得る。チャック本体は、基板座を画定する基板支持面を画定し得る。複数の静電容量センサのうちの少なくとも1つは、基板座の中心に近接して位置決めされ得る。複数の静電容量センサのうちの少なくとも1つは、基板座の周縁部に近接して位置決めされ得る。本方法は、複数の静電容量センサの各々において静電容量を測定することを含み得る。本方法は、複数の静電容量センサの各々の静電容量に少なくとも部分的に基づいて、基板座の上に位置決めされたウエハが基板座に対して平坦に配置されているか否かを決定することを含み得る。
[0010]幾つかの実施形態では、基板座の上に位置決めされたウエハが基板座に対して平坦に配置されているか否かを決定することは、各静電容量をベースライン値と比較することを含み得る。基板座の上に位置決めされたウエハが基板座に対して平坦に配置されているか否かを決定することは、複数の静電容量センサの各々の静電容量を、複数の静電容量センサのうちの少なくとも他の1つの静電容量と比較することを含み得る。基板座の上に位置決めされたウエハが基板座に対して平坦に配置されているか否かを決定することは、複数の静電容量センサの平均静電容量を決定することと、複数の静電容量センサの各々の静電容量を平均静電容量と比較することとを含み得る。本方法は、複数の静電容量センサの各々の静電容量に基づいてウエハの反りの種類及びウエハの反りの大きさの一方又は両方を決定することを含み得る。本方法は、複数の静電容量センサの各々の静電容量に基づいてチャッキング力を調整することを含み得る。チャッキング力を調整することは、ウエハと基板座との間の間隙が減少するようにチャッキング電圧を増加させることを含み得る。
[0011]上記技術は、従来のシステム及び技法を超える多くの利点を提供することができる。例えば、本技術の実施形態は、ウエハがチャックされているか、あるいはデチャックされているかを検出することができる基板支持体を提供することができる。実施形態はまた、ウエハのチャック状態及び/又は反り状態をインシトゥ決定することを可能にし、これにより、チャッキング力を調整して、いかなる望ましくない状態にも対応することが可能になり得る。これら及び他の実施形態は、その多くの利点及び特徴と共に、以下の説明及び添付の図面と併せてより詳細に記載される。
[0012]明細書の残りの部分及び図面を参照することによって、開示された技術の性質及び利点を更に理解することができる。
[0020]図の幾つかは概略図として含まれている。図は説明のためのものであり、縮尺が明記されていない限り縮尺通りとみなすべきではないことを理解されたい。更に、概略として、図は理解を助けるために提供されており、現実的な表現と比較して、全ての態様又は情報を含まない場合があり、説明のために誇張された材料を含む場合がある。
[0021]添付の図では、同様の構成要素及び/又は特徴には、同じ参照ラベルが付いている場合がある。更に、同じ種類の様々な構成要素は、参照ラベルの後に類似の構成要素を区別する文字を付けることで区別され得る。本明細書で第1の参照ラベルのみを使用した場合、その説明は、文字に関係なく、同じ第1の参照ラベルを有する類似の構成要素のいずれか1つに適用可能である。
[0022]プラズマ堆積プロセスは、基板上の膜形成を促進するために、1又は複数の構成前駆体に電圧を加える場合がある。これらの形成された膜は、基板に応力を生じさせる条件下で作製され得る。静電チャック等のチャックを使用して、基板に対するクランプ作用を生じさせ、反り応力を克服することができる。しかし、半導体処理の高精度化とデバイスの小型化が進むにつれて、チャッキングが処理上の問題に関与することがある。場合によっては、基板にチャッキング電圧が供給されなくなっても、処理後に基板がデチャックされているか否かわからないことがある。これは、例えば、基板の底面とチャック本体との間に残った残留静電荷に起因し得る。これらの残留電荷は、基板の下に閉じ込められたプラズマによって生じることがあり、そのため、処理工程中に放散されない。このような場合、リフトピンを使用する等してクランプされた基板を移動させようとすると、基板が破損する可能性がある、又はその他の損傷を受ける可能性がある。更に、処理中、所定のチャッキング力が、基板上の膜厚が厚くなるにつれて経時的に変化し得る反り応力を克服するのに十分かどうかを決定するのが困難な場合がある。チャッキング力が低すぎると、反り応力によって基板が反り、基板上の膜の均一性の問題の原因となり得る。
[0023]本技術は、基板が完全にクランプされているか否か、及び/又は反り又は他の間隙が存在するか否かを決定するために使用され得るいくつかの静電容量センサを含む基板支持アセンブリを用いてこれらの課題を克服する。更に、本技術は、インシトゥ静電容量方式による感知を実施することができ、これにより、現在の基板の状態を考慮して緩和措置(チャッキング力の調整等)を行うことができる。
[0024]残りの開示は、開示された技術を用いた特定の堆積プロセスを常に特定するが、システム及び方法は、他の堆積、エッチング、及び洗浄チャンバ、ならびに記載されたチャンバで行われ得るプロセスに等しく適用可能であることが容易に理解されるであろう。従って、本技術は、これらの特定の堆積プロセス又はチャンバのみでの使用に限定されるとみなすべきではない。本開示では、本技術の実施形態に係るこのシステムの追加の変形例及び調整を説明する前に、本技術の実施形態に係るペデスタルを含み得る1つの可能なシステム及びチャンバについて説明する。
[0025]図1は、実施形態に係る堆積、エッチング、焼成、及び硬化チャンバの処理システム100の一実施形態を示す上面図である。図において、一対の前方開口型統一ポッド102は、ロボットアーム104によって受け入れられ、タンデムセクション109a~cに位置決めされた基板処理チャンバ108a~fの1つの中に配置される前に低圧保持エリア106内に配置される様々なサイズの基板を供給する。第2のロボットアーム110は、基板ウエハを保持エリア106から基板処理チャンバ108a~fに往復輸送するのに使用され得る。各基板処理チャンバ108a~fは、プラズマ化学気相堆積、原子層堆積、物理的気相堆積、エッチング、前洗浄、ガス抜き、配向、及びアニール、アッシング等を含む他の基板プロセスに加えて、本明細書に記載の半導体材料のスタックの形成を含むいくつかの基板処理工程を実行するように装備され得る。
[0026]基板処理チャンバ108a~fは、基板上に誘電体膜又は他の膜を堆積、アニール、硬化及び/又はエッチングするための1又は複数のシステム構成要素を含み得る。1つの構成では、2つの対の処理チャンバ、例えば、108c~d及び108e~fを、基板上に誘電体材料を堆積させるのに使用することができ、3つ目の対の処理チャンバ、例えば、108a~bが、堆積された誘電体をエッチングするために使用され得る。別の構成では、3対のチャンバすべて、例えば108a~fが、基板上に交互の誘電体膜のスタックを堆積させるように構成され得る。記載されたプロセスのいずれか1又は複数を、異なる実施形態で示した製造システムから分離されたチャンバで実施することができる。誘電体膜のための堆積、エッチング、アニール、及び硬化チャンバの追加の構成が、システム100によって企図されることが理解されるであろう。
[0027]図2は、本技術の幾つかの実施形態に係る例示的なプラズマシステム200を示す概略断面図である。プラズマシステム200は、上述したタンデムセクション109のうちの1又は複数に装備されていてよく、本技術の実施形態に係る基板支持アセンブリを含み得る一対の処理チャンバ108を例示し得る。プラズマシステム200は、概して、側壁212、底壁216、及び一対の処理領域220A及び220Bを画定する内部側壁201を有するチャンバ本体202を含み得る。処理領域220A~220Bの各々は、同様に構成されていてよく、同一の構成要素を含んでいてよい。
[0028]例えば、処理領域220B(処理領域220Bの構成要素は処理領域220Aにも含まれ得る)は、プラズマシステム200の底壁216に形成された通路222を貫通して処理領域に配置されたペデスタル228を含み得る。ペデスタル228は、本体部分等のペデスタルの露出表面上に基板229を支持するように適合されたヒータを提供し得る。ペデスタル228は、例えば抵抗加熱要素等の加熱要素232を含んでいてよく、基板温度を所望のプロセス温度に加熱及び制御し得る。ペデスタル228はまた、ランプアセンブリ等の遠隔加熱要素、又は他のいずれかの加熱装置によって加熱され得る。
[0029]ペデスタル228の本体は、フランジ233によってステム226に結合され得る。ステム226は、ペデスタル228を電源コンセント又は電源ボックス203に電気的に結合することができる。電源ボックス203は、処理領域220B内でのペデスタル228の上昇及び移動を制御する駆動システムを含んでいてよい。ステム226はまた、ペデスタル228に電力を供給するための電力インタフェースを含み得る。電源ボックス203はまた、例えば熱電対インタフェース等の電力及び温度インジケータ用のインタフェースを含んでいてよい。ステム226は、電源ボックス203と着脱可能に結合するように適合されたベースアセンブリ238を含んでいてよい。周囲リング235が電源ボックス203の上方に図示されている。幾つかの実施形態では、周囲リング235は、ベースアセンブリ238と電源ボックス203の上面との間に機械的インタフェースを提供するように構成された機械的停止又はランドとして適合された肩部であってよい。
[0030]ロッド230が、処理領域220Bの底壁216に形成された通路224を通って含まれていてよく、ペデスタル228の本体を貫通して配置された基板リフトピン261を位置決めするために用いられ得る。基板リフトピン261により、基板229をペデスタルから選択的に離間させて、基板移送ポート260を通して基板229を処理領域220Bの内外へ移送するために用いられるロボットによる基板229の交換を容易にすることができる。
[0031]チャンバリッド204は、チャンバ本体202の上部に結合され得る。リッド204は、それに結合された1又は複数の前駆体分配システム208を収容することができる。前駆体分配システム208は、デュアルチャネルシャワーヘッド218を通して処理領域220B内に反応物及び洗浄前駆体を供給し得る前駆体入口通路240を含み得る。デュアルチャネルシャワーヘッド218は、フェースプレート246の中間に配置されたブロッカプレート244を有する環状ベースプレート248を含み得る。無線周波数(「RF」)源265がデュアルチャネルシャワーヘッド218に結合されていてよく、デュアルチャネルシャワーヘッド218に電力を供給して、デュアルチャネルシャワーヘッド218のフェースプレート246とペデスタル228との間にプラズマ領域を生成しやすくすることができる。幾つかの実施形態では、RF源は、プラズマ発生を促進するために、ペデスタル228等のチャンバ本体202の他の部分に結合されていてよい。誘電体アイソレータ258を、リッド204とデュアルチャネルシャワーヘッド218との間に配置して、RF電力がリッド204に伝導するのを防止することができる。ペデスタル228に係合するシャドーリング206を、ペデスタル228の周辺部に配置することができる。
[0032]工程中に環状ベースプレート248を冷却するために、オプションの冷却チャネル247がガス分配システム208の環状ベースプレート248に形成されていてよい。ベースプレート248が所定の温度に維持されるように、水、エチレングリコール、ガス等の熱伝達流体が、冷却チャネル247を通して循環され得る。ライナアセンブリ227を、処理領域220B内でチャンバ本体202の側壁201、212に密接に配置して、側壁201、212が処理領域220B内の処理環境に暴露されないようにすることができる。ライナアセンブリ227は、周囲ポンピングキャビティ225を含んでいてよく、このポンピングキャビティ225は、処理領域220Bからガス及び副生成物を排気し、処理領域220B内の圧力を制御するように構成されたポンピングシステム264に結合されていてよい。複数の排気ポート231が、ライナアセンブリ227に形成されていてよい。排気ポート231は、システム200内の処理を促進する方法で、処理領域220Bから周囲ポンピングキャビティ225へのガスの流れを可能にするように構成され得る。
[0033]図3は、本技術の幾つかの実施形態に係る例示的な半導体処理チャンバ300を示す概略部分断面図である。図3は、図2に関して上述した1又は複数の構成要素を含んでいてよく、そのチャンバに関連する更なる詳細を示し得る。チャンバ300は、前述したように、誘電体材料のスタックの堆積を含む半導体処理工程を実行するために使用され得る。チャンバ300は、半導体処理システムの処理領域の部分図を示すことができ、チャンバ300の幾つかの実施形態に組み込まれると理解される前述の追加のリッドスタック構成要素等の構成要素のすべてを含まない場合がある。
[0034]前述のように、図3は、処理チャンバ300の一部を示す図である。チャンバ300は、基板支持アセンブリ310と同様に、シャワーヘッド305を含み得る。チャンバ側壁315と共に、シャワーヘッド305及び基板支持体310は、プラズマが発生し得る基板処理領域320を画定し得る。基板支持アセンブリは、本体内に埋め込まれた又は配置された1又は複数の構成要素を含み得る静電チャック本体325を含んでいてよい。トップパック内に組み込まれた構成要素は、幾つかの実施形態では処理材料に暴露されることなく、チャック本体325内に完全に保持され得る。静電チャック本体325は、基板支持面327を画定していてよく、チャック本体の特定の形状寸法に応じた厚さ及び長さ又は直径で特徴づけられ得る。幾つかの実施形態では、チャック本体は楕円形であってよく、チャック本体を通る中心軸からの1又は複数の半径方向寸法によって特徴付けられ得る。トップパックはどのような形状寸法であってもよく、半径方向寸法について説明する場合、チャック本体の中心位置からどのような長さをも画定し得ることを理解されたい。
[0035]静電チャック本体325は、チャック本体を支持し、チャック本体325の内部構成要素と結合し得る電気及び/又は流体ラインを供給及び受け入れるためのチャネルを含み得るステム330に結合され得る。チャック本体325は、静電チャックとして動作するための関連するチャネル又は構成要素を含んでいてよいが、幾つかの実施形態では、アセンブリは、真空チャック、又は他のいずれかの種類のチャッキングシステムとして動作し得る、又はそのための構成要素を含み得る。ステム330は、基板支持面とは反対側のチャック本体の第2の面でチャック本体と結合していてよい。静電チャック本体325は、基板支持面に近接してチャック本体内に埋め込まれ得る第1のバイポーラ電極335aを含み得る。電極335aは、DC電源340aと電気的に結合していてよい。電源340aは、導電性チャック電極335aにエネルギー又は電圧を供給するように構成される。これは、半導体処理チャンバ300の処理領域320内に前駆体のプラズマを形成するように動作し得るが、他のプラズマ工程も同様に持続させることができる。例えば、電極335aはまた、シャワーヘッド305に電気的に結合されたRF源307を含む容量プラズマシステムの電気的グラウンドとして動作するチャッキングメッシュであってよい。例えば、電極335aは、RF源307からのRF電力のグラウンド経路として動作し、基板支持面への基板の静電クランプを提供するための基板への電気バイアスとしても動作し得る。電源340aは、フィルタ、電源、及びチャッキング電圧を供給するように構成されたいくつかの他の電気的構成要素を含み得る。
[0036]静電チャック本体は、第2のバイポーラ電極335bも含んでいてよく、この第2のバイポーラ電極335bも、基板支持面に近接してチャック本体内に埋め込まれていてよい。電極335bは、DC電源340bと電気的に結合していてよい。電源340bは、導電性チャック電極335bにエネルギー又は電圧を供給するように構成され得る。更に、幾つかの実施形態に係るバイポーラチャックに関する電気的構成要素及び詳細を以下に更に説明するが、いずれの設計も、処理チャンバ300を用いて実施することができる。例えば、以下に更に説明するように、追加のプラズマ関連電源又は構成要素が組み込まれていてよい。
[0037]工程中、基板は、静電チャック本体の基板支持面に少なくとも部分的に接触し得、これにより、接触間隙が生じ、ペデスタルの表面と基板との間に本質的に容量性の効果が生じ得る。接触間隙に電圧を印加することができ、チャッキングのための静電力を発生させることができる。電源340a及び340bは、電極から基板支持面へと移動する電荷を供給することができ、この電荷が基板支持面に蓄積し得、基板において反対の電荷とクーロン引力を有する電荷層を生成することができ、チャック本体の基板支持面に対して基板を静電的に保持することができる。この電荷の移動は、ジョンセンラーベック型チャッキングの誘電体内の有限抵抗に基づいて、チャック本体の誘電体材料を通って流れる電流によって起こり得、本技術の幾つかの実施形態で使用され得る。
[0038]チャック本体325は、基板支持面内に凹部領域345を画定していてよく、この凹部領域345は、基板337が配置され得る基板座として機能する凹部ポケットを提供し得る。凹部領域345は、トップパックの内側領域に形成されていてよく、処理用の基板を受け入れるように構成され得る。凹部領域345は、図示したように、静電チャック本体の中央領域を包含していてよく、あらゆる多様なサイズの基板を収容する大きさであってよい。基板は、凹部領域内に着座し、基板を取り囲み得る外側領域347によって収容され得る。幾つかの実施形態では、外側領域347の高さは、基板が外側領域347における基板支持面の表面高さと水平となる、又はそれよりも低く下がっているようにすることができる。下がった表面により、処理中のエッジ効果を制御することができ、幾つかの実施形態では、基板全体にわたる堆積の均一性が改善され得る。幾つかの実施形態では、エッジリングがトップパックの周辺部に配置されていてよく、基板が内部に着座し得る凹部を少なくとも部分的に画定し得る。幾つかの実施形態では、チャック本体の表面は実質的に平面であってよく、エッジリングは、基板が内部に着座し得る凹部を完全に画定し得る。
[0039]幾つかの実施形態では、静電チャック本体325及び/又はステム330は、絶縁材料又は誘電体材料であってよい。例えば、酸化物、窒化物、炭化物、及び他の材料を使用して構成要素を形成することができる。例示的な材料としては、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、炭化タングステン、及び他のいずれかの金属又は遷移金属の酸化物、窒化物、炭化物、ホウ化物、又はチタン酸塩を含むセラミック、ならびにこれらの材料と他の絶縁材料又は誘電体材料との組み合わせを挙げることができる。特定の温度範囲で動作するように構成された複合材を提供するために、異なる等級のセラミック材料を使用することができ、したがって、幾つかの実施形態では、同様の材料の異なるセラミック等級をトップパック及びステムに使用することができる。幾つかの実施形態では、電気的特性を調整するためにドーパントを組み込むこともできる。例示的なドーパント材料としては、イットリウム、マグネシウム、ケイ素、鉄、カルシウム、クロム、ナトリウム、ニッケル、銅、亜鉛、又はセラミック材料もしくは誘電体材料内に組み込まれることが知られているいずれかの数の他の元素が挙げられる。
[0040]静電チャック本体325は、チャック本体内に収容された埋込ヒータ350を含んでいてよい。ヒータ350は、実施形態では、抵抗ヒータ又は流体ヒータを含み得る。幾つかの実施形態では、電極335をヒータとして動作させることができるが、これらの動作を切り離すことによって、より個別的な制御を行うことができ、プラズマ形成のための領域を制限しながら、ヒータカバレッジを拡大することができる。ヒータ350は、チャック本体材料に接着又は結合されたポリマーヒータを含み得るが、導電性要素を静電チャック本体内に埋め込んで、トップパックを加熱するためにAC電流等の電流を受けるように構成することもできる。電流は、上述したDC電力と同様のチャネルを通ってステム330を通して供給され得る。ヒータ350は、電源365と結合していてよく、この電源365は、関連するチャック本体及び/又は基板の加熱を促進するために、抵抗加熱要素に電流を供給し得る。ヒータ350は、実施形態では複数のヒータを含んでいてよく、各ヒータはチャック本体のゾーンに関連づけられていてよく、したがって例示的なチャック本体は、ヒータと同様の数又はヒータよりも多い数のゾーンを含んでいてよい。チャッキングメッシュ電極335は、幾つかの実施形態では、ヒータ350と基板支持面327との間に位置決めされていてよく、以下に更に説明するように、幾つかの実施形態では、チャック本体内の電極と基板支持面との間に距離が維持され得る。
[0041]ヒータ350は、基板支持面327上に存在する基板だけでなく、静電チャック本体325全体にわたって温度を調整することができる場合がある。ヒータは、チャック本体及び/又は基板を約100℃以上に加熱する動作温度範囲を有していてよく、ヒータは、約125℃以上、約150℃以上、約175℃以上、約200℃以上、約250℃以上、約300℃以上、約350℃以上、約400℃以上、約450℃以上、約500℃以上、約550℃以上、約600℃以上、約650℃以上、約700℃以上、約750℃以上、約800℃以上、約850℃以上、約900℃以上、約950℃以上、約1000℃以上、又はそれ以上に加熱するように構成され得る。ヒータはまた、これらの記載された数値のうちのいずれか2つの間に包含される任意の範囲、又はこれらの範囲のうちの任意の範囲内に包含されるより小さい範囲で動作するようにも構成され得る。幾つかの実施形態では、チャックヒータは、堆積工程の間、少なくとも500℃を超える基板温度を維持するように操作され得る。
[0042]静電チャック本体325は、基板支持面327に近接してチャック本体325内に埋め込まれ得る1又は複数の静電容量センサ370を含む。静電容量センサ370は、チャック本体325内に配置されていてよく、各静電容量センサ370の上面は、凹部領域345の上面の下方に、しかし近接して位置決めされる。例えば、静電容量センサ370は、凹部領域345の上面とチャッキング電極335及び/又はヒータ350との間に配置され得る。静電容量センサ370は、凹部領域345の下方で凹部領域345の中心に対して1又は複数の半径方向位置に配置され得る。図示したように、内側静電容量センサ370aは、凹部領域345の中心に近接する位置に配置される。例えば、内側静電容量センサ370aは、凹部領域345の中心及び凹部領域345の周縁部から半径方向距離の内方又は約25%、半径方向距離の内方又は約20%、半径方向距離の内方又は約15%、半径方向距離の内方又は約10%、半径方向距離の内方又は約5%、半径方向距離の内方又は約3%、半径方向距離の内方又は約1%、又はそれ以下の位置に配置され得る。内側静電容量センサ370aは、凹部領域345と同軸にアライメントされ得る。1つの内側静電容量センサ370aを有するように図示したが、ゼロ又は複数の内側静電容量センサ370aが使用され得ることが理解されるであろう。複数の内側静電容量センサ370aが使用される場合、内側静電容量センサ370aは、凹部領域345に対して同じあるいは異なる半径方向及び/又は角度位置にあってよい。
[0043]図示したように、いくつかの外側静電容量センサ370bが、凹部領域345の周縁部に近接する位置に配置され得る。例えば、外側静電容量センサ370bは、凹部領域345の中心及び凹部領域345の周縁部から半径方向距離の外方又は約75%、半径方向距離の外方又は約80%、半径方向距離の外方又は約85%、半径方向距離の外方又は約90%、半径方向距離の外方又は約95%、半径方向距離の外方又は約97%、半径方向距離の外方又は約99%、又はそれ以上の位置に配置され得る。外側静電容量センサ370bは、凹部領域345の周縁部とアライメントされていてよく、及び/又は重なっていてよい。同じ半径方向位置にある外側静電容量センサ370bを図示したが、外側静電容量センサ370bの一部又は全部が、凹部領域345の中心に対して異なる半径方向位置に配置され得ることが理解されよう。
[0044]凹部領域の中心及び周縁部に近接して配置された静電容量センサ370のみを図示したが、静電容量センサの配置はそれほど限定されないことが理解されよう。例えば、1又は複数の静電容量センサ370は、中間の半径方向位置、例えば、凹部領域345の中心と凹部領域345の周縁部との間の半径方向距離の25%から75%にある半径方向位置に配置され得る。各静電容量センサ370の半径方向位置は、それぞれの静電容量センサ370の中心、最内縁、及び/又は最外縁から測定することができる。
[0045]各静電容量センサ370は、AC電源375と電気的に結合され得る。電源375は、静電容量センサ370にエネルギー又は電圧を供給することができる。例えば、電力は、ステム330を通して各静電容量センサ370に供給され得る。動作時には、電圧が静電容量センサ370に供給され、これにより基板337上に電位が生じ、電子が各静電容量センサ370の正電極に向かって流れ、正孔が各静電容量センサ370の負電極に向かって流れる。これにより、基板337の静電容量を静電容量センサ370の各位置で決定することができる。静電容量は直接測定することができる、及び/又はインピーダンス測定から変換することができる。各静電容量センサ370からの静電容量は、凹部領域345の上面と基板337の底面との間に間隙があるか否かを決定するために使用され得る。例えば、より低い静電容量値は、凹部領域345の上面と基板337の底面との間により大きい間隙が形成されたことと関連づけられ得るが、高い静電容量値は、より小さい間隙及び/又は間隙なしに関連づけられ得る。静電容量センサ370は、静電容量の特定の変化に対応する特定の電圧を生成することができる。電圧は、距離の変化を表すようにスケーリングされ得る。例えば、特定の電圧は、所定の距離の変化に関連付けられ得る。ほんの一例として、静電容量センサ370では、感知された電圧の各1ボルトの変化が、基板337と基準点(静電容量センサ370、凹部領域345、及び/又は他の基準点等)との間の所定の方向(電圧測定の極性に基づく)における100μmの距離を表すように、1V/100μmによって距離の変化が決定され得る。他の電圧/距離比も用いることができることが理解されよう。幾つかの実施形態は、電圧と同様の方法で、所定の静電容量値及び/又は静電容量値の変化を所定の距離と相関させ得る。
[0046]基板337と凹部領域345との間に間隙があるか否かの決定は、多くの方法で実行され得る。例えば、各静電容量センサ370の静電容量値が、ベースライン値と比較され得る。ベースライン値は、基板337が凹部領域345の上面に直接接触していることに関連付けられた既知の静電容量値であってよい。測定された静電容量値がベースライン値と一致する(又は実質的に一致する)場合、所定の静電容量センサ370の直上の基板337の一部が凹部領域345と接触していると決定され得る。本明細書で使用される場合、実質的に一致するとは、ベースライン(又は他の)値の約10%以内、ベースライン値の約5%以内、ベースライン値の約3%以内、ベースライン値の約1%以内、又はそれ以下を意味し得る。静電容量値は、値が静電容量センサ370の誤差の範囲内にある場合、実質的に一致するとみなされる。所定の静電容量センサ370の測定された静電容量値がベースライン値未満(又は閾値限界未満)である場合、基板337と凹部領域345との間に間隙が存在すると決定することができる。閾値限界は、ベースライン(又は他の)値からの偏差のうち、ベースライン値の約10%以上、ベースライン値の約5%以上、ベースライン値の約3%以上、又はベースライン値の約1%以上のものであってよい。閾値限界は、静電容量センサ370の誤差の範囲に基づいていてよい。
[0047]幾つかの実施形態では、基板337と凹部領域345の上面との間に間隙があるか否かの決定は、各静電容量センサ370の静電容量を少なくとも1つの静電容量センサ370の静電容量と比較することによって実行され得る。例えば、複数の静電容量値がほぼ同じである場合、基板337の一部が、同じおおよその静電容量値を有する各静電容量センサ370において、凹部領域345の上面から同じ距離(基板337が凹部領域345と接触している場合、ゼロであってよい)にあると決定され得る。本明細書で使用される場合、用語「約」は、約10%以内、約5%以内、約3%以内、約1%以内、又はそれ以下を意味し得る。互いに異なる静電容量値は、より小さい静電容量測定値を有する静電容量センサ370にアライメントされた基板337の部分が間隙を有する(又はより大きい間隙を有する)が、より大きい静電容量測定値を有する静電容量センサ370にアライメントされた基板337の部分は間隙を有さない(又はより小さい間隙を有する)ことを意味し得る。静電容量センサ測定値は、他のすべての静電容量センサ測定値及び/又は静電容量センサ370のサブセットのみからの測定値と比較することができる。例えば、外側静電容量センサ370bからの測定値は、他の外側静電容量センサ370bのみからの測定値と比較することができ、内側静電容量センサ370aからの測定値は、他の内側静電容量センサ370aからの測定値と比較され得る。内側及び外側静電容量センサからの測定値を互いに比較することができ、これにより、基板337が反っているか否かの指標を得ることができる。例えば、内側又は外側静電容量センサからの静電容量測定値が、基板337が凹部領域345に接触していることを示し、静電容量センサの他のサブセットからの静電容量測定値が間隙が存在することを示す場合、基板337が反っていると決定することができる。
[0048]基板337と凹部領域345との間に間隙があるか否かの決定は、ベースライン静電容量測定値として機能し得る、静電容量センサ370のすべて又はサブセットの平均静電容量を決定することによって実行され得る。次いで、個々の静電容量センサ370からの測定値が、平均静電容量と比較され得る。各測定静電容量と平均静電容量との差を使用して、基板337と凹部領域345との間の間隙が小さい、大きい、及び/又は間隙がないエリアを識別することができる。基板337と凹部領域345との間に間隙があるか否かを決定するために他の技法を使用することができ、これには、上述した技法の1又は複数の組み合わせが含まれ得ることが理解されよう。
[0049]基板337と凹部領域345との間に間隙があるか否かの決定は、インシトゥで実行することができ、基板337と凹部領域345との間に間隙があるか否かに基づいて、チャッキング力を調整すること、及び/又は他の措置を講じることが可能になり得る。例えば、1又は複数の間隙が検出された場合、チャッキング力を増加させて間隙をなくし、基板337を凹部領域345に対して完全にクランプすることができ、これにより、存在する反りをなくすことができる。幾つかの実施形態では、チャッキング力を増加させることは、チャッキング電極335に供給されるチャッキング電圧を増加させることを含み得る。1つ又はすべての基板処理工程が完了した後に、基板337を持ち上げる及び/又は他の方法で移動させることができるようにチャッキング力の印加を停止することができる。ある場合には、残留静電荷が残り、基板337の全部又は一部をクランプし続ける。クランプされた基板337を移動させようとすると基板337に損傷を与える可能性があるため、間隙が存在するか否かを検出することによって残留チャッキング力が残っているかどうかを決定することができ、これにより、リフトピン又は他の機構を使用して基板を移動させようとする前に、残留静電力を排出するための緩和措置を講じることができるようになる。主にバイポーラ静電チャックに関して説明したが、本発明の技術はそれに限定されるものではなく、本明細書に記載の静電容量感知技法は、モノポーラ静電チャック及び/又は真空チャック等の他のチャッキング機構と組み合わせて使用できることが理解されよう。
[0050]図4は、本技術の幾つかの実施形態に係る例示的な基板支持アセンブリの静電容量センサ配置400を示す概略上面図である。静電容量センサ配置400は、上述したチャック本体325と同様であってよいチャック本体410内に配置されたいくつかの静電容量センサ405を含み得る。例えば、チャック本体410は、外側領域420に囲まれた基板座415を含み得る。基板座415は、凹部領域345と同様であってよく、外側領域420は基板座415の上面より上方に突出している。静電容量センサ405は、基板支持アセンブリ310に関連して前述した静電容量センサ370と同様であってよい、又は任意の他の数のペデスタル又はチャックであってよい。各静電容量センサ405は、基板座415にAC電圧を供給するために使用され得る正電極407及び負電極409を含み得る。図示したように、静電容量センサ配置400は、基板座415の中心に近接して位置決めされた単一の内側静電容量センサ405aと、基板座415の周縁部に近接して位置決めされたいくつかの外側静電容量センサ405bとを含み得る。
[0051]内側静電容量センサ405aとともに図示したが、任意の数の内側静電容量センサ405aが、所定の実施形態に含まれていてよい。例えば、センサ配置400は、1つ以上の内側静電容量センサ405a、2つ以上の内側静電容量センサ405a、3つ以上の内側静電容量センサ405a、4つ以上の内側静電容量センサ405a、5つ以上の内側静電容量センサ405a、又はそれ以上を含み得る。各内側静電容量センサ405aは、基板座415の中心に対して同じ又は異なる半径方向位置及び/又は角度方向位置にあってよい。外側静電容量センサ405bは、本書で示すように、基板座415の中心からほぼ同じ半径方向距離に配置され得る、あるいは外側静電容量センサ405bの1又は複数が異なる半径方向位置にあるように配置され得る。本書では、基板座415の周りに等角度間隔で配置された外側静電容量センサ405bを図示したが、外側静電容量センサ405bの1又は複数が不規則な角度で間隔を置いて配置され得ることが理解されよう。更に、任意の数の内側及び/又は外側静電容量センサ405が、所定の基板座415のエリア全体にわたって配設されていてよい。例えば、外側静電容量センサ405bの数は、約2個以上、約3個以上、約4個以上、約5個以上、約10個以上、約20個以上、約30個以上、又はそれ以上であってよい。基板座415全体にわたる静電容量センサの数が多いほど、基板と基板座415との間の間隙の存在及びサイズに関してより高いレベルの詳細を得ることができる。
[0052]基板座415の内側及び外側の両方の領域に静電容量センサを含むことによって、基板のあらゆる反りの存在を決定することができる。更に、反りの大きさ及び/又は種類は、静電容量センサ配置400等の静電容量センサ配置からの静電容量測定値に基づいて識別可能であり得る。例えば、内側静電容量センサ405aからの静電容量測定値が間隙を示し、外側静電容量センサ405bの静電容量測定値が基板425と基板座415との接触を示す場合、図4Aに示すように、基板が圧縮反りを呈していると決定することができる。内側静電容量センサ405aの静電容量測定値が基板425と基板座415との接触を示し、外側静電容量センサ405bの静電容量測定値が間隙の存在を示す場合、図4Bに示すように、基板425が引張反りを呈していると決定することができる。更に、静電容量測定値は、各静電容量センサの位置における各間隙の大きさを決定するのに使用可能であり得る。例えば、上記のように、各静電容量センサ405からの静電容量及び/又は電圧読み取り値は、静電容量センサ405、基板座415、及び/又は他の基準点からの基板425の所定の距離と相関させることができる。距離に基づいて、間隙が検出された各静電容量センサの位置において、間隙の大きさが決定され得る。間隙の位置、間隙の大きさ、及び/又は反りの種類に基づいて、チャッキング力等の1又は複数の処理パラメータを調整して、間隙/反りを低減させることができる、及び/又は間隙/反りの影響を緩和することができる。
[0053]図5は、本技術の幾つかの実施形態に係るウエハが完全にチャックされているか否かを決定する例示的な方法500の工程を示す図である。方法500は、上述した処理システム200及びチャンバ300を含む様々な処理チャンバにおいて実行することができ、上述したチャック本体325及び410を含む様々なチャック本体を用いることができる。方法500は、本技術に係る方法の幾つかの実施形態に特に関連し得る、あるいは関連していない場合もある、いくつかのオプションの工程を含み得る。
[0054]方法500は、ハードマスク膜を形成する工程又は他の堆積工程を含み得る処理方法を含み得る。本方法は、方法500の開始前のオプションの工程を含んでいてよい、又は本方法は追加の工程を含んでいてよい。例えば、方法500は、図示とは異なる順序で実行される工程を含んでいてよい。幾つかの実施形態では、方法500は、工程505において、チャック本体内に埋め込まれた複数の静電容量センサ(上述した静電容量センサ370及び405と同様であってよい)に電圧を供給することを含み得る。例えば、電圧はAC電源からチャック本体のステムを通して供給され得る。チャック本体は、バイポーラ静電チャック本体、モノポーラ静電チャック本体、及び/又は真空チャック本体であってよい。チャック本体は、基板座を画定する基板支持面を画定し得る。静電容量センサの少なくとも1つは基板座の中心に近接して位置決めされていてよく、静電容量センサの少なくとも1つは基板座の周縁部に近接して位置決めされていてよい。工程510において、複数の静電容量センサの各々において静電容量が測定され得る。
[0055]工程515において、基板座の上に位置決めされたウエハが基板に対して平坦に位置決めされているか否かの決定が行われ得る。この決定は、各静電容量センサの静電容量測定値に少なくとも部分的に基づいて行われ得る。例えば、この決定は、測定された各静電容量をベースライン値と比較することによって行うことができる。測定された静電容量が少なくとも実質的にベースラインと一致する場合、ウエハの所定の位置に間隙がないことを示していてよく、測定された静電容量がベースラインから逸脱している場合、間隙の存在を示し得る。工程515における決定は、各静電容量センサの静電容量を少なくとも1つの他の静電容量センサの静電容量と比較することによって行うことができ、比較的高い静電容量は間隙がないこと又は間隙が小さいことを示し、比較的低い静電容量は間隙があること及び/又は大きい間隙があることを示す。幾つかの実施形態では、工程510における決定は、静電容量センサの平均静電容量を決定すること、及び各静電容量センサの静電容量を平均静電容量と比較することを含み得る。
[0056]方法500は、静電容量センサの静電容量測定値に基づいて、ウエハの反りの種類及び/又はウエハの反りの大きさを決定することを含み得る。例えば、内側静電容量センサの静電容量測定値が間隙を示し、外側静電容量センサの静電容量測定値が基板と基板座との接触を示す場合、ウエハに圧縮反りがある可能性がある。逆に、内側静電容量センサの静電容量測定値が基板と基板座との接触を示し、外側静電容量センサの静電容量測定値が間隙の存在を示す場合、ウエハに引張反りがある可能性がある。各静電容量センサの測定値に基づいて、各間隙の大きさを計算することができる。
[0057]処理測定値に対する1又は複数の調整は、静電容量測定値及び/又は間隙が存在するか否かの決定に基づいて行うことができる。例えば、各静電容量センサの静電容量に基づいてチャッキング力を調整することができる。1又は複数の間隙が検出された場合、チャッキング力を増加させて間隙をなくし、ウエハを基板座に対して完全にクランプすることができる。チャッキング力の増加には、供給されるチャッキング電圧及び/又は真空力を増加させることが含まれる。場合によっては、1又は複数の処理ステップを完了してチャッキング力を切った後に残留静電荷が残り、ウエハの全部又は一部をクランプし続ける場合がある。1又は複数の静電容量センサの静電容量が、ウエハがまだ完全に又は部分的にチャックされていることを示す場合、リフトピン又は他の機構を使用して基板を移動させようとする前に、残留静電力を排出するために、1又は複数の緩和措置を講じることができる。
[0058]上述では、説明の目的で、本技術の様々な実施形態の理解を提供するために、いくつかの詳細が示されている。しかしながら、特定の実施形態は、これらの幾つかの詳細なく、又は追加の詳細とともに実施され得ることが当業者には明らかであろう。
[0059]幾つかの実施形態を開示したが、実施形態の主旨から逸脱することなく、様々な修正例、代替構造、及び同等物を使用できることが当業者によって認識されるであろう。更に、本技術を不必要に曖昧にすることを避けるために、いくつかの周知のプロセス及び要素は説明していない。したがって、上述の内容は、本技術の範囲を限定するものとして解釈されるべきではない。
[0060]値の範囲が提供される場合、文脈が明確に別段の指示をしていない限り、その範囲の上限と下限との間の、下限の単位の最小部分までの各介在値もまた、具体的に開示されることを理解されたい。いずれかの記載された値又は記載された範囲の記載されていない介在値と、その記載された範囲の他のいずれかの記載された値又は介在値との間のいかなるより狭い範囲も含まれる。これらのより小さい範囲の上限と下限は、独立して範囲に含まれる又は除外される場合があり、より小さい範囲に一方、又は両方の限界値が含まれる、又はどちらも含まれない各範囲も、記載された範囲におけるいずれかの具体的に除外された限界値に従って、本技術内に含まれる。記載された範囲に限界値の一方又は両方が含まれる場合、それら含まれる限界値の一方又は両方を除外する範囲も含まれる。
[0061]本明細書及び添付の特許請求の範囲で使用される場合、単数形「a」、「an」、及び「the」は、文脈が明確に別段の指示をしない限り、複数形の参照を含む。したがって、例えば、「ヒータ(a heater)」への言及は、複数の上記ヒータを含み、「メッシュ(the mesh)」への言及は、当業者に周知の1又は複数のメッシュ及びその同等物への言及等を含む。
[0062]また、本明細書及び以下の特許請求の範囲で使用する場合、「含む、備える(comprise)」、「含む、備える(comprising)」、「含む(contain)」、「含む(containing)」、「含む(include)」、及び「含む(including)」という用語は、記載された特徴、整数、構成要素、又は工程の存在を指定するものであるが、1又は複数の他の特徴、整数、構成要素、工程、実施、又は群の存在又は追加を排除するものではない。
Claims (20)
- 基板支持アセンブリであって、
基板座を画定する基板支持面を画定する静電チャック本体と、
前記静電チャック本体に結合された支持ステムと、
前記静電チャック本体内に埋め込まれたヒータと、
前記静電チャック本体内で前記ヒータと前記基板支持面との間に埋め込まれた第1のバイポーラ電極と、
前記静電チャック本体内で前記ヒータと前記基板支持面との間に埋め込まれた第2のバイポーラ電極と、
前記静電チャック本体内で前記基板座の中心に近接した位置に埋め込まれた少なくとも1つの内側静電容量センサと、
前記静電チャック本体内で前記基板座の周縁部に近接した位置に埋め込まれた少なくとも1つの外側静電容量センサと
を備える、基板支持アセンブリ。 - 前記少なくとも1つの内側静電容量センサ及び前記少なくとも1つの外側静電容量センサの各々は、前記基板座の表面と、前記第1のバイポーラ電極及び前記第2のバイポーラ電極の一方又は両方の上面との間に配置される、請求項1に記載の基板支持アセンブリ。
- 前記少なくとも1つの内側静電容量センサ及び前記少なくとも1つの外側静電容量センサの各々は、負電極及び正電極を含む、請求項1に記載の基板支持アセンブリ。
- 前記少なくとも1つの外側静電容量センサは、前記基板座の周縁部の周りに配置された複数の外側静電容量センサを含む、請求項1に記載の基板支持アセンブリ。
- 前記複数の外側静電容量センサのうちの少なくとも2つは、前記基板座の中心から等しい半径方向距離に配置される、請求項4に記載の基板支持アセンブリ。
- 前記複数の外側静電容量センサは、前記基板座の周縁部の周りに等角度間隔で配置される、請求項4に記載の基板支持アセンブリ。
- 前記少なくとも1つの内側静電容量センサ及び前記少なくとも1つの外側静電容量センサの各々に結合されたAC電圧供給部
を更に備える、請求項1に記載の基板支持アセンブリ。 - 基板支持アセンブリであって、
基板座を画定する基板支持面を画定するチャック本体と、
前記チャック本体に結合された支持ステムと、
前記チャック本体内に埋め込まれたヒータと、
前記チャック本体内で前記ヒータと前記基板支持面との間に配置されたチャッキング機構と、
前記チャック本体内で前記基板座の中心に近接した位置に埋め込まれた少なくとも1つの内側静電容量センサと、
前記チャック本体内で前記基板座の周縁部に近接した位置に埋め込まれた複数の外側静電容量センサと
を備える、基板支持アセンブリ。 - 前記複数の外側静電容量センサのうちの少なくとも2つは、前記基板座の中心から等しい半径方向距離に間隔を置いて配置される、請求項8に記載の基板支持アセンブリ。
- 前記少なくとも1つの内側静電容量センサ及び前記複数の外側静電容量センサの各々に結合されたAC電圧供給部
を更に備える、請求項8に記載の基板支持アセンブリ。 - 前記複数の外側静電容量センサは、前記基板座の周縁部の周りに等角度間隔で配置される、請求項8に記載の基板支持アセンブリ。
- 前記少なくとも1つの内側静電容量センサ及び前記複数の外側静電容量センサの各々は、前記基板座の表面と前記ヒータの上面との間に配置される、請求項8に記載の基板支持アセンブリ。
- 前記チャッキング機構は、バイポーラ静電チャック、モノポーラ静電チャック、又は真空チャックを含む、請求項8に記載の基板支持アセンブリ。
- ウエハが完全にチャックされているか否かを決定する方法であって、
チャック本体内に埋め込まれた複数の静電容量センサに電圧を供給することであって、
前記チャック本体は、基板座を画定する基板支持面を画定し、
前記複数の静電容量センサのうちの少なくとも1つは、前記基板座の中心に近接して位置決めされ、
前記複数の静電容量センサのうちの少なくとも1つは、前記基板座の周縁部に近接して位置決めされる、
チャック本体内に埋め込まれた複数の静電容量センサに電圧を供給することと、
前記複数の静電容量センサの各々において静電容量を測定することと、
前記複数の静電容量センサの各々の静電容量に少なくとも部分的に基づいて、前記基板座の上に位置決めされたウエハが前記基板座に対して平坦に配置されているか否かを決定することと
を含む方法。 - 前記基板座の上に位置決めされたウエハが前記基板座に対して平坦に配置されているか否かを決定することは、各静電容量をベースライン値と比較することを含む、請求項14に記載のウエハが完全にチャックされているか否かを決定する方法。
- 前記基板座の上に位置決めされたウエハが前記基板座に対して平坦に配置されているか否かを決定することは、前記複数の静電容量センサの各々の静電容量を、前記複数の静電容量センサのうちの少なくとも他の1つの静電容量と比較することを含む、請求項14に記載のウエハが完全にチャックされているか否かを決定する方法。
- 前記基板座の上に位置決めされたウエハが前記基板座に対して平坦に配置されているか否かを決定することは、
前記複数の静電容量センサの平均静電容量を決定することと、前記複数の静電容量センサの各々の静電容量を前記平均静電容量と比較することと
を含む、請求項14に記載のウエハが完全にチャックされているか否かを決定する方法。 - 前記複数の静電容量センサの各々の静電容量に基づいて、前記ウエハの反りの種類及び前記ウエハの反りの大きさの一方又は両方を決定すること
を更に含む、請求項14に記載のウエハが完全にチャックされているか否かを決定する方法。 - 前記複数の静電容量センサの各々の静電容量に基づいてチャッキング力を調整すること
を更に含む、請求項14に記載のウエハが完全にチャックされているか否かを決定する方法。 - 前記チャッキング力を調整することは、前記ウエハと基板座との間の間隙が減少するようにチャッキング電圧を増加させることを含む、請求項19に記載のウエハが完全にチャックされているか否かを決定する方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/208,441 US11610800B2 (en) | 2021-03-22 | 2021-03-22 | Capacitive method of detecting wafer chucking and de-chucking |
US17/208,441 | 2021-03-22 | ||
PCT/US2022/020567 WO2022203917A1 (en) | 2021-03-22 | 2022-03-16 | Capacitive method of detecting wafer chucking and de-chucking |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024511441A true JP2024511441A (ja) | 2024-03-13 |
Family
ID=83284084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023558485A Pending JP2024511441A (ja) | 2021-03-22 | 2022-03-16 | ウエハのチャッキング及びデチャッキングを検出する静電容量方式 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11610800B2 (ja) |
JP (1) | JP2024511441A (ja) |
KR (1) | KR20230158594A (ja) |
CN (1) | CN117178351A (ja) |
TW (1) | TW202301515A (ja) |
WO (1) | WO2022203917A1 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6075375A (en) | 1997-06-11 | 2000-06-13 | Applied Materials, Inc. | Apparatus for wafer detection |
US6853953B2 (en) | 2001-08-07 | 2005-02-08 | Tokyo Electron Limited | Method for characterizing the performance of an electrostatic chuck |
JP5199859B2 (ja) * | 2008-12-24 | 2013-05-15 | 株式会社日本マイクロニクス | プローブカード |
CN103415811B (zh) * | 2011-03-11 | 2016-07-06 | Asml荷兰有限公司 | 静电夹具设备和光刻设备 |
US9558981B2 (en) | 2013-11-19 | 2017-01-31 | Applied Materials, Inc. | Control systems employing deflection sensors to control clamping forces applied by electrostatic chucks, and related methods |
SG11201605836SA (en) | 2014-02-07 | 2016-08-30 | Trek Inc | System and method for clamping a work piece |
JP6219251B2 (ja) | 2014-09-17 | 2017-10-25 | 東芝メモリ株式会社 | 半導体製造装置 |
-
2021
- 2021-03-22 US US17/208,441 patent/US11610800B2/en active Active
-
2022
- 2022-03-16 KR KR1020237035902A patent/KR20230158594A/ko unknown
- 2022-03-16 WO PCT/US2022/020567 patent/WO2022203917A1/en active Application Filing
- 2022-03-16 CN CN202280029375.3A patent/CN117178351A/zh active Pending
- 2022-03-16 JP JP2023558485A patent/JP2024511441A/ja active Pending
- 2022-03-22 TW TW111110466A patent/TW202301515A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TW202301515A (zh) | 2023-01-01 |
CN117178351A (zh) | 2023-12-05 |
US20220301915A1 (en) | 2022-09-22 |
US11610800B2 (en) | 2023-03-21 |
KR20230158594A (ko) | 2023-11-20 |
WO2022203917A1 (en) | 2022-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10403535B2 (en) | Method and apparatus of processing wafers with compressive or tensile stress at elevated temperatures in a plasma enhanced chemical vapor deposition system | |
US11901209B2 (en) | High temperature bipolar electrostatic chuck | |
US11501993B2 (en) | Semiconductor substrate supports with improved high temperature chucking | |
TWI826849B (zh) | 靜電卡盤的實時偏差檢測和校正 | |
WO2022082207A1 (en) | Backside gas leakby for bevel deposition reduction | |
JP2024511441A (ja) | ウエハのチャッキング及びデチャッキングを検出する静電容量方式 | |
US20220130704A1 (en) | Bipolar electrostatic chuck to limit dc discharge | |
TWI810683B (zh) | 半導體處理腔室的覆蓋晶圓 | |
US11929278B2 (en) | Low impedance current path for edge non-uniformity tuning | |
KR20230085179A (ko) | 유전체 시즈닝 막들을 사용하여 정전 척들을 시즈닝하는 시스템들 및 방법들 | |
JP2024527349A (ja) | Rfロスが最小のマルチゾーンヒータ |