JP2024511385A - コピーオンライトを使用するｏｎ－ＳＳＤコピー技法 - Google Patents

Abstract

コピーオンライト（ＣＯＷ）を使用するｏｎ－ＳＳＤコピー技法は、データを複製することなくコピー済みデータに対する間接更新を追跡する。１つの例では、方法は、送信元ＬＢＡから送信先ＬＢＡにデータをコピーするコピーコマンドを受信することを伴う。送信先ＬＢＡに対応する論理／物理（Ｌ２Ｐ）テーブルにおけるエントリは、Ｌ２Ｐテーブルにおける送信元ＬＢＡのエントリと同じ物理アドレスを参照するように更新される。Ｌ２Ｐテーブルにおけるフラグは、１つよりも多くのＬＢＡが同じ物理アドレスを参照することを示すために更新される。Ｌ２Ｐテーブルを更新した後であって、データをコピーする前に、トークンがストレージデバイスに記憶される。トークンを記憶した後であるが、データをコピーする前に、コピーコマンドが完了したことを示す確認応答をホストに送信することができる。送信元又は送信先ＬＢＡのいずれかへの後続の書き込みが、データのコピーをトリガする。

Description

本明細書は、概して、ＮＡＮＤフラッシュメモリ等の不揮発性ストレージ媒体に関し、具体的には、ｏｎ－ＳＳＤコピー技法に関する。

ソリッドステートドライブ、ハードディスクドライブ、及びメモリデバイス等のストレージデバイス上のデータコピー動作は、コンピュータシステムにおける共通の動作である。データコピー動作は、ユーザ又はシステム始動であり得、送信元ロケーションから送信先ロケーションにデータをコピーするのに使用される。データコピー動作の過剰な使用は、コンピュータシステムにおける性能に影響を及ぼし得、これはなぜならば、ホストが後続のタスクを実行する前に完了すべきデータコピー動作を待機するためである。

以下の説明は、本発明の実施形態の実装の例として与えられる図示を有する図の論述を含む。図面は、限定としてではなく例として理解されるべきである。本明細書において使用される場合、１つ又は複数の「実施形態」又は「例」への言及は、本発明の少なくとも１つの実装に含まれる特定の特徴、構造、及び／又は特性を説明しているものと理解されたい。それゆえ、本明細書において現れる「１つの実施形態では」又は「１つの例では」等の語句は、本発明の様々な実施形態及び実装を説明し、必ずしも全てが同じ実施形態を指すとは限らない。一方、それらはまた、必ずしも相互に排他的であるとは限らない。

不揮発性メモリ（ＮＶＭ）デバイスを含む例示のシステムのブロック図である。

ＮＶＭデバイスの一例のブロック図である。

ｏｎ－ＳＳＤコピーオンライト動作を実行することが可能なＮＶＭデバイスについての論理／物理（ｌｏｇｉｃａｌ－ｔｏ－ｐｈｙｓｉｃａｌ：Ｌ２Ｐ）テーブルの一例を示す図である。

ｏｎ－ＳＳＤコピーオンライト動作を実行することが可能なＮＶＭデバイスについてのサブセット物理／論理（ｐｈｙｓｉｃａｌ－ｔｏ－ｌｏｇｉｃａｌ：Ｐ２Ｌ）テーブルの一例を示す図である。

ＮＡＮＤ媒体上にＰ２Ｌテーブルの少なくとも一部分を、及びＤＲＡＭにＰ２Ｌテーブルの少なくとも一部分を記憶する一例のブロック図である。

ｏｎ－ＳＳＤコピーオンライト動作を実行する方法のフロー図である。

ｏｎ－ＳＳＤコピーコマンドのための機能を実行する擬似コードの一例である。 ｏｎ－ＳＳＤコピーコマンドのための機能を実行する擬似コードの一例である。 ｏｎ－ＳＳＤコピーコマンドのための機能を実行する擬似コードの一例である。 ｏｎ－ＳＳＤコピーコマンドのための機能を実行する擬似コードの一例である。

デフラグメンテーション（デフラグ）方法の一例のフロー図である。

デフラグ動作のための擬似コードの一例である。

データコピー技法を実装することができるコンピューティングシステムの例示的な図示を提供する図である。

以下で説明される実施形態の一部又は全てを示し得る図面の説明を含み、及び本明細書において提示される本発明の概念の他の潜在的な実施形態又は実装を論述する、特定の詳細及び実装の説明が以下に続く。

コピーオンライトを使用するｏｎ－ＳＳＤコピー技法は、改善されたコピー性能、媒体耐久性、論理／物理容量、電力消費、及び内部読み出し／書き込み帯域幅を可能にすることができる。

データコピー動作は、実世界用途において一般的である。
「ｏｎ－ＳＳＤコピー」は、データをホストメモリに移行させることなくＳＳＤ（ソリッドステートドライブ）内部にデータをコピーする技法である。ｏｎ－ＳＳＤコピーは、大きいデータペイロードを有するコピーコマンドのためのホスト性能を著しく改善することができる。

しかしながら、ｏｎ－ＳＳＤコピー動作は、媒体耐久性、電力、及び内部読み出し／書き込み帯域幅を著しく消費し得る。加えて、従来のｏｎ－ＳＳＤコピー動作は、ＳＳＤの物理及び論理容量を節約しない。

対照的に、コピーオンライト（ＣＯＷ）を使用するｏｎ－ＳＳＤコピー技法は、データを複製することなくコピー済みデータに対する間接更新を追跡し、それゆえ、コピーオンライトを使用するｏｎ－ＳＳＤコピーは、コピー性能を著しく高め、媒体耐久性及び論理／物理容量を節約し、電力消費を削減し、内部読み出し／書き込み帯域幅を改善する。

１つの例では、ｏｎ－ＳＳＤコピーを実行する方法は、不揮発性ストレージデバイスにおいて、送信元論理ブロックアドレス（ＬＢＡ）から送信先論理ブロックアドレス（ＬＢＡ）にデータをコピーするコピーコマンドをホストから受信することを伴う。送信先ＬＢＡに対応する論理／物理（Ｌ２Ｐ）テーブルにおけるエントリが、Ｌ２Ｐテーブルにおける送信元ＬＢＡのエントリと同じ物理アドレスを参照するように、更新される。Ｌ２Ｐテーブルにおけるフラグは、１つよりも多くのＬＢＡが同じ物理アドレスを参照することを示すために更新される。Ｌ２Ｐテーブルを更新した後であって、データをコピーする前に、コピーコマンドが完了したことを示すトークンが、不揮発性ストレージデバイスに記憶される。トークンを記憶した後であるが、データをコピーする前に、コピーコマンドが完了したことを示す確認応答をホストに送信することができる。送信元又は送信先ＬＢＡのいずれかへの後続の書き込みが、データのコピーをトリガする。

図１は、不揮発性メモリ（ＮＶＭ）又はストレージデバイスを含む例示のシステムのブロック図である。システム１００は、本明細書において説明されるｏｎ－ＳＳＤコピー技法を実装し得るシステムの一例である。

システム１００は、ホスト１５０、及び不揮発性ストレージ又は不揮発性メモリ（ＮＶＭ）デバイス１２０を含む。ＮＶＭデバイス１２０は、ソリッドステートドライブ（ＳＳＤ）又は他の不揮発性メモリデバイス又はドライブであってよい。ホスト１５０及びＮＶＭデバイス１２０は、コンピュータのパッケージの範囲内（例えば、ラップトップ／ノートブック、サーバ、又は他のコンピュータ内）に存在するシステムの一例とすることができる。他の例では、ＮＶＭ１２０は、ローカルエリアネットワーク（例えば、Ｅｔｈｅｒｎｅｔ（登録商標）ネットワーク）、又はワイドエリアネットワーク（例えば、ワイヤレスセルラーネットワーク、インターネット等）等のより大きいネットワークを介してアクセスされてよい。そのような例は、ＮＶＭｅ－ｏＦ（ｎｏｎ－ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｅｘｐｒｅｓｓ ｏｖｅｒ ｆａｂｒｉｃｓ：不揮発性メモリエクスプレスオーバーファブリック）等の規格と適合し得る。ホスト１５０は、１つ又は複数のプロセッサ１５２、メモリ１５４、ストレージコントローラ１１４、及び明確性のために図面から省略されている他のコンポーネントを含む。

ＮＶＭデバイス１２０は、データを記憶する１つ又は複数のメモリアレイ１３２を含む。アレイ１３２は、メモリセルに１つ又は複数のビットを記憶することができるメモリ又はストレージ媒体とすることができる。１つの例では、アレイは、以下で論述される図２において示されるＮＡＮＤストリング等のメモリセルのストリングを含む。１つの例では、ＮＶＭデバイス１２０は、複数のプレーン又はグループに各々が分割された１つ又は複数の不揮発性メモリダイを含む。ＮＡＮＤフラッシュメモリは、典型的には、ブロックアドレス指定可能である。典型的なＮＡＮＤダイは、ダイごとに複数のプレーンを有する。１つのプレーンは、複数のブロックにグループ化され得る複数のメモリセルを含む。ブロックは、典型的には、ＮＡＮＤフラッシュダイにおける最小消去可能エンティティである。１つの例では、１つのブロックは、同じビット線に結合されている複数のセルを含む。１つのブロックは、セルの１つ又は複数のページを含む。ページのサイズは、実装に依存して異なり得る。１つの例では、ページは、１６ｋＢのサイズを有する。１６ｋＢよりも小さい又はそれよりも大きいページサイズも可能である（例えば、５１２Ｂ、２ｋＢ、４ｋＢ等）。１つの例では、ＮＶＭデバイス１２０は、マルチ閾値レベルＮＡＮＤフラッシュメモリを使用するメモリデバイスを含むことができる。アレイ１３２は、シングルレベルセル（ＳＬＣ）ＮＡＮＤストレージデバイス、マルチレベルセル（ＭＬＣ）ＮＡＮＤストレージデバイス、トリプルレベルセル（ＴＬＣ）ＮＡＮＤストレージデバイス、クワッドレベルセル（ＱＬＣ）ストレージデバイス、ペンタレベルセル（ＰＬＣ）、及び／又は他の何らかのＮＡＮＤを含むことができる。

ＮＶＭデバイス１２０は、それぞれのインターフェース１２１及び１５６を使用してホストシステム１５０と通信する。１つの例では、インターフェース１５６は、周辺制御ハブ（ＰＣＨ）の一部である。図１において示されている例では、ホストは、ＮＶＭデバイス１２０と通信するとともにこれを制御するためにインターフェース１５６を介してＮＶＭデバイス１２０と結合されているコントローラ１１４を含む。示された例では、ＮＶＭデバイス１２０は、インターフェース１２１を介してホスト１５０等のコンピューティングプラットフォームと結合されているコントローラ１０４を含む。１つの例では、コントローラ１０４は、ＡＳＩＣ（特定用途向け集積回路）である。１つの例では、インターフェースは、ＰＣＩエクスプレス（ＰＣＩｅ）、シリアルアドバンストテクノロジアタッチメント（ＡＴＡ）、パラレルＡＴＡ、ユニバーサルシリアルバス（ＵＳＢ）、及び／又は他のインターフェースプロトコル等の規格と適合する。コントローラ１０４は、ＮＡＮＤダイ１３０からデータを読み出すか、又はＮＡＮＤダイ１３０にデータを書き込むためにコンピューティングプラットフォームの要素と通信することができる。本開示では、「ホスト」という用語はプロセッサ（又は不揮発性メモリに記憶されたデータにアクセスするリクエストを送信する他のデバイス）及びＮＡＮＤと通信するためのインターフェースを有するシステム（例えば、ホスト１５０）を指しているが、幾つかの実装は、コントローラ１０４を、ＮＡＮＤダイ１３０に対する「ホスト」と称し得る。

コントローラ１０４は、ホスト１５０からリクエストを受信し、アレイ１３２のアクセスに関する（例えば、データを読み出す、データを書き込む又は消去する）コマンドを生成及び実行するように構成することができる。他のコマンドは、例えば、ステータスを読み出すコマンド、構成設定を変更するコマンド、再設定コマンド等を含んでよい。コントローラは、ハードウェア（例えば、回路）、ソフトウェア、ファームウェア、又はハードウェア、ソフトウェア及びファームウェアの組み合わせを用いて実装することができる制御ロジックを含む。論理回路の例としては、専用配線論理回路（例えば、１つ又は複数の状態機械論理回路を含む）、プログラマブル論理回路（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、及びプログラマブルロジックアレイ（ＰＬＡ））が挙げられる。１つの例では、論理回路は、ＳＳＤファームウェア（例えば、埋め込みプロセッサ、埋め込みコントローラ等）等の何らかの形式のプログラムコードを実行するように設計されている。

ＮＶＭデバイス１２０は、コントローラ１０４と結合されたメモリ１１７を含んでよく、当該メモリ１１７は、不揮発性媒体からのデータをキャッシュするとともに、コントローラ１０４によって実行されるファームウェア１１５を記憶するのに使用することができる。１つの例では、メモリ１１７は、揮発性メモリである。揮発性メモリは、電力がデバイスに対して遮断される場合、その状態（したがって、それに記憶されたデータ）が不確定であるメモリである。ダイナミック揮発性メモリは、状態を維持するためにデバイスに記憶されたデータをリフレッシュすることを要求する。ダイナミック揮発性メモリの１つの例としては、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）、又はシンクロナスＤＲＡＭ（ＳＤＲＡＭ）等の何らかの変形が挙げられる。本明細書において説明されるようなメモリサブシステムは、ＤＤＲ３（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅバージョン３、２００７年６月２７日にＪＥＤＥＣ（電子機器技術評議会）によってオリジナルリリースされた）、ＤＤＲ４（ＤＤＲバージョン４、ＪＥＤＥＣによって２０１２年９月に当初公開された）、ＤＤＲ５（ＤＤＲバージョン５、２０２０年７月に当初公開された）、ＬＰＤＤＲ３（Ｌｏｗ Ｐｏｗｅｒ ＤＤＲバージョン３、ＪＥＳＤ２０９－３Ｂ、ＪＥＤＥＣによって２０１３年８月に当初公開された）、ＬＰＤＤＲ４（ＬＰＤＤＲバージョン４、ＪＥＳＤ２０９－４、２０１４年８月にＪＥＤＥＣによって当初公開された）、ＬＰＤＤＲ５（ＬＰＤＤＲバージョン５、ＪＥＳＤ２０９－５Ａ、２０２０年１月にＪＥＤＥＣによって当初公開された）、ＷＩＯ２（Ｗｉｄｅ Ｉｎｐｕｔ／Ｏｕｔｐｕｔバージョン２、ＪＥＳＤ２２９－２、２０１４年８月にＪＥＤＥＣによって当初公開された）、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ、ＪＥＳＤ２３５、２０１３年１０月にＪＥＤＥＣによって当初公開された）、ＨＢＭ２（ＨＢＭバージョン２、ＪＥＳＤ２３５Ｃ、２０２０年１月にＪＥＤＥＣによって当初公開された）、又はＨＢＭ３（ＨＢＭバージョン３、ＪＥＤＥＣによって現在検討中）、又は他のもの等の複数のメモリ技術又はメモリ技術の組み合わせ、及びそのような仕様の派生又は拡張に基づく技術と適合し得る。ＪＥＤＥＣ規格は、ｗｗｗ．ｊｅｄｅｃ．ｏｒｇにおいて利用可能である。

コントローラ１０４は、行うべき動作（例えば、読み出し、プログラム、消去、保留、再開、及び他の動作）を引き起こすようにダイ上の回路を制御するか又はこれにコマンドするためにＮＡＮＤダイ１３０と結合される。ＮＡＮＤダイ１３０及びコントローラ１０４の間の通信は、特定のレジスタに対する書き込み及び／又は特定のレジスタからの読み出しを含んでよい。そのようなレジスタは、コントローラ１０４内、ＮＡＮＤダイ１３０上、又はコントローラ１０４及びＮＡＮＤダイ１３０の外部に、存在してよい。ダイ１３０内のレジスタ又はメモリは、例えば、コントローラ１０４及びアレイ１３２を通信可能に結合するためにコントローラ１０４及びＮＡＮＤダイ１３０の間の内部インターフェース（例えば、Ｏｐｅｎ ＮＡＮＤ Ｆｌａｓｈ Ｉｎｔｅｒｆａｃｅ（ＯＮＦＩ）インターフェース、独自インターフェース、又は他のインターフェース）によって、コントローラ１０４によって到達可能であってよい。入力／出力（Ｉ／Ｏ）ピン及び信号線は、コントローラ１０４及びＮＡＮＤダイ１３０の間での読み出し及び書き込みデータの送信を可能にするために、コントローラ１０４をＮＡＮＤダイ１３０と通信可能に結合する。Ｉ／Ｏピンは、ＮＡＮＤダイ１３０のダイ又はプレーンのステータス情報等の他のデータを送信するのに使用されてもよい。ＮＡＮＤダイは、コマンドピン（例えば、コマンドラッチイネーブル（ＣＬＥ）、アドレスラッチイネーブル（ＡＬＥ）、チップイネーブル（ＣＥ＃）、リードイネーブル（ＲＥ＃）、及びライトイネーブル（ＷＥ＃））、及び電力及び接地ピン（例えば、Ｖｃｃ、Ｖｓｓ等）等の他のピンも含むことができる。電圧レギュレータ１４０は、アクセス回路１３５、検知回路１３４、及び／又はアレイ１３２に１つ又は複数の電圧を提供する回路を表す。

ＮＡＮＤダイ１３０は、アレイ１３２へのアクセスを制御するアクセス回路１３５を含む。例えば、アクセス回路１３５は、コントローラ１０４から受信されたコマンドに基づいてアクセス動作（例えば、読み出し動作、プログラム動作等）を実行するために、電圧を生成するか、又は当該電圧をアレイ１３２に印加するためのものである。ＮＡＮＤダイ１３０上のアクセス回路は、ワード線のうちの１つを選択するか、読み出し電圧を印加するか、ビット線電位レベルと組み合わされたプログラム電圧を印加するか、検証電圧を印加するか、又は消去電圧を印加するためにアレイ１３２のワード線に結合される。検知回路１３４及びアクセス回路１３５は、メモリセルに記憶されたデータを読み出し、プログラム動作中のメモリセルの状態を判定し、プログラミング及び消去を促進又は阻止するようにビット線の電位レベルを制御するために、アレイ１３２のビット線に結合される。

図１における例は、ＮＡＮＤデバイスを参照するが、他の不揮発性メモリデバイスが、本明細書において説明されるｏｎ－ＳＳＤコピー技法を実装してよい。さらに、この技法は参照を容易にするために「ｏｎ－ＳＳＤ」コピーと称されているが、本明細書において説明される技法は、ＳＳＤ以外のＮＶＭデバイス（例えば、不揮発性メモリを有するデュアルインラインＤＩＭＭ等のメモリモジュール、又は他のＮＶＭデバイス）上で実装されてよい。

図２は、図１のＮＶＭデバイス１２０のブロック図である。図１に関して上記で言及されたように、ＮＡＮＤコントローラ１０４は、ＮＡＮＤダイ１３０と通信するとともにこれを制御するためにメモリ１１７に記憶されたファームウェア１１５を実行する。１つの例では、ｏｎ－ＳＳＤコピーオンライト１６０技法は、ファームウェア１１５において実装される。図２において示されている例では、ｏｎ－ＳＳＤコピーオンライトを実行するファームウェアは、ｏｎ－ＳＳＤコピー機能１６１、トリム機能１６３、書き込み機能１６５、及びデフラグ機能１６７を含む。ｏｎ－ＳＳＤコピーオンライトを実装するファームウェアは、同様にメモリ１１７に記憶された論理／物理（Ｌ２Ｐ）テーブル１５１及び物理／論理（Ｐ２Ｌ）テーブル１５３を変更することを指す。テーブル１５１及び１５３は、ファームウェア１１５と同じメモリに記憶されているものとして示されているが、ＮＶＭデバイス１２０は、ファームウェア及びマッピングテーブルを記憶する１つよりも多くのメモリ又はストレージデバイスを含んでよい。ＮＡＮＤ媒体（例えば、アレイ１３２）は、データ１６９を記憶する。ＮＡＮＤ媒体は、メモリに記憶されたＬ２Ｐ及びＰ２Ｌテーブルのバックアップ１５５、１５７を記憶してもよい。ｏｎ－ＳＳＤコピーオンライト動作を実行する際に、ファームウェア１１５は、ｏｎ－ＳＳＤコピーコマンドが完了したときを示すトークン１５９をＮＡＮＤ媒体に記憶する。

図３Ａは、ｏｎ－ＳＳＤコピーオンライト動作を実行することが可能なＮＶＭデバイスについての論理／物理（Ｌ２Ｐ）テーブルの一例を示している。Ｌ２Ｐテーブル１５１は、論理ブロックアドレス（ＬＢＡ）を物理ブロックアドレス（ＰＢＡ、物理アドレス、又はＮＡＮＤアドレス）にマッピングするマッピングテーブルである。従来のＬ２Ｐテーブルとは異なり、Ｌ２Ｐテーブル１５１は、各エントリ又はＬＢＡに対応する追加の参照フラグを含む。参照フラグは、ＬＢＡによって指向される物理アドレスが１つよりも多くのＬＢＡによって参照されるか否かを示す１つ又は複数のビットを含む。示された例では、参照フラグは、ＮＡＮＤアドレスが複数のＬ２Ｐエントリによって参照されるか否かを示す、エントリごとの１つのビットを含む。図３Ａにおいて示されている例では、ＬＢＡ Ａ及びＢは、同じＮＡＮＤアドレスＸを指向する。したがって、ＬＢＡ Ａ及びＬＢＡ Ｂの両方に対応するＬ２Ｐエントリのために設定される参照フラグは、１つよりも多くのＬＢＡがその物理アドレスを参照することを示す値に設定される。

図３Ａにおいて示されている例では、参照フラグは、１つよりも多くのＬＢＡが同じ物理アドレスを指向することを示すために「１」に設定され、１つよりも多くのＬＢＡが同じ物理アドレスを指向しない（例えば、１つのみのＬＢＡがその物理アドレスを指向する）ことを示すために「０」に設定される。しかしながら、参照フラグのための異なる慣習が使用されてよい。例えば、他の慣習は、１つよりも多くのＬＢＡが同じ物理アドレスを指向することを示すためにフラグを「０」に設定してよい。別の例では、１つよりも多くのＬＢＡが同じ物理アドレスを指向することを示すために１つよりも多くのビットが使用される。例えば、参照フラグは、同じ物理アドレスを指向するＬＢＡの数のカウントを含んでよい。

図３Ｂは、ｏｎ－ＳＳＤコピーオンライト動作を実行することが可能なＮＶＭデバイスについてのサブセット物理／論理（Ｐ２Ｌ）テーブルの一例を示している。サブセットＰ２Ｌテーブル１５３は、所与の物理ＮＡＮＤアドレスを、その物理アドレスを参照する全てのＬ２Ｐエントリにマッピングする。全てのＮＡＮＤアドレスをマッピングする代わりに、それは、１つよりも多くのＬ２Ｐエントリ（例えば、１つよりも多くのＬＢＡ）によって参照されるＮＡＮＤアドレスのみをマッピングする。１つの例では、サブセットＰ２Ｌテーブルは、チェイン法を用いるハッシュテーブルを使用して実装される。標準的な挿入、ルックアップ、及び／又は削除アルゴリズムの任意のセットが、Ｐ２Ｌテーブル１５３を更新するのに使用されてよい。１つの例では、サブセットＰ２Ｌテーブル１５３は、Ｌ２Ｐテーブル１５１の拡張領域としてＤＲＡＭに記憶され、バックアップ又は再生目的で周期的にＮＡＮＤ媒体にドロップされ得る。

それゆえ、示された例では、Ｐ２Ｌテーブル１５３は、１つよりも多くの論理アドレスによって指向される物理アドレスのみを記憶し、したがって、典型的には、全ての物理アドレスのサブセットを記憶することになる。図３Ｂにおいて示されている例では、物理アドレスＸは、２つの論理アドレス（Ａ及びＢ）が物理アドレスＸを参照するので、Ｐ２Ｌテーブル１５３において２つのエントリを有する。物理アドレスＹは、１つのみの論理アドレス（Ｃ）が物理アドレスＹを参照するので、サブセットＰ２Ｌテーブル１５３にはない。

サブセットＰ２Ｌテーブルは、ＤＲＡＭに記憶されているとともに、ＮＡＮＤ媒体上にバックアップされているものとして前述で示されている（例えば、図２を参照されたい）。しかしながら、別の例では、サブセットＰ２Ｌテーブルの少なくとも一部分が、ＮＡＮＤ媒体上に記憶され、Ｐ２Ｌテーブルの少なくとも一部分が、ＤＲＡＭに記憶される。例えば、ホストが多くのコピーコマンドを発行する事例を検討する。受信されるコピーコマンドの数が十分に大きい場合、サブセットＰ２Ｌテーブルサイズは、Ｌ２Ｐテーブルサイズと同じ大きさか、又は更にはこれよりも大きくなるまで拡大し得る。１つの例では、サブセットＰ２Ｌテーブルサイズは、バッキング媒体としてＮＡＮＤ媒体を用いて、及び電力障害時にダーティエントリを保存するためにＰＬＩエネルギーを使用して、それをＳＳＤ内部ＤＲＡＭ内にキャッシュするライトバックによって制限され得る。図３Ｃは、ＮＡＮＤ媒体上にＰ２Ｌテーブルの少なくとも一部分を、及びＤＲＡＭにＰ２Ｌテーブルの少なくとも一部分を記憶する一例のブロック図である。図３Ｃにおいて見て取ることができるように、サブセットＰ２Ｌテーブル１５３Ａの全てのうちの一部分が、ＮＡＮＤアレイ１３２に記憶され、サブセットＰ２Ｌテーブルの一部分がメモリ１１７上に記憶される。１つの例では、サブセットＰ２Ｌテーブル１５３Ａ全体がＮＡＮＤ媒体上に記憶され、それは、ＤＲＡＭ上にキャッシュされる。１つのそのような例では、メモリ１１７に記憶されたサブセットＰ２Ｌテーブル１５３Ｂの部分は、サブセットＰ２Ｌテーブル１５３Ａ上の最も最近に及び／又は頻繁にアクセスされたエントリを記憶する。別の例では、サブセットＰ２Ｌテーブル１５３Ｂの一部分がメモリ１１７に記憶され、サブセットＰ２Ｌテーブル１５３Ａの残りの部分がＮＡＮＤ媒体に記憶される、サブセットＰ２Ｌテーブルに対する階層化手法が実装される。

それゆえ、サブセットＰ２Ｌテーブルは、（図２において示されているように）ＤＲＡＭ上のみに記憶され、ＮＡＮＤ媒体にバックアップされてもよいし、又は（図３Ｃにおいて示されているように）ＤＲＡＭ及びＮＡＮＤ媒体の両方の上に記憶されてもよい。サブセットＰ２ＬテーブルがＤＲＡＭ及びＮＡＮＤ媒体の両方にわたって記憶される１つの例では、サブセットＰ２ＬテーブルのエントリがＤＲＡＭ及びＮＡＮＤ媒体の間で分割される階層化手法が使用される。サブセットＰ２ＬテーブルがＤＲＡＭ及びＮＡＮＤ媒体の両方にわたって記憶される別の例では、サブセットＰ２Ｌテーブル全体がＮＡＮＤ媒体上に記憶され、かつそれらのエントリのサブセットがＤＲＡＭ上に記憶（又はキャッシュ）されるキャッシュ手法が使用される。

図４は、ｏｎ－ＳＳＤコピーオンライト動作を実行する方法のフロー図である。方法４００は、ＮＶＭデバイスにおけるコントローラ等のハードウェア（例えば、回路）、ファームウェア、又はハードウェア及びファームウェアの組み合わせによって実行されてよい。１つの例では、方法４００は、ＮＶＭデバイス上のメモリに記憶されたファームウェアを実行するＮＶＭデバイス上のＡＳＩＣコントローラによって実行される。例えば、図２を参照すると、ＮＡＮＤコントローラ１０４は、ファームウェア１１５における、方法４００を実行する命令を実行することができる。

図４の方法４００は、４０２において、不揮発性ストレージデバイスにおいて、コピーコマンドをホストから受信することから開始する。例えば、図１を参照すると、ＮＶＭデバイス１２０は、送信元論理ブロックアドレス（ＬＢＡ）から送信先論理ブロックアドレス（ＬＢＡ）にデータをコピーするコピーコマンドを、ホスト１５０から受信する。コマンドは、インターフェースを介して（例えば、インターフェース１５６及び１２１を介して）送信される。それゆえ、ホストは、コピーコマンドをＮＶＭデバイスに送信する入力／出力（Ｉ／Ｏ）回路を含み、ＮＶＭデバイス１２０は、１つ又は複数のプロトコルに従ってホストからコマンドを受信する入力／出力（Ｉ／Ｏ）回路を含む。送信元アドレス及び送信先アドレスに加えて、コマンドは、コピーすべきブロック（又はメモリ単位の他の粒度）の数を含むか、又はこれを指定することができる。

コピーコマンドを受信した後、ＮＶＭデバイス上のコントローラは、４０４において、送信先ＬＢＡを、送信元ＬＢＡと同じ物理アドレスにマッピングするように論理／物理（Ｌ２Ｐ）テーブルを変更する。例えば、図３Ａを参照すると、ＬＢＡ ＡにおけるデータがＬＢＡ Ｃにコピーされるべきであることをコピーコマンドが示したシナリオを検討し、ＬＢＡ Ｃによって指向される物理アドレスは、ＬＢＡ Ａと同じ物理アドレス（Ｘ）を指向するように更新されることになる。１つのそのような例では、送信先ＬＢＡを、送信元ＬＢＡと同じ物理アドレスに指向するようにＬ２Ｐテーブルを変更する前に、異なる物理アドレスを送信先ＬＢＡに関連付けるＰ２Ｌテーブルのエントリ（存在する場合）は、除去されてよい。同様に送信先アドレスを、送信元アドレスと同じ物理アドレスにマッピングするようにＬ２Ｐテーブルを変更する前に、Ｌ２Ｐテーブルにおける送信先アドレスについてのエントリは、「ゼロアウト」又は消去されてよい。例えば、図３Ａを参照すると、ＬＢＡ ＡにおけるデータがＬＢＡ Ｃにコピーされるべきであるシナリオを検討し、ＬＢＡ Ｃに対応する物理アドレス及び参照フラグは、最初に、消去（例えば、ゼロに設定）されることになる。

再び図４の方法４００を参照すると、４０６において、送信元ＬＢＡ及び送信先ＬＢＡに対応するＬ２Ｐテーブルのフラグは、１つよりも多くのＬＢＡが同じ物理アドレスを参照することを示すために更新される。例えば、図３Ａを参照すると、ＬＢＡ Ａにおいて記憶されたデータがＬＢＡ Ｃにコピーされるべきであるシナリオを検討し、ＬＢＡ Ａ及びＬＢＡ Ｃの両方に対応する参照フラグは、１つよりも多くのＬＢＡが物理アドレスＸを指向することを示すために「１」に設定される。この例では、ＬＢＡ Ａについてのフラグは既に「１」に設定されているので、ＬＢＡ Ａに関連付けられたフラグに対する実際の変更はない。一方、ＬＢＡ Ｃについてのフラグは、１つよりも多くのＬＢＡが物理アドレスＹを参照しないことを示すために「０」に以前に設定されており、したがって、ＬＢＡ Ｃに関連付けられたフラグは、「０」から「１」に変更される。

再び図４を参照すると、４０７において、物理／論理（Ｐ２Ｌ）テーブルも、物理アドレスを送信先ＬＢＡ及び送信元ＬＢＡの両方に関連付けるように更新される。１つの例では、Ｐ２Ｌテーブルは、１つよりも多くのＬＢＡによって参照される物理アドレスのサブセットをマッピングするサブセットＰ２Ｌテーブルである。例えば、図３Ｂを参照すると、ＬＢＡ ＡにおけるデータがＬＢＡ Ｃにコピーされるシナリオを検討し、物理アドレスＸをＬＢＡ Ｃに関連付けるエントリは、サブセットＰ２Ｌテーブル１５３に追加されることになる。

Ｌ２Ｐテーブルを変更した後であって、データをコピーする前に、４０８において、コピーコマンドが完了したことを示すトークンが不揮発性ストレージデバイスに記憶される。トークンは、ｏｎ－ＳＳＤコピーコマンドに関する情報を含むデータ構造であってよい。１つの例では、トークンは、トークンがコピーコマンドトークンであることを示す一意の番号等の一意のシグネチャを含む。シグネチャに加えて、トークンは、コピー動作についての送信元ＬＢＡ、コピー動作についての送信先ＬＢＡ、及びコピーすべきブロックの数を含んでよい。トークンは、トークンが破損しているか又は有効であるかを示すチェックサムを含んでもよい。１つの例では、トークンは、不揮発性媒体に記憶され、ページ又はブロック全体を消費する。例えば、図２を参照すると、ｏｎ－ＳＳＤコピーコマンドトークン１５９が、アレイ１３２に記憶される。トークンは、ＮＶＭデバイス内にデータの粒度（例えば、ブロック又はページ）よりも小さいサイズを有するデータを含み得るが、トークンは、データのブロック又はページ全体を消費してよい。例えば、データの粒度が４ｋＢ ＮＡＮＤページであるＮＶＭデバイスを検討する。１つのそのような例では、トークンは、４ｋＢ ＮＡＮＤページ全体を使い果たすか又は消費し得るが、ＮＡＮＤページのごく一部分（例えば、数バイト又は数十バイト）のみがトークンを記憶する。

トークンは、ＮＶＭデバイスが予期しない電力喪失の場合にＬ２Ｐテーブル及びサブセットＰ２Ｌテーブルを再構築又は再生することを可能にするのに使用されてよい。１つの例では、再生中、コントローラは、ページ内に何のデータがあるかを確認するために、第１のページから開始して、全てのＮＡＮＤページをスキャンする。各ＮＡＮＤページは、何がＮＡＮＤページ内に記憶されているかに関するヘッダ情報を含んでよい。例えば、ＮＡＮＤページヘッダは、コントローラがＬ２Ｐテーブルを再構築するために読み出し及び使用するＬＢＡを示してよい。再生中、コントローラがｏｎ－ＳＳＤコピートークンに遭遇する場合、それは、ホストがコピーコマンドを送信したこと及び当該コピーコマンドの詳細（例えば、送信元及び送信先ＬＢＡ及びコピーすべきブロックの数）をコントローラに示す。

それゆえ、トークンは、コントローラがＬ２Ｐテーブル又はＰ２Ｌテーブルを再構築することを可能にすることができる。Ｌ２Ｐテーブル及びサブセットＰ２Ｌテーブルチェックポイントが周期的にＮＡＮＤ媒体にドロップ（例えば、記憶）され得るので、予期しない電力喪失の事例では、Ｌ２Ｐ及びサブセットＰ２Ｌテーブルの最新のチェックポイントが後続の電力投入においてロードされる。コントローラは、次に、チェックポイントの後の全てのＮＡＮＤページを再生することによって、最新のＬ２Ｐ及びサブセットＰ２Ｌテーブルバックアップを使用して、及びトークンを使用して、再構築することができる。トークンは、コピー動作が実行される時点において（ただし、実際のデータコピーの前に）、又はその後の時点において、記憶されてよい。例えば、トークンの記憶は、記憶すべきトークンの数が所定の数よりも多くなるまで遅延されてよい。例えば、ＮＡＮＤ媒体に書き込むべきトークンは、コピー動作ごとにＮＡＮＤ書き込みペナルティを課さないように、蓄積されてよい。トークンを書き込む前にトークンを蓄積することは、小さいコピー（例えば、単一間接単位粒度長のコピー）について有益であり得、これはなぜならば、小さいコピーごとのトークンが、コピー動作の時点において記憶される場合、媒体への書き込みの数は削減されないことがあり、コピーごとにトークンを書き込み、サブセットＰ２Ｌを更新し続けることに起因してわずかに増加さえすることがあるためである。

再び図４を参照すると、方法４００は、４１０において、コピーコマンドが完了したことを示す確認応答をホストに送信することも含む。確認応答は、Ｌ２Ｐテーブルが更新された後であって、ただし実際のデータコピーが実行される前に送信される。その代わりに、４１２において、データは、送信元ＬＢＡ又は送信先ＬＢＡに書き込む書き込みコマンドの受信に応答してコピーされる。１つの例では、データをコピーすることは、新たなページを割り当てること、データを当該新たなページにコピーすること、及び１つのみのＬＢＡが同じ物理アドレスを参照することを示すためにＬ２Ｐテーブルのフラグを更新することを伴う。

図５～図８は、ＮＡＮＤ ＳＳＤ上でｏｎ－ＳＳＤコピーコマンドのための機能を実行する擬似コードの例である。図５～図８における例は、特定のパラメータを有する機能を示しているが、一方、より少ない、追加の、又は異なるパラメータが可能である。図５は、Ｌ２Ｐテーブルエントリのための擬似コード５００の一例である。ライン５０２～５１０は、Ｌ２Ｐテーブルにおけるエントリ（Ｌ２Ｐ＿Ｅｎｔｒｙ）についてのデータ構造を定義する。Ｌ２Ｐエントリは、ＮＡＮＤ＿Ａｄｄｒｅｓｓ及び１ビットＲｅｆｅｒｅｎｃｅ＿Ｆｌａｇを含む。図３Ａを参照すると、ＮＡＮＤ＿Ａｄｄｒｅｓｓは、物理ブロックアドレスＰＢＡの一例であり、Ｒｅｆｅｒｅｎｃｅ＿Ｆｌａｇは、Ｌ２Ｐ１５１の参照フラグの一例である。再び図５を参照すると、ライン５１２において、テーブル（Ｌ２Ｐ）は、ＮＵＭ＿ＯＦ＿ＥＮＴＲＩＥＳエントリでインスタンス化される。ＬＢＡ Ａ及びＢが同じＮＡＮＤアドレスＸを指向する一例では、その場合：

Ｌ２Ｐ［Ａ］．ＮＡＮＤ＿Ａｄｄｒｅｓｓ＝ｘ；

Ｌ２Ｐ［Ａ］．Ｒｅｆｅｒｅｎｃｅ＿Ｆｌａｇ＝１；

Ｌ２Ｐ［Ｂ］．ＮＡＮＤ＿Ａｄｄｒｅｓｓ＝ｘ；

Ｌ２Ｐ［Ｂ］．Ｒｅｆｅｒｅｎｃｅ＿Ｆｌａｇ＝１；

それゆえ、Ｌ２Ｐテーブルは、ＬＢＡをＮＡＮＤアドレスにマッピングする。ＮＡＮＤアドレスに加えて、エントリごとに１ビットのＲｅｆｅｒｅｎｃｅ＿Ｆｌａｇが存在し、これは、ＮＡＮＤアドレスが複数のＬ２Ｐエントリによって参照されるか否かを示す。

図６は、ｏｎ－ＳＳＤコピーコマンドのための擬似コード６００の一例である。図６において示されている例では、ライン６０２上で、コピーコマンドは、３つのパラメータ：開始送信元ＬＢＡ（ｓｒｃ）、開始送信先ＬＢＡ（ｄｅｓｔ）、及びＬＢＡの数（ｎｕｍ）を有する。コピーコマンドは、ライン６０６において、送信先ＬＢＡのトリムコマンドを実行する。１つの例では、トリムコマンドは、物理媒体からデータを除去することを伴わない削除コマンドと同様である。その代わりに、マッピング情報は、（例えば、Ｌ２Ｐテーブルにおけるマッピング情報をゼロアウトするか又は消去することによって）除去される。トリムコマンドのための擬似コードの一例が、図７に関してより詳細に以下で説明される。

再び図６を参照すると、ライン６０８～６１８において、マッピング情報は、送信先ＬＢＡについて更新され、送信元及び送信先ＬＢＡの両方についての参照フラグは、Ｌ２Ｐテーブルにおいて更新される。ライン６１２において、送信先ＬＢＡについてのＮＡＮＤ＿Ａｄｄｒｅｓｓは、送信元ＬＢＡについてのＮＡＮＤ＿Ａｄｄｒｅｓｓに設定される。ライン６１４において、送信先ＬＢＡに関連付けられたＬ２ＰテーブルにおけるエントリについてのＲｅｆｅｒｅｎｃｅ＿Ｆｌａｇは、１に設定される。ライン６１６において、送信元ＬＢＡに関連付けられたＬ２ＰテーブルにおけるエントリについてのＲｅｆｅｒｅｎｃｅ＿Ｆｌａｇは、１に設定される。参照フラグは、送信元及び送信先ＬＢＡによって指向されるＮＡＮＤ＿Ａｄｄｒｅｓｓが１つよりも多くのＬＢＡによって参照されることを示す。

ライン６２０及び６２２において、サブセットＰ２Ｌテーブルが更新される。例えば、物理アドレスを、送信元及び送信先ＬＢＡの両方にマッピングするために、エントリがサブセットＰ２Ｌテーブルに追加（挿入）される。ライン６２４において、トークンは、コピー動作が完了したことを示すためにドロップされる（例えば、ＮＡＮＤ媒体に記憶される）。１つの例では、トークンは、ＰＬＩ（電力損失保護）／再生をサポートするためにＮＡＮＤ媒体にドロップされる。ライン６２４において、ａｃｋＨｏｓｔＣｏｍｐｌｅｔｉｏｎは、コマンド完了をホストに確認応答するためのコールバック関数である。

それゆえ、ＳＳＤがコピーコマンドを受信すると、コントローラは、データをコピーすることなくＬ２Ｐテーブルを更新する。コントローラはまた、最新のＰ２Ｌマッピング情報を追跡するようにＰ２Ｌテーブルを更新する。次に、コントローラは、ＳＳＤが電力障害の事例に最新のＬ２Ｐ及びＰ２Ｌテーブルを再構築することができるように、ＮＡＮＤ媒体にトークンをドロップする。トークンがドロップされると、ＳＳＤは、コマンド完了をホストに確認応答する。

図７は、ｏｎ－ＳＳＤコピーオンライトコマンドのための擬似コードの一例を示しているが、一方、１つの例では、通常のコピーを実行すべきかｏｎ－ＳＳＤコピーオンライトコマンドを実行すべきかは、コピーのサイズに依存する。例えば、小さいデータのコピー（単一のＩＵ（間接ユニット）、又はサブＩＵ）リクエストが、読み出し＋書き込み動作として実行されてよく、より大きいデータのコピー（例えば、１つよりも多くの又は所定の数よりも多くのＩＵを用いるデータコピー）が、ｏｎ－ＳＳＤコピーオンライトとして実行される。１つのそのような例では、図６の擬似コード６００を参照すると、コピーすべきＬＢＡの数（ｎｕｍ）がチェックされ、ＬＢＡの数が所定の数よりも多い場合、ｏｎ－ＳＳＤコピーオンライト動作が実行される（例えば、ライン６０６～６２４）。コピーすべきＬＢＡの数が所定の数よりも少ないか又はこれに等しい場合、読み出し及び書き込み動作が、ｏｎ－ＳＳＤコピーオンライトの代わりに実行される。

図７は、トリムコマンドのための擬似コード７００の一例である。図７において示されている例では、トリムコマンドは、ライン７０２上に示されているように、２つのパラメータ：開始送信元ＬＢＡ（ｓｒｃ）及びトリムすべきＬＢＡの数（ｎｕｍ）を有する。

１つの例では、Ｌ２Ｐエントリが、参照フラグによって識別することができる以前のｏｎ－ＳＳＤコピーコマンドの一部であった場合（例えば、参照フラグが、１つよりも多くのＬＢＡが物理アドレスを指向することを示す場合）、サブセットＰ２Ｌテーブルは、対応する物理アドレスのＬ２Ｐエントリを除去する。例えば、図７のライン７０６～７１６を参照すると、参照フラグエントリが１に等しい場合、エントリがＰ２Ｌテーブルから除去される。１つのそのような例では、サブセットＰ２Ｌ除去動作ごとに、物理アドレスがそれを参照する１つ又は０個のみのＬ２Ｐエントリを有する場合、物理アドレスは、サブセットＰ２Ｌテーブルから除去されることになる。サブセットＰ２Ｌ更新（必要な場合）に加えて、Ｌ２Ｐエントリは、空にされることになり、影響を受けたＬ２Ｐエントリ（存在する場合）の参照フラグは消去されることになる。例えば、ライン７１８及び７２０では、物理アドレスはＬ２Ｐエントリから消去され、参照フラグは消去される。図７における例では、Ｐ２Ｌ及びＬ２Ｐテーブルを更新した後、ライン７２４において、コマンド完了がホストに送信される前に、トークンがＮＡＮＤ媒体にドロップされる。トリムコマンドトークンは、ｏｎ－ＳＳＤコピーコマンドに関する情報を含むデータ構造であってよい。１つの例では、トークンは、トークンがトリムコマンドトークンであることを示す一意の番号等の一意のシグネチャを含む。トリムコマンドトークンは、ＰＬＩ及び再生をサポートすることができる。例えば、コントローラがＬ２Ｐテーブルを更新している間に、ホストへの確認応答が送信されてよい。Ｌ２Ｐテーブル更新が完了する前に電力が喪失した場合、Ｌ２Ｐテーブルは、トリムトークンを使用して正しく再構築することができる。

図８は、書き込みコマンドのための擬似コード８００の一例である。図８において示されている例では、書き込みコマンドは、ライン８０２上に示されているように、２つのパラメータ：開始送信元ＬＢＡ（ｓｒｃ）及びトリムすべきＬＢＡの数（ｎｕｍ）を有する。トリムコマンドと同様に、Ｌ２Ｐエントリが以前のｏｎ－ＳＳＤコピーコマンドの一部であった場合（例えば、参照フラグが、１つよりも多くのＬＢＡが同じ物理アドレスを指向することを示す場合）、Ｐ２Ｌテーブルが更新される。例えば、ＬＢＡを物理アドレスに関連付けるエントリは、除去することができ、これはなぜならば、１つよりも多くのＬＢＡがもはや物理アドレスを参照していない（例えば、１つのみのＬＢＡが物理アドレスを参照している）ためである。図８を参照すると、ライン８０６～８１４は、ＬＢＡごとに、送信元ＬＢＡについてのＬ２Ｐテーブルにおけるエントリの参照フラグは、１つよりも多くのＬＢＡが物理アドレスを参照しないことを示すために消去される。ライン８１６上で、送信元ＬＢＡを物理アドレスに関連付けるエントリは、サブセットＰ２Ｌから除去される。擬似コードのライン８２０～８２４は、ホストデータをＮＡＮＤ媒体に書き込むことができるように、ＮＡＮＤページ割り当て及びＤＭＡ（ダイレクトメモリアクセス）転送をハンドリングする。例えば、ライン８２０において、送信元ＬＢＡのために新たなページが割り当てられる。ライン８２４において、ＤＭＡ転送が、新たに割り当てられたページにデータを書き込むためにセットアップされる。

図９は、デフラグメンテーション（デフラグ）方法９００の一例のフロー図である。デフラグ中、選択されたバンド（例えば、送信元バンド）の有効ページが、新たなバンド（例えば、送信先バンド）に再配置される。１つの例では、ＮＡＮＤページは、各バンドが複数のブロックを含み、かつ各ブロックが複数のページを含むバンドに編成される。１つのそのような例では、各バンドは、そのバンド内のページについてのＬＢＡマッピング情報への物理ページに関する情報を含むバンドジャーナルを含む。それゆえ、バンドジャーナルは、ローカルＰ２Ｌテーブルであるか、又はこれを含んでよく、これは、本明細書において説明されるサブセットＰ２Ｌから独立している。１つの例では、バンドジャーナルは、各ＮＡＮＤページが書き込まれるときにＬ２Ｐエントリをログ記録するＮＡＮＤ ＳＳＤデータ構造である。バンドジャーナルは、電力喪失の場合にＬ２Ｐテーブルを再構築するのに使用されてよい。バンドジャーナルは、デフラグ動作を実行する際に使用されてもよい。例えば、デフラグ動作を実行するために、送信元バンドジャーナルがメモリにロードされる。

図９を参照すると、バンドジャーナルをロードした後、９０２において、送信元バンドにおけるページごとに、コントローラは、ページの現在の物理アドレスが１つよりも多くのＬＢＡによって参照されるか否かを判定するためにサブセットＰ２Ｌをチェックする。９０４において、現在の物理アドレスを参照するＬ２Ｐエントリは、新たな物理アドレスを参照するように更新される。１つよりも多くのＬＢＡが同じ物理アドレスを参照する場合、Ｌ２Ｐテーブルにおける複数のエントリは、新たな物理アドレスを指向するように更新される。９０６において、データは次に、現在の物理アドレスから新たな物理アドレスに再配置される。

それゆえ、送信元バンドの有効ページを送信先バンドに移行させるためにデフラグ動作を実行することは、Ｐ２Ｌテーブルにおけるエントリを有する送信元バンドにおける物理アドレスごとに、物理アドレスに対応するＬ２Ｐテーブルにおける全てのエントリを、送信先バンドにおける新たな物理アドレスに更新することを伴う。１つの例では、送信元バンドの各ＮＡＮＤページアドレスは、サブセットＰ２Ｌテーブルにおいて検索される。ＮＡＮＤページアドレスが発見された場合、ページは有効であり、１つよりも多くのＬ２Ｐエントリによって参照される。したがって、ページが再配置されることになり、対応するＬ２Ｐ及びＰ２Ｌエントリが更新される。ＮＡＮＤページアドレスがサブセットＰ２Ｌテーブルにおいて発見されない場合、ＳＳＤは、バンドジャーナルに記憶されたそのＬ２Ｐエントリをチェックする。バンドジャーナルに記憶されたＬ２Ｐエントリが依然としてこのＮＡＮＤアドレスを指向する場合、ページは有効であり、再配置されることになる。

図１０は、デフラグ動作のための擬似コード１０００の一例である。図１０において示されている例では、デフラグコマンドは、ライン１００２において示されているように、２つのパラメータ：送信元バンドインデックス（ｓｏｕｒｃｅ）及び送信先バンドインデックス（ｄｅｓｔ）を有する。ライン１００６において、送信元バンドのためのバンドジャーナルがロードされる。バンドにおけるページごとに（ライン１００８）、現在のＮＡＮＤアドレス（ｃｕｒｒＮａｎｄＡｄｄｒｅｓｓ）は、送信元バンドの現在のアドレスであるように設定され（ライン１０１２）、新たなＮＡＮＤページアドレス（ｎｅｗＮａｎｄＡｄｄｒｅｓｓ）は、送信先バンドにおける利用可能なページであるように設定される（ライン１０１４）。ライン１０１６において、サブセットＰ２Ｌテーブルは、現在のＮＡＮＤアドレスごとにチェックされる。現在のＮＡＮＤアドレスがサブセットＰ２Ｌテーブル内にある場合、それは、ＮＡＮＤページが１つよりも多くの参照を有することを示す。ライン１０２０において、現在のＮＡＮＤアドレスを指向する全てのＬ２Ｐエントリが、新たなＮＡＮＤアドレスを指向するように更新される。ライン１０２２において、データは次に、現在のＮＡＮＤページから新たなＮＡＮＤページに再配置することができる。

現在のＮＡＮＤページがサブセットＰ２Ｌ内にない場合（ライン１０２６）、それは、１つよりも多くのＬＢＡが現在のＮＡＮＤページを指向しないことを示す。Ｌ２Ｐテーブルにおけるエントリが有効である場合（ライン１０３０及び１０３２）、Ｌ２Ｐテーブルエントリは、新たなＮＡＮＤページアドレスを指向するように更新され（ライン１０３６）、データは、ライン１０３８において、現在のＮＡＮＤページから新たなＮＡＮＤページに再配置することができる。

それゆえ、ｏｎ－ＳＳＤコピーオンライト動作は、システム性能を改善することができる。１つの例では、ホストがコピーコマンドを発行するとき、ＳＳＤは、データを移行させることなくＬ２Ｐエントリを更新する。データ移行は、コピーのいずれかがホストによって変更されるまで延期される。ＰＬＩ及び再生をサポートするために、トークンは、ＳＳＤがコマンド完了をホストに送信する前にコピーコマンドごとにＮＡＮＤ媒体にドロップされる。デフラグをサポートするために、サブセットＰ２Ｌテーブルは、ＤＲＡＭにおいて維持され、Ｌ２Ｐテーブルを用いて周期的にＮＡＮＤ媒体にドロップされる。

図１１は、コンピューティングシステム１１００（例えば、スマートフォン、タブレットコンピュータ、ラップトップコンピュータ、デスクトップコンピュータ、サーバコンピュータ等）の例示的な図示を提供する。図１１において観測されるように、システム１１００は、１つ又は複数のプロセッサ又は処理ユニット１１０１を含んでよい。プロセッサ１１０１は、その各々が例えば複数の汎用処理コアを含み得る１つ又は複数の中央処理ユニット（ＣＰＵ）を含んでよい。プロセッサ１１０１は、同様に又は代替的に、１つ又は複数のグラフィックス処理ユニット（ＧＰＵ）又は他の処理ユニットを含んでよい。プロセッサ１１０１は、メモリ管理ロジック（例えば、メモリコントローラ）及びＩ／Ｏ制御ロジックを含んでよい。プロセッサ１１０１は、図１のプロセッサ１５２と同様、又はこれと同じとすることができる。

システム１１００は、メモリ１１０２（例えば、システムメモリ）、不揮発性ストレージ１１０４、通信インターフェース１１０６、及び他のコンポーネント１１０８も含み、これらは、図１のホスト１５０のコンポーネントと同様、又はこれらと同じであってもよい。他のコンポーネントは、例えば、ディスプレイ（例えば、タッチスクリーン、フラットパネル）、電源（例えば、バッテリ及び／又は他の電源）、センサ、電力管理ロジック、又は他のコンポーネントを含んでよい。通信インターフェース１１０６は、通信インターフェースをサポートするロジック及び／又は特徴を含んでよい。これらの例について、通信インターフェース１１０６は、ダイレクト又はネットワーク通信リンク又はチャネルを介して通信するために様々な通信プロトコル又は規格に従って動作する１つ又は複数の通信インターフェースを含んでよい。ダイレクト通信は、ＰＣＩｅ仕様に関連付けられたもの等の１つ又は複数の産業規格（後継及び変形を含む）において記述される通信プロトコル又は規格の使用を介して行われてよい。ネットワーク通信は、ＩＥＥＥによって公表された１つ又は複数の規格において記述されているもののような通信プロトコル又は規格の使用を介して行われてよい。例えば、１つのそのようなＥｔｈｅｒｎｅｔ規格は、ＩＥＥＥ８０２．３を含んでよい。ネットワーク通信は、ＯｐｅｎＦｌｏｗ Ｓｗｉｔｃｈ仕様等の１つ又は複数のＯｐｅｎＦｌｏｗ仕様に従って行われてもよい。通信インターフェースの他の例としては、例えば、ローカル配線ポイントツーポイントリンク（例えば、ＵＳＢ）インターフェース、ワイヤレスローカルエリアネットワーク（例えば、ＷｉＦｉ）インターフェース、ワイヤレスポイントツーポイントリンク（例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標））インターフェース、全地球測位システムインターフェース、及び／又は他のインターフェースが挙げられる。

コンピューティングシステムは、システムのマスストレージコンポーネントであり得る不揮発性ストレージ１１０４も含む。不揮発性ストレージ１１０４は、上記で説明された図１のＮＶＭデバイス１２０と同様、又はこれと同じとすることができる。不揮発性ストレージ１１０４は、ソリッドステートドライブ（ＳＳＤ）、デュアルインラインメモリモジュール（ＤＩＭＭ）、又は他の不揮発性ストレージを含むことができる。不揮発性タイプのメモリは、限定されないが、マルチ閾値レベルＮＡＮＤフラッシュメモリ（例えば、３Ｄ ＮＡＮＤフラッシュメモリ）等の不揮発性メモリを含んでよい。１つの例では、不揮発性ストレージ１１０４は、１つ又は複数のＳＳＤから構成されるマスストレージを含んでよい。ＳＳＤは、上記で説明されたコピー技法を実装することが可能であるフラッシュメモリチップから構成することができる。

ｏｎ－ＳＳＤコピーオンライトの例は、以下のとおりである。

例１：不揮発性ストレージデバイスにおいて、送信元論理ブロックアドレス（ＬＢＡ）から送信先論理ブロックアドレス（ＬＢＡ）にデータをコピーするコピーコマンドをホストから受信する段階；前記送信先ＬＢＡを、前記送信元ＬＢＡと同じ物理アドレスにマッピングするように論理／物理（Ｌ２Ｐ）テーブルを変更する段階；１つよりも多くのＬＢＡが同じ物理アドレスを参照することを示すために前記送信元ＬＢＡ及び前記送信先ＬＢＡに対応する前記Ｌ２Ｐテーブルにおけるフラグを更新する段階；前記Ｌ２Ｐテーブルを変更し、前記フラグを設定した後であって、前記データをコピーする前に、前記コピーコマンドが完了したことを示すトークンを前記不揮発性ストレージデバイスに記憶する段階；及び前記コピーコマンドが完了したことを示す確認応答を前記ホストに送信する段階を含む方法。

例２：前記トークンは、シグネチャを含み、前記シグネチャは、前記トークンがコピーコマンドトークンであることを示す数を含む、例１に記載の方法。

例３：前記トークンは：前記送信元ＬＢＡ、前記送信先ＬＢＡ、及びコピーすべきブロックの数を含む、例１又は２のいずれか１項に記載の方法。

例４：前記トークンは：前記トークンが破損しているか否かを示すチェックサムを含む、例１～３のいずれか１項に記載の方法。

例５：前記物理アドレスを前記送信先ＬＢＡ及び前記送信元ＬＢＡの両方に関連付けるように物理／論理（Ｐ２Ｌ）テーブルを更新する段階を更に備える、例１～４のいずれか１項に記載の方法。

例６：前記Ｐ２Ｌテーブルは、１つよりも多くのＬＢＡによって参照される物理アドレスのサブセットをマッピングする、例１～５のいずれか１項に記載の方法。

例７：前記送信先ＬＢＡを、前記送信元ＬＢＡと同じ物理アドレスに指向するように前記Ｌ２Ｐテーブルを変更する前に、第２の物理アドレスを前記送信先ＬＢＡに関連付ける前記Ｐ２Ｌテーブルのエントリを除去する段階を更に備える、例１～６のいずれか１項に記載の方法。

例８：前記送信元ＬＢＡ又は前記送信先ＬＢＡに書き込む書き込みコマンドの受信に応答して、新たなページを割り当てる段階、前記データを前記新たなページにコピーする段階、及び１つのみのＬＢＡが同じ物理アドレスを参照することを示すために前記フラグを更新する段階を更に備える、例１～７のいずれか１項に記載の方法。

例９：送信元バンドの有効ページを送信先バンドに移行させるためにデフラグメンテーション（デフラグ）動作を実行する段階を更に備え、前記デフラグ動作は：Ｐ２Ｌテーブルにおけるエントリを有する前記送信元バンドにおける物理アドレスごとに、前記物理アドレスに対応する前記Ｌ２Ｐテーブルにおける全てのエントリを、前記送信先バンドにおける新たな物理アドレスに更新する段階を有する、例１～８のいずれか１項に記載の方法。

例１０：前記トークンを記憶する段階は、記憶すべきトークンの数が所定の数よりも多くなるまで遅延される、例１～９のいずれか１項に記載の方法。

例１１：アクセスされると、例１～１０のいずれか１項に記載の方法を実行する動作の実行を引き起こすコンテンツを記憶したコンピュータ可読ストレージ媒体を備える製造品。

例１２：例１～１０のいずれか１項に記載の方法を実行するファームウェアを実行するＮＡＮＤコントローラ。

例１３：ＮＡＮＤメモリアレイ、及び前記ＮＡＮＤメモリアレイと結合された制御ロジックを備えるストレージデバイスであって、前記制御ロジックは：送信元論理ブロックアドレス（ＬＢＡ）から送信先論理ブロックアドレス（ＬＢＡ）にデータをコピーするコピーコマンドをホストから受信すること；前記送信元ＬＢＡに対応する論理／物理（Ｌ２Ｐ）テーブルにおける第２のエントリと同じ物理アドレスを参照するように、前記送信先ＬＢＡに対応する前記Ｌ２Ｐテーブルにおけるエントリを更新すること；１つよりも多くのＬＢＡが同じ物理アドレスを参照することを示すために前記送信先ＬＢＡに対応する前記エントリ及び前記送信元ＬＢＡに対応する前記エントリのフラグを更新すること；前記Ｌ２Ｐテーブルにおける前記エントリ及び前記第２のエントリの更新の後であって、前記データがコピーされる前に、前記コピーコマンドが完了したことを示すトークンを前記ＮＡＮＤメモリアレイに記憶すること；及び前記コピーコマンドが完了したことを示す確認応答を前記ホストに送信することを行う、ストレージデバイス。

例１４：前記制御ロジックは、例１～１０のいずれか１項に記載の方法を実行する、例１３に記載のストレージデバイス。

例１５：プロセッサ、及び前記プロセッサと結合されたＮＡＮＤストレージデバイスを備え、前記ＮＡＮＤストレージデバイスは：ＮＡＮＤメモリアレイ、及び前記ＮＡＮＤメモリアレイと結合された制御ロジックを有し、前記制御ロジックは：送信元論理ブロックアドレス（ＬＢＡ）から送信先論理ブロックアドレス（ＬＢＡ）にデータをコピーするコピーコマンドをホストから受信すること；前記送信元ＬＢＡに対応する論理／物理（Ｌ２Ｐ）テーブルにおける第２のエントリと同じ物理アドレスを参照するように、前記送信先ＬＢＡに対応する前記Ｌ２Ｐテーブルにおけるエントリを更新すること；１つよりも多くのＬＢＡが同じ物理アドレスを参照することを示すために前記送信先ＬＢＡに対応する前記エントリ及び前記送信元ＬＢＡに対応する前記エントリのフラグを更新すること；前記Ｌ２Ｐテーブルにおける前記エントリ及び前記第２のエントリの更新の後であって、前記データがコピーされる前に、前記コピーコマンドが完了したことを示すトークンを前記ＮＡＮＤメモリアレイに記憶すること；及び前記コピーコマンドが完了したことを示す確認応答を前記ホストに送信することを行う、システム。

例１６：前記プロセッサと結合されたディスプレイ、前記プロセッサと結合されたネットワークインターフェース、及び前記システムを給電するバッテリのうちの１つ又は複数を備える、例１５に記載のシステム。

例１７：前記制御ロジックは、例１～１０のいずれか１項に記載の方法を実行する、例１５又は１６に記載のシステム。

本発明の実施形態は、上記で記載されたような様々なプロセスを含んでよい。プロセスは、機械実行可能命令において具現化されてよい。命令は、汎用又は専用プロセッサに特定のプロセスを実行させるために使用することができる。代替的には、これらのプロセスは、当該プロセスを実行する配線論理回路又はプログラマブル論理回路（例えば、ＦＰＧＡ、ＰＬＤ）を含む特別／カスタムハードウェアコンポーネントによって、又は、プログラムされたコンピュータコンポーネント及びカスタムハードウェアコンポーネントの任意の組み合わせによって、実行されてよい。

本発明の要素は、機械実行可能命令を記憶する機械可読媒体として提供されてもよい。機械可読媒体は、フロッピーディスケット、光ディスク、ＣＤ－ＲＯＭ、及び磁気光ディスク、フラッシュメモリ、ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気又は光カード、伝播媒体、又は電子命令を記憶するのに適した他のタイプの媒体／機械可読媒体を含んでよいが、これらに限定されない。例えば、本発明は、通信リンク（例えば、モデム又はネットワーク接続）を介して搬送波又は他の伝播媒体において具現化されたデータ信号によってリモートコンピュータ（例えば、サーバ）から要求側コンピュータ（例えば、クライアント）に転送され得るコンピュータプログラムとしてダウンロードされてよい。

本明細書において示されているようなフロー図は、様々なプロセスアクションのシーケンスの例を提供する。フロー図は、ソフトウェア又はファームウェアルーチンによって実行される動作、及び物理的動作を示すことができる。１つの例では、フロー図は、有限状態マシン（ＦＳＭ）の状態を示すことができ、これは、ハードウェア、ソフトウェア、又は組み合わせにおいて実装することができる。特定のシーケンス又は順序において示されているが、別段の指定がない限り、アクションの順序は修正することができる。それゆえ、例示される実施形態は単に一例として理解されるべきであり、プロセスは異なる順序において実行することができ、幾つかのアクションは、並列で実行することができる。加えて、１つ又は複数のアクションは、様々な例において省略することができ、それゆえ、全ての実施形態において全てのアクションが要求されるわけではない。他のプロセスフローが可能である。

様々な動作又は機能が本明細書において説明されている限りにおいて、それらは、ソフトウェアコード、命令、構成、データ又は組み合わせとして説明又は定義することができる。コンテンツは、直接実行可能とすることもできるし（「オブジェクト」又は「実行可能」形式）、ソースコードとすることもできるし、又は差分コード（「デルタ」又は「パッチ」コード）とすることもできる。本明細書において説明される実施形態のソフトウェアコンテンツは、コンテンツを記憶した製造品を介して提供することもできるし、又は通信インターフェースを介してデータを送信するために当該通信インターフェースを動作させる方法を介して提供することもできる。機械可読ストレージ媒体は、機械に、説明された機能又は動作を実行させることができ、情報を機械（例えば、コンピューティングデバイス、電子システム等）によってアクセス可能な形式において記憶する任意のメカニズムを含み、当該メカニズムとしては、例えば、記録可能／記録不能媒体（例えば、リードオンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスクストレージ媒体、光ストレージ媒体、フラッシュメモリデバイス等）がある。通信インターフェースは、配線、ワイヤレス、光学等の媒体のいずれかにインターフェースして、別のデバイスに通信する、メモリバスインターフェース、プロセッサバスインターフェース、インターネット接続、ディスクコントローラ等の任意のメカニズムを含む。通信インターフェースは、ソフトウェアコンテンツを記述するデータ信号を提供する通信インターフェースを準備するために構成パラメータを提供すること又は信号を送信すること又はそれらの両方を行うことによって構成することができる。通信インターフェースは、通信インターフェースに送信される１つ又は複数のコマンド又は信号を介してアクセスされ得る。

本明細書において説明される様々なコンポーネントは、説明される動作又は機能を実行する手段とすることができる。本明細書において説明される各コンポーネントは、ソフトウェア、ハードウェア、又はこれらの組み合わせを含む。コンポーネントは、ソフトウェアモジュール、ハードウェアモジュール、専用ハードウェア（例えば、特定用途向けハードウェア、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）等）、埋め込みコントローラ、配線回路等として実装することができる。

本明細書において説明されたものに加えて、本発明の開示された実施形態及び実装に対しては、それらの範囲から逸脱することなく、様々な修正が行われ得る。したがって、本明細書における例示及び例は、制限的な意味ではなく、例示として解釈されるべきである。本発明の範囲は、以下に続く特許請求の範囲を参照することによってのみ画定されるべきである。

Claims (20)

1. アクセスされると、方法を実行する動作の実行を引き起こすコンテンツが記憶されたコンピュータ可読ストレージ媒体を備える製造品であって、前記方法は：
   不揮発性ストレージデバイスにおいて、送信元論理ブロックアドレス（ＬＢＡ）から送信先論理ブロックアドレス（ＬＢＡ）にデータをコピーするコピーコマンドをホストから受信する段階；
   前記送信先ＬＢＡを、前記送信元ＬＢＡと同じ物理アドレスにマッピングするように論理／物理（Ｌ２Ｐ）テーブルを変更する段階；
   １つよりも多くのＬＢＡが同じ物理アドレスを参照することを示すために前記送信元ＬＢＡ及び前記送信先ＬＢＡに対応する前記Ｌ２Ｐテーブルにおけるフラグを更新する段階；
   前記Ｌ２Ｐテーブルを変更し、前記フラグを設定した後であって、前記データをコピーする前に、前記コピーコマンドが完了したことを示すトークンを前記不揮発性ストレージデバイスに記憶する段階；及び
   前記コピーコマンドが完了したことを示す確認応答を前記ホストに送信する段階
   を有する、製造品。
2. 前記トークンは、シグネチャを含み、前記シグネチャは、前記トークンがコピーコマンドトークンであることを示す数を含む、請求項１に記載の製造品。
3. 前記トークンは：前記送信元ＬＢＡ、前記送信先ＬＢＡ、及びコピーすべきブロックの数を含む、請求項２に記載の製造品。
4. 前記トークンは：前記トークンが破損しているか否かを示すチェックサムを含む、請求項２に記載の製造品。
5. 前記物理アドレスを前記送信先ＬＢＡ及び前記送信元ＬＢＡの両方に関連付けるように物理／論理（Ｐ２Ｌ）テーブルを更新する段階を更に備える、請求項１から４のいずれか一項に記載の製造品。
6. 前記Ｐ２Ｌテーブルは、１つよりも多くのＬＢＡによって参照される物理アドレスのサブセットをマッピングする、請求項５に記載の製造品。
7. 前記送信先ＬＢＡを、前記送信元ＬＢＡと同じ物理アドレスに指向するように前記Ｌ２Ｐテーブルを変更する前に、第２の物理アドレスを前記送信先ＬＢＡに関連付ける前記Ｐ２Ｌテーブルのエントリを除去する段階を更に備える、請求項５又は６に記載の製造品。
8. 前記送信元ＬＢＡ又は前記送信先ＬＢＡに書き込む書き込みコマンドの受信に応答して、新たなページを割り当てる段階、
   前記データを前記新たなページにコピーする段階、及び
   １つのみのＬＢＡが同じ物理アドレスを参照することを示すために前記フラグを更新する段階
   を更に備える、請求項１から７のいずれか一項に記載の製造品。
9. 送信元バンドの有効ページを送信先バンドに移行させるためにデフラグメンテーション（デフラグ）動作を実行する段階を更に備え、前記デフラグ動作は、Ｐ２Ｌテーブルにおけるエントリを有する前記送信元バンドにおける物理アドレスごとに、前記物理アドレスに対応する前記Ｌ２Ｐテーブルにおける全てのエントリを、前記送信先バンドにおける新たな物理アドレスに更新する段階を有する、請求項１から８のいずれか一項に記載の製造品。
10. 前記トークンを記憶する段階は、記憶すべきトークンの数が所定の数よりも多くなるまで遅延される、請求項１から９のいずれか一項に記載の製造品。
11. ＮＡＮＤメモリアレイ；及び
    前記ＮＡＮＤメモリアレイと結合された制御ロジック
    を備え、前記制御ロジックは：
    送信元論理ブロックアドレス（ＬＢＡ）から送信先論理ブロックアドレス（ＬＢＡ）にデータをコピーするコピーコマンドをホストから受信すること；
    前記送信元ＬＢＡに対応する論理／物理（Ｌ２Ｐ）テーブルにおける第２のエントリと同じ物理アドレスを参照するように、前記送信先ＬＢＡに対応する前記Ｌ２Ｐテーブルにおけるエントリを更新すること；
    １つよりも多くのＬＢＡが同じ物理アドレスを参照することを示すために前記送信先ＬＢＡに対応する前記エントリ及び前記送信元ＬＢＡに対応する前記エントリのフラグを更新すること；
    前記Ｌ２Ｐテーブルにおける前記エントリ及び前記第２のエントリの更新の後であって、前記データがコピーされる前に、前記コピーコマンドが完了したことを示すトークンを前記ＮＡＮＤメモリアレイに記憶すること；及び
    前記コピーコマンドが完了したことを示す確認応答を前記ホストに送信すること
    を行う、ストレージデバイス。
12. 前記トークンは、シグネチャを含み、前記シグネチャは、前記トークンがコピーコマンドトークンであることを示す数を含む、請求項１１に記載のストレージデバイス。
13. 前記トークンは：前記送信元ＬＢＡ、前記送信先ＬＢＡ、及びコピーすべきブロックの数を含む、請求項１２に記載のストレージデバイス。
14. 前記トークンは：前記トークンが破損しているか否かを示すチェックサムを含む、請求項１２に記載のストレージデバイス。
15. 前記制御ロジックは、前記物理アドレスを前記送信先ＬＢＡ及び前記送信元ＬＢＡの両方に関連付けるように物理／論理（Ｐ２Ｌ）テーブルを更新する、請求項１１から１４のいずれか一項に記載のストレージデバイス。
16. 前記Ｐ２Ｌテーブルは、１つよりも多くのＬＢＡによって参照される物理アドレスのサブセットをマッピングする、請求項１５に記載のストレージデバイス。
17. 前記制御ロジックは：前記送信先ＬＢＡを、前記送信元ＬＢＡと同じ物理アドレスに指向するように前記Ｌ２Ｐテーブルを変更する前に、第２の物理アドレスを前記送信先ＬＢＡに関連付ける前記Ｐ２Ｌテーブルのエントリを除去する、請求項１５又は１６に記載のストレージデバイス。
18. 前記制御ロジックは、前記送信元ＬＢＡ又は前記送信先ＬＢＡに書き込む書き込みコマンドの受信に応答して：
    新たなページを割り当てること、
    前記データを前記新たなページにコピーすること、及び
    １つのみのＬＢＡが同じ物理アドレスを参照することを示すために前記フラグを更新すること
    を行う、請求項１１から１７のいずれか一項に記載のストレージデバイス。
19. プロセッサ；及び
    前記プロセッサと結合されたＮＡＮＤストレージデバイスを備え、前記ＮＡＮＤストレージデバイスは：
    ＮＡＮＤメモリアレイ；及び
    前記ＮＡＮＤメモリアレイと結合された制御ロジック
    を有し、前記制御ロジックは：
    送信元論理ブロックアドレス（ＬＢＡ）から送信先論理ブロックアドレス（ＬＢＡ）にデータをコピーするコピーコマンドをホストから受信すること；
    前記送信元ＬＢＡに対応する論理／物理（Ｌ２Ｐ）テーブルにおける第２のエントリと同じ物理アドレスを参照するように、前記送信先ＬＢＡに対応する前記Ｌ２Ｐテーブルにおけるエントリを更新すること；
    １つよりも多くのＬＢＡが同じ物理アドレスを参照することを示すために前記送信先ＬＢＡに対応する前記エントリ及び前記送信元ＬＢＡに対応する前記エントリのフラグを更新すること；
    前記Ｌ２Ｐテーブルにおける前記エントリ及び前記第２のエントリの更新の後であって、前記データがコピーされる前に、前記コピーコマンドが完了したことを示すトークンを前記ＮＡＮＤメモリアレイに記憶すること；及び
    前記コピーコマンドが完了したことを示す確認応答を前記ホストに送信すること
    を行う、システム。
20. 前記プロセッサと結合されたディスプレイ、前記プロセッサと結合されたネットワークインターフェース、及び前記システムを給電するバッテリのうちの１つ又は複数を備える、請求項１９に記載のシステム。