JP2024508134A - 電子デバイスおよびチップパッケージング方法 - Google Patents
電子デバイスおよびチップパッケージング方法 Download PDFInfo
- Publication number
- JP2024508134A JP2024508134A JP2023552101A JP2023552101A JP2024508134A JP 2024508134 A JP2024508134 A JP 2024508134A JP 2023552101 A JP2023552101 A JP 2023552101A JP 2023552101 A JP2023552101 A JP 2023552101A JP 2024508134 A JP2024508134 A JP 2024508134A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- shield
- adapter
- ground pad
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims description 57
- 239000000758 substrate Substances 0.000 claims abstract description 305
- 239000002184 metal Substances 0.000 claims abstract description 241
- 239000013078 crystal Substances 0.000 claims abstract description 159
- 239000004033 plastic Substances 0.000 claims abstract description 44
- 229910000679 solder Inorganic materials 0.000 claims description 29
- 238000004544 sputter deposition Methods 0.000 claims description 19
- 238000005476 soldering Methods 0.000 claims description 18
- 238000005507 spraying Methods 0.000 claims description 18
- 238000000465 moulding Methods 0.000 claims description 17
- 150000001875 compounds Chemical class 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 30
- 230000002093 peripheral effect Effects 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- 230000005484 gravity Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000007664 blowing Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
- H01L2225/06537—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
電子デバイスは、ハウジングを備える。基板は、ハウジング内に配置される。基板の側表面には、第1の水晶デバイスとアダプタ基板とが平行に配置されている。第1の接地パッドは、アダプタ基板の基板に面する表面に配置され、アダプタ基板は、第1の接地パッドによって基板に電気的に接続され、その結果、アダプタ基板は接地される。第1のプラスチックパッケージング層の第1の部分は、第1の水晶デバイスの表面に配置され、第1のプラスチックパッケージング層の第2の部分は、アダプタ基板と基板との間に配置される。第1の部分および第2の部分は、一体的に形成される。第1のシールド金属は、第1の部分の表面を覆い、第1の接地パッドに電気的に接続され、その結果、第1のシールド金属は接地される。
Description
相互参照
本出願は、2021年8月23日に中国特許庁に出願された「電子デバイスおよびチップパッケージング方法」と題する中国特許出願第202110968469.4号の優先権を主張するものであり、参照によりその全体が本明細書に組み入れられる。
本出願は、2021年8月23日に中国特許庁に出願された「電子デバイスおよびチップパッケージング方法」と題する中国特許出願第202110968469.4号の優先権を主張するものであり、参照によりその全体が本明細書に組み入れられる。
本出願は、チップパッケージングの分野に関し、詳細には、電子デバイスおよびチップパッケージング方法に関する。
電子デバイスは、小型化に向けて常に開発されてきた。現在、比較的小さい体積のスマートウオッチ、スマートブレスレット、ワイヤレスヘッドセット等が登場している。電子デバイスの体積が徐々に減少し、機能が徐々に多様化するにつれて、機能を実現するための構成要素点数も徐々に増加し、電子デバイスの構成要素密度も徐々に増加する。したがって、電子デバイスのパッケージング工程にはより高い要件が課される。
例えば、Bluetooth、WiFi、または他のデータ伝送機能を有する電子デバイスの場合、図1を参照すると、ワイヤレスヘッドセットと携帯電話とはペアリングされ、Bluetooth機能を使用して接続される。Bluetooth、WiFi、または他のデータ伝送を実現するために、電子デバイスにはアンテナが設けられ、アンテナおよび他の構成要素は同じパッケージング構造に一緒にパッケージ化される。しかしながら、電子デバイスの動作工程では、アンテナが電磁波を発生させ、狭い空間では、アンテナが他の構成要素への電磁波干渉を引き起こし、他の構成要素の動作性能を低下させる可能性がある。このような長時間の動作状態では、デバイスが破損しやすく、電子デバイスが破損するおそれがある。
本出願の実施形態は、デバイス間のシールド効果を確実にし、デバイス間の相互の影響を回避するために、電子デバイスおよびチップパッケージング方法を提供する。
前述の目的を達成するために、本出願の実施形態は以下の技術的解決策を提供する。
第1の態様では、本出願の一実施形態は、ハウジングと、ハウジング内に配置された基板と、基板の側表面に並列に配置された第1の水晶デバイスおよびアダプタ基板であって、アダプタ基板は第1の接地パッドを含み、第1の接地パッドはアダプタ基板の基板に面する表面に配置され、アダプタ基板は第1の接地パッドによって基板に電気的に接続され、その結果、アダプタ基板は接地される、第1の水晶デバイスおよびアダプタ基板と、第1のプラスチックパッケージング層であって、第1のプラスチックパッケージング層の第1の部分が第1の水晶デバイスの表面に配置され、第1のプラスチックパッケージング層の第2の部分がアダプタ基板と基板との間に配置され、第1の部分と第2の部分とが一体的に形成される、第1のプラスチックパッケージング層と、第1の部分の表面を覆い第1の接地パッドに電気的に接続され、その結果、第1のシールド金属は接地される、第1のシールド金属と、を含む電子デバイスを提供する。
上記の技術的解決策から、第1の部分は第1の水晶デバイスの外側に配置され、第1の水晶デバイスとアダプタ基板との間のシールドを実現するために、第1の部分を接地してアダプタ基板から第1の水晶デバイスを分離することによって、閉じたファラデーケージを形成することができることが分かる。シールドを実現する際に、レイアウト空間を広げる必要がなく、シールド効果が大きい。
一実装形態では、アダプタ基板は相互接続ビアをさらに含み、相互接続ビアの一端は第1の接地パッドに接続され、相互接続ビアの他端は、基板から反対側に面するアダプタ基板の表面を貫通して延在する。第1のシールド金属は、第1の部分の表面から、基板から反対側に面するアダプタ基板の表面まで延在し、相互接続ビアに接続され、その結果、第1のシールド金属は、相互接続ビアを通じて第1の接地パッドに接続される。このようにして、第1のシールド金属は、相互接続ビアを覆うことによって接地され得、構成要素を追加する必要なしに、第1のシールド金属の接地を実現する。したがって、工程が簡単であり、集積度が高い。
一実装形態では、アダプタ基板は、相互接続ビアおよび第2の接地パッドをさらに含む。第2の接地パッドは、基板から反対側に面するアダプタ基板の表面に配置され、相互接続ビアの2つの端部は、第1の接地パッドおよび第2の接地パッドにそれぞれ接続される。第1のシールド金属は、第1の部分の表面から、基板から反対側に面するアダプタ基板の表面まで延在し、第2の接地パッドに接続され、その結果、第1のシールド金属は、第2の接地パッドおよび相互接続ビアによって第1の接地パッドに接続される。このようにして、第1のシールド金属は、第2の接地パッド、相互接続ビア、および第1の接地パッドによって、接地され得る。
一実装形態では、第2のシールド金属は、第1のシールドセグメントおよび第2のシールドセグメントを含む。第1のシールドセグメントは、アダプタ基板の第1の水晶デバイスに面する側表面に配置され、第1のシールドセグメントの基板から離れた端部は、第1のシールド金属に接続される。第2のシールドセグメントは、アダプタ基板の基板に面する表面に配置され、第2のシールドセグメントの一端は第1のシールドセグメントに接続され、第2のシールドセグメントの他端は第1の接地パッドに接続される。このようにして、第1のシールド金属は、第2のシールドセグメントおよび第1のシールドセグメントによって第1の接地パッドに接続され得、それにより、接地を実現できる。
一実装形態では、第2のシールド金属は、第3のシールドセグメントをさらに含む。第3のシールドセグメントは、基板から反対側に面するアダプタ基板の表面に配置され、第3のシールドセグメントの一端は第1のシールドセグメントに接続され、第3のシールドセグメントの他端は第2の接地パッドに向かって一定の距離だけ延在し、第3のシールドセグメントは第1のシールド金属に接続される。
一実装形態では、第3の接地パッドは、第1のシールド金属が基板と接触する位置に配置される。第1のシールド金属は、第3の接地パッドに接続され、その結果、第1のシールド金属は接地される。このようにして、アダプタ基板から離れた第1のシールド金属の端部が接地され得る。
一実装形態では、アダプタ基板は基板の縁部に分散されている。
一実装形態では、電子デバイスは、基板の他方の表面に配置された第2の水晶デバイスと、第2の水晶デバイスの表面に配置された第2のプラスチックパッケージング層と、第2のプラスチックパッケージング層の表面および基板の側表面を覆う第3のシールド金属と、基板の内部に配置され、基板の内部から基板の側表面まで延在し、第3のシールド金属に接続される接地金属層と、をさらに含む。これにより、基板の両面実装が実現され得る。また、基板の一方の側表面の第1の水晶デバイスとアダプタ基板とが、お互いからシールドされ得、基板の他方の側表面の第2の水晶デバイスも外部から分離され得、それにより、電磁信号の漏洩を回避できる。
一実装形態では、第3のシールド金属は、第1の水晶デバイスから反対側に面する第2の部分の側表面をさらに覆い、第1の水晶デバイスから反対側に面するアダプタ基板の側表面をさらに覆う。
一実装形態では、第1の水晶デバイスは、NORフラッシュメモリ、MOSトランジスタ、SoCチップ、復号回路、充電チップ、RLCデバイス、水晶、Bluetoothチップ、無線周波数チップ、WiFiチップ、NFCチップ、またはセンサのうちの1つまたは複数を含む。
一実装形態では、第2の水晶デバイスは、NORフラッシュメモリ、MOSトランジスタ、SoCチップ、復号回路、充電チップ、RLCデバイス、水晶、Bluetoothチップ、無線周波数チップ、WiFiチップ、NFCチップ、またはセンサのうちの1つまたは複数を含む。
一実装形態では、第1のシールド金属、第2のシールド金属、および第3のシールド金属は、スプレーまたはスパッタリングによって形成される。
第2の態様では、本出願の一実施形態は、基板をハウジング内に配置するステップと、第1の水晶デバイスを基板の側表面に接合またははんだ付けするステップと、アダプタ基板上に第1の接地パッドを作製するステップと、第1の接地パッドを使用してアダプタ基板を基板の側表面にはんだ付けするステップであって、第1の接地パッドがアダプタ基板の基板に面する表面に配置され、第1の水晶デバイスおよびアダプタ基板が並列に配置され、アダプタ基板が第1の接地パッドによって基板に電気的に接続され、その結果、アダプタ基板が接地される、ステップと、第1の部分を形成するために第1の水晶デバイスの表面に成形コンパウンドをコーティングするステップと、第2の部分を形成するためにアダプタ基板と基板との間に成形コンパウンドをコーティングするステップであって、第1の部分と第2の部分とが第1のプラスチックパッケージング層を形成し、第1の部分と第2の部分とが一体的に形成される、ステップと、第1のシールド金属を形成するために、第1の部分が硬化された後に第1の部分の表面を金属で覆うステップであって、第1のシールド金属が第1の接地パッドに電気的に接続され、その結果、第1のシールド金属が接地される、ステップと、を含むチップパッケージング方法をさらに提供する。
上記の技術的解決策から、第1の部分は第1の水晶デバイスの外側に配置され、第1の水晶デバイスとアダプタ基板との間のシールドを実現するために、第1の部分を接地してアダプタ基板から第1の水晶デバイスを分離することによって、閉じたファラデーケージを形成することができることが分かる。シールドを実現する際に、レイアウト空間を広げる必要がなく、シールド効果が大きい。
一実装形態では、相互接続ビアがアダプタ基板上に作製され、相互接続ビアの一端は第1の接地パッドに接続され、相互接続ビアの他端は、基板から反対側に面するアダプタ基板の表面を貫通して延在する。第1のシールド金属は、第1の部分の表面から、基板から反対側に面するアダプタ基板の表面まで延在し、相互接続ビアに接続され、その結果、第1のシールド金属は、相互接続ビアを通じて第1の接地パッドに接続される。このようにして、第1のシールド金属は、相互接続ビアを覆うことによって接地され得、構成要素を追加する必要なしに、第1のシールド金属の接地を実現する。したがって、工程が簡単であり、集積度が高い。
一実装形態では、相互接続ビアおよび第2の接地パッドがアダプタ基板上に作製される。第2の接地パッドは、基板から反対側に面するアダプタ基板の表面に配置され、相互接続ビアの2つの端部は、第1の接地パッドおよび第2の接地パッドにそれぞれ接続される。第1のシールド金属は、第1の部分の表面から、基板から反対側に面するアダプタ基板の表面まで延在し、第2の接地パッドに接続され、その結果、第1のシールド金属は、第2の接地パッドおよび相互接続ビアを通じて第1の接地パッドに接続される。このようにして、第1のシールド金属は、第2の接地パッド、相互接続ビア、および第1の接地パッドによって、接地され得る。
一実装形態では、アダプタ基板の第1の水晶デバイスに面する側表面は、第1のシールドセグメントを形成するために金属で覆われる。第1のシールドセグメントの基板から離れた端部は、第1のシールド金属に接続される。アダプタ基板の基板に面する表面は、第2のシールドセグメントを形成するために金属で覆われる。第2のシールドセグメントの一端は第1のシールドセグメントに接続され、第2のシールドセグメントの他端は第1の接地パッドに接続される。第1のシールドセグメントおよび第2のシールドセグメントは、第2のシールド金属を形成する。このようにして、第1のシールド金属は、第2のシールドセグメントおよび第1のシールドセグメントによって第1の接地パッドに接続され得、それにより、接地を実現できる。
一実装形態では、基板から反対側に面するアダプタ基板の表面は、第3のシールドセグメントを形成するために金属で覆われる。第3のシールドセグメントの一端は第1のシールドセグメントに接続され、第3のシールドセグメントの他端は第2の接地パッドに向かって一定の距離だけ延在し、第3のシールドセグメントは第1のシールド金属に接続される。第1のシールドセグメント、第2のシールドセグメント、および第3のシールドセグメントは、第2のシールド金属を形成する。
一実装形態では、第3の接地パッドは、第1のシールド金属が基板と接触する位置に作製される。第1のシールド金属は、第3の接地パッドに接続され、その結果、第1のシールド金属は接地される。このようにして、アダプタ基板から離れた第1のシールド金属の端部が接地され得る。
一実装形態では、アダプタ基板は、第1の接地パッドを使用して基板の側表面にはんだ付けされ、アダプタ基板は、基板の縁部に分散されている。
一実装形態では、第2の水晶デバイスは、基板の他方の表面にはんだ付けまたは接合される。成形コンパウンドが第2の水晶デバイスの表面にコーティングされて、第2のプラスチックパッケージング層を形成する。第2のプラスチックパッケージング層が硬化された後、第2のプラスチックパッケージング層の表面および基板の側表面が金属で覆われて、第3のシールド金属が形成される。接地金属層は、基板の内部で作製され、基板の内部から基板の側表面まで延在し、第3のシールド金属に接続される。これにより、基板の両面実装が実現され得る。また、基板の一方の側表面の第1の水晶デバイスとアダプタ基板とが、お互いからシールドされ得、基板の他方の側表面の第2の水晶デバイスも外部から分離され得、それにより、電磁信号の漏洩を回避できる。
一実装形態では、第1の水晶デバイスから反対側に面する第2の部分の側表面、および第1の水晶デバイスから反対側に面するアダプタ基板の側表面は、金属で覆われて第3のシールド金属を形成する。
一実装形態では、第1の水晶デバイスは、NORフラッシュメモリ、MOSトランジスタ、SoCチップ、復号回路、充電チップ、RLCデバイス、水晶、Bluetoothチップ、無線周波数チップ、WiFiチップ、NFCチップ、またはセンサのうちの1つまたは複数を含む。
一実装形態では、第2の水晶デバイスは、NORフラッシュメモリ、MOSトランジスタ、SoCチップ、復号回路、充電チップ、RLCデバイス、水晶、Bluetoothチップ、無線周波数チップ、WiFiチップ、NFCチップ、またはセンサのうちの1つまたは複数を含む。
一実装形態では、第1のシールド金属、第2のシールド金属、および第3のシールド金属は、スプレーまたはスパッタリングによって形成される。
本出願の実施形態の技術的解決策を理解しやすくするために、本出願の実施形態が属する技術分野におけるいくつかの技術用語は、本出願の実施形態の特定の実装形態が説明される前に最初に簡単に紹介される。
リフローはんだ付け(reflow soldering)とは、空気または窒素を十分に高い温度に加熱し、加熱した空気または窒素を素子が取り付けられた回路基板に吹き付け、その結果、素子の両面のはんだが溶融され、回路基板に接合される。
完全ワイヤレス(true wireless stereo、TWS)ヘッドセット、すなわち完全ワイヤレスヘッドセットは、Bluetoothによって携帯電話などのデバイスに接続することができる。TWSヘッドセットは、左右のチャネルが無線で分離されるようにBluetooth信号を処理することができ、左右のヘッドセットは別々に使用され得、これは、低レイテンシ、Bluetoothによる高速接続、高速伝送速度、低エネルギー消費量などの特性を有する。
電子デバイスは、小型化に向けて常に開発されてきた。現在、比較的小さい体積のスマートウオッチ、スマートブレスレット、ワイヤレスヘッドセット等が登場している。電子デバイスの体積が徐々に減少し、機能が徐々に多様化するにつれて、機能を実現するための構成要素点数も徐々に増加し、電子デバイスの構成要素密度も徐々に増加する。したがって、電子デバイスのパッケージング工程にはより高い要件が課される。
例えば、Bluetooth、WiFi、または他のデータ伝送機能を有する電子デバイスの場合、図1を参照すると、ワイヤレスヘッドセットと携帯電話とはペアリングされ、Bluetooth機能を使用して接続される。Bluetooth、WiFi、または他のデータ伝送を実現するために、電子デバイスにはアンテナが設けられ、アンテナおよび他の構成要素は同じパッケージング構造に一緒にパッケージ化される。しかしながら、電子デバイスの動作工程では、アンテナが電磁波を発生させ、狭い空間では、アンテナが他の構成要素への電磁波干渉を引き起こし、他の構成要素の動作性能を低下させる可能性がある。このような長時間の動作状態では、デバイスが破損しやすく、電子デバイスが破損するおそれがある。
図2を参照すると、図2は、現在の電子デバイスの概略図である。
図2に示すように、電子デバイスは、基板01と、基板01の側面にはんだ付けされたアダプタ基板02と、第1の構成要素03とを含むことができる。アダプタ基板02は、動作時に信号を伝達して電磁波を発生させることができる回路基板である。アダプタ基板02と第1の構成要素03とは基板01の側面上に並列に配置されているため、動作中にアダプタ基板02によって生成された電磁波は、第1の構成要素03に対して電磁波干渉を直接引き起こす。
上記の問題を解決するために、本出願の一実施形態は電子デバイスを提供する。
図3を参照すると、図3は、本出願の一実施形態による電子デバイスの第1の概略構造図である。図23を参照すると、図23は、本出願の一実施形態による電子デバイスのハウジングの概略構造図である。図3および図23から、電子デバイスは、ハウジング13、基板1、第1の水晶デバイス2、アダプタ基板3、第1のプラスチックパッケージング層4、および第1のシールド金属6を含んでもよいことが分かる。第1の水晶デバイス2およびアダプタ基板3は、基板1の側表面に平行に配置されている。
具体的な実装形態では、基板1は、ハウジング13の内部に配置される。接地層が基板1の内部に配置され、その結果、基板1に電気的に接続される構成要素が接地され得る。第1の水晶デバイス2は、基板1にはんだ付けや接合により固定されてもよい。
アダプタ基板3は、第1の接地パッド31を含んでもよい。第1の接地パッド31は、アダプタ基板3の基板1に面する表面に配置され、アダプタ基板3は、第1の接地パッド31によって基板1に電気的に接続されてもよく、その結果、アダプタ基板3が接地される。
いくつかの実装形態では、アダプタ基板3が基板1上にパッケージ化される方法は、ボールグリッドアレイ(ball grid array、BGA)パッケージングであってもよい。BGAはんだボールは、第1の接地パッド31と基板1との間に形成されてもよく、第1の接地パッド31はBGAはんだボールが取り付けられる位置を提供する。このように、アダプタ基板3は、基板1上にパッケージ化可能であり、第1の接地パッド31およびBGAはんだボールによって基板1と電気的に接続される。
第1のプラスチックパッケージング層4は、第1の部分41および第2の部分42を含んでもよい。第1の部分41は第1の水晶デバイス2の表面に配置され、第2の部分42はアダプタ基板3と基板1との間に配置されてもよい。第1の部分41は第1の水晶デバイス2を包み込むことができ、第2の部分42はアダプタ基板3と基板1との間に充填され得、絶縁、放熱、および防塵の機能を達成できる。また、外力を受けたときに第1の水晶デバイス2およびアダプタ基板3が変位したり破損したりすることを防止できる。
第1の部分41および第2の部分42は、成形コンパウンドによって形成され、成形治具によって形成されてもよい。
第1の部分41と第2の部分42との分割は、物理的な意味での分割ではなく、説明の便宜上のものに過ぎず、すなわち、第1の部分41と第2の部分42とは一体的に形成されていることを理解されたい。
第1のシールド金属6は、第1の部分41の表面を覆ってもよく、第1のシールド金属6は、第1の接地パッド31に電気的に接続され、その結果、第1のシールド金属6は接地される。第1のシールド金属6は、スプレーまたはスパッタリングによって第1の部分41の表面に作製および形成されてもよく、第1のシールド金属6の厚さは、実際の状況に応じて設計されてもよい。
図3から、第1の接地パッド31によって第1のシールド金属6が接地された後、閉空間が形成され得ることが分かる。この空間は、第1の水晶デバイス2を隔離することができ、その結果、第1の水晶デバイス2をアダプタ基板3からシールドされ得、第1の水晶デバイス2とアダプタ基板3とが互いに干渉しない。
一実装形態では、本出願の実施形態で提供される電子デバイスは、第3の接地パッド8をさらに備えることができる。第3の接地パッド8は、第1のシールド金属6が基板1に接触する位置に配置されている。第1のシールド金属6は、第3の接地パッド8に接続され、その結果、第1のシールド金属6は、基板1によって接地されている。第3の接地パッド8は、基板1上に予め作製されていてもよい。
図3は、第1のシールド金属6の接地方法をさらに具体的に示す。図3から、アダプタ基板3が相互接続ビア32を含むことが分かる。相互接続ビア32の一端は第1の接地パッド31に接続され、相互接続ビアの他端は基板1から反対側に面するアダプタ基板3の表面を貫通して延在している。第1のシールド金属6は、第1の部分41の表面から、基板1から反対側に面するアダプタ基板3の表面まで延在し、相互接続ビア32に接続され、その結果、第1のシールド金属6は、相互接続ビア32を通じて第1の接地パッド31に接続される。
相互接続ビア32は、電気的接続の役割を果たすことができる。第1のシールド金属6が相互接続ビア32の一方の側表面を覆った後、第1のシールド金属は、相互接続ビア32を通じて相互接続ビア32の他方の側表面の第1の接地パッド31に電気的に接続され得る。このようにして、基板接地層、第1のシールド金属6、相互接続ビア32、第1の接地パッド31、およびBGAはんだボールが準閉鎖空間を形成し、すなわち「ファラデーケージ」が形成される。図4を参照すると、図4は、本出願の一実施形態による電子デバイスの第1のファラデーケージの概略図である。図4において破線のボックスで示されている部分は、「ファラデーケージ」とみなされ得る。「ファラデーケージ」は、シールドの役割を果たすことができ、これは、アダプタ基板3の電磁干渉からファラデーケージ内の第1の水晶デバイス2が保護されることを確実にすることができ、外部環境の電磁干渉から第1の水晶デバイス2を保護することもできるまた、「ファラデーケージ」外のアダプタ基板3は、第1の水晶デバイス2による干渉から保護され得る。
相互接続ビア32の孔サイズは、実際の要件に従って設計することができ、これについては本出願では特に限定されない。
基板1から反対側に面するアダプタ基板3の表面の第1のシールド金属6を作製する際に、第1のシールド金属6は相互接続ビア32のみを覆うので、アダプタ基板3の他の構成要素に対するスプレーまたはスパッタリング工程の影響を回避するために、相互接続ビア32を除くアダプタ基板3上の位置は、シールド膜で覆われてシールドの役割を果たすことができる。
図5を参照すると、図5は、本出願の一実施形態による電子デバイスの第2の概略構造図である。図5から、第1のシールド金属6の接地方法は、以下の構成要素によってさらに実現され得ることが分かる。
アダプタ基板3は、第2の接地パッド33をさらに含む。第2の接地パッド33は、基板1から反対側に面するアダプタ基板3の表面に配置され、相互接続ビア32の両端は第1の接地パッド31および第2の接地パッド33にそれぞれ接続される。第1のシールド金属6は、第1の部分41の表面から、基板1から反対側に面するアダプタ基板の表面まで延在し、第2の接地パッド33に接続され、その結果、第1のシールド金属6は、第2の接地パッド33および相互接続ビア32によって第1の接地パッド31に接続される。
このようにして、基板接地層、第1のシールド金属6、第2の接地パッド33、相互接続ビア32、第1の接地パッド31、およびBGAはんだボールは、準閉鎖空間、すなわち「ファラデーケージ」を形成する。図6を参照すると、図6は、本出願の一実施形態による電子デバイスの第2のファラデーケージの概略図である。図6において破線のボックスで示されている部分は、「ファラデーケージ」とみなされ得る。「ファラデーケージ」が達成できる効果については、既に説明した通りであり、詳細な説明は省略する。
基板1から反対側に面するアダプタ基板3の表面の第1のシールド金属6を作製する際に、第1のシールド金属6は第2の接地パッド33のみを覆うので、アダプタ基板3の他の構成要素に対するスプレーまたはスパッタリング工程の影響を回避するために、第2の接地パッド33を除くアダプタ基板3の位置は、シールド膜で覆われてシールドの役割を果たすことができる。
図7を参照すると、図7は、本出願の一実施形態による電子デバイスの第3の概略構造図である。第1のシールド金属6の接地を実現するために、第2のシールド金属7が、スプレーまたはスパッタリングによってアダプタ基板3の外側にさらに配置されてもよい。
第2のシールド金属7は、第1のシールドセグメント71および第2のシールドセグメント72を含むことができる。第1のシールドセグメント71は、アダプタ基板3の第1の水晶デバイス2に面する側表面に配置され、第1のシールドセグメント71の基板1から離れた端部は、第1のシールド金属6に接続される。第2のシールドセグメント72の一端は第1のシールドセグメント71に接続され、第2のシールドセグメントの他端は第1の接地パッド31に接続されている。
第1のシールド金属6は、第1のシールドセグメント71に接続された後に、第1のシールドセグメント71および第2のシールドセグメント72によって第1の接地パッド31に接続され、それにより、接地が実現されてもよい。
このようにして、基板接地層、第1のシールド金属6、第1のシールドセグメント71、第2のシールドセグメント72、第1の接地パッド31、およびBGAはんだボールは、準閉鎖空間、すなわち「ファラデーケージ」を形成する。図8を参照すると、図8は、本出願の一実施形態による電子デバイスの第3のファラデーケージの概略図である。図8において破線のボックスで示されている部分は、「ファラデーケージ」とみなされ得る。「ファラデーケージ」が達成できる効果については、既に説明した通りであり、詳細な説明は省略する。
基板1から反対側に面するアダプタ基板3の表面の第1のシールド金属6を作製する際に、第1のシールド金属6は第1のシールドセグメント71のみを覆うので、アダプタ基板3の他の構成要素へのスプレーまたはスパッタリング工程の影響を回避するために、アダプタ基板3の基板1から反対側に面する表面は、シールド膜で覆われてシールドの役割を果たすことができる。
図9を参照すると、図9は、本出願の一実施形態による電子デバイスの第4の概略構造図である。図9から、第1のシールド金属6の接地を実現するために、第2のシールド金属7が、スプレーまたはスパッタリングによってアダプタ基板3の外側にさらに配置されてもよいことが分かる。第2のシールド金属7は、第1のシールドセグメント71および第2のシールドセグメント72に加えて、第3のシールドセグメント73をさらに含む。
第1のシールドセグメント71は、アダプタ基板3の第1の水晶デバイス2に面する側表面に配置され、第1のシールドセグメント71の基板1から離れた端部は、第1のシールド金属6に接続される。第2のシールドセグメント72の一端は第1のシールドセグメント71に接続され、第2のシールドセグメントの他端は第1の接地パッド31に接続されている。第3のシールドセグメント73は、基板1から反対側に面するアダプタ基板3の表面に配置される。第3のシールドセグメント73の一端は第1のシールドセグメント71に接続され、第3のシールドセグメントの他端は第1の水晶デバイス2から反対側に面する方向に、一定の距離だけ延在する。
図9から、第3のシールドセグメント73が第2の接地パッド33に向かって延在するとき、第3のシールドセグメント73は第2の接地パッド33と接触していないことが分かる。
第1のシールド金属6は、第3のシールドセグメント73を完全に覆うように、第1の水晶デバイス2から反対側に面する方向に延在してもよい。
第1のシールド金属6は、第3のシールドセグメント73に接触した後、第3のシールドセグメント71、第1のシールドセグメント73および第2のシールドセグメント72によって第1の接地パッド31に接続され、それにより、接地を実現する。
このようにして、基板接地層、第1のシールド金属6、第3のシールドセグメント73、第1のシールドセグメント71、第2のシールドセグメント72、第1の接地パッド31、およびBGAはんだボールは、準閉鎖空間、すなわち「ファラデーケージ」を形成する。図10を参照すると、図10は、本出願の一実施形態による電子デバイスの第4のファラデーケージの概略図である。図10において破線のボックスで示されている部分は、「ファラデーケージ」とみなされ得る。「ファラデーケージ」が達成できる効果については、既に説明した通りであり、詳細な説明は省略する。
基板1から反対側に面するアダプタ基板3の表面の第1のシールド金属6を作製する際に、第1のシールド金属6は第3のシールドセグメント73のみを覆うので、アダプタ基板3の他の構成要素へのスプレーまたはスパッタリング工程の影響を回避するために、シールド膜が、基板1から反対側に面するアダプタ基板3の表面に配置されてもよく、シールド膜が第3のシールドセグメント73を覆わないことが確実にされ、シールドの役割を果たす。
いくつかの実装形態では、第2のシールド金属7で作製されたアダプタ基板3はまた、第1の接地パッド31、相互接続ビア32、第2の接地パッド33などを含むことができる。第1の接地パッド31は、BGAはんだボールによって基板1に電気的に接続されてもよく、第2の接地パッド33の表面は、錫メッキされてもよい。第2の接地パッド33は、はんだ付けによって他の外部デバイスに接続されてもよく、その結果、他の外部デバイスは、第2の接地パッド33および相互接続ビア32によって第1の接地パッド31に接続される。アダプタ基板3に含まれる第1の接地パッド31、相互接続ビア32、および第2の接地パッド33の数も、実際の要件に従って計画することができ、アダプタ基板は、1つの第1の接地パッド31、1つの相互接続ビア32、および1つの第2の接地パッド33のみを含むことに限定されない。
本出願の実施形態では、第1の水晶デバイス2は、はんだ付けまたは接合によって基板1上にパッケージ化されてもよい。例えば、図9を参照すると、第1の水晶デバイス2aは、基板1上に接合によってパッケージ化され、ワイヤ接合(bonding)によって基板1に電気的に接続され、その結果、第1の水晶デバイス2bは、基板1に直接はんだ付けされる。図9に示すパッケージング方法に加えて、他の達成可能なパッケージング方法が第1の水晶デバイス2にさらに採用され得、これは本出願の実施形態では限定されないことが理解されよう。
いくつかの実装形態では、本出願の実施形態で提供される電子デバイスは、周辺構成要素をさらに含む。図11を参照すると、図11は、本出願の一実施形態による周辺構成要素のパッケージングの概略図である。図11(a)は、図3の電子デバイスの周辺構成要素を示し、図11(b)は、図5の電子デバイスの周辺構成要素を示し、図11(c)は、図7の電子デバイスの周辺構成要素を示し、図11(d)は、図9の電子デバイスの周辺構成要素を示す。周辺構成要素は、基板1の側表面、具体的には、第1のシールド金属6の第1の水晶デバイス2から離れた側に配置されてもよく、溶着または接合によってパッケージ化されてもよい。周辺構成要素は、重力センサまたは電磁信号干渉の影響を受けにくい他のデバイスであってもよい。
いくつかの実装形態では、本出願の実施形態で提供される電子デバイスは、1つまたは複数のアダプタ基板3を含むことができ、複数のアダプタ基板3は、基板1の縁部に沿って配置され得る。アダプタ基板3の数および具体的な配置位置は、実際の状況に応じて設計されてもよく、これについては本出願では特に限定されない。
図12を参照すると、図12は、本出願の一実施形態による電子デバイスの第5の概略構造図である。図12から、本出願の実施形態で提供されるアダプタ基板3は、基板1の縁部に分散されていることが分かる。図12は電子デバイスを上下にスライスした模式図であるため、図12では、第1の水晶デバイス2の両側に複数のアダプタ基板3が分散されている。
図12に示す第1の水晶デバイス2のパッケージ形態は一例に過ぎず、第1の水晶デバイス2のパッケージ形態に対する特定の限定を構成しないことが理解されよう。例えば、第1の水晶デバイス2cをBGAはんだボールによって基板1に電気的に接続し、その結果、第1の水晶デバイス2dを基板1に直接はんだ付けすることができる。
図13を参照すると、図13は、本出願の一実施形態による電子デバイスの第5のファラデーケージの概略図である。図13において破線のボックスで示されている部分は、「ファラデーケージ」とみなされ得る。図13から、アダプタ基板3の数が2枚の場合、第1のシールド金属6の両端が第3のシールドセグメント73、第1のシールドセグメント71、および第2のシールドセグメント72によって第1の接地パッド31に接続され、それにより、接地を実現していることが分かる。この場合、基板接地層、第1のシールド金属6、2つの第3のシールドセグメント73、2つの第1のシールドセグメント71、2つの第1の接地パッド31、およびBGAはんだボールは、準閉鎖空間、すなわち「ファラデーケージ」を形成する。
いくつかの実装形態では、複数のアダプタ基板3が配置される場合、第1のシールド金属6の接地方式は、第3のシールドセグメント73、第1のシールドセグメント71、および第2のシールドセグメント72による整合方式だけでなく、相互接続ビア32等による整合方式であってもよい。詳細については、図14を参照することができ、ここでは詳細を繰り返さない。
構成要素点数が比較的多い電子デバイスでは、小型化を確保することを前提に、構成要素を積み重ねてパッケージ化することが一般的である。本出願の実施形態で提供される電子デバイスが例として使用される。構成要素は、基板1の一方の側または基板1の他方の側のいずれに配置されてもよい。したがって、基板1の他方の側の構成要素のシールド特性も、パッケージングする際に保証されるべきである。
さらに図12を参照すると、本出願の実施形態で提供される電子デバイスは、第2の水晶デバイス9、第2のプラスチックパッケージング層10、第3のシールド金属11、および接地金属層12をさらに含む。
第2の水晶デバイス9は、基板1の他方の面に配置され、第2のプラスチックパッケージング層10は、第2の水晶デバイス9の表面に配置される。
具体的な実装形態では、第2の水晶デバイス9は、はんだ付けまたは接合によって基板1上にパッケージ化されてもよい。
第2のプラスチックパッケージング層10は、絶縁、放熱、および防塵の機能を達成するように、第2の水晶デバイス9を包み込むことができる。また、外力を受けたときに第2の水晶デバイス9が変位したり破損したりすることを防止できる。第2のプラスチックパッケージング層10は、成形コンパウンドで形成され、成形治具によって成形されてもよい。
第3のシールド金属11は、第2のプラスチックパッケージング層10の表面および基板1の側表面を覆っている。接地金属層12は、基板1の内部に位置し、基板1の内部から基板1の側表面まで延在し、第3のシールド金属11に接続される。
具体的な実装形態では、第3のシールド金属11は、スプレーまたはスパッタリングによって第2のプラスチックパッケージング層10の表面および基板1の側表面に作製および形成されてもよく、第3のシールド金属11の厚さは、実際の状況に応じて設計されてもよい。
第3のシールド金属11が第2のプラスチックパッケージング層10の表面および基板1の側表面を覆い、第2の水晶デバイス9を完全に包み込んだ後、第2の水晶デバイス9は他のデバイスから絶縁される。第3のシールド金属11は、第2の水晶デバイス9に対するシールド効果を達成するために、第2の水晶デバイス9と他のデバイスとの間の相互干渉を回避し、外部環境からの第2の水晶デバイス9の電磁干渉を回避し、第2の水晶デバイス9が外部と干渉するのを防止するために、基板1の内側から延在する接地金属層12を通じて接地されてもよい。
第3のシールド金属11は、第1の水晶デバイス2から反対側に面する第2の部分42の側表面をさらに覆ってもよく、第1の水晶デバイス2から反対側に面するアダプタ基板3の表面をさらに覆ってもよい。
図12から、基板1と第2の水晶デバイス9とを外部から分離するために、第3のシールド金属11を覆うことによって完全なシールド層を形成し、その結果、シールド効果がより顕著であることが分かる。
両面実装が完了すると、基板1の一方側の第1の水晶デバイス2とアダプタ基板3とをシールドすることができ、基板1の他方の側表面の第2の水晶デバイス9も外部から分離することができる。
いくつかの実装形態では、第1の水晶デバイス2は、NORフラッシュメモリ(NOR flash)、MOSトランジスタ、SoCチップ、復号回路(codec IC)、充電チップ(charger)、RLC(抵抗、コイル、コンデンサ、resistor,inductor,capacitor)デバイス、水晶、Bluetoothチップ、無線周波数チップ、WiFiチップ、NFCチップ、またはセンサのうちの1つまたは複数を含むことができる。第2の水晶デバイス9は、NORフラッシュメモリ(NOR flash)、MOSトランジスタ、SoCチップ、復号回路(codec IC)、充電チップ(charger)、RLCデバイス、水晶、Bluetoothチップ、無線周波数チップ、WiFiチップ、NFCチップ、またはセンサのうちの1つまたは複数を含むことができる。第1の水晶デバイス2および第2の水晶デバイス9は、他の種類のチップであってもよく、これについては本出願では特に限定されない。
いくつかの実装形態では、図12から、本出願の実施形態で提供される電子デバイスは、はんだレジスト層5をさらに含むことが分かる。はんだレジスト層5は、基板1から反対側に面するアダプタ基板3の表面を覆っている。リフローはんだ付け技術を使用してアダプタ基板3を基板1にはんだ付けし、アダプタ基板3の第2の接地パッド33に錫メッキするなどの作業の際に、はんだレジスト層5が配置される位置が錫はんだによって覆われないことが確実にされ得る。
いくつかの実装形態では、本出願の実施形態で提供される電子デバイスは、TWSヘッドセットであってもよい。図15を参照すると、図15は、本出願の一実施形態によるTWSヘッドセットの概略構造図である。図15から、TWSヘッドセットパッケージは、基板1と、基板1の側表面に並列に配置された第1の水晶デバイス2およびアダプタ基板3と、を含むことができることが分かる。パッケージングする際に、TWSヘッドセットに含まれるアダプタ基板3の数は1つであってもよい。アダプタ基板3は、第1の接地パッド31を有する。第1の接地パッド31は、アダプタ基板3の基板1に面する表面に配置され、アダプタ基板3は、第1の接地パッド31によって基板1と電気的に接続され、その結果、アダプタ基板3は接地される。具体的には、アダプタ基板3は、BGAはんだボールを用いて基板1上にパッケージ化されてもよい。アダプタ基板3は、相互接続ビア32および第2の接地パッド32をさらに含んでもよい。第2の接地パッド32は、錫メッキされていてもよい。第1の水晶デバイス2の表面に第1の部分41が配置され、アダプタ基板3と第1の接地パッド31との間に第2の部分42が配置される。第1の部分41および第2の部分42は、一体的に形成され、第1のプラスチックパッケージング層4を形成する。TWSヘッドセットは、第2のシールド金属7をさらに含む。第2のシールド金属7は、第1のシールドセグメント71、第2のシールドセグメント72、および第3のシールドセグメント73を含む。第1のシールドセグメント71は、アダプタ基板3の第1の水晶デバイス2に面する側表面に配置され、第1のシールドセグメント71の基板1から離れた端部は、第1のシールド金属6に接続される。第2のシールドセグメント72の一端は第1のシールドセグメント71に接続され、第2のシールドセグメントの他端は第1の接地パッド31に接続されている。第3のシールドセグメント73は、基板1から反対側に面するアダプタ基板3の表面に配置される。第3のシールドセグメント73の一端は第1のシールドセグメント71に接続され、第3のシールドセグメントの他端は第1の水晶デバイス2から反対側に面する方向に、一定の距離だけ延在する。第3のシールドセグメント73は、第1のシールド金属6に接続される。基板1上には、第3の接地パッド8がさらに配置される。第3の接地パッド8は、第1のシールド金属6が基板1に接触する位置に配置されている。第1のシールド金属6は、第3の接地パッド8に接続される。このようにして、第3の接地パッド8と第2のシールド金属7を用いて第1のシールド金属6を接地し、基板1が予め接地層で作製される。
TWSパッケージは、第2の水晶デバイス9、第2のプラスチックパッケージング層10、第3のシールド金属11、および接地金属層12をさらに含む。第2の水晶デバイス9は、基板1の他方の側表面に配置され、第2のプラスチックパッケージング層10は、第2の水晶デバイス9の表面に配置される。第3のシールド金属11は、第2のプラスチックパッケージング層10の表面および基板1の側表面を覆い、第1の水晶デバイス2から反対側に面する第2の部分42の側表面をさらに覆い、第1の水晶デバイス2から反対側に面するアダプタ基板3の側表面をさらに覆う。接地金属層12は、基板1の内部に位置し、基板1の内部から基板1の側表面まで延在し、第3のシールド金属11に接続される。
具体的には、第1の水晶デバイス2は、具体的にはNORフラッシュメモリ(NOR flash)、SoCチップ、および水晶であってもよく、第2の水晶デバイス9は、具体的には充電チップ(charger)、復号回路(codec IC)、センサ、RLCデバイス、MOSトランジスタなどであってもよく、周辺構成要素は、具体的には重力センサであってもよい。
TWSヘッドセットのパッケージングする際に、第1のシールド金属6は他の方法でさらに接地されてもよいことが理解されよう。詳細については、上記を参照することができ、ここでは詳細を繰り返さない。
本出願の一実施形態は、チップパッケージング方法をさらに提供する。本方法は、電子デバイスのパッケージング分野、特に信号を送信するように構成された回路基板を有する電子デバイスに適用可能であり得る。
図16は、本出願の一実施形態によるチップパッケージング方法の概略フローチャートである。図17は、本出願の一実施形態によるチップパッケージング方法の分解図である。
本出願の実施形態で提供される方法を以下に具体的に説明する。図16に示すように、本方法は以下のステップを含むことができる。
S101:基板1を焼成する。
基板1は、接地層配線が実行されパッドが配置された回路基板であればよく、具体的には、プリント基板(printed circuit board、PCB)であってもよいし、フレキシブルプリント基板(flexible printed circuit board、FPC)であってもよい。
基板1は保管時に湿気によって腐食されるため、湿気水分が比較的多い基板1はパッケージング時に破裂しやすい。基板1のパッケージング効果を確実にするために、基板1はパッケージング作業の前に焼成される。焼成温度および持続時間は、120°Cで8時間、150°Cで4~6時間、125°Cで24時間などであってもよい。正確な焼成温度および持続時間は、実際の状況に応じて選択され得る。
基板1の作製の際に、第3の接地パッド8は、第1のシールド金属6のその後の接地を容易にするようにさらに配置される。第3の接地パッド8の具体的な作製位置については、後に詳述する。
S102:基板1の側表面にはんだペーストを印刷する。
デバイスのはんだ付けおよびパッケージングする際は、はんだはフラックスの役割を果たすことができる。
S103:基板1をハウジング13の内部に配置する。
S104:第1の水晶デバイス2を基板1の側表面に接合またははんだ付けし、アダプタ基板3上に第1の接地パッド31を作製し、第1の接地パッド31を使用してアダプタ基板3を基板1の側表面にはんだ付し、ここで、第1の接地パッド31はアダプタ基板3の基板1に面する表面に配置され、第1の水晶デバイス2およびアダプタ基板3は並列に配置され、アダプタ基板3は第1の接地パッド31によって基板1に電気的に接続され、その結果、アダプタ基板3は接地される。
具体的な実装形態では、第1の接地パッド31はアダプタ基板3上に予め作製されてもよく、第1の接地パッド31が作製された後、アダプタ基板3は基板1にはんだ付けされる。
第1の水晶デバイス2を接合するステップは、具体的には、以下のステップを含んでもよい。
S1041:基板1の側表面をプラズマ洗浄する。
プラズマ洗浄を行うステップは、基板1の表面の余分なフラックスや油汚れ等を除去して、接合の準備をするために用いられてもよい。
S1042:基板1の側表面に接着剤を塗布する。
このステップは、具体的には、接合されるべき第1の水晶デバイス2の位置に接着剤を塗布することである。
S1043:基板1の側表面に第1の水晶デバイス2を接合する。
S1044:第1の水晶デバイス2と基板1との間でワイヤ接合を行う。
ワイヤ接合(bonding)は、電気的接続を達成する方法である。第1の水晶デバイス2と基板1との間でワイヤ接合が行われた後、第1の水晶デバイス2と基板1との電気的接続が実行される。
さらに図16を参照すると、本出願の実施形態で提供されるチップパッケージング方法は、以下のステップをさらに含む。
S105:第1の部分41を形成するために第1の水晶デバイス2の表面に成形コンパウンドをコーティングし、第2の部分42を形成するためにアダプタ基板3と基板1との間に成形コンパウンドをコーティングする。第1の部分41および第2の部分42は、第1のプラスチックパッケージング層4を形成し、第1の部分41および第2の部分42は、一体的に形成される。
絶縁、放熱、および防塵の機能を達成するために、第1の部分41および第2の部分42を一定期間硬化させる必要があり、硬化後、第1の部分41は第1の水晶デバイス2を包み込むことができ、第2の部分42はアダプタ基板3と基板1との間に充填され得る。また、外力を受けたときに第1の水晶デバイス2およびアダプタ基板3が変位したり破損したりすることを防止できる。
第1の部分41および第2の部分42は、成形治具によって成形されてもよい。成形コンパウンドは、エポキシ樹脂、有機シリコーン樹脂材料などを含んでもよい。
第1の部分41のコーティング高さは、パッケージ化された電子デバイスが望ましい平坦度を有し、シールド金属のその後の作製のための平坦な平面を提供することを確実にするために、アダプタ基板3の高さと同一平面上にあってもよい。さらに、第1の水晶デバイス2から離れた一端の第1の部分41のコーティング位置は、第1のシールド金属6のその後の作製を容易にするために、第3の接地パッド8の縁部と同一平面上にあってもよい。
第1の部分41および第2の部分42の作製前に、基板1の表面の残留接着剤などを除去するために、基板1に対してプラズマ洗浄がさらに実行されてもよい。
S106:第1のシールド金属6を形成するために、第1の部分41が硬化した後、第1の部分41の表面を金属で覆い、ここで、第1のシールド金属6は第1の接地パッド31に電気的に接続され、その結果、第1のシールド金属6は接地される。
具体的な実装形態では、第1のシールド金属6の被覆方法は、スプレーまたはスパッタリングの工程を採用できる。スプレーまたはスパッタリングの工程は、実装の際に広い有効範囲を有する。第1の部分41がスプレーまたはスパッタリングされると、基板1から反対側に面するアダプタ基板3の表面が影響を受ける可能性がある。そのため、基板1から反対側に面するアダプタ基板3の表面は、シールド効果を得るためにシールド膜で覆われる必要がある。シールド膜の具体的な有効範囲は、以下で詳細に説明するように、基板1から反対側に面するアダプタ基板3の表面の第1のシールド金属6の延在する距離に関連する。
いくつかの実装形態では、図11から、本出願の実施形態で提供されるチップパッケージング方法は、いくつかの周辺構成要素をパッケージングすることをさらに含み得ることが分かる。周辺構成要素は、基板1の側表面、具体的には、第1のシールド金属6の第1の水晶デバイス2から離れた側に配置されてもよく、溶着または接合によってパッケージ化されてもよい。周辺構成要素は、重力センサなどであってもよい。具体的な作製工程は、まず、周辺構成要素を作製する必要がある基板1の表面にはんだペーストを印刷し、次いで、リフローはんだ付け技術を用いて周辺構成要素を対応する位置にはんだ付けする。アダプタ基板3がシールド膜で覆われると、周辺構成要素をパッケージングするための基板1の位置もシールド膜で覆われ、それにより、後続の周辺構成要素のパッケージングに対する第1のシールド金属6のスプレーまたはスパッタリングの影響を回避する。
本出願の実施形態で提供されるチップパッケージング方法は、以下のステップをさらに含む。
S107:第1のシールド金属6が基板1に接触する位置に、第3の接地パッド8を作製し、第1のシールド金属6が第3の接地パッド8に接続され、その結果、第1のシールド金属6が接地される。
具体的な実装形態では、第1のシールド金属6は、第3の接地パッド8によって第1のシールド金属8が基板1の接地層に確実に接続され得ることができるように、第3の接地パッド8の一部を覆うことができる。
一実装形態では、アダプタ基板3から離れた第1のシールド金属6の端部は第3の接地パッド8によって接地され、第1のシールド金属6のアダプタ基板3に近い側は、以下のS107およびS108を使用して接地されてもよい。
さらに図17を参照されたい。
S108:アダプタ基板3上に相互接続ビア32を作製し、ここで、相互接続ビア32の一端は第1の接地パッド31に接続され、相互接続ビアの他端は、アダプタ基板3の基板1から反対側に面する表面を貫通して延在する。
具体的な実装形態では、このステップは、S104を実行する前に完了され得、すなわち、アダプタ基板3が基板1にはんだ付けされる前にアダプタ基板3の作製が完了する。
S109:第1のシールド金属6は、第1の部分41の表面から、基板1から反対側に面するアダプタ基板3の表面まで延在し、相互接続ビア32に接続され、その結果、第1のシールド金属6は、相互接続ビア32を通じて第1の接地パッド31に接続される。
具体的な実装形態では、第1のシールド金属6の接地を実現するために、S106において第1のシールド金属6が作製されるときに、S109は同時に実行されてもよい。
なお、基板1から反対側に面するアダプタ基板3の表面の第1のシールド金属6を作製する際に、第1のシールド金属6は相互接続ビア32のみを覆うので、アダプタ基板3の他の構成要素に対するスプレーまたはスパッタリング工程の影響を回避するために、相互接続ビア32を除くアダプタ基板3上の位置がシールド膜で覆われて、シールドの役割を果たすことができる。シールド膜の具体的な被覆位置については、17を参照することができる。
一実装形態では、アダプタ基板3から離れた第1のシールド金属6の端部は第3の接地パッド8によって接地され、第1のシールド金属6のアダプタ基板3に近い側は、以下のS110およびS111を使用してさらに接地されてもよい。
図18を参照すると、図18は、本出願の一実施形態による別の第1のシールド金属のパッケージングの分解図である。
S110:相互接続ビア32および第2の接地パッド33をアダプタ基板3上に作製する。第2の接地パッド33は、基板1から反対側に面するアダプタ基板3の表面に配置され、相互接続ビア32の両端は第1の接地パッド31および第2の接地パッド33にそれぞれ接続される。
具体的な実装形態では、このステップは、S103を実行する前に完了することができ、すなわち、アダプタ基板3が基板1にはんだ付けされる前にアダプタ基板3の作製が完了する。
S111:第1のシールド金属6は、第1の部分41の表面から、基板1から反対側に面するアダプタ基板3の表面まで延在し、第2の接地パッド33に接続され、その結果、第1のシールド金属6は、第2の接地パッド33および相互接続ビア32によって第1の接地パッド31に接続される。
具体的な実装形態では、第1のシールド金属6の接地を実現するために、S106において第1のシールド金属6が作製されるときに、S111は同時に実行されてもよい。
なお、基板1から反対側に面するアダプタ基板3の表面の第1のシールド金属6を作製する際に、第1のシールド金属6は第2の接地パッド33のみを覆うので、アダプタ基板3の他の構成要素に対するスプレーまたはスパッタリング工程の影響を回避するために、第2の接地パッド33を除くアダプタ基板3上の位置はシールド膜で覆われて、シールドの役割を果たすことができる。
一実装形態では、アダプタ基板3から離れた第1のシールド金属6の端部は第3の接地パッド8によって接地され、第1のシールド金属6のアダプタ基板3に近い側は、以下のS112およびS113を使用してさらに接地されてもよい。
図19を参照すると、図19は、本出願の一実施形態による別の第1のシールド金属のパッケージングの分解図である。
S112:第1のシールドセグメント71を形成するために、アダプタ基板3の第1の水晶デバイス2に面する側表面を金属で覆い、第1のシールドセグメント71の基板1から離れた端部が第1のシールド金属6に接続される。
S113:第2のシールドセグメント72を形成するために、アダプタ基板3の基板1に面する表面を金属で覆い、第2のシールドセグメント72の一端が第1のシールドセグメント71に接続され、第2のシールドセグメントの他端が第1の接地パッド31に接続される。
第1のシールドセグメント71および第2のシールドセグメント72は、第2のシールド金属6を形成する。
具体的な実装形態では、第2のシールド金属6を形成するステップは、S104を実行する前に完了する、すなわち、アダプタ基板3の作製は、アダプタ基板3が基板1にはんだ付けされる前に完了する。
なお、基板1から反対側に面するアダプタ基板3の表面の第1のシールド金属6を作製する際に、第1のシールド金属6は第1のシールドセグメント71のみを覆うので、アダプタ基板3の他の構成要素に対するスプレーまたはスパッタリング工程の影響を回避するために、基板1から離れて面するアダプタ基板3の表面はシールド膜で覆われ、シールドの役割を果たすことができる。
一実装形態では、アダプタ基板3から離れた第1のシールド金属6の端部は、第3の接地パッド8によって接地され、第1のシールド金属6のアダプタ基板3に近い側は、以下のS113を使用してさらに接地されてもよい。
第2のシールド金属7は、第1のシールド金属6の接地を実現するために、第1のシールドセグメント71および第2のシールドセグメント72だけでなく、第3のシールドセグメント73を含んでもよい。図20を参照すると、図20は、本出願の一実施形態による別の第1のシールド金属のパッケージングの分解図である。具体的なステップは以下の通りである。
S114:第3のシールドセグメント73を形成するために、基板1から反対側に面するアダプタ基板3の表面を金属で覆い、第3のシールドセグメント73の一端は第1のシールドセグメント71に接続され、第3のシールドセグメントの他端は第2の接地パッド33に向かって一定の距離だけ延在し、第3のシールドセグメント73は第1のシールド金属6に接続される。
第1のシールドセグメント71、第2のシールドセグメント72、および第3のシールドセグメント73は、第2のシールド金属7を形成する。
具体的な実装形態では、第2のシールド金属6を形成するステップは、S104を実行する前に完了する、すなわち、アダプタ基板3の作製は、アダプタ基板3が基板1にはんだ付けされる前に完了する。
なお、基板1から反対側に面するアダプタ基板3の表面の第1のシールド金属6を作製する際に、第1のシールド金属6は第3のシールドセグメント73のみを覆うため、アダプタ基板3の他の構成要素へのスプレーまたはスパッタリング工程の影響を回避するために、シールド膜が基板1から反対側に面するアダプタ基板3の表面に配置されてもよく、シールド膜が第3のシールドセグメント73を覆わないことが確実にされ、それによりシールドの役割を果たす。
いくつかの実装形態では、アダプタ基板3の数は1つまたは複数であってもよい。アダプタ基板3をパッケージングするための方法は、以下のステップをさらに含むことができる。
S115:第1の接地パッド31を使用してアダプタ基板3を基板1の側表面にはんだ付けし、アダプタ基板3は基板1の縁部に分散されている。
複数のアダプタ基板3は、S104に基づいてはんだ付けされてもよく、具体的なはんだ付け方法については、S104の説明を参照されたい。複数のアダプタ基板3は、基板1の縁部に沿って配置されてもよく、アダプタ基板3の数および具体的な配置位置は、実際の状況に応じて設計されてもよく、これは本出願では特に限定されない。
いくつかの実装形態では、基板1の両側パッケージングが必要とされる状況について、図21を参照すると、図21は、本出願の一実施形態による別のチップパッケージング方法の概略フローチャートである。図22を参照すると、図22は、本出願の一実施形態による別のチップパッケージング方法の分解図である。具体的には、パッケージング方法は、以下のステップを含むことができる。
S116:基板1の他方の側表面にはんだペーストを印刷する。
具体的な実装形態では、基板1は、はんだペースト印刷の前に事前焼成されてもよい。
デバイスのはんだ付けおよびパッケージングする際は、はんだはフラックスの役割を果たすことができる。
S117:基板1の他方の表面に第2の水晶デバイス9をはんだ付けまたは接合する。
図12から、第2の水晶デバイス9は、はんだ付けによって基板1の表面に配置されてもよく、基板1に直接はんだ付けされてもよいことが分かり、例えば第2の水晶デバイス9aである。第2の水晶デバイスはまた、BGAはんだボールによって基板1にはんだ付けされてもよく、例えば第2の水晶デバイス9bである。第2の水晶デバイス9は、接合することによって基板1の表面にさらに配置されてもよく、例えば第2の水晶デバイス9cである。このとき、ワイヤ接合(bonding)が第2の水晶デバイス9cと基板1との間で実行されてもよく、その結果、第2の水晶デバイス9cが基板1に電気的に接続される。
具体的な実装形態では、はんだ付けされる第2の水晶デバイス9aおよび第2の水晶デバイス9bは、リフローはんだ付け工程を使用することによって基板1にはんだ付けされてもよく、次いで、基板1の表面に残っているはんだペーストを除去するためにプラズマ洗浄が実行される。第2の水晶デバイス9cがパッケージ化された位置に接着剤が塗布され、その後、第3の水晶デバイス9cが基板1に接合され、そして、ワイヤ接合(bonding)が行われる。
S118:第2のプラスチックパッケージング層10を形成するために、第2の水晶デバイス9の表面に成形コンパウンドをコーティングする。
具体的な実装形態では、第2のプラスチックパッケージング層10の作製前に、基板1の表面の残留接着剤などを除去するためにプラズマ洗浄がさらに行われるべきである。
第2のプラスチックパッケージング層10は、一定期間硬化される必要があり、硬化後、第2のプラスチックパッケージング層10は、絶縁、放熱、および防塵の機能を達成するために、第2の水晶デバイス9を包み込むことができる。また、外力を受けたときに第2の水晶デバイス9が変位したり破損したりすることを防止できる。第2のプラスチックパッケージング層10は、成形コンパウンドで形成され、成形治具によって成形されてもよい。成形コンパウンドは、エポキシ樹脂、有機シリコーン樹脂材料などを含んでもよい。
いくつかの実装形態では、両面パッケージング中に、第2の水晶デバイス9および第2のプラスチックパッケージング層10の作製が完了した後、第1の水晶デバイス2、第1の部分41、第2の部分42、および第1のシールド金属6が作製されてもよい。具体的な作製作業については、S102、S103、S104、S105、およびS106が参照され得る。
引き続き図21を参照する。アダプタ基板3をはんだ付けする前に、アダプタ基板3上に第2のシールド金属7を作製し、はんだレジスト層5が第2の接地パッド33の表面にさらに作製されるべきである。
S119:第3のシールド金属11を形成するために、第2のプラスチックパッケージング層10が硬化した後、第2のプラスチックパッケージング層10の表面および基板1の側表面を金属で覆う。
具体的な実装形態では、第3のシールド金属11の被覆方法は、スプレーまたはスパッタリングの工程を採用してもよい。
第3のシールド金属11の作製前に、アダプタ基板3の第2の接地パッド33に対して錫メッキの作業をさらに行うことができる。
S120:基板1の内部の接地金属層12を作製し、ここで、接地金属層12は、基板1の内部から基板1の側表面まで延在し、第3のシールド金属11に接続される。
具体的な実装形態では、このステップは、基板1が作製されるときに同時に実行されてもよい。
いくつかの実装形態では、第3のシールド金属11は、第1の水晶デバイス9から反対側に面する第2の部分42の側表面、および第1の水晶デバイス9から反対側に面するアダプタ基板1の側表面をさらに覆うことができる。具体的なパッケージングのステップは以下の通りである。
S121:第3のシールド金属11を形成するために、第1の水晶デバイス9から反対側に面する第2の部分42の側表面、および第1の水晶デバイス2から反対側に面するアダプタ基板3の側表面を金属で覆う。
いくつかの実装形態では、本出願の実施形態で提供されるチップパッケージング方法を使用することによる電子デバイスのパッケージングの際に、2つ以上のチップが一度にパッケージ化され、2つ以上のチップのパッケージを形成してもよい。チップの性能や品質を確保することを前提に、2チップ以上のパッケージを1チップに単一化される。例えば、図22に示す分解ステップでは、S119の前に単一化作業を行ってもよい。
図22は、第1のシールド金属6が第1のシールドセグメント71、第2のシールドセグメント72、および第3のシールドセグメント73によって接地されている状況のみを示しており、第1のシールド金属6が他のデバイスによって接地されている状況については、ここでは詳細に説明しないことを理解されたい。
いくつかの実施形態では、本出願の実施形態で提供される電子デバイスは、ヘッドセット、スマートブレスレット、スマートウオッチなどのいくつかの小型デバイスであり得る。
本出願の実施形態で提供される技術的解決策によれば、構成要素間のシールドがレイアウト空間を拡張する必要なく実現され得、電磁信号の漏洩も防止され得る。加えて、チップが両側でパッケージ化される必要がある場合、本出願で提供される技術的解決策はまた、電磁信号のシールドを実現することもできる。シールド性を実現する際に、他の構成要素を追加する必要がなく、工程が簡単であり、集積度が高い。
前述の特定の実装形態では、本出願の実施形態の目的、技術的解決策、および利点がさらに詳細に説明されている。前述の説明は、本出願の実施形態の特定の実装形態に過ぎず、本出願の実施形態の保護範囲を限定することを意図するものではないことを理解していただきたい。本出願の実施形態の技術的解決策に基づいてなされたいかなる修正、同等の置換、または改良も、本出願の実施形態の保護範囲内にあるものとする。
1 基板
2 第1の水晶デバイス
2a 第1の水晶デバイス
2b 第1の水晶デバイス
2c 第1の水晶デバイス
2d 第1の水晶デバイス
3 アダプタ基板
4 第1のプラスチックパッケージング層
5 はんだレジスト層
6 第1のシールド金属
7 第2のシールド金属
8 第3の接地パッド
9 第2の水晶デバイス
9a 第2の水晶デバイス
9b 第2の水晶デバイス
9c 第2の水晶デバイス
10 第2のプラスチックパッケージング層
11 第3のシールド金属
12 接地金属層
13 ハウジング
31 第1の接地パッド
32 相互接続ビア
33 第2の接地パッド
41 第1の部分
42 第2の部分
71 第1のシールドセグメント
72 第2のシールドセグメント
73 第3のシールドセグメント
2 第1の水晶デバイス
2a 第1の水晶デバイス
2b 第1の水晶デバイス
2c 第1の水晶デバイス
2d 第1の水晶デバイス
3 アダプタ基板
4 第1のプラスチックパッケージング層
5 はんだレジスト層
6 第1のシールド金属
7 第2のシールド金属
8 第3の接地パッド
9 第2の水晶デバイス
9a 第2の水晶デバイス
9b 第2の水晶デバイス
9c 第2の水晶デバイス
10 第2のプラスチックパッケージング層
11 第3のシールド金属
12 接地金属層
13 ハウジング
31 第1の接地パッド
32 相互接続ビア
33 第2の接地パッド
41 第1の部分
42 第2の部分
71 第1のシールドセグメント
72 第2のシールドセグメント
73 第3のシールドセグメント
Claims (17)
- 電子デバイスであって、
ハウジングと、
前記ハウジング内に配置された基板と、
前記基板の側表面に並列に配置された第1の水晶デバイスおよびアダプタ基板であって、前記アダプタ基板が第1の接地パッドを備え、前記第1の接地パッドが、前記アダプタ基板の前記基板に面する表面に配置され、前記アダプタ基板が、前記第1の接地パッドによって前記基板に電気的に接続され、その結果、前記アダプタ基板が接地される、アダプタ基板と、を備え、
第1のプラスチックパッケージング層の第1の部分が前記第1の水晶デバイスの表面に配置され、前記第1のプラスチックパッケージング層の第2の部分が前記アダプタ基板と前記基板との間に配置され、前記第1の部分と前記第2の部分とが一体的に形成され、
第1のシールド金属が、前記第1の部分の表面を覆い、前記第1の接地パッドと電気的に接続され、その結果、前記第1のシールド金属が接地される、
ことを特徴とする、電子デバイス。 - 前記アダプタ基板が相互接続ビアをさらに備え、前記相互接続ビアの一端が前記第1の接地パッドに接続され、前記相互接続ビアの他端が、前記基板から反対側に面する前記アダプタ基板の表面を貫通して延在し、かつ、
前記第1のシールド金属が、前記第1の部分の前記表面から、前記基板から反対側に面する前記アダプタ基板の前記表面まで延在し、前記相互接続ビアに接続され、その結果、前記第1のシールド金属が、前記相互接続ビアを通じて前記第1の接地パッドに接続される、
ことを特徴とする、請求項1に記載の電子デバイス。 - 前記アダプタ基板が、相互接続ビアおよび第2の接地パッドをさらに備え、
前記第2の接地パッドが、前記基板から反対側に面する前記アダプタ基板の表面に配置され、前記相互接続ビアの2つの端部が、前記第1の接地パッドおよび前記第2の接地パッドにそれぞれ接続され、かつ、
前記第1のシールド金属が、前記第1の部分の前記表面から、前記基板から反対側に面する前記アダプタ基板の前記表面まで延在し、前記第2の接地パッドに接続され、その結果、前記第1のシールド金属が、前記第2の接地パッドおよび前記相互接続ビアによって前記第1の接地パッドに接続される、
ことを特徴とする、請求項1に記載の電子デバイス。 - 第1のシールドセグメントおよび第2のシールドセグメントを備える第2のシールド金属をさらに備え、
前記第1のシールドセグメントが、前記アダプタ基板の前記第1の水晶デバイスに面する側表面に配置され、前記第1のシールドセグメントの前記基板から離れた端部が、前記第1のシールド金属に接続され、
前記第2のシールドセグメントが、前記アダプタ基板の前記基板に面する前記表面に配置され、前記第2のシールドセグメントの一端が、前記第1のシールドセグメントに接続され、前記第2のシールドセグメントの他端が、前記第1の接地パッドに接続される、
ことを特徴する、請求項3に記載の電子デバイス。 - 前記第2のシールド金属が、第3のシールドセグメントをさらに備え、前記第3のシールドセグメントが、前記基板から反対側に面する前記アダプタ基板の表面に配置され、前記第3のシールドセグメントの一端が、前記第1のシールドセグメントに接続され、前記第3のシールドセグメントの他端が、前記第2の接地パッドに向かって一定の距離だけ延在し、前記第3のシールドセグメントが、前記第1のシールド金属に接続される、
ことを特徴とする、請求項4に記載の電子デバイス。 - 前記第1のシールド金属が前記基板に接触する位置に配置される第3の接地パッドであって、前記第1のシールド金属が前記第3の接地パッドに接続され、その結果、前記第1のシールド金属が接地される、第3の接地パッド、をさらに備える、
ことを特徴とする、請求項3から5のいずれか一項に記載の電子デバイス。 - 前記アダプタ基板が、前記基板の縁部に分散されている、
ことを特徴とする、請求項3から6のいずれか一項に記載の電子デバイス。 - 前記基板の他方の面に配置される第2の水晶デバイスと、
前記第2の水晶デバイスの表面に配置される第2のプラスチックパッケージング層と、
前記第2のプラスチックパッケージング層の表面および前記基板の前記側表面を覆う第3のシールド金属と、
前記基板の内部に位置し、前記基板の前記内部から、前記基板の前記側表面まで延在し、前記第3のシールド金属に接続された接地金属層と、をさらに備える、
ことを特徴とする、請求項7に記載の電子デバイス。 - 前記第3のシールド金属が、前記第1の水晶デバイスから反対側に面する前記第2の部分の側表面をさらに覆い、前記第1の水晶デバイスから反対側に面する前記アダプタ基板の側表面をさらに覆う、
ことを特徴とする、請求項8に記載の電子デバイス。 - 前記第1の水晶デバイスが、NORフラッシュメモリ、MOSトランジスタ、SoCチップ、復号回路、充電チップ、RLCデバイス、水晶、Bluetoothチップ、無線周波数チップ、WiFiチップ、NFCチップ、またはセンサのうちの1つまたは複数を備える、
ことを特徴とする、請求項1から9のいずれか一項に記載の電子デバイス。 - 前記第2の水晶デバイスが、NORフラッシュメモリ、MOSトランジスタ、SoCチップ、復号回路、充電チップ、RLCデバイス、水晶、Bluetoothチップ、無線周波数チップ、WiFiチップ、NFCチップ、またはセンサのうちの1つまたは複数を備える、
ことを特徴とする、請求項8または9に記載の電子デバイス。 - 前記第1のシールド金属、前記第2のシールド金属、および前記第3のシールド金属が、スプレーまたはスパッタリングによって形成される、ことを特徴とする、請求項5に記載の電子デバイス。
- チップパッケージング方法であって、
ハウジング内に基板を配置するステップと、
第1の水晶デバイスを前記基板の側表面に接合またははんだ付けをし、
アダプタ基板上に第1の接地パッドを作製し、かつ、前記第1の接地パッドを使用して前記アダプタ基板を前記基板の前記側表面にはんだ付けする、ステップであって、前記第1の接地パッドが、前記アダプタ基板の前記基板に面する表面に配置され、前記第1の水晶デバイスおよび前記アダプタ基板が並列に配置され、前記アダプタ基板が、前記第1の接地パッドによって前記基板に電気的に接続され、その結果、前記アダプタ基板が接地される、ステップと、
第1の部分を形成するために前記第1の水晶デバイスの表面に成形コンパウンドをコーティングし、かつ、第2の部分を形成するために前記アダプタ基板と前記基板との間に成形コンパウンドをコーティングする、ステップであって、前記第1の部分および前記第2の部分が第1のプラスチックパッケージング層を形成し、かつ、前記第1の部分および前記第2の部分が一体的に形成される、ステップと、
第1のシールド金属を形成するために、前記第1の部分が硬化された後に前記第1の部分の表面を金属で覆うステップであって、前記第1のシールド金属が前記第1の接地パッドに電気的に接続され、その結果、前記第1のシールド金属が接地される、ステップと、を備える、
ことを特徴とする、チップパッケージング方法。 - 相互接続ビアが前記アダプタ基板上に作製され、前記相互接続ビアの一端が前記第1の接地パッドに接続され、前記相互接続ビアの他端が前記アダプタ基板の前記基板から離れて面する表面を貫通して延在し、
前記第1のシールド金属が、前記第1の部分の前記表面から、前記基板から反対側に面する前記アダプタ基板の前記表面まで延在し、前記相互接続ビアに接続され、その結果、前記第1のシールド金属が、前記相互接続ビアを通って前記第1の接地パッドに接続される、
ことを特徴とする、請求項13に記載のチップパッケージング方法。 - 第1のシールドセグメントを形成するために、前記第1の水晶デバイスに面する前記アダプタ基板の側表面を金属で覆うステップであって、前記基板から離れた前記第1のシールドセグメントの端部が前記第1のシールド金属に接続される、ステップと、
第2のシールドセグメントを形成するために、前記基板に面する前記アダプタ基板の表面を金属で覆うステップであって、前記第2のシールドセグメントの一端が前記第1のシールドセグメントに接続され、前記第2のシールドセグメントの他端が前記第1の接地パッドに接続される、ステップと、
前記第1のシールドセグメントおよび前記第2のシールドセグメントが、第2のシールド金属を形成する、
ことを特徴とする、請求項14に記載のチップパッケージング方法。 - 前記アダプタ基板が、前記第1の接地パッドを使用して前記基板の前記側表面にはんだ付けされ、前記アダプタ基板が、前記基板の縁部に分散されている、
ことを特徴とする、請求項15に記載のチップパッケージング方法。 - 第2の水晶デバイスを前記基板の他方の表面にはんだ付けまたは接合するステップと、
第2のプラスチックパッケージング層を形成するために前記第2の水晶デバイスの表面に成形コンパウンドをコーティングするステップと、
第3のシールド金属を形成するために、前記第2のプラスチックパッケージング層が硬化された後に、前記第2のプラスチックパッケージング層の表面および前記基板の前記側表面を金属で覆うステップと、
接地金属層を前記基板の内部に作製するステップであって、前記接地金属層が前記基板の前記内部から前記基板の前記側表面まで延在し、前記第3のシールド金属と接続される、ステップと、さらに備える、
ことを特徴とする、請求項16に記載のチップパッケージング方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110968469.4A CN115939108A (zh) | 2021-08-23 | 2021-08-23 | 电子设备及芯片封装方法 |
CN202110968469.4 | 2021-08-23 | ||
PCT/CN2022/091534 WO2023024573A1 (zh) | 2021-08-23 | 2022-05-07 | 电子设备及芯片封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024508134A true JP2024508134A (ja) | 2024-02-22 |
Family
ID=84901413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023552101A Pending JP2024508134A (ja) | 2021-08-23 | 2022-05-07 | 電子デバイスおよびチップパッケージング方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20240234334A9 (ja) |
EP (1) | EP4163969A4 (ja) |
JP (1) | JP2024508134A (ja) |
CN (2) | CN115939108A (ja) |
WO (1) | WO2023024573A1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9721903B2 (en) * | 2015-12-21 | 2017-08-01 | Apple Inc. | Vertical interconnects for self shielded system in package (SiP) modules |
US9899341B2 (en) * | 2016-07-18 | 2018-02-20 | Atmel Corporation | Antenna on integrated circuit package |
US9953931B1 (en) * | 2016-10-25 | 2018-04-24 | Advanced Semiconductor Engineering, Inc | Semiconductor device package and a method of manufacturing the same |
KR102530753B1 (ko) * | 2017-08-11 | 2023-05-10 | 삼성전자주식회사 | 전자기파를 차폐하는 반도체 패키지 및 이를 포함하는 전자 시스템 |
CN107768349B (zh) * | 2017-09-25 | 2019-11-01 | 江苏长电科技股份有限公司 | 双面SiP三维封装结构 |
CN112242360B (zh) * | 2019-07-19 | 2022-08-26 | 江苏长电科技股份有限公司 | fcBGA封装结构及其制备方法 |
CN112563249A (zh) * | 2019-09-25 | 2021-03-26 | 江苏长电科技股份有限公司 | 集成封装结构 |
CN113140538A (zh) * | 2021-04-21 | 2021-07-20 | 上海闻泰信息技术有限公司 | 转接板、封装结构及转接板的制作方法 |
-
2021
- 2021-08-23 CN CN202110968469.4A patent/CN115939108A/zh active Pending
- 2021-08-23 CN CN202211256089.9A patent/CN116031247B/zh active Active
-
2022
- 2022-05-07 WO PCT/CN2022/091534 patent/WO2023024573A1/zh active Application Filing
- 2022-05-07 EP EP22797241.1A patent/EP4163969A4/en active Pending
- 2022-05-07 JP JP2023552101A patent/JP2024508134A/ja active Pending
- 2022-05-07 US US17/924,814 patent/US20240234334A9/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2023024573A1 (zh) | 2023-03-02 |
US20240136304A1 (en) | 2024-04-25 |
EP4163969A4 (en) | 2024-03-20 |
CN116031247A (zh) | 2023-04-28 |
US20240234334A9 (en) | 2024-07-11 |
CN115939108A (zh) | 2023-04-07 |
CN116031247B (zh) | 2024-07-05 |
EP4163969A1 (en) | 2023-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101616625B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US8890628B2 (en) | Ultra slim RF package for ultrabooks and smart phones | |
EP3410474B1 (en) | Microelectronic assembly with electromagnetic shielding | |
US20060043562A1 (en) | Circuit device and manufacture method for circuit device | |
US20220254695A1 (en) | Embedded package structure and preparation method therefor, and terminal | |
US20150325529A1 (en) | Electronic device module and manufacturing method thereof | |
CN105074917A (zh) | 用于射频多芯片集成电路封装的电磁干扰外壳 | |
TW201347134A (zh) | 低外廓、具空間效率之電路屏蔽 | |
US7915715B2 (en) | System and method to provide RF shielding for a MEMS microphone package | |
KR20120045893A (ko) | 반도체 패키지 모듈 | |
US20200388928A1 (en) | Semiconductor device package and method of manufacturing the same | |
TW201740487A (zh) | 設置有天線的積體電路封裝裝置及其製造方法 | |
TWI659518B (zh) | 電子封裝件及其製法 | |
TWI484616B (zh) | 具電磁干擾屏蔽之封裝模組 | |
CN211929484U (zh) | 封装结构和电子设备 | |
JP7472287B2 (ja) | 電子素子、電子素子付き回路基板、および電子デバイス | |
JP2024508134A (ja) | 電子デバイスおよびチップパッケージング方法 | |
US20150187676A1 (en) | Electronic component module | |
KR101741648B1 (ko) | 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법 | |
KR20120039338A (ko) | 반도체 패키지 | |
US20120250267A1 (en) | Radio frequency communication module | |
CN114846818A (zh) | 听力设备衬底上的电子元件的封装 | |
US20190297758A1 (en) | Electromagnetic shielding cap, an electrical system and a method for forming an electromagnetic shielding cap | |
KR102444299B1 (ko) | 전자 소자 모듈 및 이의 제조 방법 | |
KR20130048991A (ko) | 반도체 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230915 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230825 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230825 |