JP2024508134A - 電子デバイスおよびチップパッケージング方法 - Google Patents

電子デバイスおよびチップパッケージング方法 Download PDF

Info

Publication number
JP2024508134A
JP2024508134A JP2023552101A JP2023552101A JP2024508134A JP 2024508134 A JP2024508134 A JP 2024508134A JP 2023552101 A JP2023552101 A JP 2023552101A JP 2023552101 A JP2023552101 A JP 2023552101A JP 2024508134 A JP2024508134 A JP 2024508134A
Authority
JP
Japan
Prior art keywords
substrate
shield
adapter
ground pad
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023552101A
Other languages
English (en)
Inventor
学平 郭
Original Assignee
オナー デバイス カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オナー デバイス カンパニー リミテッド filed Critical オナー デバイス カンパニー リミテッド
Publication of JP2024508134A publication Critical patent/JP2024508134A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

電子デバイスは、ハウジングを備える。基板は、ハウジング内に配置される。基板の側表面には、第１の水晶デバイスとアダプタ基板とが平行に配置されている。第１の接地パッドは、アダプタ基板の基板に面する表面に配置され、アダプタ基板は、第１の接地パッドによって基板に電気的に接続され、その結果、アダプタ基板は接地される。第１のプラスチックパッケージング層の第１の部分は、第１の水晶デバイスの表面に配置され、第１のプラスチックパッケージング層の第２の部分は、アダプタ基板と基板との間に配置される。第１の部分および第２の部分は、一体的に形成される。第１のシールド金属は、第１の部分の表面を覆い、第１の接地パッドに電気的に接続され、その結果、第１のシールド金属は接地される。

Description

相互参照
本出願は、２０２１年８月２３日に中国特許庁に出願された「電子デバイスおよびチップパッケージング方法」と題する中国特許出願第２０２１１０９６８４６９．４号の優先権を主張するものであり、参照によりその全体が本明細書に組み入れられる。
本出願は、チップパッケージングの分野に関し、詳細には、電子デバイスおよびチップパッケージング方法に関する。
電子デバイスは、小型化に向けて常に開発されてきた。現在、比較的小さい体積のスマートウオッチ、スマートブレスレット、ワイヤレスヘッドセット等が登場している。電子デバイスの体積が徐々に減少し、機能が徐々に多様化するにつれて、機能を実現するための構成要素点数も徐々に増加し、電子デバイスの構成要素密度も徐々に増加する。したがって、電子デバイスのパッケージング工程にはより高い要件が課される。
例えば、Ｂｌｕｅｔｏｏｔｈ、ＷｉＦｉ、または他のデータ伝送機能を有する電子デバイスの場合、図１を参照すると、ワイヤレスヘッドセットと携帯電話とはペアリングされ、Ｂｌｕｅｔｏｏｔｈ機能を使用して接続される。Ｂｌｕｅｔｏｏｔｈ、ＷｉＦｉ、または他のデータ伝送を実現するために、電子デバイスにはアンテナが設けられ、アンテナおよび他の構成要素は同じパッケージング構造に一緒にパッケージ化される。しかしながら、電子デバイスの動作工程では、アンテナが電磁波を発生させ、狭い空間では、アンテナが他の構成要素への電磁波干渉を引き起こし、他の構成要素の動作性能を低下させる可能性がある。このような長時間の動作状態では、デバイスが破損しやすく、電子デバイスが破損するおそれがある。
本出願の実施形態は、デバイス間のシールド効果を確実にし、デバイス間の相互の影響を回避するために、電子デバイスおよびチップパッケージング方法を提供する。
前述の目的を達成するために、本出願の実施形態は以下の技術的解決策を提供する。
第１の態様では、本出願の一実施形態は、ハウジングと、ハウジング内に配置された基板と、基板の側表面に並列に配置された第１の水晶デバイスおよびアダプタ基板であって、アダプタ基板は第１の接地パッドを含み、第１の接地パッドはアダプタ基板の基板に面する表面に配置され、アダプタ基板は第１の接地パッドによって基板に電気的に接続され、その結果、アダプタ基板は接地される、第１の水晶デバイスおよびアダプタ基板と、第１のプラスチックパッケージング層であって、第１のプラスチックパッケージング層の第１の部分が第１の水晶デバイスの表面に配置され、第１のプラスチックパッケージング層の第２の部分がアダプタ基板と基板との間に配置され、第１の部分と第２の部分とが一体的に形成される、第１のプラスチックパッケージング層と、第１の部分の表面を覆い第１の接地パッドに電気的に接続され、その結果、第１のシールド金属は接地される、第１のシールド金属と、を含む電子デバイスを提供する。
上記の技術的解決策から、第１の部分は第１の水晶デバイスの外側に配置され、第１の水晶デバイスとアダプタ基板との間のシールドを実現するために、第１の部分を接地してアダプタ基板から第１の水晶デバイスを分離することによって、閉じたファラデーケージを形成することができることが分かる。シールドを実現する際に、レイアウト空間を広げる必要がなく、シールド効果が大きい。
一実装形態では、アダプタ基板は相互接続ビアをさらに含み、相互接続ビアの一端は第１の接地パッドに接続され、相互接続ビアの他端は、基板から反対側に面するアダプタ基板の表面を貫通して延在する。第１のシールド金属は、第１の部分の表面から、基板から反対側に面するアダプタ基板の表面まで延在し、相互接続ビアに接続され、その結果、第１のシールド金属は、相互接続ビアを通じて第１の接地パッドに接続される。このようにして、第１のシールド金属は、相互接続ビアを覆うことによって接地され得、構成要素を追加する必要なしに、第１のシールド金属の接地を実現する。したがって、工程が簡単であり、集積度が高い。
一実装形態では、アダプタ基板は、相互接続ビアおよび第２の接地パッドをさらに含む。第２の接地パッドは、基板から反対側に面するアダプタ基板の表面に配置され、相互接続ビアの２つの端部は、第１の接地パッドおよび第２の接地パッドにそれぞれ接続される。第１のシールド金属は、第１の部分の表面から、基板から反対側に面するアダプタ基板の表面まで延在し、第２の接地パッドに接続され、その結果、第１のシールド金属は、第２の接地パッドおよび相互接続ビアによって第１の接地パッドに接続される。このようにして、第１のシールド金属は、第２の接地パッド、相互接続ビア、および第１の接地パッドによって、接地され得る。
一実装形態では、第２のシールド金属は、第１のシールドセグメントおよび第２のシールドセグメントを含む。第１のシールドセグメントは、アダプタ基板の第１の水晶デバイスに面する側表面に配置され、第１のシールドセグメントの基板から離れた端部は、第１のシールド金属に接続される。第２のシールドセグメントは、アダプタ基板の基板に面する表面に配置され、第２のシールドセグメントの一端は第１のシールドセグメントに接続され、第２のシールドセグメントの他端は第１の接地パッドに接続される。このようにして、第１のシールド金属は、第２のシールドセグメントおよび第１のシールドセグメントによって第１の接地パッドに接続され得、それにより、接地を実現できる。
一実装形態では、第２のシールド金属は、第３のシールドセグメントをさらに含む。第３のシールドセグメントは、基板から反対側に面するアダプタ基板の表面に配置され、第３のシールドセグメントの一端は第１のシールドセグメントに接続され、第３のシールドセグメントの他端は第２の接地パッドに向かって一定の距離だけ延在し、第３のシールドセグメントは第１のシールド金属に接続される。
一実装形態では、第３の接地パッドは、第１のシールド金属が基板と接触する位置に配置される。第１のシールド金属は、第３の接地パッドに接続され、その結果、第１のシールド金属は接地される。このようにして、アダプタ基板から離れた第１のシールド金属の端部が接地され得る。
一実装形態では、アダプタ基板は基板の縁部に分散されている。
一実装形態では、電子デバイスは、基板の他方の表面に配置された第２の水晶デバイスと、第２の水晶デバイスの表面に配置された第２のプラスチックパッケージング層と、第２のプラスチックパッケージング層の表面および基板の側表面を覆う第３のシールド金属と、基板の内部に配置され、基板の内部から基板の側表面まで延在し、第３のシールド金属に接続される接地金属層と、をさらに含む。これにより、基板の両面実装が実現され得る。また、基板の一方の側表面の第１の水晶デバイスとアダプタ基板とが、お互いからシールドされ得、基板の他方の側表面の第２の水晶デバイスも外部から分離され得、それにより、電磁信号の漏洩を回避できる。
一実装形態では、第３のシールド金属は、第１の水晶デバイスから反対側に面する第２の部分の側表面をさらに覆い、第１の水晶デバイスから反対側に面するアダプタ基板の側表面をさらに覆う。
一実装形態では、第１の水晶デバイスは、ＮＯＲフラッシュメモリ、ＭＯＳトランジスタ、ＳｏＣチップ、復号回路、充電チップ、ＲＬＣデバイス、水晶、Ｂｌｕｅｔｏｏｔｈチップ、無線周波数チップ、ＷｉＦｉチップ、ＮＦＣチップ、またはセンサのうちの１つまたは複数を含む。
一実装形態では、第２の水晶デバイスは、ＮＯＲフラッシュメモリ、ＭＯＳトランジスタ、ＳｏＣチップ、復号回路、充電チップ、ＲＬＣデバイス、水晶、Ｂｌｕｅｔｏｏｔｈチップ、無線周波数チップ、ＷｉＦｉチップ、ＮＦＣチップ、またはセンサのうちの１つまたは複数を含む。
一実装形態では、第１のシールド金属、第２のシールド金属、および第３のシールド金属は、スプレーまたはスパッタリングによって形成される。
第２の態様では、本出願の一実施形態は、基板をハウジング内に配置するステップと、第１の水晶デバイスを基板の側表面に接合またははんだ付けするステップと、アダプタ基板上に第１の接地パッドを作製するステップと、第１の接地パッドを使用してアダプタ基板を基板の側表面にはんだ付けするステップであって、第１の接地パッドがアダプタ基板の基板に面する表面に配置され、第１の水晶デバイスおよびアダプタ基板が並列に配置され、アダプタ基板が第１の接地パッドによって基板に電気的に接続され、その結果、アダプタ基板が接地される、ステップと、第１の部分を形成するために第１の水晶デバイスの表面に成形コンパウンドをコーティングするステップと、第２の部分を形成するためにアダプタ基板と基板との間に成形コンパウンドをコーティングするステップであって、第１の部分と第２の部分とが第１のプラスチックパッケージング層を形成し、第１の部分と第２の部分とが一体的に形成される、ステップと、第１のシールド金属を形成するために、第１の部分が硬化された後に第１の部分の表面を金属で覆うステップであって、第１のシールド金属が第１の接地パッドに電気的に接続され、その結果、第１のシールド金属が接地される、ステップと、を含むチップパッケージング方法をさらに提供する。
上記の技術的解決策から、第１の部分は第１の水晶デバイスの外側に配置され、第１の水晶デバイスとアダプタ基板との間のシールドを実現するために、第１の部分を接地してアダプタ基板から第１の水晶デバイスを分離することによって、閉じたファラデーケージを形成することができることが分かる。シールドを実現する際に、レイアウト空間を広げる必要がなく、シールド効果が大きい。
一実装形態では、相互接続ビアがアダプタ基板上に作製され、相互接続ビアの一端は第１の接地パッドに接続され、相互接続ビアの他端は、基板から反対側に面するアダプタ基板の表面を貫通して延在する。第１のシールド金属は、第１の部分の表面から、基板から反対側に面するアダプタ基板の表面まで延在し、相互接続ビアに接続され、その結果、第１のシールド金属は、相互接続ビアを通じて第１の接地パッドに接続される。このようにして、第１のシールド金属は、相互接続ビアを覆うことによって接地され得、構成要素を追加する必要なしに、第１のシールド金属の接地を実現する。したがって、工程が簡単であり、集積度が高い。
一実装形態では、相互接続ビアおよび第２の接地パッドがアダプタ基板上に作製される。第２の接地パッドは、基板から反対側に面するアダプタ基板の表面に配置され、相互接続ビアの２つの端部は、第１の接地パッドおよび第２の接地パッドにそれぞれ接続される。第１のシールド金属は、第１の部分の表面から、基板から反対側に面するアダプタ基板の表面まで延在し、第２の接地パッドに接続され、その結果、第１のシールド金属は、第２の接地パッドおよび相互接続ビアを通じて第１の接地パッドに接続される。このようにして、第１のシールド金属は、第２の接地パッド、相互接続ビア、および第１の接地パッドによって、接地され得る。
一実装形態では、アダプタ基板の第１の水晶デバイスに面する側表面は、第１のシールドセグメントを形成するために金属で覆われる。第１のシールドセグメントの基板から離れた端部は、第１のシールド金属に接続される。アダプタ基板の基板に面する表面は、第２のシールドセグメントを形成するために金属で覆われる。第２のシールドセグメントの一端は第１のシールドセグメントに接続され、第２のシールドセグメントの他端は第１の接地パッドに接続される。第１のシールドセグメントおよび第２のシールドセグメントは、第２のシールド金属を形成する。このようにして、第１のシールド金属は、第２のシールドセグメントおよび第１のシールドセグメントによって第１の接地パッドに接続され得、それにより、接地を実現できる。
一実装形態では、基板から反対側に面するアダプタ基板の表面は、第３のシールドセグメントを形成するために金属で覆われる。第３のシールドセグメントの一端は第１のシールドセグメントに接続され、第３のシールドセグメントの他端は第２の接地パッドに向かって一定の距離だけ延在し、第３のシールドセグメントは第１のシールド金属に接続される。第１のシールドセグメント、第２のシールドセグメント、および第３のシールドセグメントは、第２のシールド金属を形成する。
一実装形態では、第３の接地パッドは、第１のシールド金属が基板と接触する位置に作製される。第１のシールド金属は、第３の接地パッドに接続され、その結果、第１のシールド金属は接地される。このようにして、アダプタ基板から離れた第１のシールド金属の端部が接地され得る。
一実装形態では、アダプタ基板は、第１の接地パッドを使用して基板の側表面にはんだ付けされ、アダプタ基板は、基板の縁部に分散されている。
一実装形態では、第２の水晶デバイスは、基板の他方の表面にはんだ付けまたは接合される。成形コンパウンドが第２の水晶デバイスの表面にコーティングされて、第２のプラスチックパッケージング層を形成する。第２のプラスチックパッケージング層が硬化された後、第２のプラスチックパッケージング層の表面および基板の側表面が金属で覆われて、第３のシールド金属が形成される。接地金属層は、基板の内部で作製され、基板の内部から基板の側表面まで延在し、第３のシールド金属に接続される。これにより、基板の両面実装が実現され得る。また、基板の一方の側表面の第１の水晶デバイスとアダプタ基板とが、お互いからシールドされ得、基板の他方の側表面の第２の水晶デバイスも外部から分離され得、それにより、電磁信号の漏洩を回避できる。
一実装形態では、第１の水晶デバイスから反対側に面する第２の部分の側表面、および第１の水晶デバイスから反対側に面するアダプタ基板の側表面は、金属で覆われて第３のシールド金属を形成する。
一実装形態では、第１の水晶デバイスは、ＮＯＲフラッシュメモリ、ＭＯＳトランジスタ、ＳｏＣチップ、復号回路、充電チップ、ＲＬＣデバイス、水晶、Ｂｌｕｅｔｏｏｔｈチップ、無線周波数チップ、ＷｉＦｉチップ、ＮＦＣチップ、またはセンサのうちの１つまたは複数を含む。
一実装形態では、第２の水晶デバイスは、ＮＯＲフラッシュメモリ、ＭＯＳトランジスタ、ＳｏＣチップ、復号回路、充電チップ、ＲＬＣデバイス、水晶、Ｂｌｕｅｔｏｏｔｈチップ、無線周波数チップ、ＷｉＦｉチップ、ＮＦＣチップ、またはセンサのうちの１つまたは複数を含む。
一実装形態では、第１のシールド金属、第２のシールド金属、および第３のシールド金属は、スプレーまたはスパッタリングによって形成される。
無線ヘッドセットと携帯電話との間の接続の概略図である。 現在の電子デバイスの概略図である。 本出願の一実施形態による電子デバイスの第１の概略構造図である。 本出願の一実施形態による電子デバイスの第１のファラデーケージの概略図である。 本出願の一実施形態による電子デバイスの第２の概略構造図である。 本出願の一実施形態による電子デバイスの第２のファラデーケージの概略図である。 本出願の一実施形態による電子デバイスの第３の概略構造図である。 本出願の一実施形態による電子デバイスの第３のファラデーケージの概略図である。 本出願の一実施形態による電子デバイスの第４の概略構造図である。 本出願の一実施形態による電子デバイスの第４のファラデーケージの概略図である。 本出願の一実施形態による周辺構成要素のパッケージングの概略図である。 本出願の一実施形態による電子デバイスの第５の概略構造図である。 本出願の一実施形態による電子デバイスの第５のファラデーケージの概略図である。 本出願の一実施形態による接地された第１のシールド金属の概略図である。 本出願の一実施形態によるＴＷＳヘッドセットの概略構造図である。 本出願の一実施形態によるチップパッケージング方法の概略フローチャートである。 本出願の一実施形態によるチップパッケージング方法の分解図である。 本出願の一実施形態による別の第１のシールド金属のパッケージングの分解図である。 本出願の一実施形態による別の第１のシールド金属のパッケージングの分解図である。 本出願の一実施形態による別の第１のシールド金属のパッケージングの分解図である。 本出願の一実施形態による別のチップパッケージング方法の概略フローチャートである。 本出願の一実施形態による別のチップパッケージング方法の分解図である。 本出願の一実施形態による電子デバイスのハウジングの概略構造図である。
本出願の実施形態の技術的解決策を理解しやすくするために、本出願の実施形態が属する技術分野におけるいくつかの技術用語は、本出願の実施形態の特定の実装形態が説明される前に最初に簡単に紹介される。
リフローはんだ付け（ｒｅｆｌｏｗ ｓｏｌｄｅｒｉｎｇ）とは、空気または窒素を十分に高い温度に加熱し、加熱した空気または窒素を素子が取り付けられた回路基板に吹き付け、その結果、素子の両面のはんだが溶融され、回路基板に接合される。
完全ワイヤレス（ｔｒｕｅ ｗｉｒｅｌｅｓｓ ｓｔｅｒｅｏ、ＴＷＳ）ヘッドセット、すなわち完全ワイヤレスヘッドセットは、Ｂｌｕｅｔｏｏｔｈによって携帯電話などのデバイスに接続することができる。ＴＷＳヘッドセットは、左右のチャネルが無線で分離されるようにＢｌｕｅｔｏｏｔｈ信号を処理することができ、左右のヘッドセットは別々に使用され得、これは、低レイテンシ、Ｂｌｕｅｔｏｏｔｈによる高速接続、高速伝送速度、低エネルギー消費量などの特性を有する。
電子デバイスは、小型化に向けて常に開発されてきた。現在、比較的小さい体積のスマートウオッチ、スマートブレスレット、ワイヤレスヘッドセット等が登場している。電子デバイスの体積が徐々に減少し、機能が徐々に多様化するにつれて、機能を実現するための構成要素点数も徐々に増加し、電子デバイスの構成要素密度も徐々に増加する。したがって、電子デバイスのパッケージング工程にはより高い要件が課される。
例えば、Ｂｌｕｅｔｏｏｔｈ、ＷｉＦｉ、または他のデータ伝送機能を有する電子デバイスの場合、図１を参照すると、ワイヤレスヘッドセットと携帯電話とはペアリングされ、Ｂｌｕｅｔｏｏｔｈ機能を使用して接続される。Ｂｌｕｅｔｏｏｔｈ、ＷｉＦｉ、または他のデータ伝送を実現するために、電子デバイスにはアンテナが設けられ、アンテナおよび他の構成要素は同じパッケージング構造に一緒にパッケージ化される。しかしながら、電子デバイスの動作工程では、アンテナが電磁波を発生させ、狭い空間では、アンテナが他の構成要素への電磁波干渉を引き起こし、他の構成要素の動作性能を低下させる可能性がある。このような長時間の動作状態では、デバイスが破損しやすく、電子デバイスが破損するおそれがある。
図２を参照すると、図２は、現在の電子デバイスの概略図である。
図２に示すように、電子デバイスは、基板０１と、基板０１の側面にはんだ付けされたアダプタ基板０２と、第１の構成要素０３とを含むことができる。アダプタ基板０２は、動作時に信号を伝達して電磁波を発生させることができる回路基板である。アダプタ基板０２と第１の構成要素０３とは基板０１の側面上に並列に配置されているため、動作中にアダプタ基板０２によって生成された電磁波は、第１の構成要素０３に対して電磁波干渉を直接引き起こす。
上記の問題を解決するために、本出願の一実施形態は電子デバイスを提供する。
図３を参照すると、図３は、本出願の一実施形態による電子デバイスの第１の概略構造図である。図２３を参照すると、図２３は、本出願の一実施形態による電子デバイスのハウジングの概略構造図である。図３および図２３から、電子デバイスは、ハウジング１３、基板１、第１の水晶デバイス２、アダプタ基板３、第１のプラスチックパッケージング層４、および第１のシールド金属６を含んでもよいことが分かる。第１の水晶デバイス２およびアダプタ基板３は、基板１の側表面に平行に配置されている。
具体的な実装形態では、基板１は、ハウジング１３の内部に配置される。接地層が基板１の内部に配置され、その結果、基板１に電気的に接続される構成要素が接地され得る。第１の水晶デバイス２は、基板１にはんだ付けや接合により固定されてもよい。
アダプタ基板３は、第１の接地パッド３１を含んでもよい。第１の接地パッド３１は、アダプタ基板３の基板１に面する表面に配置され、アダプタ基板３は、第１の接地パッド３１によって基板１に電気的に接続されてもよく、その結果、アダプタ基板３が接地される。
いくつかの実装形態では、アダプタ基板３が基板１上にパッケージ化される方法は、ボールグリッドアレイ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ、ＢＧＡ）パッケージングであってもよい。ＢＧＡはんだボールは、第１の接地パッド３１と基板１との間に形成されてもよく、第１の接地パッド３１はＢＧＡはんだボールが取り付けられる位置を提供する。このように、アダプタ基板３は、基板１上にパッケージ化可能であり、第１の接地パッド３１およびＢＧＡはんだボールによって基板１と電気的に接続される。
第１のプラスチックパッケージング層４は、第１の部分４１および第２の部分４２を含んでもよい。第１の部分４１は第１の水晶デバイス２の表面に配置され、第２の部分４２はアダプタ基板３と基板１との間に配置されてもよい。第１の部分４１は第１の水晶デバイス２を包み込むことができ、第２の部分４２はアダプタ基板３と基板１との間に充填され得、絶縁、放熱、および防塵の機能を達成できる。また、外力を受けたときに第１の水晶デバイス２およびアダプタ基板３が変位したり破損したりすることを防止できる。
第１の部分４１および第２の部分４２は、成形コンパウンドによって形成され、成形治具によって形成されてもよい。
第１の部分４１と第２の部分４２との分割は、物理的な意味での分割ではなく、説明の便宜上のものに過ぎず、すなわち、第１の部分４１と第２の部分４２とは一体的に形成されていることを理解されたい。
第１のシールド金属６は、第１の部分４１の表面を覆ってもよく、第１のシールド金属６は、第１の接地パッド３１に電気的に接続され、その結果、第１のシールド金属６は接地される。第１のシールド金属６は、スプレーまたはスパッタリングによって第１の部分４１の表面に作製および形成されてもよく、第１のシールド金属６の厚さは、実際の状況に応じて設計されてもよい。
図３から、第１の接地パッド３１によって第１のシールド金属６が接地された後、閉空間が形成され得ることが分かる。この空間は、第１の水晶デバイス２を隔離することができ、その結果、第１の水晶デバイス２をアダプタ基板３からシールドされ得、第１の水晶デバイス２とアダプタ基板３とが互いに干渉しない。
一実装形態では、本出願の実施形態で提供される電子デバイスは、第３の接地パッド８をさらに備えることができる。第３の接地パッド８は、第１のシールド金属６が基板１に接触する位置に配置されている。第１のシールド金属６は、第３の接地パッド８に接続され、その結果、第１のシールド金属６は、基板１によって接地されている。第３の接地パッド８は、基板１上に予め作製されていてもよい。
図３は、第１のシールド金属６の接地方法をさらに具体的に示す。図３から、アダプタ基板３が相互接続ビア３２を含むことが分かる。相互接続ビア３２の一端は第１の接地パッド３１に接続され、相互接続ビアの他端は基板１から反対側に面するアダプタ基板３の表面を貫通して延在している。第１のシールド金属６は、第１の部分４１の表面から、基板１から反対側に面するアダプタ基板３の表面まで延在し、相互接続ビア３２に接続され、その結果、第１のシールド金属６は、相互接続ビア３２を通じて第１の接地パッド３１に接続される。
相互接続ビア３２は、電気的接続の役割を果たすことができる。第１のシールド金属６が相互接続ビア３２の一方の側表面を覆った後、第１のシールド金属は、相互接続ビア３２を通じて相互接続ビア３２の他方の側表面の第１の接地パッド３１に電気的に接続され得る。このようにして、基板接地層、第１のシールド金属６、相互接続ビア３２、第１の接地パッド３１、およびＢＧＡはんだボールが準閉鎖空間を形成し、すなわち「ファラデーケージ」が形成される。図４を参照すると、図４は、本出願の一実施形態による電子デバイスの第１のファラデーケージの概略図である。図４において破線のボックスで示されている部分は、「ファラデーケージ」とみなされ得る。「ファラデーケージ」は、シールドの役割を果たすことができ、これは、アダプタ基板３の電磁干渉からファラデーケージ内の第１の水晶デバイス２が保護されることを確実にすることができ、外部環境の電磁干渉から第１の水晶デバイス２を保護することもできるまた、「ファラデーケージ」外のアダプタ基板３は、第１の水晶デバイス２による干渉から保護され得る。
相互接続ビア３２の孔サイズは、実際の要件に従って設計することができ、これについては本出願では特に限定されない。
基板１から反対側に面するアダプタ基板３の表面の第１のシールド金属６を作製する際に、第１のシールド金属６は相互接続ビア３２のみを覆うので、アダプタ基板３の他の構成要素に対するスプレーまたはスパッタリング工程の影響を回避するために、相互接続ビア３２を除くアダプタ基板３上の位置は、シールド膜で覆われてシールドの役割を果たすことができる。
図５を参照すると、図５は、本出願の一実施形態による電子デバイスの第２の概略構造図である。図５から、第１のシールド金属６の接地方法は、以下の構成要素によってさらに実現され得ることが分かる。
アダプタ基板３は、第２の接地パッド３３をさらに含む。第２の接地パッド３３は、基板１から反対側に面するアダプタ基板３の表面に配置され、相互接続ビア３２の両端は第１の接地パッド３１および第２の接地パッド３３にそれぞれ接続される。第１のシールド金属６は、第１の部分４１の表面から、基板１から反対側に面するアダプタ基板の表面まで延在し、第２の接地パッド３３に接続され、その結果、第１のシールド金属６は、第２の接地パッド３３および相互接続ビア３２によって第１の接地パッド３１に接続される。
このようにして、基板接地層、第１のシールド金属６、第２の接地パッド３３、相互接続ビア３２、第１の接地パッド３１、およびＢＧＡはんだボールは、準閉鎖空間、すなわち「ファラデーケージ」を形成する。図６を参照すると、図６は、本出願の一実施形態による電子デバイスの第２のファラデーケージの概略図である。図６において破線のボックスで示されている部分は、「ファラデーケージ」とみなされ得る。「ファラデーケージ」が達成できる効果については、既に説明した通りであり、詳細な説明は省略する。
基板１から反対側に面するアダプタ基板３の表面の第１のシールド金属６を作製する際に、第１のシールド金属６は第２の接地パッド３３のみを覆うので、アダプタ基板３の他の構成要素に対するスプレーまたはスパッタリング工程の影響を回避するために、第２の接地パッド３３を除くアダプタ基板３の位置は、シールド膜で覆われてシールドの役割を果たすことができる。
図７を参照すると、図７は、本出願の一実施形態による電子デバイスの第３の概略構造図である。第１のシールド金属６の接地を実現するために、第２のシールド金属７が、スプレーまたはスパッタリングによってアダプタ基板３の外側にさらに配置されてもよい。
第２のシールド金属７は、第１のシールドセグメント７１および第２のシールドセグメント７２を含むことができる。第１のシールドセグメント７１は、アダプタ基板３の第１の水晶デバイス２に面する側表面に配置され、第１のシールドセグメント７１の基板１から離れた端部は、第１のシールド金属６に接続される。第２のシールドセグメント７２の一端は第１のシールドセグメント７１に接続され、第２のシールドセグメントの他端は第１の接地パッド３１に接続されている。
第１のシールド金属６は、第１のシールドセグメント７１に接続された後に、第１のシールドセグメント７１および第２のシールドセグメント７２によって第１の接地パッド３１に接続され、それにより、接地が実現されてもよい。
このようにして、基板接地層、第１のシールド金属６、第１のシールドセグメント７１、第２のシールドセグメント７２、第１の接地パッド３１、およびＢＧＡはんだボールは、準閉鎖空間、すなわち「ファラデーケージ」を形成する。図８を参照すると、図８は、本出願の一実施形態による電子デバイスの第３のファラデーケージの概略図である。図８において破線のボックスで示されている部分は、「ファラデーケージ」とみなされ得る。「ファラデーケージ」が達成できる効果については、既に説明した通りであり、詳細な説明は省略する。
基板１から反対側に面するアダプタ基板３の表面の第１のシールド金属６を作製する際に、第１のシールド金属６は第１のシールドセグメント７１のみを覆うので、アダプタ基板３の他の構成要素へのスプレーまたはスパッタリング工程の影響を回避するために、アダプタ基板３の基板１から反対側に面する表面は、シールド膜で覆われてシールドの役割を果たすことができる。
図９を参照すると、図９は、本出願の一実施形態による電子デバイスの第４の概略構造図である。図９から、第１のシールド金属６の接地を実現するために、第２のシールド金属７が、スプレーまたはスパッタリングによってアダプタ基板３の外側にさらに配置されてもよいことが分かる。第２のシールド金属７は、第１のシールドセグメント７１および第２のシールドセグメント７２に加えて、第３のシールドセグメント７３をさらに含む。
第１のシールドセグメント７１は、アダプタ基板３の第１の水晶デバイス２に面する側表面に配置され、第１のシールドセグメント７１の基板１から離れた端部は、第１のシールド金属６に接続される。第２のシールドセグメント７２の一端は第１のシールドセグメント７１に接続され、第２のシールドセグメントの他端は第１の接地パッド３１に接続されている。第３のシールドセグメント７３は、基板１から反対側に面するアダプタ基板３の表面に配置される。第３のシールドセグメント７３の一端は第１のシールドセグメント７１に接続され、第３のシールドセグメントの他端は第１の水晶デバイス２から反対側に面する方向に、一定の距離だけ延在する。
図９から、第３のシールドセグメント７３が第２の接地パッド３３に向かって延在するとき、第３のシールドセグメント７３は第２の接地パッド３３と接触していないことが分かる。
第１のシールド金属６は、第３のシールドセグメント７３を完全に覆うように、第１の水晶デバイス２から反対側に面する方向に延在してもよい。
第１のシールド金属６は、第３のシールドセグメント７３に接触した後、第３のシールドセグメント７１、第１のシールドセグメント７３および第２のシールドセグメント７２によって第１の接地パッド３１に接続され、それにより、接地を実現する。
このようにして、基板接地層、第１のシールド金属６、第３のシールドセグメント７３、第１のシールドセグメント７１、第２のシールドセグメント７２、第１の接地パッド３１、およびＢＧＡはんだボールは、準閉鎖空間、すなわち「ファラデーケージ」を形成する。図１０を参照すると、図１０は、本出願の一実施形態による電子デバイスの第４のファラデーケージの概略図である。図１０において破線のボックスで示されている部分は、「ファラデーケージ」とみなされ得る。「ファラデーケージ」が達成できる効果については、既に説明した通りであり、詳細な説明は省略する。
基板１から反対側に面するアダプタ基板３の表面の第１のシールド金属６を作製する際に、第１のシールド金属６は第３のシールドセグメント７３のみを覆うので、アダプタ基板３の他の構成要素へのスプレーまたはスパッタリング工程の影響を回避するために、シールド膜が、基板１から反対側に面するアダプタ基板３の表面に配置されてもよく、シールド膜が第３のシールドセグメント７３を覆わないことが確実にされ、シールドの役割を果たす。
いくつかの実装形態では、第２のシールド金属７で作製されたアダプタ基板３はまた、第１の接地パッド３１、相互接続ビア３２、第２の接地パッド３３などを含むことができる。第１の接地パッド３１は、ＢＧＡはんだボールによって基板１に電気的に接続されてもよく、第２の接地パッド３３の表面は、錫メッキされてもよい。第２の接地パッド３３は、はんだ付けによって他の外部デバイスに接続されてもよく、その結果、他の外部デバイスは、第２の接地パッド３３および相互接続ビア３２によって第１の接地パッド３１に接続される。アダプタ基板３に含まれる第１の接地パッド３１、相互接続ビア３２、および第２の接地パッド３３の数も、実際の要件に従って計画することができ、アダプタ基板は、１つの第１の接地パッド３１、１つの相互接続ビア３２、および１つの第２の接地パッド３３のみを含むことに限定されない。
本出願の実施形態では、第１の水晶デバイス２は、はんだ付けまたは接合によって基板１上にパッケージ化されてもよい。例えば、図９を参照すると、第１の水晶デバイス２ａは、基板１上に接合によってパッケージ化され、ワイヤ接合（ｂｏｎｄｉｎｇ）によって基板１に電気的に接続され、その結果、第１の水晶デバイス２ｂは、基板１に直接はんだ付けされる。図９に示すパッケージング方法に加えて、他の達成可能なパッケージング方法が第１の水晶デバイス２にさらに採用され得、これは本出願の実施形態では限定されないことが理解されよう。
いくつかの実装形態では、本出願の実施形態で提供される電子デバイスは、周辺構成要素をさらに含む。図１１を参照すると、図１１は、本出願の一実施形態による周辺構成要素のパッケージングの概略図である。図１１（ａ）は、図３の電子デバイスの周辺構成要素を示し、図１１（ｂ）は、図５の電子デバイスの周辺構成要素を示し、図１１（ｃ）は、図７の電子デバイスの周辺構成要素を示し、図１１（ｄ）は、図９の電子デバイスの周辺構成要素を示す。周辺構成要素は、基板１の側表面、具体的には、第１のシールド金属６の第１の水晶デバイス２から離れた側に配置されてもよく、溶着または接合によってパッケージ化されてもよい。周辺構成要素は、重力センサまたは電磁信号干渉の影響を受けにくい他のデバイスであってもよい。
いくつかの実装形態では、本出願の実施形態で提供される電子デバイスは、１つまたは複数のアダプタ基板３を含むことができ、複数のアダプタ基板３は、基板１の縁部に沿って配置され得る。アダプタ基板３の数および具体的な配置位置は、実際の状況に応じて設計されてもよく、これについては本出願では特に限定されない。
図１２を参照すると、図１２は、本出願の一実施形態による電子デバイスの第５の概略構造図である。図１２から、本出願の実施形態で提供されるアダプタ基板３は、基板１の縁部に分散されていることが分かる。図１２は電子デバイスを上下にスライスした模式図であるため、図１２では、第１の水晶デバイス２の両側に複数のアダプタ基板３が分散されている。
図１２に示す第１の水晶デバイス２のパッケージ形態は一例に過ぎず、第１の水晶デバイス２のパッケージ形態に対する特定の限定を構成しないことが理解されよう。例えば、第１の水晶デバイス２ｃをＢＧＡはんだボールによって基板１に電気的に接続し、その結果、第１の水晶デバイス２ｄを基板１に直接はんだ付けすることができる。
図１３を参照すると、図１３は、本出願の一実施形態による電子デバイスの第５のファラデーケージの概略図である。図１３において破線のボックスで示されている部分は、「ファラデーケージ」とみなされ得る。図１３から、アダプタ基板３の数が２枚の場合、第１のシールド金属６の両端が第３のシールドセグメント７３、第１のシールドセグメント７１、および第２のシールドセグメント７２によって第１の接地パッド３１に接続され、それにより、接地を実現していることが分かる。この場合、基板接地層、第１のシールド金属６、２つの第３のシールドセグメント７３、２つの第１のシールドセグメント７１、２つの第１の接地パッド３１、およびＢＧＡはんだボールは、準閉鎖空間、すなわち「ファラデーケージ」を形成する。
いくつかの実装形態では、複数のアダプタ基板３が配置される場合、第１のシールド金属６の接地方式は、第３のシールドセグメント７３、第１のシールドセグメント７１、および第２のシールドセグメント７２による整合方式だけでなく、相互接続ビア３２等による整合方式であってもよい。詳細については、図１４を参照することができ、ここでは詳細を繰り返さない。
構成要素点数が比較的多い電子デバイスでは、小型化を確保することを前提に、構成要素を積み重ねてパッケージ化することが一般的である。本出願の実施形態で提供される電子デバイスが例として使用される。構成要素は、基板１の一方の側または基板１の他方の側のいずれに配置されてもよい。したがって、基板１の他方の側の構成要素のシールド特性も、パッケージングする際に保証されるべきである。
さらに図１２を参照すると、本出願の実施形態で提供される電子デバイスは、第２の水晶デバイス９、第２のプラスチックパッケージング層１０、第３のシールド金属１１、および接地金属層１２をさらに含む。
第２の水晶デバイス９は、基板１の他方の面に配置され、第２のプラスチックパッケージング層１０は、第２の水晶デバイス９の表面に配置される。
具体的な実装形態では、第２の水晶デバイス９は、はんだ付けまたは接合によって基板１上にパッケージ化されてもよい。
第２のプラスチックパッケージング層１０は、絶縁、放熱、および防塵の機能を達成するように、第２の水晶デバイス９を包み込むことができる。また、外力を受けたときに第２の水晶デバイス９が変位したり破損したりすることを防止できる。第２のプラスチックパッケージング層１０は、成形コンパウンドで形成され、成形治具によって成形されてもよい。
第３のシールド金属１１は、第２のプラスチックパッケージング層１０の表面および基板１の側表面を覆っている。接地金属層１２は、基板１の内部に位置し、基板１の内部から基板１の側表面まで延在し、第３のシールド金属１１に接続される。
具体的な実装形態では、第３のシールド金属１１は、スプレーまたはスパッタリングによって第２のプラスチックパッケージング層１０の表面および基板１の側表面に作製および形成されてもよく、第３のシールド金属１１の厚さは、実際の状況に応じて設計されてもよい。
第３のシールド金属１１が第２のプラスチックパッケージング層１０の表面および基板１の側表面を覆い、第２の水晶デバイス９を完全に包み込んだ後、第２の水晶デバイス９は他のデバイスから絶縁される。第３のシールド金属１１は、第２の水晶デバイス９に対するシールド効果を達成するために、第２の水晶デバイス９と他のデバイスとの間の相互干渉を回避し、外部環境からの第２の水晶デバイス９の電磁干渉を回避し、第２の水晶デバイス９が外部と干渉するのを防止するために、基板１の内側から延在する接地金属層１２を通じて接地されてもよい。
第３のシールド金属１１は、第１の水晶デバイス２から反対側に面する第２の部分４２の側表面をさらに覆ってもよく、第１の水晶デバイス２から反対側に面するアダプタ基板３の表面をさらに覆ってもよい。
図１２から、基板１と第２の水晶デバイス９とを外部から分離するために、第３のシールド金属１１を覆うことによって完全なシールド層を形成し、その結果、シールド効果がより顕著であることが分かる。
両面実装が完了すると、基板１の一方側の第１の水晶デバイス２とアダプタ基板３とをシールドすることができ、基板１の他方の側表面の第２の水晶デバイス９も外部から分離することができる。
いくつかの実装形態では、第１の水晶デバイス２は、ＮＯＲフラッシュメモリ（ＮＯＲ ｆｌａｓｈ）、ＭＯＳトランジスタ、ＳｏＣチップ、復号回路（ｃｏｄｅｃ ＩＣ）、充電チップ（ｃｈａｒｇｅｒ）、ＲＬＣ（抵抗、コイル、コンデンサ、ｒｅｓｉｓｔｏｒ，ｉｎｄｕｃｔｏｒ，ｃａｐａｃｉｔｏｒ）デバイス、水晶、Ｂｌｕｅｔｏｏｔｈチップ、無線周波数チップ、ＷｉＦｉチップ、ＮＦＣチップ、またはセンサのうちの１つまたは複数を含むことができる。第２の水晶デバイス９は、ＮＯＲフラッシュメモリ（ＮＯＲ ｆｌａｓｈ）、ＭＯＳトランジスタ、ＳｏＣチップ、復号回路（ｃｏｄｅｃ ＩＣ）、充電チップ（ｃｈａｒｇｅｒ）、ＲＬＣデバイス、水晶、Ｂｌｕｅｔｏｏｔｈチップ、無線周波数チップ、ＷｉＦｉチップ、ＮＦＣチップ、またはセンサのうちの１つまたは複数を含むことができる。第１の水晶デバイス２および第２の水晶デバイス９は、他の種類のチップであってもよく、これについては本出願では特に限定されない。
いくつかの実装形態では、図１２から、本出願の実施形態で提供される電子デバイスは、はんだレジスト層５をさらに含むことが分かる。はんだレジスト層５は、基板１から反対側に面するアダプタ基板３の表面を覆っている。リフローはんだ付け技術を使用してアダプタ基板３を基板１にはんだ付けし、アダプタ基板３の第２の接地パッド３３に錫メッキするなどの作業の際に、はんだレジスト層５が配置される位置が錫はんだによって覆われないことが確実にされ得る。
いくつかの実装形態では、本出願の実施形態で提供される電子デバイスは、ＴＷＳヘッドセットであってもよい。図１５を参照すると、図１５は、本出願の一実施形態によるＴＷＳヘッドセットの概略構造図である。図１５から、ＴＷＳヘッドセットパッケージは、基板１と、基板１の側表面に並列に配置された第１の水晶デバイス２およびアダプタ基板３と、を含むことができることが分かる。パッケージングする際に、ＴＷＳヘッドセットに含まれるアダプタ基板３の数は１つであってもよい。アダプタ基板３は、第１の接地パッド３１を有する。第１の接地パッド３１は、アダプタ基板３の基板１に面する表面に配置され、アダプタ基板３は、第１の接地パッド３１によって基板１と電気的に接続され、その結果、アダプタ基板３は接地される。具体的には、アダプタ基板３は、ＢＧＡはんだボールを用いて基板１上にパッケージ化されてもよい。アダプタ基板３は、相互接続ビア３２および第２の接地パッド３２をさらに含んでもよい。第２の接地パッド３２は、錫メッキされていてもよい。第１の水晶デバイス２の表面に第１の部分４１が配置され、アダプタ基板３と第１の接地パッド３１との間に第２の部分４２が配置される。第１の部分４１および第２の部分４２は、一体的に形成され、第１のプラスチックパッケージング層４を形成する。ＴＷＳヘッドセットは、第２のシールド金属７をさらに含む。第２のシールド金属７は、第１のシールドセグメント７１、第２のシールドセグメント７２、および第３のシールドセグメント７３を含む。第１のシールドセグメント７１は、アダプタ基板３の第１の水晶デバイス２に面する側表面に配置され、第１のシールドセグメント７１の基板１から離れた端部は、第１のシールド金属６に接続される。第２のシールドセグメント７２の一端は第１のシールドセグメント７１に接続され、第２のシールドセグメントの他端は第１の接地パッド３１に接続されている。第３のシールドセグメント７３は、基板１から反対側に面するアダプタ基板３の表面に配置される。第３のシールドセグメント７３の一端は第１のシールドセグメント７１に接続され、第３のシールドセグメントの他端は第１の水晶デバイス２から反対側に面する方向に、一定の距離だけ延在する。第３のシールドセグメント７３は、第１のシールド金属６に接続される。基板１上には、第３の接地パッド８がさらに配置される。第３の接地パッド８は、第１のシールド金属６が基板１に接触する位置に配置されている。第１のシールド金属６は、第３の接地パッド８に接続される。このようにして、第３の接地パッド８と第２のシールド金属７を用いて第１のシールド金属６を接地し、基板１が予め接地層で作製される。
ＴＷＳパッケージは、第２の水晶デバイス９、第２のプラスチックパッケージング層１０、第３のシールド金属１１、および接地金属層１２をさらに含む。第２の水晶デバイス９は、基板１の他方の側表面に配置され、第２のプラスチックパッケージング層１０は、第２の水晶デバイス９の表面に配置される。第３のシールド金属１１は、第２のプラスチックパッケージング層１０の表面および基板１の側表面を覆い、第１の水晶デバイス２から反対側に面する第２の部分４２の側表面をさらに覆い、第１の水晶デバイス２から反対側に面するアダプタ基板３の側表面をさらに覆う。接地金属層１２は、基板１の内部に位置し、基板１の内部から基板１の側表面まで延在し、第３のシールド金属１１に接続される。
具体的には、第１の水晶デバイス２は、具体的にはＮＯＲフラッシュメモリ（ＮＯＲ ｆｌａｓｈ）、ＳｏＣチップ、および水晶であってもよく、第２の水晶デバイス９は、具体的には充電チップ（ｃｈａｒｇｅｒ）、復号回路（ｃｏｄｅｃ ＩＣ）、センサ、ＲＬＣデバイス、ＭＯＳトランジスタなどであってもよく、周辺構成要素は、具体的には重力センサであってもよい。
ＴＷＳヘッドセットのパッケージングする際に、第１のシールド金属６は他の方法でさらに接地されてもよいことが理解されよう。詳細については、上記を参照することができ、ここでは詳細を繰り返さない。
本出願の一実施形態は、チップパッケージング方法をさらに提供する。本方法は、電子デバイスのパッケージング分野、特に信号を送信するように構成された回路基板を有する電子デバイスに適用可能であり得る。
図１６は、本出願の一実施形態によるチップパッケージング方法の概略フローチャートである。図１７は、本出願の一実施形態によるチップパッケージング方法の分解図である。
本出願の実施形態で提供される方法を以下に具体的に説明する。図１６に示すように、本方法は以下のステップを含むことができる。
Ｓ１０１：基板１を焼成する。
基板１は、接地層配線が実行されパッドが配置された回路基板であればよく、具体的には、プリント基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ、ＰＣＢ）であってもよいし、フレキシブルプリント基板（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ、ＦＰＣ）であってもよい。
基板１は保管時に湿気によって腐食されるため、湿気水分が比較的多い基板１はパッケージング時に破裂しやすい。基板１のパッケージング効果を確実にするために、基板１はパッケージング作業の前に焼成される。焼成温度および持続時間は、１２０°Ｃで８時間、１５０°Ｃで４～６時間、１２５°Ｃで２４時間などであってもよい。正確な焼成温度および持続時間は、実際の状況に応じて選択され得る。
基板１の作製の際に、第３の接地パッド８は、第１のシールド金属６のその後の接地を容易にするようにさらに配置される。第３の接地パッド８の具体的な作製位置については、後に詳述する。
Ｓ１０２：基板１の側表面にはんだペーストを印刷する。
デバイスのはんだ付けおよびパッケージングする際は、はんだはフラックスの役割を果たすことができる。
Ｓ１０３：基板１をハウジング１３の内部に配置する。
Ｓ１０４：第１の水晶デバイス２を基板１の側表面に接合またははんだ付けし、アダプタ基板３上に第１の接地パッド３１を作製し、第１の接地パッド３１を使用してアダプタ基板３を基板１の側表面にはんだ付し、ここで、第１の接地パッド３１はアダプタ基板３の基板１に面する表面に配置され、第１の水晶デバイス２およびアダプタ基板３は並列に配置され、アダプタ基板３は第１の接地パッド３１によって基板１に電気的に接続され、その結果、アダプタ基板３は接地される。
具体的な実装形態では、第１の接地パッド３１はアダプタ基板３上に予め作製されてもよく、第１の接地パッド３１が作製された後、アダプタ基板３は基板１にはんだ付けされる。
第１の水晶デバイス２を接合するステップは、具体的には、以下のステップを含んでもよい。
Ｓ１０４１：基板１の側表面をプラズマ洗浄する。
プラズマ洗浄を行うステップは、基板１の表面の余分なフラックスや油汚れ等を除去して、接合の準備をするために用いられてもよい。
Ｓ１０４２：基板１の側表面に接着剤を塗布する。
このステップは、具体的には、接合されるべき第１の水晶デバイス２の位置に接着剤を塗布することである。
Ｓ１０４３：基板１の側表面に第１の水晶デバイス２を接合する。
Ｓ１０４４：第１の水晶デバイス２と基板１との間でワイヤ接合を行う。
ワイヤ接合（ｂｏｎｄｉｎｇ）は、電気的接続を達成する方法である。第１の水晶デバイス２と基板１との間でワイヤ接合が行われた後、第１の水晶デバイス２と基板１との電気的接続が実行される。
さらに図１６を参照すると、本出願の実施形態で提供されるチップパッケージング方法は、以下のステップをさらに含む。
Ｓ１０５：第１の部分４１を形成するために第１の水晶デバイス２の表面に成形コンパウンドをコーティングし、第２の部分４２を形成するためにアダプタ基板３と基板１との間に成形コンパウンドをコーティングする。第１の部分４１および第２の部分４２は、第１のプラスチックパッケージング層４を形成し、第１の部分４１および第２の部分４２は、一体的に形成される。
絶縁、放熱、および防塵の機能を達成するために、第１の部分４１および第２の部分４２を一定期間硬化させる必要があり、硬化後、第１の部分４１は第１の水晶デバイス２を包み込むことができ、第２の部分４２はアダプタ基板３と基板１との間に充填され得る。また、外力を受けたときに第１の水晶デバイス２およびアダプタ基板３が変位したり破損したりすることを防止できる。
第１の部分４１および第２の部分４２は、成形治具によって成形されてもよい。成形コンパウンドは、エポキシ樹脂、有機シリコーン樹脂材料などを含んでもよい。
第１の部分４１のコーティング高さは、パッケージ化された電子デバイスが望ましい平坦度を有し、シールド金属のその後の作製のための平坦な平面を提供することを確実にするために、アダプタ基板３の高さと同一平面上にあってもよい。さらに、第１の水晶デバイス２から離れた一端の第１の部分４１のコーティング位置は、第１のシールド金属６のその後の作製を容易にするために、第３の接地パッド８の縁部と同一平面上にあってもよい。
第１の部分４１および第２の部分４２の作製前に、基板１の表面の残留接着剤などを除去するために、基板１に対してプラズマ洗浄がさらに実行されてもよい。
Ｓ１０６：第１のシールド金属６を形成するために、第１の部分４１が硬化した後、第１の部分４１の表面を金属で覆い、ここで、第１のシールド金属６は第１の接地パッド３１に電気的に接続され、その結果、第１のシールド金属６は接地される。
具体的な実装形態では、第１のシールド金属６の被覆方法は、スプレーまたはスパッタリングの工程を採用できる。スプレーまたはスパッタリングの工程は、実装の際に広い有効範囲を有する。第１の部分４１がスプレーまたはスパッタリングされると、基板１から反対側に面するアダプタ基板３の表面が影響を受ける可能性がある。そのため、基板１から反対側に面するアダプタ基板３の表面は、シールド効果を得るためにシールド膜で覆われる必要がある。シールド膜の具体的な有効範囲は、以下で詳細に説明するように、基板１から反対側に面するアダプタ基板３の表面の第１のシールド金属６の延在する距離に関連する。
いくつかの実装形態では、図１１から、本出願の実施形態で提供されるチップパッケージング方法は、いくつかの周辺構成要素をパッケージングすることをさらに含み得ることが分かる。周辺構成要素は、基板１の側表面、具体的には、第１のシールド金属６の第１の水晶デバイス２から離れた側に配置されてもよく、溶着または接合によってパッケージ化されてもよい。周辺構成要素は、重力センサなどであってもよい。具体的な作製工程は、まず、周辺構成要素を作製する必要がある基板１の表面にはんだペーストを印刷し、次いで、リフローはんだ付け技術を用いて周辺構成要素を対応する位置にはんだ付けする。アダプタ基板３がシールド膜で覆われると、周辺構成要素をパッケージングするための基板１の位置もシールド膜で覆われ、それにより、後続の周辺構成要素のパッケージングに対する第１のシールド金属６のスプレーまたはスパッタリングの影響を回避する。
本出願の実施形態で提供されるチップパッケージング方法は、以下のステップをさらに含む。
Ｓ１０７：第１のシールド金属６が基板１に接触する位置に、第３の接地パッド８を作製し、第１のシールド金属６が第３の接地パッド８に接続され、その結果、第１のシールド金属６が接地される。
具体的な実装形態では、第１のシールド金属６は、第３の接地パッド８によって第１のシールド金属８が基板１の接地層に確実に接続され得ることができるように、第３の接地パッド８の一部を覆うことができる。
一実装形態では、アダプタ基板３から離れた第１のシールド金属６の端部は第３の接地パッド８によって接地され、第１のシールド金属６のアダプタ基板３に近い側は、以下のＳ１０７およびＳ１０８を使用して接地されてもよい。
さらに図１７を参照されたい。
Ｓ１０８：アダプタ基板３上に相互接続ビア３２を作製し、ここで、相互接続ビア３２の一端は第１の接地パッド３１に接続され、相互接続ビアの他端は、アダプタ基板３の基板１から反対側に面する表面を貫通して延在する。
具体的な実装形態では、このステップは、Ｓ１０４を実行する前に完了され得、すなわち、アダプタ基板３が基板１にはんだ付けされる前にアダプタ基板３の作製が完了する。
Ｓ１０９：第１のシールド金属６は、第１の部分４１の表面から、基板１から反対側に面するアダプタ基板３の表面まで延在し、相互接続ビア３２に接続され、その結果、第１のシールド金属６は、相互接続ビア３２を通じて第１の接地パッド３１に接続される。
具体的な実装形態では、第１のシールド金属６の接地を実現するために、Ｓ１０６において第１のシールド金属６が作製されるときに、Ｓ１０９は同時に実行されてもよい。
なお、基板１から反対側に面するアダプタ基板３の表面の第１のシールド金属６を作製する際に、第１のシールド金属６は相互接続ビア３２のみを覆うので、アダプタ基板３の他の構成要素に対するスプレーまたはスパッタリング工程の影響を回避するために、相互接続ビア３２を除くアダプタ基板３上の位置がシールド膜で覆われて、シールドの役割を果たすことができる。シールド膜の具体的な被覆位置については、１７を参照することができる。
一実装形態では、アダプタ基板３から離れた第１のシールド金属６の端部は第３の接地パッド８によって接地され、第１のシールド金属６のアダプタ基板３に近い側は、以下のＳ１１０およびＳ１１１を使用してさらに接地されてもよい。
図１８を参照すると、図１８は、本出願の一実施形態による別の第１のシールド金属のパッケージングの分解図である。
Ｓ１１０：相互接続ビア３２および第２の接地パッド３３をアダプタ基板３上に作製する。第２の接地パッド３３は、基板１から反対側に面するアダプタ基板３の表面に配置され、相互接続ビア３２の両端は第１の接地パッド３１および第２の接地パッド３３にそれぞれ接続される。
具体的な実装形態では、このステップは、Ｓ１０３を実行する前に完了することができ、すなわち、アダプタ基板３が基板１にはんだ付けされる前にアダプタ基板３の作製が完了する。
Ｓ１１１：第１のシールド金属６は、第１の部分４１の表面から、基板１から反対側に面するアダプタ基板３の表面まで延在し、第２の接地パッド３３に接続され、その結果、第１のシールド金属６は、第２の接地パッド３３および相互接続ビア３２によって第１の接地パッド３１に接続される。
具体的な実装形態では、第１のシールド金属６の接地を実現するために、Ｓ１０６において第１のシールド金属６が作製されるときに、Ｓ１１１は同時に実行されてもよい。
なお、基板１から反対側に面するアダプタ基板３の表面の第１のシールド金属６を作製する際に、第１のシールド金属６は第２の接地パッド３３のみを覆うので、アダプタ基板３の他の構成要素に対するスプレーまたはスパッタリング工程の影響を回避するために、第２の接地パッド３３を除くアダプタ基板３上の位置はシールド膜で覆われて、シールドの役割を果たすことができる。
一実装形態では、アダプタ基板３から離れた第１のシールド金属６の端部は第３の接地パッド８によって接地され、第１のシールド金属６のアダプタ基板３に近い側は、以下のＳ１１２およびＳ１１３を使用してさらに接地されてもよい。
図１９を参照すると、図１９は、本出願の一実施形態による別の第１のシールド金属のパッケージングの分解図である。
Ｓ１１２：第１のシールドセグメント７１を形成するために、アダプタ基板３の第１の水晶デバイス２に面する側表面を金属で覆い、第１のシールドセグメント７１の基板１から離れた端部が第１のシールド金属６に接続される。
Ｓ１１３：第２のシールドセグメント７２を形成するために、アダプタ基板３の基板１に面する表面を金属で覆い、第２のシールドセグメント７２の一端が第１のシールドセグメント７１に接続され、第２のシールドセグメントの他端が第１の接地パッド３１に接続される。
第１のシールドセグメント７１および第２のシールドセグメント７２は、第２のシールド金属６を形成する。
具体的な実装形態では、第２のシールド金属６を形成するステップは、Ｓ１０４を実行する前に完了する、すなわち、アダプタ基板３の作製は、アダプタ基板３が基板１にはんだ付けされる前に完了する。
なお、基板１から反対側に面するアダプタ基板３の表面の第１のシールド金属６を作製する際に、第１のシールド金属６は第１のシールドセグメント７１のみを覆うので、アダプタ基板３の他の構成要素に対するスプレーまたはスパッタリング工程の影響を回避するために、基板１から離れて面するアダプタ基板３の表面はシールド膜で覆われ、シールドの役割を果たすことができる。
一実装形態では、アダプタ基板３から離れた第１のシールド金属６の端部は、第３の接地パッド８によって接地され、第１のシールド金属６のアダプタ基板３に近い側は、以下のＳ１１３を使用してさらに接地されてもよい。
第２のシールド金属７は、第１のシールド金属６の接地を実現するために、第１のシールドセグメント７１および第２のシールドセグメント７２だけでなく、第３のシールドセグメント７３を含んでもよい。図２０を参照すると、図２０は、本出願の一実施形態による別の第１のシールド金属のパッケージングの分解図である。具体的なステップは以下の通りである。
Ｓ１１４：第３のシールドセグメント７３を形成するために、基板１から反対側に面するアダプタ基板３の表面を金属で覆い、第３のシールドセグメント７３の一端は第１のシールドセグメント７１に接続され、第３のシールドセグメントの他端は第２の接地パッド３３に向かって一定の距離だけ延在し、第３のシールドセグメント７３は第１のシールド金属６に接続される。
第１のシールドセグメント７１、第２のシールドセグメント７２、および第３のシールドセグメント７３は、第２のシールド金属７を形成する。
具体的な実装形態では、第２のシールド金属６を形成するステップは、Ｓ１０４を実行する前に完了する、すなわち、アダプタ基板３の作製は、アダプタ基板３が基板１にはんだ付けされる前に完了する。
なお、基板１から反対側に面するアダプタ基板３の表面の第１のシールド金属６を作製する際に、第１のシールド金属６は第３のシールドセグメント７３のみを覆うため、アダプタ基板３の他の構成要素へのスプレーまたはスパッタリング工程の影響を回避するために、シールド膜が基板１から反対側に面するアダプタ基板３の表面に配置されてもよく、シールド膜が第３のシールドセグメント７３を覆わないことが確実にされ、それによりシールドの役割を果たす。
いくつかの実装形態では、アダプタ基板３の数は１つまたは複数であってもよい。アダプタ基板３をパッケージングするための方法は、以下のステップをさらに含むことができる。
Ｓ１１５：第１の接地パッド３１を使用してアダプタ基板３を基板１の側表面にはんだ付けし、アダプタ基板３は基板１の縁部に分散されている。
複数のアダプタ基板３は、Ｓ１０４に基づいてはんだ付けされてもよく、具体的なはんだ付け方法については、Ｓ１０４の説明を参照されたい。複数のアダプタ基板３は、基板１の縁部に沿って配置されてもよく、アダプタ基板３の数および具体的な配置位置は、実際の状況に応じて設計されてもよく、これは本出願では特に限定されない。
いくつかの実装形態では、基板１の両側パッケージングが必要とされる状況について、図２１を参照すると、図２１は、本出願の一実施形態による別のチップパッケージング方法の概略フローチャートである。図２２を参照すると、図２２は、本出願の一実施形態による別のチップパッケージング方法の分解図である。具体的には、パッケージング方法は、以下のステップを含むことができる。
Ｓ１１６：基板１の他方の側表面にはんだペーストを印刷する。
具体的な実装形態では、基板１は、はんだペースト印刷の前に事前焼成されてもよい。
デバイスのはんだ付けおよびパッケージングする際は、はんだはフラックスの役割を果たすことができる。
Ｓ１１７：基板１の他方の表面に第２の水晶デバイス９をはんだ付けまたは接合する。
図１２から、第２の水晶デバイス９は、はんだ付けによって基板１の表面に配置されてもよく、基板１に直接はんだ付けされてもよいことが分かり、例えば第２の水晶デバイス９ａである。第２の水晶デバイスはまた、ＢＧＡはんだボールによって基板１にはんだ付けされてもよく、例えば第２の水晶デバイス９ｂである。第２の水晶デバイス９は、接合することによって基板１の表面にさらに配置されてもよく、例えば第２の水晶デバイス９ｃである。このとき、ワイヤ接合（ｂｏｎｄｉｎｇ）が第２の水晶デバイス９ｃと基板１との間で実行されてもよく、その結果、第２の水晶デバイス９ｃが基板１に電気的に接続される。
具体的な実装形態では、はんだ付けされる第２の水晶デバイス９ａおよび第２の水晶デバイス９ｂは、リフローはんだ付け工程を使用することによって基板１にはんだ付けされてもよく、次いで、基板１の表面に残っているはんだペーストを除去するためにプラズマ洗浄が実行される。第２の水晶デバイス９ｃがパッケージ化された位置に接着剤が塗布され、その後、第３の水晶デバイス９ｃが基板１に接合され、そして、ワイヤ接合（ｂｏｎｄｉｎｇ）が行われる。
Ｓ１１８：第２のプラスチックパッケージング層１０を形成するために、第２の水晶デバイス９の表面に成形コンパウンドをコーティングする。
具体的な実装形態では、第２のプラスチックパッケージング層１０の作製前に、基板１の表面の残留接着剤などを除去するためにプラズマ洗浄がさらに行われるべきである。
第２のプラスチックパッケージング層１０は、一定期間硬化される必要があり、硬化後、第２のプラスチックパッケージング層１０は、絶縁、放熱、および防塵の機能を達成するために、第２の水晶デバイス９を包み込むことができる。また、外力を受けたときに第２の水晶デバイス９が変位したり破損したりすることを防止できる。第２のプラスチックパッケージング層１０は、成形コンパウンドで形成され、成形治具によって成形されてもよい。成形コンパウンドは、エポキシ樹脂、有機シリコーン樹脂材料などを含んでもよい。
いくつかの実装形態では、両面パッケージング中に、第２の水晶デバイス９および第２のプラスチックパッケージング層１０の作製が完了した後、第１の水晶デバイス２、第１の部分４１、第２の部分４２、および第１のシールド金属６が作製されてもよい。具体的な作製作業については、Ｓ１０２、Ｓ１０３、Ｓ１０４、Ｓ１０５、およびＳ１０６が参照され得る。
引き続き図２１を参照する。アダプタ基板３をはんだ付けする前に、アダプタ基板３上に第２のシールド金属７を作製し、はんだレジスト層５が第２の接地パッド３３の表面にさらに作製されるべきである。
Ｓ１１９：第３のシールド金属１１を形成するために、第２のプラスチックパッケージング層１０が硬化した後、第２のプラスチックパッケージング層１０の表面および基板１の側表面を金属で覆う。
具体的な実装形態では、第３のシールド金属１１の被覆方法は、スプレーまたはスパッタリングの工程を採用してもよい。
第３のシールド金属１１の作製前に、アダプタ基板３の第２の接地パッド３３に対して錫メッキの作業をさらに行うことができる。
Ｓ１２０：基板１の内部の接地金属層１２を作製し、ここで、接地金属層１２は、基板１の内部から基板１の側表面まで延在し、第３のシールド金属１１に接続される。
具体的な実装形態では、このステップは、基板１が作製されるときに同時に実行されてもよい。
いくつかの実装形態では、第３のシールド金属１１は、第１の水晶デバイス９から反対側に面する第２の部分４２の側表面、および第１の水晶デバイス９から反対側に面するアダプタ基板１の側表面をさらに覆うことができる。具体的なパッケージングのステップは以下の通りである。
Ｓ１２１：第３のシールド金属１１を形成するために、第１の水晶デバイス９から反対側に面する第２の部分４２の側表面、および第１の水晶デバイス２から反対側に面するアダプタ基板３の側表面を金属で覆う。
いくつかの実装形態では、本出願の実施形態で提供されるチップパッケージング方法を使用することによる電子デバイスのパッケージングの際に、２つ以上のチップが一度にパッケージ化され、２つ以上のチップのパッケージを形成してもよい。チップの性能や品質を確保することを前提に、２チップ以上のパッケージを１チップに単一化される。例えば、図２２に示す分解ステップでは、Ｓ１１９の前に単一化作業を行ってもよい。
図２２は、第１のシールド金属６が第１のシールドセグメント７１、第２のシールドセグメント７２、および第３のシールドセグメント７３によって接地されている状況のみを示しており、第１のシールド金属６が他のデバイスによって接地されている状況については、ここでは詳細に説明しないことを理解されたい。
いくつかの実施形態では、本出願の実施形態で提供される電子デバイスは、ヘッドセット、スマートブレスレット、スマートウオッチなどのいくつかの小型デバイスであり得る。
本出願の実施形態で提供される技術的解決策によれば、構成要素間のシールドがレイアウト空間を拡張する必要なく実現され得、電磁信号の漏洩も防止され得る。加えて、チップが両側でパッケージ化される必要がある場合、本出願で提供される技術的解決策はまた、電磁信号のシールドを実現することもできる。シールド性を実現する際に、他の構成要素を追加する必要がなく、工程が簡単であり、集積度が高い。
前述の特定の実装形態では、本出願の実施形態の目的、技術的解決策、および利点がさらに詳細に説明されている。前述の説明は、本出願の実施形態の特定の実装形態に過ぎず、本出願の実施形態の保護範囲を限定することを意図するものではないことを理解していただきたい。本出願の実施形態の技術的解決策に基づいてなされたいかなる修正、同等の置換、または改良も、本出願の実施形態の保護範囲内にあるものとする。
１ 基板
２ 第１の水晶デバイス
２ａ 第１の水晶デバイス
２ｂ 第１の水晶デバイス
２ｃ 第１の水晶デバイス
２ｄ 第１の水晶デバイス
３ アダプタ基板
４ 第１のプラスチックパッケージング層
５ はんだレジスト層
６ 第１のシールド金属
７ 第２のシールド金属
８ 第３の接地パッド
９ 第２の水晶デバイス
９ａ 第２の水晶デバイス
９ｂ 第２の水晶デバイス
９ｃ 第２の水晶デバイス
１０ 第２のプラスチックパッケージング層
１１ 第３のシールド金属
１２ 接地金属層
１３ ハウジング
３１ 第１の接地パッド
３２ 相互接続ビア
３３ 第２の接地パッド
４１ 第１の部分
４２ 第２の部分
７１ 第１のシールドセグメント
７２ 第２のシールドセグメント
７３ 第３のシールドセグメント

Claims (17)

  1. 電子デバイスであって、
    ハウジングと、
    前記ハウジング内に配置された基板と、
    前記基板の側表面に並列に配置された第１の水晶デバイスおよびアダプタ基板であって、前記アダプタ基板が第１の接地パッドを備え、前記第１の接地パッドが、前記アダプタ基板の前記基板に面する表面に配置され、前記アダプタ基板が、前記第１の接地パッドによって前記基板に電気的に接続され、その結果、前記アダプタ基板が接地される、アダプタ基板と、を備え、
    第１のプラスチックパッケージング層の第１の部分が前記第１の水晶デバイスの表面に配置され、前記第１のプラスチックパッケージング層の第２の部分が前記アダプタ基板と前記基板との間に配置され、前記第１の部分と前記第２の部分とが一体的に形成され、
    第１のシールド金属が、前記第１の部分の表面を覆い、前記第１の接地パッドと電気的に接続され、その結果、前記第１のシールド金属が接地される、
    ことを特徴とする、電子デバイス。
  2. 前記アダプタ基板が相互接続ビアをさらに備え、前記相互接続ビアの一端が前記第１の接地パッドに接続され、前記相互接続ビアの他端が、前記基板から反対側に面する前記アダプタ基板の表面を貫通して延在し、かつ、
    前記第１のシールド金属が、前記第１の部分の前記表面から、前記基板から反対側に面する前記アダプタ基板の前記表面まで延在し、前記相互接続ビアに接続され、その結果、前記第１のシールド金属が、前記相互接続ビアを通じて前記第１の接地パッドに接続される、
    ことを特徴とする、請求項１に記載の電子デバイス。
  3. 前記アダプタ基板が、相互接続ビアおよび第２の接地パッドをさらに備え、
    前記第２の接地パッドが、前記基板から反対側に面する前記アダプタ基板の表面に配置され、前記相互接続ビアの２つの端部が、前記第１の接地パッドおよび前記第２の接地パッドにそれぞれ接続され、かつ、
    前記第１のシールド金属が、前記第１の部分の前記表面から、前記基板から反対側に面する前記アダプタ基板の前記表面まで延在し、前記第２の接地パッドに接続され、その結果、前記第１のシールド金属が、前記第２の接地パッドおよび前記相互接続ビアによって前記第１の接地パッドに接続される、
    ことを特徴とする、請求項１に記載の電子デバイス。
  4. 第１のシールドセグメントおよび第２のシールドセグメントを備える第２のシールド金属をさらに備え、
    前記第１のシールドセグメントが、前記アダプタ基板の前記第１の水晶デバイスに面する側表面に配置され、前記第１のシールドセグメントの前記基板から離れた端部が、前記第１のシールド金属に接続され、
    前記第２のシールドセグメントが、前記アダプタ基板の前記基板に面する前記表面に配置され、前記第２のシールドセグメントの一端が、前記第１のシールドセグメントに接続され、前記第２のシールドセグメントの他端が、前記第１の接地パッドに接続される、
    ことを特徴する、請求項３に記載の電子デバイス。
  5. 前記第２のシールド金属が、第３のシールドセグメントをさらに備え、前記第３のシールドセグメントが、前記基板から反対側に面する前記アダプタ基板の表面に配置され、前記第３のシールドセグメントの一端が、前記第１のシールドセグメントに接続され、前記第３のシールドセグメントの他端が、前記第２の接地パッドに向かって一定の距離だけ延在し、前記第３のシールドセグメントが、前記第１のシールド金属に接続される、
    ことを特徴とする、請求項４に記載の電子デバイス。
  6. 前記第１のシールド金属が前記基板に接触する位置に配置される第３の接地パッドであって、前記第１のシールド金属が前記第３の接地パッドに接続され、その結果、前記第１のシールド金属が接地される、第３の接地パッド、をさらに備える、
    ことを特徴とする、請求項３から５のいずれか一項に記載の電子デバイス。
  7. 前記アダプタ基板が、前記基板の縁部に分散されている、
    ことを特徴とする、請求項３から６のいずれか一項に記載の電子デバイス。
  8. 前記基板の他方の面に配置される第２の水晶デバイスと、
    前記第２の水晶デバイスの表面に配置される第２のプラスチックパッケージング層と、
    前記第２のプラスチックパッケージング層の表面および前記基板の前記側表面を覆う第３のシールド金属と、
    前記基板の内部に位置し、前記基板の前記内部から、前記基板の前記側表面まで延在し、前記第３のシールド金属に接続された接地金属層と、をさらに備える、
    ことを特徴とする、請求項７に記載の電子デバイス。
  9. 前記第３のシールド金属が、前記第１の水晶デバイスから反対側に面する前記第２の部分の側表面をさらに覆い、前記第１の水晶デバイスから反対側に面する前記アダプタ基板の側表面をさらに覆う、
    ことを特徴とする、請求項８に記載の電子デバイス。
  10. 前記第１の水晶デバイスが、ＮＯＲフラッシュメモリ、ＭＯＳトランジスタ、ＳｏＣチップ、復号回路、充電チップ、ＲＬＣデバイス、水晶、Ｂｌｕｅｔｏｏｔｈチップ、無線周波数チップ、ＷｉＦｉチップ、ＮＦＣチップ、またはセンサのうちの１つまたは複数を備える、
    ことを特徴とする、請求項１から９のいずれか一項に記載の電子デバイス。
  11. 前記第２の水晶デバイスが、ＮＯＲフラッシュメモリ、ＭＯＳトランジスタ、ＳｏＣチップ、復号回路、充電チップ、ＲＬＣデバイス、水晶、Ｂｌｕｅｔｏｏｔｈチップ、無線周波数チップ、ＷｉＦｉチップ、ＮＦＣチップ、またはセンサのうちの１つまたは複数を備える、
    ことを特徴とする、請求項８または９に記載の電子デバイス。
  12. 前記第１のシールド金属、前記第２のシールド金属、および前記第３のシールド金属が、スプレーまたはスパッタリングによって形成される、ことを特徴とする、請求項５に記載の電子デバイス。
  13. チップパッケージング方法であって、
    ハウジング内に基板を配置するステップと、
    第１の水晶デバイスを前記基板の側表面に接合またははんだ付けをし、
    アダプタ基板上に第１の接地パッドを作製し、かつ、前記第１の接地パッドを使用して前記アダプタ基板を前記基板の前記側表面にはんだ付けする、ステップであって、前記第１の接地パッドが、前記アダプタ基板の前記基板に面する表面に配置され、前記第１の水晶デバイスおよび前記アダプタ基板が並列に配置され、前記アダプタ基板が、前記第１の接地パッドによって前記基板に電気的に接続され、その結果、前記アダプタ基板が接地される、ステップと、
    第１の部分を形成するために前記第１の水晶デバイスの表面に成形コンパウンドをコーティングし、かつ、第２の部分を形成するために前記アダプタ基板と前記基板との間に成形コンパウンドをコーティングする、ステップであって、前記第１の部分および前記第２の部分が第１のプラスチックパッケージング層を形成し、かつ、前記第１の部分および前記第２の部分が一体的に形成される、ステップと、
    第１のシールド金属を形成するために、前記第１の部分が硬化された後に前記第１の部分の表面を金属で覆うステップであって、前記第１のシールド金属が前記第１の接地パッドに電気的に接続され、その結果、前記第１のシールド金属が接地される、ステップと、を備える、
    ことを特徴とする、チップパッケージング方法。
  14. 相互接続ビアが前記アダプタ基板上に作製され、前記相互接続ビアの一端が前記第１の接地パッドに接続され、前記相互接続ビアの他端が前記アダプタ基板の前記基板から離れて面する表面を貫通して延在し、
    前記第１のシールド金属が、前記第１の部分の前記表面から、前記基板から反対側に面する前記アダプタ基板の前記表面まで延在し、前記相互接続ビアに接続され、その結果、前記第１のシールド金属が、前記相互接続ビアを通って前記第１の接地パッドに接続される、
    ことを特徴とする、請求項１３に記載のチップパッケージング方法。
  15. 第１のシールドセグメントを形成するために、前記第１の水晶デバイスに面する前記アダプタ基板の側表面を金属で覆うステップであって、前記基板から離れた前記第１のシールドセグメントの端部が前記第１のシールド金属に接続される、ステップと、
    第２のシールドセグメントを形成するために、前記基板に面する前記アダプタ基板の表面を金属で覆うステップであって、前記第２のシールドセグメントの一端が前記第１のシールドセグメントに接続され、前記第２のシールドセグメントの他端が前記第１の接地パッドに接続される、ステップと、
    前記第１のシールドセグメントおよび前記第２のシールドセグメントが、第２のシールド金属を形成する、
    ことを特徴とする、請求項１４に記載のチップパッケージング方法。
  16. 前記アダプタ基板が、前記第１の接地パッドを使用して前記基板の前記側表面にはんだ付けされ、前記アダプタ基板が、前記基板の縁部に分散されている、
    ことを特徴とする、請求項１５に記載のチップパッケージング方法。
  17. 第２の水晶デバイスを前記基板の他方の表面にはんだ付けまたは接合するステップと、
    第２のプラスチックパッケージング層を形成するために前記第２の水晶デバイスの表面に成形コンパウンドをコーティングするステップと、
    第３のシールド金属を形成するために、前記第２のプラスチックパッケージング層が硬化された後に、前記第２のプラスチックパッケージング層の表面および前記基板の前記側表面を金属で覆うステップと、
    接地金属層を前記基板の内部に作製するステップであって、前記接地金属層が前記基板の前記内部から前記基板の前記側表面まで延在し、前記第３のシールド金属と接続される、ステップと、さらに備える、
    ことを特徴とする、請求項１６に記載のチップパッケージング方法。
JP2023552101A 2021-08-23 2022-05-07 電子デバイスおよびチップパッケージング方法 Pending JP2024508134A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202110968469.4A CN115939108A (zh) 2021-08-23 2021-08-23 电子设备及芯片封装方法
CN202110968469.4 2021-08-23
PCT/CN2022/091534 WO2023024573A1 (zh) 2021-08-23 2022-05-07 电子设备及芯片封装方法

Publications (1)

Publication Number Publication Date
JP2024508134A true JP2024508134A (ja) 2024-02-22

Family

ID=84901413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023552101A Pending JP2024508134A (ja) 2021-08-23 2022-05-07 電子デバイスおよびチップパッケージング方法

Country Status (5)

Country Link
US (1) US20240234334A9 (ja)
EP (1) EP4163969A4 (ja)
JP (1) JP2024508134A (ja)
CN (2) CN115939108A (ja)
WO (1) WO2023024573A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721903B2 (en) * 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
US9899341B2 (en) * 2016-07-18 2018-02-20 Atmel Corporation Antenna on integrated circuit package
US9953931B1 (en) * 2016-10-25 2018-04-24 Advanced Semiconductor Engineering, Inc Semiconductor device package and a method of manufacturing the same
KR102530753B1 (ko) * 2017-08-11 2023-05-10 삼성전자주식회사 전자기파를 차폐하는 반도체 패키지 및 이를 포함하는 전자 시스템
CN107768349B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP三维封装结构
CN112242360B (zh) * 2019-07-19 2022-08-26 江苏长电科技股份有限公司 fcBGA封装结构及其制备方法
CN112563249A (zh) * 2019-09-25 2021-03-26 江苏长电科技股份有限公司 集成封装结构
CN113140538A (zh) * 2021-04-21 2021-07-20 上海闻泰信息技术有限公司 转接板、封装结构及转接板的制作方法

Also Published As

Publication number Publication date
WO2023024573A1 (zh) 2023-03-02
US20240136304A1 (en) 2024-04-25
EP4163969A4 (en) 2024-03-20
CN116031247A (zh) 2023-04-28
US20240234334A9 (en) 2024-07-11
CN115939108A (zh) 2023-04-07
CN116031247B (zh) 2024-07-05
EP4163969A1 (en) 2023-04-12

Similar Documents

Publication Publication Date Title
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
US8890628B2 (en) Ultra slim RF package for ultrabooks and smart phones
EP3410474B1 (en) Microelectronic assembly with electromagnetic shielding
US20060043562A1 (en) Circuit device and manufacture method for circuit device
US20220254695A1 (en) Embedded package structure and preparation method therefor, and terminal
US20150325529A1 (en) Electronic device module and manufacturing method thereof
CN105074917A (zh) 用于射频多芯片集成电路封装的电磁干扰外壳
TW201347134A (zh) 低外廓、具空間效率之電路屏蔽
US7915715B2 (en) System and method to provide RF shielding for a MEMS microphone package
KR20120045893A (ko) 반도체 패키지 모듈
US20200388928A1 (en) Semiconductor device package and method of manufacturing the same
TW201740487A (zh) 設置有天線的積體電路封裝裝置及其製造方法
TWI659518B (zh) 電子封裝件及其製法
TWI484616B (zh) 具電磁干擾屏蔽之封裝模組
CN211929484U (zh) 封装结构和电子设备
JP7472287B2 (ja) 電子素子、電子素子付き回路基板、および電子デバイス
JP2024508134A (ja) 電子デバイスおよびチップパッケージング方法
US20150187676A1 (en) Electronic component module
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR20120039338A (ko) 반도체 패키지
US20120250267A1 (en) Radio frequency communication module
CN114846818A (zh) 听力设备衬底上的电子元件的封装
US20190297758A1 (en) Electromagnetic shielding cap, an electrical system and a method for forming an electromagnetic shielding cap
KR102444299B1 (ko) 전자 소자 모듈 및 이의 제조 방법
KR20130048991A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230915

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230825

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230825