JP2024087756A - 回路基板及び回路基板の製造方法 - Google Patents

Abstract

【課題】ワイヤボンディングチップの実装のための接続パッドを微細ピッチで実現できる回路基板及び回路基板の製造方法を提供する。【解決手段】本発明による回路基板は、互いに対向する第１面及び第２面を有する基板と、基板の第１面から、垂直な第１方向に突出し、互いに交差する上面及び側面を有する第１接続パッドと、第１接続パッドの上面に配置される第１導電層と、第１導電層の上面と第１接続パッドの側面に接触して配置される第２導電層と、を有する。【選択図】図１

Description

本発明は、回路基板及び回路基板の製造方法に関し、特に、ワイヤボンディングチップの実装のための接続パッドを微細ピッチで実現できる回路基板及び回路基板の製造方法に関する。

電子産業の発達とともに電子機器が次第に高性能化されるに伴い、半導体パッケージは小型化／薄型化されると同時に高密度化されることが要求されている。
パッケージの高密度化のために、実装されるＩＣの個数が増えるにつれてＩ／Ｏ接続端子の個数も増加し、これによって、ボンディングパッドピッチが減少した微細回路実現のための工程能力の確保が必要になってきている。

現在の高密度パッケージにおけるＩＣの実装方法は、ワイヤボンディング方式とフリップボンディング方式が用いられている。
Ｉ／Ｏ接続端子の個数が一定水準以上増加すると、実装時にかかる費用が考慮されてフリップボンディング方式が好まれている。
しかし、ワイヤボンディングチップを実装する場合にも、微細回路で実現されたボンドフィンガーが必要であり、ワイヤボンディング環境を整えるようにニッケルメッキ層が形成される。
この時、ニッケルメッキ層がボンディングパッドの左右に拡散するのを防止して微細ピッチのボンディングパッドを実現することが要求され、課題となっている。

特開２０００－１６２２６０号公報

本発明は上記従来の高密度パッケージにおける課題に鑑みてなされたものであって、本発明の目的は、ワイヤボンディングチップの実装のための接続パッドを微細ピッチで実現できる回路基板及び回路基板の製造方法を提供することにある。

上記目的を達成するためになされた本発明による回路基板は、互いに対向する第１面及び第２面を有する基板と、前記基板の前記第１面から、垂直な第１方向に突出し、互いに交差する上面及び側面を有する第１接続パッドと、前記第１接続パッドの前記上面に配置される第１導電層と、前記第１導電層の上面と前記第１接続パッドの前記側面に接触して配置される第２導電層と、を有することを特徴とする。

前記第１導電層は、前記第１接続パッドの前記側面には配置されないことが好ましい。
前記第２導電層は、前記第１接続パッドと前記第１導電層とを一体に囲むように配置されることが好ましい。
前記基板の面に平行な第２方向に測定された所定の幅を基準とする時、前記第１導電層の幅は、前記第１接続パッドの幅と同一であることが好ましい。
前記基板の前記第１面上に配置される回路層と、前記基板の前記第１面の上から前記回路層を覆う第１ソルダレジスト層と、をさらに有し、前記第１ソルダレジスト層は、前記第１接続パッドと前記第１方向に重畳する第１開口部を含むことが好ましい。
前記第１開口部は、前記第１接続パッドの平面積よりも大きい平面積を有することが好ましい。
前記第１開口部の内周面は、前記第１接続パッドの前記側面に配置される第２導電層から離隔して配置されることが好ましい。
前記第１ソルダレジスト層の前記第１方向に沿った厚さは、前記第１接続パッドの前記第１方向に沿った厚さよりも厚いことが好ましい。
前記第１導電層は、前記回路層の上面にさらに配置されることが好ましい。
前記第１導電層は、ニッケル（Ｎｉ）導電層を含み、前記第２導電層は、金（Ａｕ）導電層を含むことが好ましい。
前記基板の前記第２面上に配置される第２接続パッドと、前記基板の前記第２面で、前記第２接続パッドと前記第１方向に重畳する第２開口部を有するように配置される第２ソルダレジスト層と、をさらに有することが好ましい。
前記第２開口部は、前記第２接続パッドの平面積よりも小さい平面積を有することが好ましい。
前記基板は、複数の絶縁層を含み、前記複数の絶縁層は、それぞれ回路層を含むことが好ましい。

上記目的を達成するためになされた本発明による回路基板の製造方法は、シード層を有する基板の第１面上に第１メッキレジストを塗布し、メッキ工程を行って回路層と第１接続パッドとを形成する段階と、前記回路層及び前記第１接続パッド上に、メッキ工程を行って第１導電層を形成する段階と、前記基板から前記第１メッキレジストを剥離する段階と、前記シード層をエッチングして前記基板から除去する段階と、前記基板の前記第１面上に前記第１接続パッドと重畳する開口部を有するソルダレジスト層を形成する段階と、前記第１導電層及び前記第１接続パッドの表面にメッキ工程を行って第２導電層を形成する段階と、を有することを特徴とする。

前記回路層を露出させながら前記第１接続パッドを覆う第２メッキレジストを塗布する段階と、前記回路層上に配置される前記第１導電層をエッチングして除去する段階と、をさらに有することが好ましい。
前記回路層と第１接続パッドとを形成する段階は、前記第１接続パッドの厚さが、前記第１メッキレジストの厚さよりも薄くメッキする段階を含むことが好ましい。
前記第１導電層を形成する段階は、前記第１導電層の上面が、前記第１メッキレジストの上面より低く位置するようにメッキする段階を含むことが好ましい。
前記ソルダレジスト層を形成する段階は、前記開口部の内周面が、前記第１接続パッドから離隔して配置されるように前記第１ソルダレジスト層を形成する段階を含むことが好ましい。
前記第２導電層を形成する段階は、前記第１接続パッドと前記第１導電層とを一体に囲むように前記第２導電層を形成する段階を含むことが好ましい。

本発明に係る回路基板及び回路基板の製造方法によれば、基板と、基板から垂直に突出し互いに交差する上面及び側面を有する第１接続パッドと、第１接続パッドの上面に配置される第１導電層と、第１導電層の上面と第１接続パッドの側面に接触して配置される第２導電層と、を有することにより、ワイヤボンディングチップの実装のための接続パッドを微細ピッチで実現することができる。

本発明の実施形態による回路基板の概略構成を示す断面図である。 本発明の実施形態による図１の回路基板を製造する方法を説明するための工程断面図である。 本発明の実施形態による図１の回路基板を製造する方法を説明するための工程断面図である。 本発明の実施形態による図１の回路基板を製造する方法を説明するための工程断面図である。 本発明の実施形態による図１の回路基板を製造する方法を説明するための工程断面図である。 本発明の実施形態による図１の回路基板を製造する方法を説明するための工程断面図である。 本発明の実施形態による図１の回路基板を製造する方法を説明するための工程断面図である。 本発明の実施形態による図１の回路基板を製造する方法を説明するための工程断面図である。 本発明の他の実施形態による回路基板の概略構成を示す断面図である。

次に、本発明に係る回路基板及び回路基板の製造方法を実施するための形態の具体例を図面を参照しながら説明する。

図面において本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体にわたって同一又は類似の構成要素については、同一の参照符号を付した。
また、添付図面において一部の構成要素は、誇張又は省略したり、又は概略的に示しており、各構成要素の大きさは実際の大きさを完全に反映するわけではない。
添付した図面は本明細書に開示した実施形態を容易に理解できるようにするためのものに過ぎず、添付した図面によって本明細書に開示した技術的思想が制限されず、本発明の思想及び技術範囲に含まれるすべての変更、均等物乃至代替物を含むことが理解されなければならない。

第１、第２などのように序数を含む用語は、多様な構成要素を説明するのに使用できるが、構成要素は用語によって限定されない。
用語は１つの構成要素を他の構成要素から区別する目的でのみ使用される。
また、層、膜、領域、板などの部分が他の部分の「上に」あるとする時、これは他の部分の「直上に」ある場合のみならず、その中間にさらに他の部分がある場合も含む。
逆に、ある部分が他の部分の「直上に」あるとする時には、中間に他の部分がないことを意味する。
さらに、基準となる部分の「上に」あるというのは、基準となる部分の上又は下に位置することであり、必ずしも重力の反対方向側に「上に」位置することを意味するわけではない。

明細書全体において、「含む」又は「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものが存在することを指定しようとするものであって、１つ又はそれ以上の他の特徴や、数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものの存在又は付加の可能性を予め排除しないことが理解さなければならない。
したがって、ある部分がある構成要素を「含む」とする時、これは特に反対の記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに包含できることを意味する。
また、明細書全体において、「平面上」とする時、これは対象部分を上から見た時を意味し、「断面上」とする時、これは対象部分を垂直に切断した断面を横から見た時を意味する。

さらに、明細書全体において、「接続される」とする時、これは２以上の構成要素が直接的に接続されることだけを意味するのではなく、２以上の構成要素が他の構成要素を介して間接的に接続されること、物理的に接続されることだけでなく、電気的に接続されること、又は位置や機能により異なる名称で称されたが、一切を意味する。
明細書全体において、基板は、平面上広くて断面上薄い構造を有し、他に定義されない限り、「基板の平面方向」は、基板の広くて平らな面に平行な方向であり、「基板の厚さ方向」は、基板の広くて平らな面に垂直な方向を意味する。

図１は、本発明の実施形態による回路基板の概略構成を示す断面図である。
図１を参照すると、本実施形態による回路基板１０１は、基板１１０と、基板１１０上に突出するように形成される第１接続パッド１２１とを含む。
回路基板１０１は、半導体パッケージ用に使用可能であり、印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）で構成される。

基板１１０は、互いに対向する第１面１１０ａ及び第２面１１０ｂを有する。
第１接続パッド１２１は、基板１１０の厚さ方向、つまり、基板１１０の第１面１１０ａから基板１１０の面に垂直な第１方向に突出する。
したがって、第１接続パッド１２１は、互いに交差する上面及び側面を有する。
この時、第１接続パッド１２１の上面は、基板１１０の面に平行であり第１方向を向くように形成され、第１接続パッド１２１の側面は、基板１１０の面に垂直であり第１方向に垂直な第２方向を向くように形成される。
ここで、第１接続パッド１２１は、銅（Ｃｕ）層を含む。
基板１１０は、樹脂絶縁層を含む。
基板１１０は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらにガラス繊維又は無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグが使用可能であり、さらに、熱硬化性樹脂及び／又は光硬化性樹脂などを含み得るが、これに限定されない。

第１接続パッド１２１の上面には、第１導電層１３２が配置される。
第１導電層１３２は、ニッケル（Ｎｉ）導電層を含む。
第１導電層１３２の上面と第１接続パッド１２１の側面には、第２導電層１３４が接触して配置される。
第２導電層１３４は、金（Ａｕ）導電層を含み、第１接続パッド１２１と第１導電層１３２とを一体に囲むように配置される。
本実施形態において、第１導電層１３２は、第１接続パッド１２１と接触して配置され、第１接続パッド１２１の側面には配置されない。
したがって、基板１１０の面に平行な第２方向に測定された幅（所定の幅）を基準とする時、第１導電層１３２の幅は、第１接続パッド１２１の幅と同一である。
本実施形態において、第１導電層１３２と第２導電層１３４は、電解メッキ又は無電解メッキ方法で形成される。
つまり、銅を含む第１接続パッド１２１に電流を印加してニッケル／金の金属被膜を形成するか、電気エネルギーを加えずに化学的還元作用によりニッケル／金の金属被膜を形成する方法により、ニッケル導電層と金導電層が形成される。

基板１１０の第１面１１０ａ上には回路層１２２が配置され、回路層１２２を覆う第１ソルダレジスト層１４１が塗布される。
第１ソルダレジスト層１４１は、第１接続パッド１２１と第１方向に重畳する第１開口部１４１ａを有する。
第１開口部１４１ａは、第１接続パッド１２１の平面積よりも大きい平面積を有し、この時、第１開口部１４１ａの内周面は、第１接続パッド１２１の側面に配置された第２導電層１３４から離隔して配置される。
また、第１方向に沿った厚さにおいて、第１ソルダレジスト層１４１の厚さは、第１接続パッド１２１の厚さよりも厚い。
つまり、基板１１０の第１面１１０ａから測定された高さ（所定の高さ）を基準とする時、第１接続パッド１２１の高さは、第１開口部１４１ａにおける第１ソルダレジスト層１４１の高さよりも低い。
この時、第１導電層１３２は、第１ソルダレジスト層１４１の上面よりも低い位置で第１接続パッド１２１と境界面を形成し、第１導電層１３２の高さは、第１ソルダレジスト層１４１の上面の高さよりも低く形成される。

基板１１０は、ボンドフィンガー領域を有するワイヤボンディングパッドを含む。
この時、第１接続パッド１２１は、ワイヤボンディングパッド用ボンドフィンガーを構成し、このため、第１接続パッド１２１には、半導体チップのワイヤボンディング時に導電性ワイヤが接合可能である。
基板１１０の第２面１１０ｂ上には、第２接続パッド１２５がさらに形成される。
基板１１０の第２面１１０ｂで第２接続パッド１２５と第１方向に重畳する第２開口部１４５ａを有する第２ソルダレジスト層１４５が形成される。
第２開口部１４５ａは、第２接続パッド１２５の平面積よりも小さい平面積を有する。

また、図１に示した回路基板１０１は、基板１１０の両面に接続パッド（１２１、１２５）を有する構造を示しているが、基板１１０の第２面１１０ｂに配置された第２接続パッド１２５は、省略可能であり、これも本発明の範囲に属する。
さらに、基板１１０は、複数の絶縁層を含み、複数の絶縁層は、それぞれ回路層を含み得る。
したがって、３層以上の絶縁層それぞれに回路層が形成され、これらの回路層を接続するように絶縁層の厚さ方向にビアが延長され得る。

図２～図８は、本発明の実施形態による図１の回路基板を製造する方法を説明するための工程断面図である。
図１とともに図２～図８を参照して、本発明の実施形態による回路基板の製造方法を説明する。

図２に示しているように、シード層１１８を有する基板１１０の第１面１１０ａ上に第１メッキレジスト５１を塗布しパターニングした後、メッキ工程を行って回路層１２２と第１接続パッド１２１とを形成する。
この時、第１接続パッド１２１の厚さが、第１メッキレジスト５１の厚さよりも薄くメッキされる。
同様に、シード層１１９を有する基板１１０の第２面１１０ｂ上に第２メッキレジスト５２を塗布しパターニングした後、メッキ工程を行って回路層１２６と第２接続パッド１２５とを形成する。

基板１１０は、樹脂絶縁層を含む。
基板１１０は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらにガラス繊維又は無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグが使用可能であり、さらに、熱硬化性樹脂及び／又は光硬化性樹脂などを含み得るが、これに限定されない。
また、シード層（１１８、１１９）は、回路基板分野における回路用導電性金属として使用されるものであれば制限なく適用可能であり、銅を使用することが一般的である。
図に示した実施形態によれば、基板１１０の両面に２つの回路層（１２２、１２６）を含むものとして示したが、これに限定されず、より多数の絶縁層と、より多くの回路パターンとを含むことができ、これも本発明の範囲に属する。

図３を参照すると、回路層１２２及び第１接続パッド１２１上にメッキ工程を行って第１導電層１３２を形成する。
この時、第１導電層１３２の上面は、第１メッキレジスト５１の上面より低く位置するようにメッキする。
第１導電層１３２は、ニッケル導電層を含む。
これによって、ニッケル導電層は、第１接続パッド１２１の上面に同一の幅を有するように形成され、第１接続パッド１２１の側面にはニッケル導電層が形成されない。

図４及び図５を参照すると、基板１１０から第１メッキレジスト５１を剥離（ｓｔｒｉｐ）し、シード層（１１８、１１９）をクイックエッチング（ｑｕｉｃｋ ｅｔｃｈｉｎｇ）して基板１１０から除去する。
これによって、基板１１０の第１面１１０ａ上には、回路層１２２と第１接続パッド１２１とが形成され、これらの回路層１２２及び第１接続パッド１２１の上面には、それぞれ第１導電層１３２が形成される。
そして、基板１１０の第２面１１０ｂ上には、回路層１２６と第２接続パッド１２５とが形成される。

図６を参照すると、回路層１２２を露出させながら第１接続パッド１２１を覆う第３メッキレジスト６１を塗布する。
つまり、第３メッキレジスト６１は、回路層１２２と重畳する開口部６１ａを有するようにパターニングして塗布する。
図７を参照すると、回路層１２２上に配置された第１導電層１３３をエッチングして除去する。
その後、第３メッキレジスト６１を剥離する。

図８を参照すると、基板１１０の第１面１１０ａ上に第１接続パッド１２１と重畳する第１開口部１４１ａを有する第１ソルダレジスト層１４１を形成する。
第１ソルダレジスト層１４１は、第１開口部１４１ａの内周面は、第１接続パッド１２１から離隔して位置するように形成する。
同様に、基板１１０の第２面１１０ｂ上に第２接続パッド１２５と重畳する第２開口部１４５ａを有する第２ソルダレジスト層１４５を形成する。

ソルダレジスト層（１４１、１４５）は、最外層回路を保護する保護層の機能をし、電気的絶縁のために形成する。
ソルダレジスト層（１４１、１４５）は、当業者においては公知のものにより、例えば、ソルダレジストインク、ソルダレジストフィルム、又はカプセル化剤などで構成されるが、特にこれに限定されるものではない。
その後、図１に示しているように、第１導電層１３２及び第１接続パッド１２１の表面にメッキ工程を行って第２導電層１３４を形成する。
第２導電層１３４は、第１接続パッド１２１と第１導電層１３２とを一体に囲むように形成する。
第２導電層１３４は、金（Ａｕ）導電層を含む。

図９は、本発明の他の実施形態による回路基板の概略構成を示す断面図である。
上記の図２～図８を参照して説明した製造方法において、図６及び図７に示した工程は、選択的に省略可能である。
つまり、基板１１０の第１面１１０ａ上に配置した回路層１２２の上面に形成された第１導電層１３３を除去せず、直ちに図８に示す工程を行う。
この時、図９に示しているように、回路層１２２は、上面に配置した第１導電層１３３を維持したまま、第１ソルダレジスト層１４１に覆われる。
その他の残りの構成は、図１に示した実施形態と同一であるので、重複した説明は省略する。

尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

５１、５２、６１ （第１、第２、第３）メッキレジスト
１０１、１０２ 回路基板
１１０ 基板
１１８、１１９ シード層
１２１ 第１接続パッド
１２２、１２６ 回路層
１２５ 第２接続パッド
１３２、１３３ 第１導電層
１３４ 第２導電層
１４１ 第１ソルダレジスト層
１４５ 第２ソルダレジスト層

Claims (19)

1. 互いに対向する第１面及び第２面を有する基板と、
   前記基板の前記第１面から、垂直な第１方向に突出し、互いに交差する上面及び側面を有する第１接続パッドと、
   前記第１接続パッドの前記上面に配置される第１導電層と、
   前記第１導電層の上面と前記第１接続パッドの前記側面に接触して配置される第２導電層と、を有することを特徴とする回路基板。
2. 前記第１導電層は、前記第１接続パッドの前記側面には配置されないことを特徴とする請求項１に記載の回路基板。
3. 前記第２導電層は、前記第１接続パッドと前記第１導電層とを一体に囲むように配置されることを特徴とする請求項１に記載の回路基板。
4. 前記基板の面に平行な第２方向に測定された所定の幅を基準とする時、前記第１導電層の幅は、前記第１接続パッドの幅と同一であることを特徴とする請求項１に記載の回路基板。
5. 前記基板の前記第１面上に配置される回路層と、
   前記基板の前記第１面の上から前記回路層を覆う第１ソルダレジスト層と、をさらに有し、
   前記第１ソルダレジスト層は、前記第１接続パッドと前記第１方向に重畳する第１開口部を含むことを特徴とする請求項１に記載の回路基板。
6. 前記第１開口部は、前記第１接続パッドの平面積よりも大きい平面積を有することを特徴とする請求項５に記載の回路基板。
7. 前記第１開口部の内周面は、前記第１接続パッドの前記側面に配置される第２導電層から離隔して配置されることを特徴とする請求項５に記載の回路基板。
8. 前記第１ソルダレジスト層の前記第１方向に沿った厚さは、前記第１接続パッドの前記第１方向に沿った厚さよりも厚いことを特徴とする請求項５に記載の回路基板。
9. 前記第１導電層は、前記回路層の上面にさらに配置されることを特徴とする請求項５に記載の回路基板。
10. 前記第１導電層は、ニッケル（Ｎｉ）導電層を含み、
    前記第２導電層は、金（Ａｕ）導電層を含むことを特徴とする請求項１に記載の回路基板。
11. 前記基板の前記第２面上に配置される第２接続パッドと、
    前記基板の前記第２面で、前記第２接続パッドと前記第１方向に重畳する第２開口部を有するように配置される第２ソルダレジスト層と、をさらに有することを特徴とする請求項１に記載の回路基板。
12. 前記第２開口部は、前記第２接続パッドの平面積よりも小さい平面積を有することを特徴とする請求項１１に記載の回路基板。
13. 前記基板は、複数の絶縁層を含み、
    前記複数の絶縁層は、それぞれ回路層を含むことを特徴とする請求項１１に記載の回路基板。
14. シード層を有する基板の第１面上に第１メッキレジストを塗布し、メッキ工程を行って回路層と第１接続パッドとを形成する段階と、
    前記回路層及び前記第１接続パッド上に、メッキ工程を行って第１導電層を形成する段階と、
    前記基板から前記第１メッキレジストを剥離する段階と、
    前記シード層をエッチングして前記基板から除去する段階と、
    前記基板の前記第１面上に前記第１接続パッドと重畳する開口部を有するソルダレジスト層を形成する段階と、
    前記第１導電層及び前記第１接続パッドの表面にメッキ工程を行って第２導電層を形成する段階と、を有することを特徴とする回路基板の製造方法。
15. 前記回路層を露出させながら前記第１接続パッドを覆う第２メッキレジストを塗布する段階と、
    前記回路層上に配置される前記第１導電層をエッチングして除去する段階と、をさらに有することを特徴とする請求項１４に記載の回路基板の製造方法。
16. 前記回路層と第１接続パッドとを形成する段階は、前記第１接続パッドの厚さが、前記第１メッキレジストの厚さよりも薄くメッキする段階を含むことを特徴とする請求項１４に記載の回路基板の製造方法。
17. 前記第１導電層を形成する段階は、前記第１導電層の上面が、前記第１メッキレジストの上面より低く位置するようにメッキする段階を含むことを特徴とする請求項１６に記載の回路基板の製造方法。
18. 前記ソルダレジスト層を形成する段階は、前記開口部の内周面が、前記第１接続パッドから離隔して配置されるように前記第１ソルダレジスト層を形成する段階を含むことを特徴とする請求項１４に記載の回路基板の製造方法。
19. 前記第２導電層を形成する段階は、前記第１接続パッドと前記第１導電層とを一体に囲むように前記第２導電層を形成する段階を含むことを特徴とする請求項１４に記載の回路基板の製造方法。
    

Images