JP2024083114A - 半導体基板およびその製造方法 - Google Patents

半導体基板およびその製造方法 Download PDF

Info

Publication number
JP2024083114A
JP2024083114A JP2022197452A JP2022197452A JP2024083114A JP 2024083114 A JP2024083114 A JP 2024083114A JP 2022197452 A JP2022197452 A JP 2022197452A JP 2022197452 A JP2022197452 A JP 2022197452A JP 2024083114 A JP2024083114 A JP 2024083114A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
semiconductor
semiconductor substrate
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022197452A
Other languages
English (en)
Inventor
孝介 三島
龍生 多田
一真 武内
克明 正木
剛 神川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2024083114A publication Critical patent/JP2024083114A/ja
Pending legal-status Critical Current

Links

Images

Abstract

Figure 2024083114000001
【課題】半導体デバイスの製造効率を高める。
【解決手段】半導体基板は、ベース基板を含み、第１方向に並ぶ第１シード領域および第１選択成長領域を有し、前記第１選択成長領域に第１凸体が設けられているテンプレート基板と、前記第１シード領域上および前記第１選択成長領域上に位置し、前記第１方向と直交する第２方向に伸びる長手形状を有し、前記第１凸体の外周面に接する括れ部を有する第１窒化物半導体部と、を備える。
【選択図】図１

Description

本開示は、半導体基板およびその製造方法に関する。
従来、ＧａＮ（窒化ガリウム）基板上に窒化物半導体の積層構造を形成した後、上記ＧａＮ基板および積層構造を劈開して分割することにより半導体素子を形成する手法が知られている。
特許文献１には、複数の劈開誘発部材を配列させたラインに沿った所定方向に、ＧａＮ基板および積層構造の劈開を誘発させることにより、劈開の歩留りを向上させる技術が開示されている。
国際公開第２００６／０４１１３４号
半導体デバイスの製造効率を高める。
本開示の一態様における半導体基板は、ベース基板を含み、第１方向に並ぶ第１シード領域および第１選択成長領域を有し、前記第１選択成長領域に第１凸体が設けられているテンプレート基板と、前記第１シード領域上および前記第１選択成長領域上に位置し、前記第１方向と直交する第２方向に伸びる長手形状を有し、前記第１凸体の外周面に接する括れ部を有する第１窒化物半導体部と、を備えている。
本開示の一態様における半導体基板の製造方法は、ベース基板を含み、第１方向に並ぶ第１シード領域および第１選択成長領域を有し、前記第１選択成長領域に第１凸体が設けられているテンプレート基板を準備する工程と、前記第１シード領域上から前記第１選択成長領域上に成長した、前記第１方向と直交する第２方向に伸びる長手形状を有する第１窒化物半導体部が前記第１凸体の外周面に接し、前記第１窒化物半導体部に前記外周面に接する括れ部が形成された後に前記第１窒化物半導体部の成長を止める工程と、を含む。
半導体デバイスの製造効率を高めることができる。
本開示の一実施形態における半導体基板の構成を概略的に示す平面図である。 図１に示すＩＩ－ＩＩ線の矢視断面図である。 図１に示すＩＩＩ－ＩＩＩ線の矢視断面図である。 図２の部分拡大図であって、第１窒化物半導体部にクラックが生じる前の、応力集中部を有する状態の半導体基板を示す図である。 別の一実施形態における半導体基板の構成を概略的に示す平面図である。 第１凸体の周辺を拡大して示す平面図であって、第１凸体の形状の一例を示す図である。 本開示の一実施形態における半導体基板の製造方法の一例を示すフローチャートである。 本開示の一実施形態における半導体基板の製造装置の一例を示すブロック図である。 実施例１における半導体基板の構成を概略的に示す平面図である。 図９に示すＸ－Ｘ線の矢視断面図である。 テンプレート基板の構成例を示す断面図である。 実施例１における半導体基板の第１凸体について示す拡大断面図である。 実施例１における半導体基板の第１凸体について示す拡大平面図である。 実施例１における半導体基板に含まれるテンプレート基板の製造方法を概略的に示す断面図である。 実施例１における半導体基板に含まれる窒化物半導体部の横方向成長の一例を示す断面図である。 実施例１における半導体デバイスの製造方法を示す平面図である。 実施例１における半導体デバイスの製造方法を示す断面図である。 実施例１で得られる半導体デバイスの構成を示す斜視図である。 実施例１で得られる半導体デバイスの別構成を示す斜視図である。 実施例２における半導体基板およびそれを用いた半導体デバイスの製造方法を示す平面図である 実施例２で得られる半導体デバイスの構成を示す斜視図である。 実施例２における半導体デバイスの構造例を示す斜視図である。 実施例３における、半導体基板に含まれるテンプレート基板の製造方法を示す断面図である。 実施例４における半導体基板の、クラックが形成された第１窒化物半導体部の応力状態について説明するための図である。 実施例４における半導体基板の、クラックが形成されていない第１窒化物半導体部の応力状態について説明するための図である。 図２５における符号２５０２で示す図の応力測定結果について、カラーバーのスケールを変更して示す画像である。
以下、本開示の実施の形態について図面を参照して説明する。但し、以下の記載は本開示の趣旨をよりよく理解させるためのものであり、特に指定のない限り、本開示を限定するものではない。本出願における各図面に記載した構成の形状および寸法（長さ、幅等）は、実際の形状および寸法を必ずしも反映させたものではなく、図面の明瞭化および簡略化のために適宜変更している。
〔半導体基板〕
図１は、本開示の一実施形態における半導体基板の構成を概略的に示す断面図である。図２は、本開示の一実施形態における半導体基板の構成を概略的に示す平面図である。図１では、図２に示すＩ－Ｉ線の矢視断面図を示している。図３は、図２に示すＩＩＩ－ＩＩＩ線の矢視断面図である。本開示における図２等のように、図示の平明化のために、平面図においても各部材にハッチングを付している場合がある。このことは以下に説明する他の図面においても同じである。
図１～図３に示すように、本開示の一実施形態における半導体基板１０は、テンプレート基板７および第１窒化物半導体部８Ｆを備えている。テンプレート基板７は、ベース基板ＢＳを含み、第１方向（Ｘ方向）に並ぶ第１シード領域４Ｆおよび第１選択成長領域６Ｆを有する。テンプレート基板７は、第１選択成長領域６Ｆに第１凸体２１Ｐが設けられている。第１窒化物半導体部８Ｆは、テンプレート基板７における第１シード領域４Ｆ上および第１選択成長領域６Ｆ上に位置しており、上記第１方向と直交する第２方向（Ｙ方向）に伸びる長手形状を有する。第１窒化物半導体部８Ｆは、第１凸体２１Ｐの外周面２１Ｓに接する括れ部ＣＰを有する。第１窒化物半導体部８Ｆは、窒化物半導体層（例えば、窒化物半導体結晶）であってよい。
テンプレート基板７は、ベース基板ＢＳ上に選択成長部（堆積抑制部）２０を有しており、この選択成長部２０によって第１窒化物半導体部８Ｆを選択的に成長させることができる。選択成長部２０は、第１薄部２１Ｔ、第１凸体２１Ｐおよび開口部Ｋを含む。
第１薄部２１Ｔは、窒化物半導体が堆積し難い材質により形成されており、第１窒化物半導体部８Ｆを横方向成長させる選択成長用マスクの機能を有する。また、第１凸体２１Ｐは、ベース基板ＢＳまたは第１薄部２１Ｔから上方に突出した凸形状を有しており、第１凸体２１Ｐの厚さ（高さ）は、第１窒化物半導体部８Ｆの厚さよりも大きくてよい。第１凸体２１Ｐは、窒化物半導体が堆積し難い材質により形成されている。
開口部Ｋは、上記第２方向（Ｙ方向）に伸びる長手形状を有していてよい。ベース基板ＢＳの上面における、開口部Ｋと重なる部分が第１シード領域４Ｆとなっていてよい。ベース基板ＢＳの上面における第１シード領域４Ｆ以外の部分の少なくとも一部の上方に、第１薄部２１Ｔおよび第１凸体２１Ｐが位置していてよい。
第１窒化物半導体部８Ｆは、第１シード領域４Ｆを起点にして、第１薄部２１Ｔ上を横方向成長する。そして、第１窒化物半導体部８Ｆは、第１凸体２１Ｐの外周面２１Ｓに触れる位置まで横方向成長すると、その後は、第１凸体２１Ｐの外周面２１Ｓに沿って成長する。これにより、第１窒化物半導体部８Ｆの少なくとも一部に括れ部ＣＰが形成されてよい。
第１凸体２１Ｐは、第１窒化物半導体部８Ｆに括れ部ＣＰを形成できる構造等を有していればよく、第１凸体２１Ｐの具体的な構造は特に限定されない。例えば、第１凸体２１Ｐは、中核となる核部および当該核部を覆う表層部を有していてよく、当該表層部が第１薄部２１Ｔと連続して（一体に）設けられていてよい。上記核部は、ベース基板ＢＳ上に形成可能であればよく、また、上記表層部によって覆われることによって第１凸体２１Ｐを形成可能な材質であればよい。上記核部の具体的な材質は限定されない。或いは、第１薄部２１Ｔ上に第１凸体２１Ｐが別体に設けられていてもよい。
第１凸体２１Ｐにおける外周面２１Ｓは、括れ部ＣＰと接する第１端面ＥＦを含む。第１窒化物半導体部８Ｆの括れ部ＣＰは、第１端面ＥＦの形状に沿うような形状であってよい。第１窒化物半導体部８Ｆは、第１方向（Ｘ方向）に伸びて括れ部ＣＰに至るクラックＣを含んでいてよい。
また、本実施形態の半導体基板１０では、選択成長部２０は、第１薄部２１Ｔおよび第１凸体２１Ｐのそれぞれに対応するように、開口部Ｋを挟んで第１方向（Ｘ方向）における反対側に位置する対設第１薄部２１ＴＡおよび対設第１凸体２１ＰＡを有していてよい。第１薄部２１Ｔおよび第１凸体２１Ｐにそれぞれ対応する対設第１薄部２１ＴＡおよび対設第１凸体２１ＰＡについて、繰り返して詳細に説明することは省略する。
第１窒化物半導体部８Ｆは、主材料（主成分）として窒化物半導体を含む。窒化物半導体は、例えば、ＡｌｘＧａyＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）と表すことができ、具体例として、ＧａＮ系半導体、ＡｌＮ（窒化アルミニウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、ＩｎＮ（窒化インジウム）を挙げることができる。ＧａＮ系半導体とは、ガリウム原子（Ｇａ）および窒素原子（Ｎ）を含む半導体であり、典型的な例として、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮを挙げることができる。
第１窒化物半導体部８Ｆは、ドープ型（例えば、ドナーを含むｎ型）であってよく、ノンドープ型であってもよい。半導体基板とは、窒化物半導体を含む基板という意味であり、ベース基板ＢＳが窒化物半導体以外の半導体（例えば、シリコン系半導体）または非半導体（例えば、絶縁体）を含んでいてもよい。
第１窒化物半導体部８Ｆは、第１シード領域４Ｆ（開口部Ｋにおいて露出したベース基板ＢＳの上面）を起点として、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成することができる。第１窒化物半導体部８Ｆは、例えば、ベース基板ＢＳとベース基板ＢＳ上のマスクパターン（後述）とを含むテンプレート基板７を用いてＥＬＯ法によって形成されてもよい。第１窒化物半導体部８Ｆは、成長抑制領域（例えば、ｃ軸方向の結晶成長を抑制する領域）と開口部Ｋに対応するシード領域とを有するテンプレート基板７を用いてＥＬＯ法によって形成されてよい。第１シード領域４Ｆは、第１窒化物半導体部８Ｆの成長の起点となる領域であればよく、テンプレート基板７は、例えば、第１シード領域４Ｆを有するとともに、ベース基板ＢＳの上面に第１選択成長領域６Ｆを有していてよく、この場合、第１薄部２１Ｔを有していなくてもよい。
図１およびその他の図において、窒化物半導体の＜１１－２０＞方向をＸ方向、窒化物半導体の＜１－１００＞方向をＹ方向、窒化物半導体の＜０００１＞方向をＺ方向（厚さ方向）とすることができる。上記第１方向は、第１窒化物半導体部８Ｆのｍ軸方向（＜１１－２０＞方向）であってよく、上記第２方向は、第１窒化物半導体部８Ｆのａ軸方向（＜１－１００＞方向）であってよい。Ｚ方向（厚さ方向）は、第１窒化物半導体部８Ｆのｃ軸方向（＜０００１＞方向）であってよい。本明細書における以下の説明でも同様にＸＹＺ方向を規定し、図中にＸＹＺ軸（矢印は方向の参照用）を適宜図示している。半導体基板１０では、ベース基板ＢＳから第１窒化物半導体部８Ｆへの向きを「上向き」とする。また、本明細書において、或る部材をＺ方向から視ること、換言すれば略平板上の部材（例えば半導体基板１０）における上面の法線方向と平行な視線で当該部材を視る（透視的な場合を含む）ことを「平面視」と呼ぶことがある。このことは、以下の説明においても同様であり、繰り返して説明することは省略する。
ＥＬＯ法では、ベース基板ＢＳまたはベース基板ＢＳに含まれる主基板（ここでは図示省略）として、窒化物半導体とは異なる格子定数を有する異種基板を用いることができる。異種基板を含むテンプレート基板７を用いて、第１窒化物半導体部８Ｆを横方向成長させることができる。異種基板としては、例えば、単結晶のシリコン（Ｓｉ）基板、サファイア（Ａｌ２Ｏ３）基板、シリコンカーバイド（ＳｉＣ、炭化シリコン）基板等を挙げることができる。
ここで、一般に、ＥＬＯ法に用いられる成長用基板の材質と、当該成長用基板上にＥＬＯ法により成長させた半導体層の材質とが互いに異なる場合、以下のような問題が生じ得る。すなわち、高温の温度条件下にて成長用基板上に半導体層を成膜して得られた半導体基板を室温に冷却すると、成長用基板と半導体層との熱膨張係数の相違に起因して上記半導体層に内部応力（圧縮応力または引張応力）が生じる。
例えば、サファイア基板上にＥＬＯ法によりＧａＮ層を成長させた半導体基板は、室温に冷却すると上方に向かって反りが発生した湾曲形状を有する。また、Ｓｉ基板またはＳｉＣ基板上にＥＬＯ法によりＧａＮ層を成長させた半導体基板は、室温に冷却すると下方に向かって反りが発生した湾曲形状を有する。半導体基板が湾曲することにより、半導体層に不要なひび割れが発生したり後工程においてリソグラフィ工程を行うことが困難になったりする。
本発明者らは、鋭意検討の結果、新たな知見を得た。この知見について、図４を参照して説明すれば以下のとおりである。
図４は、図２の部分拡大図であって、第１窒化物半導体部８ＦにクラックＣ（図２参照）が生じる前の状態を示す図である。図４では、第１窒化物半導体部８Ｆに生じる内部応力の応力方向を矢印にて模式的に示している。
ベース基板ＢＳが例えばシリコン基板を含む場合、以下のことが言える。すなわち、高温条件下で第１窒化物半導体部８Ｆを形成した半導体基板１０を室温に降温すると、第１窒化物半導体部８Ｆおよびベース基板ＢＳは温度の低下に伴って収縮する。第１窒化物半導体部８Ｆは、ベース基板ＢＳよりも収縮度合いが大きい。本実施形態における半導体基板１０では、第１凸体２１Ｐによって第１窒化物半導体部８Ｆに括れ部ＣＰが形成されており、この場合、図４に示すように、括れ部ＣＰの近傍に応力集中部ＳＰが生じる。
第１凸体２１Ｐにおける、平面視で第１方向の第１端面ＥＦ側の先端部を第１端部２１Ｘと称する。応力集中部ＳＰは、第１凸体２１Ｐと第１窒化物半導体部８Ｆとが接している部分に位置していてよく、第１端部２１Ｘの周辺部分に位置していてよい。第１窒化物半導体部８Ｆは、テンプレート基板７上において少なくとも一部が接合されて位置固定されている。そのため、窒化物半導体を含む第１窒化物半導体部８Ｆの収縮に応じて、シリコン基板を含むベース基板ＢＳから第１窒化物半導体部８Ｆに対して引張応力が生じ得る。
上記のような圧縮応力および引張応力によって、括れ部ＣＰにおける第１端部２１Ｘの近傍においてクラックＣが形成され易い。半導体基板１０は、第１窒化物半導体部８ＦにクラックＣを生じさせることによって、第１窒化物半導体部８Ｆに生じた内部応力を緩和させることができる。例えば、応力集中部ＳＰに内部応力を強く発生させることによれば、成膜後に室温へ降温させた際に第１窒化物半導体部８ＦにクラックＣが自発的に形成され、その結果、第１窒化物半導体部８Ｆの内部応力を緩和させることができる。
また、クラックＣが自発的に形成されない程度に、応力集中部ＳＰに内部応力を比較的弱く発生させることも可能であり、この場合、クラックＣが形成されていない状態で半導体基板１０を後工程に供することができる。そして、後工程における所望の時点（タイミング）にて外力を印加することによってクラックＣを容易に形成することができ、その結果、第１窒化物半導体部８Ｆの内部応力を緩和させることができる。
成膜後の室温への降温時に応力集中部ＳＰに発生する内部応力の強さは種々の方法により調整できる。例えば、第１窒化物半導体部８Ｆの厚さを薄くする、またはベース基板ＢＳの厚さを厚くすることによれば、応力集中部ＳＰに生じる内部応力を弱めることができる。また、第１凸体２１Ｐの形状および括れ部ＣＰの形状等によって、応力集中部ＳＰに生じる内部応力の強さを調整できるとともに、クラックＣが自発的に形成されるために要する内部応力の強さを変化させることができる。
第１端面ＥＦのうち括れ部ＣＰと接している部分を当接領域ＡＲ１と称する。平面視において、当接領域ＡＲ１の第１方向の長さＬ１は、第１端面ＥＦの第１方向の長さＬ２の１５％以上であってよく、これにより、括れ部ＣＰは、応力集中部ＳＰを効果的に形成し易い形状を有する。長さＬ１は、長さＬ２と同じ大きさであってもよく、第１窒化物半導体部８Ｆは、第１凸体２１Ｐの第１端面ＥＦと接する位置よりもさらにＸ方向に延びて形成されていてもよい。
第１凸体２１Ｐの第１端面ＥＦは、外周面２１Ｓのうち、第１端部２１Ｘを形成する面であって平面視において第１シード領域４Ｆ側を向いている（換言すれば平面視において面の法線が第１シード領域４Ｆを通る）面であってよい。第１凸体２１Ｐについて説明することは、対設第１凸体２１ＰＡについても同じであってよく、繰り返して説明することは省略する。但し、第１凸体２１Ｐおよび対設第１凸体２１ＰＡは、当接領域ＡＲ１の大きさ、すなわち長さＬ１が互いに異なっていてもよい。
本実施形態の半導体基板１０によれば、第１凸体２１Ｐを有することにより第１窒化物半導体部８Ｆに括れ部ＣＰを形成できる。括れ部ＣＰの近傍に位置する応力集中部ＳＰにおいてクラックＣが優先的に形成されることにより、第１窒化物半導体部８Ｆに意図しない不要な割れが生じる可能性を低減できるとともに、スリップラインが生じる可能性を低減できる。そして、第１窒化物半導体部８Ｆの内部応力を緩和させることにより、半導体基板１０の反りを低減し易くできる。さらには、クラックＣが自発形成されることによれば、半導体デバイスの製造工程を簡略化できる。また、クラックＣが自発形成しないように半導体基板１０を設計することもでき、この場合、後工程において、ブレーキング処理によってクラックＣを形成して応力緩和させる工程を適宜行うことができる。上記のような各種の効果から、半導体基板１０を用いることにより半導体デバイスの製造効率を高めることができる。
なお、応力集中部ＳＰに発生する内部応力およびクラックＣの形成による応力緩和について、ラマン分光法を用いた応力測定によって評価できることを本発明者らは確認している（後述の実施例４を参照）。
半導体デバイスの具体例として、発光体（ＬＥＤチップ、半導体レーザチップ等）、発光体がサブマウントされた発光素子、発光素子がパッケージングされた発光モジュール等を挙げることができる。半導体デバイスとしては、発光系の半導体デバイスに限定されず、例えば、受光素子（Photo diode）であってもよい。半導体基板１０を受光素子の製造に用いる場合も、発光系の半導体デバイスの製造に用いる場合と同様の効果を得ることができる。
〔別構成例〕
図５は、別の一実施形態における半導体基板１０の構成を概略的に示す平面図である。図５における符号５００１で示す図のように、半導体基板１０は、第１凸体２１Ｐを有する一方で対設第１凸体２１ＰＡを有していなくてもよく、この場合においても、第１窒化物半導体部８Ｆに括れ部ＣＰを有することによりクラックＣを形成し易くできる。
また、半導体基板１０は、第１凸体２１Ｐの外周面２１Ｓに接する第２窒化物半導体部８Ｓを備えていてよい（後述の実施例を参照）。第２窒化物半導体部８Ｓは、第１選択成長領域６Ｆ上に位置していてよく、図示を省略する他のシード領域を起点に、第１薄部２１Ｔ上を横方向成長して第１凸体２１Ｐに接していてよい。
第１凸体２１Ｐは、例えば、第１方向を長手方向とする形状であってよい。第１凸体２１Ｐは、外周面２１Ｓに第２窒化物半導体部８Ｓと接する第２端面ＥＳを含んでいてよい。第１凸体２１Ｐは、第１端面ＥＦおよび第２端面ＥＳの形状が対称であってよい。半導体基板１０は、第１窒化物半導体部８Ｆおよび第２窒化物半導体部８Ｓの両方に、第１凸体２１Ｐに至るクラックＣを有していてよい。
また、図５における符号５００２で示す図のように、半導体基板１０は、第１窒化物半導体部８Ｆに接する第１凸体２１Ｐと、第２窒化物半導体部８Ｓに接する第２凸体２２Ｐとを有していてもよい。この例では、第１凸体２１Ｐは、第２窒化物半導体部８Ｓに接していなくてよい。第２凸体２２Ｐは、第１凸体２１Ｐと同じく、括れ部ＣＰを有するように第２窒化物半導体部８Ｓの横方向成長を案内する形状の外周面２２Ｓを有している。第２凸体２２Ｐは、外周面２２Ｓに、第２窒化物半導体部８Ｓの括れ部ＣＰに接する第３端面ＥＴを含んでいてよい。
第１凸体２１Ｐおよび第２凸体２２Ｐの大きさを比較的小さくすることにより、例えば、第１窒化物半導体部８Ｆおよび第２窒化物半導体部８Ｓの成膜時における原料ガスの流れ（例えば流速）に対する影響を低減できる。また、第１凸体２１Ｐと第２凸体２２Ｐとの間に空隙を有することによっても、上記原料ガスの流れに対する影響を効果的に低減できる。そのため、第１窒化物半導体部８Ｆおよび第２窒化物半導体部８Ｓの結晶成長の均一性を高め易くできる。
半導体基板１０は、第１凸体２１Ｐおよび第２凸体２２Ｐが第１方向（Ｘ方向）に並んでいてもよく、図５における符号５００２で示す図のように、第１凸体２１Ｐおよび第２凸体２２Ｐの第２方向（Ｙ方向）における位置が互いに異なっていてもよい。これにより、上記原料ガスの流れに対する第１凸体２１Ｐおよび第２凸体２２Ｐの影響が低減し得る。その結果、第１窒化物半導体部８Ｆおよび第２窒化物半導体部８Ｓの結晶成長の均一性を高めることができる。
〔凸体の形状例〕
本開示の一実施形態における半導体基板１０の有する凸体の形状例について、図６を参照して説明すれば以下のとおりである。以下では第１凸体２１Ｐを例示して説明するが、以下に説明することは半導体基板１０が有する複数の凸体のそれぞれに適用され得る。また、半導体基板１０が有する複数の凸体のそれぞれが互いに異なる形状を有していてもよい。
図６は、第１凸体２１Ｐの周辺を拡大して示す平面図であり、第１凸体２１Ｐの形状の一例を示している。図６では、図示の平明化のために、平面視における第１凸体２１Ｐの形状を簡潔に記載している。但し、典型的には、第１凸体２１Ｐは、ＸＹ平面に平行な断面で切断した場合の断面積が上面から下面（例えば第１薄部２１Ｔとの接続面）にわたって拡大するような形状であり得る。換言すれば、第１凸体２１Ｐの外周面２２Ｓは厚さ方向において傾斜した形状で有り得る。このことは、後述の実施例において説明する、半導体基板１０の製造方法を参照して容易に理解できる。第１凸体２１Ｐとしては、応力集中部ＳＰに関連する括れ部ＣＰを生じさせるような外周面２１Ｓの形状が重要であり得る。図６は、第１凸体２１Ｐの形状の一例について説明するための模式図であって、平面視における第１凸体２１Ｐの全体的な外観形状は、図６に示す例に限定されないことは勿論である。
図６における符号６００１で示す図のように、一例の第１凸体２１Ｐは、平面視において四角形状を有していてよい。また、図６における符号６００２で示す図のように、一例の第１凸体２１Ｐは、平面視において三角形状を有していてよい。第１凸体２１Ｐは、平面視において５つ以上の角を有する多角形状を有していてもよい。第１凸体２１Ｐは、角をなす２つの面によって第１端面ＥＦが構成されていてよく、この場合、応力集中部ＳＰに発生する内部応力を高め易くできる。
また、図６における符号６００３で示す図のように、一例の第１凸体２１Ｐは、平面視において楕円形状を有していてよい。第１凸体２１Ｐは、平面視において円形状を有していてもよい。また、図６における符号６００４で示す図のように、一例の第１凸体２１Ｐは、平面視において砲弾形状を有していてもよい。図６における符号６００５で示す図のように、一例の第１凸体２１Ｐは、平面視において角丸三角形状を有していてよく、これに限定されず、角丸多角形状を有していてもよい。第１凸体２１Ｐは、湾曲面によって第１端面ＥＦが構成されていてよく、この場合、応力集中部ＳＰに発生する内部応力を比較的低減し易くできる。
〔半導体基板の製造〕
図７は、本開示の一実施形態における半導体基板１０の製造方法の一例を示すフローチャートである。図７に示すように、半導体基板１０の製造方法は、ベース基板ＢＳを含み、第１方向に並ぶ第１シード領域４Ｆおよび第１選択成長領域６Ｆを有し、第１選択成長領域６Ｆに第１凸体２１Ｐが設けられているテンプレート基板７を準備する工程（Ｓ１０）を含む。そして、半導体基板１０の製造方法は、第１シード領域４Ｆ上から第１選択成長領域６Ｆ上に成長した、前記第１方向と直交する第２方向に伸びる長手形状を有する第１窒化物半導体部８Ｆが第１凸体２１Ｐの外周面２１Ｓに接し、第１窒化物半導体部８Ｆに外周面２１Ｓに接する括れ部ＣＰが形成された後に第１窒化物半導体部８Ｆの成長を止める工程（Ｓ２０）を含む。括れ部ＣＰに応力集中部ＳＰが生じることから、応力集中部ＳＰにおいてクラックＣを形成し易くできる。このような半導体基板１０を用いて半導体デバイスを製造することによれば、半導体デバイスの製造効率を高めることができる。
そして、一実施形態における半導体基板１０の製造方法では、第１窒化物半導体部８Ｆの成長を止めた後、第１窒化物半導体部８Ｆに、前記第１方向に伸び、括れ部ＣＰに至るクラックＣが自然形成されてよい。括れ部ＣＰに生じた応力集中部ＳＰによってクラックＣが自然形成されることによれば、クラックＣを形成する工程を別途行うことが不要となる。
一実施形態における半導体基板１０の製造方法では、第１窒化物半導体部８Ｆの成長を止めた後、第１窒化物半導体部８Ｆに外部応力を加えることにより、第１窒化物半導体部８Ｆに、前記第１方向に伸び、括れ部ＣＰに至るクラックＣを形成してよい。クラックＣが自然形成しない程度に内部応力が集中した応力集中部ＳＰを有する状態の半導体基板１０とした後、適切な時点にて例えばブレーキング工程を行ってクラックＣを生じさせることができる。一般に、ブレーキングによって、チッピングが発生したり発塵が発生したりする可能性がある。後工程における適切な時点にてブレーキング工程を行うことによれば、チッピングまたは発塵が発生した場合に、半導体基板１０に及ぼす影響を限定的にすることができる。
図８は、本開示の一実施形態における半導体基板１０の製造装置の一例を示すブロック図である。図８に示す半導体基板１０の製造装置５０は、上記Ｓ１０の工程を行う装置Ａ１０と、上記Ｓ２０の工程を行う装置Ａ２０と、装置Ａ１０および装置Ａ２０を制御する装置Ａ５０と、を備える。
装置Ａ１０および装置Ａ２０はＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）装置等の処理装置（成膜装置）を含んでいてよい。装置Ａ５０がプロセッサおよびメモリを含んでいてもよい。装置Ａ５０は、例えば、内蔵メモリ、通信可能な通信装置、またはアクセス可能なネットワーク上に格納されたプログラムを実行することで装置Ａ１０および装置Ａ２０を制御する構成でもよく、このプログラムおよびこのプログラムが格納された記録媒体等も本実施形態に含まれる。
〔実施例１〕
（全体構成）
図９は、実施例１における半導体基板１０の構成を概略的に示す平面図である。図１０は、図９に示すＸ－Ｘ線の矢視断面図である。
図９および図１０に示すように、実施例１における半導体基板１０は、テンプレート基板７、第１窒化物半導体部８Ｆおよび第２窒化物半導体部８Ｓを備えている。テンプレート基板７は、ベース基板ＢＳと、ベース基板ＢＳ上に位置するマスクパターン６とを有する。マスクパターン６は、第１シード領域４Ｆに対応する第１開口部Ｋ１と第１選択成長領域６Ｆに対応する第１マスク部５Ｆとを含む。また、テンプレート基板７は、ベース基板ＢＳ上に、上方に突出する形状を有する複数の突出核部（核部）ＣＲを有する。第１凸体２１Ｐは、突出核部ＣＲと、突出核部ＣＲの表面を覆う第１マスク部５Ｆとを有していてよい。突出核部ＣＲおよびマスクパターン６は、前述の実施形態における選択成長部２０に対応する。
テンプレート基板７は、第２シード領域４Ｓを有し、第１シード領域４Ｆおよび第２シード領域４Ｓの間に第１選択成長領域６Ｆが位置していてよい。第２窒化物半導体部８Ｓは、第２シード領域４Ｓ上および第１選択成長領域６Ｆ上に位置し、第１凸体２１Ｐの外周面２１Ｓに接していてよい。第１凸体２１Ｐの外周面２１Ｓが第１マスク部５Ｆの表面によって形成されていてよく、第１マスク部５Ｆの表面が第１選択成長領域６Ｆとなっていてよい。
テンプレート基板７は、第２凸体２２Ｐが設けられた第２選択成長領域６Ｓを有し、第１選択成長領域６Ｆおよび第２選択成長領域６Ｓの間に第２シード領域４Ｓが位置していてよい。テンプレート基板７は、第１凸体２１Ｐおよび第２凸体２２Ｐが第１方向（Ｘ方向）に並んでいてよい。マスクパターン６は、第２シード領域４Ｓに対応する第２開口部Ｋ２と、第２選択成長領域６Ｓに対応する第２マスク部５Ｓとを含んでいてよい。第２凸体２２Ｐは、突出核部ＣＲと、突出核部ＣＲの表面を覆う第２マスク部５Ｓとを有していてよい。第２凸体２２Ｐの外周面２２Ｓが第２マスク部５Ｓの表面によって形成されていてよく、第２マスク部５Ｓの表面が第２選択成長領域６Ｓとなっていてよい。
半導体基板１０は、第１方向における第１凸体２１Ｐおよび第２凸体２２Ｐのピッチ（間隔）が、第１シード領域４Ｆおよび第２シード領域４Ｓのピッチと等しくなっていてよい。第１凸体２１Ｐおよび第２凸体２２Ｐのピッチとは、第２方向（Ｙ方向）に直交する断面視における、第１凸体２１Ｐの中心と第１凸体２１Ｐの中心との距離であってよい。
テンプレート基板７には、第１凸体２１Ｐおよび第２凸体２２Ｐを含む凸体群ＰＧが、前記第１方向に一定のピッチで並んで配置されていてよい。半導体基板１０では、第１選択成長領域６Ｆに第３凸体２３Ｐが設けられていてよく、第１凸体２１Ｐおよび第３凸体２３Ｐが、前記第２方向に並んで配置されていてよい。
以下では、第１および第２開口部Ｋ１・Ｋ２を含む、マスクパターン６の開口部の総称を開口部Ｋとし、第１および第２窒化物半導体部８Ｆ・８Ｓを含む、窒化物半導体部の総称を窒化物半導体部８とする。また、第１および第２シード領域４Ｆ・４Ｓを含む、シード領域の総称をシード領域Ｊとし、第１および第２マスク部５Ｆ・５Ｓを含む、マスク部の総称をマスク部５とする。マスクパターン６がマスク層であってよく、窒化物半導体部８が窒化物半導体層であってもよい。
（テンプレート基板）
テンプレート基板７におけるマスクパターン６は、ベース基板ＢＳの上方において、複数の開口部Ｋおよびマスク部５を有している。開口部Ｋは、第１方向（Ｘ方向）を幅方向、第２方向（Ｙ方向）を長手方向とする長手形状であってよい。マスク部５は、平面視において、第１方向（Ｘ方向）を幅方向、第２方向（Ｙ方向）を長手方向とする長手形状であってよい。テンプレート基板７は、複数の突出核部ＣＲの配置に対応して、複数の突出核部ＣＲをマスク部５が覆うことにより形成される凸体群ＰＧを有していてよい。
図１１は、テンプレート基板７の構成例を示す断面図である。図１１では、テンプレート基板７における開口部Ｋの周辺を示している。図１１では図示を省略する突出核部ＣＲは、テンプレート基板７の基本構成に関わらず、主基板１上、ベース基板ＢＳ上、またはマスク部５上に位置することができる。
図１１に示すように、テンプレート基板７は、主基板１上に、シード部３およびマスクパターン６がこの順に形成された構成でもよいし、主基板１上に、複層の下地部４（バッファ部２およびシード部３を含む）およびマスクパターン６がこの順に形成された構成でもよい。シード部３が、平面視でマスクパターン６の開口部Ｋと重なるように局所的に（例えば、ストライプ状に）形成されていてもよい。シード部３が６００℃以下の低温で形成された窒化物半導体を含んでいてもよい。こうすれば、シード部３の応力に起因する半導体基板１０（テンプレート基板７および窒化物半導体部８）の反りを低減することができる。
シード部３は、窒化物半導体部８の成長起点であり、シード領域Ｊとして機能することができる。シード領域Ｊは、平面視において開口部Ｋと重なっていてよく、第２方向（Ｙ方向）を長手方向とする形状であってよい。シード部３は、窒化物半導体部８と接合する。シード部３には、ＧａＮ系半導体、窒化アルミニウム（ＡｌＮ）、炭化シリコン（ＳｉＣ）、ＡｌＳｃＮ、グラフェン等を用いることができる。シード部３は、少なくともＡｌおよびＮを含む材料により形成されていてもよい。シード部３の材料は、アルミニウムを含む窒化物半導体であってよい。シード部３に用いる炭化シリコンは、六方晶系の６Ｈ－ＳｉＣ、４Ｈ－ＳｉＣであってよい。
例えば、主基板１にシリコン基板を用い、シード部３にＧａＮ系半導体を用いた場合、両者（主基板とシード部）が溶融し合うため、例えば、ＡｌＮ層およびＳｉＣ（炭化シリコン）層の少なくとも一方を含むバッファ部２を設けることで、溶融が低減される。シード部３と溶融し合わない主基板１を用いた場合には、バッファ部２を設けない構成も可能である。また、主基板１との反応性の小さいシード部３を用いる場合に、バッファ部２を設けない構成とすることも可能である。
バッファ部２には、例えば、Ａｌを含むＧａＮ系半導体、窒化アルミニウム（ＡｌＮ）、および炭化シリコン（ＳｉＣ）を用いることができる。バッファ部２に用いる炭化シリコンは、六方晶系（６Ｈ－ＳｉＣ、４Ｈ－ＳｉＣ）でも立方晶系（４Ｃ－ＳｉＣ）でもよい。バッファ部２が歪緩和層を含んでいてもよい。歪緩和層としては、例えば、ＡｌＧａＮの超格子構造、ＡｌＧａＮのＡｌ組成を段階的に変化させるグレーテッド構造等が挙げられる。歪緩和層を含む場合、ＥＬＯ半導体層８の長手方向の応力が緩和され得る。
シード部３をスパッタ装置（ＰＳＤ：pulse sputter deposition，ＰＬＤ: pulse laser deposition、等）を用いて成膜することもできる。スパッタ装置を用いると、低温成膜および大面積成膜が可能である、コストダウンを図ることができる、等のメリットがある。図１１に示すように、テンプレート基板７は、主基板１（例えば、ＳｉＣバルク結晶基板）上にマスクパターン６が形成された構成でもよい。
一例では、ベース基板ＢＳは、シリコン基板または炭化シリコン基板を含み、窒化物半導体部８はＧａＮ系半導体を含んでいてよい。ベース基板ＢＳは、少なくとも主基板１を含んでいてよく、主基板１と、主基板１上に位置するシード部３とを含んでいてよい。
主基板１は、窒化物半導体でない材料を主成分とする基板であってよい。主基板１は、１０００℃での熱膨張係数が窒化物半導体部８よりも小さくてよい。主基板１には、ＧａＮ系半導体と異なる格子定数を有する異種基板を用いることができる。異種基板としては、単結晶のシリコン（Ｓｉ）基板、サファイア（Ａｌ２Ｏ３）基板、シリコンカーバイド（ＳｉＣ）基板等を挙げることができる。主基板１の面方位は、例えば、シリコン基板の（１１１）面、サファイア基板の（０００１）面、ＳｉＣ基板の６Ｈ－ＳｉＣ（０００１）面である。これらは例示であって、主基板１は、窒化物半導体部８をＥＬＯ法で成長させることができる材質および面方位であればよい。主基板１に、ＳｉＣ（バルク結晶）基板またはＡｌＮ（バルク結晶）基板を用いることもできる。「バルク結晶」とは、多結晶であることを意味する。
マスク部５は、窒化物半導体部８を横方向成長させる選択成長用マスクであってよい。マスク部５として、例えば、シリコン酸化膜（ＳｉＯｘ）、窒化チタン膜（ＴｉＮ等）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮ）、および高融点（例えば１０００度以上）をもつ金属膜（例えば、プラチナ、ロジウム、イリジウム、ルテニウム、オスミウム、タングステン、モリブデン等の膜）のいずれか１つを含む単層膜、またはこれらの少なくとも２つを含む積層膜を用いることができる。
開口部Ｋは、幅方向が、例えば窒化物半導体結晶である窒化物半導体部８のａ軸方向（＜１１－２０＞方向）であり、長手方向がｍ軸方向であってもよい。マスクパターン６では、複数の開口部Ｋが、窒化物半導体部８のａ軸方向（Ｘ方向）に並んでいてもよい。開口部Ｋはテーパ形状（下方に向けて幅が狭くなる形状）でもよい。
図１２は、実施例１における半導体基板１０の第１凸体２１Ｐについて示す拡大断面図である。図１３は、実施例１における半導体基板１０の第１凸体２１Ｐについて示す拡大平面図である。ここでは第１凸体２１Ｐを例示して説明するが、以下に説明することは、凸体群ＰＧに含まれる他の凸体についても同じである。
図１２および図１３に示すように、第１凸体２１Ｐは、突出核部ＣＲと、突出核部ＣＲの表面を覆う第１マスク部５Ｆとを有していてよく、この場合、第１マスク部５Ｆ（マスク部５）および第１凸体２１Ｐの表面が同一材料で構成される。
第１凸体２１Ｐは、第１方向（Ｘ方向）を長手方向とする形状であってよい。第１凸体２１Ｐの外周面２１Ｓは、第１窒化物半導体部８Ｆに接する第１端面ＥＦと、第２窒化物半導体部８Ｓに接する第２端面ＥＳとを含み、第１端面ＥＦおよび第２端面ＥＳの形状が対称であってよい。
第１凸体２１Ｐは、第１方向における第１端面ＥＦ側の先端部である第１端部２１Ｘと、第１方向における第２端面ＥＳ側の先端部である第２端部２１Ｙとを有していてよい。第１端部２１Ｘおよび第２端部２１Ｙの表面は湾曲面であってよい。第１端面ＥＦおよび第２端面ＥＳは、湾曲面および平面を有していてよい。
第１窒化物半導体部８Ｆの括れ部ＣＰと第２窒化物半導体部８Ｓの括れ部ＣＰとは、互いに対称な形状でなくてもよい。括れ部ＣＰは、様々な影響によって形状が変化し得る。第１窒化物半導体部８Ｆおよび第２窒化物半導体部８Ｓはそれぞれ、第１方向（Ｘ方向）に伸びて括れ部ＣＰに至るクラックＣを有していてよい。
突出核部ＣＲは、第１凸体２１Ｐを形成可能であればよく、具体的な材質は特に限定されない。第１凸体２１Ｐは、窒化物半導体部８の成膜温度（例えば１２００℃程度）における耐熱性が求められる。マスク部５および突出核部ＣＲが後工程において除去し易い材質によって形成されている場合、窒化物半導体部８を形成した後の工程において、第１凸体２１Ｐを除去し易くできる。突出核部ＣＲは、ＴＥＯＳ（Ｓｉ（ＯＣ２Ｈ５）４）を原料に形成された二酸化ケイ素（ＳｉＯ２）膜（以下、「ＴＥＯＳ膜」と称する）であってよい。突出核部ＣＲの表面を覆うマスク部５と突出核部ＣＲとは互いに同種の材質を有していてもよく、互いに異なる材質を有していてもよい。例えばマスク部５がシリコン窒化膜を含み、突出核部ＣＲがＴＥＯＳ膜を含んでいてよい。また、マスク部５と突出核部ＣＲとは互いに同種の材質でありながら互いに異なる原料により形成されていてよく、例えばマスク部５がスパッタ法により形成されたシリコン酸化膜等であり、突出核部ＣＲがＴＥＯＳ膜であってもよい。
第１凸体２１Ｐは、酸化物および窒化物の少なくとも一方を含んでいてよい。第１凸体２１ＰはＴＥＯＳ膜を含んでいてよい。上記の例に限定されず、第１凸体２１Ｐは、突出核部ＣＲの少なくとも一部が露出していてもよく、この場合、窒化物半導体が堆積し難い材質により突出核部ＣＲが形成されていてよい。また、突出核部ＣＲがマスク部５に覆われておらず、突出核部ＣＲが第１凸体２１Ｐとなっていてもよい。この場合、突出核部ＣＲは、窒化物半導体部８との固着等が生じ難い材料によって形成されていてよい。
第１凸体２１Ｐにおける突出核部ＣＲの厚さＨ２は、窒化物半導体部８の厚さＨ１よりも大きくてよい。ここで、第１窒化物半導体部８Ｆおよび第２窒化物半導体部８Ｓの厚さが異なる場合、第１窒化物半導体部８Ｆおよび第２窒化物半導体部８Ｓのうち大きい方の厚さを窒化物半導体部８の厚さＨ１とする。また、第１凸体２１Ｐの厚さＨ３は、窒化物半導体部８の厚さＨ１よりも大きくてよい。これにより、第１凸体２１Ｐの上面に窒化物半導体部８が乗り上げるように成長する可能性を効果的に低減できる。そのため、括れ部ＣＰを形成し易くできる。第１凸体２１Ｐの厚さＨ３は、突出核部ＣＲの厚さＨ２にマスク部５の厚さを加算した大きさで有り得る。
（窒化物半導体部）
窒化物半導体部８は、開口部Ｋによってベース基板ＢＳが露出した部分（第１シード領域４Ｆ、第２シード領域４Ｓ）を起点として、ＥＬＯ法によって形成することができる。ＥＬＯ法には、有機金属気相成長、ハイドライド気相成長、分子線気相成長等の気相成長を適用することができる。
本実施例のＥＬＯ法では、マスク部５上を互いに逆方向（ａ軸方向）に成長する結晶同士が会合する前に成長を止めることで、ストライプ状の複数の窒化物半導体部８を形成することができる。隣り合う窒化物半導体部８のギャップＧの下方にはマスク部５が位置していてよい。
窒化物半導体部８（８Ｆ・８Ｓ）のうち、シード領域Ｊの上方に位置する部分は、貫通転位が多い転位継承部ＨＤとなり、第１選択成長領域６Ｆの上方に位置する部分（マスク部５上のウイング部）は、転位継承部ＨＤと比較して貫通転位密度が小さい低欠陥部ＳＤとすることができる。転位継承部ＨＤおよび低欠陥部ＳＤについては後述する。
（テンプレート基板の製造）
図１４は、実施例１における半導体基板１０に含まれるテンプレート基板７の製造方法を概略的に示す断面図である。実施例１のテンプレート基板７の製造方法では、図１４に示すように、先ずベース基板ＢＳを準備する。次いで、ベース基板ＢＳ上に突出核部ＣＲをパターン形成する。突出核部ＣＲを形成する方法は特に限定されない。例えば、ベース基板ＢＳ上の全面にＴＥＯＳを原料とするＳｉＯ２膜を形成した後、ドライエッチングによってＳｉＯ２膜の一部を除去することにより突出核部ＣＲを形成できる。或いは、ウェットエッチングによってＳｉＯ２膜の一部を除去して突出核部ＣＲを形成してもよい。
次いで、ベース基板ＢＳおよび突出核部ＣＲ上に、例えば、スパッタ法を用いてマスク部５を形成する。レジストを塗布した後、フォトリソグラフィ法を用いてレジストをパターニングし、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）等のウェットエッチャントによってマスク部５の一部を除去することによって、複数の開口部Ｋを形成する。これにより、凸体群ＰＧおよびマスクパターン６を有するテンプレート基板７を形成できる。
（テンプレート基板の具体例）
主基板１および下地部４を有するベース基板ＢＳを用いた。主基板１には、（１１１）面を有するシリコン基板を用い、下地部４のバッファ部２は、ＡｌＮ層（例えば、３０ｎｍ）とした。下地部４のシード部３は、第１層であるＡｌ０．６Ｇａ０．４Ｎ層（例えば、厚さ２．４μｍ）と、第２層であるＧａＮ層（例えば、厚さ１．９μｍ）とがこの順に形成されたグレーデット層とした。
突出核部ＣＲにはＴＥＯＳ膜（例えば、厚さ１０μｍ）を用いた。ＴＥＯＳ膜の第１方向（長手方向）における長さは、例えば２１μｍであり、第２方向（短手方向）における長さは、例えば８μｍである。
マスクパターン６には、窒化シリコン膜（ＳｉＮ）を用いた。窒化シリコン膜の厚みは例えば１００ｎｍである。窒化シリコン膜の成膜には、プラズマ化学気相成長（ＣＶＤ）法を用いた。マスク部５の幅は例えば５０μｍ、開口部Ｋの幅は例えば５μｍである。
（窒化物半導体部の成膜）
図１５は、実施例１における半導体基板１０に含まれる窒化物半導体部８の横方向成長の一例を示す断面図である。図１５に示すように、ＥＬＯ法では、例えば前述のテンプレート基板７を用いて、まず、平面視において開口部Ｋと重なるシード領域Ｊにイニシャル成長層ＳＬを形成する。その後、イニシャル成長層ＳＬから窒化物半導体部８を横方向成長させることができる。イニシャル成長層ＳＬは、窒化物半導体部８の横方向成長の起点である。ＥＬＯ成膜条件を適宜制御することによって、窒化物半導体部８をＺ方向（ｃ軸方向）に成長させたり、Ｘ方向（ａ軸方向）に成長させたりする制御が可能である。
ここでは、ＥＬＯ成膜条件を以下のように制御してよい。すなわち、イニシャル成長層ＳＬのエッジが、マスク部５の上面に乗りあがる直前（マスク部５の側面上端に接している段階）、またはマスク部５の上面に乗り上がった直後のタイミングでイニシャル成長層ＳＬの成膜を止める。換言すれば、上記タイミングで、ＥＬＯ成膜条件を、ｃ軸方向成膜条件からａ軸方向成膜条件に切り替える。こうすれば、イニシャル成長層ＳＬがマスク部５からわずかに突出している状態から横方向成膜を行なうため、窒化物半導体部８の厚み方向への成長に材料が消費され難くなり、窒化物半導体部８を高速で横方向成長させることができる。イニシャル成長層ＳＬは、例えば、２．０μｍ以上３．０μｍ以下の厚さに形成すればよい。
実施例１では、窒化物半導体部８をｎ型ＧａＮ層とし、ＭＯＣＶＤ装置を用いてテンプレート基板７上に、ＳｉドープのＧａＮ（窒化ガリウム）のＥＬＯ成膜を行った。ＥＬＯ成膜条件の一例として、基板温度：１１２０℃、成長圧力：５０ｋＰａ、ＴＭＧ（トリメチルガリウム）：２２ｓｃｃｍ、ＮＨ３：１５ｓｌｍ、Ｖ／ＩＩＩ＝６０００（ＩＩＩ族原料の供給量に対する、Ｖ族原料の供給量の比）を採用することができる。
そして、マスク部５上において横方向成長する第１窒化物半導体部８Ｆが第１凸体２１Ｐの外周面２１Ｓに接し、第１窒化物半導体部８Ｆに外周面２１Ｓに接する括れ部ＣＰが形成された後に、第１窒化物半導体部８Ｆの成長を停止させた。
第１窒化物半導体部８Ｆは、開口部Ｋ上に位置する転位継承部ＨＤと、マスク部５上に位置する低欠陥部ＳＤとを有していてよい。低欠陥部ＳＤは、転位継承部ＨＤよりも、厚み方向（Ｚ方向）に伸びた貫通転位の密度（貫通転位密度）が小さくてよい。窒化物半導体部８よりも上層に活性部（例えば、電子と正孔が結合する領域）を含む場合、、活性部を平面視で低欠陥部ＳＤと重なる位置に設けることができる。
第１窒化物半導体部８Ｆでは、イニシャル成長層ＳＬから横方向成長することにより、低欠陥部ＳＤ内部の非貫通転位を多くすることができる。そして、低欠陥部ＳＤ表面における貫通転位密度を低減することができる。また、低欠陥部ＳＤ内部における不純物濃度（例えば、シリコン、酸素）の分布を制御することができる。貫通転位は、窒化物半導体部８の表面（ｃ面）または表面に平行な断面について、例えばＣＬ（Cathode Luminescence）測定を行うことにより観察可能である。非貫通転位は、厚み方向に平行な面による断面においてＣＬ測定される転位であり、主には基底面（ｃ面）転位である。
低欠陥部ＳＤは、貫通転位密度が転位継承部ＨＤの１／５以下であってよい。低欠陥部ＳＤは、貫通転位密度が５×１０６／ｃｍ２以下であってもよい。
第１窒化物半導体部８Ｆは、例えば、括れ部ＣＰ以外の部分において、横幅が５３μｍ、層厚が５μｍであった。低欠陥部ＳＤの幅（Ｘ方向のサイズ）は２４μｍであった。第１窒化物半導体部８Ｆのアスペクト比は、５３μｍ／５μｍ＝１０．６となり、高いアスペクト比を有する。
第１窒化物半導体部８Ｆは、括れ部ＣＰを有する。そのため、ＭＯＣＶＤ装置を用いてＥＬＯ成膜を行った後、室温に冷却すると、応力集中部ＳＰの部分において、第１方向に伸びるクラックＣが自発的に形成されてよい（図４参照）。
（デバイス構造の形成）
図１６は、実施例１における半導体デバイスの製造方法を示す平面図である。図１７は、実施例１における半導体デバイスの製造方法を示す断面図である。図１６の末尾の図は、支持基板ＳＫを透視した平面図を示している。
図１６および図１７に示すように、半導体基板１０におけるマスク部５および突出核部ＣＲをウェットエッチング等により除去する。そして、複数のトレンチＴＲを形成して窒化物半導体部８を複数のベース半導体部８Ｂに分割する。窒化物半導体部８に形成される複数のトレンチＴＲの少なくとも１つによって、ベース半導体部８Ｂとシード領域Ｊ（開口部Ｋから露出する部分）との結合部が除去されてもよい。この場合、島状とされた複数のベース半導体部８Ｂがテンプレート基板７上で離散しないように、複数のトレンチＴＲを形成した後にアンカー膜ＡＦを形成してよい。
その後、各ベース半導体部８Ｂの上方に、活性部を含む化合物半導体部９を島状に形成することができる。そして、ベース半導体部８Ｂおよび化合物半導体部９を含む素子部（デバイス積層体）ＤＳを形成することができる。
化合物半導体部９は、例えばＭＯＣＶＤ法で形成することができる。化合物半導体部９は、例えば、ｎ－ＧａＮ層と、活性部であるＭＱＷ（Multi-Quantum Well）と、ｐ－ＡｌＧａＮ層およびｐ－ＧａＮ層と、の積層構造であってよい。ベース半導体部８Ｂはベース半導体層であってよく、化合物半導体部９は化合物半導体層であってよい。
アンカー膜ＡＦは、ベース半導体部８Ｂの側面およびマスク部５に接し、ベース半導体部８Ｂをテンプレート基板７に繋ぎ止める。アンカー膜ＡＦとしては、酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸窒化シリコン膜、酸化アルミニウム－シリコン膜、酸窒化アルミニウム膜、酸化ジルコニウム膜、酸化チタニウム膜、酸化タンタル膜などの誘電体膜等を用いることができる。
化合物半導体部９は、窒化物半導体（例えば、ＧａＮ系半導体）を含んでいてよい。アンカー膜ＡＦに、酸化シリコン膜、窒化シリコン膜、酸化アルミニウム-シリコン膜、酸窒化シリコン膜、もしくは窒化チタン膜等を用いることで、化合物半導体部９の窒化物半導体はアンカー膜ＡＦ上に成長しないため、化合物半導体部９を島状に形成することができる。素子部ＤＳの転写時においては、アンカー膜ＡＦの少なくとも一部がテンプレート基板７に残留してもよいし、素子部ＤＳに付随してもよい。アンカー膜ＡＦは、導電性の小さい材料を用いることにより、最終的に半導体デバイスに残留したとしても電気的リーク等を引き起こすおそれはない。
例えば、レジストマスクを用いて、トレンチＴＲをドライエッチングで形成し、アンカー膜ＡＦを全面にスパッタやＥＢ（Electron Beem Deposition）法で成膜し、その後にレジストマスクを除去することでアンカー膜ＡＦの不要部分をリフトオフすることができる。
アノードである第１電極Ｅ１は、平面視で低欠陥部ＳＤと重なり、かつ化合物半導体部９と接するように形成してもよい。ベース半導体部８Ｂの窒化物半導体がｎ型である場合、カソードである第２電極Ｅ２は、ベース半導体部８Ｂと接するように形成することができる。
第１電極Ｅ１（アノード）および第２電極Ｅ２（カソード）については、Ａｌ、Ａｇ、Ｃｒ、Ｐｄ、Ｐｔ、Ａｕ、Ｎｉ、Ｔｉ、Ｖ、Ｗ、Ｃｕ、Ｚｎ、ＳｎおよびＩｎの少なくとも１つを含む、単層構造または複層構造であってもよく、合金層を含んでいてもよい。第１および第２電極Ｅ１・Ｅ２の少なくとも一方を、透光性導電膜（ＩＴＯ（Indium Tin Oxide）等）と、光反射性金属膜（Ａｇ、Ａｌ、Ｔｉ等）との積層構造とすることもできる。
支持基板ＳＫに素子部ＤＳを転写し、支持基板ＳＫを分割することで、半導体デバイスを得ることができる。第２電極Ｅ２は、第２接合部Ａ２を介して支持基板ＳＫに接続されてよく、この場合、第１および第２電極Ｅ１・Ｅ２の高さが異なる場合においても、支持基板ＳＫに素子部ＤＳを転写し易くできる。
図１８は、実施例１で得られる半導体デバイスの構成を示す斜視図である。半導体基板１０を用いて、例えば図１８に示す発光体（ＬＥＤチップ）２１を得ることができる。ベース半導体部８Ｂ上に、化合物半導体部９として、ｎ型部９Ｎ、活性部９Ｋ、およびｐ型部９Ｐをこの順に形成してもよい。ｎ型部９Ｎをｎ－ＧａＮ層とし、発光部を含む活性部９Ｋを、ＩｎＧａＮ層およびＧａＮ層を含むＭＱＷ（Multi-Quantum Well）とし、ｐ型部９Ｐを、ｐ－ＡｌＧａＮ層およびｐ－ＧａＮ層の積層構造とすることで、素子部ＤＳをＬＥＤ（発光ダイオード）とすることができる。
（別構成例）
図１９は、実施例１で得られる半導体デバイスの別構成を示す斜視図である。上述の図１８に示す例では、トレンチＴＲを形成した後、ベース半導体部８Ｂの上方の少なくとも一部に位置する化合物半導体部９上に第１電極Ｅ１を形成し、ベース半導体部８Ｂ上に第２電極Ｅ２を形成し、第１および第２電極Ｅ１・Ｅ２は第２方向（Ｙ方向）に並ぶように位置していた。これに限定されず、トレンチＴＲを形成した後、ベース半導体部８Ｂの上方に化合物半導体部９および第１電極Ｅ１を形成し、支持基板ＳＫに素子部ＤＳを転写してもよい。その後、ベース半導体部８Ｂの裏面に第２電極Ｅ２を形成することができる。これにより、例えば図１９に示す発光体（ＬＥＤチップ）２１を得ることができる。
また、実施例１では、マスクパターン６を除去した後、トレンチＴＲを形成しているが、これに限定されない。素子部ＤＳを支持基板ＳＫに転写することができればよく、マスクパターン６を除去するタイミングおよびトレンチＴＲを形成するタイミングは特に限定されない。また、マスクパターン６を除去することなく転写を行ってよいし、トレンチＴＲを形成することなく転写を行うこともできる。例えば、凸体群ＰＧを除去する工程と合わせてトレンチＴＲを形成してもよい。
〔実施例２〕
図２０は、実施例２における半導体基板１０およびそれを用いた半導体デバイスの製造方法を示す平面図である。
実施例１では、窒化物半導体部８にクラックＣが形成された半導体基板１０を用いて半導体デバイスを製造していた。これに対して、実施例２では、テンプレート基板７上に窒化物半導体部８を形成した後、クラックＣが発生する前に、窒化物半導体部８上に化合物半導体部９を形成する。
図２０に示すように、例えば、ＭＯＣＶＤ装置内で、窒化物半導体部８を成膜した後、冷却して温度を下げることなく、化合物半導体部９を成膜してもよい。或いは、括れ部ＣＰの近傍における応力集中部ＳＰに生じる内部応力を比較的弱くすることにより、窒化物半導体部８にクラックＣが自発的に形成され難いようにしてもよい。
化合物半導体部９を形成した後、室温にまで冷却することにより、窒化物半導体部８にクラックＣが発生してよく、この場合、窒化物半導体部８とともに化合物半導体部９にもクラックＣが伝搬する。窒化物半導体部８および化合物半導体部９に外力を加えることによってクラックＣが形成されてもよい。
第１方向（Ｘ方向）に伸びるトレンチＴＲを形成することにより、凸体群ＰＧを除去してもよい。実施例２では、マスクパターン６を除去することなく、ベース半導体部８Ｂの上方の少なくとも一部に位置する化合物半導体部９上に第１電極Ｅ１を形成し、ベース半導体部８Ｂ上に第２電極Ｅ２を形成する。第１および第２電極Ｅ１・Ｅ２は第１方向（Ｘ方向）に並ぶように位置している。そして、支持基板ＳＫに素子部ＤＳを選択的に転写してもよい。
図２１は、実施例２で得られる半導体デバイスの構成を示す斜視図である。半導体基板１０を用いて、例えば図２１に示す発光体（ＬＥＤチップ）２１を得ることができる。
図２２は、実施例２における半導体デバイスの構造例を示す斜視図である。図２２に示すように、支持基板ＳＫに素子部ＤＳが選択的に転写されてよく、選択転写によって２次元配置型の発光基板２２が形成される。発光基板２２は、例えば第１電極Ｅ１が第１接合部Ａ１を介して第１パッド部Ｐ１に接続され、第２電極Ｅ２が第２接合部Ａ２を介して第２パッド部Ｐ２に接続されてよい。第２接合部Ａ２の厚さは第１接合部Ａ１の厚さよりも大きく、第１接合部Ａ１の厚さと第２接合部Ａ２との厚さの差は、第２半導体部Ｓ２の厚さ以上である。これにより、第１および第２電極Ｅ１・Ｅ２と、同一平面に位置する第１および第２パッド部Ｐ１・Ｐ２との接続が可能となる。
実施例２では、例えば、以下のようにして支持基板ＳＫを形成してよい。すなわち、基板本体部ＢＳとして４インチＳｉ基板を使用し、フォトリソグラフィ技術を利用して、ウエハプロセスにより第１パッド部Ｐ１および第２パッド部Ｐ２を形成する。複数の凹部ＨＬ（平面視で矩形）は、反応性イオンエッチング（ＲＩＥ）等により、深さ１００μｍとして、マトリクス状に設けることができる。そして、第１接合部Ａ１および第２接合部Ａ２を形成する。第１パッド部Ｐ１および第２パッド部Ｐ２はそれぞれ、厚さ１０ｎｍのＣｒ膜と厚さ２５ｎｍのＰｔ膜と厚さ１００ｎｍのＡｕ膜とが、基板本体部ＢＳ側からこの順に形成された多層膜であってよい。第１接合部Ａ１および第２接合部Ａ２はそれぞれ、厚さ３０００ｎｍのＡｕＳｎ膜と厚さ１００ｎｍのＡｕ膜とが、基板本体部ＢＳ側からこの順に形成されたＡｕＳｎ接合層であってよい。第１接合部Ａ１および第２接合部Ａ２には、ＡｕＳｎ以外のはんだを使用することができる。
（別構成例）
素子部ＤＳは、半導体レーザチップであってよく、この場合、クラックＣによって形成された劈開面を共振器端面として用いることができる。活性部９Ｋに光共振器を含むように化合物半導体部９を形成することができる。光共振器は、例えば第２方向（Ｙ方向）を共振器長方向とすることができる。
〔実施例３〕
図２３は、実施例３における、半導体基板１０に含まれるテンプレート基板７の製造方法を示す断面図である。図２３に示すように、例えば、先ず、単結晶シリコン基板である主基板１を準備する。主基板１をエッチングして突出核部ＣＲを形成することができ、この場合、主基板１と突出核部ＣＲとは同じ材質により構成されていてよい。
次いで、例えば、マスクパターン６におけるマスク部５を主基板１上の全面に形成する。フォトリソグラフィにてレジストＲＺをパターニングするとともに、マスク部５に開口部Ｋを形成する。開口部Ｋを形成するために、マスク部５の一部を除去するとともに主基板１を掘り込んでもよい。或いは、主基板１を掘り込むことなく、マスク部５の一部のみを除去してもよい。
次いで、レジストＲＺを残したまま、スパッタ法等を用いて積層体４ｘ（例えば、窒化アルミニウム層および窒化ガリウム層）を成膜する。ここで、レジストＲＺを残したまま、積層体４ｘを形成する場合、２００度を超える高温成膜では、レジストが焼け付いてしまうため、低温で行うことが好ましい。そして、レジストＲＺを除去する（リフトオフすることで、開口部Ｋにのみ下地部４を残す）。これにより、テンプレート基板７を形成することができる。
このようにして製造されたテンプレート基板７を用いて、開口部Ｋに形成された下地部４上を起点としてＥＬＯ法により窒化物半導体部８を成膜することにより、半導体基板１０を製造することができる。
〔実施例４〕
前述の実施例１における半導体基板１０を対象に、ラマン分光法を用いた応力測定により評価した結果について以下に説明する。以下では、テンプレート基板７における凸体群ＰＧのＸ方向における先端部分に位置する端面を先端面ＥＧと称する。
図２４は、実施例４における半導体基板１０の、クラックＣが形成された第１窒化物半導体部８Ｆの応力状態について説明するための図である。図２４における符号２４０１で示す図は、クラックＣが形成された第１窒化物半導体部８Ｆの部分を拡大して示す顕微鏡画像であり、図２４における符号２４０２で示す図は、符号２４０１で示す部分を対象にラマン分光法を用いて応力測定を行った結果を示す画像である。図２４では、理解の平明化のために凸体群ＰＧの先端面ＥＧの一部を点線にて模式的に図示している。
図２４に示すように、第１窒化物半導体部８Ｆは、比較的大きい引張応力を有しているが、クラックＣの周辺部分において応力緩和部ＲＰを有する。応力緩和部ＲＰでは、クラックＣからＹ方向に離れて位置する部分よりも、引張応力が緩和されていることがわかる。
図２５は、実施例４における半導体基板１０の、クラックＣが形成されていない第１窒化物半導体部８Ｆの応力状態について説明するための図である。図２５における符号２５０１で示す図は、クラックＣが形成されていない第１窒化物半導体部８Ｆの部分を拡大して示す顕微鏡画像であり、図２５における符号２５０２で示す図は、符号２５０１で示す部分を対象にラマン分光法を用いて応力測定を行った結果を示す画像である。図２５では、図２４と同じく、理解の平明化のために凸体群ＰＧの先端面ＥＧの一部を点線にて模式的に図示している。
図２５に示すように、第１窒化物半導体部８Ｆは、クラックＣが形成されていない状態において、全体的に比較的大きい引張応力を有していることがわかる。
図２６は、図２５における符号２５０２で示す図の応力測定結果について、カラーバーのスケールを変更して示す画像である。図２６に示すように、第１窒化物半導体部８Ｆにおける先端面ＥＧ、換言すれば括れ部ＣＰの近傍に応力集中部ＳＰが生じていることがわかる。
（まとめ）
本開示の態様１における半導体基板は、ベース基板を含み、第１方向に並ぶ第１シード領域および第１選択成長領域を有し、前記第１選択成長領域に第１凸体が設けられているテンプレート基板と、前記第１シード領域上および前記第１選択成長領域上に位置し、前記第１方向と直交する第２方向に伸びる長手形状を有し、前記第１凸体の外周面に接する括れ部を有する第１窒化物半導体部と、を備える。
本開示の態様２における半導体基板は、前記態様１において、前記第１窒化物半導体部は、前記第１方向に伸び、前記括れ部に至るクラックを含む。
本開示の態様３における半導体基板は、前記態様１または２において、前記第１窒化物半導体部は、前記括れ部の近傍に応力集中部を有する。
本開示の態様４における半導体基板は、前記態様１から３のいずれか一態様において、前記外周面は、前記括れ部と接する第１端面を含み、前記括れ部は、前記第１端面の形状に沿うような形状である。
本開示の態様５における半導体基板は、前記態様４において、前記第１端面は、角をなす２つの面あるいは湾曲面で構成される。
本開示の態様６における半導体基板は、前記態様１から５のいずれか一態様において、前記第１凸体は、前記第１窒化物半導体部よりも厚い。
本開示の態様７における半導体基板は、前記態様１から６のいずれか一態様において、前記第１凸体は、前記第１方向を長手方向とする形状である。
本開示の態様８における半導体基板は、前記態様１から７のいずれか一態様において、前記第１シード領域は、前記第２方向を長手方向とし、前記第１方向は、前記第１窒化物半導体部の＜１１－２０＞方向である。
本開示の態様９における半導体基板は、前記態様１から８のいずれか一態様において、前記テンプレート基板は、ベース基板上に位置するマスクパターンを有し、前記マスクパターンは、前記第１シード領域に対応する開口部と、前記第１選択成長領域に対応するマスク部とを含む。
本開示の態様１０における半導体基板は、前記態様９において、前記マスク部および前記第１凸体の表面が同一材料で構成されている。
本開示の態様１１における半導体基板は、前記態様１から１０のいずれか一態様において、前記ベース基板は、主基板と、前記主基板上に位置するシード部とを含む。
本開示の態様１２における半導体基板は、前記態様１１において、前記主基板は、窒化物半導体でない材料を主成分とする。
本開示の態様１３における半導体基板は、前記態様１２において、前記主基板は、１０００℃での熱膨張係数が前記第１窒化物半導体部よりも小さい。
本開示の態様１４における半導体基板は、前記態様１１から１３のいずれか一態様において、前記シード部の材料は、アルミニウムを含む窒化物半導体である。
本開示の態様１５における半導体基板は、前記態様１から１４のいずれか一態様において、前記テンプレート基板は、第２シード領域を有し、前記第１シード領域および前記第２シード領域の間に前記第１選択成長領域が位置し、前記第２シード領域上および前記第１選択成長領域上に位置し、前記第１凸体の外周面に接する第２窒化物半導体部を備える。
本開示の態様１６における半導体基板は、前記態様１５において、前記外周面は、第１窒化物半導体部に接する第１端面と、第２窒化物半導体部に接する第２端面とを含み、前記第１端面および前記第２端面の形状が対称である。
本開示の態様１７における半導体基板は、前記態様１５または１６において、テンプレート基板は、第２凸体が設けられた第２選択成長領域を有し、前記第１選択成長領域および前記第２選択成長領域の間に前記第２シード領域が位置しており、前記第１凸体および前記第２凸体が前記第１方向に並ぶ。
本開示の態様１８における半導体基板は、前記態様１７において、前記第１凸体および前記第２凸体のピッチが、前記第１シード領域および前記第２シード領域のピッチに等しい。
本開示の態様１９における半導体基板は、前記態様１７または１８において、テンプレート基板には、前記第１凸体および前記第２凸体を含む凸体群が、前記第１方向に一定のピッチで並ぶ。
本開示の態様２０における半導体基板は、前記態様１７から１９のいずれか一態様において、前記第１選択成長領域に第３凸体が設けられ、前記第１凸体および前記第３凸体が、前記第２方向に並ぶ。
本開示の態様２１における半導体基板は、前記態様１から２０のいずれか一態様において、前記第１凸体は、酸化物および窒化物の少なくとも一方を含む。
本開示の態様２２における半導体基板は、前記態様２１において、前記第１凸体はＴＥＯＳ膜を含む。
本開示の態様２３における半導体基板は、前記態様１から２２のいずれか一態様において、前記ベース基板は、シリコン基板または炭化シリコン基板を含み、前記第１窒化物半導体部はＧａＮ系半導体を含む。
本開示の一態様における半導体基板の製造方法は、ベース基板を含み、第１方向に並ぶ第１シード領域および第１選択成長領域を有し、前記第１選択成長領域に第１凸体が設けられているテンプレート基板を準備する工程と、前記第１シード領域上から前記第１選択成長領域上に成長した、前記第１方向と直交する第２方向に伸びる長手形状を有する第１窒化物半導体部が前記第１凸体の外周面に接し、前記第１窒化物半導体部に前記外周面に接する括れ部が形成された後に前記第１窒化物半導体部の成長を止める工程と、を含む。
本開示の態様２５における半導体基板の製造方法は、前記態様２４において、前記第１窒化物半導体部の成長を止めた後、前記第１窒化物半導体部に、前記第１方向に伸び、前記括れ部に至るクラックが自然形成される。
本開示の態様２６における半導体基板の製造方法は、前記態様２４において、前記第１窒化物半導体部の成長を止めた後、前記第１窒化物半導体部に外部応力を加えることにより、前記第１窒化物半導体部に、前記第１方向に伸び、前記括れ部に至るクラックを形成する。
〔附記事項〕
以上、本開示に係る発明について、諸図面および実施例に基づいて説明してきた。しかし、本開示に係る発明は上述した各実施形態および実施例に限定されるものではない。すなわち、本開示に係る発明は本開示で示した範囲で種々の変更が可能であり、異なる実施形態および実施例にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示に係る発明の技術的範囲に含まれる。つまり、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。また、これらの変形または修正は本開示の範囲に含まれることに留意されたい。
７ テンプレート基板
１０ 半導体基板
２１Ｐ 第１凸体
４Ｆ 第１シード領域
６Ｆ 第１選択成長領域
８Ｆ 第１窒化物半導体部
ＢＳ ベース基板
ＣＰ 括れ部
Ｋ 開口部

Claims (27)

  1. ベース基板を含み、第１方向に並ぶ第１シード領域および第１選択成長領域を有し、前記第１選択成長領域に第１凸体が設けられているテンプレート基板と、
    前記第１シード領域上および前記第１選択成長領域上に位置し、前記第１方向と直交する第２方向に伸びる長手形状を有し、前記第１凸体の外周面に接する括れ部を有する第１窒化物半導体部と、を備える半導体基板。
  2. 前記第１窒化物半導体部は、前記第１方向に伸び、前記括れ部に至るクラックを含む、請求項１に記載の半導体基板。
  3. 前記第１窒化物半導体部は、前記括れ部の近傍に応力集中部を有する、請求項１に記載の半導体基板。
  4. 前記外周面は、前記括れ部と接する第１端面を含み、
    前記括れ部は、前記第１端面の形状に沿うような形状である、請求項１に記載の半導体基板。
  5. 前記第１端面は、角をなす２つの面あるいは湾曲面で構成される、請求項４に記載の半導体基板。
  6. 前記第１凸体は、前記第１窒化物半導体部よりも厚い、請求項１に記載の半導体基板。
  7. 前記第１凸体は、前記第１方向を長手方向とする形状である、請求項１に記載の半導体基板。
  8. 前記第１シード領域は、前記第２方向を長手方向とし、
    前記第１方向は、前記第１窒化物半導体部の＜１１－２０＞方向である、請求項１～７のいずれか１項に記載の半導体基板。
  9. 前記テンプレート基板は、ベース基板上に位置するマスクパターンを有し、
    前記マスクパターンは、前記第１シード領域に対応する開口部と、前記第１選択成長領域に対応するマスク部とを含む、請求項１に記載の半導体基板。
  10. 前記マスク部および前記第１凸体の表面が同一材料で構成されている、請求項９に記載の半導体基板。
  11. 前記ベース基板は、主基板と、前記主基板上に位置するシード部とを含む、請求項１に記載の半導体基板。
  12. 前記主基板は、窒化物半導体でない材料を主成分とする、請求項１１に記載の半導体基板。
  13. 前記主基板は、１０００℃での熱膨張係数が前記第１窒化物半導体部よりも小さい、請求項１２に記載の半導体基板。
  14. 前記シード部の材料は、アルミニウムを含む窒化物半導体である、請求項１１に記載の半導体基板。
  15. 前記テンプレート基板は、第２シード領域を有し、
    前記第１シード領域および前記第２シード領域の間に前記第１選択成長領域が位置し、
    前記第２シード領域上および前記第１選択成長領域上に位置し、前記第１凸体の外周面に接する第２窒化物半導体部を備える、請求項１に記載の半導体基板。
  16. 前記外周面は、第１窒化物半導体部に接する第１端面と、第２窒化物半導体部に接する第２端面とを含み、前記第１端面および前記第２端面の形状が対称である、請求項１５に記載の半導体基板。
  17. テンプレート基板は、第２凸体が設けられた第２選択成長領域を有し、
    前記第１選択成長領域および前記第２選択成長領域の間に前記第２シード領域が位置しており、
    前記第１凸体および前記第２凸体が前記第１方向に並ぶ、請求項１５に記載の半導体基板。
  18. 前記第１凸体および前記第２凸体のピッチが、前記第１シード領域および前記第２シード領域のピッチに等しい、請求項１７に記載の半導体基板。
  19. テンプレート基板には、前記第１凸体および前記第２凸体を含む凸体群が、前記第１方向に一定のピッチで並ぶ、請求項１７に記載の半導体基板。
  20. 前記第１選択成長領域に第３凸体が設けられ、
    前記第１凸体および前記第３凸体が、前記第２方向に並ぶ、請求項１７に記載の半導体基板。
  21. 前記第１凸体は、酸化物および窒化物の少なくとも一方を含む、請求項１に記載の半導体基板。
  22. 前記第１凸体はＴＥＯＳ膜を含む、請求項２１に記載の半導体基板。
  23. 前記ベース基板は、シリコン基板または炭化シリコン基板を含み、
    前記第１窒化物半導体部はＧａＮ系半導体を含む、請求項１に記載の半導体基板。
  24. ベース基板を含み、第１方向に並ぶ第１シード領域および第１選択成長領域を有し、前記第１選択成長領域に第１凸体が設けられているテンプレート基板を準備する工程と、
    前記第１シード領域上から前記第１選択成長領域上に成長した、前記第１方向と直交する第２方向に伸びる長手形状を有する第１窒化物半導体部が前記第１凸体の外周面に接し、前記第１窒化物半導体部に前記外周面に接する括れ部が形成された後に前記第１窒化物半導体部の成長を止める工程と、を含む半導体基板の製造方法。
  25. 前記第１窒化物半導体部の成長を止めた後、前記第１窒化物半導体部に、前記第１方向に伸び、前記括れ部に至るクラックが自然形成される、請求項２４に記載の半導体基板の製造方法。
  26. 前記第１窒化物半導体部の成長を止めた後、前記第１窒化物半導体部に外部応力を加えることにより、前記第１窒化物半導体部に、前記第１方向に伸び、前記括れ部に至るクラックを形成する、請求項２４に記載の半導体基板の製造方法。
  27. 請求項２４に記載の各工程を行う、半導体基板の製造装置。
JP2022197452A 2022-12-09 半導体基板およびその製造方法 Pending JP2024083114A (ja)

Publications (1)

Publication Number Publication Date
JP2024083114A true JP2024083114A (ja) 2024-06-20

Family

ID=

Similar Documents

Publication Publication Date Title
CN204809250U (zh) 紫外光发光二极管
JP4032538B2 (ja) 半導体薄膜および半導体素子の製造方法
JP3436128B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP4005275B2 (ja) 窒化物半導体素子
JP3491538B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
EP1052684A1 (en) A method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US8344413B2 (en) Nitride semiconductor wafer, nitride semiconductor chip, and method of manufacture of nitride semiconductor chip
JP2001313259A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2001185493A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
US20240079856A1 (en) Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
JP2000232239A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
US9935428B2 (en) Semiconductor light-emitting element and method for manufacturing the same
US20240072198A1 (en) Semiconductor substrate, semiconductor device, and electronic device
JP3460581B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
EP4283803A1 (en) Light-emitting element, semiconductor laser element, and method and device for manufacturing same
JP5261313B2 (ja) 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
JP2024083114A (ja) 半導体基板およびその製造方法
JP4442093B2 (ja) 窒化物半導体積層用基板の製造方法
JP2003249463A5 (ja)
EP4365968A1 (en) Light-emitting body, method and apparatus for producing light-emitting body, light-emitting element and method for producing same, and electronic device
TWI837788B (zh) 半導體裝置之製造方法及製造裝置
WO2023027086A1 (ja) 半導体デバイスの製造方法および製造装置
JP2002246697A (ja) 半導体レーザ素子およびその製造方法
EP4358324A1 (en) Semiconductor device, method and apparatus for producing semiconductor device, and electronic instrument
JP6971415B1 (ja) 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器