JP2024081563A - Integrated circuit and power supply circuit - Google Patents
Integrated circuit and power supply circuit Download PDFInfo
- Publication number
- JP2024081563A JP2024081563A JP2023032592A JP2023032592A JP2024081563A JP 2024081563 A JP2024081563 A JP 2024081563A JP 2023032592 A JP2023032592 A JP 2023032592A JP 2023032592 A JP2023032592 A JP 2023032592A JP 2024081563 A JP2024081563 A JP 2024081563A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 155
- 238000001514 detection method Methods 0.000 claims description 52
- 239000003990 capacitor Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 31
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 description 27
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 24
- 230000007423 decrease Effects 0.000 description 15
- 230000007704 transition Effects 0.000 description 12
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 241001125929 Trisopterus luscus Species 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】出力電圧の目的レベルを低下させる際に低消費電力で動作できる集積回路を提供する。【解決手段】AC-DCコンバータ10は、1次コイルL1と、2次コイルL2と、補助コイルL3とを含むトランス23、1次コイルに流れる電流を制御するパワートランジスタ40及び入力電圧Vacから出力電圧Voutを生成し、出力電圧が目的レベルとなるよう制御するパワートランジスタを駆動する集積回路42を有する。集積回路は、出力電圧に応じた第1周波数の第1発振信号を出力する第1発振回路、所定の第2周波数の第2発振信号を出力する第2発振回路、出力電圧の目的レベルが第1レベルに変更された後は第1発振信号に基づいて、目的レベルが第1レベルより低い第2レベルに変更された後は第2発振信号に基づいて、パワートランジスタを駆動する駆動回路及び目的レベルが第2レベルに変更された後は第1発振回路の動作を停止させる制御回路とを備える。【選択図】図1[Problem] To provide an integrated circuit capable of operating with low power consumption when lowering a target level of an output voltage. [Solution] An AC-DC converter 10 includes a transformer 23 including a primary coil L1, a secondary coil L2, and an auxiliary coil L3, a power transistor 40 that controls a current flowing through the primary coil, and an integrated circuit 42 that drives the power transistor to generate an output voltage Vout from an input voltage Vac and control the output voltage to a target level. The integrated circuit includes a first oscillation circuit that outputs a first oscillation signal of a first frequency corresponding to the output voltage, a second oscillation circuit that outputs a second oscillation signal of a predetermined second frequency, a drive circuit that drives the power transistor based on the first oscillation signal after the target level of the output voltage is changed to the first level, and based on the second oscillation signal after the target level is changed to a second level lower than the first level, and a control circuit that stops the operation of the first oscillation circuit after the target level is changed to the second level. [Selected Figure] FIG.
Description
本発明は、集積回路、及び電源回路に関する。 The present invention relates to an integrated circuit and a power supply circuit.
AC-DCコンバータには、負荷の状態が軽負荷状態となると、出力電圧の目的レベルを低下させるものがある。このようなAC-DCコンバータでは、例えば、トランスの1次コイルに流れるインダクタ電流を制御するトランジスタのスイッチング周波数を低下させることにより、出力電圧を低下させていた(例えば、特許文献1及び2)。
Some AC-DC converters reduce the target level of the output voltage when the load state becomes a light load state. In such AC-DC converters, the output voltage is reduced by, for example, lowering the switching frequency of a transistor that controls the inductor current flowing through the primary coil of the transformer (for example,
しかしながら、出力電圧を低下させることでAC-DCコンバータの低消費電力化を図る場合であっても、通常の場合と同様の方式で、トランジスタのスイッチングを制御していた。したがって、トランジスタのスイッチングを制御する集積回路の消費電力を十分に低くすることが難しかった。 However, even when attempting to reduce the power consumption of an AC-DC converter by lowering the output voltage, the transistor switching was controlled in the same manner as in normal cases. Therefore, it was difficult to sufficiently reduce the power consumption of the integrated circuit that controls the transistor switching.
本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、出力電圧の目的レベルを低下させる際に低消費電力で動作できる集積回路を提供することにある。 The present invention was made in consideration of the above-mentioned problems in the conventional technology, and its purpose is to provide an integrated circuit that can operate with low power consumption when lowering the target level of the output voltage.
前述した課題を解決する本発明にかかる集積回路の第1の態様は、1次コイルと、2次コイルと、補助コイルとを含むトランスと、前記1次コイルに流れる電流を制御する第1トランジスタと、を備え、入力電圧から出力電圧を生成し、前記出力電圧が目的レベルとなるよう制御する電源回路の前記第1トランジスタを駆動する集積回路であって、前記出力電圧に応じた第1周波数の第1発振信号を出力する第1発振回路と、所定の第2周波数の第2発振信号を出力する第2発振回路と、前記出力電圧の前記目的レベルが第1レベルに変更された後、前記第1発振信号に基づいて前記第1トランジスタを駆動し、前記目的レベルが前記第1レベルより低い第2レベルに変更された後、前記第2発振信号に基づいて前記第1トランジスタを駆動する駆動回路と、前記目的レベルが前記第2レベルに変更された後、前記第1発振回路の動作を停止させる制御回路と、を備える。 A first aspect of the integrated circuit according to the present invention that solves the above-mentioned problems is an integrated circuit that drives the first transistor of a power supply circuit that generates an output voltage from an input voltage and controls the output voltage to a target level, the integrated circuit comprising: a transformer including a primary coil, a secondary coil, and an auxiliary coil; and a first transistor that controls the current flowing through the primary coil. The integrated circuit comprises a first oscillation circuit that outputs a first oscillation signal of a first frequency corresponding to the output voltage; a second oscillation circuit that outputs a second oscillation signal of a predetermined second frequency; a drive circuit that drives the first transistor based on the first oscillation signal after the target level of the output voltage is changed to a first level, and drives the first transistor based on the second oscillation signal after the target level is changed to a second level lower than the first level; and a control circuit that stops the operation of the first oscillation circuit after the target level is changed to the second level.
前述した課題を解決する本発明にかかる電源回路の第1の態様は、入力電圧から出力電圧を生成する電源回路であって、1次コイルと、2次コイルと、補助コイルとを含むトランスと、前記1次コイルに流れる電流を制御する第1トランジスタと、前記第1トランジスタを駆動し、前記出力電圧が目的レベルとなるよう制御する集積回路と、を備え、前記集積回路は、前記出力電圧に応じた第1周波数の第1発振信号を出力する第1発振回路と、所定の第2周波数の第2発振信号を出力する第2発振回路と、前記出力電圧の前記目的レベルが第1レベルに変更された後、前記第1発振信号に基づいて前記第1トランジスタを駆動し、前記目的レベルが前記第1レベルより低い第2レベルに変更された後、前記第2発振信号に基づいて前記第1トランジスタを駆動する駆動回路と、前記目的レベルが前記第2レベルに変更された後、前記第1発振回路の動作を停止させる制御回路と、を含む。 The first aspect of the power supply circuit according to the present invention, which solves the above-mentioned problems, is a power supply circuit that generates an output voltage from an input voltage, and includes a transformer including a primary coil, a secondary coil, and an auxiliary coil, a first transistor that controls the current flowing through the primary coil, and an integrated circuit that drives the first transistor and controls the output voltage to be at a target level. The integrated circuit includes a first oscillation circuit that outputs a first oscillation signal of a first frequency corresponding to the output voltage, a second oscillation circuit that outputs a second oscillation signal of a predetermined second frequency, a drive circuit that drives the first transistor based on the first oscillation signal after the target level of the output voltage is changed to a first level, and drives the first transistor based on the second oscillation signal after the target level is changed to a second level lower than the first level, and a control circuit that stops the operation of the first oscillation circuit after the target level is changed to the second level.
前述した課題を解決する本発明にかかる集積回路の第2の態様は、1次コイルと、2次コイルと、補助コイルとを含むトランスと、前記1次コイルに流れる電流を制御する第1トランジスタと、を備え、入力電圧から出力電圧を生成し、前記出力電圧が目的レベルとなるよう制御する電源回路の前記第1トランジスタを駆動する集積回路であって、前記出力電圧に基づいて、前記第1トランジスタの駆動を停止するか否かを判定する判定回路と、発振信号を出力する発振回路と、前記発振信号に基づいて、前記第1トランジスタをオンする駆動信号を出力し、前記第1トランジスタがオンの際に流れる電流に応じた電圧が前記出力電圧に応じた電圧となると、前記第1トランジスタをオフする前記駆動信号を出力する駆動信号出力回路と、前記判定回路が前記第1トランジスタの駆動を停止すると判定すると、前記第1トランジスタの駆動を停止し、前記判定回路が前記第1トランジスタの駆動を停止しないと判定すると、前記駆動信号に基づいて、前記第1トランジスタを駆動するバッファ回路と、前記目的レベルが第1レベルに変更された後、前記バッファ回路を動作させ、前記目的レベルが前記第1レベルより低い第2レベルに変更された後、前記判定回路が前記第1トランジスタの駆動を停止すると判定すると、前記バッファ回路の動作を停止させる制御回路と、を備える。 A second aspect of the integrated circuit of the present invention that solves the above-mentioned problems is an integrated circuit that drives the first transistor of a power supply circuit that generates an output voltage from an input voltage and controls the output voltage to a target level, the integrated circuit comprising: a transformer including a primary coil, a secondary coil, and an auxiliary coil; and a first transistor that controls a current flowing through the primary coil. The integrated circuit includes a determination circuit that determines whether or not to stop driving the first transistor based on the output voltage; an oscillation circuit that outputs an oscillation signal; and a drive signal that turns on the first transistor based on the oscillation signal, the voltage corresponding to the current flowing when the first transistor is on being a voltage corresponding to the output voltage. The system includes a drive signal output circuit that outputs the drive signal to turn off the first transistor when the voltage reaches the threshold voltage; a buffer circuit that stops driving the first transistor when the determination circuit determines that the drive of the first transistor should be stopped, and drives the first transistor based on the drive signal when the determination circuit determines that the drive of the first transistor should not be stopped; and a control circuit that operates the buffer circuit after the target level is changed to a first level, and stops the operation of the buffer circuit when the determination circuit determines that the drive of the first transistor should be stopped after the target level is changed to a second level lower than the first level.
前述した課題を解決する本発明にかかる電源回路の第2の態様は、入力電圧から出力電圧を生成する電源回路であって、1次コイルと、2次コイルと、補助コイルとを含むトランスと、前記1次コイルに流れる電流を制御する第1トランジスタと、前記第1トランジスタを駆動し、前記出力電圧が目的レベルとなるよう制御する集積回路と、を備え、前記集積回路は、前記出力電圧に基づいて、前記第1トランジスタの駆動を停止するか否かを判定する判定回路と、発振信号を出力する発振回路と、前記発振信号に基づいて、前記第1トランジスタをオンする駆動信号を出力し、前記第1トランジスタがオンの際に流れる電流に応じた電圧が前記出力電圧に応じた電圧となると、前記第1トランジスタをオフする前記駆動信号を出力する駆動信号出力回路と、前記判定回路が前記第1トランジスタの駆動を停止すると判定すると、前記第1トランジスタの駆動を停止し、前記判定回路が前記第1トランジスタの駆動を停止しないと判定すると、前記駆動信号に基づいて、前記第1トランジスタを駆動するバッファ回路と、前記目的レベルが第1レベルに変更された後、前記バッファ回路を動作させ、前記目的レベルが前記第1レベルより低い第2レベルに変更された後、前記判定回路が前記第1トランジスタの駆動を停止すると判定すると、前記バッファ回路の動作を停止させる制御回路と、を含む。 A second aspect of the power supply circuit according to the present invention, which solves the above-mentioned problems, is a power supply circuit that generates an output voltage from an input voltage, and includes a transformer including a primary coil, a secondary coil, and an auxiliary coil, a first transistor that controls a current flowing through the primary coil, and an integrated circuit that drives the first transistor and controls the output voltage to a target level. The integrated circuit includes a determination circuit that determines whether or not to stop driving the first transistor based on the output voltage, an oscillation circuit that outputs an oscillation signal, and a drive signal that turns on the first transistor based on the oscillation signal, and a voltage corresponding to the current flowing when the first transistor is on is the output voltage. a drive signal output circuit that outputs the drive signal to turn off the first transistor when the voltage reaches a voltage corresponding to the voltage of the first transistor; a buffer circuit that stops driving the first transistor when the determination circuit determines that the drive of the first transistor should be stopped, and drives the first transistor based on the drive signal when the determination circuit determines that the drive of the first transistor should not be stopped; and a control circuit that operates the buffer circuit after the target level is changed to a first level, and stops the operation of the buffer circuit when the determination circuit determines that the drive of the first transistor should be stopped after the target level is changed to a second level lower than the first level.
本発明によれば、出力電圧の目的レベルを低下させる際に低消費電力で動作できる集積回路を提供することができる。 The present invention provides an integrated circuit that can operate with low power consumption when lowering the target level of the output voltage.
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
=====本実施形態=====
図1は、本発明の一実施形態であるAC-DCコンバータ10の構成の一例を示す図である。AC-DCコンバータ10は、商用電源の交流電圧Vacから出力電圧Voutを生成し、出力電圧Voutが目的レベルとなるよう制御するフライバック方式の電源回路である。なお、交流電圧Vacは、「入力電圧」に相当する。
At least the following points will become apparent from the description of this specification and the accompanying drawings.
== ...
1 is a diagram showing an example of the configuration of an AC-
<<<AC-DCコンバータ10の概要>>>
AC-DCコンバータ10は、入力ラインフィルタ20、全波整流回路21、コンデンサ22,26、トランス23、制御ブロック24、ダイオード25、ツェナーダイオード27,28、発光ダイオード29、スイッチ30を含んで構成される。そして、AC-DCコンバータ10は、例えば、プリンターに含まれるモータ11に電力を供給する。モータ11は、AC-DCコンバータ10に接続された負荷であり、出力電圧Voutが印加される。
<<<<Overview of AC-
The AC-
入力ラインフィルタ20は、入力される所定の交流電圧Vacが印加されるノードと、全波整流回路21(後述)と、の間に設けられ、商用電源からAC-DCコンバータ10へのノイズを除去する回路である。なお、交流電圧Vacは、例えば、100~240V、周波数が50~60Hzの電圧である。
The
全波整流回路21は、ノイズが除去された所定の交流電圧Vacを全波整流し、電圧Vrecとして、トランス23の1次コイルL1及びコンデンサ22に出力する。また、コンデンサ22は、電圧Vrecを平滑化する。
The full-
トランス23は、1次コイルL1と、1次コイルL1に磁気的に結合された2次コイルL2及び補助コイルL3とを有する。ここで、2次コイルL2及び補助コイルL3に生じる電圧は、1次コイルL1に生じる電圧とは極性が逆になるよう、2次コイルL2及び補助コイルL3は巻かれている。
The
制御ブロック24は、トランス23の1次側の1次コイルL1に流れるインダクタ電流IL1を制御することにより、トランス23の2次側の2次コイルL2に生じる電圧を制御する。この結果、トランス23の2次側に目的レベルの出力電圧Voutが生成される。
The
ダイオード25は、トランス23の2次コイルL2からの電流を整流し、コンデンサ26に供給する。コンデンサ26は、ダイオード25からの電流により充電されるため、コンデンサ26の端子間には出力電圧Voutが発生する。
ツェナーダイオード27,28、発光ダイオード29は、ダイオード25のカソードと接地との間に直列に設けられる。また、ツェナーダイオード27,28は、出力電圧Voutに応じた電圧が逆方向電圧として印加されるよう、直列に接続されている。また、発光ダイオード29は、ダイオード25のカソードと、ツェナーダイオード28のカソードとの間に設けられている。
Zener
ツェナーダイオード27,28は、逆方向電圧が印加されると、一定の電圧を出力する素子である。
発光ダイオード29は、出力電圧Voutと、ツェナーダイオード28のカソードとの間の電圧に応じた強度の光を発光する素子である。
The light-
スイッチ30は、ツェナーダイオード27と並列に接続され、モータ11を制御する装置(例えば、プリンター)(不図示)からの外部信号ExSigに応じてオンオフされる。なお、スイッチ30は、例えば、プリンターがスタンバイ状態となることに伴いモータ11がスタンバイ状態になると、プリンターからの外部信号ExSigに基づいてオンされる。また、スイッチ30がオンされると、ツェナーダイオード27に逆方向電圧が印加されなくなり、ツェナーダイオード27が一定の電圧を出力しなくなるため、出力電圧Voutと、ツェナーダイオード28のカソードとの間の電圧差が大きくなる。電圧差が大きくなると、発光ダイオード29はより強い強度の光を発する。
The
また、スイッチ30がオフする場合、ツェナーダイオード28のカソードの電圧は、ツェナーダイオード27,28がそれぞれ出力する電圧を加算した電圧(例えば、32V)となる。この場合の出力電圧Voutの目的レベルを第1レベルとする。一方、スイッチ30がオンする場合、ツェナーダイオード28のカソードの電圧は、ツェナーダイオード28が出力する電圧(例えば、12V)となる。この場合の出力電圧Voutの目的レベルを第2レベルとする。
When the
<<<制御ブロック24の概要>>>
制御ブロック24は、AC-DCコンバータ10を制御するための回路ブロックである。制御ブロック24は、パワートランジスタ40、抵抗41,44,46,51,52、制御IC42、コンデンサ43,47,49、ダイオード45,50、フォトトランジスタ48を含んで構成される。
<<<<Overview of
The
パワートランジスタ40は、モータ11へ供給する電力を制御するためのNMOSトランジスタである。なお、本実施形態では、パワートランジスタ40は、MOS(Metal Oxide Semiconductor)トランジスタであることとしたがこれに限られない。パワートランジスタ40は、電力を制御できるトランジスタであれば、例えば、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイボーラトランジスタ)等であっても良い。また、パワートランジスタ40は、「第1トランジスタ」に相当する。
The
抵抗41は、パワートランジスタ40がオンの際に1次コイルL1に流れるインダクタ電流IL1を検出するための抵抗であり、一端は、パワートランジスタ40のソース電極に接続され、他端は、接地されている。
Resistor 41 is a resistor for detecting the inductor current IL1 that flows through the primary coil L1 when the
制御IC42は、出力電圧Voutのレベルが目的レベルとなるよう制御し、パワートランジスタ40のスイッチングを制御する集積回路である。具体的には、制御IC42は、インダクタ電流IL1、及び出力電圧Voutに基づいて、パワートランジスタ40を駆動する。
The
なお、制御IC42の詳細については後述するが、制御IC42には、端子CS,FB,OUT,VCCが設けられている。なお、パワートランジスタ40のゲート電極は、端子OUTに接続されている。また、実際の制御IC42には、他の端子も設けられているが、説明の便宜上省略されている。
The
コンデンサ43は、端子CSと、接地との間に設けられ、パワートランジスタ40がオンの際にパワートランジスタ40にインダクタ電流IL1が流れることにより生じる抵抗41の電圧が抵抗44を介して印加される。なお、コンデンサ43と抵抗44は、ローパスフィルタを構成し、端子CSの電圧Vcsを安定化させる。なお、端子CSは、「第1端子」に相当し、抵抗41は、「第1抵抗」に相当する。
ダイオード45は、アノードが補助コイルL3に接続され、カソードは抵抗46を介して端子CSに接続される。したがって、コンデンサ43(すなわち、端子CS)には、パワートランジスタ40がオンの際に抵抗41の電圧が印加され、パワートランジスタ40がオフの際に補助コイルL3のコイル電圧Vaに応じた電圧が印加される。
The anode of the
コンデンサ47は、端子FBと、接地との間に設けられ、端子FBの電圧Vfbを安定化させる。また、電圧Vfbは、出力電圧Voutに応じた帰還電圧であり、端子FBに印加される。なお、詳細は後述するが、制御IC42は電圧Vfbに応じた周波数でパワートランジスタ40をオンする。そして、通常、パワートランジスタ40がオンする間に電圧Vcsが電圧Vfbを超えると、制御IC42はパワートランジスタ40をオフする。また、ここでは、制御IC42は、電圧Vcsと電圧Vfbとを比較してパワートランジスタ40をオフすることとしたが、電圧Vcsに応じた電圧と、電圧Vfbに応じた電圧とを比較してパワートランジスタ40をオフすることとしてもよい。
フォトトランジスタ48は、端子FBと、接地との間に設けられ、トランス23の2次側の発光ダイオード29とともにフォトカプラを構成する。また、フォトトランジスタ48は、発光ダイオード29が発光する光の強度が強くなると、より大きなシンク電流Iaを端子FBに流す。すなわち、フォトトランジスタ48は、出力電圧Voutが目的レベルに対してより高くなり、発光ダイオード29からの光の強度がより強くなると、より大きなシンク電流Iaを端子FBに流す。
The
コンデンサ49は、端子VCCと、接地との間に設けられる。また、ダイオード50は、アノードが補助コイルL3に接続され、カソードは抵抗51を介して端子VCCに接続される。また、補助コイルL3に生じる電圧Vaは、ダイオード50、抵抗51を介してコンデンサ49に印加され、コンデンサ49の電圧は、制御IC42の電源電圧Vccとなる。なお、端子VCCには、パワートランジスタ40がオフの際に補助コイルL3のコイル電圧Vaに応じた電圧、すなわちコンデンサ49の電圧が印加される。なお、端子VCCは、「第2端子」に相当する。
抵抗52は、パワートランジスタ40のゲート電極に接続される端子OUTと、接地との間に抵抗41を介して設けられる抵抗である。また、抵抗52は、抵抗41とともに、端子OUTがフローティング状態になった場合に、パワートランジスタ40が誤ってオンされることを抑制するプルダウン抵抗である。なお、端子OUTは、「第3端子」に相当し、パワートランジスタ40のゲート電極は、「制御電極」に相当し、抵抗52は、「第2抵抗」に相当する。
ここで、詳細は後述するが、電圧Vfbは、出力電圧Voutに応じて変化し、インダクタ電流IL1の電流値を決定する。すなわち、出力電圧Voutは、インダクタ電流IL1の電流値を決定する。そして、インダクタ電流IL1の電流値の変化は、電圧Vaを変化させる。また、電圧Vaの変化は、パワートランジスタ40がオフの際の電圧Vcs、及び電源電圧Vccを変化させる。
Here, as will be described in detail later, voltage Vfb changes according to output voltage Vout and determines the current value of inductor current IL1. In other words, output voltage Vout determines the current value of inductor current IL1. Changes in the current value of inductor current IL1 change voltage Va. Changes in voltage Va also change voltage Vcs when
したがって、出力電圧Voutの目的レベルが第1レベル(例えば、32V)から第2レベル(例えば、12V)へ変化すると、パワートランジスタ40がオフの際の電圧Vcs、及び電源電圧Vccも変化する。そのため、パワートランジスタ40がオフの際の電圧Vcs、及び電源電圧Vccの変化を検出することで、出力電圧Voutの目的レベルの変化を検出することができる。
Therefore, when the target level of the output voltage Vout changes from a first level (e.g., 32 V) to a second level (e.g., 12 V), the voltage Vcs when the
<<<制御IC42の構成>>>
図2は、制御IC42の構成の一例を示す図である。制御IC42は、AC-DCコンバータ10が目的レベルの出力電圧Voutを出力するよう、帰還電圧Vfbと、インダクタ電流IL1とに基づいて、パワートランジスタ40を駆動電圧Vgで駆動する。制御IC42は、低電圧保護回路60、抵抗61、発振回路62,64、比較回路63、駆動回路65、スロープ補償回路66、制御回路67、レギュレータ68、遅延回路69を含んで構成される。なお、本実施形態において、出力電圧Voutの目的レベルが第2レベルとなると、発振回路62、スロープ補償回路66、及び駆動回路65中のバッファ回路81(後述)は、適宜動作を停止される。これにより、制御IC42は、目的レベルが低下すると、より低消費電力で動作する。
<<<Configuration of
2 is a diagram showing an example of the configuration of the
==低電圧保護回路60==
低電圧保護回路(UVLO)60は、電源電圧Vccが第1所定電圧(例えば、6.5V)以下である場合、制御IC42による駆動を停止させる。具体的には、低電圧保護回路60は、電源電圧Vccが第1所定電圧以下となると、制御IC42をリセットするローレベル(以下、“L”レベルとする。)のリセット信号rstを出力する。一方、低電圧保護回路60は、電源電圧Vccが第2所定電圧(例えば、13V)より高い場合、ハイレベル(以下、“H”レベルとする。)の信号rstを出力する。なお、「制御IC42をリセットする」とは、電源電圧Vccのレベルが第1所定電圧より低い場合に、制御IC42が誤動作しないよう、“L”レベルの信号rstに基づいて制御IC42の動作(ここでは、駆動)を停止させることである。
Low
The low voltage protection circuit (UVLO) 60 stops the drive by the
==抵抗61==
抵抗61は、レギュレータ(不図示)が電源電圧Vccに応じて生成する内部電圧Vddが印加されるノードと端子FBとの間に設けられ、フォトトランジスタ48が流すシンク電流Iaに応じた帰還電圧Vfbを生成する。すなわち、出力電圧Voutが目的レベルに対してより高くなり、シンク電流Iaが大きくなると、帰還電圧Vfbは低下する。また、出力電圧Voutの目的レベルが第2レベルに変化すると、出力電圧Voutは第2レベルに対して高い状態となるため、発光ダイオード29からの光の強度が強くなり、フォトトランジスタ48はより大きなシンク電流Iaを流す。結果として、出力電圧Voutの目的レベルが第2レベルに変化すると、帰還電圧Vfbは低下することとなる。
==
The
==発振回路62==
発振回路(OSC)62は、電圧Vfbに応じた周波数Fswの発振信号clk1を出力する。具体的には、発振回路62は、制御回路67(後述)が“L”レベルの信号opp_oを出力すると、電圧Vfbに応じた周波数Fsw0~Fsw1の発振信号clk1を出力する。一方、発振回路62は、出力電圧Voutの目的レベルが第2レベルとなり、制御回路67が“H”レベルの信号opp_oを出力すると、動作を停止する。なお、制御IC42は、制御回路67が“L”レベルの信号оpp_оを出力する場合、発振信号clk1に基づいてパワートランジスタ40をオンする。また、本実施形態において、「動作を停止する」とは、対象の回路に流れる電流を遮断することを指す。
==
The oscillator circuit (OSC) 62 outputs an oscillation signal clk1 having a frequency Fsw according to the voltage Vfb. Specifically, when the control circuit 67 (described later) outputs a signal opp_o of the "L" level, the
また、発振信号clk1は、図3の(A)に示すような発振信号である。具体的には、発振信号clk1は、発振信号clk1の周期を周期Taとした場合、周期Taに対するパワートランジスタ40をオンするための期間で定まるデューティ比が50%より大きい発振信号である。また、図3の(A)では、発振信号clk1が、80%のデューティ比の発振信号である場合を示している。
The oscillation signal clk1 is an oscillation signal as shown in FIG. 3A. Specifically, when the period of the oscillation signal clk1 is the period Ta, the oscillation signal clk1 is an oscillation signal with a duty ratio determined by the period for turning on the
==比較回路63==
図2の比較回路63は、帰還電圧Vfbに基づいて、パワートランジスタ40の駆動を停止するか否かを判定する。具体的には、比較回路63は、帰還電圧Vfbが基準電圧Vref_stpを下回ると、出力電圧Voutを低下させるため、パワートランジスタ40の駆動を停止する“L”レベルの信号stop_fbを出力する。一方、比較回路63は、帰還電圧Vfbが基準電圧Vref_stpを上回っている場合、“H”レベルの信号stop_fbを出力する。
2 judges whether or not to stop driving the
図4は、帰還電圧Vfbが低下した場合に制御IC42がパワートランジスタ40の駆動を停止することを示す図である。出力電圧Voutが目的レベルに対して高くなり、帰還電圧Vfbが基準電圧Vref_stpを下回る時刻t0において、比較回路63は、“L”レベルの信号stop_fbを出力する。そして、制御IC42は、“L”レベルの信号stop_fbに基づいて駆動電圧Vgによるパワートランジスタ40の駆動を停止する。
Figure 4 shows that the
パワートランジスタ40の駆動が停止し、出力電圧Voutが低下すると、帰還電圧Vfbは上昇し、時刻t1において、基準電圧Vref_stpを上回る。そして、比較回路63は、“H”レベルの信号stop_fbを出力する。また、制御IC42は、“H”レベルの信号stop_fbに基づいて駆動電圧Vgによるパワートランジスタ40の駆動を再開する。なお、比較回路63は、「判定回路」に相当する。
When the drive of the
なお、図5の(A)は、発振回路62が帰還電圧Vfbに応じてどのように発振信号clk1の発振周波数Fsw、すなわち、パワートランジスタ40のスイッチング周波数を変化させるかを示す。図5の(A)に示すように、帰還電圧Vfbが電圧Vfbbを上回る場合、発振回路62は、周波数Fsw1(例えば、65kHz)の発振信号clk1を出力する。
Note that FIG. 5A shows how the
また、発振回路62は、帰還電圧Vfbが電圧Vfba~Vfbbの間にある場合、帰還電圧Vfbに応じて周波数Fsw0~Fsw1の間の発振信号clk1を出力する。さらに、発振回路62は、帰還電圧Vfbが電圧Vref_stp~Vfbaの間にある場合、周波数Fsw0(例えば、25kHz)の発振信号clk1を出力する。
When the feedback voltage Vfb is between voltages Vfba and Vfbb, the
また、帰還電圧Vfbが基準電圧Vref_stpを下回る場合、発振回路62は、周波数Fsw0の発振信号clk1を出力する。しかしながら、帰還電圧Vfbが基準電圧Vref_stpを下回る場合、比較回路63がパワートランジスタ40の駆動を停止する“L”レベルの信号stop_fbを出力するため、パワートランジスタ40のスイッチング周波数は0Hzとなる。
When the feedback voltage Vfb falls below the reference voltage Vref_stp, the
このように、発振回路62が発振信号clk1の発振周波数Fswを変化させることにより、パワートランジスタ40のスイッチング周期が変化する。また、出力電圧Voutが目的レベルから高くなり、帰還電圧Vfbが低下すると、発振周波数Fswが低下する。発振周波数Fswが低くなり、スイッチング周期が長くなると、AC-DCコンバータ10は不連続動作を行うようになり、結果として出力電圧Voutが低下し、目的レベルに近づくようになる。なお、発振回路62は、「第1発振回路」に相当し、発振信号clk1は、「第1発振信号」に相当し、発振信号clk1の周波数は、「第1周波数」に相当する。
In this way, the
==発振回路64==
図2の発振回路(OSC)64は、周波数Fsw2(例えば、32kHz)の発振信号clk2を出力する。なお、発振信号clk2は、図3の(B)に示すような発振信号である。具体的には、発振信号clk2は、発振信号clk2の周期を周期Tbとした場合、周期Tbに対するパワートランジスタ40をオンするための期間で定まるデューティ―比が50%以下となる発振信号である。
==Oscillation Circuit 64==
The oscillator circuit (OSC) 64 in Fig. 2 outputs an oscillation signal clk2 of a frequency Fsw2 (e.g., 32 kHz). The oscillation signal clk2 is an oscillation signal as shown in Fig. 3B. Specifically, when the period of the oscillation signal clk2 is a period Tb, the oscillation signal clk2 is an oscillation signal having a duty ratio of 50% or less, which is determined by the period for turning on the
また、図3の(B)では、発振信号clk2が、50%のデューティ比の発振信号である場合を示している。なお、詳細は後述するが、制御IC42は、制御回路67が“H”レベルの信号оpp_оを出力する場合、発振信号clk2に基づいてパワートランジスタ40をオンする。
Also, FIG. 3B shows a case where the oscillation signal clk2 is an oscillation signal with a duty ratio of 50%. Note that, as will be described in detail later, when the
また、図5の(B)は、出力電圧Voutが目的レベルに近く、帰還電圧Vfbが基準電圧Vref_stpより高い場合、発振信号clk2の発振周波数が周波数Fsw2であることを示している。なお、発振回路64は、「第2発振回路」に相当し、発振信号clk2は、「第2発振信号」に相当し、周波数Fsw2は、「第2周波数」に相当する。また、発振回路62,64は、「発振回路」に相当し、発振信号clk1,clk2は、「発振信号」に相当する。
Also, FIG. 5B shows that when the output voltage Vout is close to the target level and the feedback voltage Vfb is higher than the reference voltage Vref_stp, the oscillation frequency of the oscillation signal clk2 is frequency Fsw2. Note that the oscillation circuit 64 corresponds to the "second oscillation circuit", the oscillation signal clk2 corresponds to the "second oscillation signal", and the frequency Fsw2 corresponds to the "second frequency". Also, the
==駆動回路65==
図2の駆動回路65は、発振信号clk1又はclk2と、帰還電圧Vfbと、電圧Vcsとに基づいてパワートランジスタ40を駆動する駆動電圧Vgを出力する。具体的には、駆動回路65は、出力電圧Voutの目的レベルが第1レベルの場合、発振信号clk1に基づいてパワートランジスタ40をオンする駆動電圧Vgを出力する。また、駆動回路65は、出力電圧Voutの目的レベルが第2レベルの場合、発振信号clk2に基づいてパワートランジスタ40をオンする駆動電圧Vgを出力する。一方、駆動回路65は、電圧Vcsが帰還電圧Vfbとなると、パワートランジスタ40をオフする駆動電圧Vgを出力する。駆動回路65は、図6に示すように、駆動信号出力回路80、及びバッファ回路81を含んで構成される。
==
The
===駆動信号出力回路80===
駆動信号出力回路80は、発振信号clk1又はclk2と、帰還電圧Vfbと、電圧Vcsとに基づいてパワートランジスタ40を駆動する駆動信号INを出力する。具体的には、駆動信号出力回路80は、発振信号clk1又はclk2に基づいて、パワートランジスタ40をオンする“H”レベルの駆動信号INを出力する。一方、駆動信号出力回路80は、パワートランジスタ40がオンの際の電圧Vcsが帰還電圧Vfbとなると、パワートランジスタ40をオフする“L”レベルの駆動信号INを出力する。
Drive
The drive
また、駆動信号出力回路80は、セレクタ90、ワンショット回路91、SRフリップフロップ92、OR回路93、比較回路94、AND回路95、ソフトスタート回路96を含んで構成される。
The drive
====セレクタ90====
セレクタ90は、制御回路67(後述)からの信号оpp_оに基づいて発振信号clk1又はclk2のうちの何れかを発振信号Voscとして出力する。具体的には、セレクタ90は、“L”レベルの信号оpp_оが入力されると、発振信号clk1を発振信号Voscとして出力する。一方、セレクタ90は、“H”レベルの信号оpp_оが入力されると、発振信号clk2を発振信号Voscとして出力する。
====
The
====ワンショット回路91====
ワンショット回路(Oneshot)91は、発振信号Voscの立ち上がりで、パルス信号Ssを出力する回路である。
====One-
The one-
====SRフリップフロップ92====
SRフリップフロップ92は、ワンショット回路91がパルス信号Ssを出力すると、“H”レベルの信号Vp1を出力する。一方、詳細は後述するが、SRフリップフロップ92は、比較回路94が“H”レベルの信号Srを出力すると、“L”レベルの信号Vp1を出力する。
====SR Flip-
The SR flip-
====OR回路93====
OR回路93は、パルス信号Ssと、信号Vp1との論理和をとり、信号Sdrvとして出力する。すなわち、パルス信号Ss又は信号Vp1が“H”レベルとなると、“H”レベルの信号Sdrvを出力する。一方、OR回路93は、パルス信号Ss及び信号Vp1が“L”レベルとなると、“L”レベルの信号Sdrvを出力する。
====OR
The OR
====比較回路94====
比較回路94は、電圧Vcs,Vfbを比較し、パワートランジスタ40をオフするための“H”レベルの信号Srを出力する。具体的には、比較回路94は、パワートランジスタ40がオンの際の電圧Vcsが電圧Vfbより高くなると、“H”レベルの信号Srを出力する回路である。一方、比較回路94は、パワートランジスタ40がオンの際の電圧Vcsが電圧Vfbより低い場合、“L”レベルの信号Srを出力する。なお、電圧Vcsを生成するコンデンサ43は、パワートランジスタ40がオンされるタイミングで、放電回路(不図示)により、放電される。
The
====AND回路95====
AND回路95は、信号D_max(すなわち、発振信号Vosc)及び信号rst,stop_fb,Sdrvの論理積を演算し駆動信号INとして出力する。具体的には、AND回路95は、“H”レベルの信号rst,stop_fbが入力されると、発振信号Vosc及び信号Sdrvに基づいて駆動信号INを出力する。
====AND
The AND
また、通常、“H”レベルの発振信号Voscである信号D_maxが入力される期間は、“H”レベルの信号Sdrvが入力される期間より長いため、AND回路95は、信号Sdrv基づいて駆動信号INを出力する。
Also, since the period during which the signal D_max, which is the "H" level oscillation signal Vosc, is input, is usually longer than the period during which the "H" level signal Sdrv is input, the AND
一方、例えば、不具合が生じ、“H”レベルの信号D_maxが入力される期間が“H”レベルの信号Sdrvが入力される期間より短くなると、AND回路95は、“L”レベルの信号D_maxに基づいて“L”レベルの駆動信号INを出力する。すなわち、信号D_maxは、パワートランジスタ40をオンするための期間(例えば、パワートランジスタ40がオンする最大期間)を定めるための信号である。なお、この場合、不具合とは、AC-DCコンバータ10において、例えば、帰還電圧Vfbや、電圧Vcsの検出に用いられる素子の不具合のことを指す。
On the other hand, for example, if a malfunction occurs and the period during which the "H" level signal D_max is input becomes shorter than the period during which the "H" level signal Sdrv is input, the AND
また、AND回路95は、“L”レベルの信号rst又は信号stop_fbが入力されると、“L”レベルの駆動信号INを出力する。
In addition, when the AND
====ソフトスタート回路96====
ソフトスタート回路(SS)96は、交流電圧VacがAC-DCコンバータ10に印加され、電源電圧Vccが上昇すると、段階的に変化する電圧Vssを出力する。具体的には、低電圧保護回路60が制御IC42のリセットを解除する信号rstを出力すると、ソフトスタート回路96は、段階的に上昇する電圧Vssを出力する。そして、リセットが解除されてから所定期間が経過すると、ソフトスタート回路96は、電圧Vssを、少なくとも帰還電圧Vfbより高い電圧(例えば、電圧Vdd)とする。なお、ソフトスタート回路96は、電圧Vssを段階的に上昇させるべく、所定期間を計時するカウンタを含んでいる。そして、発振信号clk2は、このカウンタを動作させるクロック信号として使用される。
====
When the AC voltage Vac is applied to the AC-
また、比較回路94は、電圧Vcsが、帰還電圧Vfb又は電圧Vssのうちの低い方を超えると、“H”レベルの信号Srを出力する。したがって、リセットが解除されてから所定期間が経過するまでは、段階的に上昇する電圧Vssが帰還電圧Vfbより低い。そして、段階的に上昇する電圧Vssにより、パワートランジスタ40がオフされるタイミングが決定されるため、パワートランジスタ40がオンされる期間は段階的に長くなる。これにより、出力電圧VoutはAC-DCコンバータ10の起動時徐々に上昇することになる。
Furthermore, the
===バッファ回路81===
バッファ回路81は、駆動信号INに基づいて、パワートランジスタ40を駆動する駆動電圧Vgを出力する。具体的には、バッファ回路81は、図2の比較回路63がパワートランジスタ40の駆動を停止しないと判定すると、“H”レベルの駆動信号INに基づいて、パワートランジスタ40をオンする駆動電圧Vgを出力する、一方、バッファ回路81は、バッファ回路81は、比較回路63がパワートランジスタ40の駆動を停止しないと判定すると、“L”レベルの駆動信号INに基づいて、パワートランジスタ40をオフする駆動電圧Vgを出力する。また、バッファ回路81は、比較回路63がパワートランジスタ40の駆動を停止すると判定すると、パワートランジスタ40の駆動を停止する。なお、バッファ回路81の動作の詳細については、後述する。
The
==スロープ補償回路66==
図2のスロープ補償回路(SLOPE)66は、いわゆるサブハーモニック発振を抑制するため、電圧Vcsを補償した電圧Vcs_compを生成する。具体的には、スロープ補償回路66は、パワートランジスタ40がオンしてからの経過時間に応じた電流を端子CSを介して抵抗41に出力する。
==
2 generates a voltage Vcs_comp by compensating for the voltage Vcs in order to suppress so-called subharmonic oscillation. Specifically, the
一方、スロープ補償回路66は、パワートランジスタ40がオフすると、電流の出力を停止する。スロープ補償回路66は、インダクタ電流IL1により生じる電圧Vcsを補償し、パワートランジスタ40がオフされるタイミングを早め、サブハーモニック発振が生じることを抑制する。また、以下では、電圧Vcs_compも電圧Vcsと称する。なお、電圧Vcsは、「第1電圧」に相当し、電圧Vcs_compは、「第2電圧」に相当する。
On the other hand, the
また、制御回路67(後述)が“L”レベルの信号оpp_оを出力すると、発振信号clk1に基づいてパワートランジスタ40が駆動される。この場合、パワートランジスタ40の最大オン期間がスイッチング周期の80%となり得るため、サブハーモニック発振が発生する可能性がある。
When the control circuit 67 (described later) outputs a signal оpp_о at the "L" level, the
一方、制御回路67が“H”レベルの信号оpp_оを出力する場合、発振信号clk2に基づいてパワートランジスタ40が駆動される。この場合、発振信号clk2は50%のデューティの発振信号であり、パワートランジスt40の最大オン期間がスイッチング周期の50%以下となるため、サブハーモニック発振は発生しない。したがって、制御回路67が“H”レベルのopp_оを出力する場合、スロープ補償回路66は、動作を停止される。
On the other hand, when the
==制御回路67==
図2の制御回路67は、出力電圧Voutの目的レベルが第1レベルから第2レベルに低下したことを検出し、制御IC42の各種回路(後述)の動作を制御する。具体的には、制御回路67は、パワートランジスタ40がオフの際の電圧Vcsが第1所定レベルより低いか、又は電圧Vccが第2所定レベルより低い場合、目的レベルが低下したことを示す“H”レベルの信号оpp_оを出力する。なお、詳細は後述するが、電圧Vcs,Vccは、出力電圧Voutの目的レベルが第2レベルとなり、図1の補助コイルL3からのコイル電圧Vaが低下すると低下する。
The
一方、制御回路67は、パワートランジスタ40がオフの際の電圧Vcsが第1所定レベルより高く、かつ電圧Vccが第2所定レベルより高い場合、目的レベルが低下していないことを示す“L”レベルの信号оpp_оを出力する。制御回路67は、検出回路70,71、及びOR回路72を含んで構成される。
On the other hand, when the voltage Vcs when the
===検出回路70===
検出回路(DET)70は、端子CSの電圧Vcsに基づいて、出力電圧Voutの目的レベルが変更されたことを検出する。具体的には、検出回路70は、パワートランジスタ40がオフの際(すなわち、信号Sdrvが“L”レベルの際)の電圧Vcsが基準電圧VREF0より低い期間が所定期間tp継続すると、“H”レベルの信号opp1_oをOR回路72に出力する。なお、基準電圧VREF0は、第1所定レベルに応じた基準電圧である。
The detection circuit (DET) 70 detects that the target level of the output voltage Vout has been changed based on the voltage Vcs of the terminal CS. Specifically, when the voltage Vcs is lower than the reference voltage VREF0 for a predetermined period tp while the
一方、検出回路70は、パワートランジスタ40がオフの際の電圧Vcsが基準電圧VREF0より高くなると、“L”レベルの信号opp1_oをOR回路72に出力する。なお、電圧Vcsを生成するコンデンサ43は、パワートランジスタ40がオンされるタイミングで、放電回路(不図示)により、放電される。
On the other hand, when the voltage Vcs when the
===検出回路71===
検出回路(DET)71は、端子VCCの電源電圧Vccに基づいて、出力電圧Voutの目的レベルが変更されたことを検出する。具体的には、検出回路71は、電源電圧Vccが基準電圧VREF1より低くなると、“H”レベルの信号opp2_oをOR回路72に出力する。なお、基準電圧VREF1は、第2所定レベルに応じた基準電圧である。
The detection circuit (DET) 71 detects that the target level of the output voltage Vout has been changed based on the power supply voltage Vcc of the terminal VCC. Specifically, when the power supply voltage Vcc becomes lower than the reference voltage VREF1, the
一方、検出回路71は、電源電圧Vccが基準電圧VREF1より高くなると、“L”レベルの信号opp2_oを出力する。また、OR回路72は、信号оpp1_о,opp2_оの論理和を演算し、信号оpp_оとして出力する。
On the other hand, when the power supply voltage Vcc becomes higher than the reference voltage VREF1, the
このように、検出回路70は、電圧Vcsに基づいて、目的レベルが変更されたことを検出し、検出回路71は、電圧Vccに基づいて、目的レベルが変更されたことを検出する。また、検出回路70,71の何れが先に目的レベルの低下を検出するかは、回路の動作状態により変化する。したがって、検出回路70,71を設けることにより、目的レベルの低下をより適切に検出できるようになる。
In this way,
なお、目的レベルが第1レベル「に変更された後」とは、制御回路67が“L”レベルの信号оpp_оを出力した後のことを指し、目的レベルが第2レベル「に変更された後」とは、制御回路67が“H”レベルの信号оpp_оを出力した後のことを指す。また、制御回路67の動作の詳細については後述する。
Note that "after" the target level is changed to the first level refers to after the
また、信号opp_oが“L”レベルである場合の制御IC42の動作モードを“通常モード”とし、信号opp_oが“H”レベルである場合の制御IC42の動作モードを“低出力モード”とする。なお、制御回路67は、「制御回路」に相当し、検出回路70は、「第1検出回路」に相当し、検出回路71は、「第2検出回路」に相当し、OR回路72は、「回路」に相当する。また、基準電圧VREF0は、「第1所定レベル」に相当し、基準電圧VREF1は、「第2所定レベル」に相当する。
When signal opp_o is at "L" level, the operation mode of
==レギュレータ68==
レギュレータ(REG)68は、電源電圧Vccからバッファ回路81の制御回路200(後述)の電源電圧VDRVを生成する。
==
A regulator (REG) 68 generates a power supply voltage VDRV for a control circuit 200 (described later) of the
==遅延回路69==
遅延回路(DELAY)69は、制御IC42が“低出力モード”にあり、パワートランジスタ40の駆動を停止する際に、レギュレータ68の動作を停止する。具体的には、遅延回路69は、“H”レベルの信号оpp_о及び“L”レベルの信号stop_fbに基づいて、所定の遅延時間D経過後、レギュレータ68に電源電圧VDRVの出力を停止させる“H”レベルの信号VDRV_оffを出力する。
==
The delay circuit (DELAY) 69 stops the operation of the
一方、遅延回路69は、“L”レベルの信号оpp_о、又は“H”レベルの信号stop_fbに基づいて、“L”レベルの信号VDRV_оffを出力する。言い換えると、出力電圧Voutの目的レベルが第2レベルとなり、比較回路63がパワートランジスタ40の駆動を停止すると判定すると、制御回路67は、レギュレータ68に電源電圧VDRVの出力を停止させ、バッファ回路81の動作を停止させる。具体的には、比較回路63、駆動回路65、制御回路67、レギュレータ68、及び遅延回路69は、図7に示すように動作する。
On the other hand, the
<<レギュレータ68及び遅延回路69の動作>>
図7は、信号opp_o及び帰還電圧Vfbに基づくレギュレータ68の動作の一例を示す図である。なお、時刻t10以前において、モータ11を制御する装置は“L”レベルの信号ExSigを出力し、スイッチ30をオフしているものとする。また、時刻t10以前において、出力電圧Voutは上昇しており、帰還電圧Vfbは低下しつつあるものとする。
<<Operation of
7 is a diagram showing an example of the operation of the
帰還電圧Vfbが基準電圧Vref_stpを下回る時刻t10において、比較回路63は、“L”レベルの信号stop_fbを出力し、駆動回路65はパワートランジスタ40の駆動を停止する。この場合、制御回路67は“L”レベルの信号opp_оを出力しているため、遅延回路69は、“L”レベルの信号VDRV_оffを出力する。そのため、レギュレータ68は、電源電圧VDRVを出力し続ける。
At time t10 when the feedback voltage Vfb falls below the reference voltage Vref_stp, the
駆動回路65がパワートランジスタ40の駆動を停止したことで出力電圧Voutが低下し、帰還電圧Vfbが基準電圧Vref_stpを上回る時刻t11において、比較回路63は“H”レベルの信号stop_fbを出力する。駆動回路65はパワートランジスタ40の駆動を再開する。
When the
モータ11を制御する装置(例えば、プリンタ)がスイッチ30をオンする信号ExSigを出力する時刻t12において、出力電圧Voutの目的レベルは第2レベルとなる。これにより、出力電圧Voutが第2レベルに対して高くなるため帰還電圧Vfbは低下する。
At time t12 when the device (e.g., a printer) that controls the
制御回路67が目的レベルの低下を検出する時刻t13において、制御回路67は“H”レベルの信号оpp_оを出力する。この際、制御IC42は、“通常モード”から“低出力モード”に遷移する。ここで、パワートランジスタ40がオフする期間における電圧Vcsが基準電圧VREF0より低い期間が所定期間tp継続した、又は電圧Vccが基準電圧VREF1より低くなったため、制御回路67は、“H”レベルの信号оpp_оを出力する。
At time t13 when the
帰還電圧Vfbが低下し基準電圧Vref_stpを下回る時刻t14において、比較回路63は、“L”レベルの信号stop_fbを出力する。そして、制御IC42は、パワートランジスタ40の駆動を停止する。
At time t14 when the feedback voltage Vfb drops below the reference voltage Vref_stp, the
時刻t14から所定の遅延期間Dが経過した時刻t15において、遅延回路69は、“H”レベルの信号VDRV_оffを出力する。これにより、レギュレータ68は、電源電圧VDRVの出力を停止する。
At time t15, when a predetermined delay period D has elapsed since time t14, the
パワートランジスタ40の駆動を停止することにより出力電圧Voutが低下し、帰還電圧Vfbが基準電圧Vref_stpを上回る時刻t16において、比較回路63は、“H”レベルの信号stop_fbを出力する。これにより、遅延回路69は“L”レベルの信号VDRV_оffを出力し、レギュレータ68は、電源電圧VDRVの出力を再開する。その後、駆動回路65は、パワートランジスタ40の駆動を再開する。
When the drive of the
<<<“通常モード”時の制御IC42の動作>>>
図8は、制御IC42が“通常モード”で動作する場合のAC-DCコンバータ10及び制御IC42の主要な波形の一例を示す図である。なお、制御IC42は“通常モード”で動作しているため、出力電圧Voutは第1レベルに維持されているものとする。また、帰還電圧Vfbは、基準電圧Vref_stpより高く、図6のワンショット回路91は、パルス信号Ssを出力するものとする。また、図1の抵抗41に生じる電圧を電圧Vbとし、ダイオード45のカソードの電圧を電圧Vcとする。また、電圧Vcは、抵抗46を介してコンデンサ43に印加される。また、AC-DCコンバータ10は、第1レベル(例えば、32V)の出力電圧Voutをモータ11に印加している。
<<<<Operation of
FIG. 8 is a diagram showing an example of main waveforms of the AC-
電圧Vfbに応じた周波数Fswを有する発振信号clk1に基づいて、図2のセレクタ90が“H”レベルの発振信号Voscを出力する時刻t20において、ワンショット回路91は、パルス信号Ssを出力する。そして、OR回路93は、パルス信号Ssを受けると、“H”レベルのSdrvを出力し、SRフリップフロップ92は、パルス信号Ssを受けると、“H”レベルの信号Vp1を出力する。
At time t20 when the
これにより、パワートランジスタ40はオンされ、インダクタ電流IL1が1次コイルL1に流れる。そして、インダクタ電流IL1がパワートランジスタ40に流れると、抵抗41にはインダクタ電流IL1に応じた電圧Vbが生じる。インダクタ電流ILの増加に応じて抵抗41に生じる電圧Vbは上昇するため、電圧Vcsは徐々に上昇する。
As a result, the
また、インダクタ電流IL1が1次コイルL1に流れると、1次コイルL1に生じる電圧と逆極性のコイル電圧Vaが補助コイルL3に生じる。 In addition, when the inductor current IL1 flows through the primary coil L1, a coil voltage Va of opposite polarity to the voltage generated in the primary coil L1 is generated in the auxiliary coil L3.
この時、電圧Vaは負電圧であるため、ダイオード45及び抵抗46を介してコンデンサ43に電流が流れず、補助コイルL3はコンデンサ43を充電しない。
At this time, since voltage Va is a negative voltage, no current flows through
電圧Vcsが上昇し、電圧Vfbとなる時刻t21において、比較回路94は、“H”レベルの信号Srを出力する。これにより、SRフリップフロップ92は、“L”レベルの信号Vp1を出力し、OR回路93は、“L”レベルの信号Sdrvを出力する。よって、パワートランジスタ40はオフされる。また、パワートランジスタ40がオフすると、インダクタ電流IL1は1次コイルL1に流れない。
At time t21 when the voltage Vcs rises to voltage Vfb, the
インダクタ電流IL1が1次コイルL1に流れなくなると、1次コイルL1に生じる電圧は、パワートランジスタ40がオンする際と逆極性の電圧となる。そのため、補助コイルL3に生じる電圧Vaは、正電圧となる。そして、インダクタ電流IL1が流れないため、電圧Vbは0Vとなる。
When the inductor current IL1 stops flowing through the primary coil L1, the voltage generated in the primary coil L1 becomes a voltage of the opposite polarity to that when the
この時、電圧Vaは正電圧であるため、電圧Vaがダイオード45及び抵抗46を介して伝達される電圧Vcは正電圧となり、電圧Vcは、コンデンサ43に印加され、補助コイルL3に生じる電圧Vaによりコンデンサ43は充電される。また、電圧Vbが0Vであるため、電圧Vcsは、電圧Vcとなり、基準電圧VREF0より高くなる。
At this time, since voltage Va is a positive voltage, voltage Vc transmitted from voltage Va via
また、電圧Vaは、制御IC42の電源電圧Vccを生成するための電圧としても利用されるため、電圧Vbにより生じる電圧Vcsよりも高い。また、出力電圧Voutが変化するとインダクタ電流IL1が変化し、電圧Vaは伴に変化するので、パワートランジスタ40がオフの際の電圧Vcsも変化する。
In addition, voltage Va is also used to generate the power supply voltage Vcc of the
セレクタ90が“H”レベルの発振信号Voscを出力する時刻t22以降において、時刻t20から時刻t22までの動作が繰り返される。
After time t22 when the
このように、時刻t20~t21において、コンデンサ43は、インダクタ電流IL1に応じて抵抗41に生じる電圧Vbにより充電される。結果として、電圧Vcsはインダクタ電流IL1に応じた電圧となる。
In this way, from time t20 to time t21, the
一方、時刻t21~t22において、インダクタ電流IL1は流れないため、コンデンサ43は、電圧Vbにより充電されず、補助コイルL3に生じる電圧Vaにより充電される。また、出力電圧Voutの目的レベルは第1レベルであるため、電圧Vaは高い。結果として、時刻t21~t22の電圧Vcsは時刻t20~t21の電圧Vcs及び基準電圧VREF0より高い電圧となる。
On the other hand, from time t21 to t22, the inductor current IL1 does not flow, so the
<<<モードが遷移する場合の制御IC42の動作>>>
===“通常モード”から“低出力モード”への遷移===
図9は、“通常モード”から“低出力モード”へ遷移する際の制御IC42の動作の一例を示す図である。なお、帰還電圧Vfbは基準電圧Vref_stpより低くなることはないものとする。また、説明の便宜上、信号Sdrvの周期は実際の動作の場合の周期とは異なっている。
<<<<Operation of
===Transition from "Normal Mode" to "Low Power Mode"===
9 is a diagram showing an example of the operation of the
時刻t30において、ワンショット回路91がパルス信号Ssを出力すると、OR回路93は、“H”レベルの信号Sdrvを出力する。これにより、パワートランジスタ40はオンされる。その後、AC-DCコンバータ10において、外部信号ExSigによってスイッチ30がオンされると、出力電圧Voutは、第2レベル(例えば、12V)となるように、低下し始める。
At time t30, when the one-
パワートランジスタ40がオンの際の電圧Vcsが電圧Vfbとなる時刻t31において、比較回路94は、“H”レベルの信号Srを出力する。そして、SRフリップフロップ92は、“L”レベルの信号Vp1を出力し、OR回路93は、“L”レベルの信号Sdrvを出力する。これにより、パワートランジスタ40は、オフされる。
At time t31 when the voltage Vcs becomes the voltage Vfb when the
パワートランジスタ40がオフされると、電圧Vcsは、補助コイルL3からダイオード45及び抵抗46を介して充電される。この時、出力電力Poutが低下し始め、出力電圧Voutも、第1レベル(例えば、32V)からやや低下しており、パワートランジスタ40がオンの際のインダクタ電流IL1も大きい。そのため、補助コイルL3のコイル電圧Vaも大きく、パワートランジスタ40がオフの際の電圧Vcsは、基準電圧VREF0より高い。
When the
この時、発光ダイオード29は、スイッチ30がオンされることにより、出力電圧Voutと、ツェナーダイオード28のカソードとの間の電圧が大きくなるので、発光する光の強度が強くなる。これにより、フォトトランジスタ48は、大きなシンク電流Iaを流し、結果として電圧Vfbは低下する。また、電圧Vfbが電圧Vfbaより低下することにより、ワンショット回路91は、周波数Fsw0のパルス信号Ssを出力し始める。
At this time, the light-emitting
出力電圧Voutが第2レベル(例えば、12V)となり、パワートランジスタ40がオンする際の電圧Vcsが、低下した電圧Vfbとなる時刻t32において、時刻t31と同様にパワートランジスタ40はオフされる。この時、電圧Vcsは、補助コイルL3からのコイル電圧Vaにより充電されるが、すでに出力電力Poutが低下し、出力電圧Voutも低下しているため、補助コイルL3のコイル電圧Vaも小さくなり、パワートランジスタ40がオフの際の電圧Vcsは、基準電圧VREF0より低い。
At time t32, when the output voltage Vout becomes the second level (e.g., 12 V) and the voltage Vcs when the
時刻t32からパワートランジスタ40がオフの際の電圧Vcsが基準電圧VREF0より低い期間が所定期間tp継続した時刻t33において、検出回路70は、“H”レベルの信号opp1_oを出力する。そのため、制御回路67は“H”レベルの信号оpp_оを出力する。これにより、発振回路62及びスロープ補償回路66は、動作を停止する。また、セレクタ90は、発振信号Voscとして発振信号clk2を選択し、周波数Fsw2の発振信号Voscを出力する。なお、制御IC42は、時刻t33より前において、“通常モード”で動作し、時刻t33以降において、“低出力モード”で動作する。また、図14においても説明するが、“低出力モード”において、発振回路62及びスロープ補償回路66が動作を停止することにより、制御IC42は、低消費電力で動作するようになる。
At time t33, when the voltage Vcs when the
その後、電源電圧Vccが基準電圧VREF1を下回る時刻t34において、検出回路71は、“H”レベルの信号оpp2_оを出力する。なお、図9では、検出回路70が“H”レベルの信号оpp1_oを出力することにより、“低出力モード”に遷移することとしたが、条件によっては、先に、検出回路71が“H”レベルの信号оpp2_oを出力することにより、“低出力モード”に遷移することもある。
After that, at time t34 when the power supply voltage Vcc falls below the reference voltage VREF1, the
===“低出力モード”から“通常モード”への遷移===
図10は、“低出力モード”から“通常モード”へ遷移する際の制御IC42の動作の一例を示す図である。なお、時刻t35より前において、制御IC42は、“低出力モード”で動作しているものとする。また、帰還電圧Vfbは基準電圧Vref_stpより低くなることはないものとする。また、図9と同様に、説明の便宜上、信号Sdrvの周期は実際の動作の場合の周期とは異なっている。
===Transition from "Low Power Mode" to "Normal Mode"===
10 is a diagram showing an example of the operation of the
時刻t35において、モータ11の負荷の急変等により、発光ダイオード29に流れる電流が減少し、発光ダイオード29が発光する光の強度が弱くなる。これにより、フォトトランジスタ48は、小さなシンク電流Iaを流し、結果として電圧Vfbは上昇する。
At time t35, due to a sudden change in the load on the
AC-DCコンバータ10において、外部信号ExSigによってスイッチ30がオフされる時刻t36において、出力電圧Voutの目的レベルは、第1レベルとなる。そして、出力電圧Vout及び電源電圧Vccは上昇し始める。
In the AC-
時刻t37において、パワートランジスタ40がオフの際の電圧Vcsが基準電圧VREF0を超えると、検出回路70は、“L”レベルの信号opp1_oを出力する。しかしながら、電源電圧Vccは、未だ基準電圧VREF1より低いため、検出回路71は、“H”レベルの信号оpp2_оを出力している。そのため、制御回路67は、“H”レベルの信号оpp_оを出力している。
At time t37, when the voltage Vcs when the
電源電圧Vccが基準電圧VREF1を上回る時刻t38において、検出回路71は、“L”レベルの信号оpp2_оを出力する。そして、制御回路67は、“L”レベルの信号оpp_оを出力する。これにより、発振回路62及びスロープ補償回路66は、動作を再開する。また、セレクタ90は、発振信号Voscとして発振回路62からの発振信号clk1を選択する。また、セレクタ90は、帰還電圧Vfbが電圧Vfbbより高いとすると、周波数Fsw1の発振信号Voscを出力する。
At time t38 when the power supply voltage Vcc exceeds the reference voltage VREF1, the
<<<バッファ回路81の詳細>>>
図11は、バッファ回路81の構成の一例を示す図である。上述のように、図6のバッファ回路81は、駆動信号出力回路80からの駆動信号INに基づいて、パワートランジスタ40を駆動する駆動電圧Vgを出力する。バッファ回路81は、制御回路200、レベルシフト回路201、駆動電圧出力回路202を含んで構成される。
<<<<Details of the
Fig. 11 is a diagram showing an example of the configuration of the
==制御回路200==
制御回路200は、駆動信号INに基づいてレベルシフト回路201及び駆動電圧出力回路202を制御する各種制御信号を出力する。駆動信号INに基づいて、制御回路200は主要な制御信号を図12に示すように出力する。
Based on the drive signal IN, the
具体的には、駆動信号出力回路80が“L”レベルの駆動信号INを出力すると、制御回路200は、図12のパターンP0に示すように、制御信号SH1,SH1b,SH2,SL0を出力する。この場合、バッファ回路81は端子OUTから接地レベルの駆動電圧Vgを出力する。
Specifically, when the drive
また、駆動信号出力回路80が“H”レベルの駆動信号INを出力すると、制御回路200は、パターンP1に示すように、制御信号SH1,SH1b,SH2,SL0を出力する。この場合、バッファ回路81は端子OUTから電源電圧Vccの駆動電圧Vgを出力する。
When the drive
なお、制御回路200は、電源電圧VDRVに基づいて動作し、レギュレータ68が電源電圧VDRVの出力を停止すると、パターンP2に示すように、制御信号SH1,SH1b,SH2,SL0、及び他の制御信号の電圧レベルを接地レベルとする。この場合、バッファ回路81は、端子OUTをハイインピーダンス(Hi-Z)状態とする。
The
==レベルシフト回路201==
レベルシフト回路201は、制御回路200からの制御信号SH1の電圧レベルをレベルシフトし、ノードN0の電圧Vn0として出力する。具体的には、レベルシフト回路201は、図12のパターンP0の場合、電源電圧Vccから低下した電圧Vn0を出力する。なお、図12では、この場合の電圧Vn0を便宜上“L”レベルとしている。
==
The
一方、レベルシフト回路201は、パターンP1の場合、電源電圧Vccの電圧Vn0を出力する。なお、図12では、この場合の電圧Vn0を便宜上“H”レベルとしている。
On the other hand, in the case of pattern P1, the
レベルシフト回路201は、NMOSトランジスタ210,215,216,221、抵抗211,212,217,218、ツェナーダイオード213,219、PMOSトランジスタ214,220を含んで構成される。なお、レベルシフト回路201の構成は、駆動電圧出力回路202の概要を述べた後、駆動電圧出力回路202の構成と共に、図12のパターンP0~P2に従って説明する。
The
==駆動電圧出力回路202==
駆動電圧出力回路202は、電圧Vn0、制御信号SL0,SH2,SL2に基づいて、パワートランジスタ40を駆動する駆動電圧Vgを端子OUTに出力する。具体的には、駆動電圧出力回路202は、パターンP0の場合、レベルシフト回路201が電源電圧Vccからツェナー電圧Vzd分低下した電圧Vn0を出力すると、接地電圧の駆動電圧Vgを出力し、パワートランジスタ40をオフする。
==Drive
Based on the voltage Vn0 and the control signals SL0, SH2, and SL2, the drive
一方、駆動電圧出力回路202は、パターンP1の場合、レベルシフト回路201が電源電圧Vccの電圧Vn0を出力すると、電源電圧Vccの駆動電圧Vgを出力し、パワートランジスタ40をオンする。駆動電圧出力回路202は、PMOSトランジスタ230,237、NMOSトランジスタ231,236,238、抵抗232,233,235、ツェナーダイオード234を含んで構成される。なお、以下では、レベルシフト回路201及び駆動電圧出力回路202の動作を説明するが、説明の都合上、まず、パターンP1の場合で動作を説明し、次に、パターンP0の場合で動作を説明する。最後に、パターンP2の場合について説明する。
On the other hand, in the case of pattern P1, when the
<<<レベルシフト回路201及び駆動電圧出力回路202の動作>>>
==パターンP1の場合==
レベルシフト回路201において、NMOSトランジスタ210は、制御信号SH1によりオンオフされる。制御回路200は、パワートランジスタ40をオンする“H”レベルの駆動信号INに基づいて、“H”レベルの制御信号SH1及び“L”レベルの制御信号SH1bを出力する。制御回路200が“H”レベルの制御信号SH1を出力し、NMOSトランジスタ210がオンすると、抵抗211,212を介して接地に電流が流れ、電源電圧Vccが印加される電源ラインPLにカソードが接続されたツェナーダイオード213がオンする。
<<<<Operations of the
== In the case of pattern P1 ==
In the
そして、ツェナーダイオード213がオンすると、電源ラインPLに接続されたPMOSトランジスタ214がオンする。また、NMOSトランジスタ215は、抵抗212と並列に接続され、オンすると、元々抵抗211,212には“H”レベルの制御信号SH1に応じた電圧が印加されるため、NMOSトランジスタ210に流れる電流を増加させる。これにより、ツェナーダイオード213を素早くオンすることができる。
When
一方、NMOSトランジスタ216はオフしている。したがって、PMOSトランジスタ214とNMOSトランジスタ216の接続点のノードN0の電圧Vn0は電源電圧Vccとなり、レベルシフト回路201は、電源電圧Vccの電圧Vn0を出力する。なお、ツェナーダイオード213は、PMOSトランジスタ214を保護するための素子である。
On the other hand, the
レベルシフト回路201が電源電圧Vccの電圧Vn0を出力すると、駆動電圧出力回路202において、電源ラインPLに接続されたPMOSトランジスタ230はオフする。この際、制御回路200は、“H”レベルの信号SH2を出力し、NMOSトランジスタ231をオンする。NMOSトランジスタ231がオンすると、抵抗232,233を介して接地に電流が流れ、電源ラインPLにカソードが接続されたツェナーダイオード234がオンする。この時、電源ラインPLに接続された抵抗235にも電流が流れる。
When the
また、ツェナーダイオード234をオンする際、制御回路200は、“H”レベルの制御信号SL2を出力し、抵抗233に並列に接続されたNMOSトランジスタ236をオンし、ツェナーダイオード234を素早くオンする。ツェナーダイオード234がオンすると、電源ラインPLと端子OUTの間に設けられたPMOSトランジスタ237がオンする。この際、制御回路200は“L”レベルの制御信号SL0を出力し、端子OUTと接地との間に設けられたNMOSトランジスタ238をオフする。したがって、駆動電圧出力回路202は、パワートランジスタ40をオンする電源電圧Vccの駆動電圧Vgを端子OUTに出力する。
When turning on the
==パターンP0の場合==
レベルシフト回路201において、NMOSトランジスタ216は、制御信号SH1bによりオンオフされる。制御回路200は、パワートランジスタ40をオフする“L”レベルの駆動信号INに基づいて、“L”レベルの制御信号SH1及び“H”レベルの制御信号SH1bを出力する。制御回路200が“H”レベルの信号SH1bを出力し、NMOSトランジスタ216がオンすると、抵抗217,218を介して接地に電流が流れ、電源ラインPLにカソードが接続されたツェナーダイオード219がオンする。
== In the case of pattern P0 ==
In the
そして、ツェナーダイオード219がオンすると、電源ラインPLに接続されたPMOSトランジスタ220がオンする。また、NMOSトランジスタ221は、抵抗218と並列に接続され、オンすると、元々抵抗217,218には“H”レベルの制御信号SH1bに応じた電圧が印加されるため、NMOSトランジスタ216に流れる電流を増加させる。これにより、ツェナーダイオード219を素早くオンすることができる。
When
また、ツェナーダイオード219がオンすると、電源ラインPLに接続されたPMOSトランジスタ220はオンする。一方、NMOSトランジスタ210はオフし、PMOSトランジスタ214はオフし、NMOSトランジスタ216はオンする。したがって、レベルシフト回路201は、電源電圧Vccからツェナーダイオード219のツェナー電圧Vzd分低下した電圧Vn0を出力する。なお、ツェナーダイオード219は、PMOSトランジスタ220を保護するための素子である。
When the
レベルシフト回路201が電源電圧Vccからツェナー電圧Vzd分低下した電圧Vn0を出力すると、駆動電圧出力回路202において、PMOSトランジスタ230はオンする。この際、制御回路200は、“L”レベルの信号SH2を出力し、NMOSトランジスタ231をオフする。NMOSトランジスタ231がオフすると、抵抗232,233には電流が流れず、ツェナーダイオード234はオフする。この時、抵抗235にも電流が流れない。
When the
ツェナーダイオード234がオフすると、PMOSトランジスタ237はオフする。この際、制御回路200は“H”レベルの制御信号SL0を出力し、NMOSトランジスタ238をオンする。したがって、駆動電圧出力回路202は、パワートランジスタ40をオフする接地電圧の駆動電圧Vgを端子OUTに出力する。
When the
==パターンP2の場合==
一方、パターンP2において、レギュレータ68が電源電圧VDRVの出力を停止すると、制御回路200が出力する制御信号の電圧レベルは接地レベルとなる。そのため、レベルシフト回路201において、PMOSトランジスタ214及びNMOSトランジスタ216はオフされ、ノードN0の電圧Vn0はハイインピーダンス(Hi-Z)状態となる。
==In the case of pattern P2==
On the other hand, in pattern P2, when the
しかしながら、駆動電圧出力回路202において、電圧Vn0によりオンオフされるPMOSトランジスタ230のドレイン電極は、抵抗235により電源電圧Vccにプルアップされる。そして、ツェナーダイオード234はオフし、電圧VPは電源電圧Vccとなるため、PMOSトランジスタ237はオフする。また、制御回路200が制御信号SL0の電圧レベルを接地レベルとするため、NMOSトランジスタ238もオフする。したがって、端子OUTは、電源電圧Vccも接地電圧も印加されないハイインピーダンス状態となる。
However, in the drive
しかしながら、端子OUTは、図1の抵抗41,52によりプルダウンされているため、端子OUTの電圧は接地電圧となり、パワートランジスタ40はオフされる。なお、電圧Vn0は、「レベルシフト信号」に相当し、NMOSトランジスタ216は、「第2トランジスタ」に相当する。
However, since the terminal OUT is pulled down by the
<<<バッファ回路81の動作の一例>>>
図13は、バッファ回路81の動作の一例を示す図である。なお、図13は制御回路200がどのように各種制御信号を出力するかを示し、それに応じてレベルシフト回路201、駆動電圧出力回路202がどのように動作するかを示す。
<<<<Example of operation of
Fig. 13 is a diagram showing an example of the operation of the
時刻t40において、図6の駆動信号出力回路80は、“H”レベルの駆動信号INを出力する。制御回路200は、“H”レベルの駆動信号INに基づいて、時刻t41において、“L”レベルの制御信号SL0を出力し、電圧VNは接地電圧となるため、NMOSトランジスタ238はオフする。
At time t40, the drive
制御回路200が“H”レベルの制御信号SH1,SL1及び“L”レベルの制御信号SH1bを出力する時刻t42において、“H”レベルの制御信号SH1により、NMOSトランジスタ210がオンする。NMOSトランジスタ210がオンし、ツェナーダイオード213がオンすると、PMOSトランジスタ214がオンし、NMOSトランジスタ216はオフする。したがって、レベルシフト回路201は、一点鎖線で示すように電源電圧Vccの電圧Vn0を出力する。
At time t42 when the
制御回路200が“H”レベルの制御信号SH2,SL2を出力する時刻t43において、レベルシフト回路201が電源電圧Vccの電圧Vn0を出力しているため、PMOSトランジスタ230はオフする。そして、NMOSトランジスタ231,236がオンすることにより、ツェナーダイオード234がオンし、抵抗235,232に電流が流れる。これにより、PMOSトランジスタ237のゲート電圧VPは、ほぼ電源電圧Vccからツェナー電圧Vzd分低下した電圧となり、PMOSトランジスタ237はオンする。したがって、駆動電圧出力回路202は、電源電圧Vccの駆動電圧Vgを出力する。
At time t43 when the
制御回路200が“L”レベルの制御信号SL1を出力する時刻t44において、NMOSトランジスタ210に流れる電流は減少し、PMOSトランジスタ220とNMOSトランジスタ210の接続点のノードN1の電圧Vn1は、破線で示すように電源電圧Vccからツェナー電圧Vzd分低下した電圧となる。
At time t44 when the
制御回路200が“L”レベルの制御信号SL2を出力する時刻t45において、NMOSトランジスタ231に流れる電流は減少し、電圧VPは、電源電圧Vccからツェナー電圧Vzd分低下した電圧となる。
At time t45 when the
時刻t46において、駆動信号出力回路80が“L”レベルの駆動信号INを出力する。制御回路200は、“L”レベルの駆動信号INに基づいて、時刻t47において、“L”レベルの制御信号SH1,SH2及び“H”レベルの制御信号SH1b,SL1bを出力する。そのため、NMOSトランジスタ210はオフし、NMOSトランジスタ216はオンする。
At time t46, the drive
NMOSトランジスタ216がオンし、ツェナーダイオード219がオンすると、PMOSトランジスタ220がオンし、PMOSトランジスタ214はオフする。したがって、レベルシフト回路201は、ほぼ電源電圧Vccからツェナー電圧Vzd分低下した電圧Vn0を出力する。電圧Vn0に基づいてPMOSトランジスタ230はオンし、“L”レベルの制御信号SH2に基づいてNMOSトランジスタ231はオフする。その結果、電圧VPは電源電圧Vccとなり、PMOSトランジスタ237はオフする。
When
制御回路200が“H”レベルの制御信号SL0を出力する時刻t48において、電圧VNは、電源電圧VDRVとなり、NMOSトランジスタ238はオンし、駆動電圧出力回路202は、接地電圧の駆動電圧Vgを出力する。
At time t48 when the
制御回路200が“L”レベルの制御信号SL1bを出力する時刻t49において、NMOSトランジスタ221はオフする。NMOSトランジスタ221がオフすると、レベルシフト回路201は、電源電圧Vccからツェナー電圧Vzd分低下した電圧Vn0を出力する。
At time t49 when the
その後、時刻t50において、駆動信号出力回路80は、“H”レベルの駆動信号INを出力する。時刻t50以降、時刻t40から時刻t50までの動作が繰り返される。
After that, at time t50, the drive
<<<制御IC42の動作のまとめ>>>
図14は、制御IC42の動作の一例を示す図である。図14では、上述してきた制御IC42の動作をまとめて説明する。なお、時刻t60より前において、制御IC42は、“通常モード”で動作するものとする。また、“通常モード”から“低出力モード”への制御IC42の遷移は、検出回路71の検出結果に基づいて行われるものとして以下で説明する。ただし、検出回路70の検出結果に基づいて制御IC42の遷移を行うとしても制御IC42の動作はほぼ同じである。
<<<<Summary of operation of
Fig. 14 is a diagram showing an example of the operation of the
スイッチ30がオンされる時刻t60において、出力電圧Voutの目的レベルは第2レベルとなる。出力電圧Voutは、第2レベルに対して高くなる。したがって、帰還電圧Vfbが低下するのと共に出力電圧Voutも低下し始める。同様に、電源電圧Vccも低下し始める。
At time t60 when
帰還電圧Vfbが基準電圧Vref_stpより低くなる時刻t61において、比較回路63は“L”レベルのstop_fbを出力するため、駆動信号出力回路80は“L”レベルの駆動信号INを出力する。したがって、バッファ回路81は、接地レベルの駆動電圧Vgを出力し、パワートランジスタ40の駆動は停止される。
At time t61 when the feedback voltage Vfb becomes lower than the reference voltage Vref_stp, the
電源電圧Vccが基準電圧VREF1を下回る時刻t62において、制御回路67は“H”レベルの信号оpp_оを出力する。制御回路67が“H”レベルの信号оpp_оを出力すると、発振回路(OSC)62及びスロープ補償回路(SLOPE)66は、動作を停止する。
At time t62 when the power supply voltage Vcc falls below the reference voltage VREF1, the
また、帰還電圧Vfbはまだ基準電圧Vref_stpより低く、比較回路63が“L”レベルの信号stop_fbを出力しており、かつ制御回路67が“H”レベルの信号оpp_оを出力するため、バッファ回路81も動作を停止する。また、この際、レギュレータ68は電源電圧VDRVの出力を停止している。
The feedback voltage Vfb is still lower than the reference voltage Vref_stp, the
なお、時刻t62において、制御IC42は、“通常モード”から“低出力モード”へ遷移する。また、制御IC42は、“低出力モード”へ遷移すると、発振回路(OSC)62及びスロープ補償回路(SLOPE)66の動作を停止し、パワートランジスタ40を駆動しない場合、バッファ回路81の動作も停止することにより低消費電力で動作する。
At time t62, the
出力電圧Voutが低下し、帰還電圧Vfbが基準電圧Vref_stpとなる時刻t63において、比較回路63は“H”レベルの信号stop_fbを出力する。比較回路63が“H”レベルの信号stop_fbを出力すると、バッファ回路81は動作を再開する。また、この場合、レギュレータ68は電源電圧VDRVの出力を再開している。また、駆動信号出力回路80は、パワートランジスタ40を駆動する駆動信号INを出力するため、バッファ回路81は、パワートランジスタ40を駆動する駆動電圧Vgを出力する。
At time t63 when the output voltage Vout drops and the feedback voltage Vfb becomes the reference voltage Vref_stp, the
スイッチ30がオフされる時刻t64において、出力電圧Voutの目的レベルは、第1レベルとなる。出力電圧Voutは、第1レベルに対して低くなる。したがって、帰還電圧Vfbは上昇し始め、帰還電圧Vfbの上昇に応じて出力電圧Vout及び電源電圧Vccは上昇し始める。
At time t64 when the
電源電圧Vccが基準電圧VREF1を上回る時刻t65において、制御回路67は、“L”レベルの信号оpp_оを出力する。制御回路67が“L”レベルの信号оpp_оを出力すると、発振回路(OSC)62及びスロープ補償回路(SLOPE)66は、動作を再開する。なお、時刻t65において、制御IC42は、“低出力モード”から“通常モード”へ遷移する。
At time t65 when the power supply voltage Vcc exceeds the reference voltage VREF1, the
=====制御IC42の他の実施形態=====
図15は、図2の制御IC42の変形例である制御IC400の構成の一例を示す図である。なお、本実施形態では、同一の又は類似する構成について共通の符号を付して重複した説明を省略することがある。
======Other embodiments of
Fig. 15 is a diagram showing an example of the configuration of a
ところで、上述した図2の制御IC42は、端子CSの電圧Vcs又は端子VCCの電源電圧Vccに基づいて、出力電圧Voutの目的レベルが変更されたことを検出する。ただし、AC-DCコンバータ10の起動時、図6のソフトスタート回路96が動作するが、この場合、パワートランジスタ40のオン期間が徐々に長くなり、1次コイルL1に流れるインダクタ電流IL1が徐々に大きくなる。
The
したがって、3次コイルL3に流れる電流も徐々に大きくなり、パワートランジスタ40のオフ時の電圧Vcs及び出力電圧Voutが徐々に上昇する。そのため、パワートランジスタ40のオフ時の電圧Vcsが基準電圧VREF0より低い、又は出力電圧Voutが基準電圧VREF1より低い場合がある。この場合、図2の制御回路67が、“H”レベルの信号оpp_оを出力し、AC-DCコンバータ10の起動時、制御IC42が“低出力モード”で動作する可能性があった。この場合は、起動時間が増大したり、出力として十分なエネルギーを供給できない恐れがあった。
As a result, the current flowing through the tertiary coil L3 also gradually increases, and the voltage Vcs and output voltage Vout of the
そのため、本実施形態では、AC-DCコンバータ10の起動時に、制御IC400が、“低出力モード”で動作することを抑制する実施形態を説明する。
Therefore, in this embodiment, an embodiment is described in which the
<<<制御IC42の構成>>>
図15の制御IC400は、低電圧保護回路60、抵抗61、発振回路62,64、比較回路63、駆動回路410、スロープ補償回路66、制御回路420、レギュレータ68、遅延回路69を含んで構成される。
<<<Configuration of
The
==駆動回路410==
図15の駆動回路410は、図2の駆動回路65の変形例であり、AC-DCコンバータ10の起動時ではない場合、すなわち通常動作時には、駆動回路65と同様に動作する。駆動回路410は、図16に示すように、駆動信号出力回路500、及びバッファ回路81を含んで構成される。
==
15 is a modified example of the
なお、「通常動作時」とは、スイッチ30のオンオフによって定まる出力電圧Voutの目的レベルに従って、制御IC400が、出力電圧Voutを第1レベル又は第2レベルに維持するよう動作している時を指す。また、「起動時」とは、AC-DCコンバータ10に交流電圧Vacが印加され始めた後、制御IC400が出力電圧Voutを所定電圧(例えば、接地電圧)から徐々に第1レベル又は第2レベルまで上昇させるよう動作している時を指す。
Note that "normal operation" refers to a time when the
===駆動信号出力回路500===
駆動信号出力回路500は、図6の駆動信号出力回路80の変形例であり、AC-DCコンバータ10の通常動作時には、駆動信号出力回路80と同様に動作する。また、駆動信号出力回路500は、セレクタ90、ワンショット回路91、SRフリップフロップ92、OR回路93、比較回路94、AND回路95、ソフトスタート回路510を含んで構成される。なお、比較回路94が出力する信号Srは、「比較結果」に相当する。
===Drive
6, and operates in the same manner as the drive
====ソフトスタート回路510====
ソフトスタート回路(SS)510は、図6のソフトスタート回路96の変形例である。ソフトスタート回路510は、ソフトスタート回路96と同様に動作する。ただし、ソフトスタート回路510は、低電圧保護回路60が“H”レベルの信号rstを出力した後、段階的に上昇する電圧Vssを出力するとともに、所定期間Pが経過すると、“H”レベルの信号ssendを出力する。
====
The soft start circuit (SS) 510 is a modified example of the
ソフトスタート回路510は、カウンタ512、デジタル・アナログ変換器(DAC)514を含んで構成される。カウンタ512は、低電圧保護回路60が制御IC42のリセットを解除する信号rstを出力すると、発振信号clk2に基づいてカウントを開始し、カウント値Countを出力しつつ、所定期間Pを計時する。そして、カウンタ512は、リセットを解除する信号rstが入力されてから所定期間Pが経過すると、“H”レベルの信号ssendを出力する。
The
一方、カウンタ512は、リセットを解除する信号rstが入力されてから所定期間Pが経過する前には、“L”レベルの信号ssendを出力する。また、カウンタ512は、発振信号clk2に基づいてカウントを行うこととしたが、発振信号clk2を分周した発振信号に基づいてカウントを行ってもよい。なお、カウント値Countは、「カウント結果」に相当する。また、第1所定電圧は、「第3所定レベル」に相当する。
On the other hand, the
デジタル・アナログ変換器514は、カウント値Countに基づいて段階的に上昇する電圧Vssを出力する。デジタル・アナログ変換器514は、リセットを解除する信号rstが入力されてから所定期間Pが経過すると、電圧Vssを、少なくとも帰還電圧Vfbより高い電圧(例えば、電圧Vdd)とする。
The digital-to-
以上、カウンタ512が、リセットを解除する信号rstが入力されてから所定期間Pが経過するまでを計時し、信号ssendを出力することとした。しかしながら、コンデンサ等を用いた回路により、リセットを解除する信号rstが入力されてから所定期間Pを計時し、信号ssendを出力することとしてもよい。
As described above, the
なお、カウンタ512は、「計時回路」に相当し、デジタル・アナログ変換器514は、「電圧出力回路」に相当し、電圧Vssは、「基準電圧」に相当する。また、セレクタ90、ワンショット回路91、SRフリップフロップ92、OR回路93、及びAND回路95は、「オンオフ回路」に相当する。また、低電圧保護回路60は、「第3検出回路」に相当する。
The
==制御回路420==
図15の制御回路420は、図2の制御回路67の変形例であり、制御回路67と同様に、出力電圧Voutの目的レベルが第1レベルから第2レベルに低下したことを検出し、制御IC42の各種回路の動作を制御する。一方、制御回路420は、AC-DCコンバータ10の起動時、“L”レベルの信号оpp_оを出力し、制御IC400が“低出力モード”で動作しないようにする。制御回路420は、検出回路70,71、OR回路72、及びAND回路422を含んで構成される。
2, and similarly to the
===検出回路70===
検出回路(DET)70は、上述の実施形態では、パワートランジスタ40がオフの際の電圧Vcsが基準電圧VREF0より高くなると、“L”レベルの信号opp1_oをOR回路72に出力することとしていた。しかしながら、図2の制御IC42が“低出力モード”から“通常モード”へ遷移する際に、パワートランジスタ40がオフの際の電圧Vcsが基準電圧VREF0より高い期間が所定期間tpa継続すると、“H”レベルの信号opp1_oをOR回路72に出力することとしてもよい。
In the above embodiment, when the voltage Vcs when the
検出回路70は、図18に示すように、ワンショット回路600,NMOSトランジスタ610、コンデンサ620、比較回路630、及びタイマ640を含んで構成される。
As shown in FIG. 18, the
ワンショット回路600は、図16のOR回路93が“L”レベルの信号Sdrvを出力すると、信号Sdrvの立下りで、NMOSトランジスタ610をオンするパルス信号を生成する。
When the
コンデンサ620は、NMOSトランジスタ610がオンされると、電圧Vcsに応じた電圧が印加される。一方、コンデンサ620は、NMOSトランジスタ610がオフされると、電圧Vcsに応じた電圧を保持する。
When
比較回路630は、コンデンサ620の電圧と、基準電圧VREF0とを比較し、コンデンサ620の電圧が基準電圧VREF0より低いと、“H”レベルの信号opp_cmpを出力する。一方、比較回路630は、コンデンサ620の電圧が基準電圧VREF0より高いと、“L”レベルの信号opp_cmpを出力する。
The
タイマ640は、“H”レベルの信号opp_cmpが所定期間tp入力されると、“H”レベルの信号opp1_oを出力する。一方、タイマ640は、“L”レベルの信号opp_cmpが所定期間tpa入力されると、“L”レベルの信号opp1_oを出力する。
When the "H" level signal opp_cmp is input for a predetermined period tp, the
===AND回路422===
また、AND回路422は、OR回路72からの信号оpp3_оと、図16のソフトスタート回路510からの信号ssendとの論理積を演算し、信号оpp_оとして出力する。AC-DCコンバータ10の起動時、ソフトスタート回路510は“L”レベルの信号ssendを出力するため、例えば、基準電圧VREF1より低い出力電圧Voutに基づいてOR回路72が“H”レベルの信号оpp3_оを出力したとしても、AND回路422が出力する信号оpp_оは“L”レベルのままとなる。一方、AC-DCコンバータ10の通常動作時、ソフトスタート回路510は、“H”レベルの信号ssendを出力するため、AND回路422は、OR回路72からの信号оpp3_оに従って、信号оpp_оを出力する。
===AND
16 , and outputs the result as a signal оpp_о. When the AC-
また、制御回路420は、図19に示すように動作してもよい。図19は、AC-DCコンバータ10の通常動作時の制御IC400の動作を示す図であり、時刻t36以前の制御IC400の動作は、図10における制御IC42の動作と同様である。
The
時刻t70において、外部信号ExSigによってスイッチ30がオフされた後、パワートランジスタ40がオフの際の電圧Vcsが基準電圧VREF0を超えると、検出回路70は、所定期間tpaのカウントを開始する。
At time t70, after the
時刻t71において、電源電圧Vccが基準電圧VREF1を上回ると、検出回路71は、“L”レベルの信号оpp2_оを出力する。
At time t71, when the power supply voltage Vcc exceeds the reference voltage VREF1, the
時刻t70から所定期間tpaが経過した時刻t72において、検出回路70は、“L”レベルの信号opp1_oを出力する。したがって、この場合、OR回路72は、“L”レベルの信号оpp3_оを出力する。また、AND回路422は、“L”レベルの信号оpp_оを出力する。
At time t72, when a predetermined period tpa has elapsed since time t70, the
以上から、検出回路70は、“低出力モード”から“通常モード”へ遷移する場合、パワートランジスタ40のオフ時の電圧Vcsが所定期間tpaの間、基準電圧VREF0より高くなることを検出する。これにより、制御IC400は、出力電圧Voutの目的レベルが第1レベルとなったことを確実に検出することができる。
As a result, when transitioning from "low output mode" to "normal mode", the
なお、ここで、所定期間tp,tpaが経過すると、検出回路70が信号оpp1_оを変化させると説明したが、電圧Vcsが基準電圧VREF0より高くなる回数又は低くなる回数に基づいて、検出回路70が信号оpp1_оを変化させることとしてもよい。
Note that, although it has been explained here that the
<<<AC-DCコンバータ10の起動時の制御IC400の動作>>>
図20は、AC-DCコンバータ10の起動時の動作の一例を示す図である。なお、時刻t80以前において、起動回路(不図示)により、電源電圧Vccは第1所定電圧まで上昇するものとする。また、図20の説明において、説明の便宜上、検出回路70は、パワートランジスタ40がオフ時の電圧Vcsが基準電圧VREF0を上回ると、すぐに“L”レベルの信号оpp1_оを出力するものとする。
<<<<Operation of the
Fig. 20 is a diagram showing an example of the operation at the start-up of the AC-
電源電圧Vccが第1所定電圧となる時刻t80において、図15の低電圧保護回路60は、制御IC400のリセットを解除する(“H”レベルの)信号rstを出力する。
At time t80 when the power supply voltage Vcc becomes the first predetermined voltage, the low
低電圧保護回路60が“H”レベルの信号rstを出力すると、図17のカウンタ512は、“L”レベルの信号ssendを出力する。カウンタ512が“L”レベルの信号ssendを出力すると、制御回路420は、“L”レベルの信号оpp_оを出力する。これにより、検出回路70,71が“低出力モード”であると検出しても、制御IC400は、“通常モード”のまま動作を継続する。
When the low
時刻t81において、図17のデジタル・アナログ変換器514は、電圧Vssを接地電圧から上昇させる。また、図15の発振回路62からの発振信号clk1に基づいて、図16のワンショット回路91がパルス信号Ssを出力すると、図1のパワートランジスタ40は、オンされる。
At time t81, the digital-to-
パワートランジスタ40がオンされ、電圧Vcsが電圧Vssとなる時刻t82において、電圧Vssが電圧Vfbより低いため、図16の比較回路94は、“H”レベルの信号Srを出力する。信号Srが“H”レベルとなると、OR回路93は、“L”レベルの信号Sdrvを出力する。“L”レベルの信号Sdrvが出力されると、AND回路95は、“L”レベルの駆動信号INを出力する。これにより、図1のパワートランジスタ40はオフされる。
At time t82 when the
パワートランジスタ40がオフ時の電圧Vcsが基準電圧VREF0を超える時刻t83において、検出回路70は、“L”レベルの信号оpp1_oを出力する。
At time t83 when the voltage Vcs when the
また、電源電圧Vccが基準電圧VREF1を超える時刻t84において、検出回路71は、“L”レベルの信号оpp2_оを出力する。
In addition, at time t84 when the power supply voltage Vcc exceeds the reference voltage VREF1, the
図15の低電圧保護回路60が“H”レベルの信号rstを出力してから所定期間Pが経過する時刻t85において、図17のカウンタ512は、“H”レベルの信号ssendを出力する。これにより、制御IC400は、AC-DCコンバータ10の起動時、たとえパワートランジスタ40のオフ時の電圧Vcsが基準電圧VREF0より低い、又は電源電圧Vccが基準電圧VREF1より低い場合であっても、“低出力モード”で動作することはない。
At time t85, when a predetermined period P has elapsed since the low
<<図7の動作について>>
図7において、帰還電圧Vfbが基準電圧Vref_stpを下回ると、比較回路63は、“L”レベルの信号stop_fbを出力し、駆動回路65はパワートランジスタ40の駆動を停止することを説明した。このように、帰還電圧Vfbの電圧値に応じて、パワートランジスタ40の駆動を停止又は再開することにより、制御IC42は、出力電圧Voutが上昇する、すなわちモータ11の負荷の状態が軽負荷となると、間欠的にパワートランジスタ40を駆動する。これにより、制御IC42は、“通常モード”又は“低出力モード”の何れであるかに関わりなく、負荷の状態が軽負荷となると、間欠的にパワートランジスタ40を駆動し、バースト動作を実現する。
<<Regarding the operation of FIG. 7>>
7, when the feedback voltage Vfb falls below the reference voltage Vref_stp, the
===まとめ===
以上、本実施形態のAC-DCコンバータ10について説明した。制御IC42は、発振回路62,64、駆動回路65、制御回路67を備える。制御IC42は、出力電圧Voutの目的レベルが第2レベルに変更された後、発振回路62の動作を停止させる。これにより、目的レベルを低下させる際に低消費電力で動作できる集積回路を提供することができる。
====Summary====
The AC-
また、発振回路64は、50%のデューティ比の発振信号clk2を出力する。これにより、制御IC42は、出力電圧Voutの目的レベルが第2レベルに変更された後、サブハーモニック発振を抑制するスロープ補償回路66の動作を停止することができるようになる。
The oscillator circuit 64 also outputs an oscillator signal clk2 with a duty ratio of 50%. This allows the
また、制御IC42は、端子CS、スロープ補償回路66を備える。そして、制御IC42は、出力電圧Voutの目的レベルが第2レベルに変更された後、スロープ補償回路66の動作を停止する。これにより、制御IC42は、目的レベルを低下させる際に低消費電力で動作することができるようになる。
The
また、制御IC42は、端子VCCを備える。そして、制御回路67は、検出回路70,71、OR回路72を含む。これにより、制御回路67は、端子CS,VCCの電圧の変化により、出力電圧Voutの目的レベルが第2レベルとなったことを、適切に検出することができるようになる。
The
また、制御IC42は、比較回路63を備える。そして、駆動回路65は、駆動信号出力回路80、バッファ回路81を含む。そして、制御回路67は、出力電圧Voutの目的レベルが第2レベルに変更された後、比較回路63が、帰還電圧Vfbが基準電圧Vref_stpより低くなったことを検出すると、バッファ回路81の動作を停止させる。これにより、制御IC42は、出力電圧Voutの目的レベルが第2レベルとなったことを検出し、かつパワートランジスタ40を駆動しない期間において、バッファ回路81の動作を停止させることができ、より低消費電力で動作することができる。
The
また、制御IC42は抵抗41,52によりプルダウンされる端子OUTを備える。そして、バッファ回路81は、電源ラインPL、NMOSトランジスタ216を含むレベルシフト回路201、駆動電圧出力回路202を含む。また、NMOSトランジスタ216は、出力電圧Voutの目的レベルが第2レベルに変更された後、かつパワートランジスタ40を駆動しない期間において、オフされる。これにより、制御IC42は、バッファ回路81の動作が停止されても、端子OUTの電圧レベルは接地レベルとなるため、パワートランジスタ40をオフしつつ、低消費電力で動作することができる。
The
また、カウンタ512は、低電圧保護回路60が“H”レベルの信号rstを出力すると、所定期間Pを計時する。そして、制御回路420は、AC-DCコンバータ10の起動時、カウンタ512からの信号ssendに基づいて、信号оpp_оを“L”レベルとする。そのため、制御回路420は、所定期間Pの経過後かつ出力電圧Voutの目的レベルが第2レベルに変更されるまで、発振回路62の動作を停止させない。これにより、制御IC400は、AC-DCコンバータ10の起動時、電圧Vcsや電源電圧Vccが低くとも、“低出力モード”で動作しない。
Furthermore, the
また、駆動回路410は、デジタル・アナログ変換器514、比較回路94、セレクタ90、ワンショット回路91、SRフリップフロップ92、OR回路93、AND回路95を備える。比較回路94は、デジタル・アナログ変換器514からの電圧Vss又は帰還電圧Vfbの何れかと、電圧Vcsを比較する。そして、AC-DCコンバータ10の起動時、制御IC400は、電圧Vssの変化に応じてパワートランジスタ40のオン幅を変化させ、徐々に出力電圧Voutを変化させる。これにより、出力電圧Voutが目的レベルとなるまで、制御IC400は“低出力モード”で動作しない。
The
また、デジタル・アナログ変換器514は、カウンタ512からのカウント値Countに基づいて段階的に上昇する電圧Vssを出力し、比較回路94は、電圧Vss又は電圧Vfbのうち低い方の電圧と、電圧Vcsとを比較する。これにより、制御IC400は、AC-DCコンバータ10の起動時、出力電圧Voutを徐々に上昇させることができる。
The digital-to-
また、制御IC42は、比較回路63、発振回路62,64、駆動信号出力回路80、バッファ回路81、制御回路67を備える。これにより、制御IC42は、出力電圧Voutの目的レベルが第2レベルに変更された後、かつパワートランジスタ40を駆動しない期間において、バッファ回路81の動作を停止させることができ、より低消費電力で動作することができる。
The
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。 The above embodiment is intended to facilitate understanding of the present invention, and is not intended to limit the present invention. Furthermore, the present invention may be modified or improved without departing from the spirit of the present invention, and it goes without saying that the present invention includes equivalents.
10 AC-DCコンバータ
11 モータ
20 入力ラインフィルタ
21 全波整流回路
22,26,43,47,49,620 コンデンサ
23 トランス
24 制御ブロック
25,45,50 ダイオード
27,28,213,219,234 ツェナーダイオード
29 発光ダイオード
30 スイッチ
40 パワートランジスタ
41,44,46,51,52,61,211,212,217,218,232,233,235 抵抗
42,400 制御IC
48 フォトトランジスタ
60 低電圧保護回路
62,64 発振回路
63,94,630 比較回路
65,410 駆動回路
66 スロープ補償回路
67,200,420 制御回路
68 レギュレータ
69 遅延回路
70,71 検出回路
72,93 OR回路
80,500 駆動信号出力回路
81 バッファ回路
90 セレクタ
91,600 ワンショット回路
92 SRフリップフロップ
95,422 AND回路
96,510 ソフトスタート回路
201 レベルシフト回路
202 駆動電圧出力回路
210,215,216,221,231,236,238,610 NMOSトランジスタ
214,220,230,237 PMOSトランジスタ
512 カウンタ
514 デジタル・アナログ変換器
640 タイマ
10 AC-
48
Claims (13)
前記出力電圧に応じた第1周波数の第1発振信号を出力する第1発振回路と、
所定の第2周波数の第2発振信号を出力する第2発振回路と、
前記出力電圧の前記目的レベルが第1レベルに変更された後、前記第1発振信号に基づいて前記第1トランジスタを駆動し、前記目的レベルが前記第1レベルより低い第2レベルに変更された後、前記第2発振信号に基づいて前記第1トランジスタを駆動する駆動回路と、
前記目的レベルが前記第2レベルに変更された後、前記第1発振回路の動作を停止させる制御回路と、
を備える集積回路。 An integrated circuit for driving the first transistor of a power supply circuit, the power supply circuit comprising: a transformer including a primary coil, a secondary coil, and an auxiliary coil; and a first transistor for controlling a current flowing through the primary coil, the power supply circuit generating an output voltage from an input voltage and controlling the output voltage to a target level,
a first oscillation circuit that outputs a first oscillation signal having a first frequency corresponding to the output voltage;
a second oscillation circuit that outputs a second oscillation signal having a second predetermined frequency;
a drive circuit that drives the first transistor based on the first oscillation signal after the target level of the output voltage is changed to a first level, and drives the first transistor based on the second oscillation signal after the target level is changed to a second level lower than the first level;
a control circuit that stops the operation of the first oscillation circuit after the target level is changed to the second level;
1. An integrated circuit comprising:
前記第2発振回路は、
前記第2発振信号の周期に対する前記第1トランジスタをオンするための期間で定まるデューティ―比が50%以下となる前記第2発振信号を出力する、
集積回路。 2. The integrated circuit of claim 1,
The second oscillation circuit is
outputting the second oscillation signal such that a duty ratio determined by a period for turning on the first transistor with respect to a period of the second oscillation signal is 50% or less;
Integrated circuits.
前記第1トランジスタがオンの際に前記第1トランジスタに流れる電流を検出する第1抵抗が接続される第1端子と、
前記第1トランジスタに流れる電流及び第1抵抗に基づく第1電圧を補償した第2電圧を生成するスロープ補償回路と、
を備え、
前記第1発振回路は、
前記第1発振信号の周期に対する前記第1トランジスタをオンするための期間で定まるデューティ―比が50%より大きい前記第1発振信号を出力し、
前記駆動回路は、
前記第1又は第2発振信号に基づいて、前記第1トランジスタをオンし、前記第1又は2電圧が前記出力電圧に応じた電圧となると、前記第1トランジスタをオフし、
前記制御回路は、
前記目的レベルが前記第2レベルに変更された後、前記スロープ補償回路の動作を停止させる、
集積回路。 3. An integrated circuit according to claim 2, comprising:
a first terminal to which a first resistor is connected, the first resistor detecting a current flowing through the first transistor when the first transistor is on;
a slope compensation circuit that generates a second voltage by compensating a first voltage based on a current flowing through the first transistor and a first resistance;
Equipped with
The first oscillator circuit includes:
outputting the first oscillation signal having a duty ratio greater than 50%, the duty ratio being determined by a period for turning on the first transistor relative to a period of the first oscillation signal;
The drive circuit includes:
turning on the first transistor based on the first or second oscillation signal, and turning off the first transistor when the first or second voltage becomes a voltage corresponding to the output voltage;
The control circuit includes:
After the target level is changed to the second level, stopping the operation of the slope compensation circuit.
Integrated circuits.
前記補助コイルのコイル電圧に応じた電源電圧が印加される第2端子、
を備え、
前記第1端子には、前記第1トランジスタがオフの際に前記コイル電圧に応じた電圧が印加され、
前記制御回路は、
前記第1トランジスタがオフの際の前記第1端子の電圧が第1所定レベルより低いか否かを検出する第1検出回路と、
前記第2端子の電圧が第2所定レベルより低いか否かを検出する第2検出回路と、
前記第1及び第2検出回路の検出結果に基づいて、前記第1発振回路及び前記スロープ補償回路の動作を制御する回路と、
を含む集積回路。 4. An integrated circuit according to claim 3,
a second terminal to which a power supply voltage corresponding to the coil voltage of the auxiliary coil is applied;
Equipped with
A voltage corresponding to the coil voltage is applied to the first terminal when the first transistor is off,
The control circuit includes:
a first detection circuit that detects whether a voltage at the first terminal when the first transistor is off is lower than a first predetermined level;
a second detection circuit for detecting whether the voltage at the second terminal is lower than a second predetermined level;
a circuit for controlling operations of the first oscillation circuit and the slope compensation circuit based on detection results of the first and second detection circuits;
[0023] An integrated circuit including
前記出力電圧に基づいて、前記第1トランジスタの駆動を停止するか否かを判定する判定回路、
を備え、
前記駆動回路は、
前記第1又は第2発振信号に基づいて、前記第1トランジスタをオンする駆動信号を出力し、前記第1トランジスタがオンの際に流れる電流に応じた電圧が前記出力電圧に応じた電圧となると、前記第1トランジスタをオフする前記駆動信号を出力する駆動信号出力回路と、
前記判定回路が前記第1トランジスタの駆動を停止すると判定すると、前記第1トランジスタの駆動を停止し、前記判定回路が前記第1トランジスタの駆動を停止しないと判定すると、前記駆動信号に基づいて、前記第1トランジスタを駆動するバッファ回路と、
を含み、
前記制御回路は、
前記目的レベルが前記第2レベルに変更された後、前記判定回路が前記第1トランジスタの駆動を停止すると判定すると、前記バッファ回路の動作を停止させる、
集積回路。 An integrated circuit according to any one of claims 1 to 4,
a determination circuit that determines whether or not to stop driving the first transistor based on the output voltage;
Equipped with
The drive circuit includes:
a drive signal output circuit that outputs a drive signal for turning on the first transistor based on the first or second oscillation signal, and outputs the drive signal for turning off the first transistor when a voltage corresponding to a current flowing when the first transistor is on becomes a voltage corresponding to the output voltage;
a buffer circuit that stops driving the first transistor when the determination circuit determines that the driving of the first transistor should be stopped, and drives the first transistor based on the drive signal when the determination circuit determines that the driving of the first transistor should not be stopped;
Including,
The control circuit includes:
when the determination circuit determines that the driving of the first transistor is to be stopped after the target level is changed to the second level, the operation of the buffer circuit is stopped.
Integrated circuits.
前記第1トランジスタの制御電極と、一端が接地された第2抵抗の他端と、が接続される第3端子、
を備え、
前記バッファ回路は、
前記第1トランジスタをオンするための電圧が印加される電源ラインと、
前記第1トランジスタをオフする前記駆動信号に基づいてオンとなると、前記第1トランジスタをオフするためのレベルシフト信号を出力し、前記第1トランジスタをオンする前記駆動信号に基づいてオフとなると、前記第1トランジスタをオンするための前記レベルシフト信号を出力する第2トランジスタを含むレベルシフト回路と、
前記レベルシフト信号に基づいて、前記第3端子に前記第1トランジスタの前記制御電極に印加される駆動電圧を出力する駆動電圧出力回路と、
を含み、
前記第2トランジスタは、
前記電源ラインから接地に電流を流しつつ前記第1トランジスタをオフするための前記レベルシフト信号を出力し、前記目的レベルが前記第2レベルに変更された後、前記判定回路が前記第1トランジスタの駆動を停止すると判定すると、オフされる、
集積回路。 6. An integrated circuit according to claim 5,
a third terminal to which the control electrode of the first transistor and one end of a second resistor, the other end of which is grounded, are connected;
Equipped with
The buffer circuit includes:
a power supply line to which a voltage for turning on the first transistor is applied;
a level shift circuit including a second transistor that outputs a level shift signal for turning off the first transistor when the second transistor is turned on based on the drive signal for turning off the first transistor, and outputs the level shift signal for turning on the first transistor when the second transistor is turned off based on the drive signal for turning on the first transistor;
a drive voltage output circuit that outputs, to the third terminal, a drive voltage to be applied to the control electrode of the first transistor based on the level shift signal;
Including,
The second transistor is
outputting the level shift signal for turning off the first transistor while flowing a current from the power supply line to ground, and turning off the first transistor when the determination circuit determines that the driving of the first transistor is to be stopped after the target level is changed to the second level;
Integrated circuits.
前記集積回路の電源電圧が第3所定レベルより高いか否かを検出する第3検出回路と、
前記電源電圧が前記第3所定レベルより高くなると、所定期間を計時する計時回路と、
を備え、
前記制御回路は、
前記所定期間の経過後かつ前記目的レベルが前記第2レベルに変更されると、前記第1発振回路の動作を停止させる、
集積回路。 2. The integrated circuit of claim 1,
a third detection circuit for detecting whether a power supply voltage of the integrated circuit is higher than a third predetermined level;
a timer circuit that times a predetermined period of time when the power supply voltage becomes higher than the third predetermined level;
Equipped with
The control circuit includes:
when the predetermined period has elapsed and the target level is changed to the second level, stopping the operation of the first oscillation circuit;
Integrated circuits.
前記駆動回路は、
前記電源電圧が前記第3所定レベルより高くなると変化する基準電圧を出力する電圧出力回路と、
前記基準電圧、又は前記出力電圧に応じた電圧の何れかと、前記電流に応じた電圧とを比較する比較回路と、
前記第1又は第2発振信号に基づいて、前記第1トランジスタをオンし、前記比較回路の比較結果に基づいて、前記第1トランジスタをオフするオンオフ回路と、
を備える集積回路。 8. An integrated circuit according to claim 7, comprising:
The drive circuit includes:
a voltage output circuit that outputs a reference voltage that changes when the power supply voltage becomes higher than the third predetermined level;
a comparison circuit that compares the voltage corresponding to the current with either the reference voltage or the voltage corresponding to the output voltage;
an on/off circuit that turns on the first transistor based on the first or second oscillation signal and turns off the first transistor based on a comparison result of the comparator;
1. An integrated circuit comprising:
前記計時回路は、
前記電源電圧が前記第3所定レベルより高くなると、前記第2発振信号に基づいて前記所定期間をカウントするカウンタであり、
前記電圧出力回路は、
前記カウンタのカウント結果に基づいて段階的に上昇する前記基準電圧を出力し、
前記比較回路は、
前記基準電圧、又は前記出力電圧に応じた電圧のうち低い方の電圧と、前記電流に応じた電圧とを比較する、
集積回路。 9. An integrated circuit according to claim 8, comprising:
The timing circuit includes:
a counter that counts the predetermined period based on the second oscillation signal when the power supply voltage becomes higher than the third predetermined level;
The voltage output circuit includes:
outputting the reference voltage which increases stepwise based on the count result of the counter;
The comparison circuit includes:
comparing the reference voltage or the voltage corresponding to the output voltage, whichever is lower, with the voltage corresponding to the current;
Integrated circuits.
1次コイルと、2次コイルと、補助コイルとを含むトランスと、
前記1次コイルに流れる電流を制御する第1トランジスタと、
前記第1トランジスタを駆動し、前記出力電圧が目的レベルとなるよう制御する集積回路と、
を備え、
前記集積回路は、
前記出力電圧に応じた第1周波数の第1発振信号を出力する第1発振回路と、
所定の第2周波数の第2発振信号を出力する第2発振回路と、
前記出力電圧の前記目的レベルが第1レベルに変更された後、前記第1発振信号に基づいて前記第1トランジスタを駆動し、前記目的レベルが前記第1レベルより低い第2レベルに変更された後、前記第2発振信号に基づいて前記第1トランジスタを駆動する駆動回路と、
前記目的レベルが前記第2レベルに変更された後、前記第1発振回路の動作を停止させる制御回路と、
を含む電源回路。 A power supply circuit that generates an output voltage from an input voltage,
a transformer including a primary coil, a secondary coil, and an auxiliary coil;
A first transistor for controlling a current flowing through the primary coil;
an integrated circuit that drives the first transistor and controls the output voltage to a target level;
Equipped with
The integrated circuit comprises:
a first oscillation circuit that outputs a first oscillation signal having a first frequency corresponding to the output voltage;
a second oscillation circuit that outputs a second oscillation signal having a second predetermined frequency;
a drive circuit that drives the first transistor based on the first oscillation signal after the target level of the output voltage is changed to a first level, and drives the first transistor based on the second oscillation signal after the target level is changed to a second level lower than the first level;
a control circuit that stops the operation of the first oscillation circuit after the target level is changed to the second level;
A power supply circuit including:
前記出力電圧に基づいて、前記第1トランジスタの駆動を停止するか否かを判定する判定回路と、
発振信号を出力する発振回路と、
前記発振信号に基づいて、前記第1トランジスタをオンする駆動信号を出力し、前記第1トランジスタがオンの際に流れる電流に応じた電圧が前記出力電圧に応じた電圧となると、前記第1トランジスタをオフする前記駆動信号を出力する駆動信号出力回路と、
前記判定回路が前記第1トランジスタの駆動を停止すると判定すると、前記第1トランジスタの駆動を停止し、前記判定回路が前記第1トランジスタの駆動を停止しないと判定すると、前記駆動信号に基づいて、前記第1トランジスタを駆動するバッファ回路と、
前記目的レベルが第1レベルに変更された後、前記バッファ回路を動作させ、前記目的レベルが前記第1レベルより低い第2レベルに変更された後、前記判定回路が前記第1トランジスタの駆動を停止すると判定すると、前記バッファ回路の動作を停止させる制御回路と、
を備える集積回路。 An integrated circuit for driving the first transistor of a power supply circuit, the power supply circuit comprising: a transformer including a primary coil, a secondary coil, and an auxiliary coil; and a first transistor for controlling a current flowing through the primary coil, the power supply circuit generating an output voltage from an input voltage and controlling the output voltage to a target level,
a determination circuit that determines whether or not to stop driving the first transistor based on the output voltage;
an oscillation circuit that outputs an oscillation signal;
a drive signal output circuit that outputs a drive signal for turning on the first transistor based on the oscillation signal, and outputs the drive signal for turning off the first transistor when a voltage corresponding to a current flowing when the first transistor is on becomes a voltage corresponding to the output voltage;
a buffer circuit that stops driving the first transistor when the determination circuit determines that the driving of the first transistor should be stopped, and drives the first transistor based on the drive signal when the determination circuit determines that the driving of the first transistor should not be stopped;
a control circuit that operates the buffer circuit after the target level is changed to a first level, and stops the operation of the buffer circuit when the determination circuit determines that the driving of the first transistor is to be stopped after the target level is changed to a second level lower than the first level;
1. An integrated circuit comprising:
前記第1トランジスタの制御電極と、一端が接地された第2抵抗の他端と、が接続される端子と、
を備え、
前記バッファ回路は、
前記第1トランジスタをオンするための電圧が印加される電源ラインと、
前記第1トランジスタをオフする前記駆動信号に基づいてオンとなると、前記第1トランジスタをオフするためのレベルシフト信号を出力し、前記第1トランジスタをオンする前記駆動信号に基づいてオフとなると、前記第1トランジスタをオンするための前記レベルシフト信号を出力する第2トランジスタを含むレベルシフト回路と、
前記レベルシフト信号に基づいて、前記端子に前記第1トランジスタの前記制御電極に印加される駆動電圧を出力する駆動電圧出力回路と、
を含み、
前記第2トランジスタは、
前記電源ラインから接地に電流を流しつつ前記第1トランジスタをオフするための前記レベルシフト信号を出力し、前記目的レベルが前記第2レベルに変更された後、前記判定回路が前記第1トランジスタの駆動を停止すると判定すると、オフされる、
集積回路。 12. An integrated circuit according to claim 11,
a terminal to which a control electrode of the first transistor and one end of a second resistor, the other end of which is grounded, are connected;
Equipped with
The buffer circuit includes:
a power supply line to which a voltage for turning on the first transistor is applied;
a level shift circuit including a second transistor that outputs a level shift signal for turning off the first transistor when the second transistor is turned on based on the drive signal for turning off the first transistor, and outputs the level shift signal for turning on the first transistor when the second transistor is turned off based on the drive signal for turning on the first transistor;
a drive voltage output circuit that outputs, to the terminal, a drive voltage to be applied to the control electrode of the first transistor based on the level shift signal;
Including,
The second transistor is
outputting the level shift signal for turning off the first transistor while flowing a current from the power supply line to ground, and turning off the first transistor when the determination circuit determines that the driving of the first transistor is to be stopped after the target level is changed to the second level;
Integrated circuits.
1次コイルと、2次コイルと、補助コイルとを含むトランスと、
前記1次コイルに流れる電流を制御する第1トランジスタと、
前記第1トランジスタを駆動し、前記出力電圧が目的レベルとなるよう制御する集積回路と、
を備え、
前記集積回路は、
前記出力電圧に基づいて、前記第1トランジスタの駆動を停止するか否かを判定する判定回路と、
発振信号を出力する発振回路と、
前記発振信号に基づいて、前記第1トランジスタをオンする駆動信号を出力し、前記第1トランジスタがオンの際に流れる電流に応じた電圧が前記出力電圧に応じた電圧となると、前記第1トランジスタをオフする前記駆動信号を出力する駆動信号出力回路と、
前記判定回路が前記第1トランジスタの駆動を停止すると判定すると、前記第1トランジスタの駆動を停止し、前記判定回路が前記第1トランジスタの駆動を停止しないと判定すると、前記駆動信号に基づいて、前記第1トランジスタを駆動するバッファ回路と、
前記目的レベルが第1レベルに変更された後、前記バッファ回路を動作させ、前記目的レベルが前記第1レベルより低い第2レベルに変更された後、前記判定回路が前記第1トランジスタの駆動を停止すると判定すると、前記バッファ回路の動作を停止させる制御回路と、
を含む電源回路。 A power supply circuit that generates an output voltage from an input voltage,
a transformer including a primary coil, a secondary coil, and an auxiliary coil;
A first transistor for controlling a current flowing through the primary coil;
an integrated circuit that drives the first transistor and controls the output voltage to a target level;
Equipped with
The integrated circuit comprises:
a determination circuit that determines whether or not to stop driving the first transistor based on the output voltage;
an oscillation circuit that outputs an oscillation signal;
a drive signal output circuit that outputs a drive signal for turning on the first transistor based on the oscillation signal, and outputs the drive signal for turning off the first transistor when a voltage corresponding to a current flowing when the first transistor is on becomes a voltage corresponding to the output voltage;
a buffer circuit that stops driving the first transistor when the determination circuit determines that the driving of the first transistor should be stopped, and drives the first transistor based on the drive signal when the determination circuit determines that the driving of the first transistor should not be stopped;
a control circuit that operates the buffer circuit after the target level is changed to a first level, and stops the operation of the buffer circuit when the determination circuit determines that the driving of the first transistor is to be stopped after the target level is changed to a second level lower than the first level;
A power supply circuit including:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18/493,156 US20240186880A1 (en) | 2022-12-06 | 2023-10-24 | Integrated circuit and power supply circuit |
CN202311385975.6A CN118157432A (en) | 2022-12-06 | 2023-10-24 | Integrated circuit and power supply circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022194967 | 2022-12-06 | ||
JP2022194967 | 2022-12-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024081563A true JP2024081563A (en) | 2024-06-18 |
Family
ID=91486975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023032592A Pending JP2024081563A (en) | 2022-12-06 | 2023-03-03 | Integrated circuit and power supply circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2024081563A (en) |
-
2023
- 2023-03-03 JP JP2023032592A patent/JP2024081563A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7773392B2 (en) | Isolated switching power supply apparatus | |
US8482943B2 (en) | Power transistor driving circuits and methods for switching mode power supplies | |
JP5733605B2 (en) | Switching power supply | |
US8159846B2 (en) | Switching control circuit, semiconductor device and switching power source apparatus | |
US9083251B2 (en) | Power controller with pulse skipping | |
JP2017127109A (en) | Switching power supply device | |
WO2020026653A1 (en) | Control device for switching power supply device | |
JP7279852B2 (en) | integrated circuit, power supply | |
WO2010125751A1 (en) | Switching power supply device | |
US11437913B2 (en) | Switching control circuit and power supply circuit | |
CN111726004B (en) | Power supply control device and switching power supply | |
JP2010124573A (en) | Switching power supply unit and semiconductor apparatus used for the same | |
JP7404666B2 (en) | Integrated circuits, power supply circuits | |
US11735994B2 (en) | Integrated circuit and power supply circuit | |
US20230143191A1 (en) | Integrated circuit and power supply circuit | |
US20230010211A1 (en) | Integrated circuit and power supply circuit | |
US20240186880A1 (en) | Integrated circuit and power supply circuit | |
JP2024081563A (en) | Integrated circuit and power supply circuit | |
WO2020202760A1 (en) | Switching control circuit, power supply circuit | |
JP2006314189A (en) | Power regulation circuit and semiconductor device | |
CN118157432A (en) | Integrated circuit and power supply circuit | |
JP7413805B2 (en) | Switching control circuit, power supply circuit | |
JP7314783B2 (en) | Switching control circuit, power supply circuit | |
JP7207576B2 (en) | Detection circuit, switching control circuit, power supply circuit | |
US20230336093A1 (en) | Integrated circuit and power supply circuit |