JP2024072552A - Thin film circuit boards, packages for mounting electronic components, and electronic modules - Google Patents
Thin film circuit boards, packages for mounting electronic components, and electronic modules Download PDFInfo
- Publication number
- JP2024072552A JP2024072552A JP2022183430A JP2022183430A JP2024072552A JP 2024072552 A JP2024072552 A JP 2024072552A JP 2022183430 A JP2022183430 A JP 2022183430A JP 2022183430 A JP2022183430 A JP 2022183430A JP 2024072552 A JP2024072552 A JP 2024072552A
- Authority
- JP
- Japan
- Prior art keywords
- ground conductor
- hole
- conductor
- electrode portion
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 90
- 239000004020 conductor Substances 0.000 claims abstract description 333
- 239000011247 coating layer Substances 0.000 claims description 20
- 230000004308 accommodation Effects 0.000 claims description 2
- 238000003860 storage Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 6
- 230000008054 signal transmission Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 70
- 239000003990 capacitor Substances 0.000 description 43
- 238000000034 method Methods 0.000 description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 239000007769 metal material Substances 0.000 description 11
- 102220054627 rs45495192 Human genes 0.000 description 11
- 102220091577 rs760261757 Human genes 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 8
- 102220059026 rs786201684 Human genes 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 102220134502 rs760731007 Human genes 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910010293 ceramic material Inorganic materials 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 229910052863 mullite Inorganic materials 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005219 brazing Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910004479 Ta2N Inorganic materials 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000006112 glass ceramic composition Substances 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000570 Cupronickel Inorganic materials 0.000 description 1
- 229910002482 Cu–Ni Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910000914 Mn alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 229910009071 Sn—Zn—Bi Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- IJBYNGRZBZDSDK-UHFFFAOYSA-N barium magnesium Chemical compound [Mg].[Ba] IJBYNGRZBZDSDK-UHFFFAOYSA-N 0.000 description 1
- MYXYKQJHZKYWNS-UHFFFAOYSA-N barium neodymium Chemical compound [Ba][Nd] MYXYKQJHZKYWNS-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- HPDFFVBPXCTEDN-UHFFFAOYSA-N copper manganese Chemical compound [Mn].[Cu] HPDFFVBPXCTEDN-UHFFFAOYSA-N 0.000 description 1
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】 信号の伝送において信号電力の損失を低減可能な薄膜回路基板を提供すること。【解決手段】 薄膜回路基板は、基部と、基部の上面の第1領域に位置する第1接地導体と、基部の上面の第2領域に位置する第2接地導体と、基部の下面に位置する下面接地導体と、第1信号導体と、を備える。基部は、下面と、第1側面を有する側面と、第1貫通孔と、を有する。第1貫通孔は、第1領域に位置する。第1信号導体は、第1接地導体と第2接地導体の間に位置している。第1信号導体は、第1電極部と、第1電極部と離れて位置する第2電極部と、第1電極部と接続する第1線路部と、第2電極部と接続する第2線路部と、を有する。基部は、第1電極部と第2電極部との間に位置する第1開口部を有する。第1接地導体は、第1ビア導体を有する。第1ビア導体は、第1貫通孔内に位置している。側面視において、第1ビア導体は、第1開口部と重なって位置している。【選択図】 図1[Problem] To provide a thin-film circuit board capable of reducing signal power loss in signal transmission. [Solution] The thin-film circuit board includes a base, a first ground conductor located in a first region on an upper surface of the base, a second ground conductor located in a second region on the upper surface of the base, a lower ground conductor located on a lower surface of the base, and a first signal conductor. The base has a lower surface, a side surface having a first side surface, and a first through hole. The first through hole is located in the first region. The first signal conductor is located between the first ground conductor and the second ground conductor. The first signal conductor has a first electrode portion, a second electrode portion located away from the first electrode portion, a first line portion connected to the first electrode portion, and a second line portion connected to the second electrode portion. The base has a first opening portion located between the first electrode portion and the second electrode portion. The first ground conductor has a first via conductor. The first via conductor is located in the first through hole. In a side view, the first via conductor is positioned so as to overlap the first opening. [Selected Figure]
Description
本開示は、薄膜回路基板、電子部品実装用パッケージ、および電子モジュールに関する。 This disclosure relates to thin-film circuit boards, packages for mounting electronic components, and electronic modules.
従来技術の高周波基板は、例えば特許文献1に記載されている。
A conventional high-frequency substrate is described, for example, in
一実施形態において(1)薄膜回路基板は、基部と、第1接地導体と、第2接地導体と、下面接地導体と、第1信号導体と、を備えている。基部は、上面と、上面の反対側に位置する下面と、上面と下面を接続する側面と、第1貫通孔と、を有している。上面は、第1領域と、第1領域と離れて位置する第2領域と、を有している。第1貫通孔は、第1領域に位置するとともに上面から下面にかけて基部を貫通している。第1接地導体は、第1領域に位置している。第2接地導体は、第2領域に位置している。下面接地導体は、下面に位置している。第1信号導体は、上面において、第1接地導体と第2接地導体の間に位置している。側面は、第1側面を有している。第1信号導体は、第1電極部と、第2電極部と、第1線路部と、第2線路部と、を有している。第2電極部は、第1電極部と離れて位置している。第1線路部は、第1電極部に接続されて第1側面から遠ざかるように延びている。第2線路部は、第2電極部に接続されて第1側面に近づくように延びている。基部は、第1電極部と第2電極部との間に位置する第1開口部を更に有している。第1接地導体は、第1ビア導体を有している。第1ビア導体は、第1貫通孔内に位置し第1接地導体と下面接地導体を電気的に接続している。第1線路部が延びる方向を第1方向とし、第1方向と交差する方向を第2方向としたとき、第2方向からの側面視において、第1ビア導体は、第1開口部と重なって位置している。 In one embodiment (1), the thin-film circuit board includes a base, a first ground conductor, a second ground conductor, a bottom surface ground conductor, and a first signal conductor. The base has an upper surface, a bottom surface opposite to the upper surface, a side surface connecting the upper surface and the bottom surface, and a first through hole. The upper surface has a first region and a second region located away from the first region. The first through hole is located in the first region and penetrates the base from the upper surface to the bottom surface. The first ground conductor is located in the first region. The second ground conductor is located in the second region. The bottom surface ground conductor is located on the bottom surface. The first signal conductor is located between the first ground conductor and the second ground conductor on the upper surface. The side surface has a first side surface. The first signal conductor has a first electrode portion, a second electrode portion, a first line portion, and a second line portion. The second electrode portion is located away from the first electrode portion. The first line portion is connected to the first electrode portion and extends away from the first side surface. The second line portion is connected to the second electrode portion and extends toward the first side surface. The base portion further has a first opening located between the first electrode portion and the second electrode portion. The first ground conductor has a first via conductor. The first via conductor is located in the first through hole and electrically connects the first ground conductor and the bottom surface ground conductor. When the direction in which the first line portion extends is defined as a first direction and the direction intersecting the first direction is defined as a second direction, the first via conductor is positioned to overlap the first opening in a side view from the second direction.
(2)上記(1)に記載の薄膜回路基板において、基部は、第2貫通孔を更に有している。第2貫通孔は、第2領域に位置するとともに上面から下面にかけて基部を貫通している。第2接地導体は、第2ビア導体を有している。第2ビア導体は、第2貫通孔内に位置し第2接地導体と下面接地導体を電気的に接続している。第2方向からの側面視において、第2ビア導体は、第1開口部と重なって位置している。 (2) In the thin-film circuit board described in (1) above, the base further has a second through hole. The second through hole is located in the second region and penetrates the base from the top surface to the bottom surface. The second ground conductor has a second via conductor. The second via conductor is located within the second through hole and electrically connects the second ground conductor and the lower surface ground conductor. In a side view from the second direction, the second via conductor is located overlapping the first opening.
(3)上記(1)又は(2)に記載の薄膜回路基板において、基部は、1つ又は複数の第3貫通孔を有している。1つ又は複数の第3貫通孔は、第1領域に位置するとともに上面から下面にかけて基部を貫通している。第1接地導体は、第3ビア導体を有している。第3ビア導体は、第3貫通孔内に位置し第1接地導体と下面接地導体を電気的に接続している。第3貫通孔は、第1線路部と間を空けるとともに、第1線路部と並んで位置している。第1貫通孔の平面視における面積は、第3貫通孔の平面視における面積よりも大きい。 (3) In the thin-film circuit board described in (1) or (2) above, the base has one or more third through holes. The one or more third through holes are located in the first region and penetrate the base from the top surface to the bottom surface. The first ground conductor has a third via conductor. The third via conductor is located within the third through hole and electrically connects the first ground conductor and the lower surface ground conductor. The third through hole is spaced from the first line portion and is located alongside the first line portion. The area of the first through hole in a plan view is larger than the area of the third through hole in a plan view.
(4)上記(2)又は(3)に記載の薄膜回路基板において、基部は、1つ又は複数の第4貫通孔を更に有している。1つ又は複数の第4貫通孔は、第2領域に位置するとともに上面から下面にかけて基部を貫通している。第2接地導体は、第4ビア導体を有している。第4ビア導体は、第4貫通孔内に位置し第2接地導体と下面接地導体を電気的に接続
している。第4貫通孔は、第1線路部と間を空けて第1線路部と並んで位置している。また、第4貫通孔は、第2方向において第1線路部を挟んで第3貫通孔の反対側に位置している。第2貫通孔の平面視における面積は、第4貫通孔の平面視における面積よりも大きい。
(4) In the thin-film circuit board according to (2) or (3), the base further has one or more fourth through holes. The one or more fourth through holes are located in the second region and penetrate the base from the upper surface to the lower surface. The second ground conductor has a fourth via conductor. The fourth via conductor is located in the fourth through hole and electrically connects the second ground conductor and the lower surface ground conductor. The fourth through hole is located next to the first line portion with a gap therebetween. The fourth through hole is located on the opposite side of the third through hole across the first line portion in the second direction. The area of the second through hole in a plan view is larger than the area of the fourth through hole in a plan view.
(5)上記(1)~(4)に記載の薄膜回路基板は、上面に位置する第2信号導体を更に備えている。第2信号導体は、第1接地導体と第2接地導体の間に位置するとともに第1信号導体と間を空けて位置している。第2信号導体は、第3電極部と、第4電極部と、第3線路部と、第4線路部と、を有している。第4電極部は、第3電極部と離れて位置している。第3線路部は、第3電極部に接続されて第1側面から遠ざかるように延びている。第4線路部は、第4電極部に接続されて第1側面に近づくように延びている。基部は、第3電極部と第4電極部との間に位置する第2開口部を更に有している。 (5) The thin-film circuit board described in (1) to (4) above further includes a second signal conductor located on the upper surface. The second signal conductor is located between the first ground conductor and the second ground conductor and is spaced from the first signal conductor. The second signal conductor has a third electrode portion, a fourth electrode portion, a third line portion, and a fourth line portion. The fourth electrode portion is located away from the third electrode portion. The third line portion is connected to the third electrode portion and extends away from the first side surface. The fourth line portion is connected to the fourth electrode portion and extends toward the first side surface. The base further includes a second opening located between the third electrode portion and the fourth electrode portion.
(6)上記(1)~(4)に記載の薄膜回路基板は、上面に位置する第3接地導体および第2信号導体を更に備えている。上面は、第3領域を有している。第3領域は、第2方向において第1領域を挟んで第2領域と反対側に位置している。第3接地導体は、第3領域に位置している。第2信号導体は、上面において、第1接地導体と第3接地導体の間に位置している。また、第2信号導体は、第3電極部と、第4電極部と、第3線路部と、第4線路部と、を有している。第4電極部は、第3電極部と離れて位置している。第3線路部は、第3電極部に接続されて第1側面から遠ざかるように延びている。第4線路部は、第4電極部に接続されて第1側面に近づくように延びている。基部は、第2開口部と、1つ又は複数の第5貫通孔と、を更に有している。第2開口部は、第3電極部と第4電極部との間に位置している。1つ又は複数の第5貫通孔は、第1領域に位置するとともに上面から下面にかけて基部を貫通している。第1接地導体は、第5貫通孔内に位置し第3接地導体と下面接地導体を電気的に接続する第5ビア導体を有している。第5貫通孔は、第1方向において、第1貫通孔と間を空けて第1貫通孔と並んで位置している。第1貫通孔は、第2方向において、第1開口部と第2開口部の間に位置している。第1貫通孔の平面視における面積は、第5貫通孔の平面視における面積よりも大きい、請求項1に記載の薄膜回路基板。
(6) The thin-film circuit board described in (1) to (4) above further includes a third ground conductor and a second signal conductor located on the upper surface. The upper surface has a third region. The third region is located on the opposite side of the second region across the first region in the second direction. The third ground conductor is located in the third region. The second signal conductor is located between the first ground conductor and the third ground conductor on the upper surface. The second signal conductor also has a third electrode portion, a fourth electrode portion, a third line portion, and a fourth line portion. The fourth electrode portion is located away from the third electrode portion. The third line portion is connected to the third electrode portion and extends away from the first side surface. The fourth line portion is connected to the fourth electrode portion and extends toward the first side surface. The base further has a second opening and one or more fifth through holes. The second opening is located between the third electrode portion and the fourth electrode portion. One or more fifth through holes are located in the first region and penetrate the base from the top surface to the bottom surface. The first ground conductor has a fifth via conductor located in the fifth through hole and electrically connecting the third ground conductor and the lower surface ground conductor. The fifth through hole is located next to the first through hole in the first direction and spaced from the first through hole. The first through hole is located between the first opening and the second opening in the second direction. The thin film circuit board of
(7)上記(3)又は(4)に記載の薄膜回路基板は、上面に位置する第3接地導体および第2信号導体を更に備えている。上面は、第2方向において第1領域を挟んで第2領域と反対側に位置する第3領域を有している。第3接地導体は、第3領域に位置している。第2信号導体は、上面において、第1接地導体と第3接地導体の間に位置している。また、第2信号導体は、第3電極部と、第4電極部と、第3線路部と、第4線路部と、を有している。第4電極部は、第3電極部と離れて位置している。第3線路部は、第3電極部に接続されて第1側面から遠ざかるように延びている。第4線路部は、第4電極部に接続されて第1側面に近づくように延びている。基部は、第2開口部と、1つ又は複数の第5貫通孔と、を更に有している。第2開口部は、第3電極部と第4電極部との間に位置している。1つ又は複数の第5貫通孔は、第1領域に位置するとともに上面から下面にかけて基部を貫通している。第1接地導体は、第5ビア導体を有している。第5ビア導体は、第5貫通孔内に位置し第3接地導体と下面接地導体を電気的に接続している。第5貫通孔は、第1方向において、第1貫通孔と間を空けて第1貫通孔と並んで位置している。第1貫通孔は、第2方向において、第1開口部と第2開口部の間に位置している。第1貫通孔の平面視における面積は、第5貫通孔の平面視における面積よりも大きい。また、第5貫通孔の平面視における面積は、第3貫通孔の平面視における面積よりも大きい。 (7) The thin-film circuit board described in (3) or (4) above further includes a third ground conductor and a second signal conductor located on the upper surface. The upper surface has a third region located on the opposite side of the second region across the first region in the second direction. The third ground conductor is located in the third region. The second signal conductor is located between the first ground conductor and the third ground conductor on the upper surface. The second signal conductor also has a third electrode portion, a fourth electrode portion, a third line portion, and a fourth line portion. The fourth electrode portion is located away from the third electrode portion. The third line portion is connected to the third electrode portion and extends away from the first side surface. The fourth line portion is connected to the fourth electrode portion and extends toward the first side surface. The base further has a second opening and one or more fifth through holes. The second opening is located between the third electrode portion and the fourth electrode portion. One or more fifth through holes are located in the first region and penetrate the base from the top surface to the bottom surface. The first ground conductor has a fifth via conductor. The fifth via conductor is located in the fifth through hole and electrically connects the third ground conductor and the lower surface ground conductor. The fifth through hole is located next to the first through hole in the first direction and spaced from the first through hole. The first through hole is located between the first opening and the second opening in the second direction. The area of the first through hole in a plan view is larger than the area of the fifth through hole in a plan view. Also, the area of the fifth through hole in a plan view is larger than the area of the third through hole in a plan view.
(8)上記(1)~(7)に記載の薄膜回路基板において、上面に垂直な断面視において、第1開口部は、下面に向かう方向に突出する曲線部を有している。 (8) In the thin-film circuit board described in (1) to (7) above, in a cross-sectional view perpendicular to the upper surface, the first opening has a curved portion that protrudes toward the lower surface.
(9)上記(1)~(7)に記載の薄膜回路基板において、第1開口部は、上面から下面にかけて貫通している。 (9) In the thin-film circuit board described in (1) to (7) above, the first opening penetrates from the top surface to the bottom surface.
(10)上記(1)~(9)に記載の薄膜回路基板において、平面視において、下面接地導体は、第1開口部と間を空けて位置している。 (10) In the thin-film circuit board described in (1) to (9) above, the lower surface ground conductor is positioned with a gap between it and the first opening in a plan view.
(11)上記(1)~(10)に記載の薄膜回路基板は、第1接地導体上に位置する第1絶縁コート層を更に備えている。平面視において、第1絶縁コート層は、第1貫通孔を取り囲んで位置しているとともに、第1ビア導体に接している。 (11) The thin-film circuit board described in (1) to (10) above further includes a first insulating coating layer located on the first ground conductor. In a plan view, the first insulating coating layer is located surrounding the first through hole and is in contact with the first via conductor.
(12)上記(1)~(11)に記載の薄膜回路基板は、第4接地導体を更に備えている。第4接地導体は、上面において、第1側面に沿って位置している。また、第4接地導体は、第1接地導体および第2接地導体を電気的に接続している。第2線路部は、第4接地導体に接続されている。また、第2線路部は、第1抵抗を有している。 (12) The thin-film circuit board described in (1) to (11) above further includes a fourth ground conductor. The fourth ground conductor is located on the upper surface along the first side surface. The fourth ground conductor also electrically connects the first ground conductor and the second ground conductor. The second line portion is connected to the fourth ground conductor. The second line portion also has a first resistor.
(13)上記(12)に記載の薄膜回路基板は、第1側面接地導体を更に備えている。第1側面接地導体は、第4接地導体および下面接地導体を電気的に接続している。基部は、第1切欠き部を有している。第1切欠き部は、第1側面に位置するとともに上面から下面にかけて切りかかれている。第1側面接地導体は、第1切欠き部の壁面上に位置している。 (13) The thin-film circuit board described in (12) above further includes a first side ground conductor. The first side ground conductor electrically connects the fourth ground conductor and the lower surface ground conductor. The base has a first cutout portion. The first cutout portion is located on the first side surface and is cut from the upper surface to the lower surface. The first side ground conductor is located on the wall surface of the first cutout portion.
(14)一実施形態において、電子部品実装用パッケージは、箱体と、上記(1)~(13)に記載の薄膜回路基板と、を備えている。箱体は、収容部を有している。薄膜回路基板は、収容部に収容されている。 (14) In one embodiment, a package for mounting electronic components includes a box body and the thin-film circuit board described in (1) to (13) above. The box body has a housing portion. The thin-film circuit board is housed in the housing portion.
(15)一実施形態において、電子モジュールは、上記(14)に記載の電子部品実装用パッケージと、電子部品と、蓋体と、を備えている。電子部品は、収容部に収容されている。蓋体は、箱体上に位置し、電子部品実装用パッケージの内部を覆って位置している。電子部品は、薄膜回路基板と電気的に接続されている。 (15) In one embodiment, an electronic module includes the electronic component mounting package described in (14) above, an electronic component, and a lid. The electronic component is accommodated in the accommodation section. The lid is located on the box and covers the inside of the electronic component mounting package. The electronic component is electrically connected to the thin-film circuit board.
特許文献1に開示された技術では、誘電体基板に信号を伝送する信号線路が設けられている。信号線路の分離部には、コンデンサが実装されて、信号線路の分離端部を電気的に
接続している高周波基板が記載されている。
In the technology disclosed in
しかしながら、コンデンサが誘電体基板の表面に実装されるために、コンデンサの小型化、低背化が進むとコンデンサをはんだ等の導電性の接合材で接合する際に、接合材が信号線路の分離端部に跨って接続される場合があった。接合材が信号線路の分離端部に跨って接続されると、離れた信号線路の分離部同士が電気的に接続されて短絡する場合があった。 However, because capacitors are mounted on the surface of a dielectric substrate, as capacitors become smaller and thinner, when the capacitors are joined with a conductive joining material such as solder, the joining material may straddle the separated ends of the signal lines. When the joining material is connected across the separated ends of the signal lines, the separated parts of the distant signal lines may become electrically connected to each other, causing a short circuit.
また、信号線路の分離端部において、インピーダンスの値が低くなり、高周波の信号の伝送において損失が大きくなる場合があった。また、接合材が、信号線路の分離端部に跨って接続されない場合であっても、不要な箇所に接合材が流れ出ることで、インピーダンスの値が変動する可能性があった。 In addition, the impedance value at the separated end of the signal line may be low, resulting in large losses in the transmission of high-frequency signals. Even if the bonding material is not connected across the separated end of the signal line, the bonding material may flow out to unnecessary locations, causing the impedance value to fluctuate.
<薄膜回路基板の構成>
以下、いくつかの例示的な実施形態について、図面を参照しながら説明する。なお、薄膜回路基板は、いずれの方向が上方もしくは下方とされてもよいが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方とする。本開示において、第1方向とは、例えば、図面で言うx方向を指す。第2方向とは、例えば、図面で言うy方向を指す。第3方向とは、例えば、図面で言うz方向を指す。また、本開示においては、平面視は平面透視を含む概念である。また、本開示においては、側面視は、側面透視を含む概念である。
<Configuration of Thin Film Circuit Board>
Hereinafter, some exemplary embodiments will be described with reference to the drawings. Although any direction of the thin film circuit board may be considered as up or down, for convenience, a Cartesian coordinate system xyz is defined, and the positive side of the z direction is considered as up. In this disclosure, the first direction refers to, for example, the x direction in the drawings. The second direction refers to, for example, the y direction in the drawings. The third direction refers to, for example, the z direction in the drawings. In addition, in this disclosure, the plan view is a concept that includes a planar perspective view. In addition, in this disclosure, the side view is a concept that includes a side perspective view.
図1に示すように、薄膜回路基板100は、基部1と、第1接地導体G1と、第2接地導体G2と、下面接地導体G5と、第1信号導体S1と、を備えている。
As shown in FIG. 1, the thin-
図8に示すように、基部1は、上面1aと、上面1aの反対側に位置する下面1bと、上面1aと下面1bを接続する側面と、第1貫通孔111と、を有している。基部1の材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体又は窒化珪素質焼結体等のセラミック材料や、ガラスセラミック材料などの誘電体材料を用いることができる。
8, the
基部1は、複数の誘電体が積層された構成であっても良い。基部1は、例えば、平面視において、矩形状であり、大きさが4mm×4mm~50mm×50mmで、厚みが0.5mm~10mmである。
The
図8に示すように、上面1aは、第1領域11と、第1領域11と離れて位置する第2領域12と、を有している。下面1bは、上面1aの反対側に位置している。なお、第1接地導体G1が位置する領域を、第1領域11と言い換えることができる。また、第2接地導体G2が位置する領域を、第2領域12と言い換えることができる。
As shown in FIG. 8, the
図8に示すように、第1貫通孔111は、第1領域11に位置するとともに上面1aから下面1bにかけて基部1を貫通している。第1貫通孔111は、基部1に対して、例えば、ブラスト加工、レーザ加工、又はドリル加工の少なくともいずれかを行うことにより作成することができる。
As shown in FIG. 8, the first through
図1、図3および図8に示すように、側面は、第1側面1cを有している。ここで、第1側面1cは、第2線路部S12Lが延びる方向(例えば、x軸の負の方向)に位置する面であると言い換えることができる。
As shown in Figures 1, 3, and 8, the side surface has a
図1~図4および図8に示すように、第1接地導体G1は、第1領域11に位置してい
る。第1接地導体G1の材料としては、例えば、金、銀、銅、ニッケル、タングステン、モリブデンおよびマンガンなどの金属材料が挙げられる。また、第1接地導体G1は、上面1aに金属ペーストを焼結して形成されてもよいし、蒸着法又はスパッタ法などの薄膜形成技術を用いて形成されてもよい。第1接地導体G1上の一部には、例えば、後述する第1絶縁コート層21などが位置していてもよい。
As shown in Figures 1 to 4 and 8, the first ground conductor G1 is located in the
第2接地導体G2は、第2領域12に位置している。第2接地導体G2の材料としては、第1接地導体G1の材料と同じであっても異なっていてもよく、例えば前述した第1接地導体G1の材料と同様の材料が挙げられる。また、第2接地導体G2は、第1接地導体G1と同様の手法によって形成されてもよい。
The second ground conductor G2 is located in the
図5および図7に示すように、下面接地導体G5は、下面1bに位置している。下面接地導体G5の材料としては、第1接地導体G1の材料と同じであっても異なっていてもよく、例えば前述した第1接地導体G1の材料と同様の材料が挙げられる。また、下面接地導体G5は、第1接地導体G1と同様の手法によって形成されてもよい。一実施形態において、下面接地導体G5は、基部1の下面1bの全面に位置しているが、必ずしも、下面接地導体G5は、基部1の下面1bの全面に位置している必要はなく、例えば、平面視において、基部1の側面の少なくとも一部と間を空けて位置していてもよい。
As shown in Figures 5 and 7, the lower ground conductor G5 is located on the
図1~図4に示すように、第1信号導体S1は、上面1aにおいて、第1接地導体G1と第2接地導体G2の間に位置している。このような構成であることによって、薄膜回路基板100をコプレナー構造とすることができる。
As shown in Figures 1 to 4, the first signal conductor S1 is located on the
また、図1~図4に示すように、第1信号導体S1は、第1電極部S11と、第2電極部S12と、第1線路部S11Lと、第2線路部S12Lと、を有している。第2電極部S12は、第1電極部S11と離れて位置している。第1線路部S11Lは、第1電極部S11に接続されて第1側面1cから遠ざかるように延びている。第2線路部S12Lは、第2電極部S12に接続されて第1側面1cに近づくように延びている。本開示において、第1側面1cから遠ざかるように延びるとは、例えば、x軸方向の正の方向に延びる、と言い換えることができる。また、本開示において、第1側面1cに近づくように延びるとは、例えば、x軸方向の負の方向に延びる、と言い換えることができる。
As shown in Figs. 1 to 4, the first signal conductor S1 has a first electrode portion S11, a second electrode portion S12, a first line portion S11L, and a second line portion S12L. The second electrode portion S12 is located away from the first electrode portion S11. The first line portion S11L is connected to the first electrode portion S11 and extends away from the
第1信号導体S1の材料としては、第1接地導体G1の材料と同じであっても異なっていてもよく、例えば前述した第1接地導体G1の材料と同様の材料が挙げられる。また、第1信号導体S1は、第1接地導体G1と同様の手法によって形成されてもよい。 The material of the first signal conductor S1 may be the same as or different from the material of the first ground conductor G1, and may be, for example, the same material as the material of the first ground conductor G1 described above. The first signal conductor S1 may also be formed by the same method as the first ground conductor G1.
第1電極部S11および第2電極部S12には、例えば、コンデンサ、インダクタ、抵抗などの電子部品を接続することができる。なお、一実施形態においては、図10に示すように、第1コンデンサ31を電気的に接続することができる。より具体的には、第1コンデンサ31は、第1電極31aと、第2電極31bと、を有している。この場合、第1電極部S11には、第1コンデンサ31の第1電極31aが電気的に接続され、第2電極部S12には、第1コンデンサ31の第2電極31bが電気的に接続される。
The first electrode portion S11 and the second electrode portion S12 can be connected to electronic components such as a capacitor, an inductor, and a resistor. In one embodiment, as shown in FIG. 10, the
第1コンデンサ31は、例えば、平面視において、矩形状であり、大きさが0.1mm×0.1mm~2mm×4mmで、高さが0.1mm~3mmである。また、第1コンデンサ31は、例えば、フォルステライト、酸化アルミニウム、ニオブ酸マグネシウム酸バリウム、およびチタン酸ネオジウム酸バリウムを含んでいる。より具体的には、第1コンデンサ31は、積層セラミックコンデンサ(Multi-Layer Ceramic Capacitor;MLCC)であってもよいし、シリコンコンデンサであってもよい。
The
第1電極31aは、第1電極部S11に、接合材によって接続することができる。また、第2電極31bは、第2電極部S12に、接合材によって接続することができる。接合材としては、例えば、Sn-Ag-Cu系はんだ、Sn-Zn-Bi系はんだ、Sn-Cu系はんだ等の周知のはんだを用いることができる。
The
図1~図4に示すように、一実施形態において、第1線路部S11Lおよび第2線路部S12Lは、直線形状であるが、第1線路部S11L又は第2線路部S12Lの少なくともいずれか一方は、途中で湾曲した形状であってもよい。後述する、第3線路部S23Lおよび第4線路部S24Lについても、第3線路部S23L又は第4線路部S24Lの少なくともいずれか一方は、途中で湾曲した形状であってもよい。 As shown in Figures 1 to 4, in one embodiment, the first line portion S11L and the second line portion S12L are linear, but at least one of the first line portion S11L or the second line portion S12L may be curved in the middle. As for the third line portion S23L and the fourth line portion S24L described later, at least one of the third line portion S23L or the fourth line portion S24L may be curved in the middle.
図1~図5および図8に示すように、基部1は、第1電極部S11と第2電極部S12との間に位置する第1開口部O1を更に有している。より具体的には、第1開口部O1は、上面1aに開口を有する形状である。第1開口部O1は、基部1に対して、例えば、ブラスト加工、レーザ加工又はドリル加工の少なくともいずれかを用いることにより作成することができる。一実施形態において、第1開口部O1は、平面視において、角部が丸い矩形状であるが、第1開口部O1は、四角形状であってもよいし、楕円形状を含む円形状であってもよい。また、図4に示すように、一実施形態において、第1開口部O1のy方向における寸法L1yは、第1電極部S11のy方向における寸法L11よりも小さいが、第1開口部O1のy方向における寸法L1yは、第1電極部S11のy方向における寸法L11よりも大きくてもよいし、同じであってもよい。第1開口部O1のy方向における寸法L1yは、基部1に求められる強度に応じて変更することができる。
As shown in Figs. 1 to 5 and 8, the
図4に示すように、第1開口部O1は、第1電極部S11および第2電極部S12と間を空けて位置していてもよい。このような構成であることによって、第1開口部O1を前述した加工法により作成する場合に、第1電極部S11および/又は第2電極部S12が損傷する可能性を低減することができる。なお、第1開口部O1は、平面視において、第1電極部S11又は第2電極部S12の少なくともいずれか一方と接していてもよい。 As shown in FIG. 4, the first opening O1 may be positioned with a space between the first electrode portion S11 and the second electrode portion S12. This configuration reduces the possibility of damaging the first electrode portion S11 and/or the second electrode portion S12 when the first opening O1 is created by the processing method described above. Note that the first opening O1 may be in contact with at least one of the first electrode portion S11 or the second electrode portion S12 in a plan view.
図10に示すように、薄膜回路基板100に、第1コンデンサ31が実装される場合、第1開口部O1は、平面視において、第1コンデンサ31の少なくとも一部と重なって位置している。言い換えると、第1開口部O1は、第1コンデンサ31の下に位置している。第1開口部O1は、空気、樹脂材料、又は、ガラス材料等の少なくともいずれか1つの誘電体材料で満たされており、基部1よりも誘電率が低くなっている。このため、第1信号導体S1において、高周波信号を伝送する場合における特性インピーダンスを所望の値に調整することができ、第1信号導体S1に生じる信号電力の損失を低減することができる。
As shown in FIG. 10, when the
また、第1開口部O1が、第1コンデンサ31の下に位置していることによって、第1電極31aと第1電極部S11を接続する接合材の量と、第2電極31bと第2電極部S12を接続する接合材の量の少なくともいずれか一方が多くなった場合であっても、余分な接合材を第1開口部O1内に留めることができるので、接合材同士が接触して電気的に短絡する可能性を低減することができる。更に、このことによって、第1電極部S11と第2電極部S12との間隔を小さくすることが可能となる。このため、薄膜回路基板100とともに第1コンデンサ31を小型化した際にも安定して第1コンデンサ31を、第1電極部S11および第2電極部S12に実装することができる。
In addition, because the first opening O1 is located under the
図2および図9に示すように、第1接地導体G1は、第1ビア導体G11を有している。第1ビア導体G11は、第1貫通孔111内に位置し第1接地導体G1と下面接地導体
G5を電気的に接続している。このような構成であることによって、薄膜回路基板100をグランデッドコプレナー構造とすることができる。このため、第1信号導体S1において、高周波信号を安定して伝送することができる。図2に示すように、一実施形態において、第1ビア導体G11は、第1貫通孔111の壁面上に位置しており、いわゆるスルーホールビアとなっている。なお、スルーホールビアは、貫通ビアと言い換えることができる。
As shown in Fig. 2 and Fig. 9, the first ground conductor G1 has a first via conductor G11. The first via conductor G11 is located in the first through
第1線路部S11Lが延びる方向を第1方向(言い換えるとx方向)とし、x方向と交差する方向を第2方向(言い換えるとy方向)としたとき、図5に示すように、y方向からの側面視において、第1ビア導体G11は、第1開口部O1と重なって位置している。このような構成であることによって、第1開口部O1の周辺、第1電極部S11および第2電極S12部周辺における接地電位を強化できる。このため、第1信号導体S1において、共振が発生する可能性を低減することができる。また、第1コンデンサ31を実装するための接合材が、第1開口部O1内に流れ込んだ場合であっても、第1信号導体S1における、特性インピーダンスが変動する可能性を低減することができる。なお、図5においては、第1貫通孔111および第1ビア導体G11は透過して、点線で示してある。第1ビア導体G11は、例えば、第1貫通孔111に第1接地導体G1と同一又は類似の材料を、塗布および/又は埋め込むことによって作成することができる。
When the direction in which the first line portion S11L extends is the first direction (in other words, the x direction) and the direction intersecting the x direction is the second direction (in other words, the y direction), as shown in FIG. 5, the first via conductor G11 is positioned to overlap the first opening O1 in a side view from the y direction. With this configuration, the ground potential can be strengthened around the first opening O1 and around the first electrode portion S11 and the second electrode S12. Therefore, the possibility of resonance occurring in the first signal conductor S1 can be reduced. Even if the bonding material for mounting the
また、図5に示すように、第1開口部O1は、上面1aに垂直な断面視(例えば、xz平面における断面視)において、矩形状であってもよい。また、第1開口部O1は、上面1aに垂直な断面視において、下面1bに向かうにつれて、x方向またはy方向における寸法が小さくなる台形状であってもよいし、階段形状であってもよい。また、第1開口部O1が後述する図11に示すように、上面1aから下面1bにかけて貫通していない場合、第1開口部O1は、底面O1bを有していてもよい。第1開口部O1の底面O1bの表面粗さは、上面1aの表面粗さよりも大きくてもよい。なお、表面粗さは、例えば、算術平均粗さRaで表される。算術平均粗さRaで表される表面粗さは、例えば、JIS B
0601(2001)に準じて求めることができる。具体的には、測定対象の面に対し、レーザ式表面粗さ測定機などを適用することにより求めることができる。
As shown in FIG. 5, the first opening O1 may be rectangular in a cross section perpendicular to the
0601 (2001). Specifically, it can be obtained by applying a laser type surface roughness measuring instrument or the like to the surface of the measurement object.
第1貫通孔111は、必ずしも第1開口部O1のx方向における中心点に重なって位置している必要はなく、図5に示す一実施形態のように、第1貫通孔111は、第1開口部O1のx方向における中心点からズレて位置していてもよい。一実施形態において、図5に示すように、第1貫通孔111の全てが、y方向からの側面視において、第1開口部O1と重なって位置しているが、必ずしもその必要はなく、例えば、第1貫通孔111の少なくとも一部が、y方向からの側面視において、第1開口部O1と重なって位置していればよい。
The first through
また、図4に示すように、第1開口部O1の平面視における面積は、第1貫通孔111の平面視における面積よりも大きくてもよい。このような構成であることによって、基部1の強度を維持しつつ、インピーダンスの値の調整が求められる箇所に効果的に第1開口部O1を形成することができる。
Also, as shown in FIG. 4, the area of the first opening O1 in a plan view may be larger than the area of the first through
図8に示すように、基部1は、第2貫通孔122を更に有していてもよい。第2貫通孔122は、第2領域12に位置するとともに上面1aから下面1bにかけて基部1を貫通している。第2貫通孔122は、例えば、第1貫通孔111と同様の手法によって形成されてもよい。
As shown in FIG. 8, the
図1、図3、図4、および図9に示すように、第2接地導体G2は、第2ビア導体G22を有していてもよい。第2ビア導体G22は、第2貫通孔122内に位置し第2接地導
体G2と下面接地導体G5を電気的に接続している。y方向からの側面視において、第2ビア導体G22は、第1開口部O1と重なって位置している。このような構成であることによって、第1開口部O1の周辺における接地電位を更に強化できる。言い換えると、第1開口部O1は、第1ビア導体G11および第2ビア導体G22に挟まれて位置している。より具体的には、第1開口部O1の少なくとも一部は、y方向において、第1ビア導体G11および第2ビア導体G22を結んだ一直線上に位置している。このため、第1信号導体S1において、共振が発生する可能性を低減することができる。
As shown in FIG. 1, FIG. 3, FIG. 4, and FIG. 9, the second ground conductor G2 may have a second via conductor G22. The second via conductor G22 is located in the second through
第2ビア導体G22は、例えば、第1ビア導体G11と同様の手法によって形成されてもよい。一実施形態において、第2ビア導体G22は、第2貫通孔122の壁面上に位置しており、いわゆるスルーホールビアとなっている。
The second via conductor G22 may be formed, for example, by a method similar to that of the first via conductor G11. In one embodiment, the second via conductor G22 is located on the wall surface of the second through
図7および図8に示すように、基部1は、1つ又は複数の第3貫通孔113を有していてもよい。1つ又は複数の第3貫通孔113は、第1領域11に位置するとともに上面1aから下面1bにかけて基部1を貫通している。第3貫通孔113は、例えば、第1貫通孔111と同様の手法によって形成されてもよい。
As shown in Figures 7 and 8, the
図1~図4、および図9に示すように、第1接地導体G1は、第3ビア導体G13を有していてもよい。第3ビア導体G13は、第3貫通孔113内に位置し第1接地導体G1と下面接地導体G5を電気的に接続している。第3ビア導体G13は、例えば、第1ビア導体G11と同様の手法によって形成されてもよい。図2に示すように、一実施形態において、第3ビア導体G13は、第3貫通孔113の壁面上に位置しており、いわゆるスルーホールビアとなっている。基部1が第3貫通孔113を有することにより接地状態が向上し、第1信号導体S1において、共振が発生する可能性を低減することができる。
As shown in Figures 1 to 4 and Figure 9, the first ground conductor G1 may have a third via conductor G13. The third via conductor G13 is located in the third through
図3に示すように、第3貫通孔113および第3ビア導体G13は、第1線路部S11Lと間を空けるとともに、第1線路部S11Lと並んで位置している。
As shown in FIG. 3, the third through
第1貫通孔111の平面視における面積は、第3貫通孔113の平面視における面積よりも大きい。この場合、第1開口部O1に近接する第1貫通孔111の平面視における面積が、第3貫通孔113の平面視における面積よりも大きいと言い換えることができる。このような構成であることによって、第1ビア導体G11を、第1開口部O1、第1電極部S11、および、第2電極部S12に近づけることができる。このため、第1信号導体S1において、共振が発生する可能性を低減することができる。
The area of the first through
図8に示すように、基部1は、1つ又は複数の第4貫通孔124を更に有していてもよい。1つ又は複数の第4貫通孔124は、第2領域12に位置するとともに上面1aから下面1bにかけて基部1を貫通している。第4貫通孔124は、例えば、第1貫通孔111と同様の手法によって形成されてもよい。
As shown in FIG. 8, the
図1、図3、図4、および図9に示すように、第2接地導体G2は、第4ビア導体G24を有していても良い。第4ビア導体G24は、第4貫通孔124内に位置し第2接地導体G2と下面接地導体G5を電気的に接続している。第4ビア導体G24は、例えば、第1ビア導体G11と同様の手法によって形成されてもよい。一実施形態において、第4ビア導体G24は、第4貫通孔124の壁面上に位置しており、いわゆるスルーホールビアとなっている。基部1が第4貫通孔124および第4ビア導体G24を有することにより接地電位が強化され、第1信号導体S1において、共振が発生する可能性を低減することができる。
As shown in Figures 1, 3, 4, and 9, the second ground conductor G2 may have a fourth via conductor G24. The fourth via conductor G24 is located in the fourth through
図3および図4に示すように、第4貫通孔124は、第1線路部S11Lと間を空けて
第1線路部S11Lと並んで位置していてもよい。また、第4貫通孔124は、y方向において第1線路部S11Lを挟んで第3貫通孔113の反対側に位置していてもよい。第2貫通孔122の平面視における面積は、第4貫通孔124の平面視における面積よりも大きい。この場合、第1開口部O1に近接する第2貫通孔122の平面視における面積が、第4貫通孔124の平面視における面積よりも大きいと言い換えることができる。このような構成であることによって、第2ビア導体G22を第1開口部O1、第1電極部S11、および第2電極部S12に近づけることができる。このため、第1信号導体S1において、共振が発生する可能性を低減することができる。
As shown in Fig. 3 and Fig. 4, the fourth through
図1および図3に示すように、薄膜回路基板100は、上面1aに位置する第3接地導体G3および第2信号導体S2を更に備えていてもよい。
As shown in Figures 1 and 3, the thin-
図8に示すように、上面1aは、第3領域13を有していてもよい。第3領域13は、y方向において第1領域11を挟んで第2領域12と反対側に位置していてもよい。
As shown in FIG. 8, the
図1、図3、および図8に示すように、第3接地導体G3は、第3領域13に位置している。
As shown in Figures 1, 3, and 8, the third ground conductor G3 is located in the
図3に示すように、第2信号導体S2は、上面1aにおいて、第1接地導体G1と第3接地導体G3の間に位置している。また、第2信号導体S2は、第3電極部S23と、第4電極部S24と、第3線路部S23Lと、第4線路部S24Lと、を有している。第4電極部S24は、第3電極部S23と離れて位置している。第3線路部S23Lは、第3電極部S23に接続されて第1側面1cから遠ざかるように延びている。第4線路部S24Lは、第4電極部S24に接続されて第1側面1cに近づくように延びている。第2信号導体S2は、第1信号導体S1とともに一対の差動信号線路を構成していてもよい。このような場合には、一対の差動信号線路において互いに逆向きの位相で信号が伝送されることにより、外来ノイズに対して耐性が向上するため、EMIノイズの影響を低減することが可能となり、高周波信号の伝送をより円滑に行うことができる。
As shown in FIG. 3, the second signal conductor S2 is located between the first ground conductor G1 and the third ground conductor G3 on the
第2信号導体S2の材料としては、第1接地導体G1の材料と同じであっても異なっていてもよく、例えば前述した第1接地導体G1の材料と同様の材料が挙げられる。また、第2信号導体S2は、第1接地導体G1と同様の手法によって形成されてもよい。 The material of the second signal conductor S2 may be the same as or different from the material of the first ground conductor G1, and may be, for example, the same material as the material of the first ground conductor G1 described above. The second signal conductor S2 may also be formed by the same method as the first ground conductor G1.
図10に示すように、第3電極部S23および第4電極部S24には、第2コンデンサ32を電気的に接続することができる。より具体的には、第2コンデンサ32は、第3電極32aと、第4電極32bと、を有している。この場合、第3電極部S23には、第2コンデンサ32の第3電極32aが電気的に接続され、第4電極部S24には、第2コンデンサ32の第4電極32bが電気的に接続される。第2コンデンサ32は、第1コンデンサ31と同じ材料で構成されていてもよいし、異なっていてもよい。より具体的には、第2コンデンサ32は、積層セラミックコンデンサであってもよいし、シリコンコンデンサであってもよい。
As shown in FIG. 10, the
第3電極32aは、第3電極部S23に、接合材によって接続することができる。また、第4電極32bは、第4電極部S24に、接合材によって接続することができる。
The
図1および図3に示すように、基部1は、第2開口部O2を更に有していてもよい。この場合、第2開口部O2は、第3電極部S23と第4電極部S24との間に位置している。より具体的には、第2開口部O2は、上面1aに開口を有する形状である。第2開口部O2は、基部1に対して、第1開口部O1と同様の加工を行うことにより作成することができる。一実施形態において、第2開口部O2は、平面視において、角部が丸い矩形状で
あるが、第2開口部O2は、四角形状であってもよいし、楕円形状を含む円形状であってもよい。また、第2開口部O2は、平面視において、第1開口部O1と同じ形状であってもよいし、異なっていてもよい。
As shown in FIG. 1 and FIG. 3, the
図1~図3に示すように、第2開口部O2は、第3電極部S23および第4電極部S24と間を空けて位置していてもよい。なお、第2開口部O2は、平面視において、第3電極部S23又は第4電極部S24の少なくともいずれか一方と接していてもよい。 As shown in Figures 1 to 3, the second opening O2 may be located with a gap between the third electrode portion S23 and the fourth electrode portion S24. Note that the second opening O2 may be in contact with at least one of the third electrode portion S23 or the fourth electrode portion S24 in a plan view.
図10に示すように、薄膜回路基板100に、第2コンデンサ32が実装される場合、第2開口部O2は、平面視において、第2コンデンサ32の少なくとも一部と重なって位置している。言い換えると、第2開口部O2は、第2コンデンサ32の下に位置している。第2開口部O2は、空気、樹脂材料、又は、ガラス材料等の少なくともいずれか1つの誘電体材料で満たされており、基部1よりも誘電率が低くなっている。このため、第2信号導体S2において、高周波信号を伝送する場合における特性インピーダンスを所望の値に調整することができ、第2信号導体S2に生じる信号電力の損失を低減することができる。
As shown in FIG. 10, when the
また、第2開口部O2が、第2コンデンサ32の下に位置していることによって、第3電極32aと第3電極部S23を接続する接合材の量と、第4電極32bと第4電極部S24を接続する接合材の量の少なくともいずれか一方が多くなった場合であっても、接合材を第2開口部O2内に留めることができるので、接合材同士が接触して電気的に短絡する可能性を低減することができる。更に、このことによって、第3電極部S23と第4電極部S24との間隔を小さくすることが可能となり、薄膜回路基板100とともに第2コンデンサ32を小型化した際にも安定して第2コンデンサ32を実装することができる。
In addition, because the second opening O2 is located below the
図1、図3、および図8に示すように、基部1は、1つ又は複数の第5貫通孔115と、を更に有していてもよい。1つ又は複数の第5貫通孔115は、第1領域11に位置するとともに上面1aから下面1bにかけて基部1を貫通している。第5貫通孔115は、例えば、第1貫通孔111と同様の手法によって形成されてもよい。
As shown in Figures 1, 3, and 8, the
図1~図4、および図9に示すように、第1接地導体G1は、第5ビア導体G15を有していてもよい。第5ビア導体G15は、第5貫通孔115内に位置し第3接地導体G3と下面接地導体G5を電気的に接続している。なお、第5貫通孔115および第5ビア導体G15は、複数位置していてもよい。
As shown in Figures 1 to 4 and Figure 9, the first ground conductor G1 may have a fifth via conductor G15. The fifth via conductor G15 is located in the fifth through
図4および図8に示すように、第5貫通孔115は、x方向において、第1貫通孔111と間を空けて第1貫通孔111と並んで位置している。一実施形態において、第1貫通孔111および第1ビア導体G11は、x方向において、2つの第5貫通孔115および第5ビア導体G15の間に位置している。
As shown in Figures 4 and 8, the fifth through
図3に示すように、第1貫通孔111は、y方向において、第1開口部O1と第2開口部O2の間に位置していてもよい。言い換えると、第1貫通孔111は、y方向において、第1開口部O1および第2開口部O2に挟まれて位置している。
As shown in FIG. 3, the first through
第1貫通孔111の平面視における面積は、第5貫通孔115の平面視における面積よりも大きい。言い換えると、y方向における第1開口部O1および第2開口部O2と第1貫通孔111との距離は、y方向における第1開口部O1および第2開口部O2と第5貫通孔115との距離よりも小さい。なお、ここで言う距離とは、例えば、第1開口部O1の外縁と第1貫通孔111の外縁との距離のことを指す。このような構成であることによって、第5ビア導体G15と比較して、第1ビア導体G11を、y方向において、第1開
口部O1および第2開口部O2、第1電極部S11、第2電極部S12、第3電極部S23、および、第4電極部S24のいずれにも近づけて形成することができる。このため、第1開口部O1および第2開口部O2付近(言い換えると第1コンデンサ31および第2コンデンサ32が、薄膜回路基板100に実装される付近)において、第1信号導体S1および第2信号導体S2に共振が発生する可能性を低減することができる。
The area of the first through
図4に示すように、第1貫通孔111の平面視における面積は、第5貫通孔115の平面視における面積よりも大きく、かつ、第5貫通孔115の平面視における面積は、第3貫通孔113の平面視における面積よりも大きくてもよい。より具体的には、第1貫通孔111の平面視における面積が、他の貫通孔(ここでいう貫通孔とは、例えば、第2貫通孔122、第3貫通孔113、第4貫通孔124、第5貫通孔115などの、壁面上に導体が形成され、ビアとなっている貫通孔のことを指す)と比較して、最大であってもよい。このような構成であることによって、第1開口部O1および第2開口部O2付近(言い換えると第1コンデンサ31および第2コンデンサ32が薄膜回路基板100に実装される付近)において、第1信号導体S1および第2信号導体S2に共振が発生する可能性を低減することができる。また、共振が発生する可能性が高い場所に、最大面積の第1貫通孔111を配置することによって、第1貫通孔111以外の貫通孔の面積を小さいままにできるので、基部1の強度が低下する可能性を低減することができる。
4, the area of the first through
図6は、第1開口部O1の他の実施形態における断面を示した図である。図6に示すように、上面1aに垂直な断面視(例えば、xz平面における断面視)において、第1開口部O1は、下面1bに向かう方向(例えば、z軸の負の方向)に突出する曲線部O11を有していてもよい。言い換えると、上面1aに垂直な断面視(例えば、xz平面における断面視)において、第1開口部O1は、半円形状を有する形状であってもよい。このような構成であることによって、第1開口部O1が、上面1aに垂直な断面視において、矩形状である場合と比較して、基部1にかかる応力を低減することができる。このため、基部1が破損する可能性を低減することができる。なお、上述の場合、yz平面における断面視においても、第1開口部O1は、下面1b方向に突出する曲線部O11を有していてもよい。
Figure 6 is a diagram showing a cross section of the first opening O1 in another embodiment. As shown in Figure 6, in a cross section perpendicular to the
また、基部1が、第2開口部O2を有している場合、上面1aに垂直な断面視において、第2開口部O2は、第1開口部O1と同じ形状であってもよいし、異なっていてもよい。上面1aに垂直な断面視における第2開口部O2の形状が、上面1aに垂直な断面視における第1開口部O1の形状と同じ形状である場合には、第1開口部O1および第2開口部O2を同じ手法(例えば、ブラスト加工)によって形成することができるので、薄膜回路基板100の製造を容易にすることができる。
Furthermore, when the
図2、図4、および図5に示すように、薄膜回路基板100は、第1接地導体G1上に位置する第1絶縁コート層21Aを更に備えていてもよい。平面視において、第1絶縁コート層21Aは、第1貫通孔111を取り囲んで位置しているとともに、第1ビア導体G11に接している。このような構成であることによって、例えば、薄膜回路基板100を、接合材を用いて、後述する第1台座部102Aに実装した際に、接合材が、第1貫通孔111内を這い上がってきて、上面1a側に噴出し、第1信号導体S1および/又は第2信号導体S2と接触して電気的に短絡する可能性を低減することができる。また、図2および図4に示すように、薄膜回路基板100は、他の貫通孔(ここでいう貫通孔とは、例えば、第2貫通孔122、第3貫通孔113、第4貫通孔124、第5貫通孔115などの、壁面上に導体が形成され、ビアとなっている貫通孔のことを指す)を取り囲んで位置する第1絶縁コート層21Bを備えていてもよい。このような構成であることによって、上述の第1絶縁コート層21Aと同様の効果を奏することができる。第1絶縁コート層21A~21Bの材料としては、例えば、クロムを用いることができる。第1絶縁コート層
21A~21Bは、第1接地導体G1上にクロムを蒸着させることによって形成してもよい。
2, 4, and 5, the thin-
図2、図3、図5、および図6に示すように、薄膜回路基板100は、第1信号導体S1上又は第2信号導体S2上の少なくともいずれかに位置する電極絶縁コート層24A~24Dを有していてもよい。電極絶縁コート層24Aは、第1電極部S11上および第1線路部S11L上において、U字形状に分離して位置している。また、電極絶縁コート層24Bは、第2電極部S12上において、U字形状に位置している。電極絶縁コート層24Cは、第3電極部S23上および第3線路部S23L上において、U字形状に分離して位置している。電極絶縁コート層24Dは、第4電極部S24上において、U字形状に位置している。このような構成であることによって、前述した第1コンデンサ31および/又は第2コンデンサ32を、薄膜回路基板100に実装する際に、接合材が不要な箇所にまで広がってショートする可能性を低減することができる。また、接合材の広がりを制御することができるので、接合材が広がることによって、第1信号導体S1および/又は第2信号導体S2におけるインピーダンスの変動が生じる可能性を低減することができる。ここで言う接合材とは、例えば、第1電極31aと第1電極部S11を接合する接合材、第2電極31bと第2電極部S12を接合する接合材、第3電極32aと第3電極部S23を接合する接合材、第4電極32bと第4電極部S24を接合する接合材のことを指す。
2, 3, 5, and 6, the thin-
図1~図4等に示すように、薄膜回路基板100は、第4接地導体G4を更に備えていてもよい。第4接地導体G4は、上面1aにおいて、第1側面1cに沿って位置している。また、第4接地導体G4は、第1接地導体G1および第2接地導体G2を電気的に接続している。
As shown in Figures 1 to 4, the thin-
図1~図4等に示すように、薄膜回路基板100が、第4接地導体G4を備えている場合には、第2線路部S12Lは、第4接地導体G4に接続されていてもよい。また、第2線路部S12Lは、第1抵抗を有していてもよい。このような構成であることによって、薄膜回路基板100を終端回路基板として用いることができる。第1信号導体S1の間で発生する不要な電気信号を熱エネルギーに変えることができる。そのため、不要な電気信号が第1信号導体S1に反射する可能性を低減することができる。このことによって、薄膜回路基板100を、良好な反射特性を得ることが可能な終端回路基板として用いることができる。なお、一実施形態においては、第2線路部S12L自体が第1抵抗となっている。
As shown in Figures 1 to 4, when the thin-
また、第4線路部S24Lは、第4接地導体G4に接続されていてもよい。また、第4線路部S24Lは、第2抵抗を有していてもよい。 The fourth line portion S24L may also be connected to a fourth ground conductor G4. The fourth line portion S24L may also have a second resistor.
第1抵抗および第2抵抗は、第2電極部S12および第4電極部S24よりも抵抗率の高い材料によって形成されている。第1抵抗および第2抵抗の材料としては、例えば、窒化タンタル(TaN又はTa2N)、酸化ルテニウム(RuO2),ニッケルクロム合金(Ni-Cr)、銅ニッケル合金(Cu-Ni)、又は、銅マンガン合金(Cu-Mn)等が挙げられる。第1抵抗および/又は第2抵抗が、例えば、Ta2Nからなる場合であれば、薄膜形成技術によって、上面1a上に形成することができる。第1抵抗および第2抵抗は、前述のように導体層からなるものには限定されず、独立した部品(いわゆるチップ抵抗器等)であってもよく、それら複数種のものが組み合わされて形成されてもよい。
The first resistor and the second resistor are formed of a material having a higher resistivity than the second electrode portion S12 and the fourth electrode portion S24. Examples of materials for the first resistor and the second resistor include tantalum nitride (TaN or Ta2N), ruthenium oxide (RuO2), nickel-chromium alloy (Ni-Cr), copper-nickel alloy (Cu-Ni), and copper-manganese alloy (Cu-Mn). If the first resistor and/or the second resistor is made of Ta2N, for example, it can be formed on the
図1~図4等に示すように、薄膜回路基板100は、第1側面接地導体G6を更に備えていてもよい。第1側面接地導体G6は、第4接地導体G4および下面接地導体G5を電気的に接続している。基部1は、第1切欠き部K1を有していてもよい。第1切欠き部K
1は、第1側面1cに位置するとともに上面1aから下面1bにかけて切りかかれている。第1側面接地導体G6は、第1切欠き部K1の壁面上に位置している。より具体的には、x方向において、第2線路部S12Lと向かい合う位置に、第1切欠き部K1および第1側面接地導体G6が位置している。このような構成であることによって、接地電位を強化することができる。
As shown in Figures 1 to 4, the thin-
The first side ground conductor G6 is located on the
図1~図4等に示すように、また、薄膜回路基板100は、第2側面接地導体G7を備えていてもよい。第2側面接地導体G7は、第4接地導体G4および下面接地導体G5を電気的に接続している。基部1は、第2切欠き部K2を有していてもよい。第2切欠き部K2は、第1側面1cに位置するとともに上面1aから下面1bにかけて切りかかれている。第2側面接地導体G7は、第1切欠き部K1の壁面上に位置している。より具体的には、x方向において、第4線路部S24Lと向かい合う位置に、第2切欠き部K2および第2側面接地導体G7が位置している。
As shown in Figures 1 to 4, the thin-
図11は他の実施形態に係る薄膜回路基板100の斜視図である。なお、以下では、他の実施形態の構成のうち、前述の実施形態の構成と異なるものについてのみ説明し、それ以外の構成については、前述の実施形態と同様の符号を付すとともに説明を省略する。
Figure 11 is a perspective view of a thin-
図11に示すように、第1開口部O1は、上面1aから下面1bにかけて貫通していてもよい。このような構成であることによって、第1開口部O1のz方向の寸法(深さと言い換えてもよい)を調整する必要がないので、薄膜回路基板100の製造を容易にすることができる。なお、第2開口部O2についても、上面1aから下面1bにかけて貫通していてもよい。
As shown in FIG. 11, the first opening O1 may penetrate from the
また、図11に示すように、第1開口部O1は、上面1aから下面1bにかけて貫通している場合、平面視において、下面接地導体G5は、第1開口部O1と間を空けて位置していてもよい。言い換えると、平面視において、第1開口部O1を取り囲む部分には、下面接地導体G5が位置しておらず、下面1bが露出している。このような構成であることによって、第1開口部O1を、上面1aから下面1bにかけて貫通させる場合に、レーザ加工またはドリル加工等によって、下面接地導体G5を剥離又は損傷させてしまう可能性を低減することができる。
Also, as shown in FIG. 11, when the first opening O1 penetrates from the
図12は、更に他の実施形態に係る薄膜回路基板100の斜視図である。なお、以下では、他の実施形態の構成のうち、前述の実施形態の構成と異なるものについてのみ説明し、それ以外の構成については、前述の実施形態と同様の符号を付すとともに説明を省略する。
Figure 12 is a perspective view of a thin-
図12に示すように、薄膜回路基板100は、上面1aに位置する第2信号導体S2を更に備えている。一実施形態において、第2信号導体S2は、第1接地導体G1と第2接地導体G2の間に位置するとともに第1信号導体S1と間を空けて位置している点が上述の実施形態と異なる。基部1は、第3電極部S23と第4電極部S24との間に位置する第2開口部O2を更に有している。より具体的には、一実施形態において、第1信号導体S1と第2信号導体S2の間には、接地導体が位置していない。このような構成であることによって、第1信号導体S1と第2信号導体S2の間に接地導体を形成する必要がないので、薄膜回路基板100を小型化することができる。
As shown in FIG. 12, the thin-
図13は、図12に示した薄膜回路基板100の実施形態における、第1開口部O1および第2開口部O2の変形例を示す斜視図である。図12においては、第1開口部O1と第2開口部O2は分離して位置しているが、図13に示すように、第1開口部O1と第2開口部O2は一体となっていてもよい。このような構成であることによって、第1開口部
O1および第2開口部O2をまとめて基部1に形成することができるので、薄膜回路基板100を製造することが容易となる。なお、図13において、第1開口部O1および第2開口部O2の少なくとも一部は、x方向に一部が延びて位置していてもよい。
Fig. 13 is a perspective view showing a modified example of the first opening O1 and the second opening O2 in the embodiment of the thin-
<電子部品実装用パッケージの構成>
次に、一実施形態に係る電子部品実装用パッケージ10aについて、図14を参照しながら説明する。電子部品実装用パッケージ10aは、箱体101と、薄膜回路基板100と、を備えている。箱体101は、収容部101cを有している。薄膜回路基板100は、収容部101cに収容されている。
<Configuration of electronic component mounting package>
Next, an electronic component mounting package 10a according to one embodiment will be described with reference to Fig. 14. The electronic component mounting package 10a includes a
また、箱体101は、枠体101aと、基体101bとを有していてもよい。枠体101aは、基体101b上に接合されている。
The
基体101bは、例えば、平面視において、四角形状であり、大きさが10mm×10mm~50mm×50mmで、厚みが0.5mm~20mmである。基体101bの材料としては、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の金属材料、あるいはこれらの金属材料を含有する合金が挙げられる。この場合、基体101bは、1枚の金属板又は複数の金属板を積層させた積層体であっても良い。また、基体101bの材料が、上記金属材料である場合には、酸化腐食を低減するために、基体101bの表面には、電気めっき法又は無電解めっき法を用いて、ニッケル又は金等の鍍金層が形成されていてもよい。また、基体101bの材料は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体又はガラスセラミックス等のセラミック材料であってもよい。
The
基体101bは、図14に示すように、第1台座部102Aと、電子部品103を実装するための第2台座部102Bを有していてもよい。薄膜回路基板100は、基体101b上に直接接合されていてもよいし、図14に示すように、基体101b上に設けられた第1台座部102A上に接合されてもよい。
As shown in FIG. 14, the
枠体101aの材料は、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の金属材料、あるいはこれらの金属材料を含有する合金であってもよい。また、枠体101aの材料は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体又はガラスセラミックス等のセラミック材料であってもよい。
The material of the
図14に示すように、箱体101は、入出力端子101dを有していてもよい。箱体101が、入出力端子101dを有している場合には、入出力端子101dは、枠体101aの表面および内部に位置していても良い。枠体101aの材料としては、例えば、酸化アルミニウム質燒結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体又は窒化珪素質焼結体等のセラミック材料や、ガラスセラミック材料などの誘電体材料を用いることができる。また、枠体101aは、複数の絶縁層が積層された構成であっても良い。また、枠体101aは、金属で構成される部材と、セラミック材料等の誘電体で構成される部材とで構成された構成であってもよい。
As shown in FIG. 14, the
入出力端子101dは、箱体101の内外を導通する可能な配線である。枠体101aに、入出力端子101dが形成されている場合には、枠体101aの外形となるグリーンシートに、金、銀、銅、ニッケル、タングステン、モリブデンおよびマンガンなどの金属材料を用いて入出力端子101dとなる配線を形成してもよい。また、入出力端子101dは、金属ペーストを焼結して形成されてもよいし、蒸着法又はスパッタ法などの薄膜形成技術を用いて形成されてもよい。配線上の一部には、セラミック(例えばアルミナコー
ト)又は樹脂などの絶縁膜が位置していてもよい。
The input/
入出力端子101dには、ボンディングワイヤ、リード端子、フレキシブル基板(Flexible Printed Circuits:FPC)、プリント基板(Printed Circuit Board;PCB)の少なくともいずれかが電気的に接続されていてもよい。
The input/
枠体101aは、ろう材等を介して基体101bに接合することができる。なお、ろう材の材料は、例えば、銀、銅、金、アルミニウム又はマグネシウムであり、ニッケル、カドミウム又はリンなどの添加物を含有させてもよい。
The
上述のように形成された電子部品実装用パッケージ10aは、例えば、無線通信半導体用パッケージまたは光半導体用パッケージとして用いることができる。 The electronic component mounting package 10a formed as described above can be used, for example, as a wireless communication semiconductor package or an optical semiconductor package.
<電子モジュールの構成>
次に、一実施形態に係る電子モジュール10について、図14を参照しながら説明する。電子モジュール10は、電子部品実装用パッケージ10aと、電子部品103と、蓋体104と、を備えている。電子部品103は、収容部101cに収容されている。蓋体104は、箱体101上に位置し、電子部品実装用パッケージ10aの内部を覆って位置している。電子部品103は、薄膜回路基板100と電気的に接続されている。
<Electronic module configuration>
Next, an
電子部品103は、例えば、無線信号又は光信号を電気信号に変換、又は、電気信号を無線信号又は光信号に変換するなど信号の処理を行う部品であってもよい。電子部品103は、基体101bに直接接合されても良いし、前述した第2台座部102B上に接合されていてもよい。
The
電子部品103としては、例えば、半導体レーザ(Laser Diode;LD)又は、フォトダイオード(Photodiode;PD)等の光半導体素子、電界効果トランジスタ(Field Effect Transistor;FET)等の半導体集積回路素子、および光センサ等のセンサ素子が挙げられる。電子部品103は、例えばガリウム砒素又は窒化ガリウムなどの半導体材料によって形成できる。
The
電子部品103は、1つ又は複数の第1ワイヤ106Aによって、入出力端子101dに電気的に接続されていてもよい。また、薄膜回路基板100が、終端回路基板として使用される場合には、電子部品103は、1つ又は複数の第2ワイヤ106Bによって、薄膜回路基板100に電気的に接続されていてもよい。なお、薄膜回路基板100は、入出力端子101d上に直接接合されていてもよいし、ボンディングワイヤ等を用いて、入出力端子101dと電気的に接続されていてもよい。
The
蓋体104は、箱体101上に、電子部品実装用パッケージ10aの内部を覆って位置し、箱体101とともに電子部品103を保護する。蓋体104は、例えば、平面視において、四角形状であり、大きさが10mm×10mm~50mm×50mmで、厚みが0.5mm~2mmである。蓋体104の材料としては、例えば、鉄、銅、ニッケル、クロム、コバルト、モリブデン又はタングステンなどの金属材料、あるいはこれらの金属材料を複数組み合わせた合金などが挙げられる。
The
シールリング105は、蓋体104と箱体101を接合する機能を有する。シールリング105は箱体101上に位置している。シールリング105の材料としては、例えば、鉄、銅、銀、ニッケル、クロム、コバルト、モリブデン又はタングステンなどの金属材料、あるいはこれらの金属材料を複数組み合わせた合金などが挙げられる。なお、箱体10
1上にシールリング105を設けない場合には、蓋体104は、例えば、半田、ろう材、ガラス又は樹脂接着材などの接合材を介して接合されてもよい。
The
When the
なお、各実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されない。また、各実施形態同士の組み合わせも可能である。 The various combinations of the features in each embodiment are not limited to the examples of the above-mentioned embodiments. In addition, combinations of the various embodiments are also possible.
1 基部
1a 上面
1b 下面
1c 第1側面
11 第1領域
111 第1貫通孔
113 第3貫通孔
115 第5貫通孔
12 第2領域
122 第2貫通孔
124 第4貫通孔
13 第3領域
O1 第1開口部
O1b 底面
O11 曲線部
O2 第2開口部
K1 第1切欠き部
K2 第2切欠き部
G1 第1接地導体
G11 第1ビア導体
G13 第3ビア導体
G15 第5ビア導体
G2 第2接地導体
G22 第2ビア導体
G24 第4ビア導体
G3 第3接地導体
G4 第4接地導体
G5 下面接地導体
G6 第1側面接地導体
G7 第2側面接地導体
S1 第1信号導体
S11 第1電極部
S11L 第1線路部
S12 第2電極部
S12L 第2線路部
S2 第2信号導体
S23 第3電極部
S23L 第3線路部
S24 第4電極部
S24L 第4線路部
21A~21B 第1絶縁コート層
22 第2絶縁コート層
23 第3絶縁コート層
24A~24D 電極絶縁コート層
31 第1コンデンサ
31a 第1電極
31b 第2電極
32 第2コンデンサ
32a 第3電極
32b 第4電極
10 電子モジュール
10a 電子部品実装用パッケージ
100 薄膜回路基板
101 箱体
101a 枠体
101b 基体
101c 収容部
101d 入出力端子
102A 第1台座部
102B 第2台座部
103 電子部品
104 蓋体
105 シールリング
106A 第1ワイヤ
106B 第2ワイヤ
1
Claims (15)
前記第1領域に位置する第1接地導体と、
前記第2領域に位置する第2接地導体と、
前記下面に位置する下面接地導体と、
前記上面において、前記第1接地導体と前記第2接地導体の間に位置する第1信号導体と、を備え、
前記側面は、第1側面を有し、
前記第1信号導体は、第1電極部と、前記第1電極部と離れて位置する第2電極部と、前記第1電極部に接続されて前記第1側面から遠ざかるように延びる第1線路部と、前記第2電極部に接続されて前記第1側面に近づくように延びる第2線路部と、を有し、
前記基部は、前記第1電極部と前記第2電極部との間に位置する第1開口部を更に有しており、
前記第1接地導体は、前記第1貫通孔内に位置し前記第1接地導体と前記下面接地導体を電気的に接続する第1ビア導体を有し、
前記第1線路部が延びる方向を第1方向とし、第1方向と交差する方向を第2方向としたとき、
前記第2方向からの側面視において、前記第1ビア導体は、前記第1開口部と重なって位置している、薄膜回路基板。 a base having an upper surface having a first region and a second region located away from the first region, a lower surface located opposite the upper surface, a side surface connecting the upper surface and the lower surface, and a first through hole located in the first region and penetrating from the upper surface to the lower surface;
a first ground conductor located in the first region;
a second ground conductor located in the second region;
A bottom ground conductor located on the bottom surface;
a first signal conductor located on the top surface between the first ground conductor and the second ground conductor;
The side has a first side,
the first signal conductor has a first electrode portion, a second electrode portion located away from the first electrode portion, a first line portion connected to the first electrode portion and extending away from the first side surface, and a second line portion connected to the second electrode portion and extending toward the first side surface,
the base portion further includes a first opening located between the first electrode portion and the second electrode portion,
the first ground conductor has a first via conductor located in the first through hole and electrically connecting the first ground conductor and the bottom surface ground conductor;
When a direction in which the first line portion extends is defined as a first direction and a direction intersecting the first direction is defined as a second direction,
When viewed from a side in the second direction, the first via conductor is positioned so as to overlap the first opening.
前記第2接地導体は、前記第2貫通孔内に位置し前記第2接地導体と前記下面接地導体を電気的に接続する第2ビア導体を有し、
前記第2方向からの側面視において、前記第2ビア導体は、前記第1開口部と重なって位置している、請求項1に記載の薄膜回路基板。 the base portion further includes a second through-hole located in the second region and penetrating from the upper surface to the lower surface,
the second ground conductor has a second via conductor located in the second through hole and electrically connecting the second ground conductor and the bottom surface ground conductor;
The thin-film circuit board according to claim 1 , wherein the second via conductor is positioned so as to overlap the first opening when viewed from a side in the second direction.
前記第1接地導体は、前記第3貫通孔内に位置し前記第1接地導体と前記下面接地導体を電気的に接続する第3ビア導体を有し、
前記第3貫通孔は、前記第1線路部と間を空けるとともに、前記第1線路部と並んで位置し、
前記第1貫通孔の平面視における面積は、前記第3貫通孔の平面視における面積よりも大きい、請求項2に記載の薄膜回路基板。 the base portion further includes one or more third through holes located in the first region and penetrating from the upper surface to the lower surface,
the first ground conductor has a third via conductor located in the third through hole and electrically connecting the first ground conductor and the bottom surface ground conductor;
the third through hole is spaced from the first line portion and is positioned next to the first line portion,
The thin-film circuit board according to claim 2 , wherein an area of the first through hole in a plan view is larger than an area of the third through hole in a plan view.
前記第2接地導体は、前記第4貫通孔内に位置し前記第2接地導体と前記下面接地導体を電気的に接続する第4ビア導体を有し、
前記第4貫通孔は、前記第1線路部と間を空けて前記第1線路部と並んで位置するとともに、前記第2方向において前記第1線路部を挟んで前記第3貫通孔の反対側に位置し、
前記第2貫通孔の平面視における面積は、前記第4貫通孔の平面視における面積よりも大きい、請求項3に記載の薄膜回路基板。 the base portion further includes one or more fourth through holes located in the second region and penetrating from the upper surface to the lower surface,
the second ground conductor has a fourth via conductor located in the fourth through hole and electrically connecting the second ground conductor and the bottom surface ground conductor;
the fourth through hole is positioned adjacent to the first line portion with a gap therebetween, and is positioned on an opposite side of the third through hole with the first line portion interposed therebetween in the second direction,
The thin-film circuit board according to claim 3 , wherein an area of the second through hole in a plan view is larger than an area of the fourth through hole in a plan view.
前記第2信号導体は、
第3電極部と、
前記第3電極部と離れて位置する第4電極部と、
前記第3電極部に接続されて前記第1側面から遠ざかるように延びる第3線路部と、
前記第4電極部に接続されて前記第1側面に近づくように延びる第4線路部と、を有し、
前記基部は、前記第3電極部と前記第4電極部との間に位置する第2開口部を更に有している、請求項1に記載の薄膜回路基板。 a second signal conductor located on the upper surface, between the first ground conductor and the second ground conductor, and spaced from the first signal conductor;
The second signal conductor is
A third electrode portion;
a fourth electrode portion located apart from the third electrode portion;
a third line portion connected to the third electrode portion and extending away from the first side surface;
a fourth line portion connected to the fourth electrode portion and extending toward the first side surface,
The thin-film circuit board according to claim 1 , wherein the base portion further includes a second opening located between the third electrode portion and the fourth electrode portion.
前記上面は、前記第2方向において前記第1領域を挟んで前記第2領域と反対側に位置する第3領域を有し、
前記第3接地導体は、前記第3領域に位置し、
前記第2信号導体は、
前記上面において、前記第1接地導体と前記第3接地導体の間に位置するとともに、
第3電極部と、前記第3電極部と離れて位置する第4電極部と、前記第3電極部に接続されて前記第3電極部から遠ざかるように延びる第3線路部と、前記第4電極部に接続されて前記第3線路部が延びる方向と反対側に延びる第4線路部と、を有し、
前記基部は、前記第3電極部と前記第4電極部との間に位置する第2開口部と、前記第1領域に位置するとともに前記上面から前記下面にかけて貫通する1つ又は複数の第5貫通孔と、を更に有し、
前記第1接地導体は、前記第5貫通孔内に位置し前記第3接地導体と前記下面接地導体を電気的に接続する第5ビア導体を有し、
前記第5貫通孔は、前記第1方向において、前記第1貫通孔と間を空けて前記第1貫通孔と並んで位置し、
前記第1貫通孔は、前記第2方向において、前記第1開口部と前記第2開口部の間に位置しており、
前記第1貫通孔の平面視における面積は、前記第5貫通孔の平面視における面積よりも大きい、請求項1に記載の薄膜回路基板。 a third ground conductor and a second signal conductor located on the top surface;
the upper surface has a third region located on the opposite side of the second region with respect to the first region in the second direction,
the third ground conductor is located in the third region;
The second signal conductor is
On the upper surface, the first ground conductor and the third ground conductor are located between the first ground conductor and the third ground conductor,
a third electrode portion, a fourth electrode portion located away from the third electrode portion, a third line portion connected to the third electrode portion and extending away from the third electrode portion, and a fourth line portion connected to the fourth electrode portion and extending in a direction opposite to a direction in which the third line portion extends,
the base portion further includes a second opening portion located between the third electrode portion and the fourth electrode portion, and one or more fifth through holes located in the first region and penetrating from the upper surface to the lower surface,
the first ground conductor has a fifth via conductor located in the fifth through hole and electrically connecting the third ground conductor and the bottom surface ground conductor;
the fifth through hole is positioned adjacent to the first through hole with a gap therebetween in the first direction,
the first through hole is located between the first opening and the second opening in the second direction,
The thin-film circuit board according to claim 1 , wherein an area of the first through hole in a plan view is larger than an area of the fifth through hole in a plan view.
前記上面は、前記第2方向において前記第1領域を挟んで前記第2領域と反対側に位置する第3領域を有し、
前記第3接地導体は、前記第3領域に位置し、
前記第2信号導体は、
前記上面において、前記第1接地導体と前記第3接地導体の間に位置するとともに、
第3電極部と、前記第3電極部と離れて位置する第4電極部と、前記第3電極部に接続されて前記第1側面から遠ざかるように延びる第3線路部と、前記第4電極部に接続されて前記第1側面に近づくように延びる第4線路部と、を有し、
前記基部は、前記第3電極部と前記第4電極部との間に位置する第2開口部と、前記第1領域に位置するとともに前記上面から前記下面にかけて貫通する1つ又は複数の第5貫通孔と、を更に有し、
前記第1接地導体は、前記第5貫通孔内に位置し前記第3接地導体と前記下面接地導体を電気的に接続する第5ビア導体を有し、
前記第5貫通孔は、前記第1方向において、前記第1貫通孔と間を空けて前記第1貫通孔と並んで位置し、
前記第1貫通孔は、前記第2方向において、前記第1開口部と前記第2開口部の間に位置しており、
前記第1貫通孔の平面視における面積は、前記第5貫通孔の平面視における面積よりも大きく、
前記第5貫通孔の平面視における面積は、前記第3貫通孔の平面視における面積よりも大きい、請求項3に記載の薄膜回路基板。 a third ground conductor and a second signal conductor located on the top surface;
the upper surface has a third region located on the opposite side of the second region with respect to the first region in the second direction,
the third ground conductor is located in the third region;
The second signal conductor is
On the upper surface, the first ground conductor and the third ground conductor are located between the first ground conductor and the third ground conductor,
a third electrode portion, a fourth electrode portion located away from the third electrode portion, a third line portion connected to the third electrode portion and extending away from the first side surface, and a fourth line portion connected to the fourth electrode portion and extending toward the first side surface,
the base portion further includes a second opening portion located between the third electrode portion and the fourth electrode portion, and one or more fifth through holes located in the first region and penetrating from the upper surface to the lower surface,
the first ground conductor has a fifth via conductor located in the fifth through hole and electrically connecting the third ground conductor and the bottom surface ground conductor;
the fifth through hole is positioned adjacent to the first through hole with a gap therebetween in the first direction,
the first through hole is located between the first opening and the second opening in the second direction,
an area of the first through hole in a plan view is larger than an area of the fifth through hole in a plan view;
The thin-film circuit board according to claim 3 , wherein an area of the fifth through hole in a plan view is larger than an area of the third through hole in a plan view.
平面視において、前記第1絶縁コート層は、前記第1貫通孔を取り囲んで位置しているとともに、前記第1ビア導体に接している、請求項1に記載の薄膜回路基板。 a first insulating coating layer located on the first ground conductor;
The thin-film circuit board according to claim 1 , wherein, in a plan view, the first insulating coating layer is positioned to surround the first through hole and is in contact with the first via conductor.
前記第2線路部は、前記第4接地導体に接続されるとともに、第1抵抗を有している、請求項1に記載の薄膜回路基板。 a fourth ground conductor on the upper surface along the first side surface and electrically connecting the first ground conductor and the second ground conductor;
The thin-film circuit board according to claim 1 , wherein the second line portion is connected to the fourth ground conductor and has a first resistor.
前記基部は、前記第1側面に位置するとともに前記上面から前記下面にかけて切りかかれた第1切欠き部を有しており、
前記第1側面接地導体は、前記第1切欠き部の壁面上に位置している、請求項12に記載の薄膜回路基板。 a first side ground conductor electrically connecting the fourth ground conductor and the bottom surface ground conductor;
the base portion has a first notch portion located on the first side surface and cut from the upper surface to the lower surface,
The thin-film circuit board according to claim 12 , wherein the first side ground conductor is located on a wall surface of the first cutout portion.
前記収容部に収容された請求項1~13のいずれか1つに記載の薄膜回路基板と、を備えている、電子部品実装用パッケージ。 A box having a storage section;
A package for mounting electronic components, comprising: the thin-film circuit board according to any one of claims 1 to 13 housed in the housing portion.
前記収容部に収容された電子部品と、
前記箱体上に位置し、前記電子部品実装用パッケージの内部を覆って位置する蓋体と、を備え、
前記電子部品は、前記薄膜回路基板と電気的に接続されている、電子モジュール。 The electronic component mounting package according to claim 14 ;
An electronic component accommodated in the accommodation portion;
a lid body positioned on the box body and covering an inside of the electronic component mounting package,
The electronic component is electrically connected to the thin-film circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022183430A JP2024072552A (en) | 2022-11-16 | 2022-11-16 | Thin film circuit boards, packages for mounting electronic components, and electronic modules |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022183430A JP2024072552A (en) | 2022-11-16 | 2022-11-16 | Thin film circuit boards, packages for mounting electronic components, and electronic modules |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024072552A true JP2024072552A (en) | 2024-05-28 |
Family
ID=91197209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022183430A Pending JP2024072552A (en) | 2022-11-16 | 2022-11-16 | Thin film circuit boards, packages for mounting electronic components, and electronic modules |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2024072552A (en) |
-
2022
- 2022-11-16 JP JP2022183430A patent/JP2024072552A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100430299B1 (en) | Radio frequency circuit module on multi-layer substrate | |
WO2017090651A1 (en) | Electronic component mounting package and electronic apparatus | |
JP4823648B2 (en) | Optical semiconductor device package and optical semiconductor device | |
US6936921B2 (en) | High-frequency package | |
WO2013099936A1 (en) | Input/output member, package for housing electronic component, and electronic apparatus | |
JP6971921B2 (en) | Differential transmission lines, wiring boards and semiconductor packages | |
JP5241609B2 (en) | Structure, connection terminal, package, and electronic device | |
JPWO2015029942A1 (en) | High frequency circuit board, high frequency semiconductor package and high frequency semiconductor device using the same | |
CN111034372B (en) | Connection structure between wiring substrate and flexible substrate, and package for housing electronic component | |
JP4903738B2 (en) | Electronic component storage package and electronic device | |
JP2003152124A (en) | High frequency package | |
JP2024072552A (en) | Thin film circuit boards, packages for mounting electronic components, and electronic modules | |
US20220173571A1 (en) | Optical module | |
WO2024029628A1 (en) | Wiring board, electronic component mounting package using wiring board, and electronic module | |
JP4009169B2 (en) | Semiconductor element storage package and semiconductor device | |
JP2017098070A (en) | Electronic device | |
WO2024014433A1 (en) | Wiring structure and electronic module | |
WO2024075816A1 (en) | Wiring board, electronic component mounting package using wiring board, and electronic module | |
US20240105600A1 (en) | Wiring substrate, wiring structure using wiring substrate, electronic component mounting package, and electronic module | |
WO2023234306A1 (en) | Termination circuit substrate, package for mounting electronic component, and electronic module | |
WO2024122576A1 (en) | Wiring board, electronic component mounting package using wiring board, and electronic module | |
JP2004214584A (en) | Package for high frequency | |
JP4272570B2 (en) | High frequency transmission line | |
WO2022230848A1 (en) | Electronic component mounting package and electronic device | |
WO2020218608A1 (en) | Wiring board, electronic member package, and electronic device |