JP2024071188A

JP2024071188A - 光検出素子及び電子機器

Info

Publication number: JP2024071188A
Application number: JP2022182010A
Authority: JP
Inventors: 和俊児玉
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2022-11-14
Filing date: 2022-11-14
Publication date: 2024-05-24
Also published as: WO2024106169A1

Abstract

【課題】信号線の電圧変動の影響を抑制可能な光検出素子及び電子機器を提供する。【解決手段】本開示によれば、第１画素と、前記第１画素と異なる第２画素を同一の受光面に沿って配置する画素アレイ部と、前記第１画素が信号線を介して出力する出力信号をデジタル信号にアナログデジタル変換する変換部と、前記第２画素の出力信号を保持可能であると共に、前記アナログデジタル変換の期間に応じて前記出力信号の変動を抑制する信号保持部と、前記出力信号が所定の閾値を超えた場合にイベントの発生を示す検出信号を出力する第１回路と、を備える、光検出素子が提供される。【選択図】図２

Description

本開示は、光検出素子及び電子機器に関する。

垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の階調画素が、光検出素子などにおいて用いられている。また、画素の輝度変化をイベントとして、イベントが発生した場合に、イベントの発生を表すイベントデータを出力する非同期型のイベントベースビジョンセンサー（ＥＶＳ）が提案されている。また、非同期型のＥＶＳによりイベントの発生を検出した結果を、撮像に活用する方法が検討されている。

特開２０２１－１２９２６５号公報

このような活用法の一環として、同期型の階調画素と、イベントベースビジョンセンサーを構成するＥＶＳ画素を同一の撮像面上に構成することが進められている。ところが、ＥＶＳ画素の読み出しにより、階調画素の信号線の電圧が変動し、ＡＤ変換特性に影響を与える恐れがある。

そこで、本開示では、信号線の電圧変動の影響を抑制可能な光検出素子及び電子機器を提供するものである。

上記の課題を解決するために、本開示によれば、第１画素と、前記第１画素と異なる第２画素を同一の受光面に沿って配置する画素アレイ部と、
前記第１画素が信号線を介して出力する出力信号をデジタル信号にアナログデジタル変換する変換部と、
前記第２画素の出力信号を保持可能であると共に、前記アナログデジタル変換の期間に応じて前記出力信号の変動を抑制する信号保持部と、
前記第２画素の出力信号が所定の閾値を超えた場合にイベントの発生を示す検出信号を出力する第１回路と、
を備える、光検出素子が提供される。

前記第２画素は、
受光量に応じた信号を出力する光電変換素子と、
前記信号を電圧信号に変換する電圧変換部と、を有し、
前記信号保持部は、前記電圧変換部の電圧信号を保持すると共に、前記電圧信号の変動を抑制してもよい。

前記画素アレイ部は、
前記受光面に沿って二次元状に配置される複数の前記第１画素と、
前記受光面に沿って二次元状に配置される複数の前記第２画素と、を、有し、
複数の前記第２画素のそれぞれに対応する複数の前記信号保持部を更に備え、
前記信号線を介した出力信号のアナログデジタル変換が行われる期間に、前記信号線から所定の範囲にある前記第２画素の前記信号保持部は、対応する前記出力信号の変動を抑制してもよい。

前記電圧変換部の供給電位を制御する制御部を更に備え、
前記制御部は、前記信号線を介した出力信号のアナログデジタル変換が行われる期間に、前記信号線から所定の範囲にある前記第２画素の前記電圧変換部の駆動を抑制可能であってもよい。

前記信号保持部は、
前記第２画素の出力信号を保持する静電容量と、
前記静電容量と前記第２画素とを接続する信号線を導通状態又は非導通状態とする第１スイッチング素子と、
を有してもよい。

前記前記信号保持部は、
前記静電容量の電荷に応じた電位を前記第１回路に出力可能であるバッファを、
更に有してもよい。

前記信号保持部は、
前記第２画素と前記第１回路とを接続する信号線を導通状態又は非導通状態とする第２スイッチング素子を、
更に有してもよい。

前記第１スイッチング素子は、前記第２画素と前記第１回路とを接続する信号線に一端が接続され、他端が前記バッファの入力端子に接続され、
前記バッファの出力端子に一端が接続され、前記第２画素に他端が接続される第２スイッチング素子を、
更に有してもよい。

前記第１スイッチング素子は、前記第２画素に一端が接続され、前記第１回路に他端が接続され、
前記バッファの入力端子は、前記第１回路に接続され、
前記バッファの出力端子に一端が接続され、前記第２画素に他端が接続される第２スイッチング素子を、
更にしてもよい。

前記信号保持部は、
オペアンプと、第１２スイッチング素子と、第２１スイッチング素子と、第２２スイッチング素子と、を更に有し、
前記第１スイッチング素子は、前記第２画素と前記第１回路とを接続する信号線に一端が接続され、他端が前記静電容量の一端に接続され、
前記静電容量の他端は、前記オペアンプの反転入力端子に接続され、
前記オペアンプの非反転入力端子は、所定の低電位に接続され、
前記第２１スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記第２画素に接続され、
前記第１２スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記静電容量の前記他端に接続され、
前記第２２スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記静電容量の前記一端に接続されてもよい。

前記信号保持部は、
オペアンプと、第１２スイッチング素子と、第２１スイッチング素子と、第２２スイッチング素子と、を更に有し、
前記第１スイッチング素子は、前記第２画素に一端が接続され、他端が前記第１回路に接続され、
前記静電容量の一端は、前記第１回路に接続され、前記静電容量の他端は、前記オペアンプの反転入力端子に接続され、
前記オペアンプの非反転入力端子は、所定の低電位に接続され、
前記第２１スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記第２画素に接続され、
前記第１２スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記静電容量の前記他端に接続され、
前記第２２スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記静電容量の前記一端に接続されてもよい。

前記アナログデジタル変換の期間に応じて、前記第１スイッチング素子を非導通状態にし、前記第２スイッチング素子を導通状態にしてもよい。

前記静電容量に電荷を蓄積させるサンプリング期間には、前記第１スイッチング素子を導通状態にし、前記第２スイッチング素子を非導通状態にしてもよい。

前記アナログデジタル変換の期間に応じて、前記第１スイッチング素子、及び前記第１２スイッチング素子を非導通状態にし、前記第２１スイッチング素子及び前記第２２スイッチング素子を導通状態にしてもよい。

前記静電容量に電荷を蓄積させるサンプリング期間には、前記第１スイッチング素子、及び前記第１２スイッチング素子を導通状態にし、前記第２１スイッチング素子及び前記第２２スイッチング素子を非導通状態にしてもよい。

前記画素アレイ部は、第１素子に構成され、
前記変換部と、前記信号保持部と、前記第１回路と、は、前記第１素子と異なる第２素子に構成されてもよい。

本開示によれば、光検出素子と、
前記受光面に集光する光学系と、
を備える、電子機器が提供される。

本技術の実施の形態における撮像装置の一構成例を示すブロック図。本技術の実施の形態における光検出素子の積層構造の一例を示す図。行列状に配置されるＥＶＳ画素、及び階調画素を模式的に示す図。ＡＤ変換器の構成例を示すブロック図。ＥＶＳ画素の構成の一例を示す回路図。階調画素の回路例を示す図。ＥＶＳ画素と、階調画素の垂直信号線との間の寄生静電容量を示す図。ＥＶＳ用ＡＦＥアレイ部のイベント検出部の構成例を示す図。減算器及び量子化器の構成の一例を示す回路図。画素電圧保持部の構成例を示す回路図。画素電圧保持部のサンプリング動作時を示す図。画素電圧保持部のホールド動作時を示す図。行制御部の画素電圧保持部への制御例を示す図。サンプリング動作を継続した場合と、ホールド動作をした場合とを模式的に示す図。第１実施形態の変形例１に係る画素電圧保持部の構成例を示す図。第１実施形態の変形例２に係る画素電圧保持部の構成例を示す図。第１実施形態の変形例３に係る画素電圧保持部の構成例を示す図。第１実施形態の変形例４に係る画素電圧保持部の構成例を示す図。図１７で示す処理を３周期行った処理例を示す図。第２実施の形態の構成例を示す図。ロジック部が有する構成例を示す図。３層の構造例を示す図。車両制御システムの概略的な構成の一例を示すブロック図。本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図。車外情報検出部及び撮像部の設置位置の一例を示す説明図。

以下、図面を参照して、光検出素子及び電子機器の実施形態について説明する。以下では、光検出素子及び電子機器の主要な構成部分を中心に説明するが、光検出素子及び電子機器には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。

（第１実施形態）
［撮像装置の構成例］
図１は、本技術の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、撮像レンズ１１０、光検出素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、ウェアラブルデバイスに搭載されるカメラや、車載カメラなどの電子機器が想定される。なお、本実施形態に係る撮像レンズ１１０が光学系に対応し、撮像装置１００が、電子機器に対応する。

撮像レンズ１１０は、入射光を集光して光検出素子２００に導くものである。光検出素子２００は、ＥＶＳ画素と階調画素を有する。すなわち、光検出素子２００の受光面には、ＥＶＳ画素と階調画素とが配置され、撮像レンズ１１０を介した光学像が検出される。すなわち、ＥＶＳ画素の検出対象範囲と、階調画素の撮像対象範囲とは、キャリブレーションを行うことなく、一致している。

光検出素子２００は、ＥＶＳ画素における輝度の変化量の絶対値が閾値を超えた旨をアドレスイベントとして検出することが可能である。このアドレスイベントは、例えば、輝度の上昇量が上限閾値を超えた旨を示すオンイベントと、輝度の低下量が上限閾値未満の下限閾値を下回った旨を示すオフイベントとを含む。そして、光検出素子２００は、アドレスイベントの検出結果を示す検出信号をＥＶＳ用の画素毎に生成する。それぞれの検出信号は、オンイベントの有無を示すオンイベント検出信号と、オフイベントの有無を示すオフイベント検出信号とを含む。なお、光検出素子２００は、オンイベントおよびオフイベントの両方の有無を検出しているが、一方のみを検出することもできる。

一方で、階調画素は階調用輝度信号を出力する。階調画素が出力する階調用輝度信号に基づき、階調用画像が構成される。光検出素子２００は、階調用画像に対し、画像認識処理などの所定の信号処理を実行し、その処理後のデータを記録部１２０に信号線２０９を介して出力する。

記録部１２０は、光検出素子２００からのデータを記録するものである。制御部１３０は、光検出素子２００を制御して画像データを撮像させるものである。

［固体撮像素子の構成例］
図２は、本技術の実施の形態における光検出素子２００の積層構造の一例を示す図である。この光検出素子２００は、第１層素子（Ｔｏｐｐａｒｔ）２０１と、第２層素子（Ｂｏｔｔｏｍｐａｒｔ）２０２と、とを備える。これらの基板は、Ｃｕ－Ｃｕ接合により電気的に接続される。なお、ビアやバンプにより接続することもできる。

図２に示すように、本開示に係る光検出素子２００は、ＥＶＳ画素による非同期型の撮像と、階調用画像用の同期型の撮像とが独立して可能な装置である。すなわち、第１層素子（Ｔｏｐｐａｒｔ）２０１には、画素アレイ部１０が構成され、第２層素子２０２（Ｂｏｔｔｏｍｐａｒｔ）には、ＥＶＳ画素用ＡＦＥ（アナログ・フロント・エンド：ＡｎａｌｏｇＦｒｏｎｔＥｎｄ）アレイ部２０と、行制御回路２１１と、ＡＤ変換器２１２と、ＥＶＳ信号プロセッサ２１３と、画像信号プロセッサ２１４と、入出力インタフェース２１５とを有する。行制御回路２１１は、ＥＶＳ制御部（アービタ）２１１ａと、階調制御部２１１ｂとを有する。ＥＶＳ信号プロセッサ２１３は、メモリ２１３ａと、画像処理部２１３ｂと、クロック信号生成部２１３ｃとを有する。

ここで、図３に基づき、画素アレイ部１０の構成を説明する。図３は、画素アレイ部１０に行列状に配置されるＥＶＳ画素３０ａ、及び階調画素３０ｂを模式的に示す図である。図３に示すように、画素アレイ部１０には、複数の階調画素３０ｂと、複数のＥＶＳ画素３０ａとが行列状（アレイ状）に２次元配列されている。なお、Ｒ、Ｇ、Ｂは、階調画素３０ｂに配置されるカラーフィルターの例である。すなわち、Ｒは、レッドフィルタ、Ｇは、グリンフィルタ、Ｂは、ブルーフィルタを示す。このように、本実施形態に係る光検出素子２００は、所謂混載型である。

ＥＶＳ画素３０ａは、光電流に応じた電圧のアナログ信号をＥＶＳ用ＡＦＥアレイ部２０に出力する。なお、ＥＶＳ画素３０ａの詳細は後述する。

一方で、階調画素３０ｂのそれぞれは、光電流に応じた電圧のアナログ信号を階調用輝度信号として生成し、ＡＤ変換器２１２（図２参照）に出力する。階調画素３０ｂの画素列毎に、垂直信号線ＶＳＬが配線される。なお、階調画素３０ｂの詳細も後述する。

再び図２に示すように、ＥＶＳ用ＡＦＥアレイ部２０は、ＥＶＳ画素３０aにおける光電流の変化量が所定の閾値を超えたか否かにより、イベントの有無を検出する。このＥＶＳ用ＡＦＥアレイ部２０は、ＥＶＳ画素３０aそれぞれに対応する複数のイベント検出部２０ａ（後述の図７参照）を有する。そして、ＥＶＳ用ＡＦＥアレイ部２０は、イベントを検出した場合、イベントの発生を表すイベントデータの出力を要求するリクエストを、ＥＶＳ制御部（アービタ）２１１ａに出力する。そして、ＥＶＳ用ＡＦＥアレイ部２０は、ＥＶＳ制御部（アービタ）２１１ａからイベントデータの出力の許可を表す応答を受け取った場合、イベントデータを、メモリ２１３ａに出力する。

ＥＶＳ制御部２１１ａは、ＥＶＳ用ＡＦＥアレイ部２０を構成するイベント検出部２０ａからのリクエストを調停し、イベントデータの出力の許可又は不許可を表す応答をＥＶＳ用ＡＦＥアレイ部２０に返す。また、ＥＶＳ制御部２１１ａは、イベントデータ出力の許可を表す応答を出力した後に、イベント検出をリセットするリセット信号を、ＥＶＳ用ＡＦＥアレイ部２０に出力する。

メモリ２１３ａは、ＥＶＳ用ＡＦＥアレイ部２０からのイベントデータを、例えば所定のフレーム単位で蓄積する。メモリ２１３aがＥＶＳ用ＡＦＥアレイ部２０からのイベントデータを蓄積するフレーム単位は、画像処理部２１３ｂによって制御される。メモリ２１３ａは、クロック信号生成部２１３ｃから供給されるクロック信号に基づいて、イベントが発生した（相対的な）時刻を表す時刻情報としてのカウント値をイベントデータに付加して蓄積する。すなわち、メモリ２１３ａは、イベントが発生したＥＶＳ画素３０aまたはＥＶＳ画素３０aの位置を表す位置座標（座標等）と、イベントが発生した時刻を表す時刻情報とを少なくとも含むイベントデータを記憶する。その他、イベントデータには、光量変化の極性（正負）を含ませることができる。

画像処理部２１３ｂは、メモリ２１３ａに蓄積したフレーム単位のイベントデータ（フレームデータ）に応じてデータ処理（画像処理）を行い、そのデータ処理の結果であるデータ処理結果を出力する。例えば、画像処理部２１３ｂは、フレーム単位のイベントデータから、物体の輪郭情報を抽出し、検出対象である物体を特定する。画像処理部２１３ｂは、特定した物体を含む注目領域（ＲＯＩ）を決定し、階調制御部２１１ｂに出力する。クロック信号生成部２１３ｃは、マスタクロックとなるクロック信号を生成し、メモリ２１３ａ、画像処理部２１３ｂなどに供給する。

階調制御部２１１ｂは、画素アレイ部１０に制御信号を供給することにより、画素アレイ部１０の階調画素３０ｂを駆動する。例えば、階調制御部２１１ｂは、画像処理部２１３ｂから供給された注目領域の情報であるＲＯＩ情報に基づき、注目領域の階調画素３０ｂを駆動し、その階調画素３０ｂの画素信号を、ＡＤ変換器２１２に供給（出力）させる。なお、勿論、階調制御部２１１ｂは、画素アレイ部１０の一部の領域だけでなく、画素アレイ部１０の全領域を駆動し、全領域の階調画素３０ｂの画素信号をＡＤ変換器２１２に供給（出力）させることも可能である。

行制御部２１１は、ＥＶＳ制御部（アービタ）２１１ａと、階調制御部２１１ｂとの統合的な制御処理を行うことが可能である。例えば、行制御部２１１は、階調画素３０ｂにおける輝度信号のＡＤ変換器２１２に影響するＥＶＳ画素３０aにおける読み出しのタイミングを制御する。

図４に基づき、ＡＤ変換器２１２の構成例を説明する。図４は、ＡＤ変換器２１２の構成例を示すブロック図である。このＡＤ変換器２１２は、階調画素３０ｂ、３０ｂ毎に配置される。階調画素３０ｂの列ごとにＡＤＣ２３０を備える。ＡＤＣ２３０は、垂直信号線ＶＳＬを介して供給されたアナログの階調用輝度信号ＳＩＧ１をデジタル信号に変換する。ＡＤＣ２３０は、生成したデジタル信号を画像信号プロセッサ２１４に供給する。

画像信号プロセッサ２１４は、ＡＤ変換器２１２からのデジタル信号に対し、ＣＤＳ（ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ）処理や画像認識処理などの所定の信号処理を実行するものである。ＥＶＳ信号プロセッサ２１３は、処理結果を示す画像データと検出信号とを入出力インタフェース２１５を介して記録部１２０（図１参照）に出力する。

（ＥＶＳ画素の構成例）
ここで、図５に基づき、ＥＶＳ画素３０ａの構成例を説明する。図５は、ＥＶＳ画素３０ａの構成の一例を示す回路図である。図５に示すように、ＥＶＳ画素３０ａは、光電変換素子２２１と対数変換部２２２のＮ型トランジスタ３３１１、及び、Ｎ型トランジスタ３３１３を有する回路構成となっている。Ｐ型トランジスタ３３１２は、ＥＶＳ用ＡＦＥアレイ部２０内に構成される。また、光電変換素子２２１は、入射光を光電変換して電荷を生成する。なお、本実施形態に係る対数変換部２２２が、電圧変換部に対応する。

本例に係る対数変換部２２２は、Ｎ型トランジスタ３３１１、Ｐ型トランジスタ３３１２、及び、Ｎ型トランジスタ３３１３を有する回路構成となっている。これらのトランジスタ３３１１～３３１３としては、例えば、ＭＯＳ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが用いられる。

Ｎ型トランジスタ３３１１は、電源電圧ＶＤＤの電源ラインと信号入力線３３１４との間に接続されている。Ｐ型トランジスタ３３１２及びＮ型トランジスタ３３１３は、電源電圧ＶＤＤの電源ラインとグランドとの間に直列に接続されている。そして、Ｐ型トランジスタ３３１２及びＮ型トランジスタ３３１３の共通接続ノードＮ２には、Ｎ型トランジスタ３３１１のゲート電極と、図１１に示すバッファ３３２の入力端子とが接続されている。

Ｐ型トランジスタ３３１２のゲート電極には、所定のバイアス電圧Ｖｂｉａｓが印加される。これにより、Ｐ型トランジスタ３３１２は、一定の電流をＮ型トランジスタ３３１３に供給する。Ｎ型トランジスタ３３１３のゲート電極には、信号入力線３３１４を通して、受光部３１から光電流が入力される。

Ｎ型トランジスタ３３１１及びＮ型トランジスタ３３１３のドレイン電極は電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、受光部３１からの光電流は、その対数の電圧信号ＶＰＲに変換され、ノードＮ_２から後述する画素電圧保持部３３１に供給される。なお、本実施形態に係る画素電圧保持部３３１が、信号保持部に対応する。

（階調画素の構成例）
ここで、図６に基づき、階調画素３０ｂの詳細な構成例及び制御動作例を説明する。図６は、階調画素３０ｂの回路例を示す図である。図６に示すように、階調画素３０ｂは、リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３および浮遊拡散層３２４、受光部３３０を有する。

リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３および転送トランジスタ３３１０として、例えば、Ｎ型のＭＯＳトランジタが用いられる。また、光電変換素子３１１は、第１層素子２０１に配置される。光電変換素子３１１以外の素子の全ては、第２層素子２０２に配置される。

光電変換素子３１１は、入射光を光電変換して電荷を生成する。光電変換素子３１１から転送トランジスタ３３１０によって、光電変換素子３１１で光電変換された電荷が浮遊拡散層３２４に供給される。光電変換素子３１１から供給される電荷は、浮遊拡散層３２４に蓄積される。浮遊拡散層３２４は、蓄積した電荷の量に応じた電圧値の電圧信号を生成する。

増幅トランジスタ３２２は、電源電圧ＶＤＤの電源ラインと垂直信号線ＶＳＬとの間に、選択トランジスタ３２３と直列に接続されている。増幅トランジスタ３２２は、浮遊拡散層３２４で電荷電圧変換された電圧信号を増幅する。

選択トランジスタ３２３のゲート電極には、行制御部２１１から選択信号ＳＥＬが供給される。選択トランジスタ３２３は、選択信号ＳＥＬに応答して、増幅トランジスタ３２２によって増幅された電圧信号を画素信号ＳＩＧとして垂直信号線ＶＳＬを介してＡＤ変換器２１２（図２参照）へ出力する。

（寄生静電容量）
図７は、ＥＶＳ画素３０ａと、階調画素３０ｂの垂直信号線ＶＳＬとの間の寄生静電容量Ｃｓを示す図である。図７に示すように、ＥＶＳ画素３０ａのＮ型トランジスタ３３１２のゲート制御線と、階調画素３０ｂの垂直信号線ＶＳＬとの間に寄生静電容量Ｃｓが生成される。これにより、電圧信号ＶＰＲに変換され、ノードＮ_２から出力するタイミングと、階調画素３０ｂのＡＤ変換のタイミングが重なると、画素信号ＳＩＧ１の大きさが変動してしまう。このため、本実施形態に係るＥＶＳ用ＡＦＥアレイ部２０は、図８、及び図１０で後述する画素電圧保持部３３１を有する。

図８は、ＥＶＳ用ＡＦＥアレイ部２０のイベント検出部２０ａの構成例を示す図である。図８に示すように、イベント検出部２０ａは、画素電圧保持部３３１と、バッファ３３２、減算器３３３、量子化器３３４、転送部３３５、記憶部３３６、及び制御部３３７を有する構成となっている。なお、本実施形態に係るバッファ３３２、減算器３３３、量子化器３３４、転送部３３５、及び記憶部３３６、の少なくとも一部が第１回路に対応する。

画素電圧保持部３３１は、対応する階調画素３０ｂの信号読み出し時には、対数変換部222の電圧信号ＶＰＲを保持し、バッファ３３２とＥＶＳ画素３０aとの電気的な接続を遮断する。一方で、対応する階調画素３０ｂの信号読み出し時以外の場合には、バッファ３３２と電気的に接続する。すなわち、この画素電圧保持部３３１は、対応する階調画素３０ｂの信号読み出し時以外の場合に、対数変換部222の電圧信号ＶＰＲをバッファ３３２に供給する。なお、画素電圧保持部３３１の詳細は後述する。

バッファ３３２は、対数変換部２２２から供給される電圧信号をバッファリングし、減算器３３３に供給する。減算器３３３には、行制御部２１１から行駆動信号が供給される。減算器３３３は、行駆動信号に従って、バッファ３３２から供給される電圧信号のレベルを低下させる。そして、減算器３３３は、レベル低下後の電圧信号を量子化器３３４に供給する。量子化器３３４は、減算器３３３から供給される電圧信号をデジタル信号に量子化してアドレスイベントの検出信号として転送部３３５に出力する。

転送部３３５は、量子化器３３４から供給されるアドレスイベントの検出信号を画像信号プロセッサ２１４等に転送する。この転送部３３５は、アドレスイベントが検出された際に、アドレスイベントの検出信号をＥＶＳ信号プロセッサ２１３及び行制御部２１１に供給する。

続いて、減算器３３３、及び、量子化器３３４の構成例について説明する。

（減算器及び量子化器の構成例）
図９は、減算器３３３及び量子化器３３４の構成の一例を示す回路図である。本例に係る減算器３３３は、静電容量素子３３３１、インバータ回路３３３２、静電容量素子３３３３、及び、スイッチ素子３３３４を有する構成となっている。

静電容量素子３３３１の一端は、図８に示すバッファ３３２の出力端子に接続され、その他端は、インバータ回路３３３２の入力端子に接続されている。静電容量素子３３３３は、インバータ回路３３３２に対して並列に接続されている。スイッチ素子３３３４は、静電容量素子３３３３の両端間に接続されている。スイッチ素子３３３４にはその開閉制御信号として、第２アクセス制御回路２１１ｂから行駆動信号が供給される。スイッチ素子３３３４は、行駆動信号に応じて、静電容量素子３３３３の両端を接続する経路を開閉する。インバータ回路３３３２は、静電容量素子３３３１を介して入力される電圧信号の極性を反転する。

上記の構成の減算器３３３において、スイッチ素子３３３４をオン（閉）状態とした際に、静電容量素子３３３１のバッファ３３２側の端子に電圧信号Ｖｉｎｉｔが入力され、その逆側の端子は仮想接地端子となる。この仮想接地端子の電位を、便宜上、ゼロとする。このとき、静電容量素子３３３１に蓄積されている電荷Ｑｉｎｉｔは、静電容量素子３３３１の静電容量値をＣ１とすると、次式（１）により表される。一方、静電容量素子３３３３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ・・・（１）

次に、スイッチ素子３３３４がオフ（開）状態となり、静電容量素子３３３１のバッファ３３２側の端子の電圧が変化してＶａｆｔｅｒになった場合を考えると、静電容量素子３３３１に蓄積される電荷Ｑａｆｔｅｒは、次式（２）により表される。
Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ・・・（２）

一方、静電容量素子３３３３に蓄積される電荷Ｑ２は、静電容量素子３３３３の静電容量値をＣ２とし、出力電圧をＶｏｕｔとすると、次式（３）により表される。
Ｑ２＝－Ｃ２×Ｖｏｕｔ・・・（３）

このとき、静電容量素子３３３１及び静電容量素子３３３３の総電荷量は変化しないため、次の式（４）が成立する。
Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２・・・（４）

式（４）に式（１）乃至式（３）を代入して変形すると、次式（５）が得られる。
Ｖｏｕｔ＝－（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ－Ｖｉｎｉｔ）・・・（５）

式（５）は、電圧信号の減算動作を表し、減算結果の利得はＣ１／Ｃ２となる。通常、利得を最大化することが望まれるため、Ｃ１を大きく、Ｃ２を小さく設計することが好ましい。一方、Ｃ２が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ２の静電容量削減は、ノイズを許容することができる範囲に制限される。また、ＥＶＳ画素３０ａ毎に減算器３３３を含むイベント検出部２０ａが搭載されるため、静電容量素子３３３１や静電容量素子３３３３には、面積上の制約がある。これらを考慮して、静電容量素子３３３１、３３３３の静電容量値Ｃ１、Ｃ２が決定される。

図９において、量子化器３３４は、コンパレータ３３４１を有する構成となっている。コンパレータ３３４１は、インバータ回路３３３２の出力信号、即ち、減算器３３３からの電圧信号を非反転（＋）入力とし、所定の閾値電圧Ｖｔｈを反転（－）入力としている。そして、コンパレータ３３４１は、減算器３３３からの電圧信号と所定の閾値電圧Ｖｔｈとを比較し、比較結果を示す信号をアドレスイベントの検出信号として転送部３３５に出力する。

図１０は、画素電圧保持部３３１の構成例を示す回路図である。図１０に示すように、画素電圧保持部３３１は、静電容量３３１ａと、バッフア３３１bと、第１スイッチング素子Φ１と、第１スイッチング素子Φ２とを有する。

第１スイッチング素子Φ１は、例えばＮＭＯＳトランジスタであり、行制御部２１１がハイレベル信号を印可することにより、導通状態となり、ロウレベル信号を印可することにより、非導通状態となる。この第１スイッチング素子Φ１は、一端が対数変換部２２２に接続され、他端が、静電容量３３１ａの一端とバッフア３３１ｂの一端と、に接続される。

静電容量３３１ａは、例えばコンデンサであり、一端が第１スイッチング素子Φ１の他端、及びバッフア３３１ｂの一端に接続される。静電容量３３１ａの他端は、所定の低電位（グランド電位）に接続される。

バッフア３３１ｂは、例えばボルテージフォロワ回路であり、増幅度１の帰還回路である。バッフア３３１ｂは、他端がバッフア３３２の一端に接続される。

第２スイッチング素子Φ２は、例えばＮＭＯＳトランジスタであり、行制御部２１１がハイレベル信号を印可することにより、導通状態となり、ロウレベル信号を印可することにより、非導通状態となる。この第１スイッチング素子Φ２は、一端が対数変換部２２２に接続され、他端が、バッフア３３２の一端とバッフア３３１ｂの他端と、に接続される。

図１１は、画素電圧保持部３３１のサンプリング（Ｓａｍｐｌｉｎｇ）動作時を示す図である。図１１に示すように、行制御部２１１が第１スイッチング素子Φ１を導通状態にし、第２スイッチング素子Φ２を非導通状態にする。サンプリング動作時には、対数変換部２１１の電圧信号ＶＰＲに応じた電荷が静電容量３３１ａに蓄積されると共に、電圧信号ＶＰＲは、バッファ３３２に供給される。このように、サンプリング動作時では、対数変換部２１１の電圧信号ＶＰＲは、バッファ３３２に供給されるとともに、電圧信号ＶＰＲに応じた電荷が蓄積される。換言すると、サンプリング動作時では、静電容量３３１ａに蓄積される電荷に対応する電位がバッファ３３１ｂを介してバッファ３３２に供給される。

図１２は、画素電圧保持部３３１のホールド（Ｈｏｌｄ）動作時を示す図である。図１２に示すように、行制御部２１１が第１スイッチング素子Φ１を非導通状態にし、第２スイッチング素子Φ２を導通状態にする。ホールド動作時には、サンプリング動作時に蓄積された電荷に対応する電位がバッファ３３２に供給される。

また、静電容量３３１ａに蓄積される電荷に対応する電位がバッファ３３１ｂを介して、対数変換部２２２のＮ型トランジスタ３３１１（図５参照）の制御線に印可される。これにより、対数変換部２２２の電圧信号ＶＰＲの変動がバッファ３３１ｂの出力電位に抑制され、寄生静電容量Ｃｓ（図７参照）の垂直信号線ＶＬＳ（図４参照）への電圧変動が抑制される。なお、行制御部２１１は、対数変換部２２２のバイアス電圧Ｖｂａｉｓ（図５参照）の印可を、ホールド動作時に抑制することも可能である。これにより、対数変換部２２２の電圧信号ＶＰＲも抑制可能となる。また、ホールド（Ｈｏｌｄ）動作を行う画素電圧保持部３３１は、垂直信号線ＶＳＬ毎に定められている。これにより、垂直信号線ＶＳＬを介した出力信号のアナログデジタル変換が行われる期間に、垂直信号線ＶＳＬから予め定められた範囲にあるＥＶＳ画素30aの画素電圧保持部３３１は、対応する対数変換部２２２の電圧信号ＶＰＲの変動を抑制する。

図１３は、行制御部２１１の画素電圧保持部３３１への制御例を示す図である。上から順に、ＡＤ変換器２１２の階調用Ｒａｍｐ信号Ｌ１０、第１スイッチング素子Φ１の第１制御信号Ｌ１２、第２スイッチング素子Φ２の第２制御信号Ｌ１４を示す。また、ＥＶＳ画素３０ａに照射される照度Ｌ１６、対数変換部２１１の電圧信号ＶＰＲを示す。

本実施形態に係る、行制御部２１１は、ＡＤ変換器２１２の中の垂直信号線ＶＬＳ（図４参照）への信号の読み出し期間を、画素電圧保持部３３１のホールド（Ｈｏｌｄ）期間としてホールド動作を行わせる。この場合、複数のＡＤＣ２３０（図４参照）を順に駆動するので、駆動中のＡＤＣ２３０に接続される垂直信号線ＶＬＳと静電容量結合する範囲のＥＶＳ画素３０ａの画素電圧保持部３３１へホールド動作を行わせる。

時刻ｔ０では、ＡＤＣ２３０（図４参照）がＡＤ変換をしていないので、画素電圧保持部３３１は、サンプリング期間であり、第１制御信号Ｌ１２はハイレベル、第２制御信号Ｌ１４はロウレベルとなる。これにより、対数変換部２１１の電圧信号ＶＰＲは、画素電圧保持部３３１の静電容量３３１ａにサンプリングされると共に、バッフア３３２に出力される。

次に、時刻ｔ１では、ＡＤＣ２３０（図４参照）がＡＤ変換の変換を開始するので、行制御部２１１は、第１制御信号Ｌ１２はロウレベル、第２制御信号Ｌ１４はハイレベルとする。これにより、画素電圧保持部３３１はホールド動作を開始する。このため、ＥＶＳ画素３０ａに照射される照度Ｌ１６に変動が生じても、対数変換部２１１の電圧信号ＶＰＲの変動を抑制する。この時刻ｔ１からｔ２の間では、画素電圧保持部３３１は、時刻ｔ１の電圧信号ＶＰＲを保持し、バッフア３３２に出力する。これにより、時刻ｔ１のサンプリング動作時に蓄積された電荷に対応する電位がバッファ３３２に供給される。

また、時刻ｔ１のサンプリング動作時に蓄積された電荷に対応する電位がバッファ３３１ｂを介して、対数変換部２２２のＮ型トランジスタ３３１１（図５参照）の制御線に印可される。これにより、対数変換部２２２の電圧信号ＶＰＲの変動がバッファ３３１ｂの出力電位に抑制され、寄生静電容量Ｃｓ（図７参照）の垂直信号線ＶＬＳ（図４参照）への電圧変動が抑制される。

このように、ＡＤ変換の変換期間に、電圧信号ＶＰＲの変動が抑制され、寄生静電容量Ｃｓの垂直信号線ＶＬＳへの電圧変動が抑制される。一方で、電圧信号ＶＰＲ‘は、画素電圧保持部３３１がサンプリング動作を継続した場合の、対数変換部２１１の電圧信号を示す。この場合、対数変換部２２２のＮ型トランジスタ３３１１（図５参照）の制御線における電位が変動するため、寄生静電容量Ｃｓの垂直信号線ＶＬＳへの電圧変動が発生してしまう。

次に、時刻ｔ２では、ＡＤＣ２３０（図４参照）は、信号レベルのＡＤ変換をしているので、電圧信号ＶＰＲの変動があっても、ＡＤ変換への影響が限定的である。このため、時刻ｔ０と同様に、画素電圧保持部３３１は、サンプリング期間となり、第１制御信号Ｌ１２はハイレベル、第２制御信号Ｌ１４はロウレベルとなる。これにより、対数変換部２１１の電圧信号ＶＰＲは、画素電圧保持部３３１の静電容量３３１ａにサンプリングされると共に、バッフア３３２に出力される。このとき、照度Ｌ１６は、時刻ｔ１より高照度となっているため、対数変換部２１１は、照度Ｌ１６に対応する電圧信号ＶＰＲを出力する。なお、本実施形態では、信号レベルのＡＤ変換では、画素電圧保持部３３１はサンプリング動作を行うが、これに限定されない。例えば、信号レベルのＡＤ変換に応じた期間を、画素電圧保持部３３１のホールド期間としてもよい。これにより、より変動が抑制された信号をえることが可能となる。

図１４は、ＡＤ変換の変換期間に、サンプリング動作を継続した場合と、画素電圧保持部３３１がサンプリング動作の代わりにホールド動作をした場合とを模式的に示す図である。図（ａ）～（ｃ）は、画素アレイ部１０の階調画素をＲＧＢで示し、ＥＶＳ画素をＥＶＳで示している。

図（ａ）では、高輝度領域Ｒｈが矢印方向に動いている例を示している。図（ｂ）では、画素電圧保持部３３１がサンプリング動作を継続した場合を示している。輝度変化があるため、ＥＶＳ画素３０ａの対数変換部２１１は、輝度が低減した領域の電圧信号ＶＰＲを低下させる。この領域は、イベント検出部２０ａ（図７参照）にＯＦＦイベントの発生領域として検出される。一方で、ＥＶＳ画素３０ａの対数変換部２１１は、輝度が増加した領域の電圧信号ＶＰＲを増加させる。この領域は、イベント検出部２０ａ（図７参照）にＯＮイベントの発生領域として検出される。

図（ｂ）の、階調画素の出力信号は、画素電圧保持部３３１がサンプリング動作を継続したため、電圧信号ＶＰＲの変動の影響を受け、ＯＦＦイベントの発生領域では、本来画像信号がないにも関わらず領域Ｒｈ２が残像として、生じてしまう。一方で、ＯＮイベントの発生領域では、本来画像信号が、高輝度であるベきにもかかわらず、電圧信号ＶＰＲの変動の影響を受け、輝度が低下してしまう領域Ｒｈ１が生じる。

これに対して、図（ｃ）では、画素電圧保持部３３１がサンプリング動作の代わりにホールド動作をするので、電圧信号ＶＰＲの変動の影響が抑制され、ＯＦＦイベントの発生領域では、残像領域Ｒｈ２が無くなり、ＯＮイベントの発生領域では、領域Ｒｈ１の輝度が高輝度値となる。このように、画素電圧保持部３３１がホールド動作をＡＤ変換の変換期間にすることにより、電圧信号ＶＰＲの変動が抑制され、寄生静電容量Ｃｓの垂直信号線ＶＬＳへの電圧変動が抑制される。

以上説明したように、本実施形態によれば、ＥＶＳ画素３０ａ、階調画素３０ｂを画素アレイ部１０に混載して構成し、ＥＶＳ画素３０ａに対応する画素電圧保持部３３１が階調画素３０ｂのＡＤ変換期間には、ＥＶＳ画素３０ａの対応する画素電圧保持部３３１が対数変換部２２２の電圧信号ＶＰＲの変動を抑制することとした。これにより、対数変換部２２２の出力信号線と、垂直信号線ＶＬＳとの間の寄生静電容量Ｃｓによる垂直信号線ＶＬＳへの、階調画素３０ｂのＡＤ変換期間における電圧変動が抑制可能となる。これにより、階調画素３０ｂの輝度信号の変動が抑制される。このように、ＥＶＳ画素３０ａの電圧を一時的に保持し、階調画素３０ｂがＡＤ変化などをしていないタイミングでＥＶＳ画素３０ａの電圧を出力するで、階調画素３０ｂのＡＤ変換に対する干渉（ノイズ）を抑制することができる。

（第１実施形態の変形例１）
図１５は、第１実施形態の変形例１に係る画素電圧保持部３３１０ａの構成例を示す図である。第１実施形態の変形例１に係る画素電圧保持部３３１０ａでは、バッフア３３１ｂの代わりに、バッフア３５２を有する。バッフア３５２は、バッフア３３１ｂと、バッフア３３２とを合わせた機能を有する。これにより、イベント検出部２０ａ（図７参照）をより小型化可能となる。

（第１実施形態の変形例２）
図１６は、第１実施形態の変形例２に係る画素電圧保持部３３１０ｂの構成例を示す図である。第１実施形態の変形例２に係る画素電圧保持部３３１０ｂでは、第１スイッチング素子Φ１の一端が、バッフア３３２に接続され、他端がバッフア３３１ｂの入力端子に接続される。また、第２スイッチング素子Φ２の一端が、対数変換部２２２に接続され、他端がバッフア３３１ｂの出力端子に接続される。静電容量３３１aの一端は、バッフア３３１ｂの入力端子に接続される。対数変換部２２２とバッフア３３２とは配線で接続される。この接続でも、第１実施形態に係る画素電圧保持部３３１と同等の効果を有する。なお、行制御部２１１は、対数変換部２２２のバイアス電圧Ｖｂａｉｓ（図５参照）の印可を、ホールド期間に抑制することも可能である。

（第１実施形態の変形例３）
図１７は、第１実施形態の変形例３に係る画素電圧保持部３３１０ｃの構成例を示す図である。第１実施形態の変形例３に係る画素電圧保持部３３１０ｃでは、第１スイッチング素子Φ１の一端が、バッフア３３２に接続され、他端が対数変換部２２２に接続される。ままた、第２スイッチング素子Φ２の一端が、対数変換部２２２に接続され、他端がバッフア３３１ｂの出力端子に接続される。バッフア３３１ｂの入力端子は、バッフア３３２、及び静電容量３３１aの一端に接続され、静電容量３３１aの他端は、グランドに接続される。この接続でも、第１実施形態に係る画素電圧保持部３３１と同等の効果を有する。

（第１実施形態の変形例４）
図１８は、第１実施形態の変形例４に係る画素電圧保持部３３１０ｄの構成例を示す図である。第１実施形態の変形例４に係る画素電圧保持部３３１０ｄでは、バッフア３３１ｂの代わりにオペアンプ３５２ａを用いる。画素電圧保持部３３１０ｄは、更に第１１スイッチング素子Φ１１、第１２スイッチング素子Φ１２、第２１スイッチング素子Φ２１、第２２スイッチング素子Φ２２、及び静電容量３５４ａを有する。１１スイッチング素子Φ１１、第１２スイッチング素子Φ１２、第２１スイッチング素子Φ２１、第２２スイッチング素子Φ２２は、例えばＮＭＯＳトランジスタである。

第２１スイッチング素子Φ２１の一端が、対数変換部２２２に接続され、他端がオペアンプ３５２ａの出力端子に接続される。また、第１２スイッチング素子Φ１２の一端が、オペアンプ３５２ａの出力端子に接続され、他端がオペアンプ３５２aの反転入力端子に接続される。また、第２２スイッチング素子Φ２２の一端が、オペアンプ３５２aの出力端子に接続され、他端が静電容量３５４ａの一端、及び第１１スイッチング素子Φ１１の一端に接続される。第１１スイッチング素子Φ１１の他端は、バッファ３３２に接続される。また、静電容量３５４ａの他端は、オペアンプ３５２aの反転入力端子に接続され、オペアンプ３５２ａの非反転入力端子は、グランドに接続される。対数変換部２２２とバッフア３３２とは配線で接続される。

ホールド動作では、第１１スイッチング素子Φ１１、及び第１２スイッチング素子Φ１２が接続状態となり、第２１スイッチング素子Φ２１、及び第２２スイッチング素子Φ２２が非接続状態となる。サンプリング動作では、第１１スイッチング素子Φ１１、及び第１２スイッチング素子Φ１２が非接続状態となり、第２１スイッチング素子Φ２１、及び第２２スイッチング素子Φ２２が接続状態となる。これにより、静電容量３５４ａの蓄積電荷に応じた電位が、オペアンプ３５２aの出力端子から、対数変換部２２２のＮ型トランジスタ３３１１（図５参照）の制御線に印可される。これにより、対数変換部２２２の電圧信号ＶＰＲの変動がオペアンプ３５２aの出力端子の出力電位に抑制され、寄生静電容量Ｃｓ（図７参照）の垂直信号線ＶＬＳ（図４参照）への電圧変動が抑制される。なお、行制御部２１１は、対数変換部２２２のバイアス電圧Ｖｂａｉｓ（図５参照）の印可を、ホールド動作時に抑制することも可能である。この接続でも、第１実施形態に係る画素電圧保持部３３１と同等の効果を有する。

（第１実施形態の変形例５）
図１９は、第１実施形態の変形例５に係る画素電圧保持部３３１０ｅの構成例を示す図である。第１実施形態の変形例５に係る画素電圧保持部３３１０ｅでは、第１１スイッチング素子Φ１１の一端が、対数変換部２２２に接続され、他端がバッフア３３２に接続される点で、第１実施形態の変形例４に係る画素電圧保持部３３１０ｄと相違する。

ホールド動作では、第１１スイッチング素子Φ１１、及び第１２スイッチング素子Φ１２が接続状態となり、第２１スイッチング素子Φ２１、及び第２２スイッチング素子Φ２２が非接続状態となる。サンプリング動作では、第１１スイッチング素子Φ１１、及び第１２スイッチング素子Φ１２が非接続状態となり、第２１スイッチング素子Φ２１、及び第２２スイッチング素子Φ２２が接続状態となる。これにより、静電容量３５４ａの蓄積電荷に応じた電位が、オペアンプ３５２aの出力端子から、対数変換部２２２のＮ型トランジスタ３３１１（図５参照）の制御線に印可される。これにより、対数変換部２２２の電圧信号ＶＰＲの変動がオペアンプ３５２aの出力端子の出力電位に抑制され、寄生静電容量Ｃｓ（図７参照）の垂直信号線ＶＬＳ（図４参照）への電圧変動が抑制される。

（第２実施形態）
図２０は、本技術を適用した固体撮像装置の第２実施の形態の構成例を示す図である。第２実施の形態に係る光検出素子２００は、イベント検出のための受光を行うＥＶＳ画素と、注目領域の画像を生成するための受光を行う階調画素とが同一のチップに形成される。

図２０の光検出素子２００は、複数のダイ（基板）としてのセンサダイ（基板）４１１とロジックダイ４１２とが積層された１つのチップで構成される。センサダイ４１１には、センサ部４２１（としての回路）が構成され、ロジックダイ４１２には、ロジック部４２２が構成されている。

センサ部４２１は、上述した画素アレイ部１０（図３）と同様に、イベントデータを生成する。すなわち、センサ部４２１は、入射光の光電変換を行って電気信号を生成するＥＶＳ画素30aを有し、画素の電気信号の変化であるイベントの発生を表すイベントデータを生成する。

また、センサ部４２１は、上述した画素アレイ部１０（図３）と同様に、画素信号を生成する。すなわち、センサ部４２１は、入射光の光電変換を行って電気信号を生成する階調画素30bを有し、垂直同期信号に同期して撮像を行い、フレーム形式の画像データであるフレームデータを出力する。

センサ部４２１は、イベントデータまたは画素信号を独立して出力することができる他、生成したイベントデータに基づいてロジック部４２２から入力されるＲＯＩ情報に基づいて注目領域の画素信号を出力することができる。

ロジック部４２２は、必要に応じて、センサ部４２１の制御を行う。また、ロジック部４２２は、センサ部４２１からのイベントデータに応じて、フレームデータを生成するデータ処理や、センサ部４２１からのフレームデータ、又は、センサ部４２１からのイベントデータに応じて生成されたフレームデータを対象とする画像処理等の各種のデータ処理を行い、イベントデータや、フレームデータ、各種のデータ処理を行うことにより得られるデータ処理結果を出力する。

図２１は、ロジック部４２２が有する構成例を示す図である。図２１に示すように、ロジック部４２２は、例えばメモリ３４、画像処理部３５、クロック信号生成部３７、検出部341、信頼度判定部３４２、および、撮像同期信号生成部３４３などを有する。検出部３４１は、第２実施の形態の検出部１３３と同様に、メモリ３４に記憶されているフレームデータを用いた画像認識により、検出対象としての物体を特定し、物体の輪郭情報を抽出する。そして、画像処理部３５は、特定した物体を含む領域を注目領域として、注目領域を特定する情報を、ROI情報として、駆動部４３２に出力する。信頼度判定部３４２は、検出部３４１から供給される検出率により物体検出の信頼度を判定し、メモリ３４がイベントデータを蓄積するフレーム単位（フレームボリューム）を制御する。

撮像同期信号生成部３４３は、信頼度判定部３４２からの撮像周期制御信号に応じて、撮像同期信号を生成し、CISチップ３１２の入力部２１４に出力する。撮像同期信号生成部３４３には、クロック信号生成部３７から、クロック信号（マスタクロック）が供給される。フレーム間隔設定部１３１は、例えば、ユーザの操作等に応じて、フレーム間隔を設定し、メモリ３４に供給する。フレーム間隔とは、イベントデータに応じて生成されるフレームデータのフレームの間隔を表し、フレーム間隔は、時間、又は、イベントデータの数により指定して設定することができる。ここで、フレーム間隔設定部１３１で設定されたフレーム間隔を、設定フレーム間隔ともいう。

フレーム幅設定部１３２は、例えば、ユーザの操作等に応じて、フレーム幅を設定し、メモリ３４に供給する。フレーム幅とは、１フレームのフレームデータの生成に用いるイベントデータの時間幅を表し、フレーム幅は、フレーム間隔と同様に、時間、又は、イベントデータの数により指定して設定することができる。

なお、センサ部４２１については、その一部を、ロジックダイ４１２に構成することができる。また、ロジック部４２２については、その一部を、センサダイ４１１に構成することができる。

図２２は、３層の構造例を示す図である。また例えば、メモリ３４や、画像処理部３２１に含まれるメモリとして、大静電容量のメモリを備える場合などでは、図２２に示されるように、光検出素子２００は、センサダイ４１１とロジックダイ４１２とに加えて、もう１つのロジックダイ４１３を積層した３層で構成することができる。勿論、４層以上のダイ（基板）の積層で構成してもよい。

＜センサ部４２１の構成例＞
図２３は、図２０のセンサ部４２１の構成例を示すブロック図である。センサ部４２１は、画素アレイ部４３１、駆動部４３２、アービタ４３３、ＡＤ変換部４３４、信号処理部４３５、及び、出力部４３６を備える。オペアンプ３５２aの反転入力端子に接続される。

画素アレイ部４３１は、複数の画素（図３参照）が２次元格子状に配列されて構成される。また、ＥＶＳ画素３０ｂ（図３参照）に対応するイベント検出部２０ａ（図７参照）も画素アレイ部４３１内に構成される。

画素アレイ部４３１は、ＥＶＳ画素３０ｂの光電変換によって生成される電気信号としての光電流（に対応する電圧）に所定の閾値を超える変化（閾値以上の変化を必要に応じて含む）が発生した場合に、その光電流の変化をイベントとして検出する。

画素アレイ部４３１は、イベントを検出した場合、イベントの発生を表すイベントデータの出力を要求するリクエストを、アービタ４３３に出力する。そして、画素アレイ部４３１は、アービタ４３３からイベントデータの出力の許可を表す応答を受け取った場合、イベントデータを、駆動部４３２及び出力部４３６に出力する。さらに、画素アレイ部４３１は、イベントが検出されたＥＶＳ画素３０ｂの電気信号を、画素信号として、ＡＤ変換部４３４に出力する。

駆動部４３２は、画素アレイ部４３１に制御信号を供給することにより、画素アレイ部４３１を駆動する。例えば、駆動部４３２は、画素アレイ部４３１からイベントデータが出力されたＥＶＳ画素３０ｂを駆動し、そのＥＶＳ画素３０ｂの画素信号を、ＡＤ変換部４３４に供給（出力）させる。

アービタ４３３は、画素アレイ部４３１からのイベントデータの出力を要求するリクエストを調停し、イベントデータの出力の許可又は不許可を表す応答を、画素アレイ部４３１に返す。また、アービタ４３３は、イベントデータ出力の許可を表す応答を出力した後に、イベント検出をリセットするリセット信号を、画素アレイ部４３１に出力する。

ＡＤ変換部４３４は、各列のＡＤＣにおいて、その列の画素ブロック４４１の画素４５１の画素信号をＡＤ変換し、信号処理部４３５に供給する。なお、ＡＤ変換部４３４では、画素信号のＡＤ変換とともに、ＣＤＳを行うことができる。

信号処理部４３５は、ＡＤ変換部４３４から順次供給される画素信号に対して、例えば、黒レベル調整処理、ゲイン調整処理などの所定の信号処理を行って、出力部４３６に供給する。

出力部４３６は、第３実施の形態の出力部３６および出力部２１７と同様の処理を行う。すなわち、出力部４３６は、画素信号やイベントデータに必要な処理を施し、ロジック部４２２（図２０）に供給する。

画素アレイ部４３１は、イベント検出部２０ａ（図８参照）、及び、画素信号生成部２５２（不図示）を更に備える。ＥＶＳ画素３０ａ（図３参照）は、被写体からの入射光を受光し、光電変換して電気信号としての光電流を生成する。ＥＶＳ画素３０ａは、駆動部４３２の制御に従って、光電流を、イベント検出部２０ａに供給する。

イベント検出部２０ａは、駆動部４３２の制御に従って、ＥＶＳ画素３０ａのそれぞれからの光電流の所定の閾値を超える変化を、イベントとして検出する。イベント検出部２０ａ（図８参照）は、イベントを検出した場合、イベントの発生を表すイベントデータの出力を要求するリクエストを、アービタ４３３（図２２）に供給する。そして、イベント検出部２０ａは、リクエストに対して、イベントデータの出力を許可する旨の応答を、アービタ４３３から受け取ると、イベントデータを、駆動部４３２及び出力部４３６に出力する。

画素信号生成部２５２は、イベント検出部２０ａにおいてイベントが検出された場合に、駆動部４３２の制御に従って、階調画素３０ｂ（図３参照）の光電流に対応する画素信号として生成し、垂直信号線ＶＳＬを介して、ＡＤ変換部４３４（図２２）に供給する。

以上のように、センサ部４２１（図２０）では、１以上のＥＶＳ画素３０ａと、イベント検出部２０ａとによって、イベントが検出され、イベントデータが生成される。生成されたイベントデータは、ロジック部４２２に供給され、注目領域が決定される。そして、注目領域のＲＯＩ情報が、ロジック部４２２からセンサ部４２１に供給され、注目領域に対応する階調画素３０ｂにより画像信号が生成され、順に、垂直信号線ＶＳＬに出力される。垂直信号線ＶＳＬに出力された画素信号は、ＡＤ変換部４３４に供給され、ＡＤ変換される。この際に、ＥＶＳ画素３０ａに対応する画素電圧保持部３３１（図８参照）が階調画素３０ｂのＡＤ変換期間には、ＥＶＳ画素３０ａの対応する画素電圧保持部３３１が対数変換部２２２の電圧信号ＶＰＲの変動を抑制することとした。これにより、対数変換部２２２の出力信号線と、垂直信号線ＶＬＳとの間の寄生静電容量Ｃｓによる垂直信号線ＶＬＳへの、階調画素３０ｂのＡＤ変換期間における電圧変動が抑制可能となる。

＜＜４．応用例＞＞
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。

図２４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図２４に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（ＣｏｎｔｒｏｌｌｅｒＡｒｅａＮｅｔｗｏｒｋ）、ＬＩＮ（ＬｏｃａｌＩｎｔｅｒｃｏｎｎｅｃｔＮｅｔｗｏｒｋ）、ＬＡＮ（ＬｏｃａｌＡｒｅａＮｅｔｗｏｒｋ）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。

各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図２４では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。

駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（ＡｎｔｉｌｏｃｋＢｒａｋｅＳｙｓｔｅｍ）又はＥＳＣ（ＥｌｅｃｔｒｏｎｉｃＳｔａｂｉｌｉｔｙＣｏｎｔｒｏｌ）等の制御装置としての機能を有してもよい。

駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。

ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存静電容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。

車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（ＴｉｍｅＯｆＦｌｉｇｈｔ）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。

環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（ＬｉｇｈｔＤｅｔｅｃｔｉｏｎａｎｄＲａｎｇｉｎｇ、ＬａｓｅｒＩｍａｇｉｎｇＤｅｔｅｃｔｉｏｎａｎｄＲａｎｇｉｎｇ）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。

ここで、図２５は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０、７９１２、７９１４、７９１６、７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２、７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図２５には、それぞれの撮像部７９１０、７９１２、７９１４、７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ、ｃは、それぞれサイドミラーに設けられた撮像部７９１２、７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０、７９１２、７９１４、７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。

車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０、７９２２、７９２４、７９２６、７９２８、７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０、７９２６、７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。

図２４に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。

また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。

車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。

統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔ）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。

記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（ＨａｒｄＤｉｓｃＤｒｉｖｅ）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。

汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（ＧｌｏｂａｌＳｙｓｔｅｍｏｆＭｏｂｉｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、ＷｉＭＡＸ（登録商標）、ＬＴＥ（登録商標）（ＬｏｎｇＴｅｒｍＥｖｏｌｕｔｉｏｎ）若しくはＬＴＥ－Ａ（ＬＴＥ－Ａｄｖａｎｃｅｄ）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（ＰｅｅｒＴｏＰｅｅｒ）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（ＭａｃｈｉｎｅＴｙｐｅＣｏｍｍｕｎｉｃａｔｉｏｎ）端末）と接続してもよい。

専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（ＷｉｒｅｌｅｓｓＡｃｃｅｓｓｉｎＶｅｈｉｃｌｅＥｎｖｉｒｏｎｍｅｎｔ）、ＤＳＲＣ（ＤｅｄｉｃａｔｅｄＳｈｏｒｔＲａｎｇｅＣｏｍｍｕｎｉｃａｔｉｏｎｓ）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（ＶｅｈｉｃｌｅｔｏＶｅｈｉｃｌｅ）通信、路車間（ＶｅｈｉｃｌｅｔｏＩｎｆｒａｓｔｒｕｃｔｕｒｅ）通信、車両と家との間（ＶｅｈｉｃｌｅｔｏＨｏｍｅ）の通信及び歩車間（ＶｅｈｉｃｌｅｔｏＰｅｄｅｓｔｒｉａｎ）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。

測位部７６４０は、例えば、ＧＮＳＳ（ＧｌｏｂａｌＮａｖｉｇａｔｉｏｎＳａｔｅｌｌｉｔｅＳｙｓｔｅｍ）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（ＧｌｏｂａｌＰｏｓｉｔｉｏｎｉｎｇＳｙｓｔｅｍ）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。

ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。

車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（ＮｅａｒＦｉｅｌｄＣｏｍｍｕｎｉｃａｔｉｏｎ）又はＷＵＳＢ（ＷｉｒｅｌｅｓｓＵＳＢ）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ－ＤｅｆｉｎｉｔｉｏｎＭｕｌｔｉｍｅｄｉａＩｎｔｅｒｆａｃｅ、又はＭＨＬ（ＭｏｂｉｌｅＨｉｇｈ－ｄｅｆｉｎｉｔｉｏｎＬｉｎｋ）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。

車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。

統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（ＡｄｖａｎｃｅｄＤｒｉｖｅｒＡｓｓｉｓｔａｎｃｅＳｙｓｔｅｍ）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。

マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。

音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２４の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（ＡｕｇｍｅｎｔｅｄＲｅａｌｉｔｙ）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。

なお、図２４に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。

なお、図２を用いて説明した本実施形態に係る撮像装置１００の各機能を実現するためのコンピュータプログラムを、いずれかの制御ユニット等に実装することができる。また、このようなコンピュータプログラムが格納された、コンピュータで読み取り可能な記録媒体を提供することもできる。記録媒体は、例えば、磁気ディスク、光ディスク、光磁気ディスク、フラッシュメモリ等である。また、上記のコンピュータプログラムは、記録媒体を用いずに、例えばネットワークを介して配信されてもよい。

以上説明した車両制御システム７０００において、図２を用いて説明した本実施形態に係る撮像装置１００は、図２４に示した応用例の撮像７４１００に適用することができる。

なお、本技術は以下のような構成を取ることができる。

（１）
第１画素と、前記第１画素と異なる第２画素を同一の受光面に沿って配置する画素アレイ部と、
前記第１画素が信号線を介して出力する出力信号をデジタル信号にアナログデジタル変換する変換部と、
前記第２画素の出力信号を保持可能であると共に、前記アナログデジタル変換の期間に応じて前記出力信号の変動を抑制する信号保持部と、
前記第２画素の出力信号が所定の閾値を超えた場合にイベントの発生を示す検出信号を出力する第１回路と、
を備える、光検出素子。

（２）
前記第２画素は、
受光量に応じた信号を出力する光電変換素子と、
前記信号を電圧信号に変換する電圧変換部と、を有し、
前記信号保持部は、前記電圧変換部の電圧信号を保持すると共に、前記電圧信号の変動を抑制する、（１）に記載の光検出素子。

（３）
前記画素アレイ部は、
前記受光面に沿って二次元状に配置される複数の前記第１画素と、
前記受光面に沿って二次元状に配置される複数の前記第２画素と、を、有し、
複数の前記第２画素のそれぞれに対応する複数の前記信号保持部を更に備え、
前記信号線を介した出力信号のアナログデジタル変換が行われる期間に、前記信号線から所定の範囲にある前記第２画素の前記信号保持部は、対応する前記出力信号の変動を抑制する、（２）に記載の光検出素子。

（４）
前記電圧変換部の供給電位を制御する制御部を更に備え、
前記制御部は、前記信号線を介した出力信号のアナログデジタル変換が行われる期間に、前記信号線から所定の範囲にある前記第２画素の前記電圧変換部の駆動を抑制可能である、（３）に記載の光検出素子。

（５）
前記信号保持部は、
前記第２画素の出力信号を保持する静電容量と、
前記静電容量と前記第２画素とを接続する信号線を導通状態又は非導通状態とする第１スイッチング素子と、
を有する、（１）に記載の光検出素子。

（６）
前記信号保持部は、
前記静電容量の電荷に応じた電位を前記第１回路に出力可能であるバッファを、
更に有する、（５）に記載の光検出素子。

（７）
前記信号保持部は、
前記第２画素と前記第１回路とを接続する信号線を導通状態又は非導通状態とする第２スイッチング素子を、
更に有する、（６）に記載の光検出素子。

（８）
前記第１スイッチング素子は、前記第２画素と前記第１回路とを接続する信号線に一端が接続され、他端が前記バッファの入力端子に接続され、
前記バッファの出力端子に一端が接続され、前記第２画素に他端が接続される第２スイッチング素子を、
更に有する、（６）に記載の光検出素子。

（９）
前記第１スイッチング素子は、前記第２画素に一端が接続され、前記第１回路に他端が接続され、
前記バッファの入力端子は、前記第１回路に接続され、
前記バッファの出力端子に一端が接続され、前記第２画素に他端が接続される第２スイッチング素子を、
更に有する、（６）に記載の光検出素子。

（１０）
前記信号保持部は、
オペアンプと、第１２スイッチング素子と、第２１スイッチング素子と、第２２スイッチング素子と、を更に有し、
前記第１スイッチング素子は、前記第２画素と前記第１回路とを接続する信号線に一端が接続され、他端が前記静電容量の一端に接続され、
前記静電容量の他端は、前記オペアンプの反転入力端子に接続され、
前記オペアンプの非反転入力端子は、所定の低電位に接続され、
前記第２１スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記第２画素に接続され、
前記第１２スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記静電容量の前記他端に接続され、
前記第２２スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記静電容量の前記一端に接続される、（５）に記載の光検出素子。

（１１）
前記信号保持部は、
オペアンプと、第１２スイッチング素子と、第２１スイッチング素子と、第２２スイッチング素子と、を更に有し、
前記第１スイッチング素子は、前記第２画素に一端が接続され、他端が前記第１回路に接続され、
前記静電容量の一端は、前記第１回路に接続され、前記静電容量の他端は、前記オペアンプの反転入力端子に接続され、
前記オペアンプの非反転入力端子は、所定の低電位に接続され、
前記第２１スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記第２画素に接続され、
前記第１２スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記静電容量の前記他端に接続され、
前記第２２スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記静電容量の前記一端に接続される、（５）に記載の光検出素子。

（１２）
前記アナログデジタル変換の期間に応じて、前記第１スイッチング素子を非導通状態にし、前記第２スイッチング素子を導通状態にする、（７）に記載の光検出素子。

（１３）
前記静電容量に電荷を蓄積させるサンプリング期間には、前記第１スイッチング素子を導通状態にし、前記第２スイッチング素子を非導通状態にする、（７）に記載の光検出素子。

（１４）
前記アナログデジタル変換の期間に応じて、前記第１スイッチング素子を非導通状態にし、前記第２スイッチング素子を導通状態にする、（８）に記載の光検出素子。

（１５）
前記アナログデジタル変換の期間に応じて、前記第１スイッチング素子を非導通状態にし、前記第２スイッチング素子を導通状態にする、（９）に記載の光検出素子。

（１６）
前記アナログデジタル変換の期間に応じて、前記第１スイッチング素子、及び前記第１２スイッチング素子を非導通状態にし、前記第２１スイッチング素子及び前記第２２スイッチング素子を導通状態にする、（１０）に記載の光検出素子。

（１７）
前記静電容量に電荷を蓄積させるサンプリング期間には、前記第１スイッチング素子、及び前記第１２スイッチング素子を導通状態にし、前記第２１スイッチング素子及び前記第２２スイッチング素子を非導通状態にする、（１０）に記載の光検出素子。

（１８）
前記アナログデジタル変換の期間に応じて、前記第１スイッチング素子、及び前記第１２スイッチング素子を非導通状態にし、前記第２１スイッチング素子及び前記第２２スイッチング素子を導通状態にする、（１１）に記載の光検出素子。

（１９）
前記画素アレイ部は、第１素子に構成され、
前記変換部と、前記信号保持部と、前記第１回路と、は、前記第１素子と異なる第２素子に構成される、（１）に記載の光検出素子。

（２０）
（１）に記載の光検出素子と、
前記受光面に集光する光学系と、
を備える、電子機器。

本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

１０：画素アレイ部、３０ａ：ＥＶＳ画素、３０ｂ：階調画素、１１０：撮像レンズ、２００：光検出素子、２０１:第１層素子２０１、２０２:第２層素子、２１２：ＡＤ変換器、２２１：光電変換素子、２２２：対数変換部、３３１、３３１０a～３３１０e：画素電圧保持部、３３１ａ、354a：静電容量３３１a、３５２：バッフア、352a:オペアンプ、ＶＳＬ：垂直信号線、Φ１：第１スイッチング素子、Φ２：第１スイッチング素子、Φ１１：第１１スイッチング素子、Φ１２：第１２スイッチング素子、Φ２１：第２１スイッチング素子、Φ２２：第２２スイッチング素子。

Claims

第１画素と、前記第１画素と異なる第２画素を同一の受光面に沿って配置する画素アレイ部と、
前記第１画素が信号線を介して出力する出力信号をデジタル信号にアナログデジタル変換する変換部と、
前記第２画素の出力信号を保持可能であると共に、前記アナログデジタル変換の期間に応じて前記出力信号の変動を抑制する信号保持部と、
前記第２画素の出力信号が所定の閾値を超えた場合にイベントの発生を示す検出信号を出力する第１回路と、
を備える、光検出素子。
前記第２画素は、
受光量に応じた信号を出力する光電変換素子と、
前記信号を電圧信号に変換する電圧変換部と、を有し、
前記信号保持部は、前記電圧変換部の電圧信号を保持すると共に、前記電圧信号の変動を抑制する、請求項１に記載の光検出素子。
前記画素アレイ部は、
前記受光面に沿って二次元状に配置される複数の前記第１画素と、
前記受光面に沿って二次元状に配置される複数の前記第２画素と、を、有し、
複数の前記第２画素のそれぞれに対応する複数の前記信号保持部を更に備え、
前記信号線を介した出力信号のアナログデジタル変換が行われる期間に、前記信号線から所定の範囲にある前記第２画素の前記信号保持部は、対応する前記出力信号の変動を抑制する、請求項２に記載の光検出素子。
前記電圧変換部への供給電位を制御する制御部を更に備え、
前記制御部は、前記信号線を介した出力信号のアナログデジタル変換が行われる期間に、前記信号線から所定の範囲にある前記第２画素の前記電圧変換部の駆動を抑制可能である、請求項３に記載の光検出素子。
前記信号保持部は、
前記第２画素の出力信号を保持する静電容量と、
前記静電容量と前記第２画素とを接続する信号線を導通状態又は非導通状態とする第１スイッチング素子と、
を有する、請求項１に記載の光検出素子。
前記信号保持部は、
前記静電容量の電荷に応じた電位を前記第１回路に出力可能であるバッファを、
更に有する、請求項５に記載の光検出素子。
前記信号保持部は、
前記第２画素と前記第１回路とを接続する信号線を導通状態又は非導通状態とする第２スイッチング素子を、
更に有する、請求項６に記載の光検出素子。
前記第１スイッチング素子は、前記第２画素と前記第１回路とを接続する信号線に一端が接続され、他端が前記バッファの入力端子に接続され、
前記バッファの出力端子に一端が接続され、前記第２画素に他端が接続される第２スイッチング素子を、
更に有する、請求項６に記載の光検出素子。
前記第１スイッチング素子は、前記第２画素に一端が接続され、前記第１回路に他端が接続され、
前記バッファの入力端子は、前記第１回路に接続され、
前記バッファの出力端子に一端が接続され、前記第２画素に他端が接続される第２スイッチング素子を、
更に有する、請求項６に記載の光検出素子。
前記信号保持部は、
オペアンプと、第１２スイッチング素子と、第２１スイッチング素子と、第２２スイッチング素子と、を更に有し、
前記第１スイッチング素子は、前記第２画素と前記第１回路とを接続する信号線に一端が接続され、他端が前記静電容量の一端に接続され、
前記静電容量の他端は、前記オペアンプの反転入力端子に接続され、
前記オペアンプの非反転入力端子は、所定の低電位に接続され、
前記第２１スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記第２画素に接続され、
前記第１２スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記静電容量の前記他端に接続され、
前記第２２スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記静電容量の前記一端に接続される、請求項５に記載の光検出素子。
前記信号保持部は、
オペアンプと、第１２スイッチング素子と、第２１スイッチング素子と、第２２スイッチング素子と、を更に有し、
前記第１スイッチング素子は、前記第２画素に一端が接続され、他端が前記第１回路に接続され、
前記静電容量の一端は、前記第１回路に接続され、前記静電容量の他端は、前記オペアンプの反転入力端子に接続され、
前記オペアンプの非反転入力端子は、所定の低電位に接続され、
前記第２１スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記第２画素に接続され、
前記第１２スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記静電容量の前記他端に接続され、
前記第２２スイッチング素子は、前記オペアンプの出力端子に一端が接続され、他端が前記静電容量の前記一端に接続される、請求項５に記載の光検出素子。
前記アナログデジタル変換の期間に応じて、前記第１スイッチング素子を非導通状態にし、前記第２スイッチング素子を導通状態にする、請求項７に記載の光検出素子。
前記静電容量に電荷を蓄積させるサンプリング期間には、前記第１スイッチング素子を導通状態にし、前記第２スイッチング素子を非導通状態にする、請求項７に記載の光検出素子。
前記アナログデジタル変換の期間に応じて、前記第１スイッチング素子を非導通状態にし、前記第２スイッチング素子を導通状態にする、請求項８に記載の光検出素子。
前記アナログデジタル変換の期間に応じて、前記第１スイッチング素子を非導通状態にし、前記第２スイッチング素子を導通状態にする、請求項９に記載の光検出素子。
前記アナログデジタル変換の期間に応じて、前記第１スイッチング素子、及び前記第１２スイッチング素子を非導通状態にし、前記第２１スイッチング素子及び前記第２２スイッチング素子を導通状態にする、請求項１０に記載の光検出素子。
前記静電容量に電荷を蓄積させるサンプリング期間には、前記第１スイッチング素子、及び前記第１２スイッチング素子を導通状態にし、前記第２１スイッチング素子及び前記第２２スイッチング素子を非導通状態にする、請求項１０に記載の光検出素子。
前記アナログデジタル変換の期間に応じて、前記第１スイッチング素子、及び前記第１２スイッチング素子を非導通状態にし、前記第２１スイッチング素子及び前記第２２スイッチング素子を導通状態にする、請求項１１に記載の光検出素子。
前記画素アレイ部は、第１素子に構成され、
前記変換部と、前記信号保持部と、前記第１回路と、は、前記第１素子と異なる第２素子に構成される、請求項１に記載の光検出素子。
請求項１に記載の光検出素子と、
前記受光面に集光する光学系と、
を備える、電子機器。