JP2024062598A - Frequency Synchronization Circuit and Oscillator Circuit - Google Patents

Abstract

【課題】発振回路における消費電力及び位相雑音を抑制すること。
【解決手段】実施形態に係る周波数同期回路は、第１のスイッチトキャパシタ回路と、電流源と、周波数帰還回路とを備える。第１のスイッチトキャパシタ回路は、入力された基準周波数の基準周期信号に応じた第１のインピーダンスを発生する。電流源は、第１のインピーダンスに応じた基準電流を発生する。周波数帰還回路は、電圧制御発振回路と、第２のスイッチトキャパシタ回路と、電圧差検出回路とを含み、基準周波数に周波数同期された出力信号を発生する。電圧制御発振回路は、制御電圧に応じた周波数の出力信号を出力する。第２のスイッチトキャパシタ回路は、第１のスイッチトキャパシタ回路にカスコード接続され、出力信号に応じた第２のインピーダンスを発生する。電圧差検出回路は、基準電流及び第２のインピーダンスに応じて制御電圧を発生する。
【選択図】図１

The present invention aims to suppress power consumption and phase noise in an oscillator circuit.
[Solution] A frequency synchronization circuit according to an embodiment includes a first switched capacitor circuit, a current source, and a frequency feedback circuit. The first switched capacitor circuit generates a first impedance according to an input reference periodic signal of a reference frequency. The current source generates a reference current according to the first impedance. The frequency feedback circuit includes a voltage controlled oscillator circuit, a second switched capacitor circuit, and a voltage difference detection circuit, and generates an output signal whose frequency is synchronized with the reference frequency. The voltage controlled oscillator circuit outputs an output signal whose frequency corresponds to a control voltage. The second switched capacitor circuit is cascode-connected to the first switched capacitor circuit, and generates a second impedance according to the output signal. The voltage difference detection circuit generates a control voltage according to the reference current and the second impedance.
[Selected Figure] Figure 1

Description

本明細書の実施形態は、周波数同期回路及び発振回路に関する。 The embodiments of this specification relate to frequency synchronization circuits and oscillator circuits.

従来、水晶振動子を発振させることにより所望の出力周波数を得る発振回路として、恒温槽型水晶発振回路（Ｏｖｅｎ Ｃｏｎｔｒｏｌｌｅｄ ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ：ＯＣＸＯ）や電圧制御水晶発振回路（Ｖｏｌｔａｇｅ－Ｃｏｎｔｒｏｌｌｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ：ＶＣＸＯ）が知られている。 Conventionally, oven-controlled crystal oscillators (OCXOs) and voltage-controlled crystal oscillators (VCXOs) are known as oscillator circuits that obtain a desired output frequency by oscillating a crystal resonator.

特開２００２－０２６６６０号公報JP 2002-026660 A

一般に、水晶振動子からの出力周波数には温度依存性がある。しかしながら、ＯＣＸＯにおいては、恒温槽を用いて水晶振動子の温度を保つことにより出力周波数の変化を抑制するため、消費電力が大きいという問題があった。また、ＶＣＸＯにおいては、恒温槽を用いることなく制御電圧の入力に応じた周波数を出力可能であるためＯＣＸＯより消費電力が小さい一方、位相雑音が大きいという問題があった。 In general, the output frequency from a quartz crystal oscillator is temperature dependent. However, in an OCXO, a thermostatic oven is used to maintain the temperature of the quartz crystal oscillator, thereby suppressing changes in the output frequency, which causes the problem of high power consumption. In addition, a VCXO can output a frequency according to the input of a control voltage without using a thermostatic oven, so it consumes less power than an OCXO, but has the problem of high phase noise.

本発明の目的は、上記に鑑みてなされたものであって、発振回路における消費電力及び位相雑音を抑制することである。 The object of the present invention is to suppress power consumption and phase noise in an oscillator circuit.

上述した課題を解決し、目的を達成するために、実施形態に係る周波数同期回路は、第１のスイッチトキャパシタ回路と、電流源と、周波数帰還回路とを備える。前記第１のスイッチトキャパシタ回路は、入力された基準周波数の基準周期信号に応じて容量素子を充放電することにより第１のインピーダンスを発生するように構成されている。前記電流源は、前記第１のスイッチトキャパシタ回路に電気的に接続され、入力された第１の参照電圧を用いて前記第１のインピーダンスに応じた基準電流を発生するように構成されている。前記周波数帰還回路は、電圧制御発振回路と、第２のスイッチトキャパシタ回路と、電圧差検出回路とを含み、前記基準周波数に周波数同期された前記出力周波数の前記出力信号を発生するように構成されている。前記電圧制御発振回路は、制御電圧に応じた出力周波数を有する出力信号を出力可能に構成されている。前記第２のスイッチトキャパシタ回路は、前記第１のスイッチトキャパシタ回路にカスコード接続され、前記電流源に電気的に接続され、前記出力信号に応じて容量素子を充放電することにより第２のインピーダンスを発生するとともに、前記基準電流を用いて前記第２のインピーダンスに応じた電圧を発生するように構成されている。前記電圧差検出回路は、前記第２のスイッチトキャパシタ回路及び前記電圧制御発振回路に電気的に接続され、前記第２のインピーダンスに応じた電圧と入力された第２の参照電圧との差分に応じて前記制御電圧を発生するように構成されている。 In order to solve the above-mentioned problems and achieve the object, the frequency synchronization circuit according to the embodiment includes a first switched capacitor circuit, a current source, and a frequency feedback circuit. The first switched capacitor circuit is configured to generate a first impedance by charging and discharging a capacitive element in response to a reference periodic signal of an input reference frequency. The current source is electrically connected to the first switched capacitor circuit and configured to generate a reference current corresponding to the first impedance using an input first reference voltage. The frequency feedback circuit includes a voltage controlled oscillator circuit, a second switched capacitor circuit, and a voltage difference detection circuit, and is configured to generate the output signal having the output frequency that is frequency-synchronized with the reference frequency. The voltage controlled oscillator circuit is configured to be able to output an output signal having an output frequency corresponding to a control voltage. The second switched capacitor circuit is cascode-connected to the first switched capacitor circuit and electrically connected to the current source, and is configured to generate a second impedance by charging and discharging a capacitive element in response to the output signal, and to generate a voltage corresponding to the second impedance using the reference current. The voltage difference detection circuit is electrically connected to the second switched capacitor circuit and the voltage controlled oscillator circuit, and is configured to generate the control voltage according to the difference between the voltage according to the second impedance and the input second reference voltage.

本発明によれば、発振回路における消費電力及び位相雑音を抑制することができる。 The present invention makes it possible to suppress power consumption and phase noise in an oscillator circuit.

図１は、実施形態に係る発振回路の構成の一例を示す図である。FIG. 1 is a diagram illustrating an example of a configuration of an oscillator circuit according to an embodiment. 図２は、図１の制御回路により実行される、水晶振動子の温度特性に応じた電圧制御について説明するための図である。FIG. 2 is a diagram for explaining voltage control according to the temperature characteristics of the crystal resonator, which is executed by the control circuit of FIG. 図３は、図１の周波数同期回路の位相雑音特性の一例を示す図である。FIG. 3 is a diagram showing an example of the phase noise characteristic of the frequency synchronizing circuit of FIG.

以下、図面を参照しながら、周波数同期回路及び当該周波数同期回路を搭載する発振回路の実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作を行うものとして、重複する説明は適宜省略する。なお、以下の実施形態において、「接続」とは、「電気的な接続」を意味するものとする。 Hereinafter, with reference to the drawings, an embodiment of a frequency synchronization circuit and an oscillator circuit equipped with the frequency synchronization circuit will be described in detail. In the following embodiments, parts with the same reference numerals perform similar operations, and duplicated descriptions will be omitted as appropriate. In the following embodiments, "connection" means "electrical connection."

図１は、実施形態に係る発振回路１の構成の一例を示す図である。実施形態に係る発振回路１は、図１に示すように、基準発振回路３及び周波数同期回路５を有する。 FIG. 1 is a diagram showing an example of the configuration of an oscillator circuit 1 according to an embodiment. As shown in FIG. 1, the oscillator circuit 1 according to an embodiment has a reference oscillator circuit 3 and a frequency synchronization circuit 5.

基準発振回路３は、水晶発振回路３１及び温度センサ内蔵型水晶振動子を有する。温度センサ内蔵型水晶振動子は、水晶振動子３２、温度センサ３３及び基板３４を有する。温度センサ内蔵型水晶振動子において、水晶振動子３２及び温度センサ３３は、同一の基板３４上に実装されている。換言すれば、温度センサは、水晶振動子３２と同一基板３４上に形成されている。つまり、温度センサ３３は、基板３４を介して水晶振動子３２又はその周囲の温度を計測可能に構成されている。温度センサ３３としては、熱電対やサーミスタなど、任意の温度センサが適宜利用可能である。 The reference oscillation circuit 3 has a crystal oscillation circuit 31 and a crystal oscillator with a built-in temperature sensor. The crystal oscillator with a built-in temperature sensor has a crystal oscillator 32, a temperature sensor 33, and a substrate 34. In the crystal oscillator with a built-in temperature sensor, the crystal oscillator 32 and the temperature sensor 33 are mounted on the same substrate 34. In other words, the temperature sensor is formed on the same substrate 34 as the crystal oscillator 32. In other words, the temperature sensor 33 is configured to be able to measure the temperature of the crystal oscillator 32 or its surroundings via the substrate 34. Any temperature sensor, such as a thermocouple or a thermistor, can be used as the temperature sensor 33.

基準発振回路３は、固定レベルのバイアス電圧（例えば、電源電圧ＶＤＤ）が供給され、バイアス電圧に応じて発振動作を行い、基準周波数ＦＲＥＦの信号（周期信号）を生成するように構成されている。具体的には、水晶発振回路３１は、水晶振動子３２に接続され、固定レベルのバイアス電圧を用いて水晶振動子３２を発振させ、水晶振動子３２の発振動作により基準周波数ＦＲＥＦの信号を生成するように構成されている。なお、基準発振回路３は、基準周波数ＦＲＥＦの信号を生成できればよく、好ましくは水晶振動子の発振を用いる発振回路であるが、他の発振回路であってもよい。その場合、当該他の発振回路からの出力周波数の温度依存性に応じて参照電圧ＶＲＥＦ１及び参照電圧ＶＲＥＦ２の電圧値が制御されればよい。 The reference oscillation circuit 3 is configured to receive a bias voltage of a fixed level (e.g., the power supply voltage VDD), oscillate according to the bias voltage, and generate a signal of the reference frequency FREF (periodic signal). Specifically, the crystal oscillation circuit 31 is connected to a crystal oscillator 32, oscillates the crystal oscillator 32 using a bias voltage of a fixed level, and generates a signal of the reference frequency FREF by the oscillation of the crystal oscillator 32. The reference oscillation circuit 3 is preferably an oscillation circuit that uses the oscillation of a crystal oscillator as long as it can generate a signal of the reference frequency FREF, but may be another oscillation circuit. In that case, the voltage values of the reference voltage VREF1 and the reference voltage VREF2 may be controlled according to the temperature dependency of the output frequency from the other oscillation circuit.

基準発振回路３において、水晶発振回路３１の出力ノード３１ｂは、制御回路５１のクロックノード５１ｃと、第１の分周回路５２の入力ノード５２ａとのそれぞれに接続される。基準発振回路３は、制御回路５１及び第１の分周回路５２のそれぞれに生成された基準周波数ＦＲＥＦの信号を供給するように構成されている。 In the reference oscillation circuit 3, the output node 31b of the crystal oscillation circuit 31 is connected to the clock node 51c of the control circuit 51 and to the input node 52a of the first frequency divider circuit 52. The reference oscillation circuit 3 is configured to supply a signal of the generated reference frequency FREF to each of the control circuit 51 and the first frequency divider circuit 52.

周波数同期回路５は、制御回路５１、第１の分周回路５２、第１のスイッチトキャパシタ回路５３、電流源５４、第２の分周回路５５、第２のスイッチトキャパシタ回路５６、電圧差検出回路５７及び電圧制御発振回路（ＶＣＯ）５８を有する。 The frequency synchronization circuit 5 has a control circuit 51, a first frequency divider circuit 52, a first switched capacitor circuit 53, a current source 54, a second frequency divider circuit 55, a second switched capacitor circuit 56, a voltage difference detection circuit 57, and a voltage controlled oscillator circuit (VCO) 58.

制御回路５１は、基準発振回路３と、電流源５４と、電圧差検出回路５７とのそれぞれに接続される。制御回路５１は、入力ノード５１ａが温度センサ３３に接続され、一対の出力ノード５１ｂの一方が電流源５４の制御ノード５４ｃに接続され、一対の出力ノード５１ｂの他方が電圧差検出回路５７の制御ノード５７ｃに接続され、クロックノード５１ｃが水晶発振回路３１の出力ノード３１ｂ及び第１の分周回路５２の入力ノード５２ａに接続される。制御回路５１は、温度センサ３３からの信号と、基準周波数ＦＲＥＦの信号と、水晶振動子３２の周波数温度特性とに基づいて、参照電圧ＶＲＥＦ１及び参照電圧ＶＲＥＦ２の電圧値を制御するように構成されている。 The control circuit 51 is connected to each of the reference oscillation circuit 3, the current source 54, and the voltage difference detection circuit 57. The control circuit 51 has an input node 51a connected to the temperature sensor 33, one of a pair of output nodes 51b connected to a control node 54c of the current source 54, the other of the pair of output nodes 51b connected to a control node 57c of the voltage difference detection circuit 57, and a clock node 51c connected to the output node 31b of the crystal oscillation circuit 31 and the input node 52a of the first frequency divider circuit 52. The control circuit 51 is configured to control the voltage values of the reference voltages VREF1 and VREF2 based on a signal from the temperature sensor 33, a signal of the reference frequency FREF, and the frequency-temperature characteristics of the crystal resonator 32.

第１の分周回路５２は、基準発振回路３及び第１のスイッチトキャパシタ回路５３の間に接続される。第１の分周回路５２の一対の出力ノード５２ｂは、一方が第１のスイッチトキャパシタ回路５３のスイッチ５３３の制御端に接続され、他方がスイッチ５３４の制御端に接続される。第１の分周回路５２は、基準発振回路３で生成された基準周波数ＦＲＥＦの信号を２分周し、各スイッチ５３３，５３４が相補的にオン・オフするように、分周された信号を各スイッチ５３３，５３４へ供給するように構成されている。つまり、第１の分周回路５２は、基準発振回路３において発振出力された基準周波数ＦＲＥＦの信号のデューティー比を５０：５０に整形して第１のスイッチトキャパシタ回路５３に供給するように構成されている。 The first frequency divider circuit 52 is connected between the reference oscillation circuit 3 and the first switched capacitor circuit 53. One of the pair of output nodes 52b of the first frequency divider circuit 52 is connected to the control terminal of the switch 533 of the first switched capacitor circuit 53, and the other is connected to the control terminal of the switch 534. The first frequency divider circuit 52 is configured to divide the reference frequency FREF signal generated by the reference oscillation circuit 3 by two and supply the divided signal to each switch 533, 534 so that each switch 533, 534 turns on and off complementarily. In other words, the first frequency divider circuit 52 is configured to shape the duty ratio of the reference frequency FREF signal oscillated and output by the reference oscillation circuit 3 to 50:50 and supply it to the first switched capacitor circuit 53.

以下の説明では、基準周波数ＦＲＥＦの信号を基準周期信号と記載し、分周された基準周波数ＦＲＥＦの信号、すなわち周波数ＦＲＥＦ／２の信号を分周基準信号と記載する場合もある。 In the following description, a signal with a reference frequency FREF is referred to as a reference period signal, and a signal with a divided reference frequency FREF, i.e., a signal with a frequency FREF/2, is referred to as a divided reference signal.

第１のスイッチトキャパシタ回路５３は、第１の分周回路５２と電流源５４との間に接続される。第１のスイッチトキャパシタ回路５３は、スイッチと容量素子とを組み合わせることで抵抗器のように電流又は電圧を制限するように構成された回路である。第１のスイッチトキャパシタ回路５３は、第１の分周回路５２からの分周基準信号に応じて容量素子を充放電させることで、分周基準信号に応じた第１のインピーダンスを発生するように構成されている。つまり、第１のスイッチトキャパシタ回路５３は、入力された分周基準信号の周波数ＦＲＥＦ／２を第１のインピーダンスに変換する周波数－インピーダンス変換回路の一例である。ここで、第１のスイッチトキャパシタ回路５３は、第１の分周回路５２を介して水晶発振回路３１の出力ノード３１ｂに接続される。このことから、第１のスイッチトキャパシタ回路５３は、基準周期信号に応じて容量素子を充放電することにより第１のインピーダンスを発生するように構成されていると表現できる。 The first switched capacitor circuit 53 is connected between the first frequency divider circuit 52 and the current source 54. The first switched capacitor circuit 53 is a circuit configured to limit the current or voltage like a resistor by combining a switch and a capacitance element. The first switched capacitor circuit 53 is configured to generate a first impedance according to the frequency-divided reference signal by charging and discharging a capacitance element according to the frequency-divided reference signal from the first frequency divider circuit 52. In other words, the first switched capacitor circuit 53 is an example of a frequency-impedance conversion circuit that converts the frequency FREF/2 of the input frequency-divided reference signal into a first impedance. Here, the first switched capacitor circuit 53 is connected to the output node 31b of the crystal oscillator circuit 31 via the first frequency divider circuit 52. From this, it can be expressed that the first switched capacitor circuit 53 is configured to generate a first impedance by charging and discharging a capacitance element according to the reference period signal.

具体的には、第１のスイッチトキャパシタ回路５３は、図１に示すように、容量素子５３１，５３２及びスイッチ５３３，５３４を有する。スイッチ５３３，５３４は、電源電位ＶＤＤ及び電流源５４の入力ノード５４ａの間に直列に接続される。スイッチ５３３のスイッチ５３４とは反対側の一端は、電源電位ＶＤＤに接続される。スイッチ５３４のスイッチ５３３とは反対側の一端は、第１のスイッチトキャパシタ回路５３の出力ノード５３ｂを介して、電流源５４の入力ノード５４ａに接続される。容量素子５３１は、一端が電源電位ＶＤＤに接続され、他端がスイッチ５３３，５３４の間のノード５３５に接続される。つまり、容量素子５３１は、スイッチ５３３に並列に電源電位ＶＤＤ及びノード５３５の間に接続される。容量素子５３２は、一端が電源電位ＶＤＤに接続され、他端が出力ノード５３ｂに接続される。つまり、容量素子５３２は、スイッチ５３３，５３４に並列に電源電位ＶＤＤ及び出力ノード５３ｂの間に接続される。 Specifically, the first switched capacitor circuit 53 has capacitance elements 531 and 532 and switches 533 and 534, as shown in FIG. 1. The switches 533 and 534 are connected in series between the power supply potential VDD and the input node 54a of the current source 54. One end of the switch 533 opposite the switch 534 is connected to the power supply potential VDD. One end of the switch 534 opposite the switch 533 is connected to the input node 54a of the current source 54 via the output node 53b of the first switched capacitor circuit 53. The capacitance element 531 has one end connected to the power supply potential VDD and the other end connected to a node 535 between the switches 533 and 534. That is, the capacitance element 531 is connected between the power supply potential VDD and the node 535 in parallel with the switch 533. The capacitance element 532 has one end connected to the power supply potential VDD and the other end connected to the output node 53b. In other words, the capacitive element 532 is connected in parallel with the switches 533 and 534 between the power supply potential VDD and the output node 53b.

電流源５４は、第１のスイッチトキャパシタ回路５３及び電圧差検出回路５７の間に接続される。電流源５４は、入力ノード５４ａが第１のスイッチトキャパシタ回路５３の出力ノード５３ｂに接続され、出力ノード５４ｂが電圧差検出回路５７の入力ノード５７ａ及び第２のスイッチトキャパシタ回路５６の出力ノード５６ｂに接続され、制御ノード５４ｃが制御回路５１の出力ノード５１ｂに接続されている。具体的には、電流源５４は、制御回路５１から入力された参照電圧ＶＲＥＦ１を用いて、第１のインピーダンスに応じた電流、すなわち基準周波数ＦＲＥＦに応じた電流ＩＲＥＦ２を発生するように構成される。電流源５４は、電流ＩＲＥＦ２を電圧差検出回路５７の入力ノード５７ａに供給する。ここで、参照電圧ＶＲＥＦ１は、第１の参照電圧の一例である。また、電流ＩＲＥＦ２は、基準電流の一例である。 The current source 54 is connected between the first switched capacitor circuit 53 and the voltage difference detection circuit 57. The input node 54a of the current source 54 is connected to the output node 53b of the first switched capacitor circuit 53, the output node 54b is connected to the input node 57a of the voltage difference detection circuit 57 and the output node 56b of the second switched capacitor circuit 56, and the control node 54c is connected to the output node 51b of the control circuit 51. Specifically, the current source 54 is configured to generate a current corresponding to the first impedance, that is, a current IREF2 corresponding to the reference frequency FREF, using the reference voltage VREF1 input from the control circuit 51. The current source 54 supplies the current IREF2 to the input node 57a of the voltage difference detection circuit 57. Here, the reference voltage VREF1 is an example of a first reference voltage. Also, the current IREF2 is an example of a reference current.

一例として、電流源５４は、図１に示すように、トランジスタ５４１及び差動増幅回路５４２を有する。トランジスタ５４１は、入力ノード５４ａと出力ノード５４ｂとの間に接続される。トランジスタ５４１は、例えばＮＭＯＳトランジスタであり、ソースが出力ノード５４ｂに接続され、ドレインが入力ノード５４ａに接続され、ゲートが差動増幅回路５４２の出力端子に接続される。差動増幅回路５４２は、非反転入力端子（＋）が入力ノード５４ａに接続され、反転入力端子（－）が制御回路５１の出力ノード５１ｂに接続される。差動増幅回路５４２の反転入力端子（－）には、制御回路５１の出力ノード５１ｂからの参照電圧ＶＲＥＦ１が供給される。 As an example, the current source 54 has a transistor 541 and a differential amplifier circuit 542, as shown in FIG. 1. The transistor 541 is connected between the input node 54a and the output node 54b. The transistor 541 is, for example, an NMOS transistor, and has a source connected to the output node 54b, a drain connected to the input node 54a, and a gate connected to the output terminal of the differential amplifier circuit 542. The differential amplifier circuit 542 has a non-inverting input terminal (+) connected to the input node 54a, and an inverting input terminal (-) connected to the output node 51b of the control circuit 51. The inverting input terminal (-) of the differential amplifier circuit 542 is supplied with a reference voltage VREF1 from the output node 51b of the control circuit 51.

第２の分周回路５５は、第２のスイッチトキャパシタ回路５６及び電圧制御発振回路５８の間に接続される。第２の分周回路５５の一対の出力ノード５５ｂは、一方が第２のスイッチトキャパシタ回路５６のスイッチ５６３の制御端に接続され、他方がスイッチ５６４の制御端に接続される。第２の分周回路５５は、電圧制御発振回路５８で生成された出力周波数ＦＯＵＴの信号を２分周し、各スイッチ５６３，５６４が相補的にオン・オフするように、分周された信号を各スイッチ５６３，５６４へ供給するように構成されている。つまり、第２の分周回路５５は、電圧制御発振回路５８において発振出力された出力周波数ＦＯＵＴの信号のデューティー比を５０：５０に整形して第２のスイッチトキャパシタ回路５６に供給するように構成されている。 The second frequency divider circuit 55 is connected between the second switched capacitor circuit 56 and the voltage controlled oscillator circuit 58. One of the pair of output nodes 55b of the second frequency divider circuit 55 is connected to the control terminal of the switch 563 of the second switched capacitor circuit 56, and the other is connected to the control terminal of the switch 564. The second frequency divider circuit 55 is configured to divide the signal of the output frequency FOUT generated by the voltage controlled oscillator circuit 58 by two and supply the divided signal to each of the switches 563 and 564 so that each of the switches 563 and 564 turns on and off complementarily. In other words, the second frequency divider circuit 55 is configured to shape the duty ratio of the signal of the output frequency FOUT oscillated and output by the voltage controlled oscillator circuit 58 to 50:50 and supply it to the second switched capacitor circuit 56.

以下の説明では、出力周波数ＦＯＵＴの信号を出力信号と記載し、分周された出力周波数ＦＯＵＴの信号、すなわち周波数ＦＯＵＴ／２の信号を分周出力信号と記載する場合もある。 In the following description, the signal with output frequency FOUT will be referred to as the output signal, and the signal with the divided output frequency FOUT, i.e., the signal with frequency FOUT/2, will be referred to as the divided output signal.

第２のスイッチトキャパシタ回路５６は、第２の分周回路５５と電圧差検出回路５７との間に接続される。また、第２のスイッチトキャパシタ回路５６は、第１のスイッチトキャパシタ回路にカスコード接続される。第２のスイッチトキャパシタ回路５６は、スイッチと容量素子とを組み合わせることで抵抗器のように電流又は電圧を制限するように構成された回路である。第２のスイッチトキャパシタ回路５６は、第２の分周回路５５からの分周出力信号に応じて容量素子を充放電させることで、分周出力信号に応じた第２のインピーダンスを発生するように構成されている。つまり、第２のスイッチトキャパシタ回路５６は、入力された分周出力信号の周波数ＦＯＵＴ／２を第２のインピーダンスに変換する周波数－インピーダンス変換回路の一例である。ここで、第２のスイッチトキャパシタ回路５６は、第２の分周回路５５を介して電圧制御発振回路５８の出力ノード５８ｂに接続される。このことから、第２のスイッチトキャパシタ回路５６は、出力信号に応じて容量素子を充放電することにより第２のインピーダンスを発生するように構成されていると表現できる。 The second switched capacitor circuit 56 is connected between the second frequency divider circuit 55 and the voltage difference detection circuit 57. The second switched capacitor circuit 56 is also cascode-connected to the first switched capacitor circuit. The second switched capacitor circuit 56 is a circuit configured to limit a current or voltage like a resistor by combining a switch and a capacitive element. The second switched capacitor circuit 56 is configured to generate a second impedance according to the frequency-divided output signal by charging and discharging the capacitive element according to the frequency-divided output signal from the second frequency divider circuit 55. In other words, the second switched capacitor circuit 56 is an example of a frequency-impedance conversion circuit that converts the frequency FOUT/2 of the input frequency-divided output signal into a second impedance. Here, the second switched capacitor circuit 56 is connected to the output node 58b of the voltage-controlled oscillator circuit 58 via the second frequency divider circuit 55. From this, it can be expressed that the second switched capacitor circuit 56 is configured to generate a second impedance by charging and discharging the capacitive element according to the output signal.

具体的には、第２のスイッチトキャパシタ回路５６は、図１に示すように、容量素子５６１，５６２及びスイッチ５６３，５６４を有する。スイッチ５６３，５６４は、電圧差検出回路５７の出力ノード５７ｂ及び電源電位ＶＳＳの間に直列に接続される。スイッチ５６３のスイッチ５６４とは反対側の一端は、第２のスイッチトキャパシタ回路５６の出力ノード５６ｂを介して、電圧差検出回路５７の出力ノード５７ｂに接続される。スイッチ５６４のスイッチ５６３とは反対側の一端は、電源電位ＶＳＳに接続される。容量素子５６１は、一端がスイッチ５６３，５６４の間のノード５６５に接続され、他端が電源電位ＶＳＳに接続される。つまり、容量素子５６１は、スイッチ５６４に並列にノード５６５及び電源電位ＶＳＳの間に接続される。容量素子５６２は、一端が出力ノード５６ｂに接続され、他端が電源電位ＶＳＳに接続される。つまり、容量素子５６２は、スイッチ５６３，５６４に並列に出力ノード５６ｂ及び電源電位ＶＳＳの間に接続される。 Specifically, the second switched capacitor circuit 56 has capacitance elements 561 and 562 and switches 563 and 564, as shown in FIG. 1. The switches 563 and 564 are connected in series between the output node 57b of the voltage difference detection circuit 57 and the power supply potential VSS. One end of the switch 563 opposite the switch 564 is connected to the output node 57b of the voltage difference detection circuit 57 via the output node 56b of the second switched capacitor circuit 56. One end of the switch 564 opposite the switch 563 is connected to the power supply potential VSS. The capacitance element 561 has one end connected to a node 565 between the switches 563 and 564, and the other end connected to the power supply potential VSS. That is, the capacitance element 561 is connected in parallel to the switch 564 between the node 565 and the power supply potential VSS. The capacitance element 562 has one end connected to the output node 56b, and the other end connected to the power supply potential VSS. In other words, the capacitive element 562 is connected in parallel with the switches 563 and 564 between the output node 56b and the power supply potential VSS.

電圧差検出回路５７は、電流源５４及び第２のスイッチトキャパシタ回路５６の間に接続される。また、電圧差検出回路５７は、第２のスイッチトキャパシタ回路５６及び電圧制御発振回路５８の間に接続される。電圧差検出回路５７は、入力ノード５７ａが出力ノード５７ｂ及び電流源５４の出力ノード５４ｂに接続され、出力ノード５７ｂが第２のスイッチトキャパシタ回路５６の出力ノード５６ｂに接続され、制御ノード５７ｃが制御回路５１の出力ノード５１ｂに接続され、出力ノード５７ｄが電圧制御発振回路５８の入力ノード５８ａに接続される。電圧差検出回路５７は、制御ノード５７ｃで参照電圧ＶＲＥＦ２を受け、出力ノード５７ｂで電流源５４及び第２のスイッチトキャパシタ回路５６により電圧ＶＲＥＦ＿Ｒを生成する。つまり、電圧差検出回路５７は、第２のインピーダンスに応じた電圧ＶＲＥＦ＿Ｒと参照電圧ＶＲＥＦ２との差分に応じて制御電圧ＶＣを発生するように構成されている。具体的には、電圧差検出回路５７は、参照電圧ＶＲＥＦ２及び電圧ＶＲＥＦ＿Ｒの差分が小さくなるように制御するための制御電圧ＶＣを生成し、出力ノード５７ｄから出力する。ここで、参照電圧ＶＲＥＦ２は、第２の参照電圧の一例である。 The voltage difference detection circuit 57 is connected between the current source 54 and the second switched capacitor circuit 56. The voltage difference detection circuit 57 is also connected between the second switched capacitor circuit 56 and the voltage controlled oscillation circuit 58. The input node 57a of the voltage difference detection circuit 57 is connected to the output node 57b and the output node 54b of the current source 54, the output node 57b is connected to the output node 56b of the second switched capacitor circuit 56, the control node 57c is connected to the output node 51b of the control circuit 51, and the output node 57d is connected to the input node 58a of the voltage controlled oscillation circuit 58. The voltage difference detection circuit 57 receives the reference voltage VREF2 at the control node 57c, and generates the voltage VREF_R at the output node 57b by the current source 54 and the second switched capacitor circuit 56. In other words, the voltage difference detection circuit 57 is configured to generate a control voltage VC according to the difference between the voltage VREF_R corresponding to the second impedance and the reference voltage VREF2. Specifically, the voltage difference detection circuit 57 generates a control voltage VC for controlling the difference between the reference voltage VREF2 and the voltage VREF_R to be small, and outputs the control voltage VC from the output node 57d. Here, the reference voltage VREF2 is an example of a second reference voltage.

一例として、電圧差検出回路５７は、図１に示すように、差動増幅回路５７２を有する。差動増幅回路５７２は、非反転入力端子（＋）が制御ノード５７ｃに接続され、反転入力端子（－）が入力ノード５７ａ及び出力ノード５７ｂに接続され、出力端子が出力ノード５７ｄに接続される。差動増幅回路５７２は、参照電圧ＶＲＥＦ２及び電圧ＶＲＥＦ＿Ｒの差分に応じた制御電圧ＶＣを生成する。 As an example, the voltage difference detection circuit 57 has a differential amplifier circuit 572 as shown in FIG. 1. The differential amplifier circuit 572 has a non-inverting input terminal (+) connected to the control node 57c, an inverting input terminal (-) connected to the input node 57a and the output node 57b, and an output terminal connected to the output node 57d. The differential amplifier circuit 572 generates a control voltage VC according to the difference between the reference voltage VREF2 and the voltage VREF_R.

電圧制御発振回路５８は、電圧差検出回路５７及び第２の分周回路５５の間に接続される。電圧制御発振回路５８は、入力ノード５８ａが電圧差検出回路５７の出力ノード５７ｄに接続され、出力ノード５８ｂが第２の分周回路５５の入力ノード５５ａに接続される。電圧制御発振回路５８は、電圧差検出回路５７からの制御電圧ＶＣに応じた出力周波数ＦＯＵＴを有する出力信号を出力可能に構成される。具体的には、電圧制御発振回路５８は、制御電圧ＶＣに応じて発振動作を行い、制御電圧ＶＣに応じた周波数ＦＯＵＴの出力信号を生成する。 The voltage controlled oscillator circuit 58 is connected between the voltage difference detection circuit 57 and the second frequency divider circuit 55. The input node 58a of the voltage controlled oscillator circuit 58 is connected to the output node 57d of the voltage difference detection circuit 57, and the output node 58b is connected to the input node 55a of the second frequency divider circuit 55. The voltage controlled oscillator circuit 58 is configured to be able to output an output signal having an output frequency FOUT according to the control voltage VC from the voltage difference detection circuit 57. Specifically, the voltage controlled oscillator circuit 58 performs an oscillation operation according to the control voltage VC, and generates an output signal of a frequency FOUT according to the control voltage VC.

発振回路１の出力ノードは、電圧制御発振回路５８の出力ノード５８ｂ及び第２の分周回路５５の入力ノード５５ａの間に接続される。 The output node of the oscillator circuit 1 is connected between the output node 58b of the voltage-controlled oscillator circuit 58 and the input node 55a of the second frequency divider circuit 55.

ここで、実施形態に係る発振回路１の動作例について説明する。 Here, we will explain an example of the operation of the oscillator circuit 1 according to the embodiment.

基準発振回路３は、例えば、電源電圧ＶＤＤに応じた発振動作により基準周波数ＦＲＥＦの基準周期信号を生成し、第１の分周回路５２に供給する。第１の分周回路５２は、基準発振回路３からの基準周期信号を２分周し、周波数ＦＲＥＦ／２の分周基準信号を第１のスイッチトキャパシタ回路５３の各スイッチ５３３，５３４へ供給する。 The reference oscillation circuit 3 generates a reference period signal of the reference frequency FREF by, for example, an oscillation operation according to the power supply voltage VDD, and supplies it to the first frequency divider circuit 52. The first frequency divider circuit 52 divides the reference period signal from the reference oscillation circuit 3 by 2, and supplies a divided reference signal of the frequency FREF/2 to each switch 533, 534 of the first switched capacitor circuit 53.

第１のスイッチトキャパシタ回路５３では、スイッチ５３３，５３４が、分周基準信号のレベルに応じて相補的にオン・オフする。これにより、容量素子５３１が充放電される。例えばスイッチ５３３がオン状態、かつ、スイッチ５３４がオフ状態のとき、容量素子５３１の電荷（電子）が電源電位ＶＤＤに排出され、容量素子５３１が放電される。例えばスイッチ５３３がオフ状態、かつ、スイッチ５３４がオン状態のとき、電流源５４の入力ノード５４ａを流れる電流ＩＲＥＦ１に応じた電荷（電子）が容量素子５３１に蓄積され、容量素子５３１が充電される。このとき、容量素子５３２は、分周基準信号のレベルに関わらず、電流源５４の入力ノード５４ａを流れる電流ＩＲＥＦ１に応じた電荷を蓄積した状態を維持している。 In the first switched capacitor circuit 53, the switches 533 and 534 are turned on and off in a complementary manner according to the level of the frequency-divided reference signal. This charges and discharges the capacitance element 531. For example, when the switch 533 is on and the switch 534 is off, the charge (electrons) of the capacitance element 531 is discharged to the power supply potential VDD, and the capacitance element 531 is discharged. For example, when the switch 533 is off and the switch 534 is on, the charge (electrons) according to the current IREF1 flowing through the input node 54a of the current source 54 is accumulated in the capacitance element 531, and the capacitance element 531 is charged. At this time, the capacitance element 532 maintains a state in which a charge according to the current IREF1 flowing through the input node 54a of the current source 54 is accumulated, regardless of the level of the frequency-divided reference signal.

すなわち、第１のスイッチトキャパシタ回路５３は、基準周波数ＦＲＥＦに基づく周波数ＦＲＥＦ／２を有する分周基準信号によって容量素子５３１に対して周期的に充電と放電とを繰り返すことで、等価的に分周基準信号の周波数ＦＲＥＦ／２に対応する第１のインピーダンスを発生できる。このとき、第１のスイッチトキャパシタ回路５３の出力ノード５３ｂの電圧ＶＲＥＦ＿Ｓは、容量素子５３１の充電時において、時定数的に変化するが、電荷の蓄積を維持する容量素子５３２によって平均化されながら安定点に収束する。安定点における出力ノード５３ｂ（入力ノード５４ａ）の電圧ＶＲＥＦ＿Ｓは、電流源５４により参照電圧ＶＲＥＦ１に等しくなるように制御される。具体的には、トランジスタ５４１及び差動増幅回路５４２により形成されるフィードバックループにおいて、差動増幅回路５４２は、電圧ＶＲＥＦ＿Ｓが参照電圧ＶＲＥＦ１に等しくなるようにトランジスタ５４１のゲート電圧を制御する。 That is, the first switched capacitor circuit 53 can generate a first impedance equivalent to the frequency FREF/2 of the frequency-divided reference signal by periodically repeating charging and discharging the capacitance element 531 by the frequency-divided reference signal having a frequency FREF/2 based on the reference frequency FREF. At this time, the voltage VREF_S of the output node 53b of the first switched capacitor circuit 53 changes with a time constant when the capacitance element 531 is charged, but converges to a stable point while being averaged by the capacitance element 532 that maintains the accumulation of charge. The voltage VREF_S of the output node 53b (input node 54a) at the stable point is controlled by the current source 54 to be equal to the reference voltage VREF1. Specifically, in the feedback loop formed by the transistor 541 and the differential amplifier circuit 542, the differential amplifier circuit 542 controls the gate voltage of the transistor 541 so that the voltage VREF_S is equal to the reference voltage VREF1.

このため、安定点における電流源５４の出力ノード５４ｂでは、ＶＲＥＦ１に応じた電流ＩＲＥＦ２が発生される。また、電流ＩＲＥＦ２は、電流ＩＲＥＦ１に等しく、第１のスイッチトキャパシタ回路５３で発生する第１のインピーダンスに依存し、分周基準信号に対応している。 Therefore, at the stable point, a current IREF2 corresponding to VREF1 is generated at the output node 54b of the current source 54. The current IREF2 is equal to the current IREF1, depends on the first impedance generated in the first switched capacitor circuit 53, and corresponds to the frequency-divided reference signal.

第２の分周回路５５は、電圧制御発振回路５８からの出力周波数ＦＯＵＴの出力信号を２分周し、周波数ＦＯＵＴ／２の分周出力信号を第２のスイッチトキャパシタ回路５６の各スイッチ５６３，５６４へ供給する。 The second frequency divider circuit 55 divides the output signal with the output frequency FOUT from the voltage controlled oscillator circuit 58 by 2, and supplies the divided output signal with the frequency FOUT/2 to each switch 563, 564 of the second switched capacitor circuit 56.

第２のスイッチトキャパシタ回路５６では、スイッチ５６３，５６４が、分周出力信号のレベルに応じて相補的にオン・オフする。これにより、容量素子５６１が充放電される。例えばスイッチ５６４がオン状態、かつ、スイッチ５６３がオフ状態のとき、容量素子５６１の電荷（電子）が電源電位ＶＳＳに排出され、容量素子５６１が放電される。例えばスイッチ５６４がオフ状態、かつ、スイッチ５６３がオン状態のとき、電流源５４によりＶＲＥＦ１に応じて発生された電流ＩＲＥＦ２に応じた電荷（電子）が容量素子５６１に蓄積され、容量素子５６１が充電される。このとき、容量素子５６２は、分周出力信号のレベルに関わらず、電流ＩＲＥＦ２に応じた電荷を蓄積した状態を維持している。 In the second switched capacitor circuit 56, the switches 563 and 564 are turned on and off in a complementary manner according to the level of the frequency-divided output signal. This charges and discharges the capacitance element 561. For example, when the switch 564 is on and the switch 563 is off, the charge (electrons) of the capacitance element 561 is discharged to the power supply potential VSS, and the capacitance element 561 is discharged. For example, when the switch 564 is off and the switch 563 is on, the charge (electrons) according to the current IREF2 generated by the current source 54 according to VREF1 is stored in the capacitance element 561, and the capacitance element 561 is charged. At this time, the capacitance element 562 maintains a state in which a charge according to the current IREF2 is stored, regardless of the level of the frequency-divided output signal.

すなわち、第２のスイッチトキャパシタ回路５６は、出力周波数ＦＯＵＴに基づく周波数ＦＯＵＴ／２を有する分周出力信号によって容量素子５６１に対して周期的に充電と放電とを繰り返すことで、等価的に分周出力信号の周波数ＦＯＵＴ／２に対応する第２のインピーダンスを発生できる。ここで、第２のスイッチトキャパシタ回路５６は、電流ＩＲＥＦ２を用いて第２のインピーダンスに応じた電圧ＶＲＥＦ＿Ｒを発生するように構成されている。このとき、第２のスイッチトキャパシタ回路５６の出力ノード５６ｂの電圧ＶＲＥＦ＿Ｒは、容量素子５６１の充電時において、時定数的に変化するが、電荷の蓄積を維持する容量素子５６２によって平均化されながら安定点に収束する。安定点における出力ノード５６ｂ（出力ノード５７ｂ）の電圧ＶＲＥＦ＿Ｒは、電圧差検出回路５７により参照電圧ＶＲＥＦ２に等しくなるように制御される。具体的には、差動増幅回路５７２は、電圧ＶＲＥＦ＿Ｒが参照電圧ＶＲＥＦ２に等しくなるように、制御電圧ＶＣを生成する。 That is, the second switched capacitor circuit 56 can generate a second impedance equivalent to the frequency FOUT/2 of the frequency-divided output signal by periodically repeating charging and discharging the capacitance element 561 by the frequency-divided output signal having a frequency FOUT/2 based on the output frequency FOUT. Here, the second switched capacitor circuit 56 is configured to generate a voltage VREF_R according to the second impedance using the current IREF2. At this time, the voltage VREF_R of the output node 56b of the second switched capacitor circuit 56 changes with a time constant when the capacitance element 561 is charged, but converges to a stable point while being averaged by the capacitance element 562 that maintains the accumulation of charge. The voltage VREF_R of the output node 56b (output node 57b) at the stable point is controlled by the voltage difference detection circuit 57 to be equal to the reference voltage VREF2. Specifically, the differential amplifier circuit 572 generates the control voltage VC so that the voltage VREF_R is equal to the reference voltage VREF2.

また、周波数同期回路５において、第２の分周回路５５、第２のスイッチトキャパシタ回路５６、電圧差検出回路５７及び電圧制御発振回路５８は、周波数帰還回路（フィードバックループ）を形成している。周波数帰還回路は、基準周波数ＦＲＥＦに周波数同期された出力周波数ＦＯＵＴの出力信号を発生するように構成されている。つまり、電圧差検出回路５７→電圧制御発振回路５８→第２の分周回路５５→第２のスイッチトキャパシタ回路５６→電圧差検出回路５７の周波数帰還回路を用いて、電圧差検出回路５７は、電圧ＶＲＥＦ＿Ｒが参照電圧ＶＲＥＦ２に等しくなるように、制御電圧ＶＣをフィードバック制御する。 In the frequency synchronization circuit 5, the second frequency divider circuit 55, the second switched capacitor circuit 56, the voltage difference detection circuit 57, and the voltage controlled oscillator circuit 58 form a frequency feedback circuit (feedback loop). The frequency feedback circuit is configured to generate an output signal of an output frequency FOUT that is frequency-synchronized with the reference frequency FREF. In other words, using the frequency feedback circuit of the voltage difference detection circuit 57 → voltage controlled oscillator circuit 58 → second frequency divider circuit 55 → second switched capacitor circuit 56 → voltage difference detection circuit 57, the voltage difference detection circuit 57 feedback controls the control voltage VC so that the voltage VREF_R is equal to the reference voltage VREF2.

このため、安定点における電圧差検出回路５７の出力ノード５７ｂでは、電圧ＶＲＥＦ＿Ｒは、参照電圧ＶＲＥＦ２に等しく、第２のスイッチトキャパシタ回路５６で発生する第２のインピーダンス及び電流ＩＲＥＦ２に依存し、分周出力信号に対応している。このようにして、分周出力信号の周波数ＦＯＵＴ／２は、分周基準信号の周波数ＦＲＥＦ／２に同期される。つまり、出力周波数ＦＯＵＴは、基準周波数ＦＲＥＦに同期される。 Therefore, at the output node 57b of the voltage difference detection circuit 57 at the stable point, the voltage VREF_R is equal to the reference voltage VREF2, depends on the second impedance and current IREF2 generated in the second switched capacitor circuit 56, and corresponds to the frequency-divided output signal. In this way, the frequency FOUT/2 of the frequency-divided output signal is synchronized with the frequency FREF/2 of the frequency-divided reference signal. In other words, the output frequency FOUT is synchronized with the reference frequency FREF.

電圧制御発振回路５８は、電圧差検出回路５７からの制御電圧ＶＣに応じた発振動作により周波数ＦＯＵＴの出力信号を生成し、第２の分周回路５５及び発振回路１の出力ノードに供給する。つまり、安定点における発振回路１の出力ノードには、基準周波数ＦＲＥＦに同期された出力周波数ＦＯＵＴの出力信号が供給される。 The voltage controlled oscillator circuit 58 generates an output signal of frequency FOUT by oscillating according to the control voltage VC from the voltage difference detection circuit 57, and supplies it to the second frequency divider circuit 55 and the output node of the oscillator circuit 1. In other words, an output signal of output frequency FOUT synchronized with the reference frequency FREF is supplied to the output node of the oscillator circuit 1 at the stable point.

このように、実施形態に係る周波数同期回路５は、参照電圧ＶＲＥＦ１，ＶＲＥＦ２を用いて、基準発振回路３で発振した周波数ＦＲＥＦと同じ周波数になるように形成された周波数帰還回路を有する。 In this way, the frequency synchronization circuit 5 according to the embodiment has a frequency feedback circuit that is configured to use the reference voltages VREF1 and VREF2 to achieve the same frequency as the frequency FREF oscillated by the reference oscillation circuit 3.

また、水晶振動子は、その切断方位に応じた周波数温度特性を有することが知られている。図２は、図１の制御回路５１により実行される、水晶振動子３２の周波数温度特性に応じた電圧制御について説明するための図である。図２は、切断方位Ａの水晶振動子の周波数温度特性（実線）と、切断方位Ｂの水晶振動子の周波数温度特性（破線）とを例示する。 It is also known that a quartz crystal unit has a frequency-temperature characteristic that depends on its cutting orientation. FIG. 2 is a diagram for explaining voltage control according to the frequency-temperature characteristic of the quartz crystal unit 32, which is performed by the control circuit 51 in FIG. 1. FIG. 2 illustrates the frequency-temperature characteristic of a quartz crystal unit with cutting orientation A (solid line) and the frequency-temperature characteristic of a quartz crystal unit with cutting orientation B (dashed line).

このため、実施形態に係る発振回路１の出力周波数ＦＯＵＴは、以下の関係式で表されるように、水晶振動子３２の周波数温度特性に応じた補正値（Ｆｘ）を用いて、参照電圧ＶＲＥＦ１，ＶＲＥＦ２と、基準周波数ＦＲＥＦとの関数として表現することができる。 Therefore, the output frequency FOUT of the oscillator circuit 1 according to the embodiment can be expressed as a function of the reference voltages VREF1, VREF2 and the base frequency FREF using a correction value (Fx) according to the frequency-temperature characteristics of the crystal oscillator 32, as shown in the following relational expression.

ここで、水晶振動子３２の周波数温度特性に応じた補正値（Ｆｘ）は、図２に例示するように、例えば、周波数温度特性の周波数軸の正負を反転させた値である。 Here, the correction value (Fx) according to the frequency-temperature characteristic of the quartz crystal oscillator 32 is, for example, a value obtained by inverting the positive and negative of the frequency axis of the frequency-temperature characteristic, as shown in FIG. 2.

なお、上記の関係式では、第１のスイッチトキャパシタ回路５３の容量素子５３１と、第２のスイッチトキャパシタ回路５６の容量素子５６１とは、容量値が等しいとする。また、第１のスイッチトキャパシタ回路５３の容量素子５３２と、第２のスイッチトキャパシタ回路５６の容量素子５６２とは、容量値が等しいとする。 In the above relational expressions, the capacitance element 531 of the first switched capacitor circuit 53 and the capacitance element 561 of the second switched capacitor circuit 56 are assumed to have the same capacitance value. Also, the capacitance element 532 of the first switched capacitor circuit 53 and the capacitance element 562 of the second switched capacitor circuit 56 are assumed to have the same capacitance value.

制御回路５１は、参照電圧ＶＲＥＦ２に対する参照電圧ＶＲＥＦ１を示す電圧比ＶＲＥＦ１／ＶＲＥＦ２を水晶振動子３２の周波数温度特性に反比例させる。具体的には、制御回路５１は、ＶＲＥＦ１／ＶＲＥＦ２をα／ΔＶとしたとき、ΔＶが∂Ｆｘ／∂Ｔとなるように参照電圧ＶＲＥＦ１，ＶＲＥＦ２を制御し、基準周波数ＦＲＥＦの温度特性をキャンセルする。ここで、係数αは、基準周波数ＦＲＥＦに対する出力周波数ＦＯＵＴの増幅率（減衰率）を示す。一例として、係数αは、水晶振動子３２の切断方位に応じて規定される。制御回路５１は、電圧比ＶＲＥＦ１／ＶＲＥＦ２に予め定められた係数αを乗じた値を用いて、参照電圧ＶＲＥＦ１，ＶＲＥＦ２の電圧値を制御する。 The control circuit 51 makes the voltage ratio VREF1/VREF2, which indicates the reference voltage VREF1 relative to the reference voltage VREF2, inversely proportional to the frequency-temperature characteristic of the crystal oscillator 32. Specifically, when VREF1/VREF2 is α/ΔV, the control circuit 51 controls the reference voltages VREF1 and VREF2 so that ΔV becomes ∂Fx/∂T, thereby canceling the temperature characteristic of the reference frequency FREF. Here, the coefficient α indicates the amplification factor (attenuation factor) of the output frequency FOUT relative to the reference frequency FREF. As an example, the coefficient α is determined according to the cutting orientation of the crystal oscillator 32. The control circuit 51 controls the voltage values of the reference voltages VREF1 and VREF2 using a value obtained by multiplying the voltage ratio VREF1/VREF2 by a predetermined coefficient α.

具体的には、制御回路５１は、基準発振回路３において水晶振動子３２と同一基板上に設けられている温度センサ３３からの信号を取得し、水晶振動子３２の温度ｘに応じた補正値（Ｆｘ）を、内部のＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のメモリに格納されたテーブル又は関係式を用いて取得する。これにより、制御回路５１は、水晶振動子３２の温度ｘに応じたα／ΔＶに基づいてＶＲＥＦ１／ＶＲＥＦ２の比を決定し、当該比を満たす参照電圧ＶＲＥＦ１，ＶＲＥＦ２を出力する。 Specifically, the control circuit 51 acquires a signal from the temperature sensor 33, which is provided on the same substrate as the crystal oscillator 32 in the reference oscillation circuit 3, and acquires a correction value (Fx) corresponding to the temperature x of the crystal oscillator 32 using a table or relational expression stored in an internal memory such as a ROM (Read Only Memory). As a result, the control circuit 51 determines the ratio of VREF1/VREF2 based on α/ΔV corresponding to the temperature x of the crystal oscillator 32, and outputs reference voltages VREF1 and VREF2 that satisfy the ratio.

なお、制御回路５１の内部のメモリには、温度センサ３３からの信号レベル又は水晶振動子３２の温度ｘと、参照電圧ＶＲＥＦ１，ＶＲＥＦ２又はＶＲＥＦ１／ＶＲＥＦ２と、の対応を示すテーブル又は関係式が格納されていてもよい。この場合、制御回路５１は、温度センサ３３からの信号レベル又は水晶振動子３２の温度ｘに応じた参照電圧ＶＲＥＦ１，ＶＲＥＦ２を読み出したり、温度センサ３３からの信号レベル又は水晶振動子３２の温度ｘに応じたＶＲＥＦ１／ＶＲＥＦ２を読み出して当該比を満たす参照電圧ＶＲＥＦ１，ＶＲＥＦ２を決定したりすればよい。 The internal memory of the control circuit 51 may store a table or a relational expression indicating the correspondence between the signal level from the temperature sensor 33 or the temperature x of the crystal oscillator 32 and the reference voltages VREF1, VREF2 or VREF1/VREF2. In this case, the control circuit 51 may read out the reference voltages VREF1, VREF2 according to the signal level from the temperature sensor 33 or the temperature x of the crystal oscillator 32, or read out VREF1/VREF2 according to the signal level from the temperature sensor 33 or the temperature x of the crystal oscillator 32, and determine the reference voltages VREF1, VREF2 that satisfy the ratio.

従来、水晶振動子を発振させることにより所望の出力周波数を得る発振回路として、恒温槽型水晶発振回路（Ｏｖｅｎ Ｃｏｎｔｒｏｌｌｅｄ ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ：ＯＣＸＯ）や電圧制御水晶発振回路（Ｖｏｌｔａｇｅ－Ｃｏｎｔｒｏｌｌｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ：ＶＣＸＯ）が知られている。 Conventionally, oven-controlled crystal oscillators (OCXOs) and voltage-controlled crystal oscillators (VCXOs) are known as oscillator circuits that obtain a desired output frequency by oscillating a crystal resonator.

一般に、水晶振動子からの出力周波数には温度依存性がある。しかしながら、ＯＣＸＯにおいては、恒温槽を用いて水晶振動子の温度を保つことにより出力周波数の変化を抑制する。このため、ＯＣＸＯでは、ヒーターが必要になり他の発振回路と比較して消費電力が大きいという問題があった。 In general, the output frequency from a quartz crystal oscillator is temperature dependent. However, in an OCXO, a thermostatic chamber is used to maintain the temperature of the quartz crystal oscillator, thereby suppressing changes in the output frequency. As a result, an OCXO requires a heater, which poses the problem of higher power consumption compared to other oscillator circuits.

ＶＣＸＯにおいては、制御電圧の入力に応じた周波数を出力可能であるため、制御電圧を高精度に制御することで恒温槽を用いることなく温度安定性を向上し、ＯＣＸＯより消費電力を低減することができる。一方、ＶＣＸＯにおいては、バリキャップダイオード（可変容量素子）の素子Ｑ（Ｑｕａｌｉｔｙ Ｆａｃｔｏｒ）が低いことに起因して、他の水晶発振回路と比較して位相雑音が大きいという問題があった。 A VCXO can output a frequency according to the input of a control voltage, so by controlling the control voltage with high precision, it is possible to improve temperature stability without using a thermostatic oven and reduce power consumption more than an OCXO. On the other hand, a VCXO has a problem in that it has a large phase noise compared to other crystal oscillation circuits due to the low element Q (Quality Factor) of the varicap diode (variable capacitance element).

このような中、実施形態に係る発振回路１において周波数同期回路５は、周波数帰還回路を有する。当該周波数帰還回路は、第２のスイッチトキャパシタ回路５６で周波数を電圧比較し、その負帰還により基準周波数ＦＲＥＦに周波数同期された出力周波数ＦＯＵＴの出力信号を発生するように構成されている。 In this regard, the frequency synchronization circuit 5 in the oscillator circuit 1 according to the embodiment has a frequency feedback circuit. The frequency feedback circuit is configured to compare the frequency with a voltage in the second switched capacitor circuit 56, and generate an output signal with an output frequency FOUT that is frequency-synchronized with the reference frequency FREF by negative feedback.

図３は、図１の周波数同期回路５の位相雑音特性の一例を示す図である。図３のグラフにおいて、縦軸及び横軸は、それぞれ、位相雑音［ｄＢ］及び周波数のオフセット［Ｈｚ］を示す。 Figure 3 is a diagram showing an example of the phase noise characteristics of the frequency synchronization circuit 5 of Figure 1. In the graph of Figure 3, the vertical axis and horizontal axis respectively represent phase noise [dB] and frequency offset [Hz].

この構成によれば、バリキャップダイオードを使用せずにＶＣＸＯを実現することができるため、Ｑ値を向上し、位相雑音をＦＯＵＴ＝ＦＲＥＦに近づけ、図３の特性曲線の積分値で表現される位相雑音を改善することができる。つまり、図３に例示するように、バリキャップダイオードを使用するＶＣＸＯと比較して低位相雑音化を実現することができる。 This configuration makes it possible to realize a VCXO without using a varicap diode, improving the Q value, bringing the phase noise closer to FOUT = FREF, and improving the phase noise expressed by the integral value of the characteristic curve in Figure 3. In other words, as shown in Figure 3, it is possible to achieve lower phase noise compared to a VCXO that uses a varicap diode.

また、実施形態に係る発振回路１において第１の分周回路５２及び第２の分周回路５５は、それぞれ、基準周波数ＦＲＥＦの基準周期信号及び出力周波数ＦＯＵＴの出力信号のデューティー比を５０：５０に整形するように構成されている。この構成によれば、基準周波数ＦＲＥＦ及び出力周波数ＦＯＵＴが高い場合であっても、第１のスイッチトキャパシタ回路５３及び第２のスイッチトキャパシタ回路５６における容量素子の充放電を適切に行うことができる。 In addition, in the oscillator circuit 1 according to the embodiment, the first frequency divider circuit 52 and the second frequency divider circuit 55 are configured to shape the duty ratio of the reference periodic signal of the reference frequency FREF and the output signal of the output frequency FOUT to 50:50, respectively. With this configuration, even if the reference frequency FREF and the output frequency FOUT are high, the capacitance elements in the first switched capacitor circuit 53 and the second switched capacitor circuit 56 can be appropriately charged and discharged.

また、実施形態に係る発振回路１において制御回路５１は、電圧比ＶＲＥＦ１／ＶＲＥＦ２を水晶振動子３２の周波数温度特性に反比例させるように構成されている。この構成によれば、シンプルパッケージ水晶発振器（Ｓｉｍｐｌｅ Ｐａｃｋａｇｅｄ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ：ＳＰＸＯ）と同様にして高精度な基準周波数ＦＲＥＦの基準周期信号を生成しつつ、ＳＰＸＯの温度特性を参照電圧ＶＲＥＦ１，ＶＲＥＦ２の制御によりキャンセルさせることができる。このように、実施形態に係る発振回路１は、出力周波数ＯＵＴが参照電圧ＶＲＥＦ１，ＶＲＥＦ２の関数として表される回路構成を有するため、ヒータレスでＯＣＸＯと同様の温度安定性を実現することができる。 In addition, in the oscillator circuit 1 according to the embodiment, the control circuit 51 is configured to make the voltage ratio VREF1/VREF2 inversely proportional to the frequency-temperature characteristic of the crystal resonator 32. With this configuration, it is possible to generate a reference period signal of a highly accurate reference frequency FREF in the same manner as a simple packaged crystal oscillator (SPXO), while canceling the temperature characteristic of the SPXO by controlling the reference voltages VREF1 and VREF2. In this way, the oscillator circuit 1 according to the embodiment has a circuit configuration in which the output frequency OUT is expressed as a function of the reference voltages VREF1 and VREF2, and therefore can achieve temperature stability similar to that of an OCXO without a heater.

また、実施形態に係る発振回路１において制御回路５１は、水晶振動子３２の切断方位などに応じて予め定められた係数αを電圧比ＶＲＥＦ１／ＶＲＥＦ２に乗じた値を用いて、参照電圧ＶＲＥＦ１，ＶＲＥＦ２の各電圧値を制御するように構成されている。この構成によれば、係数αを高分解能で制御することにより、出力周波数ＦＯＵＴを微調整することができる。 In addition, in the oscillator circuit 1 according to the embodiment, the control circuit 51 is configured to control the voltage values of the reference voltages VREF1 and VREF2 using a value obtained by multiplying the voltage ratio VREF1/VREF2 by a coefficient α that is predetermined according to the cutting orientation of the crystal resonator 32, etc. With this configuration, the output frequency FOUT can be finely adjusted by controlling the coefficient α with high resolution.

なお、係数αは、出力周波数の調整パラメータとして使用可能である。このため、実施形態に係る発振回路１によれば、水晶振動子３２自体のトリミングを不要とすることもできる。 The coefficient α can be used as an adjustment parameter for the output frequency. Therefore, according to the oscillator circuit 1 according to the embodiment, it is possible to eliminate the need for trimming the crystal oscillator 32 itself.

以上説明した少なくとも１つの実施形態によれば、発振回路における消費電力及び位相雑音を抑制することができる。 According to at least one of the embodiments described above, it is possible to suppress power consumption and phase noise in the oscillator circuit.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although several embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, substitutions, and modifications can be made without departing from the gist of the invention. These embodiments and their modifications are within the scope and gist of the invention, and are also within the scope of the invention and its equivalents as set forth in the claims.

１ 発振回路
３ 基準発振回路
３１ 水晶発振回路
３２ 水晶振動子
３３ 温度センサ
３４ 基板
５ 周波数同期回路
５１ 制御回路
５２ 第１の分周回路
５３ 第１のスイッチトキャパシタ回路
５４ 電流源
５５ 第２の分周回路
５６ 第２のスイッチトキャパシタ回路
５７ 電圧差検出回路
５８ 電圧制御発振回路 REFERENCE SIGNS LIST 1 Oscillator circuit 3 Reference oscillator circuit 31 Crystal oscillator circuit 32 Crystal resonator 33 Temperature sensor 34 Substrate 5 Frequency synchronization circuit 51 Control circuit 52 First frequency divider circuit 53 First switched capacitor circuit 54 Current source 55 Second frequency divider circuit 56 Second switched capacitor circuit 57 Voltage difference detection circuit 58 Voltage controlled oscillator circuit

Claims (6)

入力された基準周波数の基準周期信号に応じて容量素子を充放電することにより第１のインピーダンスを発生するように構成された第１のスイッチトキャパシタ回路と、
前記第１のスイッチトキャパシタ回路に電気的に接続され、入力された第１の参照電圧を用いて前記第１のインピーダンスに応じた基準電流を発生するように構成された電流源と、
制御電圧に応じた出力周波数を有する出力信号を出力可能に構成された電圧制御発振回路と、
前記第１のスイッチトキャパシタ回路にカスコード接続され、前記電流源に電気的に接続され、前記出力信号に応じて容量素子を充放電することにより第２のインピーダンスを発生するとともに、前記基準電流を用いて前記第２のインピーダンスに応じた電圧を発生するように構成された第２のスイッチトキャパシタ回路と、
前記第２のスイッチトキャパシタ回路及び前記電圧制御発振回路に電気的に接続され、前記第２のインピーダンスに応じた電圧と入力された第２の参照電圧との差分に応じて前記制御電圧を発生するように構成された電圧差検出回路と
を含み、前記基準周波数に周波数同期された前記出力周波数の前記出力信号を発生するように構成された周波数帰還回路と
を備える周波数同期回路。 a first switched capacitor circuit configured to generate a first impedance by charging and discharging a capacitance element in response to an input reference periodic signal having a reference frequency;
a current source electrically connected to the first switched capacitor circuit and configured to generate a reference current according to the first impedance using an input first reference voltage;
a voltage controlled oscillator circuit configured to be capable of outputting an output signal having an output frequency corresponding to a control voltage;
a second switched capacitor circuit that is cascode-connected to the first switched capacitor circuit, electrically connected to the current source, and configured to generate a second impedance by charging and discharging a capacitance element in response to the output signal, and to generate a voltage in response to the second impedance by using the reference current;
a voltage difference detection circuit electrically connected to the second switched capacitor circuit and the voltage controlled oscillator circuit, and configured to generate the control voltage according to a difference between a voltage according to the second impedance and an input second reference voltage; and a frequency feedback circuit configured to generate the output signal having the output frequency that is frequency-synchronized with the reference frequency. 請求項１に記載の周波数同期回路と、
前記第１のスイッチトキャパシタ回路に電気的に接続され、水晶振動子の発振動作により前記基準周波数の前記基準周期信号を生成し、前記基準周期信号を前記第１のスイッチトキャパシタ回路に供給するように構成された水晶発振回路と
を備える発振回路。 A frequency synchronization circuit according to claim 1;
a crystal oscillator circuit electrically connected to the first switched capacitor circuit, configured to generate the reference period signal of the reference frequency by an oscillation operation of a crystal oscillator, and to supply the reference period signal to the first switched capacitor circuit. 前記水晶発振回路と前記第１のスイッチトキャパシタ回路との間に電気的に接続され、前記基準周波数の基準周期信号のデューティー比を５０：５０に整形して前記第１のスイッチトキャパシタ回路に供給するように構成された第１の分周回路と、
前記電圧制御発振回路と前記第２のスイッチトキャパシタ回路との間に電気的に接続され、前記出力周波数の前記出力信号のデューティー比を５０：５０に整形して前記第２のスイッチトキャパシタ回路に供給するように構成された第２の分周回路と
をさらに備える、請求項２に記載の発振回路。 a first frequency divider circuit electrically connected between the crystal oscillator circuit and the first switched capacitor circuit, configured to shape a duty ratio of a reference periodic signal of the reference frequency to 50:50 and supply the reference periodic signal to the first switched capacitor circuit;
3. The oscillator circuit according to claim 2, further comprising: a second frequency divider circuit electrically connected between the voltage controlled oscillator circuit and the second switched capacitor circuit, the second frequency divider circuit configured to shape the duty ratio of the output signal of the output frequency to 50:50 and supply the output signal to the second switched capacitor circuit. 前記水晶振動子と同一基板上に形成された温度センサと、
前記温度センサ、前記水晶発振回路、前記電流源及び前記電圧差検出回路に電気的に接続され、前記温度センサからの信号と前記基準周期信号と、前記水晶振動子の周波数温度特性とに基づいて、前記第１の参照電圧及び前記第２の参照電圧の電圧値を制御するように構成された制御回路と
を備える、請求項２又は請求項３に記載の発振回路。 a temperature sensor formed on the same substrate as the crystal unit;
a control circuit electrically connected to the temperature sensor, the crystal oscillator circuit, the current source, and the voltage difference detection circuit, and configured to control voltage values of the first reference voltage and the second reference voltage based on a signal from the temperature sensor, the reference period signal, and a frequency-temperature characteristic of the crystal oscillator. 前記制御回路は、前記第２の参照電圧に対する前記第１の参照電圧を示す電圧比を前記水晶振動子の周波数温度特性に反比例させる、請求項４に記載の発振回路。 The oscillator circuit of claim 4, wherein the control circuit makes the voltage ratio indicating the first reference voltage to the second reference voltage inversely proportional to the frequency-temperature characteristic of the crystal resonator. 前記制御回路は、前記電圧比に予め定められた係数を乗じた値を用いて前記第１の参照電圧及び前記第２の参照電圧の電圧値を制御する、請求項５に記載の発振回路。 The oscillator circuit of claim 5, wherein the control circuit controls the voltage values of the first reference voltage and the second reference voltage using a value obtained by multiplying the voltage ratio by a predetermined coefficient.

Images