JP2024061131A - Optical receiver, optical communication system, and in-vehicle optical communication network system - Google Patents

Abstract

【課題】バースト信号の無信号期間に差動増幅回路の消費電流を低減しつつ、バースト信号受信後のＤＣワンダーを抑制し、高い伝送信号品質を有する光受信器を提供する。【解決手段】光受信器１０は、バースト信号を電流信号に変換する光電変換素子２０と、電流信号を電圧信号に変換するＴＩＡ回路３０と、電圧信号を増幅する出力バッファ回路４０と、バースト信号を検出するバースト信号検出回路６０と、所定の電圧を出力するＤＣ電圧出力回路７０と、バースト信号を検出しているとき、出力バッファ回路４０の電流源を動作させ、バースト信号を検出していないとき、出力バッファ回路４０の電流源を停止させる電流源制御回路８０を備える。バースト信号を検出しているとき、出力バッファ回路４０の出力電圧を出力し、バースト信号を検出していないとき、ＤＣ電圧出力回路７０の出力電圧を出力する出力切替回路９０によって、ＤＣワンダーを抑制する。【選択図】図３[Problem] To provide an optical receiver having high transmission signal quality by reducing the current consumption of a differential amplifier circuit during periods when there is no burst signal, while suppressing DC wander after receiving a burst signal. [Solution] An optical receiver 10 includes a photoelectric conversion element 20 that converts a burst signal into a current signal, a TIA circuit 30 that converts the current signal into a voltage signal, an output buffer circuit 40 that amplifies the voltage signal, a burst signal detection circuit 60 that detects a burst signal, a DC voltage output circuit 70 that outputs a predetermined voltage, and a current source control circuit 80 that operates the current source of the output buffer circuit 40 when a burst signal is detected, and stops the current source of the output buffer circuit 40 when a burst signal is not detected. DC wander is suppressed by an output switching circuit 90 that outputs the output voltage of the output buffer circuit 40 when a burst signal is detected, and outputs the output voltage of the DC voltage output circuit 70 when a burst signal is not detected. [Selected Figure] FIG. 3

Description

本発明は、光受信器、光通信システムおよび車載光通信ネットワークシステムに関する。 The present invention relates to an optical receiver, an optical communication system, and an in-vehicle optical communication network system.

ＰＯＮ（Passive Optical Network）システムに代表される光通信システムの開発が急速に進んでいる。光通信システムは通信事業にとどまらず、車載光通信ネットワークへの応用が検討されている。光通信システムの光受信器内には、トランスインピーダンスアンプ（ＴＩＡ）が備えられている。ＴＩＡは、光／電気信号変換を行うフォトダイオードの直後に配置され、フォトダイオードから発生した微弱な電流信号を後段回路で処理が可能な程度の振幅の電圧信号に変換・増幅する機能を有している。 The development of optical communication systems, such as PON (Passive Optical Network) systems, is progressing rapidly. Optical communication systems are not limited to the telecommunications industry, and applications to in-vehicle optical communication networks are being considered. The optical receiver of an optical communication system is equipped with a transimpedance amplifier (TIA). The TIA is placed immediately after the photodiode that performs optical/electrical signal conversion, and has the function of converting and amplifying the weak current signal generated by the photodiode into a voltage signal with an amplitude large enough to be processed by the downstream circuit.

ＰＯＮシステムにおける光信号は、プリアンブル期間とペイロード期間を有するバースト信号である。従って、バースト信号方式を採用する光通信システムにおいては、任意のタイミングで信号が伝送されるため、光受信器において、バースト信号のひとまとまりであるフレーム信号群の間に無信号期間が生じる The optical signal in a PON system is a burst signal that has a preamble period and a payload period. Therefore, in an optical communication system that uses a burst signal method, signals are transmitted at arbitrary timing, so at the optical receiver, there are periods of no signal between frame signals, which are a group of burst signals.

車載光通信ネットワークシステムは、複数の光受信器（例えば、Ｎ台）が光ファイバでリング状に接続される。この場合１台の光受信器が受信するフレーム信号のフレーム長に対して、フレーム長の（Ｎ－１）倍の無信号期間が生じる。 In an in-vehicle optical communication network system, multiple optical receivers (e.g., N units) are connected in a ring shape using optical fibers. In this case, a signal-free period of (N-1) times the frame length occurs for the frame length of the frame signal received by one optical receiver.

バースト信号方式を採用する光通信ネットワークでは、信号を受信していない無信号期間も、出力バッファを構成する差動増幅器に電流を流し電力を消費している。従って、無信号期間における消費電力を低減することが、システム全体の消費電力の削減に効果的である。 In optical communication networks that use burst signaling, current flows through the differential amplifier that constitutes the output buffer, consuming power even during periods when no signals are being received. Therefore, reducing power consumption during periods when no signals are being received is an effective way of reducing power consumption throughout the system.

無信号期間の消費電力を低減する方法として、別途通信プロトコルを規定し、各光受信器のバースト信号の受信タイミングをタイムテーブルで管理し、タイムテーブルに基づいて外部制御信号を光受信器に与えることにより、光受信器のオンオフ動作を制御する方式が考えられる。しかし、この方式では、制御線の追加が必要であり、システムの構成が複雑となる。また、任意のタイミングで送信されるバースト信号方式への適用は困難である As a method to reduce power consumption during periods of no signal, a separate communication protocol could be defined, the timing of burst signal reception at each optical receiver managed by a time table, and an external control signal given to the optical receiver based on the time table would be given to control the on/off operation of the optical receiver. However, this method requires additional control lines, making the system configuration complicated. Also, it is difficult to apply this method to burst signal systems that transmit at arbitrary timing.

バースト信号方式を採用する光通信システムの消費電力の削減に関して、特許文献１には、ＰＯＮシステムを前提とした加入者装置において、クロックデータリカバリー回路（ＣＤＲ）やＣＤＲよりも後段の電子回路の駆動電圧・電流のオンオフを切替えて、不要な電力消費を削減する技術が記載されている。また、特許文献２には、振幅制限増幅回路を備える光受信器において、光信号（バースト信号）の信号断（無信号期間）を検出した場合に、主増幅回路の動作に用いる電流の供給を遮断する技術が記載されている。 Regarding the reduction of power consumption in optical communication systems that employ burst signaling, Patent Document 1 describes a technology for reducing unnecessary power consumption in subscriber equipment based on a PON system by switching on and off the drive voltage and current of a clock data recovery circuit (CDR) and electronic circuits downstream of the CDR. Patent Document 2 describes a technology for cutting off the supply of current used to operate the main amplifier circuit when a signal interruption (no-signal period) of the optical signal (burst signal) is detected in an optical receiver equipped with an amplitude limiting amplifier circuit.

国際公開番号ＷＯ２０１６／１８６１７６号公報International Publication No. WO2016/186176 特開２０１１－１６６６５８号JP 2011-166658 A

バースト信号の無信号期間に差動増幅回路への電流を遮断している状態から、バースト信号を受信した直後、差動増幅回路の出力信号レベルが本来のベースラインから大きく逸脱して遷移し、過渡応答を経て本来のベースライン間を遷移するという現象が見られる。この現象はＤＣワンダーあるいはベースラインワンダーと呼ばれる（本発明ではＤＣワンダーと呼ぶ）。しかし、特許文献１、２の何れにおいても、ＤＣワンダーについては言及されていない。単純にバースト信号の無信号期間に差動増幅回路への電流を遮断するだけでは、バースト信号の受信直後に生じるＤＣワンダーによって、後段回路の信号処理において、ビット誤りを引き起こす可能性があり、伝送信号品質を劣化させるという課題があった。 When the current to the differential amplifier circuit is cut off during the signal-free period of the burst signal, the output signal level of the differential amplifier circuit transitions and deviates significantly from the original baseline immediately after receiving the burst signal, and transitions between the original baselines through a transient response. This phenomenon is called DC wander or baseline wander (referred to as DC wander in the present invention). However, neither Patent Document 1 nor Patent Document 2 mentions DC wander. Simply cutting off the current to the differential amplifier circuit during the signal-free period of the burst signal can cause bit errors in the signal processing of the downstream circuit, resulting in a problem of degrading the quality of the transmission signal.

本発明の目的は、バースト信号の無信号期間に差動増幅回路の消費電流を低減しつつ、バースト信号受信後のＤＣワンダーを抑制し、高い伝送信号品質を有する光受信器、光通信システムおよび車載光通信ネットワークシステムを提供することである。 The object of the present invention is to provide an optical receiver, optical communication system, and in-vehicle optical communication network system that have high transmission signal quality by reducing the current consumption of a differential amplifier circuit during periods when there is no signal in a burst signal, while suppressing DC wander after receiving a burst signal.

本発明に係る光受信器は、光信号であるバースト信号を電流信号に変換して出力する光電変換素子と、電流信号を電圧信号に変換するＴＩＡ回路と、電圧信号の振幅を増幅し出力する出力バッファ回路と、バースト信号の受信の有無を検出するバースト信号検出回路と、所定の電圧を出力するＤＣ電圧出力回路と、バースト信号を検出しているとき、出力バッファ回路の電流源を動作させ、バースト信号を検出していないとき、出力バッファ回路の電流源を停止させるように構成される電流源制御回路とを備え、バースト信号を検出しているとき、出力バッファ回路の電圧を出力し、バースト信号を検出していないとき、ＤＣ電圧出力回路の電圧を出力する出力切替回路を更に備えることを特徴とする。 The optical receiver according to the present invention comprises a photoelectric conversion element that converts a burst signal, which is an optical signal, into a current signal and outputs it, a TIA circuit that converts the current signal into a voltage signal, an output buffer circuit that amplifies the amplitude of the voltage signal and outputs it, a burst signal detection circuit that detects whether a burst signal has been received, a DC voltage output circuit that outputs a predetermined voltage, and a current source control circuit that is configured to operate the current source of the output buffer circuit when a burst signal is detected and to stop the current source of the output buffer circuit when a burst signal is not detected, and further comprises an output switching circuit that outputs the voltage of the output buffer circuit when a burst signal is detected and outputs the voltage of the DC voltage output circuit when a burst signal is not detected.

上記構成によれば、バースト信号を受信していない無信号期間において、出力バッファ回路の電流源を停止させて消費電力を低減することができる。更に、バースト信号の無信号期間において、ＤＣ電圧出力回路の電圧を出力するようにしたので、バースト信号を受信後に生じるＤＣワンダーを抑制することができる。 According to the above configuration, during the no-signal period when no burst signal is being received, the current source of the output buffer circuit can be stopped to reduce power consumption. Furthermore, during the no-signal period when no burst signal is being received, the voltage of the DC voltage output circuit is output, so that the DC wander that occurs after receiving a burst signal can be suppressed.

ここで、ＤＣ電圧出力回路の電圧は、バースト信号を受信しているときの出力バッファ回路の電圧の平均値／中間値と一致することが好ましい。上記構成によれば、バースト信号を受信後に生じるＤＣワンダーを効果的に抑制できる。 Here, it is preferable that the voltage of the DC voltage output circuit coincides with the average/median value of the voltage of the output buffer circuit when a burst signal is received. With the above configuration, it is possible to effectively suppress DC wander that occurs after receiving a burst signal.

また、出力切替回路は、出力バッファ回路の電圧のオンオフを切替える第１スイッチと、ＤＣ電圧出力回路の電圧のオンオフを切替える第２スイッチとを有し、第１スイッチと第２スイッチは、バースト信号の受信の有無に応じて排他的にオンオフ状態が変化するように構成されることが好ましい。上記構成によれば、バースト信号の無信号期間にＤＣ電圧出力回路の電圧を出力し、バースト信号を受信している期間に出力バッファ回路の電圧を出力することで、バースト信号の受信前後の出力電圧の平均値の変化を小さくすることができ、ＤＣワンダーの発生を効果的に抑制することができる。 The output switching circuit preferably has a first switch for switching the voltage of the output buffer circuit on and off, and a second switch for switching the voltage of the DC voltage output circuit on and off, and the first switch and the second switch are configured to change their on and off states exclusively depending on whether or not a burst signal is received. According to the above configuration, the voltage of the DC voltage output circuit is output during the period when there is no burst signal, and the voltage of the output buffer circuit is output during the period when a burst signal is received, thereby making it possible to reduce the change in the average value of the output voltage before and after the reception of a burst signal, and effectively suppress the occurrence of DC wander.

また、出力バッファ回路の電流源は、トランジスタを有する定電流回路であり、電流源制御回路は、バースト信号を検出していないとき、トランジスタに流れる電流を遮断するように構成してもよい。上記構成によれば、電流源制御回路は定電流回路のトランジスタをオフさせるように構成することで電流を遮断できるので構成が簡単になる。 The current source of the output buffer circuit may be a constant current circuit having a transistor, and the current source control circuit may be configured to cut off the current flowing through the transistor when a burst signal is not detected. According to the above configuration, the current source control circuit can be configured to turn off the transistor of the constant current circuit to cut off the current, thus simplifying the configuration.

本発明の光通信システムは、複数の宅内装置と、複数の宅内装置の各々に接続される光ファイバからの信号を結合し、光信号を出力する光結合器と、光結合器が出力する光信号を受信する上述の何れかの光受信器とを有する光／電気信号変換装置と、光／電気信号変換装置が出力する差動増幅信号を受信する信号処理装置とを備えることを特徴とする。 The optical communication system of the present invention is characterized by comprising: a plurality of home devices; an optical/electrical signal conversion device having an optical coupler that combines signals from optical fibers connected to each of the plurality of home devices and outputs an optical signal; and any of the optical receivers described above that receives the optical signal output by the optical coupler; and a signal processing device that receives the differentially amplified signal output by the optical/electrical signal conversion device.

上記構成によれば、バースト信号の無信号期間の消費電力を低減でき、バースト信号を受信したときに生じるＤＣワンダーを抑制することが可能な光通信システムを実現できる。 The above configuration makes it possible to realize an optical communication system that can reduce power consumption during periods when no burst signal is present and suppress DC wander that occurs when a burst signal is received.

本発明の車載光通信ネットワークシステムは、マスターと複数のゲートウェイをリング状に光ファイバで接続した車載光通信ネットワークシステムであって、複数のゲートウェイ何れかが、上述の何れかの光受信器を備えることを特徴とする。 The in-vehicle optical communication network system of the present invention is an in-vehicle optical communication network system in which a master and multiple gateways are connected in a ring shape by optical fibers, and each of the multiple gateways is equipped with any of the optical receivers described above.

上記構成によれば、バースト信号の無信号期間に消費電力を低減でき、バースト信号を受信したときに生じるＤＣワンダーを抑制することが可能な車載光通信ネットワークシステムを実現できる。 The above configuration makes it possible to realize an in-vehicle optical communication network system that can reduce power consumption during periods when there is no burst signal and suppress DC wander that occurs when a burst signal is received.

本発明によれば、バースト信号の無信号期間に差動増幅回路の消費電流を低減しつつ、バースト信号受信後のＤＣワンダーを抑制し、高い伝送信号品質を有する光受信器、光通信システムおよび車載光通信ネットワークシステムを実現できる。 The present invention makes it possible to reduce the current consumption of the differential amplifier circuit during periods when there is no burst signal, while suppressing DC wander after receiving a burst signal, thereby realizing an optical receiver, optical communication system, and in-vehicle optical communication network system with high transmission signal quality.

第１実施形態の光通信システムの構成図である。1 is a configuration diagram of an optical communication system according to a first embodiment. 第１実施形態の車載光通信ネットワークシステムの構成図である。1 is a configuration diagram of an in-vehicle optical communication network system according to a first embodiment. （ａ）は、第１実施形態の光受信器の構成図であり、（ｂ）は、第１実施形態のＴＩＡ回路の構成図である。FIG. 2A is a configuration diagram of an optical receiver according to a first embodiment, and FIG. 2B is a configuration diagram of a TIA circuit according to the first embodiment. 従来の光受信器の構成図である。FIG. 1 is a configuration diagram of a conventional optical receiver. 第１実施形態のバースト信号検出回路の回路図である。FIG. 2 is a circuit diagram of a burst signal detection circuit according to the first embodiment. バースト信号検出回路の動作波形図である。5 is an operational waveform diagram of the burst signal detection circuit; FIG. （ａ）は、出力バッファ回路の構成の一例である。（ｂ）は、出力バッファ回路の定電流源の回路図である。1A is a diagram showing an example of the configuration of an output buffer circuit, and FIG. 1B is a circuit diagram of a constant current source of the output buffer circuit. 第１実施形態の光受信器のブロック図である。FIG. 2 is a block diagram of an optical receiver according to the first embodiment. 光受信器の各部の動作波形であり、（ａ）はＤＣワンダー低減技術を有しない場合の波形であり、（ｂ）はＤＣワンダー低減技術を有する場合の波形である。1 shows operational waveforms of various parts of an optical receiver, where (a) is a waveform when no DC wander reduction technology is used, and (b) is a waveform when the DC wander reduction technology is used. 第１実施形態の光受信器の等価回路図であり、（ａ）はバースト信号の無信号期間、（ｂ）はバースト信号の受信期間の等価回路図である。3A and 3B are equivalent circuit diagrams of the optical receiver according to the first embodiment, in which FIG. 3A is an equivalent circuit diagram of a no-signal period of a burst signal, and FIG. 3B is an equivalent circuit diagram of a reception period of a burst signal. 光受信器の各部動作波形であり、（ａ）はＴＩＡの入力電流、（ｂ）はローパスフィルタの出力電圧と比較器ＣＰの参照電圧およびバースト信号検出電圧、（ｃ）は比較例の出力電圧、（ｄ）は実施例の出力電圧である。13 shows the operating waveforms of each part of the optical receiver, where (a) is the input current of the TIA, (b) is the output voltage of the low-pass filter, the reference voltage of the comparator CP, and the burst signal detection voltage, (c) is the output voltage of the comparative example, and (d) is the output voltage of the embodiment. 実施例の消費電力を示す図である。FIG. 13 is a diagram showing power consumption in an embodiment. （ａ）は、第２実施形態の光受信器の構成図であり、（ｂ）は、第２実施形態のバースト信号検出回路の回路図である。10A is a configuration diagram of an optical receiver according to a second embodiment, and FIG. 10B is a circuit diagram of a burst signal detection circuit according to the second embodiment.

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。以下の説明において、具体的な形状、方向、数値等は、本発明の理解を容易にするための例示であって、用途、目的、仕様等に合わせて適宜変更することができる。また、以下で説明する実施形態および変形例の構成要素を選択的に組み合わせることは当初から想定されている。 The following describes in detail an embodiment of the present invention with reference to the drawings. In the following description, specific shapes, directions, values, etc. are merely examples to facilitate understanding of the present invention, and may be modified as appropriate to suit the application, purpose, specifications, etc. In addition, it is anticipated from the beginning that the components of the embodiments and modified examples described below may be selectively combined.

＜第１実施形態＞
図１は、ＰＯＮ（Passive Optical Network）システムによる本発明の光通信システム２００の構成図である。ＰＯＮシステムは、光通信システムの一種であり、複数の宅内装置（ＯＮＵ：Optical Network Unit）２０２（２０２Ａ、２０２Ｂ、２０２Ｃ等）から光ファイバで送信された光信号を光結合器２０４で結合し、通信局舎内に設置された図示しない光回線終端装置（ＯＬＴ：Optical Line Terminal）に導く技術である。近年、ＰＯＮシステムの車載光ネットワークへの応用が検討されている。 First Embodiment
1 is a configuration diagram of an optical communication system 200 of the present invention using a Passive Optical Network (PON) system. The PON system is a type of optical communication system, and is a technology in which optical signals transmitted from a plurality of ONUs (Optical Network Units) 202 (202A, 202B, 202C, etc.) via optical fibers are combined by an optical coupler 204 and guided to an optical line terminal (OLT) (not shown) installed in a communication station. In recent years, application of the PON system to an in-vehicle optical network has been considered.

図１の光通信システム２００は、複数の宅内装置（ＯＮＵ）２０２、光結合器２０４、光／電気信号変換装置２０６、信号処理装置２０８を有するが、構成はこれに限定されない。図１の光通信システム２００は、宅内装置２０２Ａ～２０２Ｃからの光信号が通信局舎内のＯＬＴへ向かう上り通信経路のみを示している。 The optical communication system 200 in FIG. 1 has multiple on-premises devices (ONUs) 202, an optical coupler 204, an optical/electrical signal conversion device 206, and a signal processing device 208, but the configuration is not limited to this. The optical communication system 200 in FIG. 1 shows only the upstream communication path in which optical signals from the on-premises devices 202A to 202C travel to the OLT in the communication station.

宅内装置２０２Ａ～２０２Ｃは、一般家庭内に設置される光回線終端装置である。宅内装置２０２Ａ～２０２Ｃは、宅内におけるネットワークやコンピュータなどに接続される。各宅内装置２０２Ａ～２０２Ｃは、通信局舎内に設置された光回線終端装置と対となって光信号を送受信する。 The home devices 202A to 202C are optical line terminals installed in ordinary homes. The home devices 202A to 202C are connected to networks and computers within the home. Each of the home devices 202A to 202C is paired with an optical line terminal installed in a communication station to transmit and receive optical signals.

光結合器２０４は、複数の宅内装置２０２Ａ～２０２Ｃから光ケーブルで送信された光信号を一連の光信号に結合する。光結合器２０４で結合した一連の光信号は、本発明におけるバースト信号である。 The optical combiner 204 combines the optical signals transmitted from the multiple home devices 202A-202C via the optical cable into a series of optical signals. The series of optical signals combined by the optical combiner 204 is the burst signal of the present invention.

光／電気信号変換装置２０６は、光結合器２０４から受信した光信号であるバースト信号を電流信号に変換する光／電気信号変換機能と、電流信号を電圧信号に変換する電流／電圧変換機能と、更に電圧信号を増幅して、単相信号を差動信号に変換する差動増幅機能を有する。光／電気信号変換装置２０６は、後述する光受信器１０である。 The optical/electrical signal conversion device 206 has an optical/electrical signal conversion function for converting the burst signal, which is an optical signal received from the optical coupler 204, into a current signal, a current/voltage conversion function for converting the current signal into a voltage signal, and a differential amplification function for further amplifying the voltage signal and converting the single-phase signal into a differential signal. The optical/electrical signal conversion device 206 is the optical receiver 10 described below.

信号処理装置２０８は、光／電気信号変換装置２０６から出力された差動信号を受けて、信号処理を行う。具体的には、信号処理装置２０８は、光回線から受け取った信号を上位ネットワーク側の回線や機器に取り次ぐ役目を行う。また、信号処理装置２０８は、図示していない下り通信経路では、各宅内装置２０２へ送信する光信号を合成して光回線に送出する機能も有するが、本発明では省略する。 The signal processing device 208 receives the differential signal output from the optical/electrical signal conversion device 206 and performs signal processing. Specifically, the signal processing device 208 relays the signal received from the optical line to the line or device on the upper network side. In addition, the signal processing device 208 also has a function of combining the optical signals to be transmitted to each of the home devices 202 in the downstream communication path (not shown) and sending them to the optical line, but this is omitted in the present invention.

図２にＰＯＮシステムの応用である車載光通信ネットワークシステム３００の構成図を示す。図２の車載光通信ネットワークシステム３００においては、受信系の構成のみを示している。車載光通信ネットワークシステム３００は、一台のマスター３０２と複数のゲートウェイ（ＧＷ）３０４－１～３０４－Ｎを備えている。各ゲートウェイは一方向性のリング状の光ファイバ３０６で接続されている。マスター３０２は、全てのゲートウェイ３０４－１～３０４－Ｎに対する信号を光ファイバ３０６を介してバースト信号によって送信する。各ゲートウェイ３０４－１～３０４－Ｎの信号は、光スイッチＳＷ１～ＳＷＮによって受信される。光スイッチＳＷ１～ＳＷＮが受信した信号は、光通信受信装置ＲＸ１～ＲＸＮに入力される。光通信受信装置ＲＸ１～ＲＸＮ内のフォトダイオードで光信号を電流信号に変換し、ＴＩＡで電流信号を電圧信号に変換して増幅する。増幅された信号は後段のＥＣＵ１～ＥＣＵＮに転送される。 Figure 2 shows the configuration of an in-vehicle optical communication network system 300, which is an application of the PON system. In the in-vehicle optical communication network system 300 in Figure 2, only the configuration of the receiving system is shown. The in-vehicle optical communication network system 300 is equipped with one master 302 and multiple gateways (GW) 304-1 to 304-N. Each gateway is connected by a unidirectional ring-shaped optical fiber 306. The master 302 transmits signals to all gateways 304-1 to 304-N by burst signals via the optical fiber 306. The signals of each gateway 304-1 to 304-N are received by optical switches SW1 to SWN. The signals received by the optical switches SW1 to SWN are input to optical communication receiving devices RX1 to RXN. The optical signals are converted to current signals by photodiodes in the optical communication receiving devices RX1 to RXN, and the current signals are converted to voltage signals and amplified by TIA. The amplified signals are transferred to the subsequent ECU1 to ECUN.

図２の車載光通信ネットワークシステム３００においても、各ゲートウェイ３０４－１～３０４－Ｎは、図１の光通信システムと同様に、光信号であるバースト信号を電流信号に変換し、そして電流信号を電圧信号に変換し、更に電圧信号を増幅して、単相信号を差動信号に変換する光通信受信装置ＲＸ１～ＲＸＮを有している。光通信受信装置ＲＸ１～ＲＸＮは、後述する光受信器１０である。 In the in-vehicle optical communication network system 300 of FIG. 2, each gateway 304-1 to 304-N has optical communication receiving devices RX1 to RXN that convert the optical burst signal into a current signal, convert the current signal into a voltage signal, amplify the voltage signal, and convert the single-phase signal into a differential signal, just like the optical communication system of FIG. 1. The optical communication receiving devices RX1 to RXN are optical receivers 10, which will be described later.

図２に示す車載光通信ネットワークシステムにおいては、ゲートウェイは複数接続されるのが通常である。ゲートウェイの接続数をＮ個とすると、個々のゲートウェイにおいて、フレーム長の（Ｎ－１）倍の無信号期間が発生することになる。従来技術の場合、無信号期間においても出力バッファ回路を構成する差動増幅器に電流を流し、電力を消費することになり、システムの消費電力が課題となる。 In the in-vehicle optical communication network system shown in Figure 2, multiple gateways are usually connected. If the number of connected gateways is N, then each gateway will have a no-signal period that is (N-1) times the frame length. In the case of conventional technology, even during the no-signal period, current flows through the differential amplifier that constitutes the output buffer circuit, consuming power, and system power consumption becomes an issue.

次に図３を参照して、本発明の第１実施形態の光受信器１０を詳細に説明する。図３（ａ）は、本実施形態の光受信器１０の構成図であり、図３（ｂ）は光受信器１０が有するＴＩＡ回路３０の構成図である。図４は、従来の光受信器４１０の構成図である。図３、４の何れも、ＤＣブロッキングキャパシタＣ_Ｂと後段回路１００を合わせて図示している。ＤＣブロッキングキャパシタＣ_Ｂは、異なる論理レベルの回路間に挿入され、前段回路出力のＤＣ成分を含む低周波成分を遮断するための回路である。光受信器１０は、図１の光通信システム２００における光／電気信号変換装置２０６に相当する。 Next, the optical receiver 10 according to the first embodiment of the present invention will be described in detail with reference to FIG. 3. FIG. 3(a) is a configuration diagram of the optical receiver 10 according to the present embodiment, and FIG. 3(b) is a configuration diagram of the TIA circuit 30 included in the optical receiver 10. FIG. 4 is a configuration diagram of a conventional optical receiver 410. Both of FIG. 3 and FIG. 4 show a DC blocking capacitor C _{1 B} and a subsequent circuit 100. The DC blocking capacitor C _{1 B} is a circuit that is inserted between circuits of different logic levels and blocks low-frequency components including DC components of the output of the previous circuit. The optical receiver 10 corresponds to the optical/electrical signal conversion device 206 in the optical communication system 200 in FIG. 1.

本実施形態の光受信器１０は、光信号であるバースト信号を電流信号に変換して出力する光電変換素子２０と、電流信号を電圧信号に変換するＴＩＡ回路３０と、電圧信号の振幅を増幅し出力する出力バッファ回路４０と、バースト信号の受信の有無を検出するバースト信号検出回路６０と、所定の電圧を出力するＤＣ電圧出力回路７０と、バースト信号を検出しているとき、出力バッファ回路４０の電流源を動作させ、バースト信号を検出していないとき、出力バッファ回路４０の電流源を停止させるように構成される電流源制御回路８０とを備えている。光受信器１０は、バースト信号を検出しているとき、出力バッファ回路４０の出力電圧を出力し、バースト信号を検出していないとき、ＤＣ電圧出力回路７０の出力電圧を出力することで、バースト信号の受信後のＤＣワンダーを抑制する出力切替回路９０を更に備えている。 The optical receiver 10 of this embodiment includes a photoelectric conversion element 20 that converts a burst signal, which is an optical signal, into a current signal and outputs it, a TIA circuit 30 that converts the current signal into a voltage signal, an output buffer circuit 40 that amplifies the amplitude of the voltage signal and outputs it, a burst signal detection circuit 60 that detects whether a burst signal is received, a DC voltage output circuit 70 that outputs a predetermined voltage, and a current source control circuit 80 that is configured to operate the current source of the output buffer circuit 40 when a burst signal is detected and to stop the current source of the output buffer circuit 40 when a burst signal is not detected. The optical receiver 10 further includes an output switching circuit 90 that suppresses DC wander after receiving a burst signal by outputting the output voltage of the output buffer circuit 40 when a burst signal is detected and outputting the output voltage of the DC voltage output circuit 70 when a burst signal is not detected.

光電変換素子２０は、例えば、フォトダイオードＰＤから構成される。フォトダイオードＰＤは、光信号であるバースト信号を受信し、電流信号に変換して、後段のＴＩＡ回路３０に出力する。 The photoelectric conversion element 20 is composed of, for example, a photodiode PD. The photodiode PD receives a burst signal, which is an optical signal, converts it into a current signal, and outputs it to the downstream TIA circuit 30.

ＴＩＡ回路３０は、フォトダイオードＰＤが発生した微弱電流信号を後段回路１００で処理可能な振幅の電圧信号に変換・増幅するための回路である。図３（ｂ）に示すように、ＴＩＡ回路３０は、増幅回路（例えば、反転増幅回路ＩＮＶ）と帰還抵抗Ｒ_ｆから成るＴＩＡコア回路３２と、ローパスフィルタ３４と、単相差動変換回路３６を有している。ローパスフィルタ３４は、バースト信号のプリアンブル期間とペイロード期間に中間電圧を出力するため、ローパスフィルタ３４の時定数を切替える機能を有している。ローパスフィルタ３４の時定数を切替えることにより、光受信器１０のバースト信号への応答性を良好にする効果がある。 The TIA circuit 30 is a circuit for converting and amplifying a weak current signal generated by the photodiode PD into a voltage signal with an amplitude that can be processed by the subsequent circuit 100. As shown in FIG. 3B, the TIA circuit 30 has a TIA core circuit 32 consisting of an amplifier circuit (e.g., an inverting amplifier circuit INV) and a feedback resistor _Rf , a low-pass filter 34, and a single-phase differential conversion circuit 36. The low-pass filter 34 has a function of switching the time constant of the low-pass filter 34 in order to output an intermediate voltage during the preamble period and the payload period of the burst signal. Switching the time constant of the low-pass filter 34 has the effect of improving the responsiveness of the optical receiver 10 to the burst signal.

出力バッファ回路４０は、ＴＩＡ回路３０の出力電圧（差動電圧）を出力端子５０に接続される後段回路１００に適した出力電圧に調整するために設けられる。出力バッファ回路４０は、複数段の差動増幅回路によって構成されている。 The output buffer circuit 40 is provided to adjust the output voltage (differential voltage) of the TIA circuit 30 to an output voltage suitable for the subsequent circuit 100 connected to the output terminal 50. The output buffer circuit 40 is composed of multiple stages of differential amplifier circuits.

出力端子５０には、光受信器１０の出力電圧が出力される。光受信器１０は、バースト信号を受信している期間においては、出力バッファ回路４０の出力電圧が出力端子５０に出力され、バースト信号の無信号期間においては、後述するＤＣ電圧出力回路７０の出力電圧が出力端子５０に出力されるように構成されている。詳細は後述する。 The output voltage of the optical receiver 10 is output to the output terminal 50. The optical receiver 10 is configured such that during the period when a burst signal is being received, the output voltage of the output buffer circuit 40 is output to the output terminal 50, and during the period when there is no signal of the burst signal, the output voltage of the DC voltage output circuit 70, which will be described later, is output to the output terminal 50. Details will be described later.

バースト信号検出回路６０は、バースト信号の受信の有無を検出するための回路である。図３（ａ）においてバースト信号検出回路６０は、バースト信号を受信しているときに、Ｈｉｇｈレベルとなり、バースト信号を受信していないときにＬｏｗレベルとなるバースト信号検出電圧Ｖ_ＤＥＴを出力する様に構成されている。バースト信号検出電圧Ｖ_ＤＥＴは、後述するＤＣ電圧出力回路７０、電流源制御回路８０、出力切替回路９０に出力される。更に、バースト信号検出電圧Ｖ_ＤＥＴは、ローパスフィルタ３４の時定数切替のタイミング信号としても利用され、ＴＩＡ回路３０にも出力される。 The burst signal detection circuit 60 is a circuit for detecting whether a burst signal is received. In Fig. 3(a), the burst signal detection circuit 60 is configured to output a burst signal detection voltage V _DET that is at a high level when a burst signal is received and at a low level when a burst signal is not received. The burst signal detection voltage V _DET is output to a DC voltage output circuit 70, a current source control circuit 80, and an output switching circuit 90, which will be described later. Furthermore, the burst signal detection voltage V _DET is also used as a timing signal for switching the time constant of the low-pass filter 34, and is also output to the TIA circuit 30.

ＤＣ電圧出力回路７０は、所定の電圧を出力する回路であり、少なくともバースト信号の無信号期間に出力端子５０へ電圧を出力する様に構成されている。図３（ａ）において、ＤＣ電圧出力回路７０は、バースト信号検出電圧Ｖ_ＤＥＴをインバータＩＮＶ１で論理反転した信号が入力される。ＤＣ電圧出力回路７０は、バースト信号を受信している期間の出力バッファ回路４０の出力電圧の平均値／中間値と、ＤＣ電圧出力回路７０の出力電圧が一致するように構成されている。図３（ａ）のＤＣ電圧出力回路７０は、出力バッファ回路４０の一段分の差動増幅回路の反転する入出力端をそれぞれ接続した構成（図示しない差動対を構成する各ＦＥＴのドレインとゲートを短絡した構成）を有しているがこれに限定されない。電源電圧Ｖ_ＤＤを抵抗によって分圧した構成であってもよい。またＤＣ電圧出力回路７０の電圧は、バースト信号の無信号期間中に出力されるため、インピーダンス整合をとる必要はなく、ＤＣ電圧出力回路７０の出力インピーダンスは、消費電流削減の観点から高抵抗値に設定してもよい。 The DC voltage output circuit 70 is a circuit that outputs a predetermined voltage, and is configured to output a voltage to the output terminal 50 at least during the no-signal period of the burst signal. In FIG. 3(a), the DC voltage output circuit 70 receives a signal that is obtained by logically inverting the burst signal detection voltage V _DET by an inverter INV1. The DC voltage output circuit 70 is configured so that the average/median value of the output voltage of the output buffer circuit 40 during the period when the burst signal is received is equal to the output voltage of the DC voltage output circuit 70. The DC voltage output circuit 70 in FIG. 3(a) has a configuration in which the inverting input/output terminals of one stage of the differential amplifier circuit of the output buffer circuit 40 are connected to each other (a configuration in which the drain and gate of each FET constituting a differential pair, not shown, are shorted), but is not limited to this. The power supply voltage V _DD may be divided by a resistor. In addition, since the voltage of the DC voltage output circuit 70 is output during the no-signal period of the burst signal, there is no need to match impedance, and the output impedance of the DC voltage output circuit 70 may be set to a high resistance value from the viewpoint of reducing current consumption.

電流源制御回路８０は、出力バッファ回路４０の電流源の電流量を制御するための回路である。電流源制御回路８０は、バースト信号検出電圧Ｖ_ＤＥＴが入力され、バースト信号を検出している期間に、出力バッファ回路４０の電流源を動作させる。一方、電流源制御回路８０は、バースト信号を検出していない無信号期間においては、出力バッファ回路４０の電流源を停止させるように構成されている。電流源制御回路８０は、バースト信号の無信号期間に出力バッファ回路４０の電流源への電流供給を停止することで、消費電力を低減することができる。 The current source control circuit 80 is a circuit for controlling the amount of current of the current source of the output buffer circuit 40. The current source control circuit 80 operates the current source of the output buffer circuit 40 during a period in which the burst signal detection voltage V _DET is input and a burst signal is detected. On the other hand, the current source control circuit 80 is configured to stop the current source of the output buffer circuit 40 during a no-signal period in which a burst signal is not detected. The current source control circuit 80 can reduce power consumption by stopping the current supply to the current source of the output buffer circuit 40 during the no-signal period of the burst signal.

出力切替回路９０は、出力バッファ回路４０の出力電圧と、ＤＣ電圧出力回路７０の出力電圧とを切替える回路である。出力切替回路９０は、バースト信号を検出している期間に出力バッファ回路４０の出力電圧を出力端子５０に出力し、バースト信号を検出していない無信号期間にＤＣ電圧出力回路７０の出力電圧を出力端子５０に出力するように構成されている。出力切替回路９０は、出力バッファ回路４０の出力と出力端子５０の間に接続される第１スイッチ９２と、ＤＣ電圧出力回路７０の出力と出力端子５０の間に接続される第２スイッチ９４とを有している。第１スイッチ９２と第２スイッチ９４は、バースト信号の有無に応じて排他的にオンオフ状態が変化するように構成される。 The output switching circuit 90 is a circuit that switches between the output voltage of the output buffer circuit 40 and the output voltage of the DC voltage output circuit 70. The output switching circuit 90 is configured to output the output voltage of the output buffer circuit 40 to the output terminal 50 during a period in which a burst signal is detected, and to output the output voltage of the DC voltage output circuit 70 to the output terminal 50 during a no-signal period in which a burst signal is not detected. The output switching circuit 90 has a first switch 92 connected between the output of the output buffer circuit 40 and the output terminal 50, and a second switch 94 connected between the output of the DC voltage output circuit 70 and the output terminal 50. The first switch 92 and the second switch 94 are configured to change their on/off states exclusively depending on the presence or absence of a burst signal.

第１スイッチ９２は、出力バッファ回路４０の差動出力端子と出力端子５０の間に接続される２つのトランスミッションゲートＴＧで構成される。トランスミッションゲートＴＧは、ｎ型ＭＯＳＦＥＴとｐ型ＭＯＳＦＥＴのソース端子とドレイン端子を逆並列接続した構成をしている。トランスミッションゲートＴＧは、ゲート端子に互いに論理が反転した電圧を入力することでスイッチとして作用させることができる。具体的には、トランスミッションゲートＴＧは、ｎ型ＭＯＳＦＥＴのゲート端子にＨｉｇｈレベルの電圧を、ｐ型ＭＯＳＦＥＴのゲート端子にＬｏｗレベルの電圧を入力することで、トランスミッションゲートＴＧのドレイン－ソース間は低抵抗（オン状態）となり、ｎ型ＭＯＳＦＥＴのゲート端子にＬｏｗレベルの電圧を、ｐ型ＭＯＳＦＥＴのゲート端子にＨｉｇｈレベルの電圧を入力することで、トランスミッションゲートＴＧのドレイン－ソース間は高抵抗（オフ状態）となる。第２スイッチ９４を構成するトランスミッションゲートＴＧおよび図５におけるトランスミッションゲートＴＧ_１～ＴＧ_３も同様の動作を行う。 The first switch 92 is composed of two transmission gates TG connected between the differential output terminals of the output buffer circuit 40 and the output terminal 50. The transmission gate TG is configured by connecting the source terminals and drain terminals of an n-type MOSFET and a p-type MOSFET in inverse parallel. The transmission gate TG can be operated as a switch by inputting voltages whose logic is inverted to each other to the gate terminals. Specifically, the transmission gate TG has a low resistance (on state) between the drain and source of the transmission gate TG by inputting a high level voltage to the gate terminal of the n-type MOSFET and a low level voltage to the gate terminal of the p-type MOSFET, and has a high resistance (off state) between the drain and source of the transmission gate TG by inputting a low level voltage to the gate terminal of the n-type MOSFET and a high level voltage to the gate terminal of the p-type MOSFET. The transmission gate TG constituting the second switch 94 and the transmission gates TG ₁ to TG ₃ in FIG. 5 also operate in the same manner.

図３（ａ）の第１スイッチ９２を構成するトランスミッションゲートＴＧは、ｎ型ＭＯＳＦＥＴのゲート端子にバースト信号検出電圧Ｖ_ＤＥＴが入力され、ｐ型ＭＯＳＦＥＴのゲート端子にバースト信号検出電圧Ｖ_ＤＥＴの反転信号が入力されるように構成されている。従って、第１スイッチ９２は、バースト信号検出電圧Ｖ_ＤＥＴがＨｉｇｈレベルのときにオン状態となり、バースト信号検出電圧Ｖ_ＤＥＴがＬｏｗレベルのときにオフ状態となる。 3A, the transmission gate TG constituting the first switch 92 is configured so that the burst signal detection voltage _VDET is input to the gate terminal of the n-type MOSFET, and an inverted signal of the burst signal detection voltage _VDET is input to the gate terminal of the p-type MOSFET. Therefore, the first switch 92 is turned on when the burst signal detection voltage _VDET is at a high level, and turned off when the burst signal detection voltage _VDET is at a low level.

第２スイッチ９４は、第１スイッチ９２と同様の構成であるが、第２スイッチ９４のトランスミッションゲートＴＧには、第１スイッチ９２とは論理反転した信号が入力されるように構成されている。これによって、第１スイッチ９２と第２スイッチ９４は、排他的にオンオフ状態が変化することで、出力バッファ回路４０の出力とＤＣ電圧出力回路７０の出力の一方を出力端子５０に出力する様に動作する。 The second switch 94 has the same configuration as the first switch 92, but the transmission gate TG of the second switch 94 is configured to receive a signal that is logically inverted from that of the first switch 92. As a result, the first switch 92 and the second switch 94 change their on/off states exclusively, and operate to output one of the outputs of the output buffer circuit 40 and the DC voltage output circuit 70 to the output terminal 50.

次に図５を参照して、バースト信号検出回路６０の詳細について説明する。図５は、バースト信号検出回路６０の回路図である。バースト信号の検出は、時定数切替機能を有するローパスフィルタ３４の出力電圧Ｖ_ＬＰＦと参照電圧Ｖ_Ｒｅｆを比較することで行う。 Next, the burst signal detection circuit 60 will be described in detail with reference to Fig. 5. Fig. 5 is a circuit diagram of the burst signal detection circuit 60. The burst signal is detected by comparing the output voltage _VLPF of the low-pass filter 34 having a time constant switching function with a reference voltage _VRef .

ローパスフィルタ３４の時定数は、バースト信号のプリアンブル期間内に出力電圧Ｖ_ＬＰＦが、ＴＩＡコア回路３２の出力電圧Ｖ_ＴＩＡの中間値に収束するように設定されている。比較器ＣＰの参照電圧Ｖ_ＲｅｆをＴＩＡコア回路３２の出力電圧Ｖ_ＴＩＡの最大値と中間値の間に設定することで、バースト信号の検出が可能である。図５のバースト信号検出回路６０は、比較器ＣＰの反転出力をバースト信号検出電圧Ｖ_ＤＥＴとして用いている。バースト信号の無信号期間とプリアンブル期間の初期において、ローパスフィルタ３４の出力電圧Ｖ_ＬＰＦが参照電圧Ｖ_Ｒｅｆより大きい期間、比較器ＣＰの出力はＨｉｇｈレベルとなり、バースト信号検出電圧Ｖ_ＤＥＴはＬｏｗレベルとなる。一方、ローパスフィルタ３４の出力電圧Ｖ_ＬＰＦが参照電圧Ｖ_Ｒｅｆを下回ると比較器ＣＰの出力はＬｏｗレベルとなり、バースト信号検出電圧Ｖ_ＤＥＴはＨｉｇｈレベルとなる。 The time constant of the low-pass filter 34 is set so that the output voltage V _LPF converges to the intermediate value of the output voltage V _TIA of the TIA core circuit 32 within the preamble period of the burst signal. The burst signal can be detected by setting the reference voltage V _Ref of the comparator CP between the maximum value and the intermediate value of the output voltage V _TIA of the TIA core circuit 32. The burst signal detection circuit 60 of FIG. 5 uses the inverted output of the comparator CP as the burst signal detection voltage V _DET . During the no-signal period of the burst signal and the beginning of the preamble period, while the output voltage V _LPF of the low-pass filter 34 is greater than the reference voltage V _Ref , the output of the comparator CP becomes a high level, and the burst signal detection voltage V _DET becomes a low level. On the other hand, when the output voltage V _LPF of the low-pass filter 34 falls below the reference voltage V _Ref , the output of the comparator CP becomes a low level, and the burst signal detection voltage V _DET becomes a high level.

ローパスフィルタ３４の時定数の切替えは、バースト信号検出電圧Ｖ_ＤＥＴを用い、トランスミッションゲートＴＧ_１～ＴＧ_３により、抵抗Ｒ_１、Ｒ_２とキャパシタＣ_１、Ｃ_２を切替えることにより行う。 The time constant of the low-pass filter 34 is changed over by using the burst signal detection voltage V _DET and switching the resistors R ₁ , R ₂ and the capacitors C ₁ , C ₂ by the transmission gates TG ₁ to TG ₃ .

トランスミッションゲートＴＧ_１～ＴＧ_３は、ゲート端子にバースト信号検出電圧Ｖ_ＤＥＴとその反転信号が入力されており、バースト信号検出電圧Ｖ_ＤＥＴの論理に応じて、オンオフ状態が変化する。バースト信号検出電圧Ｖ_ＤＥＴがＬｏｗレベルのとき、トランスミッションゲートＴＧ_１とＴＧ_２はオン（閉状態）となり、ＴＧ_３はオフ（開状態）となる。一方、バースト信号検出電圧Ｖ_ＤＥＴがＨｉｇｈレベルのとき、トランスミッションゲートＴＧ_１とＴＧ_２はオフ、ＴＧ_３はオンとなる。 The transmission gates _TG1 to _TG3 have a burst signal detection voltage _VDET and its inverted signal input to their gate terminals, and their on/off states change according to the logic of the burst signal detection voltage _VDET . When the burst signal detection voltage _VDET is at a low level, the transmission gates _TG1 and _TG2 are on (closed), and _TG3 is off (open). On the other hand, when the burst signal detection voltage _VDET is at a high level, the transmission gates _TG1 and _TG2 are off, and _TG3 is on.

図６にバースト信号の無信号期間とそれに続くプリアンブル期間におけるＴＩＡコア回路３２の出力電圧Ｖ_ＴＩＡと、ローパスフィルタ３４の出力電圧Ｖ_ＬＰＦ、参照電圧Ｖ_Ｒｅｆの波形を示す。バースト信号の無信号期間ではＴＩＡコア回路３２の出力電圧Ｖ_ＴＩＡは一定値となっているが、バースト信号のプリアンブル期間ではＴＩＡコア回路３２の出力電圧Ｖ_ＴＩＡは入力信号と対応する波形（ただし、反転増幅のため波形が反転）となる。プリアンブル期間のデューティ比は５０％であるため、ローパスフィルタ３４の出力はＴＩＡコア回路３２出力電圧の最大値と最小値の中間値に漸近する。 6 shows the waveforms of the output voltage V _TIA of the TIA core circuit 32, the output voltage V _LPF of the low-pass filter 34, and the reference voltage V _Ref during the signal-free period of the burst signal and the subsequent preamble period. During the signal-free period of the burst signal, the output voltage V _TIA of the TIA core circuit 32 is constant, but during the preamble period of the burst signal, the output voltage V _TIA of the TIA core circuit 32 has a waveform corresponding to the input signal (however, the waveform is inverted due to inversion amplification). Since the duty ratio during the preamble period is 50%, the output of the low-pass filter 34 approaches the intermediate value between the maximum and minimum values of the output voltage of the TIA core circuit 32.

従って、比較器ＣＰの参照電圧Ｖ_ＲｅｆをＴＩＡコア回路３２の出力電圧の最大値と中間値の間に設定することで、バースト信号の検出が可能となる（図６のタイミングＴ_ＤＥＴ）。ただし、プリアンブル期間中にローパスフィルタ３４の出力電圧Ｖ_ＬＰＦが定常状態に達する必要があるため、τ_ＰＡ≦Ｔ_ＰＡ／４を満たすように設定している。ここで、Ｔ_ＰＡはプリアンブル期間の時間幅、τ_ＰＡはプリアンブル期間の時定数である。以上の構成によって、比較器ＣＰの出力電圧の反転信号は、バースト信号受信時にＨｉｇｈレベル、無信号期間にＬｏｗレベルとなる。 Therefore, by setting the reference voltage V _Ref of the comparator CP between the maximum value and the intermediate value of the output voltage of the TIA core circuit 32, it becomes possible to detect a burst signal (timing T _DET in FIG. 6). However, since the output voltage V _LPF of the low-pass filter 34 needs to reach a steady state during the preamble period, it is set to satisfy τ _PA ≦T _PA /4. Here, T _PA is the time width of the preamble period, and τ _PA is the time constant of the preamble period. With the above configuration, the inverted signal of the output voltage of the comparator CP is at a high level when a burst signal is received and at a low level during a no-signal period.

＜バースト信号の無信号期間における消費電力削減＞
バースト信号はプリアンブル期間とペイロード（正味のデータ）期間で構成されており、プリアンブル期間には、通常１と０を繰り返すパターンが用いられる。プリアンブル期間では、ＴＩＡコア回路３２の利得調整や単相差動変換回路３６のコモンモード電圧生成、後段回路であるクロックデータリカバリー回路の同期動作等が行われる。 <Reducing power consumption during periods when burst signals are not in use>
The burst signal is composed of a preamble period and a payload (net data) period, and the preamble period usually uses a pattern of repeating 1 and 0. During the preamble period, gain adjustment of the TIA core circuit 32, common mode voltage generation of the single-phase differential conversion circuit 36, and synchronous operation of the clock data recovery circuit, which is a subsequent circuit, are performed.

ＴＩＡコア回路３２の出力は単相差動変換回路３６を介して差動信号に変換されるため、出力バッファ回路４０も差動型となる。高速信号伝送用途の差動出力バッファとして、ＣＭＬ（Current Mode Logic）回路が一般に用いられる。 The output of the TIA core circuit 32 is converted to a differential signal via the single-phase differential conversion circuit 36, so the output buffer circuit 40 is also differential. A CML (Current Mode Logic) circuit is generally used as a differential output buffer for high-speed signal transmission.

ＣＭＬ回路は、定電流源（例えばｎ型ＭＯＳＦＥＴ）が差動対に接続されているため、同相ノイズ（コモンモードノイズ）がＣＭＬ回路に入力された場合に、差動出力電圧の変動がほとんど生じないため、コモンモードノイズ耐性に優れた回路である。 The CML circuit has a constant current source (e.g., an n-type MOSFET) connected to a differential pair, so when common-mode noise is input to the CML circuit, there is almost no fluctuation in the differential output voltage, making it a circuit with excellent common-mode noise resistance.

出力バッファ回路４０は、後段回路１００に出力電圧を供給するために、複数のＣＭＬ回路で構成され（図３参照）、後段のＣＭＬ回路ほど定電流源の電流を大きく設計する必要がある。例えば、５０Ω系システムにおいては、最終段のＣＭＬ回路の負荷抵抗を５０Ωとするため、定電流量は８ｍＡ（４００ｍＶ出力を想定）以上とすることが多い。従って、出力バッファ回路４０の消費電流がシステム全体の大きな割合を占めることになる。更にＣＭＬ回路は信号が入力されていなくても、定電流源には電流を流すように構成されている。このため、バースト信号の無信号期間においてもＣＭＬ回路の定電流源による消費電流が発生している。 The output buffer circuit 40 is composed of multiple CML circuits (see FIG. 3) to supply an output voltage to the subsequent circuit 100, and the current of the constant current source must be designed to be larger for the subsequent CML circuits. For example, in a 50Ω system, the load resistance of the final stage CML circuit is set to 50Ω, so the constant current amount is often set to 8mA (assuming an output of 400mV) or more. Therefore, the current consumption of the output buffer circuit 40 accounts for a large proportion of the entire system. Furthermore, the CML circuit is configured to pass current to the constant current source even when no signal is input. Therefore, current consumption is generated by the constant current source of the CML circuit even during the signal-free period of the burst signal.

図７（ａ）に出力バッファ回路４０を構成するＣＭＬ回路の回路図を示す。２つのｎ型ＭＯＳＦＥＴ（Ｔ_１、Ｔ_２）は、差動対を構成している。差動対には、直列に定電流源が接続されている。図７（ｂ）に定電流源の回路図を示す。ｎ型ＭＯＳＦＥＴ（Ｔ_３）のゲート端子に電圧を与えることで定電流源の電流量を制御することができる。本実施形態のＣＭＬ回路は、図示しない別のｎ型ＭＯＳＦＥＴ等によるスイッチを定電流源と直列に接続し、スイッチのゲート端子にＬｏｗレベル信号を与えることにより、スイッチをオフさせ、定電流源の動作を停止させるように構成されている。 FIG. 7(a) shows a circuit diagram of a CML circuit constituting the output buffer circuit 40. Two n-type MOSFETs ( _T1 , _T2 ) form a differential pair. A constant current source is connected in series to the differential pair. FIG. 7(b) shows a circuit diagram of the constant current source. The current amount of the constant current source can be controlled by applying a voltage to the gate terminal of the n-type MOSFET ( _T3 ). The CML circuit of this embodiment is configured such that a switch made of another n-type MOSFET (not shown) is connected in series to the constant current source, and a low-level signal is applied to the gate terminal of the switch to turn off the switch and stop the operation of the constant current source.

本実施形態の電流源制御回路８０は、図３に示すように出力バッファ回路４０の個々のＣＭＬ回路の定電流源のそれぞれにバースト信号検出電圧Ｖ_ＤＥＴを出力するように構成されている。バースト信号の無信号期間において、バースト信号検出電圧Ｖ_ＤＥＴは、Ｌｏｗレベルとなり、Ｌｏｗレベル信号を入力されたＣＭＬ回路の定電流源は動作を停止させる。これにより、バースト信号の無信号期間における消費電力が削減される。バースト信号を受信すると、バースト信号検出電圧Ｖ_ＤＥＴは、Ｈｉｇｈレベルとなり、Ｈｉｇｈレベル信号を入力されたＣＭＬ回路の定電流源は動作を行う。尚、バースト信号の無信号期間における定電流源の制御はこれに限定されない。定電流源を構成するｎ型ＭＯＳＦＥＴのゲート端子に与える電圧を制御することで、電流を制御するように構成してもよい。或いは、差動対を構成するｎ型ＭＯＳＦＥＴ（Ｔ_１、Ｔ_２）のゲート端子に与える電圧を制御することによって、定電流源の電流を制御するように構成してもよい。 The current source control circuit 80 of this embodiment is configured to output a burst signal detection voltage V _DET to each of the constant current sources of the individual CML circuits of the output buffer circuit 40 as shown in FIG. 3. In the no-signal period of the burst signal, the burst signal detection voltage V _DET becomes a low level, and the constant current source of the CML circuit to which the low-level signal is input stops operating. This reduces the power consumption in the no-signal period of the burst signal. When a burst signal is received, the burst signal detection voltage V _DET becomes a high level, and the constant current source of the CML circuit to which the high-level signal is input operates. Note that the control of the constant current source in the no-signal period of the burst signal is not limited to this. The current may be controlled by controlling the voltage applied to the gate terminal of the n-type MOSFET constituting the constant current source. Alternatively, the current of the constant current source may be controlled by controlling the voltage applied to the gate terminal of the n-type MOSFET (T ₁ , T ₂ ) constituting the differential pair.

＜ＤＣワンダー低減技術＞
次に図８、図９を参照して、出力バッファ回路４０の電流源制御によって生じるＤＣワンダーの発生原因とその対応方策であるＤＣワンダー低減技術について説明する。ここで、ＤＣワンダー低減技術とは、バースト信号を検出しているとき、出力バッファ回路４０の出力電圧を出力し、バースト信号を検出していないとき、ＤＣ電圧出力回路７０の出力電圧を出力することで、バースト信号の受信後のＤＣワンダーを抑制することを言う。 <DC wonder reduction technology>
8 and 9, a description will be given of the cause of DC wander caused by the current source control of the output buffer circuit 40 and a DC wander reduction technique as a countermeasure therefor. Here, the DC wander reduction technique refers to suppressing DC wander after receiving a burst signal by outputting the output voltage of the output buffer circuit 40 when a burst signal is detected and outputting the output voltage of the DC voltage output circuit 70 when a burst signal is not detected.

異種回路間では互いに論理レベル（特にコモンモード電圧）が異なる可能性がある。例えば、信号規格としてＬＶＤＳ（Low Voltage Differential System）、ＥＣＬ（Emitter Coupled Logic）、ＣＭＬ等がある。従って、後段回路１００の論理レベルに応じたコモンモード電圧を与えるために、図８に示すようにＤＣブロッキングキャパシタＣ_Ｂ（以降ＤＣブロックと呼ぶ）が挿入され、前段回路出力のＤＣ成分を含む低周波成分が遮断されることが通常である。 Different types of circuits may have different logic levels (particularly common mode voltages). For example, signal standards include LVDS (Low Voltage Differential System), ECL (Emitter Coupled Logic), CML, etc. Therefore, in order to provide a common mode voltage according to the logic level of the subsequent circuit 100, a DC blocking capacitor C _B (hereinafter referred to as a DC block) is usually inserted as shown in FIG. 8 to block low-frequency components including DC components of the output of the previous circuit.

図８のブロック図において、バースト信号に対応する電流信号がＴＩＡ回路３０に入力されたときの各端子（Ａ）～（Ｃ）の波形を図９に示す。図９（ａ）はＤＣワンダー低減技術を有しない場合の波形であり、図９（ｂ）はＤＣワンダー低減技術を有する場合の波形である。なお、図９（ａ）、（ｂ）は何れもバースト信号の無信号期間に、出力バッファ回路４０の定電流源を停止させる制御を行っている。 In the block diagram of FIG. 8, FIG. 9 shows the waveforms at each terminal (A) to (C) when a current signal corresponding to a burst signal is input to the TIA circuit 30. FIG. 9(a) shows the waveform when there is no DC wander reduction technology, and FIG. 9(b) shows the waveform when there is DC wander reduction technology. Note that in both FIG. 9(a) and (b), control is performed to stop the constant current source of the output buffer circuit 40 during the signal-free period of the burst signal.

図９（ａ）、（ｂ）において、（Ａ）はＴＩＡ回路３０への入力電流波形、（Ｂ）は出力バッファ回路４０の出力電圧波形、（Ｃ）はＤＣブロックＣ_Ｂの出力電圧波形である。図中のＴ１においてバースト信号無信号期間から受信期間に切り替わる。但し、信号の切替えに要する期間は省略している。 9A and 9B, (A) is the input current waveform to the TIA circuit 30, (B) is the output voltage waveform of the output buffer circuit 40, and (C) is the output voltage waveform of the DC block _CB . At T1 in the figure, the period without a burst signal is switched to the reception period. However, the period required for switching the signal is omitted.

図９（ａ）の（Ｃ）に示すＤＣブロックＣ_Ｂの出力電圧は、バースト信号受信後に本来のベースラインから大きく逸脱した信号レベルで遷移している。本来のベースラインは、０Ｖであり、本来の信号レベルは、破線で示したレベルである。 The output voltage of the DC block C _B shown in FIG. 9A(C) transitions at a signal level that deviates significantly from the original baseline after receiving a burst signal. The original baseline is 0 V, and the original signal level is the level shown by the dashed line.

ＤＣブロックＣ_Ｂの容量は、小さく見積もっても１ｎＦ以上であり、５０Ω系伝送システムでは、ＤＣワンダーが収束するのに要する時間は２５０ｎｓ以上となる（５τを定常状態とした）。この時間はプリアンブル期間より長く、プリアンブル期間中に動作を安定させることができない。結果として、ペイロード期間中にビット誤りを引き起こす可能性があり、伝送信号品質の劣化を生じる。 The capacitance of the DC block C _B is at least 1 nF, and in a 50Ω transmission system, the time required for the DC wander to converge is 250 ns or more (5τ is set as the steady state). This time is longer than the preamble period, and the operation cannot be stabilized during the preamble period. As a result, there is a possibility that bit errors will occur during the payload period, causing deterioration of the transmission signal quality.

ＤＣワンダーが生じる原因は、出力バッファ回路４０の出力電圧が、バースト信号の無信号期間とバースト信号の受信中のＤＣレベルが一致していないことにある。そこで本実施形態では、無信号期間中の出力バッファ回路４０の電圧レベルをプリアンブル期間のコモンモード電圧（中間値電圧）に一致させるように、無信号期間に適切な電圧レベルを与える構成（ＤＣワンダー低減技術）を追加した。 The cause of DC wander is that the output voltage of the output buffer circuit 40 does not match the DC level during the no-signal period of the burst signal and when the burst signal is being received. Therefore, in this embodiment, a configuration (DC wander reduction technology) is added that provides an appropriate voltage level during the no-signal period so that the voltage level of the output buffer circuit 40 during the no-signal period matches the common mode voltage (median voltage) of the preamble period.

図９（ｂ）の出力バッファ回路４０の出力電圧は、（Ｂ）に示すようにバースト信号の無信号期間に１．０Ｖを出力するようにした。これは、図３に示した出力切替回路９０によって、出力バッファ回路４０と並列的に接続されているＤＣ電圧出力回路７０に切り替えることにより実現している。 The output voltage of the output buffer circuit 40 in FIG. 9(b) is set to 1.0 V during the signal-free period of the burst signal, as shown in (B). This is achieved by switching to the DC voltage output circuit 70 connected in parallel to the output buffer circuit 40 using the output switching circuit 90 shown in FIG. 3.

＜出力切替回路＞
次に図１０を参照して、本実施形態の光受信器１０の出力切替回路９０の動作について説明する。図１０（ａ）はバースト信号の無信号期間の光受信器１０の等価回路図であり、（ｂ）はバースト信号の受信期間の光受信器１０の等価回路図である。 <Output switching circuit>
Next, the operation of the output switching circuit 90 of the optical receiver 10 of this embodiment will be described with reference to Fig. 10. Fig. 10(a) is an equivalent circuit diagram of the optical receiver 10 during a no-signal period of a burst signal, and Fig. 10(b) is an equivalent circuit diagram of the optical receiver 10 during a reception period of a burst signal.

バースト信号検出電圧Ｖ_ＤＥＴとその反転信号を第１スイッチ９２と第２スイッチ９４のトランスミッションゲートＴＧの制御信号として与え、バースト信号検出電圧がＬｏｗレベル（無信号期間）のときには図１０（ａ）に示すように出力端子５０にはＤＣ電圧出力回路７０が接続され、Ｈｉｇｈレベル（バースト信号受信期間）のときには図１０（ｂ）に示すように出力端子５０には出力バッファ回路４０が接続される。 A burst signal detection voltage _VDET and its inverted signal are applied as control signals to the transmission gates TG of the first switch 92 and the second switch 94. When the burst signal detection voltage is at a low level (no signal period), the DC voltage output circuit 70 is connected to the output terminal 50 as shown in FIG. 10(a), and when it is at a high level (burst signal reception period), the output buffer circuit 40 is connected to the output terminal 50 as shown in FIG. 10(b).

図１０（ａ）においては、電流源制御回路８０は、Ｌｏｗレベルのバースト信号検出電圧Ｖ_ＤＥＴを受けて、出力バッファ回路４０の電流源の電流を停止させる。同時にバースト信号検出電圧Ｖ_ＤＥＴが第１スイッチ９２のトランスミッションゲートＴＧのｎ型ＭＯＳＦＥＴのゲート端子に入力され、バースト信号検出電圧Ｖ_ＤＥＴの反転信号がｐ型ＭＯＳＧＥＴのゲート端子に入力されて、第１スイッチ９２はオフ（開状態）となり、出力バッファ回路４０の出力は切り離される。 10A, the current source control circuit 80 receives a burst signal detection voltage _VDET of low level and stops the current of the current source of the output buffer circuit 40. At the same time, the burst signal detection voltage _VDET is input to the gate terminal of the n-type MOSFET of the transmission gate TG of the first switch 92, and an inverted signal of the burst signal detection voltage _VDET is input to the gate terminal of the p-type MOSFET, turning the first switch 92 off (open state), and the output of the output buffer circuit 40 is disconnected.

一方、ＤＣ電圧出力回路７０は、バースト信号検出電圧Ｖ_ＤＥＴの反転信号が入力されて、所定のＤＣ電圧を出力する。第２スイッチ９４のトランスミッションゲートＴＧの各ゲート端子には、第１スイッチ９２とは反転する信号が入力されてオン（閉状態）となり、ＤＣ電圧出力回路７０が出力端子５０に接続される。既に説明した様にＤＣ電圧出力回路７０はプリアンブル期間の出力の平均値（中間値）電圧と一致するように構成され、バースト信号受信直後のＤＣワンダーの抑制に備える。なお、ここで一致とは完全な一致のみを示すものではなく、１０%程度の誤差を許容する。 On the other hand, the DC voltage output circuit 70 receives an inverted signal of the burst signal detection voltage V _DET and outputs a predetermined DC voltage. A signal inverted from that of the first switch 92 is input to each gate terminal of the transmission gate TG of the second switch 94, turning it on (closed state), and the DC voltage output circuit 70 is connected to the output terminal 50. As already explained, the DC voltage output circuit 70 is configured to match the average (median) voltage of the output during the preamble period, and is prepared to suppress DC wander immediately after receiving the burst signal. Note that the match here does not only mean a perfect match, but also allows for an error of about 10%.

図１０（ｂ）においては、電流源制御回路８０は、Ｈｉｇｈレベルのバースト信号検出電圧Ｖ_ＤＥＴを受けて、出力バッファ回路４０の電流源を動作させる。同時にバースト信号検出電圧Ｖ_ＤＥＴが第１スイッチ９２のトランスミッションゲートＴＧのｎ型ＭＯＳＦＥＴのゲート端子に入力され、バースト信号検出電圧Ｖ_ＤＥＴの反転信号がｐ型ＭＯＳＧＥＴのゲート端子に入力されて、第１スイッチ９２はオン（閉状態）となり、出力バッファ回路４０が出力端子５０に接続される。 10B, the current source control circuit 80 receives a high-level burst signal detection voltage V _DET and operates the current source of the output buffer circuit 40. At the same time, the burst signal detection voltage V _DET is input to the gate terminal of the n-type MOSFET of the transmission gate TG of the first switch 92, and an inverted signal of the burst signal detection voltage V _DET is input to the gate terminal of the p-type MOSFET, turning the first switch 92 on (closed state) and connecting the output buffer circuit 40 to the output terminal 50.

一方、ＤＣ電圧出力回路７０は、バースト信号検出電圧Ｖ_ＤＥＴの反転信号が入力されて、動作を停止する（ＣＭＬ回路構成の場合）。第２スイッチ９４のトランスミッションゲートＴＧの各ゲート端子には、第１スイッチ９２とは反転する信号が入力されてオフ（開状態）となり、ＤＣ電圧出力回路７０の出力は出力端子５０から切り離される。 On the other hand, the DC voltage output circuit 70 receives an inverted signal of the burst signal detection voltage V _DET and stops operating (in the case of a CML circuit configuration). A signal inverted from that of the first switch 92 is input to each gate terminal of the transmission gate TG of the second switch 94, turning it off (open state), and the output of the DC voltage output circuit 70 is disconnected from the output terminal 50.

以上のように、本実施形態の光受信器１０は、バースト信号の無信号期間に出力バッファ回路４０の電流源への電流を停止し、バースト信号の受信期間に出力バッファ回路４０の電流源を動作させることにより、無信号期間における消費電力を低減することができる。更に、バースト信号の無信号期間にＤＣ電圧出力回路７０の出力電圧を出力端子５０に出力し、バースト信号を受信すると出力バッファ回路４０の出力電圧を出力端子５０に出力するよう構成したので、ＤＣワンダーを抑制することができる。よって、高品質な信号伝送を実現することができる。更に本実施形態の光受信器１０は、外部制御信号を用いることなく、バースト信号の有無を検出するようにしたので、システムの構成を簡単化できる。 As described above, the optical receiver 10 of this embodiment can reduce power consumption during the no-signal period by stopping the current to the current source of the output buffer circuit 40 during the no-signal period of the burst signal and operating the current source of the output buffer circuit 40 during the reception period of the burst signal. Furthermore, the output voltage of the DC voltage output circuit 70 is output to the output terminal 50 during the no-signal period of the burst signal, and when a burst signal is received, the output voltage of the output buffer circuit 40 is output to the output terminal 50, so that DC wander can be suppressed. Therefore, high-quality signal transmission can be realized. Furthermore, the optical receiver 10 of this embodiment can detect the presence or absence of a burst signal without using an external control signal, so that the system configuration can be simplified.

＜実施例＞
図１１、１２に本発明の光受信器１０の実施例を示す。図１１（ａ）、（ｂ）、（ｄ）は光受信器１０のＴＩＡ回路３０にバースト信号が入力された際の各端子波形のシミュレーション結果であり、図１１（ｃ）に比較例の結果を合わせて示す。ここで、実施例の光受信器は、バースト信号の無信号期間における消費電力削減機能とＤＣワンダー低減技術を有するものであり、比較例の光受信器は、バースト信号の無信号期間における消費電力削減の機能は有するが、ＤＣワンダー低減技術を有しないものである。 <Example>
11 and 12 show an embodiment of the optical receiver 10 of the present invention. Figures 11(a), (b), and (d) show simulation results of the waveforms at each terminal when a burst signal is input to the TIA circuit 30 of the optical receiver 10, and Figure 11(c) also shows the results of a comparative example. Here, the optical receiver of the embodiment has a power consumption reduction function and DC wander reduction technology during periods when there is no burst signal, while the optical receiver of the comparative example has a power consumption reduction function during periods when there is no burst signal, but does not have DC wander reduction technology.

図１１（ａ）はバースト信号に対応するＴＩＡ回路３０の入力電流波形である。バースト信号は、１ｎｓの無信号期間の後、プリアンブル期間２０ｎｓとペイロード期間４０ｎｓで構成される信号とした。プリアンブル期間は、０と1の信号が交互に繰り返す。なお、システムの同符号連続（Consecutive identical digit：ＣＩＤ）耐性を確認するために、ペイロード期間にはＣＩＤをＨｉｇｈレベル、Ｌｏｗレベルともに６６ビットずつ挿入している。 Figure 11 (a) shows the input current waveform of the TIA circuit 30 corresponding to a burst signal. The burst signal is a signal consisting of a silent period of 1 ns, followed by a preamble period of 20 ns and a payload period of 40 ns. During the preamble period, signals of 0 and 1 are repeated alternately. In order to check the system's resistance to consecutive identical digits (CID), 66 bits of CID are inserted at both the high and low levels during the payload period.

図１１（ｂ）は、図５におけるローパスフィルタ３４の出力電圧Ｖ_ＬＰＦと比較器ＣＰの参照電圧Ｖ_Ｒｅｆ（何れも左軸目盛）と、バースト信号検出電圧Ｖ_ＤＥＴ（右軸目盛）を示している。プリアンブル期間初期にローパスフィルタ３４の出力電圧Ｖ_ＬＰＦが参照電圧Ｖ_Ｒｅｆを下回り、一定の遅延時間を経てプリアンブル期間中にバースト信号検出電圧Ｖ_ＤＥＴがＬｏｗレベルからＨｉｇｈレベルに遷移し、バースト信号の入力を検出できていることが分かる。なお、ローパスフィルタ３４を構成するキャパシタの充電に十分な時間を確保するため、本シミュレーションにおいては、ローパスフィルタ３４の出力電圧Ｖ_ＬＰＦが参照電圧Ｖ_Ｒｅｆを下回るタイミングより遅延時間を設けて、バースト信号検出電圧Ｖ_ＤＥＴが立ち上がるようにしている。 11B shows the output voltage V _LPF of the low-pass filter 34 and the reference voltage V _Ref of the comparator CP (both on the left scale) and the burst signal detection voltage V _DET (on the right scale) in FIG. 5. It can be seen that the output voltage V _LPF of the low-pass filter 34 falls below the reference voltage V _Ref at the beginning of the preamble period, and the burst signal detection voltage V _DET transitions from a low level to a high level during the preamble period after a certain delay time, and the input of the burst signal is detected. In order to ensure sufficient time for charging the capacitor that constitutes the low-pass filter 34, in this simulation, a delay time is provided from the timing when the output voltage V _LPF of the low-pass filter 34 falls below the reference voltage V _Ref , so that the burst signal detection voltage V _DET rises.

図１１（ｃ）は比較例の出力電圧波形である。バースト信号検出電圧Ｖ_ＤＥＴのレベル遷移のタイミングでバースト信号が出力されているが、破線で示した本来のベースラインを大きく逸脱していることが観測される。従って、この状態の波形では後段回路の信号処理において、ビット誤りが発生し、信号品質劣化のおそれがある。 11(c) shows the output voltage waveform of the comparative example. A burst signal is output at the timing of the level transition of the burst signal detection voltage V _DET , but it is observed that the burst signal significantly deviates from the original baseline shown by the dashed line. Therefore, in this state of the waveform, bit errors may occur in the signal processing of the subsequent circuit, causing degradation of signal quality.

図１１（ｄ）は実施例の出力電圧波形である。バースト信号の受信前後でベースラインの変動がほとんどなく、ＤＣワンダーを抑制できていることが分かる。従って、本発明によれば、信号品質の確保が可能である。 Figure 11 (d) shows the output voltage waveform of the embodiment. It can be seen that there is almost no baseline fluctuation before and after receiving the burst signal, and DC wander is suppressed. Therefore, according to the present invention, it is possible to ensure signal quality.

次に図１２に本実施例における回路全体、ＴＩＡ回路３０、出力バッファ回路４０の消費電力のシミュレーション結果を示す。なお、このグラフの出力バッファ回路４０の消費電力には単相差動変換回路の消費電力、および本発明を実施するのに必要な各種論理回路の消費電力が含まれており、これらにはバースト信号の無信号期間における消費電力削減手法は適用していない。 Next, FIG. 12 shows the results of a simulation of the power consumption of the entire circuit, the TIA circuit 30, and the output buffer circuit 40 in this embodiment. Note that the power consumption of the output buffer circuit 40 in this graph includes the power consumption of the single-phase differential conversion circuit and the power consumption of various logic circuits required to implement the present invention, and the power consumption reduction method during the signal-free period of the burst signal is not applied to these.

本実施例の出力バッファ回路４０は３段のＣＭＬ回路で構成し、定電流源の電流量はそれぞれ約６ｍＡ、８ｍＡ、１２ｍＡである。 The output buffer circuit 40 in this embodiment is composed of three stages of CML circuits, and the current amounts of the constant current sources are approximately 6 mA, 8 mA, and 12 mA, respectively.

バースト信号検出電圧Ｖ_ＤＥＴが立ち上がった１３ｎｓに出力バッファ回路４０の定流電源がオンとなり、トータルの消費電力は５２．２ｍＷとなった。バースト信号が無くなる６２ｎｓからも、ローパスフィルタ３４の時定数が大きいためＶ_ＤＥＴは暫くＨｉｇｈレベルを維持し、トータルの消費電力も維持されている。 At 13 ns when the burst signal detection voltage V _DET rises, the constant current power supply of the output buffer circuit 40 is turned on, and the total power consumption is 52.2 mW. Even after 62 ns when the burst signal disappears, V _DET maintains a high level for a while because the time constant of the low-pass filter 34 is large, and the total power consumption is also maintained.

バースト信号検出電圧Ｖ_ＤＥＴは、バースト信号が無くなってから約２０ｎｓ遅れてＬｏｗレベルに変位する。このタイミングで出力バッファ回路４０の定電流源はオフし、消費電力は２３．９ｍＷに低減される。以上より、バースト信号受信期間に対する無信号期間の消費電力は、５４．２％削減されることが分かる。 The burst signal detection voltage V _DET transitions to a low level approximately 20 ns after the burst signal disappears. At this timing, the constant current source of the output buffer circuit 40 is turned off, and power consumption is reduced to 23.9 mW. From the above, it can be seen that power consumption during the no-signal period compared to the burst signal reception period is reduced by 54.2%.

＜実施形態２＞
次に図１３に第２実施形態の光受信器５１０を示す。図１３（ａ）は、第２実施形態の光受信器５１０の構成図であり、図１３（ｂ）は、ローパスフィルタ５３４とバースト信号検出回路６０の回路図である。第２実施形態では、第１実施形態と同様の構成には第１実施形態と同一の符号を付して詳細な説明を省略する。第２実施形態の光受信器５１０は、ＴＩＡ回路３０が有するローパスフィルタ５３４が時定数切替機能を有しない点で異なり、その他の構成は第１実施形態と同様である。 <Embodiment 2>
Next, Fig. 13 shows an optical receiver 510 of the second embodiment. Fig. 13(a) is a configuration diagram of the optical receiver 510 of the second embodiment, and Fig. 13(b) is a circuit diagram of a low-pass filter 534 and a burst signal detection circuit 60. In the second embodiment, the same components as those in the first embodiment are given the same reference numerals as those in the first embodiment, and detailed explanations are omitted. The optical receiver 510 of the second embodiment differs in that the low-pass filter 534 of the TIA circuit 30 does not have a time constant switching function, and other configurations are the same as those in the first embodiment.

本実施形態においても、ローパスフィルタ５３４の出力電圧Ｖ_ＬＰＦと参照電圧Ｖ_Ｒｅｆと比較することで、バースト信号の検出を行う。またバースト信号検出電圧Ｖ_ＤＥＴは、第１実施形態と同様に、ＤＣ電圧出力回路７０、電流源制御回路８０、出力切替回路９０に出力される。第２実施形態では、ローパスフィルタ５３４が時定数切替機能を有しないため、バースト信号検出電圧Ｖ_ＤＥＴは、ＴＩＡ回路５３０には出力されない。 In this embodiment as well, a burst signal is detected by comparing the output voltage V _LPF of the low-pass filter 534 with the reference voltage V _Ref . Similarly to the first embodiment, the burst signal detection voltage V _DET is output to the DC voltage output circuit 70, the current source control circuit 80, and the output switching circuit 90. In the second embodiment, the low-pass filter 534 does not have a time constant switching function, so the burst signal detection voltage V _DET is not output to the TIA circuit 530.

その他の構成および動作は、第１実施形態と同様であり、本実施形態の光受信器５１０においても、バースト信号の無信号期間において、出力バッファ回路４０の電流源を停止する消費電力削減機能を有する。また、バースト信号の無信号期間に、ＤＣ電圧出力回路７０の電圧を出力端子５０に出力し、バースト信号を受信すると出力バッファ回路４０の電圧を出力端子５０に出力するよう構成され、ＤＣワンダーを低減することができる。 Other configurations and operations are the same as those of the first embodiment, and the optical receiver 510 of this embodiment also has a power consumption reduction function that stops the current source of the output buffer circuit 40 during the signal-free period of the burst signal. In addition, during the signal-free period of the burst signal, the voltage of the DC voltage output circuit 70 is output to the output terminal 50, and when a burst signal is received, the voltage of the output buffer circuit 40 is output to the output terminal 50, thereby reducing DC wander.

以上より、本発明の光受信器は、バースト信号の無信号期間の消費電力削減が可能である。また、光受信器におけるバースト信号の無信号期間は、バースト信号の受信期間よりも長いことが一般的である。従って、本発明の光受信器は、バースト信号の無信号期間に消費電力を削減することによって、システムの動作期間における消費電力の削減効果は非常に大きいことが理解できる。同様に本発明の光受信器を採用する光通信システムおよび車載光ネットワークシステムにおいても消費電力を大幅に削減可能である。また、本発明の光受信器は、外部制御信号を用いることなく、バースト信号の無信号期間の検出を行うので、システムの構成を簡素化できる。 From the above, the optical receiver of the present invention can reduce power consumption during periods when there is no signal in a burst signal. Furthermore, the periods when there is no signal in a burst signal in an optical receiver are generally longer than the reception period of the burst signal. Therefore, it can be seen that the optical receiver of the present invention can reduce power consumption during periods when there is no signal in a burst signal, thereby significantly reducing power consumption during the operation period of the system. Similarly, optical communication systems and in-vehicle optical network systems that employ the optical receiver of the present invention can also significantly reduce power consumption. Furthermore, the optical receiver of the present invention detects periods when there is no signal in a burst signal without using an external control signal, which simplifies the system configuration.

なお、本発明は上述した実施形態およびその変形例に限定されるものではなく、本願の特許請求の範囲に記載された事項の範囲内において種々の変更や改良が可能であることは勿論である。 The present invention is not limited to the above-described embodiment and its variations, and various modifications and improvements are possible within the scope of the claims of this application.

１０ 光受信器、２０ 光電変換素子、３０ ＴＩＡ、３２ ＴＩＡコア回路、３４ ローパスフィルタ、３６ 単相差動変換回路、４０ 出力バッファ回路、５０ 出力端子、６０ バースト信号検出回路、７０ ＤＣ電圧出力回路、８０ 電流源制御回路、８２ 電流遮断回路、９０ 出力切替回路、９２ 第１スイッチ、９４ 第２スイッチ、１００ 後段回路、２００ 光ネットワークシステム、２０２ 宅内装置、２０４ 光結合器、２０６ 光受信器、２０８ 信号処理装置、３００ 車載光ネットワークシステム、３０２ マスター、３０４ ゲートウェイ、３０６ 光ファイバ
10 Optical receiver, 20 Photoelectric conversion element, 30 TIA, 32 TIA core circuit, 34 Low-pass filter, 36 Single-phase differential conversion circuit, 40 Output buffer circuit, 50 Output terminal, 60 Burst signal detection circuit, 70 DC voltage output circuit, 80 Current source control circuit, 82 Current interruption circuit, 90 Output switching circuit, 92 First switch, 94 Second switch, 100 Subsequent circuit, 200 Optical network system, 202 In-home device, 204 Optical coupler, 206 Optical receiver, 208 Signal processing device, 300 Vehicle-mounted optical network system, 302 Master, 304 Gateway, 306 Optical fiber

Claims (6)

光信号であるバースト信号を電流信号に変換して出力する光電変換素子と、
前記電流信号を電圧信号に変換するＴＩＡ回路と、
前記電圧信号の振幅を増幅し出力する出力バッファ回路と、
前記バースト信号の受信の有無を検出するバースト信号検出回路と、
所定の電圧を出力するＤＣ電圧出力回路と、
前記バースト信号を検出しているとき、前記出力バッファ回路の電流源を動作させ、前記バースト信号を検出していないとき、前記出力バッファ回路の前記電流源を停止させるように構成される電流源制御回路と、を備え、
前記バースト信号を検出しているとき、前記出力バッファ回路の電圧を出力し、前記バースト信号を検出していないとき、前記ＤＣ電圧出力回路の電圧を出力する出力切替回路を更に備えることを特徴とする光受信器。 a photoelectric conversion element that converts a burst signal, which is an optical signal, into a current signal and outputs the current signal;
a TIA circuit for converting the current signal into a voltage signal;
an output buffer circuit that amplifies the amplitude of the voltage signal and outputs the amplified voltage signal;
a burst signal detection circuit for detecting whether or not the burst signal is received;
A DC voltage output circuit that outputs a predetermined voltage;
a current source control circuit configured to operate a current source of the output buffer circuit when the burst signal is detected and to stop the current source of the output buffer circuit when the burst signal is not detected;
an output switching circuit that outputs the voltage of the output buffer circuit when the burst signal is detected, and outputs the voltage of the DC voltage output circuit when the burst signal is not detected. 前記ＤＣ電圧出力回路の電圧は、前記バースト信号を受信しているときの前記出力バッファ回路の電圧の平均値／中間値と一致するように構成される、
請求項１に記載の光受信器。 The voltage of the DC voltage output circuit is configured to match the average/mean value of the voltage of the output buffer circuit when receiving the burst signal.
2. The optical receiver according to claim 1. 前記出力切替回路は、
前記出力バッファ回路の電圧のオンオフを切替える第１スイッチと、
前記ＤＣ電圧出力回路の電圧のオンオフを切替える第２スイッチと、を有し、
前記第１スイッチと前記第２スイッチは、前記バースト信号の受信の有無に応じて排他的にオンオフ状態が変化するように構成される、
請求項２に記載の光受信器。 The output switching circuit includes:
a first switch for switching on and off a voltage of the output buffer circuit;
a second switch that switches the voltage of the DC voltage output circuit on and off;
the first switch and the second switch are configured to change their on/off states exclusively depending on whether or not the burst signal is received.
3. The optical receiver according to claim 2. 前記出力バッファ回路の前記電流源は、トランジスタを有する定電流回路であり、
前記電流源制御回路は、前記バースト信号を検出していないとき、前記トランジスタに流れる電流を遮断するように構成される、
請求項１～３の何れか一項に記載の光受信器。 the current source of the output buffer circuit is a constant current circuit having a transistor;
The current source control circuit is configured to cut off a current flowing through the transistor when the burst signal is not detected.
4. The optical receiver according to claim 1. 複数の宅内装置と、
前記複数の宅内装置の各々に接続される光ファイバからの信号を結合し、光信号を出力する光結合器と、
前記光結合器が出力する前記光信号を受信する請求項１～３の何れか一項に記載の光受信器とを有する光／電気信号変換装置と、
前記光／電気信号変換装置が出力する差動増幅信号を受信する信号処理装置と、
を備える光通信システム。 A plurality of home devices;
an optical coupler that combines signals from optical fibers connected to each of the plurality of home devices and outputs an optical signal;
an optical/electrical signal conversion device having an optical receiver according to any one of claims 1 to 3 for receiving the optical signal output from the optical coupler;
a signal processing device that receives the differentially amplified signal output by the optical/electrical signal conversion device;
An optical communication system comprising: マスターと複数のゲートウェイをリング状に光ファイバで接続した車載光通信ネットワークシステムであって、
前記複数のゲートウェイ何れかが、請求項１～３の何れか一項に記載の光受信器を備える車載光通信ネットワークシステム。
An in-vehicle optical communication network system in which a master and a plurality of gateways are connected in a ring shape by optical fibers,
An in-vehicle optical communication network system, wherein any one of the plurality of gateways includes the optical receiver according to any one of claims 1 to 3.

Images