JP2024035702A - Plasma processing equipment and plasma processing method - Google Patents

Abstract

【課題】エッチング形状を制御する。【解決手段】（ａ）開口を有する第１膜と第２膜を備える基板を提供し、（ｂ）ガス供給口より処理ガスを供給し、（ｂ１）と（ｂ２）を交互に実施して第２膜をエッチングする第１工程と、（ｃ）処理ガスを供給し、（ｃ１）と（ｃ２）を交互に実施して第２膜を第１工程よりも高エッチングレートでエッチングする第２工程と、を交互に繰り返し、（ｂ１）は第１レベルのソースＲＦ電力、第２レベルのバイアスＲＦ電力を供給し、（ｂ２）は第１レベル未満の第３レベルのソースＲＦ電力、第２レベル未満の第４レベルのバイアスＲＦ電力を供給し、（ｃ１）は第５レベルのソースＲＦ電力、第６レベルのバイアスＲＦ電力を供給し、（ｃ２）は第５レベル未満かつ０を超える第７レベルのソースＲＦ電力、第６レベル未満かつ０を超える第８レベルのバイアスＲＦ電力を供給するプラズマ処理装置。【選択図】図４An object of the present invention is to control an etching shape. [Solution] (a) A substrate including a first film and a second film having openings is provided, (b) a processing gas is supplied from a gas supply port, and (b1) and (b2) are performed alternately. a first step of etching the second film, and a second step of etching the second film at a higher etching rate than the first step by supplying (c) a processing gas and performing (c1) and (c2) alternately. (b1) supplies a first level of source RF power, a second level of bias RF power, and (b2) supplies a third level of source RF power less than the first level, the second level of source RF power is alternately repeated. (c1) provides a fourth level of bias RF power below the fifth level, (c1) provides a fifth level of source RF power, a sixth level of bias RF power, and (c2) provides a fourth level of bias RF power below the fifth level and above zero. A plasma processing apparatus that provides seven levels of source RF power and an eighth level of bias RF power that is less than a sixth level and greater than zero. [Selection diagram] Figure 4

Description

本開示は、プラズマ処理装置及びプラズマ処理方法に関する。 The present disclosure relates to a plasma processing apparatus and a plasma processing method.

特許文献１は、第１のデューティサイクルを有する第１のＲＦソース信号をプラズマに印加し、第２のデューティサイクルを有する第２のＲＦバイアス信号をプラズマに印加し、第３のデューティサイクルを有する第３のＲＦバイアス信号をプラズマに印加する。第１のＲＦソース信号と第２又は第３のＲＦバイアス信号の少なくとも１つとの間の位相分散を調整することにより、プラズマ中のプラズマイオン密度の不均一性等を制御することを提案している。 U.S. Pat. No. 5,000,303 applies a first RF source signal having a first duty cycle to the plasma, a second RF bias signal having a second duty cycle to the plasma, and having a third duty cycle. A third RF bias signal is applied to the plasma. It is proposed to control plasma ion density non-uniformity, etc. in the plasma by adjusting the phase dispersion between the first RF source signal and at least one of the second or third RF bias signal. There is.

米国特許出願公開第２０１１／００３１２１６号明細書US Patent Application Publication No. 2011/0031216

本開示は、エッチングレートの互いに異なる２つのエッチング工程を繰り返すことによって、エッチング形状を制御できる技術を提供する。 The present disclosure provides a technique that can control the etched shape by repeating two etching steps with different etching rates.

本開示の一の態様によれば、チャンバと、前記チャンバ内の基板支持部と、前記チャンバ内に処理ガスを供給するガス供給口と、前記チャンバ内にソース高周波電力を供給し、前記処理ガスからプラズマを生成するように構成されたソース高周波電源と、前記基板支持部にバイアス高周波電力を供給するバイアス高周波電源と、以下の工程を含む制御を行う制御装置と、を備え、前記工程は、（ａ）開口を有する第１膜、及び当該第１膜の下に第２膜を備える基板を基板支持部に提供する工程、（ｂ）前記ガス供給口より前記処理ガスを供給し、以下の（ｂ１）および（ｂ２）を交互に１回以上実施することにより、前記開口から露出する前記第２膜をエッチングする第１のエッチング工程、（ｂ１）前記ソース高周波電源から第１の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第２の電力レベルを有するバイアス高周波電力を供給し、（ｂ２）前記ソース高周波電源から第１の電力レベル未満の第３の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第２の電力レベル未満の第４の電力レベルを有するバイアス高周波電力を供給し、（ｃ）前記ガス供給口より前記処理ガスを供給し、以下の（ｃ１）および（ｃ２）を交互に１回以上実施することにより、前記開口から露出する前記第２膜を前記第１のエッチング工程よりも高いエッチングレートでエッチングする第２のエッチング工程、（ｃ１）前記ソース高周波電源から第５の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第６の電力レベルを有するバイアス高周波電力を供給し、（ｃ２）前記ソース高周波電源から０より大きく、かつ第５の電力レベル未満の第７の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から０より大きく、かつ第６の電力レベル未満の第８の電力レベルを有するバイアス高周波電力を供給し、（ｄ）前記（ｂ）と前記（ｃ）を交互に繰り返す工程を含む、プラズマ処理装置が提供される。 According to one aspect of the present disclosure, there is provided a chamber, a substrate support section in the chamber, a gas supply port for supplying a processing gas into the chamber, a source high-frequency power supplied into the chamber, and a gas supply port configured to supply the processing gas into the chamber. a source high-frequency power source configured to generate plasma from a source, a bias high-frequency power source that supplies bias high-frequency power to the substrate support, and a control device that performs control including the following steps, and the step includes: (a) providing a substrate with a first film having an opening and a second film under the first film to the substrate support; (b) supplying the processing gas from the gas supply port; (b1) a first etching step of etching the second film exposed from the opening by performing (b1) and (b2) one or more times; (b1) applying a first power level from the source high frequency power source; (b2) a source having a third power level less than the first power level; (c) supplying the processing gas from the gas supply port; a second etching step of etching the second film exposed from the opening at a higher etching rate than the first etching step by performing c1) and (c2) alternately one or more times; (c1); supplying source high frequency power having a fifth power level from the source high frequency power supply; supplying bias high frequency power having a sixth power level from the bias high frequency power supply; (c2) greater than 0 from the source high frequency power supply; and supplying a source RF power having a seventh power level that is less than the fifth power level, and biasing RF power having an eighth power level greater than 0 and less than the sixth power level from the bias RF power source. and (d) alternately repeating (b) and (c).

一の側面によれば、エッチングレートの互いに異なる２つのエッチング工程を繰り返すことによって、エッチング形状を制御できる。 According to one aspect, the etched shape can be controlled by repeating two etching steps with different etching rates.

一実施形態に係るプラズマ処理方法の一例を示すフローチャート。1 is a flowchart illustrating an example of a plasma processing method according to an embodiment. 一実施形態に係る基板のエッチングの概要を示す図。FIG. 3 is a diagram showing an overview of etching a substrate according to one embodiment. 第１のエッチング工程の一例を示すフローチャート。5 is a flowchart showing an example of a first etching process. 第１のエッチング工程及び第２のエッチング工程のパルス制御の一例を示す図。FIG. 3 is a diagram showing an example of pulse control of a first etching process and a second etching process. 第１のエッチング工程及び第２のエッチング工程のパルス制御の一例を示す図。FIG. 3 is a diagram showing an example of pulse control of a first etching process and a second etching process. 第２のエッチング工程の一例を示すフローチャート。5 is a flowchart showing an example of a second etching process. 一実施形態に係るプラズマ処理システムの一例を示す図。FIG. 1 is a diagram illustrating an example of a plasma processing system according to an embodiment. 容量結合型のプラズマ処理装置の構成例を説明するための図。FIG. 1 is a diagram for explaining a configuration example of a capacitively coupled plasma processing apparatus.

以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 Hereinafter, embodiments for implementing the present disclosure will be described with reference to the drawings. In each drawing, the same components are given the same reference numerals, and redundant explanations may be omitted.

［はじめに］
３Ｄ ＮＡＮＤの膜構造を一例とするエッチング対象膜にホールや溝等の凹部をエッチングするとき、エッチングレートを高めてスループットを向上させるプロセス条件でエッチングを行うと、凹部の底部の電荷が溜まり、凹部のエッチング形状が悪くなる。一方、凹部の底部の電荷をキャンセル可能なプロセス条件でエッチングを行うと、エッチングレートが低下する。 [Introduction]
When etching recesses such as holes and grooves in a film to be etched, such as a 3D NAND film structure, if etching is performed under process conditions that increase the etching rate and improve throughput, charges at the bottom of the recess will accumulate and the recess will The etched shape becomes poor. On the other hand, if etching is performed under process conditions that can cancel the charge at the bottom of the recess, the etching rate will decrease.

そこで、本開示の一実施形態に係るプラズマ処理方法では、エッチングレートの互いに異なる２つのエッチング工程を繰り返す。これにより、エッチング形状の底部のチャージをキャンセルしてエッチング形状を制御しつつ、エッチングを促進してスループットの向上を図る。これにより、エッチング形状の制御とスループットの向上とを両立することができる。 Therefore, in the plasma processing method according to an embodiment of the present disclosure, two etching steps having different etching rates are repeated. Thereby, the charge at the bottom of the etched shape is canceled and the etched shape is controlled, while etching is promoted and throughput is improved. This makes it possible to both control the etching shape and improve throughput.

以下では、ソース高周波電力をＨＦ電力ともいう。また、バイアス高周波をＬＦ電力ともいう。また、直流電圧をＤＣ電圧ともいう。 Hereinafter, source high frequency power will also be referred to as HF power. Further, the bias high frequency is also referred to as LF power. Further, direct current voltage is also referred to as DC voltage.

［プラズマ処理方法］
以下、本開示の一実施形態に係るプラズマ処理方法について、図１を参照しながら説明する。図１は、一実施形態に係るプラズマ処理方法の一例を示すフローチャートである。 [Plasma treatment method]
Hereinafter, a plasma processing method according to an embodiment of the present disclosure will be described with reference to FIG. FIG. 1 is a flowchart illustrating an example of a plasma processing method according to an embodiment.

図１のプラズマ処理方法が開始されると、まず、基板Ｗを基板支持部１１（図８参照）に提供する（ステップＳ１）。例えば、基板Ｗは半導体ウェハであってもよい。図２（ａ）にプラズマ処理方法によるエッチング前の状態を示すように、基板Ｗは、開口１１０を有する第１膜１０１、及び当該第１膜１０１の下に第２膜１０２を備える。これにより、第１膜１０１及び第２膜１０２が積層された基板Ｗが基板支持部１１上に準備される。 When the plasma processing method of FIG. 1 is started, first, the substrate W is provided to the substrate support section 11 (see FIG. 8) (step S1). For example, the substrate W may be a semiconductor wafer. As shown in FIG. 2A before etching by the plasma processing method, the substrate W includes a first film 101 having an opening 110 and a second film 102 below the first film 101. As a result, the substrate W on which the first film 101 and the second film 102 are stacked is prepared on the substrate support section 11.

第１膜１０１としては、一般的なマスク、例えば、シリコン含有マスク、炭素含有マスク、金属含有マスク、ＥＵＶ（極端紫外線）マスクが一例として挙げられ、第２膜１０２としては、ＳｉＯ_２膜、ＳｉＮ膜、ＳｉＯＮ膜等の絶縁膜が一例として挙げられる。 Examples of the first film 101 include a general mask, such as a silicon-containing mask, a carbon-containing mask, a metal-containing mask, and an EUV (extreme ultraviolet) mask.As the second film 102, a SiO ₂ film, a SiN Examples include an insulating film such as a film or a SiON film.

次に、ステップＳ３において、チャンバ内に処理ガスが供給される。処理ガスは、ＣとＦを含有する。例えば、処理ガスは、Ｃ_４Ｆ_８ガス、Ｃ_４Ｆ_６ガス等のＣ_ｘＦ_ｙ（ｘ≧１、ｙ≧１）ガスを含む。処理ガスは、更にアルゴン（Ａｒ）ガス等の不活性ガス、酸素（Ｏ_２）ガスの少なくともいずれかを含んでもよい。 Next, in step S3, a processing gas is supplied into the chamber. The processing gas contains C and F. For example, the processing gas includes C _x F _y (x≧1, y≧1) gas such as C ₄ F ₈ gas and C ₄ F ₆ gas. The processing gas may further contain at least one of an inert gas such as argon (Ar) gas, and oxygen (O ₂ ) gas.

次に、ステップＳ５において、第１のエッチング工程が実施される。第１のエッチング工程では、ＣとＦを含有する処理ガスを供給しながら、ソース高周波電力及びバイアス高周波電力がオン及びオフ状態又はハイ及びロー状態を繰り返すようにパルス制御される。ソース高周波電力は、上部電極又は下部電極に供給され、バイアス高周波電力は下部電極に供給される。更に、負の直流電圧がハイ及びロー状態を繰り返すようにパルス制御され、上部電極に印加される。これにより、開口１１０から露出する第２膜１０２の凹部の底部の電荷（チャージ）をキャンセルしながら、第２膜１０２をエッチングする第１のエッチング工程が実行される（図２（ｂ）、図４（ｂ）及び図５（ｂ）参照）。第１のエッチング工程の詳細については、図３等を参照しながら後述する。 Next, in step S5, a first etching process is performed. In the first etching step, while supplying a processing gas containing C and F, the source high-frequency power and the bias high-frequency power are pulse-controlled to repeat on and off states or high and low states. Source high frequency power is supplied to the top electrode or the bottom electrode, and bias high frequency power is supplied to the bottom electrode. Further, a negative DC voltage is pulse-controlled to repeat high and low states and is applied to the upper electrode. As a result, the first etching step of etching the second film 102 is performed while canceling the charge at the bottom of the recess of the second film 102 exposed from the opening 110 (FIG. 2(b), FIG. 4(b) and FIG. 5(b)). Details of the first etching step will be described later with reference to FIG. 3 and the like.

次に、ステップＳ７において、第２のエッチング工程が実施される。第２のエッチング工程では、ＣとＦを含有する処理ガスを供給しながら、ソース高周波電力及びバイアス高周波電力がハイ及びロー状態を繰り返すようにパルス制御される。第２のエッチング工程では、負の直流電圧は一定に制御される。これにより、ラジカル及びイオンにより開口１１０から露出する第２膜１０２を、第１のエッチング工程よりも高いエッチングレートでエッチングする第２のエッチング工程が実行される（図２（ｃ）、図４（ｃ）及び図５（ｃ）参照）。第２のエッチング工程の詳細については、図６等を参照しながら後述する。 Next, in step S7, a second etching process is performed. In the second etching step, while supplying a processing gas containing C and F, the source high-frequency power and the bias high-frequency power are pulse-controlled to repeat high and low states. In the second etching step, the negative DC voltage is controlled to be constant. As a result, a second etching process is performed in which the second film 102 exposed from the opening 110 is etched by radicals and ions at a higher etching rate than the first etching process (FIG. 2C, FIG. c) and FIG. 5(c)). Details of the second etching step will be described later with reference to FIG. 6 and the like.

次に、ステップＳ９において、第１のエッチング工程及び第２のエッチング工程を設定回数（Ｚ）行ったかを判定する。回数Ｚは、予め１以上の回数に設定されている。ステップＳ９において設定回数行ったと判定されるまで、第１のエッチング工程（Ｓ５）及び第２のエッチング工程（Ｓ７）が交互に繰り返され、その後、本処理を終了する。なお、ステップＳ５及びステップＳ７は逆の順番で交互に実施してもよい。 Next, in step S9, it is determined whether the first etching process and the second etching process have been performed a set number of times (Z). The number of times Z is set in advance to a number of 1 or more. The first etching process (S5) and the second etching process (S7) are alternately repeated until it is determined in step S9 that the etching process has been performed a set number of times, and then the process ends. Note that step S5 and step S7 may be performed alternately in the reverse order.

［第１のエッチング工程］
第１のエッチング工程（図１のＳ５）の詳細について、図３～図５を参照しながら説明する。図３は、第１のエッチング工程の一例を示すフローチャートである。図４及び図５は、第１のエッチング工程及び第２のエッチング工程を説明するための図である。 [First etching step]
Details of the first etching step (S5 in FIG. 1) will be explained with reference to FIGS. 3 to 5. FIG. 3 is a flowchart showing an example of the first etching process. 4 and 5 are diagrams for explaining the first etching process and the second etching process.

図３の第１のエッチング工程では、まず、ステップＳ１１において、ソース高周波電源（図７の３１ａ）から第１の電力レベルのソース高周波電力を供給する。例えば、図４及び図５の（ｂ１）に示す時刻ｔ_０から時刻ｔ_１までの期間、０よりも大きい第１の電力レベルのＨＦ電力が供給される。図４及び図５の（ｂ１）に示す期間は、第１の期間の一例である。 In the first etching step in FIG. 3, first, in step S11, source high frequency power at a first power level is supplied from the source high frequency power source (31a in FIG. 7). For example, HF power at a first power level greater than 0 is supplied during the period from time t ₀ to time t ₁ shown in FIGS. 4 and 5 (b1). The period shown in FIGS. 4 and 5 (b1) is an example of the first period.

また、ステップＳ１１において、バイアス高周波電源（図７の３１ｂ）から第２の電力レベルを有するバイアス高周波電力を供給する。例えば、図４及び図５の（ｂ１）期間、０よりも大きい第２の電力レベルのＬＦ電力が供給される。 Further, in step S11, bias high frequency power having a second power level is supplied from the bias high frequency power supply (31b in FIG. 7). For example, during period (b1) in FIGS. 4 and 5, LF power at a second power level greater than 0 is supplied.

更に、ステップＳ１１において、ＤＣ電源（図７の３２ｂ）から負の第１の電圧レベルを有する直流電圧を上部電極へ印加してもよい。例えば、図４及び図５の（ｂ１）期間、ＤＣ電圧は負値を持ち、絶対値が０よりも大きい第１の電圧レベルのＤＣ電圧が供給される。 Furthermore, in step S11, a DC voltage having a negative first voltage level may be applied to the upper electrode from the DC power supply (32b in FIG. 7). For example, during the period (b1) in FIGS. 4 and 5, the DC voltage has a negative value and the DC voltage at the first voltage level whose absolute value is greater than 0 is supplied.

予め設定された期間（図４及び図５では（ｂ１）の期間）が経過すると、ステップＳ１３に進み、ソース高周波電源から第１の電力レベル未満の第３の電力レベルを有するソース高周波電力を供給する。例えば、図４及び図５の（ｂ２）に示す時刻ｔ_１から時刻ｔ_２までの期間、第１の電力レベル未満の第３の電力レベルのＨＦ電力が供給される。図４の（ｂ２）期間に示すように、第３の電力レベルは０より大きく、かつ第１の電力レベル未満であってよい。図５の（ｂ２）期間に示すように、第３の電力レベルは０であってよい。図４及び図５の（ｂ２）に示す期間は、第２の期間の一例である。 When a preset period (period (b1) in FIGS. 4 and 5) has elapsed, the process proceeds to step S13, and source high-frequency power having a third power level lower than the first power level is supplied from the source high-frequency power source. do. For example, during the period from time t ₁ to time t ₂ shown in (b2) of FIGS. 4 and 5, HF power at a third power level lower than the first power level is supplied. As shown in period (b2) of FIG. 4, the third power level may be greater than 0 and less than the first power level. As shown in period (b2) of FIG. 5, the third power level may be zero. The period shown in FIGS. 4 and 5 (b2) is an example of the second period.

ＨＦ電力の第３の電力レベルが０より大きく、かつ第１の電力レベル未満のとき、図４に示すように、ＨＦ電力は、（ｂ１）の期間、ハイ（Ｈｉｇｈ）状態となり、（ｂ２）の期間、ロー（Ｌｏｗ）状態となる。ＨＦ電力の第３の電力レベルが０のとき、図５に示すように、ＨＦ電力は、（ｂ１）の期間、オン（Ｏｎ）状態となり、（ｂ２）の期間、オフ（Ｏｆｆ）状態となる。 When the third power level of the HF power is greater than 0 and less than the first power level, as shown in FIG. 4, the HF power is in a high state for a period (b1), and (b2) It is in a low state for a period of . When the third power level of the HF power is 0, as shown in FIG. 5, the HF power is in the on state for the period (b1) and is in the off state for the period (b2). .

また、ステップＳ１３において、バイアス高周波電源から第２の電力レベル未満の第４の電力レベルを有するバイアス高周波電力を供給する。例えば、図４及び図５の（ｂ２）の期間、第４の電力レベルは０である。図４及び図５に示すように、ＬＦ電力は、（ｂ１）の期間、オン状態となり、（ｂ２）の期間、オフ状態となる。 Further, in step S13, bias high frequency power having a fourth power level lower than the second power level is supplied from the bias high frequency power supply. For example, during the period (b2) in FIGS. 4 and 5, the fourth power level is 0. As shown in FIGS. 4 and 5, the LF power is in an on state during a period (b1) and is in an off state during a period (b2).

更に、ステップＳ１３において、ＤＣ電源から絶対値が第１の電圧レベルよりも大きい負の第２の電圧レベルを有する直流電圧を上部電極へ印加する。例えば、図４及び図５の（ｂ２）の期間、絶対値が第１の電圧レベルよりも大きい第２の電圧レベルの負のＤＣ電圧が印加される。図４及び図５に示すように、ＤＣ電圧は、（ｂ１）の期間、ロー状態となり、（ｂ２）の期間、ハイ状態となる。 Furthermore, in step S13, a DC voltage having a negative second voltage level whose absolute value is larger than the first voltage level is applied to the upper electrode from the DC power supply. For example, during the period (b2) in FIGS. 4 and 5, a negative DC voltage of a second voltage level whose absolute value is greater than the first voltage level is applied. As shown in FIGS. 4 and 5, the DC voltage is in a low state during a period (b1) and is in a high state during a period (b2).

次に、ステップＳ１５において、第１のエッチング工程を実行回数、つまり、Ｘ回実施したかを判定する。Ｘは１以上の値に予め設定されている。ステップＳ１５において、Ｘ回実施したと判定されるまでステップＳ１１およびステップＳ１３を繰り返す。これにより、ステップＳ１１およびステップＳ１３を交互にＸ回実施することで、開口１１０から露出する第２膜１０２をエッチングする。ステップＳ１１およびステップＳ１３を交互にＹ回実施した後、第１のエッチング工程を終了する。なお、ステップＳ１１及びステップＳ１３は逆順で交互に実施してもよい。 Next, in step S15, it is determined whether the first etching process has been performed X times. X is preset to a value of 1 or more. In step S15, step S11 and step S13 are repeated until it is determined that the process has been performed X times. Thereby, the second film 102 exposed from the opening 110 is etched by performing steps S11 and S13 alternately X times. After performing steps S11 and S13 alternately Y times, the first etching process is ended. Note that step S11 and step S13 may be performed alternately in the reverse order.

［第２のエッチング工程］
次に、第２のエッチング工程（図１のＳ７）の詳細について、図４～図６を参照しながら説明する。図６は、第２のエッチング工程の一例を示すフローチャートである。 [Second etching process]
Next, details of the second etching step (S7 in FIG. 1) will be explained with reference to FIGS. 4 to 6. FIG. 6 is a flowchart showing an example of the second etching process.

図６の第２のエッチング工程では、まず、ステップＳ２１において、ソース高周波電源から第５の電力レベルのソース高周波電力を供給する。例えば、図４及び図５の（ｃ１）に示す時刻ｔ_１０から時刻ｔ_１１までの期間、０よりも大きい第５の電力レベルのＨＦ電力が供給される。図４及び図５の（ｃ１）に示す期間は、第３の期間の一例である。 In the second etching process in FIG. 6, first, in step S21, source high frequency power at the fifth power level is supplied from the source high frequency power supply. For example, during the period from time t ₁₀ to time t ₁₁ shown in (c1) of FIGS. 4 and 5, HF power at a fifth power level greater than 0 is supplied. The period shown in (c1) in FIGS. 4 and 5 is an example of the third period.

なお、図４及び図５の例では、（ｃ１）に示すＨＦ電力の第５の電力レベルを、（ｂ１）に示すＨＦ電力の第１の電力レベルと同一レベルとしているが、これに限らない。第５の電力レベルは０よりも大きければ第１の電力レベルと同一レベルでなくてもよい。 Note that in the examples of FIGS. 4 and 5, the fifth power level of the HF power shown in (c1) is the same level as the first power level of the HF power shown in (b1), but the present invention is not limited to this. . The fifth power level does not have to be the same as the first power level as long as it is greater than zero.

また、ステップＳ２１において、バイアス高周波電源から第６の電力レベルを有するバイアス高周波電力を供給する。例えば、図４及び図５の（ｃ１）の期間、０よりも大きい第６の電力レベルのＬＦ電力が供給される。 Further, in step S21, bias high frequency power having a sixth power level is supplied from the bias high frequency power supply. For example, during the period (c1) in FIGS. 4 and 5, LF power at a sixth power level greater than 0 is supplied.

なお、図４及び図５の例では、（ｃ１）に示すＬＦ電力の第６の電力レベルを、（ｂ１）に示すＬＦ電力の第２の電力レベルと同一レベルとしているが、これに限らない。第６の電力レベルは０よりも大きければ第２の電力レベルと同一レベルでなくてもよい。 In addition, in the examples of FIGS. 4 and 5, the sixth power level of the LF power shown in (c1) is the same level as the second power level of the LF power shown in (b1), but the present invention is not limited to this. . The sixth power level does not have to be the same as the second power level as long as it is greater than zero.

更に、ステップＳ２１において、ＤＣ電源から第３の電圧レベルを有する直流電圧を上部電極へ印加する。例えば、図４及び図５の（ｃ１）の期間、ＤＣ電圧は負値を持ち、絶対値が０よりも大きい第３の電圧レベルのＤＣ電圧が供給される。 Furthermore, in step S21, a DC voltage having a third voltage level is applied from the DC power source to the upper electrode. For example, during the period (c1) in FIGS. 4 and 5, the DC voltage has a negative value and the DC voltage at the third voltage level whose absolute value is greater than 0 is supplied.

なお、図４及び図５の例では、（ｃ１）に示すＤＣ電圧の第３の電圧レベルを、（ｂ１）に示すＤＣ電圧の第１の電圧レベルと同一レベルとしているが、これに限らない。第３の電圧レベルは０よりも大きければ第１の電圧レベルと同一レベルでなくてもよい。 Note that in the examples of FIGS. 4 and 5, the third voltage level of the DC voltage shown in (c1) is set to the same level as the first voltage level of the DC voltage shown in (b1), but the present invention is not limited to this. . The third voltage level does not have to be the same level as the first voltage level as long as it is greater than zero.

予め設定された期間（図４及び図５では（ｃ１）の期間）が経過すると、ステップＳ２３に進み、ソース高周波電源から０より大きく、かつ第５の電力レベル未満の第７の電力レベルを有するソース高周波電力を供給する。例えば、図４及び図５の（ｃ２）に示す時刻ｔ_１１から時刻ｔ_１２までの期間、０より大きく、かつ第５の電力レベル未満である第７の電力レベルを有するソース高周波電力が供給される。図４及び図５の（ｃ２）に示す期間は、第４の期間の一例である。ＨＦ電力は、（ｃ１）の期間、ハイ（Ｈｉｇｈ）状態となり、（ｃ２）の期間、ロー（Ｌｏｗ）状態となる。 When the preset period (period (c1) in FIGS. 4 and 5) has elapsed, the process proceeds to step S23, where the source high-frequency power source has a seventh power level greater than 0 and less than the fifth power level. Source supplies high frequency power. For example, during the period from time t ₁₁ to time t ₁₂ shown in (c2) of FIGS. 4 and 5, source high frequency power having a seventh power level that is greater than 0 and less than the fifth power level is supplied. Ru. The period shown in (c2) of FIGS. 4 and 5 is an example of the fourth period. The HF power is in a high state during a period (c1), and is in a low state during a period (c2).

また、ステップＳ２３において、バイアス高周波電源から０より大きく、かつ第６の電力レベル未満の第８の電力レベルを有するバイアス高周波電力を供給する。例えば、図４及び図５の（ｃ２）の期間、０より大きく、かつ第６の電力レベル未満の第８の電力レベルのバイアス高周波電力が供給される。ＬＦ電力は、（ｃ１）の期間、ハイ状態となり、（ｃ２）の期間、ロー状態となる。 Further, in step S23, bias high frequency power having an eighth power level greater than 0 and less than the sixth power level is supplied from the bias high frequency power supply. For example, during the period (c2) in FIGS. 4 and 5, bias high frequency power at an eighth power level greater than 0 and less than the sixth power level is supplied. The LF power is in a high state during a period (c1) and is in a low state during a period (c2).

更に、ステップＳ２３において、ＤＣ電源から負の第３の電圧レベルを有する直流電圧を上部電極へ印加する。例えば、図４及び図５の（ｃ２）の期間、（ｃ１）の期間と同じ負の第３の電圧レベルのＤＣ電圧が印加される。図４及び図５に示すように、ＤＣ電圧は、（ｃ１）及び（ｃ２）の期間、一定電圧に制御される。 Furthermore, in step S23, a DC voltage having a negative third voltage level is applied from the DC power source to the upper electrode. For example, in the period (c2) of FIGS. 4 and 5, the same negative third voltage level DC voltage as in the period (c1) is applied. As shown in FIGS. 4 and 5, the DC voltage is controlled to a constant voltage during periods (c1) and (c2).

次に、ステップＳ２５において、第２のエッチング工程を実行回数、つまり、Ｙ回実施したかを判定する。Ｙは１以上の値に予め設定されている。ステップＳ２５において、Ｙ回実施したと判定されるまでステップＳ２１およびステップＳ２３を繰り返す。これにより、ステップＳ２１およびステップＳ２３を交互にＹ回実施することで、開口１１０から露出する第２膜１０２を第１のエッチング工程よりも高いエッチングレートでエッチングすることができる。ステップＳ２１およびステップＳ２３を交互にＹ回実施した後、第２のエッチング工程を終了する。なお、ステップＳ２１及びステップＳ２３は逆順で実施してもよい。 Next, in step S25, it is determined whether the second etching process has been performed Y times. Y is preset to a value of 1 or more. In step S25, step S21 and step S23 are repeated until it is determined that the process has been performed Y times. Thereby, by performing steps S21 and S23 alternately Y times, the second film 102 exposed from the opening 110 can be etched at a higher etching rate than in the first etching step. After performing steps S21 and S23 alternately Y times, the second etching process is completed. Note that step S21 and step S23 may be performed in the reverse order.

［ＨＦ、ＬＦ、ＤＣのパルス制御によるエッチング］
以上に説明した第１のエッチング工程及び第２のエッチング工程では、図４及び図５にシーケンスを示すように、ＨＦ、ＬＦ、ＤＣのパルス制御が行われる。これにより、第１のエッチング工程では、図２（ｂ）に示すように、第２膜１０２に形成された凹部の底部に溜まった電荷をキャンセルすることができる（チャージキャンセル）。これにより、第２膜１０２に形成された凹部の内壁が波打ったり、歪んだりすることを抑制し、エッチング形状を垂直にすることができる。 [Etching by HF, LF, and DC pulse control]
In the first etching process and the second etching process described above, HF, LF, and DC pulse control is performed as the sequences are shown in FIGS. 4 and 5. Thereby, in the first etching step, as shown in FIG. 2B, the charges accumulated at the bottom of the recess formed in the second film 102 can be canceled (charge cancellation). This prevents the inner wall of the recess formed in the second film 102 from waving or distorting, and allows the etching shape to be vertical.

また、第２のエッチング工程では、図２（ｃ）に示すように、ラジカルとイオンの作用により第１のエッチング工程よりも高いエッチングレート（ＥＲ）で第２膜１０２をエッチングすることができる。 Furthermore, in the second etching step, as shown in FIG. 2C, the second film 102 can be etched at a higher etching rate (ER) than in the first etching step due to the action of radicals and ions.

そして、第１のエッチング工程及び第２のエッチング工程を交互に実施することにより、エッチングレートの互いに異なる２つのエッチング工程が繰り返し実行される。これにより、２つのエッチング工程を繰り返し実行した後の図２（ｄ）に示すように、チャージキャンセルによる第２膜１０２のエッチング形状の垂直性と、高エッチングレートによるスループットの向上と、を両立させたエッチングを行うことができる。 Then, by performing the first etching step and the second etching step alternately, two etching steps having different etching rates are repeatedly performed. As a result, as shown in FIG. 2(d) after repeatedly performing two etching steps, it is possible to achieve both verticality of the etched shape of the second film 102 due to charge cancellation and improvement of throughput due to a high etching rate. It is possible to perform etching.

以下、第１のエッチング工程及び第２のエッチング工程のパルス制御による作用及び効果について順に説明する。 Hereinafter, the actions and effects of pulse control in the first etching process and the second etching process will be explained in order.

（第１のエッチング工程：パルス制御）
第１のエッチング工程のＨＦ、ＬＦ、ＤＣのパルス制御では、第１の期間（図４及び図５の（ｂ１）期間）、ＨＦ電力及びＬＦ電力がオン又はハイ状態に制御され、主にＨＦ電力の供給によって、ＣとＦを含有する処理ガスに起因するプラズマが生成される。図４（Ａ１）及び図５（Ａ１）に示すように、プラズマ中のラジカルＲ及びイオンＩは、開口１１０から露出する第２膜１０２のエッチングに使用される。主にラジカルＲの化学的作用と、主にイオンＩの物理的作用により第２膜１０２がエッチングされる。特にイオンＩは、基板支持部へのＬＦ電力の供給によって、基板支持部に載置された基板側へ引き込まれ、第２膜１０２に形成された凹部の底部まで到達し、底部に衝突することでエッチングが促進される。特にＬＦの自己バイアス電圧（Ｖｄｃ）によって基板支持部の電位（基板電位）が負に深くなると、イオンエネルギーが高くなり、エッチングが促進される。 (First etching process: pulse control)
In the pulse control of HF, LF, and DC in the first etching process, the HF power and the LF power are controlled to be on or high during the first period (period (b1) in FIGS. 4 and 5), and the HF power is mainly By supplying power, a plasma is generated due to the process gas containing C and F. As shown in FIG. 4 (A1) and FIG. 5 (A1), radicals R and ions I in the plasma are used to etch the second film 102 exposed from the opening 110. The second film 102 is etched mainly by the chemical action of the radicals R and mainly by the physical action of the ions I. In particular, the ions I are drawn toward the substrate placed on the substrate support by supplying LF power to the substrate support, reach the bottom of the recess formed in the second film 102, and collide with the bottom. Etching is accelerated. In particular, when the potential of the substrate support portion (substrate potential) becomes deeply negative due to the self-bias voltage (Vdc) of LF, ion energy increases and etching is promoted.

第１の期間が長時間になると、イオンが凹部の底部へ溜まるチャージングの現象が生じる。凹部のアスペクト比が高くなると、凹部の底部に電荷が溜まりやすくなる。底部に溜まった電荷の作用により、凹部内に垂直に入ってくる電子やイオンが曲げられ、凹部の側壁が波打ったり（wiggling）、ねじれたり（twisting）、曲がったり（bending）してエッチング形状が悪くなる。 When the first period becomes long, a charging phenomenon occurs in which ions accumulate at the bottom of the recess. As the aspect ratio of the recess increases, charges tend to accumulate at the bottom of the recess. Due to the action of the charge accumulated at the bottom, electrons and ions that enter vertically into the recess are bent, causing the side walls of the recess to wiggling, twisting, and bending, creating an etched shape. becomes worse.

そこで、第１のエッチング工程では、第１の期間経過後、第２の期間（例えば、図４及び図５の（ｂ２）期間）に、ＨＦ電力をオフ又はロー状態に制御し、プラズマの生成を抑制する。また、ＬＦ電力をオフ状態に制御し、基板側へ引き込むイオンエネルギーを小さくする。これにより、第２の期間にはエッチングレートは第１の期間よりも低下するものの、イオンエネルギーを制御することで、チャージングの現象を抑制することができる（図４（Ａ２）及び図５（Ａ２））。 Therefore, in the first etching step, after the first period has elapsed, the HF power is controlled to be off or low during the second period (for example, period (b2) in FIGS. 4 and 5), and the plasma is generated. suppress. In addition, the LF power is controlled to be off to reduce the ion energy drawn into the substrate side. As a result, although the etching rate is lower in the second period than in the first period, the charging phenomenon can be suppressed by controlling the ion energy (Fig. 4 (A2) and Fig. 5 ( A2)).

更に、ＤＣのパルス制御により、チャージキャンセルが促進され、第２膜１０２の凹部のエッチング形状をより垂直に制御することができる。その理由について説明する。第１の期間及び第２の期間、負のＤＣ電圧が上部電極へ印加されると、プラズマ中の正イオンが、負のＤＣ電圧が印加された上部電極側へ引き込まれ、上部電極の表面に衝突し、シリコン等で形成された上部電極から電子が放出される。放出された電子は、第２膜１０２の凹部の底部まで到達し、凹部の底部のイオンによるチャージングをキャンセルする。 Further, charge cancellation is promoted by DC pulse control, and the etching shape of the recessed portion of the second film 102 can be controlled more vertically. The reason for this will be explained. During the first period and the second period, when a negative DC voltage is applied to the upper electrode, positive ions in the plasma are drawn toward the upper electrode to which the negative DC voltage is applied, and are deposited on the surface of the upper electrode. Upon collision, electrons are emitted from the upper electrode made of silicon or the like. The emitted electrons reach the bottom of the recess in the second film 102 and cancel the charging caused by ions at the bottom of the recess.

特に、第２の期間は、ＨＦ電力をオフ又はロー状態に制御し、ＬＦ電力をオフ状態に制御しつつ、ＤＣ電圧をハイ状態に制御する。つまり、第２の期間は、第１の期間に供給されたＤＣ電圧よりも絶対値が大きい負のＤＣ電圧が上部電極に印加される。 In particular, during the second period, the HF power is controlled to be off or low, and the LF power is controlled to be off, while the DC voltage is controlled to be high. That is, in the second period, a negative DC voltage having a larger absolute value than the DC voltage supplied in the first period is applied to the upper electrode.

これにより、第２の期間では第１の期間よりもプラズマ中の正イオンが上部電極側へ引き込まれるエネルギーが高くなる。この結果、第２の期間では、第１の期間よりも上部電極から放出される電子数が多くなる。 As a result, the energy with which positive ions in the plasma are drawn toward the upper electrode becomes higher in the second period than in the first period. As a result, the number of electrons emitted from the upper electrode is greater in the second period than in the first period.

加えて、第２の期間、ＨＦ電力がオフ又はロー状態であるため、第２の期間に生成されるプラズマの密度は第１の期間に生成されるプラズマの密度よりも低い。かつ、ＬＦ電力がオフ状態であるため、基板の表面にシースが形成されていない。このため、第２の期間では、上部電極から放出された電子は、プラズマ生成空間の粒子と衝突せずに基板上のシースまで到達する確率が高く、更に電子がシースによって遮断されることなく、凹部の底部まで到達し、チャージキャンセルすることができる。この結果、凹部の側壁が波打ったり（wiggling、Twisting)、曲がったり（bending）する現象をなくし又は抑制し、第２膜１０２の凹部のエッチング形状を制御にすることができる。 Additionally, because the HF power is off or low during the second period, the density of the plasma generated during the second period is lower than the density of the plasma generated during the first period. In addition, since the LF power is off, no sheath is formed on the surface of the substrate. Therefore, in the second period, the electrons emitted from the upper electrode have a high probability of reaching the sheath on the substrate without colliding with particles in the plasma generation space, and furthermore, the electrons are not blocked by the sheath. It can reach the bottom of the recess and cancel the charge. As a result, it is possible to eliminate or suppress phenomena such as wiggling or twisting or bending of the sidewalls of the recesses, and to control the etching shape of the recesses of the second film 102.

なお、第２の期間、ＬＦ電力をオフ状態にする代わりに、電子がシースを通って第２膜１０２の凹部の底まで到達できる程度の低パワーに制御してもよい。すなわち、第２の期間に供給されるＬＦ電力の第４の電力レベルを、ＬＦ電力を基板支持部に供給したときに電子が基板の表面に形成されるシースを通り抜けられる厚さになるように制御してもよい。 Note that during the second period, instead of turning off the LF power, the power may be controlled to be low enough to allow electrons to pass through the sheath and reach the bottom of the recess in the second film 102. That is, the fourth power level of the LF power supplied during the second period is set to a thickness that allows electrons to pass through the sheath formed on the surface of the substrate when the LF power is supplied to the substrate support. May be controlled.

図４及び図５の（ａ１）～（ａ３）には、第２の期間に上部電極に印加したＤＣ電圧が０Ｖ、－５００Ｖ、－７５０Ｖのときの第２膜１０２の凹部のエッチング形状の一例を示す。図４及び図５の（ａ１）に示すように、第２の期間に上部電極に印加したＤＣ電圧が０Ｖのとき、凹部の底部のチャージングによって第２膜１０２の凹部内で電子やイオンが曲がり、ツイストやベンディングが生じている。 (a1) to (a3) of FIGS. 4 and 5 show examples of the etched shape of the recessed portion of the second film 102 when the DC voltage applied to the upper electrode during the second period is 0 V, -500 V, and -750 V. shows. As shown in FIGS. 4 and 5 (a1), when the DC voltage applied to the upper electrode during the second period is 0 V, electrons and ions are generated within the recess of the second film 102 due to charging at the bottom of the recess. There are bends, twists and bends.

これに対して、図４及び図５の（ａ２）及び（ｚ３）に示すように、第２の期間に上部電極に印加したＤＣ電圧が－５００Ｖ又は－７５０Ｖのとき、電子によって凹部の底部がチャージキャンセルされたことにより、第２膜１０２の凹部内で電子やイオンが垂直方向に進み、エッチング形状が垂直に制御できている。 On the other hand, as shown in (a2) and (z3) of FIGS. 4 and 5, when the DC voltage applied to the upper electrode during the second period is -500V or -750V, the bottom of the recess is Due to charge cancellation, electrons and ions advance in the vertical direction within the recessed portion of the second film 102, and the etching shape can be controlled vertically.

なお、第２の期間において、図４ではＨＦ電力をロー状態に制御し、図５ではＨＦ電力をオフ状態に制御している。いずれも第１の期間のＨＦ電力よりも低いＨＦ電力を供給しているが、特に図４では第２の期間にてＨＦ電力を０よりも大きくすることで、第１の期間に続けてプラズマの生成を継続し、プラズマ密度の低下を抑制することができる。 Note that in the second period, the HF power is controlled to be in a low state in FIG. 4, and the HF power is controlled to be in an off state in FIG. In both cases, HF power lower than the HF power in the first period is supplied, but especially in FIG. 4, by making the HF power larger than 0 in the second period, the plasma is can continue to be generated and suppress a decrease in plasma density.

第１のエッチング工程のＨＦ、ＬＦ、ＤＣのパルス制御では、以上に説明したように、チャージをキャンセルし、エッチング形状を制御することができる一方、エッチングレートが低下する。 In the HF, LF, and DC pulse control of the first etching step, as explained above, the charge can be canceled and the etching shape can be controlled, but the etching rate decreases.

（第２のエッチング工程：パルス制御）
そこで、第２のエッチング工程では、第１のエッチング工程よりもエッチングレートを高め、スループットを向上させるように、ＨＦ、ＬＦ、ＤＣのパルス制御を行う。 (Second etching process: pulse control)
Therefore, in the second etching process, HF, LF, and DC pulse control is performed so as to increase the etching rate and improve the throughput compared to the first etching process.

第２のエッチング工程のＨＦ、ＬＦ、ＤＣのパルス制御では、第３の期間（図４及び図５の（ｃ１）期間）、ＨＦ電力及びＬＦ電力がハイ状態に制御され、主にＨＦ電力の供給によって、ＣとＦを含有する処理ガスに起因するプラズマが生成される。図４（Ａ１）及び図５（Ａ１）に示すように、プラズマ中のラジカルＲ及びイオンＩは、開口１１０から露出する第２膜１０２のエッチングに使用される。イオンＩは、基板支持部へのＬＦ電力の供給によって、基板支持部に載置された基板側へ引き込まれ、第２膜１０２に形成された凹部の底部まで到達し、底部に衝突することでエッチングが促進される。特にＬＦの自己バイアス電圧（Ｖｄｃ）によって基板支持部の電位（基板電位）が負に深くなると、イオンエネルギーが高くなり、エッチングが促進される。 In the HF, LF, and DC pulse control of the second etching process, the HF power and the LF power are controlled to a high state during the third period (period (c1) in FIGS. 4 and 5), and the HF power is mainly controlled. The supply generates a plasma due to the process gas containing C and F. As shown in FIG. 4 (A1) and FIG. 5 (A1), radicals R and ions I in the plasma are used to etch the second film 102 exposed from the opening 110. By supplying LF power to the substrate support, the ions I are drawn toward the substrate placed on the substrate support, reach the bottom of the recess formed in the second film 102, and collide with the bottom. Etching is promoted. In particular, when the potential of the substrate support portion (substrate potential) becomes deeply negative due to the self-bias voltage (Vdc) of LF, ion energy increases and etching is promoted.

第２のエッチング工程では、第３の期間経過後、第４の期間（例えば、図４及び図５の（ｃ２）期間）に、ＨＦ電力をロー状態に制御し、プラズマの生成を抑制する。また、ＬＦ電力をロー状態に制御し、基板支持部側へ引き込むイオンエネルギーを第３の期間のイオンエネルギーよりも小さくする。ただし、第４の期間、ＬＦ電力はロー状態に制御され、オフ状態ではないため、第２の期間よりもイオンエネルギーが高く、エッチングレートを高めることができる。 In the second etching step, after the third period has elapsed, the HF power is controlled to a low state in a fourth period (for example, period (c2) in FIGS. 4 and 5) to suppress plasma generation. Furthermore, the LF power is controlled to a low state, and the ion energy drawn toward the substrate support part is made smaller than the ion energy in the third period. However, in the fourth period, the LF power is controlled to a low state and is not in an off state, so the ion energy is higher than in the second period, and the etching rate can be increased.

よって、第２のエッチング工程のパルス制御では、第４の期間、ＬＦ電力をオフ状態にせずにロー状態に制御する。そして、第４の期間、ＬＦ電力の第８の電力レベルは、ＬＦ電力を基板支持部に供給したときに電子が基板の表面に形成されるシースを通り抜けられない厚さになるように制御される。これにより、ＤＣ電圧の印加により上部電極から放出された電子は、シースを通って凹部の底まで到達することができない。これにより、第２のエッチング工程では、電子によるチャージキャンセルは行われない。図４及び図５の第２のエッチング工程のパルス制御（シーケンス）の下側には、第３の期間、高エッチングレートでエッチングを促進することが示されている。次に、第４の期間、ラジカル等によりエッチングで発生した反応生成物の堆積物１０３によってマスクとして機能する第１膜や側壁を保護しながらエッチングが進められる。 Therefore, in the pulse control of the second etching process, the LF power is not turned off but controlled to be low during the fourth period. During the fourth period, the eighth power level of the LF power is controlled such that the thickness is such that electrons cannot pass through the sheath formed on the surface of the substrate when the LF power is supplied to the substrate support. Ru. As a result, electrons emitted from the upper electrode due to the application of a DC voltage cannot pass through the sheath and reach the bottom of the recess. As a result, charge cancellation by electrons is not performed in the second etching step. The lower part of the pulse control (sequence) of the second etching step in FIGS. 4 and 5 shows that the etching is promoted at a high etching rate during the third period. Next, in a fourth period, etching proceeds while protecting the first film and sidewalls functioning as a mask by a deposit 103 of reaction products generated by etching due to radicals and the like.

これを交互に繰り返すことにより、第２のエッチング工程では、第１のエッチング工程よりも高いエッチングレートで第２膜１０２をエッチングすることができる。また、エッチング形状に対して有利なエッチングを行うことができる。 By repeating this alternately, the second film 102 can be etched at a higher etching rate in the second etching step than in the first etching step. Furthermore, etching can be performed that is advantageous for the etched shape.

ただし、第２のエッチング工程を長時間行うと、凹部の底部に再び電荷が溜まるチャージングの現象が生じ、ベンディング等が生じる。そこで、第１のエッチング工程及び第２２のエッチング工程を繰り返し行うことで、チャージキャンセルによりエッチング形状を制御しながら、スループットを向上させることができる。 However, if the second etching step is performed for a long time, a charging phenomenon occurs in which electric charges are accumulated at the bottom of the recess again, resulting in bending and the like. Therefore, by repeatedly performing the first etching step and the twenty-second etching step, throughput can be improved while controlling the etching shape by charge cancellation.

（プラズマ処理装置の構成例）
本実施形態に係るプラズマ処理方法を実行可能なプラズマ処理装置の構成例について、図７及び図８を参照して説明する。 (Example of configuration of plasma processing equipment)
A configuration example of a plasma processing apparatus that can execute the plasma processing method according to this embodiment will be described with reference to FIGS. 7 and 8.

［プラズマ処理システム］
以下に、プラズマ処理システムの構成例について説明する。図９は、プラズマ処理システムの構成例を説明するための図である。一実施形態において、プラズマ処理システムは、プラズマ処理装置１及び制御装置２を含む。プラズマ処理システムは、基板処理システムの一例であり、プラズマ処理装置１は、基板処理装置の一例である。プラズマ処理装置１は、プラズマ処理チャンバ（チャンバ）１０、基板支持部１１及びプラズマ生成部１２を含む。プラズマ処理チャンバ１０は、プラズマ処理空間を有する。また、プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間に供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。ガス供給口は、後述するガス供給部２０に接続され、ガス排出口は、後述する排気システム４０に接続される。基板支持部１１は、プラズマ処理空間内に配置され、基板を支持するための基板支持面を有する。 [Plasma treatment system]
An example of the configuration of the plasma processing system will be described below. FIG. 9 is a diagram for explaining a configuration example of a plasma processing system. In one embodiment, the plasma processing system includes a plasma processing device 1 and a control device 2. The plasma processing system is an example of a substrate processing system, and the plasma processing apparatus 1 is an example of a substrate processing apparatus. The plasma processing apparatus 1 includes a plasma processing chamber (chamber) 10, a substrate support section 11, and a plasma generation section 12. The plasma processing chamber 10 has a plasma processing space. The plasma processing chamber 10 also includes at least one gas supply port for supplying at least one processing gas to the plasma processing space, and at least one gas exhaust port for discharging gas from the plasma processing space. The gas supply port is connected to a gas supply section 20, which will be described later, and the gas discharge port is connected to an exhaust system 40, which will be described later. The substrate support section 11 is disposed within the plasma processing space and has a substrate support surface for supporting a substrate.

プラズマ生成部１２は、プラズマ処理空間内に供給された少なくとも１つの処理ガスからプラズマを生成するように構成される。プラズマ処理空間において形成されるプラズマは、容量結合プラズマ（ＣＣＰ；Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ；Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲプラズマ（Ｅｌｅｃｔｒｏｎ－Ｃｙｃｌｏｔｒｏｎ－ｒｅｓｏｎａｎｃｅ ｐｌａｓｍａ）、ヘリコン波励起プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、又は、表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）等であってもよい。また、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）プラズマ生成部及びＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）プラズマ生成部を含む、種々のタイプのプラズマ生成部が用いられてもよい。一実施形態において、ＡＣプラズマ生成部で用いられるＡＣ信号（ＡＣ電力）は、１００ｋＨｚ～１０ＧＨｚの範囲内の周波数を有する。従って、ＡＣ信号は、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号及びマイクロ波信号を含む。一実施形態において、ＲＦ信号は、 １００ｋＨｚ～１５０ＭＨｚの範囲内の周波数を有する。 The plasma generation unit 12 is configured to generate plasma from at least one processing gas supplied into the plasma processing space. The plasmas formed in the plasma processing space include capacitively coupled plasma (CCP), inductively coupled plasma (ICP), and ECR plasma (Electron-Cyclotron-resonance plasma). , helicon wave excited plasma (HWP: Helicon Wave Plasma) or surface wave plasma (SWP) may be used. Furthermore, various types of plasma generation units may be used, including an AC (Alternating Current) plasma generation unit and a DC (Direct Current) plasma generation unit. In one embodiment, the AC signal (AC power) used in the AC plasma generator has a frequency in the range of 100 kHz to 10 GHz. Therefore, the AC signal includes an RF (Radio Frequency) signal and a microwave signal. In one embodiment, the RF signal has a frequency within the range of 100kHz to 150MHz.

制御装置２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御装置２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御装置２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御装置２は、処理部２ａ１、記憶部２ａ２及び通信インターフェース２ａ３を含んでもよい。制御装置２は、例えばコンピュータ２ａにより実現される。処理部２ａ１は、記憶部２ａ２からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部２ａ２に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部２ａ２に格納され、処理部２ａ１によって記憶部２ａ２から読み出されて実行される。媒体は、コンピュータ２ａに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース２ａ３に接続されている通信回線であってもよい。処理部２ａ１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であってもよい。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。 Controller 2 processes computer-executable instructions that cause plasma processing apparatus 1 to perform various steps described in this disclosure. Controller 2 may be configured to control each element of plasma processing apparatus 1 to perform the various steps described herein. In one embodiment, part or all of the control device 2 may be included in the plasma processing apparatus 1. The control device 2 may include a processing section 2a1, a storage section 2a2, and a communication interface 2a3. The control device 2 is realized by, for example, a computer 2a. The processing unit two a1 may be configured to read a program from the storage unit two a2 and perform various control operations by executing the read program. This program may be stored in the storage unit 2a2 in advance, or may be acquired via a medium when necessary. The acquired program is stored in the storage unit 2a2, and is read out from the storage unit 2a2 and executed by the processing unit 2a1. The medium may be various storage media readable by the computer 2a, or may be a communication line connected to the communication interface 2a3. The processing unit 2a1 may be a CPU (Central Processing Unit). The storage unit 2a2 may include a RAM (Random Access Memory), a ROM (Read Only Memory), an HDD (Hard Disk Drive), an SSD (Solid State Drive), or a combination thereof. The communication interface 2a3 may communicate with the plasma processing apparatus 1 via a communication line such as a LAN (Local Area Network).

以下に、プラズマ処理装置１の一例としての容量結合型のプラズマ処理装置の構成例について説明する。図１０は、容量結合型のプラズマ処理装置の構成例を説明するための図である。 A configuration example of a capacitively coupled plasma processing apparatus as an example of the plasma processing apparatus 1 will be described below. FIG. 10 is a diagram for explaining a configuration example of a capacitively coupled plasma processing apparatus.

容量結合型のプラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。また、プラズマ処理装置１は、基板支持部１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持部１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は接地される。シャワーヘッド１３及び基板支持部１１は、プラズマ処理チャンバ１０の筐体とは電気的に絶縁される。 The capacitively coupled plasma processing apparatus 1 includes a plasma processing chamber 10, a gas supply section 20, a power supply 30, and an exhaust system 40. Further, the plasma processing apparatus 1 includes a substrate support section 11 and a gas introduction section. The gas inlet is configured to introduce at least one processing gas into the plasma processing chamber 10 . The gas introduction section includes a shower head 13. Substrate support 11 is arranged within plasma processing chamber 10 . The shower head 13 is arranged above the substrate support section 11 . In one embodiment, showerhead 13 forms at least a portion of the ceiling of plasma processing chamber 10 . The plasma processing chamber 10 has a plasma processing space 10s defined by a shower head 13, a side wall 10a of the plasma processing chamber 10, and a substrate support 11. Plasma processing chamber 10 is grounded. The shower head 13 and the substrate support section 11 are electrically insulated from the casing of the plasma processing chamber 10.

基板支持部１１は、本体部１１１及びリングアセンブリ１１２を含む。本体部１１１は、基板Ｗを支持するための中央領域１１１ａと、リングアセンブリ１１２を支持するための環状領域１１１ｂとを有する。ウェハは基板Ｗの一例である。本体部１１１の環状領域１１１ｂは、平面視で本体部１１１の中央領域１１１ａを囲んでいる。基板Ｗは、本体部１１１の中央領域１１１ａ上に配置され、リングアセンブリ１１２は、本体部１１１の中央領域１１１ａ上の基板Ｗを囲むように本体部１１１の環状領域１１１ｂ上に配置される。従って、中央領域１１１ａは、基板Ｗを支持するための基板支持面とも呼ばれ、環状領域１１１ｂは、リングアセンブリ１１２を支持するためのリング支持面とも呼ばれる。 The substrate support part 11 includes a main body part 111 and a ring assembly 112. The main body portion 111 has a central region 111a for supporting the substrate W and an annular region 111b for supporting the ring assembly 112. A wafer is an example of a substrate W. The annular region 111b of the main body 111 surrounds the central region 111a of the main body 111 in plan view. The substrate W is placed on the central region 111a of the main body 111, and the ring assembly 112 is placed on the annular region 111b of the main body 111 so as to surround the substrate W on the central region 111a of the main body 111. Therefore, the central region 111a is also called a substrate support surface for supporting the substrate W, and the annular region 111b is also called a ring support surface for supporting the ring assembly 112.

一実施形態において、本体部１１１は、基台１１１０及び静電チャック１１１１を含む。基台１１１０は、導電性部材を含む。基台１１１０の導電性部材は下部電極として機能し得る。静電チャック１１１１は、基台１１１０の上に配置される。静電チャック１１１１は、セラミック部材１１１１ａとセラミック部材１１１１ａ内に配置される静電電極１１１１ｂとを含む。セラミック部材１１１１ａは、中央領域１１１ａを有する。一実施形態において、セラミック部材１１１１ａは、環状領域１１１ｂも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック１１１１を囲む他の部材が環状領域１１１ｂを有してもよい。この場合、リングアセンブリ１１２は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック１１１１と環状絶縁部材の両方の上に配置されてもよい。また、後述するＲＦ電源３１及び／又はＤＣ電源３２に結合される少なくとも１つのＲＦ／ＤＣ電極がセラミック部材１１１１ａ内に配置されてもよい。この場合、少なくとも１つのＲＦ／ＤＣ電極が下部電極として機能する。後述するバイアスＲＦ信号及び／又はＤＣ信号が少なくとも１つのＲＦ／ＤＣ電極に供給される場合、ＲＦ／ＤＣ電極はバイアス電極とも呼ばれる。なお、基台１１１０の導電性部材と少なくとも１つのＲＦ／ＤＣ電極とが複数の下部電極として機能してもよい。また、静電電極１１１１ｂが下部電極として機能してもよい。従って、基板支持部１１は、少なくとも１つの下部電極を含む。 In one embodiment, body portion 111 includes a base 1110 and an electrostatic chuck 1111. Base 1110 includes a conductive member. The conductive member of the base 1110 can function as a lower electrode. Electrostatic chuck 1111 is placed on base 1110. Electrostatic chuck 1111 includes a ceramic member 1111a and an electrostatic electrode 1111b disposed within ceramic member 1111a. Ceramic member 1111a has a central region 111a. In one embodiment, ceramic member 1111a also has an annular region 111b. Note that another member surrounding the electrostatic chuck 1111, such as an annular electrostatic chuck or an annular insulating member, may have the annular region 111b. In this case, ring assembly 112 may be placed on the annular electrostatic chuck or the annular insulation member, or may be placed on both the electrostatic chuck 1111 and the annular insulation member. Also, at least one RF/DC electrode coupled to an RF power source 31 and/or a DC power source 32, which will be described later, may be disposed within the ceramic member 1111a. In this case, at least one RF/DC electrode functions as a bottom electrode. An RF/DC electrode is also referred to as a bias electrode if a bias RF signal and/or a DC signal, as described below, is supplied to at least one RF/DC electrode. Note that the conductive member of the base 1110 and at least one RF/DC electrode may function as a plurality of lower electrodes. Further, the electrostatic electrode 1111b may function as a lower electrode. Therefore, the substrate support 11 includes at least one lower electrode.

リングアセンブリ１１２は、１又は複数の環状部材を含む。一実施形態において、１又は複数の環状部材は、１又は複数のエッジリングと少なくとも１つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。 Ring assembly 112 includes one or more annular members. In one embodiment, the one or more annular members include one or more edge rings and at least one cover ring. The edge ring is made of a conductive or insulating material, and the cover ring is made of an insulating material.

また、基板支持部１１は、静電チャック１１１１、リングアセンブリ１１２及び基板のうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路１１１０ａ、又はこれらの組み合わせを含んでもよい。流路１１１０ａには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路１１１０ａが基台１１１０内に形成され、１又は複数のヒータが静電チャック１１１１のセラミック部材１１１１ａ内に配置される。また、基板支持部１１は、基板Ｗの裏面と中央領域１１１ａとの間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。 Further, the substrate support unit 11 may include a temperature control module configured to adjust at least one of the electrostatic chuck 1111, the ring assembly 112, and the substrate to a target temperature. The temperature control module may include a heater, a heat transfer medium, a flow path 1110a, or a combination thereof. A heat transfer fluid such as brine or gas flows through the flow path 1110a. In one embodiment, a channel 1110a is formed within the base 1110 and one or more heaters are disposed within the ceramic member 1111a of the electrostatic chuck 1111. Further, the substrate support section 11 may include a heat transfer gas supply section configured to supply heat transfer gas to the gap between the back surface of the substrate W and the central region 111a.

シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、少なくとも１つの上部電極を含む。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ Ｇａｓ Ｉｎｊｅｃｔｏｒ）を含んでもよい。 The shower head 13 is configured to introduce at least one processing gas from the gas supply section 20 into the plasma processing space 10s. The shower head 13 has at least one gas supply port 13a, at least one gas diffusion chamber 13b, and a plurality of gas introduction ports 13c. The processing gas supplied to the gas supply port 13a passes through the gas diffusion chamber 13b and is introduced into the plasma processing space 10s from the plurality of gas introduction ports 13c. The showerhead 13 also includes at least one upper electrode. In addition to the shower head 13, the gas introduction section may include one or more side gas injectors (SGI) attached to one or more openings formed in the side wall 10a.

ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する少なくとも１つの流量変調デバイスを含んでもよい。 The gas supply 20 may include at least one gas source 21 and at least one flow controller 22 . In one embodiment, the gas supply 20 is configured to supply at least one process gas from a respective gas source 21 to the showerhead 13 via a respective flow controller 22 . Each flow controller 22 may include, for example, a mass flow controller or a pressure-controlled flow controller. Additionally, gas supply 20 may include at least one flow modulation device that modulates or pulses the flow rate of at least one process gas.

電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、少なくとも１つのＲＦ信号（ＲＦ電力）を少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。従って、ＲＦ電源３１は、プラズマ生成部１２の少なくとも一部として機能し得る。また、バイアスＲＦ信号を少なくとも１つの下部電極に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Ｗに引き込むことができる。 Power source 30 includes an RF power source 31 coupled to plasma processing chamber 10 via at least one impedance matching circuit. RF power source 31 is configured to supply at least one RF signal (RF power) to at least one bottom electrode and/or at least one top electrode. Thereby, plasma is formed from at least one processing gas supplied to the plasma processing space 10s. Therefore, the RF power supply 31 can function as at least a part of the plasma generation section 12. Further, by supplying a bias RF signal to at least one lower electrode, a bias potential is generated in the substrate W, and ion components in the formed plasma can be drawn into the substrate W.

一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａ（ソース高周波電源）は、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に結合され、プラズマ生成用のソースＲＦ信号（ソースＲＦ電力（ソース高周波電力、ＨＦ電力））を生成するように構成される。一実施形態において、ソースＲＦ信号は、６０ＭＨｚ以上の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。 In one embodiment, the RF power source 31 includes a first RF generator 31a and a second RF generator 31b. The first RF generation unit 31a (source high frequency power source) is coupled to at least one lower electrode and/or at least one upper electrode via at least one impedance matching circuit, and is connected to a source RF signal for plasma generation (source RF The device is configured to generate electric power (source radio frequency power, HF power). In one embodiment, the source RF signal has a frequency of 60 MHz or greater. In one embodiment, the first RF generator 31a may be configured to generate multiple source RF signals having different frequencies. The generated one or more source RF signals are provided to at least one bottom electrode and/or at least one top electrode.

第２のＲＦ生成部３１ｂ（バイアス高周波電源）は、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極に結合され、バイアスＲＦ信号（バイアスＲＦ電力（バイアス高周波電力、ＬＦ電力））を生成するように構成される。バイアスＲＦ信号の周波数は、ソースＲＦ信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号の周波数よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、１３ＭＨｚ以下の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、少なくとも１つの下部電極に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。 The second RF generation section 31b (bias high frequency power supply) is coupled to at least one lower electrode via at least one impedance matching circuit, and generates a bias RF signal (bias RF power (bias high frequency power, LF power)). configured to do so. The frequency of the bias RF signal may be the same or different than the frequency of the source RF signal. In one embodiment, the bias RF signal has a lower frequency than the frequency of the source RF signal. In one embodiment, the bias RF signal has a frequency of 13 MHz or less. In one embodiment, the second RF generator 31b may be configured to generate multiple bias RF signals having different frequencies. The generated one or more bias RF signals are provided to at least one bottom electrode. Also, in various embodiments, at least one of the source RF signal and the bias RF signal may be pulsed.

また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、第１のＤＣ生成部３２ａ及び第２のＤＣ生成部３２ｂを含む。一実施形態において、第１のＤＣ生成部３２ａは、少なくとも１つの下部電極に接続され、第１のＤＣ信号を生成するように構成される。生成された第１のＤＣ信号は、少なくとも１つの下部電極に印加される。一実施形態において、第２のＤＣ生成部３２ｂ（直流電源、ＤＣ電源）は、少なくとも１つの上部電極に接続され、第２のＤＣ信号（直流電圧、ＤＣ電圧）を生成するように構成される。生成された第２のＤＣ信号は、少なくとも１つの上部電極に印加される。 Power source 30 may also include a DC power source 32 coupled to plasma processing chamber 10 . The DC power supply 32 includes a first DC generation section 32a and a second DC generation section 32b. In one embodiment, the first DC generator 32a is connected to at least one lower electrode and configured to generate a first DC signal. The generated first DC signal is applied to at least one bottom electrode. In one embodiment, the second DC generator 32b (direct current power source, DC power source) is connected to at least one upper electrode and configured to generate a second DC signal (direct current voltage, DC voltage). . The generated second DC signal is applied to the at least one top electrode.

種々の実施形態において、第１及び第２のＤＣ信号がパルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、ＤＣ信号から電圧パルスのシーケンスを生成するための波形生成部が第１のＤＣ生成部３２ａと少なくとも１つの下部電極との間に接続される。従って、第１のＤＣ生成部３２ａ及び波形生成部は、電圧パルス生成部を構成する。第２のＤＣ生成部３２ｂ及び波形生成部が電圧パルス生成部を構成する場合、電圧パルス生成部は、少なくとも１つの上部電極に接続される。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、１周期内に１又は複数の正極性電圧パルスと１又は複数の負極性電圧パルスとを含んでもよい。なお、第１及び第２のＤＣ生成部３２ａ、３２ｂは、ＲＦ電源３１に加えて設けられてもよく、第１のＤＣ生成部３２ａが第２のＲＦ生成部３１ｂに代えて設けられてもよい。 In various embodiments, the first and second DC signals may be pulsed. In this case, a sequence of voltage pulses is applied to at least one lower electrode and/or at least one upper electrode. The voltage pulse may have a pulse waveform that is rectangular, trapezoidal, triangular, or a combination thereof. In one embodiment, a waveform generator for generating a sequence of voltage pulses from a DC signal is connected between the first DC generator 32a and the at least one bottom electrode. Therefore, the first DC generation section 32a and the waveform generation section constitute a voltage pulse generation section. When the second DC generation section 32b and the waveform generation section constitute a voltage pulse generation section, the voltage pulse generation section is connected to at least one upper electrode. The voltage pulse may have positive polarity or negative polarity. Furthermore, the sequence of voltage pulses may include one or more positive voltage pulses and one or more negative voltage pulses within one period. Note that the first and second DC generation sections 32a and 32b may be provided in addition to the RF power source 31, or the first DC generation section 32a may be provided in place of the second RF generation section 31b. good.

排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。 The exhaust system 40 may be connected to a gas outlet 10e provided at the bottom of the plasma processing chamber 10, for example. Evacuation system 40 may include a pressure regulating valve and a vacuum pump. The pressure within the plasma processing space 10s is adjusted by the pressure regulating valve. The vacuum pump may include a turbomolecular pump, a dry pump, or a combination thereof.

なお、上記実施形態に挙げた構成等に、その他の要素との組み合わせ等、ここで示した構成に本発明が限定されるものではない。これらの点に関しては、本発明の趣旨を逸脱しない範囲で変更することが可能であり、その応用形態に応じて適切に定めることができる。 Note that the present invention is not limited to the configurations shown here, such as combinations of other elements with the configurations listed in the above embodiments. These points can be modified without departing from the spirit of the present invention, and can be appropriately determined depending on the application thereof.

以上に開示された実施形態は、例えば、以下の態様を含む。
［付記１］
チャンバと、
前記チャンバ内の基板支持部と、
前記チャンバ内に処理ガスを供給するガス供給口と、
前記チャンバ内にソース高周波電力を供給し、前記処理ガスからプラズマを生成するように構成されたソース高周波電源と、
前記基板支持部にバイアス高周波電力を供給するバイアス高周波電源と、
以下の工程を含む制御を行う制御装置と、を備え、
前記工程は、
（ａ）開口を有する第１膜、及び当該第１膜の下に第２膜を備える基板を基板支持部に提供する工程、
（ｂ）前記ガス供給口より前記処理ガスを供給し、以下の（ｂ１）および（ｂ２）を交互に１回以上実施することにより、前記開口から露出する前記第２膜をエッチングする第１のエッチング工程、
（ｂ１）前記ソース高周波電源から第１の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第２の電力レベルを有するバイアス高周波電力を供給し、
（ｂ２）前記ソース高周波電源から第１の電力レベル未満の第３の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第２の電力レベル未満の第４の電力レベルを有するバイアス高周波電力を供給し、
（ｃ）前記ガス供給口より前記処理ガスを供給し、以下の（ｃ１）および（ｃ２）を交互に１回以上実施することにより、前記開口から露出する前記第２膜を前記第１のエッチング工程よりも高いエッチングレートでエッチングする第２のエッチング工程、
（ｃ１）前記ソース高周波電源から第５の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第６の電力レベルを有するバイアス高周波電力を供給し、
（ｃ２）前記ソース高周波電源から０より大きく、かつ第５の電力レベル未満の第７の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から０より大きく、かつ第６の電力レベル未満の第８の電力レベルを有するバイアス高周波電力を供給し、
（ｄ）前記（ｂ）と前記（ｃ）を交互に繰り返す工程を含む、プラズマ処理装置。
［付記２］
前記処理ガスはＣとＦを含有する、
付記１記載のプラズマ処理装置。
［付記３］
前記（ｂ２）において、前記第３の電力レベルは０より大きく、かつ前記第１の電力レベル未満である、
付記１又は付記２記載のプラズマ処理装置。
［付記４］
前記（ｂ２）において、前記第３の電力レベル及び前記第４の電力レベルはいずれも０である、
付記１又は付記２記載のプラズマ処理装置。
［付記５］
前記（ｂ２）において、前記第４の電力レベルは、前記バイアス高周波電力を前記基板支持部に供給したときに電子が前記基板の表面に形成されるシースを通り抜けられる厚さになるように制御される、
付記１又は付記２記載のプラズマ処理装置。
［付記６］
前記（ｃ２）において、前記第８の電力レベルは、前記バイアス高周波電力を前記基板支持部に供給したときに電子が前記基板の表面に形成されるシースを通り抜けられない厚さになるように制御される、
付記１～５のいずれか一項記載のプラズマ処理装置。
［付記７］
前記プラズマ処理装置は、上部電極に直流電圧を印加する直流電源を有し、
前記（ｂ）及び前記（ｃ）において、前記直流電源から前記上部電極に負の直流電圧を印加する、
付記１～６のいずれか一項記載のプラズマ処理装置。
［付記８］
前記（ｂ１）において、第１の電圧レベルを有する直流電圧を印加し、
前記（ｂ２）において、絶対値が前記第１の電圧レベルよりも大きい第２の電圧レベルを有する直流電圧を印加する、
付記７記載のプラズマ処理装置。
［付記９］
前記（ｃ１）及び前記（ｃ２）において、絶対値が前記第２の電圧レベルよりも小さい第３の電圧レベルを有する直流電圧を印加する、
付記７又は８記載のプラズマ処理装置。
［付記１０］
前記ソース高周波電源は、上部電極又は下部電極に前記ソース高周波電力を供給し、前記バイアス高周波電源は、前記下部電極に前記バイアス高周波電力を供給する、
付記１～９のいずれか一項記載のプラズマ処理装置。
［付記１１］
チャンバと、
前記チャンバ内の基板支持部と、
前記チャンバ内に処理ガスを供給するガス供給口と、
前記チャンバ内にソース高周波電力を供給し、前記処理ガスからプラズマを生成するように構成されたソース高周波電源と、
前記基板支持部にバイアス高周波電力を供給するバイアス高周波電源と、を備えるプラズマ処理装置が実行するプラズマ処理方法であって、
（ａ）開口を有する第１膜、及び当該第１膜の下に第２膜を備える基板を基板支持部に提供する工程、
（ｂ）前記ガス供給口より前記処理ガスを供給し、以下の（ｂ１）および（ｂ２）を交互に１回以上実施することにより、前記開口から露出する前記第２膜をエッチングする第１のエッチング工程、
（ｂ１）前記ソース高周波電源から第１の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第２の電力レベルを有するバイアス高周波電力を供給し、
（ｂ２）前記ソース高周波電源から第１の電力レベル未満の第３の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第２の電力レベル未満の第４の電力レベルを有するバイアス高周波電力を供給し、
（ｃ）前記ガス供給口より前記処理ガスを供給し、以下の（ｃ１）および（ｃ２）を交互に１回以上実施することにより、前記開口から露出する前記第２膜を前記第１のエッチング工程よりも高いエッチングレートでエッチングする第２のエッチング工程、
（ｃ１）前記ソース高周波電源から第５の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第６の電力レベルを有するバイアス高周波電力を供給し、
（ｃ２）前記ソース高周波電源から０より大きく、かつ第５の電力レベル未満の第７の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から０より大きく、かつ第６の電力レベル未満の第８の電力レベルを有するバイアス高周波電力を供給し、
（ｄ）前記（ｂ）と前記（ｃ）を交互に繰り返す工程を含む、プラズマ処理方法。 The embodiments disclosed above include, for example, the following aspects.
[Additional note 1]
a chamber;
a substrate support within the chamber;
a gas supply port for supplying processing gas into the chamber;
a source RF power source configured to supply source RF power into the chamber and generate a plasma from the process gas;
a bias high-frequency power source that supplies bias high-frequency power to the substrate support portion;
A control device that performs control including the following steps,
The process includes:
(a) providing a substrate support with a substrate comprising a first film having an opening and a second film under the first film;
(b) A first method of etching the second film exposed from the opening by supplying the processing gas from the gas supply port and performing the following steps (b1) and (b2) one or more times alternately. etching process,
(b1) supplying source high frequency power having a first power level from the source high frequency power supply, and supplying bias high frequency power having a second power level from the bias high frequency power supply;
(b2) supplying source radio frequency power having a third power level less than the first power level from the source radio frequency power supply, and supplying a bias radio frequency power having a fourth power level less than the second power level from the bias radio frequency power supply; provides power,
(c) By supplying the processing gas from the gas supply port and performing the following (c1) and (c2) one or more times alternately, the second film exposed from the opening is etched by the first etching. a second etching step in which etching is performed at a higher etching rate than the second etching step;
(c1) supplying source high frequency power having a fifth power level from the source high frequency power supply, and supplying bias high frequency power having a sixth power level from the bias high frequency power supply;
(c2) supplying source high frequency power having a seventh power level greater than zero and less than the fifth power level from the source radio frequency power supply; and supplying source radio frequency power having a seventh power level greater than zero and less than the sixth power level from the bias radio frequency power supply; supplying bias radio frequency power having an eighth power level of;
(d) A plasma processing apparatus including a step of alternately repeating the above (b) and the above (c).
[Additional note 2]
The processing gas contains C and F.
The plasma processing apparatus according to Supplementary Note 1.
[Additional note 3]
In (b2), the third power level is greater than 0 and less than the first power level;
The plasma processing apparatus according to supplementary note 1 or supplementary note 2.
[Additional note 4]
In the above (b2), the third power level and the fourth power level are both 0,
The plasma processing apparatus according to supplementary note 1 or supplementary note 2.
[Additional note 5]
In (b2), the fourth power level is controlled to a thickness that allows electrons to pass through a sheath formed on the surface of the substrate when the bias high frequency power is supplied to the substrate support. Ru,
The plasma processing apparatus according to supplementary note 1 or supplementary note 2.
[Additional note 6]
In (c2), the eighth power level is controlled to a thickness that prevents electrons from passing through a sheath formed on the surface of the substrate when the bias high frequency power is supplied to the substrate support. be done,
The plasma processing apparatus according to any one of Supplementary Notes 1 to 5.
[Additional note 7]
The plasma processing apparatus has a DC power supply that applies a DC voltage to an upper electrode,
In (b) and (c) above, applying a negative DC voltage from the DC power source to the upper electrode;
The plasma processing apparatus according to any one of Supplementary Notes 1 to 6.
[Additional note 8]
In the above (b1), applying a DC voltage having a first voltage level,
In (b2), applying a DC voltage having a second voltage level whose absolute value is larger than the first voltage level;
The plasma processing apparatus according to appendix 7.
[Additional note 9]
In (c1) and (c2), applying a DC voltage having a third voltage level whose absolute value is smaller than the second voltage level;
The plasma processing apparatus according to supplementary note 7 or 8.
[Additional note 10]
The source high frequency power supply supplies the source high frequency power to an upper electrode or a lower electrode, and the bias high frequency power supply supplies the bias high frequency power to the lower electrode.
The plasma processing apparatus according to any one of Supplementary Notes 1 to 9.
[Additional note 11]
a chamber;
a substrate support within the chamber;
a gas supply port that supplies processing gas into the chamber;
a source RF power source configured to supply source RF power into the chamber and generate a plasma from the process gas;
A plasma processing method carried out by a plasma processing apparatus comprising: a bias high frequency power source that supplies bias high frequency power to the substrate support section;
(a) providing a substrate support with a substrate comprising a first film having an opening and a second film under the first film;
(b) A first method of etching the second film exposed from the opening by supplying the processing gas from the gas supply port and performing the following steps (b1) and (b2) one or more times alternately. etching process,
(b1) supplying source high frequency power having a first power level from the source high frequency power supply, and supplying bias high frequency power having a second power level from the bias high frequency power supply;
(b2) supplying source radio frequency power having a third power level less than the first power level from the source radio frequency power supply, and supplying a bias radio frequency power having a fourth power level less than the second power level from the bias radio frequency power supply; provides power,
(c) By supplying the processing gas from the gas supply port and performing the following (c1) and (c2) one or more times alternately, the second film exposed from the opening is etched by the first etching. a second etching step in which etching is performed at a higher etching rate than the second etching step;
(c1) supplying source high frequency power having a fifth power level from the source high frequency power supply, and supplying bias high frequency power having a sixth power level from the bias high frequency power supply;
(c2) supplying source high frequency power having a seventh power level greater than zero and less than the fifth power level from the source radio frequency power supply; and supplying source radio frequency power having a seventh power level greater than zero and less than the sixth power level from the bias radio frequency power supply; supplying bias radio frequency power having an eighth power level of;
(d) A plasma processing method including a step of alternately repeating the above (b) and the above (c).

１ プラズマ処理装置
２ 制御装置
２ａ コンピュータ
２ａ１ 処理部
２ａ２ 記憶部
２ａ３ 通信インターフェース
１０ プラズマ処理チャンバ
１１ 基板支持部
１３ シャワーヘッド
２１ ガスソース
２０ ガス供給部
３０ 電源
３１ ＲＦ電源
３１ａ 第１のＲＦ生成部
３１ｂ 第２のＲＦ生成部
３２ａ 第１のＤＣ生成部
３２ｂ 第２のＤＣ生成部
４０ 排気システム
１０１ 第１膜
１０２ 第２膜
１０３ 堆積物
１１１ 本体部
１１２ リングアセンブリ 1 Plasma processing apparatus 2 Control device 2a Computer 2a1 Processing section 2a2 Storage section 2a3 Communication interface 10 Plasma processing chamber 11 Substrate support section 13 Shower head 21 Gas source 20 Gas supply section 30 Power supply 31 RF power supply 31a First RF generation section 31b 2 RF generation section 32a First DC generation section 32b Second DC generation section 40 Exhaust system 101 First membrane 102 Second membrane 103 Deposit 111 Main body 112 Ring assembly

Claims (11)

チャンバと、
前記チャンバ内の基板支持部と、
前記チャンバ内に処理ガスを供給するガス供給口と、
前記チャンバ内にソース高周波電力を供給し、前記処理ガスからプラズマを生成するように構成されたソース高周波電源と、
前記基板支持部にバイアス高周波電力を供給するバイアス高周波電源と、
以下の工程を含む制御を行う制御装置と、を備え、
前記工程は、
（ａ）開口を有する第１膜、及び当該第１膜の下に第２膜を備える基板を基板支持部に提供する工程、
（ｂ）前記ガス供給口より前記処理ガスを供給し、以下の（ｂ１）および（ｂ２）を交互に１回以上実施することにより、前記開口から露出する前記第２膜をエッチングする第１のエッチング工程、
（ｂ１）前記ソース高周波電源から第１の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第２の電力レベルを有するバイアス高周波電力を供給し、
（ｂ２）前記ソース高周波電源から第１の電力レベル未満の第３の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第２の電力レベル未満の第４の電力レベルを有するバイアス高周波電力を供給し、
（ｃ）前記ガス供給口より前記処理ガスを供給し、以下の（ｃ１）および（ｃ２）を交互に１回以上実施することにより、前記開口から露出する前記第２膜を前記第１のエッチング工程よりも高いエッチングレートでエッチングする第２のエッチング工程、
（ｃ１）前記ソース高周波電源から第５の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第６の電力レベルを有するバイアス高周波電力を供給し、
（ｃ２）前記ソース高周波電源から０より大きく、かつ第５の電力レベル未満の第７の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から０より大きく、かつ第６の電力レベル未満の第８の電力レベルを有するバイアス高周波電力を供給し、
（ｄ）前記（ｂ）と前記（ｃ）を交互に繰り返す工程を含む、プラズマ処理装置。 a chamber;
a substrate support within the chamber;
a gas supply port for supplying processing gas into the chamber;
a source RF power source configured to supply source RF power into the chamber and generate a plasma from the process gas;
a bias high-frequency power source that supplies bias high-frequency power to the substrate support portion;
A control device that performs control including the following steps,
The process includes:
(a) providing a substrate support with a substrate comprising a first film having an opening and a second film under the first film;
(b) A first method of etching the second film exposed from the opening by supplying the processing gas from the gas supply port and performing the following steps (b1) and (b2) one or more times alternately. etching process,
(b1) supplying source high frequency power having a first power level from the source high frequency power supply, and supplying bias high frequency power having a second power level from the bias high frequency power supply;
(b2) supplying source radio frequency power having a third power level less than the first power level from the source radio frequency power supply, and supplying a bias radio frequency power having a fourth power level less than the second power level from the bias radio frequency power supply; provides power,
(c) By supplying the processing gas from the gas supply port and performing the following (c1) and (c2) one or more times alternately, the second film exposed from the opening is etched by the first etching. a second etching step in which etching is performed at a higher etching rate than the second etching step;
(c1) supplying source high frequency power having a fifth power level from the source high frequency power supply, and supplying bias high frequency power having a sixth power level from the bias high frequency power supply;
(c2) supplying source high frequency power having a seventh power level greater than zero and less than the fifth power level from the source radio frequency power supply; and supplying source radio frequency power having a seventh power level greater than zero and less than the sixth power level from the bias radio frequency power supply; supplying bias radio frequency power having an eighth power level of;
(d) A plasma processing apparatus including a step of alternately repeating the above (b) and the above (c). 前記処理ガスはＣとＦを含有する、
請求項１記載のプラズマ処理装置。 The processing gas contains C and F.
The plasma processing apparatus according to claim 1. 前記（ｂ２）において、前記第３の電力レベルは０より大きく、かつ前記第１の電力レベル未満である、
請求項１又は請求項２記載のプラズマ処理装置。 In (b2), the third power level is greater than 0 and less than the first power level;
A plasma processing apparatus according to claim 1 or 2. 前記（ｂ２）において、前記第３の電力レベル及び前記第４の電力レベルはいずれも０である、
請求項１又は請求項２記載のプラズマ処理装置。 In the above (b2), the third power level and the fourth power level are both 0,
A plasma processing apparatus according to claim 1 or 2. 前記（ｂ２）において、前記第４の電力レベルは、前記バイアス高周波電力を前記基板支持部に供給したときに電子が前記基板の表面に形成されるシースを通り抜けられる厚さになるように制御される、
請求項１又は請求項２記載のプラズマ処理装置。 In (b2), the fourth power level is controlled to a thickness that allows electrons to pass through a sheath formed on the surface of the substrate when the bias high frequency power is supplied to the substrate support. Ru,
The plasma processing apparatus according to claim 1 or 2. 前記（ｃ２）において、前記第８の電力レベルは、前記バイアス高周波電力を前記基板支持部に供給したときに電子が前記基板の表面に形成されるシースを通り抜けられない厚さになるように制御される、
請求項１又は請求項２記載のプラズマ処理装置。 In (c2), the eighth power level is controlled to a thickness that prevents electrons from passing through a sheath formed on the surface of the substrate when the bias high frequency power is supplied to the substrate support. be done,
The plasma processing apparatus according to claim 1 or 2. 前記プラズマ処理装置は、上部電極に直流電圧を印加する直流電源を有し、
前記（ｂ）及び前記（ｃ）において、前記直流電源から前記上部電極に負の直流電圧を印加する、
請求項１又は請求項２記載のプラズマ処理装置。 The plasma processing apparatus has a DC power supply that applies a DC voltage to an upper electrode,
In (b) and (c) above, applying a negative DC voltage from the DC power source to the upper electrode;
A plasma processing apparatus according to claim 1 or 2. 前記（ｂ１）において、第１の電圧レベルを有する直流電圧を印加し、
前記（ｂ２）において、絶対値が前記第１の電圧レベルよりも大きい第２の電圧レベルを有する直流電圧を印加する、
請求項７記載のプラズマ処理装置。 In the above (b1), applying a DC voltage having a first voltage level,
In (b2), applying a DC voltage having a second voltage level whose absolute value is larger than the first voltage level;
The plasma processing apparatus according to claim 7. 前記（ｃ１）及び前記（ｃ２）において、絶対値が前記第２の電圧レベルよりも小さい第３の電圧レベルを有する直流電圧を印加する、
請求項８記載のプラズマ処理装置。 In (c1) and (c2), applying a DC voltage having a third voltage level whose absolute value is smaller than the second voltage level;
The plasma processing apparatus according to claim 8. 前記ソース高周波電源は、上部電極又は下部電極に前記ソース高周波電力を供給し、前記バイアス高周波電源は、前記下部電極に前記バイアス高周波電力を供給する、
請求項１又は請求項２記載のプラズマ処理装置。 The source high frequency power supply supplies the source high frequency power to an upper electrode or a lower electrode, and the bias high frequency power supply supplies the bias high frequency power to the lower electrode.
A plasma processing apparatus according to claim 1 or 2. チャンバと、
前記チャンバ内の基板支持部と、
前記チャンバ内に処理ガスを供給するガス供給口と、
前記チャンバ内にソース高周波電力を供給し、前記処理ガスからプラズマを生成するように構成されたソース高周波電源と、
前記基板支持部にバイアス高周波電力を供給するバイアス高周波電源と、を備えるプラズマ処理装置が実行するプラズマ処理方法であって、
（ａ）開口を有する第１膜、及び当該第１膜の下に第２膜を備える基板を基板支持部に提供する工程、
（ｂ）前記ガス供給口より前記処理ガスを供給し、以下の（ｂ１）および（ｂ２）を交互に１回以上実施することにより、前記開口から露出する前記第２膜をエッチングする第１のエッチング工程、
（ｂ１）前記ソース高周波電源から第１の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第２の電力レベルを有するバイアス高周波電力を供給し、
（ｂ２）前記ソース高周波電源から第１の電力レベル未満の第３の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第２の電力レベル未満の第４の電力レベルを有するバイアス高周波電力を供給し、
（ｃ）前記ガス供給口より前記処理ガスを供給し、以下の（ｃ１）および（ｃ２）を交互に１回以上実施することにより、前記開口から露出する前記第２膜を前記第１のエッチング工程よりも高いエッチングレートでエッチングする第２のエッチング工程、
（ｃ１）前記ソース高周波電源から第５の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から第６の電力レベルを有するバイアス高周波電力を供給し、
（ｃ２）前記ソース高周波電源から０より大きく、かつ第５の電力レベル未満の第７の電力レベルを有するソース高周波電力を供給し、前記バイアス高周波電源から０より大きく、かつ第６の電力レベル未満の第８の電力レベルを有するバイアス高周波電力を供給し、
（ｄ）前記（ｂ）と前記（ｃ）を交互に繰り返す工程を含む、プラズマ処理方法。 a chamber;
a substrate support within the chamber;
a gas supply port for supplying processing gas into the chamber;
a source RF power source configured to supply source RF power into the chamber and generate a plasma from the process gas;
A plasma processing method carried out by a plasma processing apparatus comprising: a bias high frequency power source that supplies bias high frequency power to the substrate support section;
(a) providing a substrate support with a substrate comprising a first film having an opening and a second film under the first film;
(b) A first method of etching the second film exposed from the opening by supplying the processing gas from the gas supply port and performing the following steps (b1) and (b2) one or more times alternately. etching process,
(b1) supplying source high frequency power having a first power level from the source high frequency power supply, and supplying bias high frequency power having a second power level from the bias high frequency power supply;
(b2) supplying source radio frequency power having a third power level less than the first power level from the source radio frequency power supply, and supplying a bias radio frequency power having a fourth power level less than the second power level from the bias radio frequency power supply; provides power,
(c) By supplying the processing gas from the gas supply port and performing the following (c1) and (c2) one or more times alternately, the second film exposed from the opening is etched by the first etching. a second etching step in which etching is performed at a higher etching rate than the second etching step;
(c1) supplying source high frequency power having a fifth power level from the source high frequency power supply, and supplying bias high frequency power having a sixth power level from the bias high frequency power supply;
(c2) supplying source high frequency power having a seventh power level greater than zero and less than the fifth power level from the source radio frequency power supply; and supplying source radio frequency power having a seventh power level greater than zero and less than the sixth power level from the bias radio frequency power supply; supplying bias radio frequency power having an eighth power level of;
(d) A plasma processing method including a step of alternately repeating the above (b) and the above (c).

Images