JP2024011288A - Inverter device and power source device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide an inverter device and the like, in which an inverter capable of stable operation can be mounted on a substrate efficiently.

SOLUTION: An inverter device 500 includes a high-potential side transistor 412A and a low-potential side transistor 412B that are connected in series between a high-potential line 40H and a low-potential line 40L, and by switching control of each transistor, converts DC voltage between the high-potential line 40H and the low-potential line 40L into AC voltage and outputs it from a connection point of each transistor. The inverter device 500 includes: a high-potential side inductance 52 existing in a high-potential side inductance region on a front surface of a circuit substrate 50; a low-potential side inductance 53 existing in a low-potential side inductance region on the front surface of the circuit substrate 50; and an output-side inductance existing in an output-side inductance region on a back surface of the circuit substrate 50.

SELECTED DRAWING: Figure 6

COPYRIGHT: (C)2024,JPO&INPIT

Description

本発明は、電源装置に好適なインバータ装置等に関する。 The present invention relates to an inverter device etc. suitable for a power supply device.

産業用の加工ツールとして、レーザ加工装置が広く普及している。レーザ加工装置には、ＣＯ_２レーザなどの高出力のガスレーザが使用される。図１は、レーザ加工装置またはレーザ装置１００Ｒの機能ブロック図である。レーザ装置１００Ｒは、レーザ共振器２００および電源装置２５０Ｒを備える。レーザ共振器２００は、一対の放電電極２０２、２０４と、全反射鏡２０６と、部分反射鏡２０８を備える。 Laser processing devices are widely used as industrial processing tools. A high-power gas laser such as a CO ₂ laser is used in the laser processing device. FIG. 1 is a functional block diagram of a laser processing device or a laser device 100R. The laser device 100R includes a laser resonator 200 and a power supply device 250R. The laser resonator 200 includes a pair of discharge electrodes 202 and 204, a total reflection mirror 206, and a partial reflection mirror 208.

一対の放電電極２０２、２０４は、ＣＯ_２などのレーザ媒質ガスが充填されたガスチャンバ内に設けられる。一対の放電電極２０２、２０４の間には、静電容量Ｃが存在する。この静電容量ＣとインダクタＬ（インダクタ素子あるいは寄生インダクタ）は、共振周波数Ｆ_ＲＥＳを有する共振回路２１０を形成する。 A pair of discharge electrodes 202, 204 are provided in a gas chamber filled with a laser medium gas such as _CO2 . A capacitance C exists between the pair of discharge electrodes 202 and 204. This capacitance C and the inductor L (inductor element or parasitic inductor) form a resonant circuit 210 having a resonant frequency F _RES .

レーザ共振器２００を駆動する電源装置２５０Ｒは、高周波電圧Ｖ_ＲＦを共振回路２１０に印加する。高周波電圧Ｖ_ＲＦの周波数Ｆ_ＲＦ（以下では同期周波数ともいう）は、共振回路２１０の共振周波数Ｆ_ＲＥＳの近傍に設定される。高周波電圧Ｖ_ＲＦが印加されることで、一対の放電電極２０２、２０４の間に放電電流が流れる。この放電電流がレーザ媒質ガスを励起し、レーザ発振または誘導放出のための反転分布を形成する。反転分布からの誘導放出光は、全反射鏡２０６と部分反射鏡２０８が形成する光共振器内を往復し、励起状態のレーザ媒質ガスを通過することで増幅される。増幅された誘導放出光の一部が部分反射鏡２０８から出力（レーザ光）として取り出される。 A power supply device 250R that drives the laser resonator 200 applies a high frequency voltage V _RF to the resonant circuit 210. The frequency F _RF (hereinafter also referred to as synchronous frequency) of the high frequency voltage V _RF is set near the resonant frequency F _RES of the resonant circuit 210. By applying the high frequency voltage V _RF , a discharge current flows between the pair of discharge electrodes 202 and 204. This discharge current excites the laser medium gas and forms population inversion for laser oscillation or stimulated emission. The stimulated emission light from the population inversion travels back and forth within the optical resonator formed by the total reflection mirror 206 and the partial reflection mirror 208, and is amplified by passing through the laser medium gas in an excited state. A part of the amplified stimulated emission light is extracted from the partial reflection mirror 208 as an output (laser light).

電源装置２５０Ｒは、安定化された直流電圧Ｖ_ＤＣを生成する直流電源３００と、直流電圧Ｖ_ＤＣを高周波電圧Ｖ_ＲＦに変換して共振回路２１０に印加する高周波電源４００を備える。高周波電源４００には、直流電圧Ｖ_ＤＣを交流電圧である高周波電圧Ｖ_ＲＦに変換するインバータが設けられる。一般的なインバータは、相補的にスイッチング制御される一または複数のトランジスタ対を備える。各トランジスタは、例えば、制御信号としてのPWM（パルス幅変調：Pulse Width Modulation）信号によって、オン状態とオフ状態の間で切り替えられる。 The power supply device 250R includes a DC power supply 300 that generates a stabilized DC voltage V _DC , and a high frequency power supply 400 that converts the DC voltage V _DC into a high frequency voltage V _RF and applies it to the resonant circuit 210. The high frequency power supply 400 is provided with an inverter that converts a direct current voltage V _DC into a high frequency voltage V _RF which is an alternating current voltage. A typical inverter includes one or more pairs of transistors whose switching is controlled in a complementary manner. Each transistor is switched between an on state and an off state by, for example, a PWM (Pulse Width Modulation) signal as a control signal.

特許文献１には、出力トランス等の負荷の周りの電流経路のインダクタンスを低減できるインバータ装置が開示されている。具体的には、高電位ラインと低電位ラインの間に直列に接続されるトランジスタ対が二つ設けられ、一方のトランジスタ対における高電位側トランジスタと、他方のトランジスタ対における低電位側トランジスタが、同じ基板領域に実装されている。 Patent Document 1 discloses an inverter device that can reduce the inductance of a current path around a load such as an output transformer. Specifically, two transistor pairs are provided that are connected in series between a high potential line and a low potential line, and the high potential side transistor in one transistor pair and the low potential side transistor in the other transistor pair are Mounted on the same board area.

特開２０１６－１６５１２０号公報Japanese Patent Application Publication No. 2016-165120

特許文献１のような「たすき掛け」の実装では、同じトランジスタ対を構成する高電位側トランジスタと低電位側トランジスタが異なる基板領域に配置されるため、当該トランジスタ対と並列に高電位ラインと低電位ラインの間に存在する寄生容量を通る電流経路が長くなり、むしろインダクタンスが大きくなってしまうことがある。この結果、サージ電圧等による望ましくない振動がインバータ装置に発生してしまう恐れがある。 In "cross-crossing" mounting as in Patent Document 1, the high-potential side transistor and low-potential side transistor constituting the same transistor pair are arranged in different substrate regions, so the high-potential line and the low-potential line are placed in parallel with the transistor pair. The current path passing through the parasitic capacitance that exists between the potential lines becomes longer, and the inductance may actually become larger. As a result, there is a possibility that undesirable vibrations due to surge voltage or the like may occur in the inverter device.

本発明はこうした状況に鑑みてなされたものであり、安定的に動作可能なインバータを効率的に基板に実装できるインバータ装置等を提供することを目的とする。 The present invention has been made in view of these circumstances, and it is an object of the present invention to provide an inverter device and the like that can efficiently mount an inverter that can operate stably on a board.

上記課題を解決するために、本発明のある態様のインバータ装置は、高電位ラインと低電位ラインの間に直列に接続される高電位側スイッチング素子および低電位側スイッチング素子を備え、当該各スイッチング素子のスイッチング制御によって高電位ラインと低電位ラインの間の直流電圧を交流電圧に変換し、当該各スイッチング素子の接続点から出力するインバータ装置であって、高電位ラインと高電位側スイッチング素子の間の高電位側インダクタンスが、基板の第１面における高電位側インダクタンス領域に存在し、低電位ラインと低電位側スイッチング素子の間の低電位側インダクタンスが、第１面において高電位側インダクタンス領域と異なる低電位側インダクタンス領域に存在し、高電位側スイッチング素子と低電位側スイッチング素子の間の出力側インダクタンスが、基板の第１面と反対の第２面における出力側インダクタンス領域に存在し、第２面における出力側インダクタンス領域の少なくとも一部は、第１面における高電位側インダクタンス領域および／または低電位側インダクタンス領域の少なくとも一部と、基板を挟んで対向している。 In order to solve the above problems, an inverter device according to an aspect of the present invention includes a high potential side switching element and a low potential side switching element connected in series between a high potential line and a low potential line, and An inverter device that converts a DC voltage between a high potential line and a low potential line into an AC voltage by controlling the switching of the elements, and outputs the voltage from the connection point of each switching element. A high potential inductance between the low potential line and the low potential switching element exists in the high potential inductance region on the first surface of the substrate, and a low potential inductance between the low potential line and the low potential switching element exists in the high potential inductance region on the first surface. and the output inductance between the high potential side switching element and the low potential side switching element exists in an output side inductance area on a second surface opposite to the first surface of the substrate, At least a portion of the output-side inductance region on the second surface faces at least a portion of the high-potential-side inductance region and/or the low-potential-side inductance region on the first surface with the substrate in between.

この態様では、一対の高電位側スイッチング素子および低電位側スイッチング素子の少なくともいずれかに接続される高電位側インダクタンス領域、低電位側インダクタンス領域、出力側インダクタンス領域を、基板の両面に効率的に配置できる。また、特許文献１のような「たすき掛け」の実装にもなっていないため、高電位ラインと低電位ラインの間に存在する寄生容量を通る電流経路のインダクタンスが小さくなる。この結果、サージ電圧等による望ましくない振動がインバータ装置に発生することを効果的に防止できる。 In this aspect, a high potential side inductance region, a low potential side inductance region, and an output side inductance region connected to at least one of a pair of high potential side switching elements and low potential side switching elements are efficiently provided on both sides of the substrate. Can be placed. Further, since the "cross-over" implementation as in Patent Document 1 is not implemented, the inductance of the current path passing through the parasitic capacitance existing between the high potential line and the low potential line becomes small. As a result, it is possible to effectively prevent undesirable vibrations from occurring in the inverter device due to surge voltage or the like.

本発明の別の態様は、電源装置である。この装置は、高電位ラインと低電位ラインの間に直列に接続される高電位側スイッチング素子および低電位側スイッチング素子を備え、当該各スイッチング素子のスイッチング制御によって高電位ラインと低電位ラインの間の直流電圧を交流電圧に変換し、当該各スイッチング素子の接続点からレーザ共振器の一対の放電電極に印加するインバータを備える電源装置であって、高電位ラインと高電位側スイッチング素子の間の高電位側インダクタンスが、基板の第１面における高電位側インダクタンス領域に存在し、低電位ラインと低電位側スイッチング素子の間の低電位側インダクタンスが、第１面において高電位側インダクタンス領域と異なる低電位側インダクタンス領域に存在し、高電位側スイッチング素子と低電位側スイッチング素子の間の出力側インダクタンスが、基板の第１面と反対の第２面における出力側インダクタンス領域に存在し、第２面における出力側インダクタンス領域の少なくとも一部は、第１面における高電位側インダクタンス領域および／または低電位側インダクタンス領域の少なくとも一部と、基板を挟んで対向している。 Another aspect of the invention is a power supply device. This device includes a high-potential side switching element and a low-potential side switching element connected in series between a high-potential line and a low-potential line, and switches between the high-potential line and the low-potential line by controlling the switching of each switching element. A power supply device equipped with an inverter that converts a DC voltage into an AC voltage and applies it to a pair of discharge electrodes of a laser resonator from a connection point of each switching element, the The high potential side inductance exists in the high potential side inductance region on the first surface of the substrate, and the low potential side inductance between the low potential line and the low potential side switching element is different from the high potential side inductance region on the first surface. The output side inductance exists in the low potential side inductance region, and the output side inductance between the high potential side switching element and the low potential side switching element exists in the output side inductance region on the second surface opposite to the first surface of the substrate. At least a portion of the output side inductance region on the surface faces at least a portion of the high potential side inductance region and/or the low potential side inductance region on the first surface with the substrate in between.

なお、以上の構成要素の任意の組合せや、これらの表現を方法、装置、システム、記録媒体、コンピュータプログラム等に変換したものも、本発明に包含される。 Note that the present invention also includes arbitrary combinations of the above-mentioned constituent elements and conversion of these expressions into methods, devices, systems, recording media, computer programs, and the like.

本発明によれば、安定的に動作可能なインバータを効率的に基板に実装できる。 According to the present invention, an inverter that can operate stably can be efficiently mounted on a board.

レーザ装置の機能ブロック図である。It is a functional block diagram of a laser device. レーザ装置の機能ブロック図である。It is a functional block diagram of a laser device. 図２の電源装置の主な回路構成の一例を示す。An example of the main circuit configuration of the power supply device in FIG. 2 is shown. インバータ装置の構成を模式的に示す。The configuration of an inverter device is schematically shown. インバータ装置の具体的な回路構成例を示す。A specific circuit configuration example of an inverter device is shown. インバータ装置の具体的な実装例を示す。A specific implementation example of an inverter device will be shown. インバータ装置の具体的な実装例を示す。A specific implementation example of an inverter device will be shown. インバータ装置の具体的な実装例を示す。A specific implementation example of an inverter device will be shown. 従来の一般的なインバータ装置におけるトランジスタのドレイン／ソース間の電圧を示す。3 shows the voltage between the drain and source of a transistor in a conventional general inverter device. 実施形態に係るインバータ装置におけるトランジスタのドレイン／ソース間の電圧を示す。5 shows the voltage between the drain and source of a transistor in an inverter device according to an embodiment.

以下では、図面を参照しながら、本発明を実施するための形態（以下では実施形態ともいう）について詳細に説明する。説明および／または図面においては、同一または同等の構成要素、部材、処理等に同一の符号を付して重複する説明を省略する。図示される各部の縮尺や形状は、説明の簡易化のために便宜的に設定されており、特に言及がない限り限定的に解釈されるものではない。実施形態は例示であり、本発明の範囲を何ら限定するものではない。実施形態に記載される全ての特徴やそれらの組合せは、必ずしも本発明の本質的なものであるとは限らない。 Hereinafter, modes for carrying out the present invention (hereinafter also referred to as embodiments) will be described in detail with reference to the drawings. In the description and/or drawings, the same or equivalent components, members, processes, etc. are denoted by the same reference numerals, and redundant description will be omitted. The scales and shapes of the parts shown in the drawings are set for convenience to simplify the explanation, and should not be interpreted in a limited manner unless otherwise stated. The embodiments are illustrative and do not limit the scope of the present invention. Not all features or combinations thereof described in the embodiments are necessarily essential to the present invention.

図２は、レーザ装置１００の機能ブロック図である。レーザ装置１００は、商用電源１０と、直流電源３００と、高周波電源４００と、共振インダクタＬと、レーザ共振器２００を備える。レーザ共振器２００の構成は図１と同様である。但し、図１におけるインダクタＬは、図２では共振インダクタＬとしてレーザ共振器２００外に示されている。 FIG. 2 is a functional block diagram of the laser device 100. The laser device 100 includes a commercial power source 10, a DC power source 300, a high frequency power source 400, a resonant inductor L, and a laser resonator 200. The configuration of laser resonator 200 is similar to that in FIG. However, the inductor L in FIG. 1 is shown outside the laser resonator 200 as a resonant inductor L in FIG. 2 .

本発明の実施形態に係る電源装置２５０は、直流電源３００および高周波電源４００の全部または一部によって構成される。電源装置２５０の機能ブロックのうちソフトウェア制御を伴うものは、コンピュータの中央演算処理装置、メモリ、入力装置、出力装置、コンピュータに接続される周辺機器等のハードウェア資源と、それらを用いて実行されるソフトウェアの協働により実現される。コンピュータの種類や設置場所は問わず、上記の各機能ブロックは、単一のコンピュータのハードウェア資源で実現してもよいし、複数のコンピュータに分散したハードウェア資源を組み合わせて実現してもよい。 The power supply device 250 according to the embodiment of the present invention is configured by all or part of a DC power supply 300 and a high frequency power supply 400. Among the functional blocks of the power supply device 250, those that involve software control are executed using hardware resources such as the computer's central processing unit, memory, input device, output device, and peripheral devices connected to the computer. This is realized through the collaboration of software. Regardless of the type of computer or installation location, each of the above functional blocks may be realized using the hardware resources of a single computer, or may be realized by combining hardware resources distributed across multiple computers. .

直流電源３００は、AC-DC変換部３１０と、DC-DC変換部３２０と、DCリンク電圧検出部３３０と、高周波電圧指令演算部３４０と、デューティ決定部３５０と、PWM信号生成部３６０を備える。AC-DC変換部３１０は、商用電源１０から供給される三相交流等の交流電圧を直流電圧に変換する。DC-DC変換部３２０は、AC-DC変換部３１０によって変換された直流電圧を、レーザ装置１００のレーザ発振動作に好適な直流電圧に変換する。DC-DC変換部３２０は、PWM信号生成部３６０によって生成されるPWM（パルス幅変調：Pulse Width Modulation）信号によってスイッチング制御されるトランジスタ等のスイッチング素子を備える。以下では、DC-DC変換部３２０によって変換された直流電圧を、直流電圧Ｖ_ＤＣやDCリンク電圧Ｖ_ＤＣともいう。DCリンク電圧検出部３３０は、DC-DC変換部３２０によって生成されたDCリンク電圧Ｖ_ＤＣ（データ）を検出してデューティ決定部３５０にフィードバックする。 The DC power supply 300 includes an AC-DC conversion section 310, a DC-DC conversion section 320, a DC link voltage detection section 330, a high-frequency voltage command calculation section 340, a duty determination section 350, and a PWM signal generation section 360. . The AC-DC converter 310 converts an alternating current voltage such as three-phase alternating current supplied from the commercial power supply 10 into a direct current voltage. The DC-DC converter 320 converts the DC voltage converted by the AC-DC converter 310 into a DC voltage suitable for the laser oscillation operation of the laser device 100. The DC-DC converter 320 includes switching elements such as transistors whose switching is controlled by a PWM (Pulse Width Modulation) signal generated by a PWM signal generator 360. Below, the DC voltage converted by the DC-DC converter 320 is also referred to as a DC voltage V _DC or a DC link voltage V _DC . The DC link voltage detection section 330 detects the DC link voltage V _DC (data) generated by the DC-DC conversion section 320 and feeds it back to the duty determination section 350.

高周波電圧指令演算部３４０は、レーザ共振器２００の動作および／または状態を示す情報のフィードバックに基づいて、高周波電源４００が生成すべき高周波電圧Ｖ_ＲＦおよび／または直流電源３００が生成すべきDCリンク電圧Ｖ_ＤＣについての指令を演算する。レーザ共振器２００から高周波電圧指令演算部３４０にフィードバックされる情報としては、レーザ共振器２００が発振するレーザ光の強度や、一対の放電電極２０２、２０４および／または共振インダクタＬを流れる電流が例示される。デューティ決定部３５０は、DCリンク電圧検出部３３０によって検出されたDCリンク電圧Ｖ_ＤＣ（データ）と、高周波電圧指令演算部３４０によって演算された高周波電圧指令に基づいて、PWM信号生成部３６０が生成すべきPWM信号（パルス波）のデューティ比を決定する。PWM信号生成部３６０は、デューティ決定部３５０によって決定されたデューティ比のPWM信号を生成してDC-DC変換部３２０のスイッチング素子に印加する。 The high-frequency voltage command calculation unit 340 determines the high-frequency voltage _{VRF to be generated by the high-frequency power source 400 and/or the DC link voltage to be generated by the DC power source 300 based on feedback of information indicating the operation} and/or state of the laser resonator 200. Calculates the command regarding voltage V _DC . Examples of the information fed back from the laser resonator 200 to the high-frequency voltage command calculation unit 340 include the intensity of the laser light oscillated by the laser resonator 200 and the current flowing through the pair of discharge electrodes 202 and 204 and/or the resonant inductor L. be done. The duty determining unit 350 generates a signal generated by the PWM signal generating unit 360 based on the DC link voltage V _DC (data) detected by the DC link voltage detecting unit 330 and the high frequency voltage command calculated by the high frequency voltage command calculating unit 340. Determine the duty ratio of the PWM signal (pulse wave) to be used. The PWM signal generation section 360 generates a PWM signal with the duty ratio determined by the duty determination section 350 and applies it to the switching element of the DC-DC conversion section 320.

高周波電源４００は、DC-RF変換部４１０と高周波信号生成部４２０を備える。DC-RF変換部４１０は、直流電源３００によって生成されたDCリンク電圧Ｖ_ＤＣを、同期周波数Ｆ_ＲＦの高周波電圧Ｖ_ＲＦに変換する。後述する図３に示されるように、DC-RF変換部４１０は、DCリンク電圧Ｖ_ＤＣを交流電圧Ｖ_ＡＣに変換するインバータ４１２と、当該交流電圧Ｖ_ＡＣを昇圧して高周波電圧Ｖ_ＲＦを生成する昇圧トランス４１３を備える。高周波信号生成部４２０は、インバータ４１２のトランジスタ群をスイッチング制御するための高周波信号を生成する。この高周波信号の周波数であるスイッチング周波数Ｆ_ＳＷは、高周波電圧Ｖ_ＲＦの同期周波数Ｆ_ＲＦと実質的に等しい。また、同期周波数Ｆ_ＲＦは共振回路２１０の共振周波数Ｆ_ＲＥＳの近傍に設定されるため、スイッチング周波数Ｆ_ＳＷも共振周波数Ｆ_ＲＥＳの近傍に設定される。本実施形態は高周波数で動作する電源装置２５０に好適であり、スイッチング周波数Ｆ_ＳＷ、同期周波数Ｆ_ＲＦ、共振周波数Ｆ_ＲＥＳは例えば1 MHz以上であるのが好ましい。また、レーザ装置１００がレーザ加工装置である場合の高周波電源４００の出力（高周波電圧Ｖ_ＲＦ）は1 kW以上であるのが好ましい。 High frequency power supply 400 includes a DC-RF converter 410 and a high frequency signal generator 420. The DC-RF converter 410 converts the DC link voltage V _DC generated by the DC power supply 300 into a high frequency voltage V _RF having a synchronous frequency F _RF . As shown in FIG. 3, which will be described later, the DC-RF converter 410 includes an inverter 412 that converts the DC link voltage V _DC to an AC voltage V _AC , and a high frequency voltage V _RF by boosting the AC voltage V _AC . A step-up transformer 413 is provided. High frequency signal generation section 420 generates a high frequency signal for controlling switching of the transistor group of inverter 412. The switching frequency F _SW , which is the frequency of this high frequency signal, is substantially equal to the synchronous frequency F _RF of the high frequency voltage V _RF . Further, since the synchronous frequency F _RF is set near the resonant frequency F _RES of the resonant circuit 210, the switching frequency F _SW is also set near the resonant frequency F _RES . This embodiment is suitable for a power supply device 250 that operates at a high frequency, and it is preferable that the switching frequency F _SW , the synchronous frequency F _RF , and the resonant frequency F _RES are, for example, 1 MHz or more. Further, when the laser device 100 is a laser processing device, the output of the high frequency power supply 400 (high frequency voltage V _RF ) is preferably 1 kW or more.

図３は、図２の電源装置２５０（特に高周波電源４００）の主な回路構成の一例を示す。高周波電源４００におけるDC-RF変換部４１０は、充電コンデンサ４１１と、インバータ４１２と、昇圧トランス４１３を備える。バンクコンデンサとも呼ばれる充電コンデンサ４１１は、DC-DC変換部３２０（図３では不図示）の後段において、高電位ライン４０Ｈと低電位ライン４０Ｌの間に接続される。このため、充電コンデンサ４１１は、充電回路として機能するDC-DC変換部３２０が生成したDCリンク電圧Ｖ_ＤＣによって充電される。電極間にDCリンク電圧Ｖ_ＤＣが現れる充電コンデンサ４１１は、DCリンク電圧検出部３３０としても機能しうる。 FIG. 3 shows an example of the main circuit configuration of the power supply device 250 (particularly the high frequency power supply 400) of FIG. 2. The DC-RF converter 410 in the high frequency power supply 400 includes a charging capacitor 411, an inverter 412, and a step-up transformer 413. A charging capacitor 411, also called a bank capacitor, is connected between the high potential line 40H and the low potential line 40L at a stage subsequent to the DC-DC converter 320 (not shown in FIG. 3). Therefore, the charging capacitor 411 is charged by the DC link voltage V _DC generated by the DC-DC converter 320 functioning as a charging circuit. The charging capacitor 411 between which the DC link voltage V _DC appears can also function as the DC link voltage detector 330 .

インバータ４１２は、充電コンデンサ４１１の電極間の直流電圧Ｖ_ＤＣを交流電圧Ｖ_ＡＣに変換して、昇圧トランス４１３の１次コイル４１３Ａに印加する。インバータ４１２は、高電位ライン４０Ｈと低電位ライン４０Ｌの間に直列に接続される少なくとも二つのスイッチング素子を備え、高周波信号生成部４２０による当該各スイッチング素子のスイッチング制御によって高電位ライン４０Ｈと低電位ライン４０Ｌの間の直流電圧Ｖ_ＤＣを交流電圧Ｖ_ＡＣに変換し、当該各スイッチング素子の接続点から昇圧トランス４１３を介してレーザ共振器２００の一対の放電電極２０２、２０４に印加する。 The inverter 412 converts the DC voltage V _DC between the electrodes of the charging capacitor 411 into an AC voltage V _AC , and applies it to the primary coil 413A of the step-up transformer 413. The inverter 412 includes at least two switching elements connected in series between the high potential line 40H and the low potential line 40L, and the high potential line 40H and the low potential The direct current voltage V _DC between the lines 40L is converted into an alternating current voltage V _AC , and is applied to the pair of discharge electrodes 202 and 204 of the laser resonator 200 via the step-up transformer 413 from the connection point of each switching element.

本実施形態では、インバータ４１２におけるスイッチング素子がトランジスタ４１２Ａ～４１２Ｄによって構成される。トランジスタ４１２Ａ～４１２Ｄの種類は任意であり、電界効果トランジスタ（FET: Field effect transistor）でもよいし、バイポーラトランジスタでもよいし、絶縁ゲートバイポーラトランジスタ（IGBT: Insulated Gate Bipolar Transistor）でもよいし、高電子移動度トランジスタ（HEMT: High Electron Mobility Transistor）でもよい。また、トランジスタ４１２Ａ～４１２Ｄの少なくともいずれかは、SiC基板およびGaN基板の少なくともいずれかに形成されたトランジスタであるのが好ましい。このようなトランジスタ４１２Ａ～４１２Ｄは、電力の制御に好適であることから、パワー半導体（デバイス）とも呼ばれる。 In this embodiment, switching elements in inverter 412 are configured by transistors 412A to 412D. The types of transistors 412A to 412D are arbitrary, and may be field effect transistors (FETs), bipolar transistors, insulated gate bipolar transistors (IGBTs), or high electron mobility transistors. It may also be a High Electron Mobility Transistor (HEMT). Further, at least one of the transistors 412A to 412D is preferably a transistor formed on at least one of a SiC substrate and a GaN substrate. Such transistors 412A to 412D are also called power semiconductors (devices) because they are suitable for controlling power.

図３の例におけるインバータ４１２は、高電位ライン４０Ｈと低電位ライン４０Ｌの間に直列に接続される第１高電位側スイッチング素子としての第１高電位側トランジスタ４１２Ａと第１低電位側スイッチング素子としての第１低電位側トランジスタ４１２Ｂからなる第１スイッチング素子対としての第１トランジスタ対４１２Ａ／４１２Ｂと、高電位ライン４０Ｈと低電位ライン４０Ｌの間に直列に接続される第２高電位側スイッチング素子としての第２高電位側トランジスタ４１２Ｃと第２低電位側スイッチング素子としての第２低電位側トランジスタ４１２Ｄからなる第２スイッチング素子対としての第２トランジスタ対４１２Ｃ／４１２Ｄを備える。第１高電位側トランジスタ４１２Ａと第１低電位側トランジスタ４１２Ｂの接続点（中点）は、昇圧トランス４１３の１次コイル４１３Ａの一端（図３における上端）に接続されている。同様に、第２高電位側トランジスタ４１２Ｃと第２低電位側トランジスタ４１２Ｄの接続点（中点）は、昇圧トランス４１３の１次コイル４１３Ａの他端（図３における下端）に接続されている。 The inverter 412 in the example of FIG. 3 includes a first high potential side transistor 412A as a first high potential side switching element and a first low potential side switching element connected in series between a high potential line 40H and a low potential line 40L. A first transistor pair 412A/412B as a first switching element pair consisting of a first low potential side transistor 412B as a first switching element, and a second high potential side switching connected in series between a high potential line 40H and a low potential line 40L. A second transistor pair 412C/412D is provided as a second switching element pair including a second high potential side transistor 412C as an element and a second low potential side transistor 412D as a second low potential side switching element. A connection point (midpoint) between the first high-potential transistor 412A and the first low-potential transistor 412B is connected to one end (the upper end in FIG. 3) of the primary coil 413A of the step-up transformer 413. Similarly, the connection point (midpoint) between the second high-potential side transistor 412C and the second low-potential side transistor 412D is connected to the other end (lower end in FIG. 3) of the primary coil 413A of the step-up transformer 413.

高周波信号生成部４２０（図２）は、これらの二組のトランジスタ対（４１２Ａ／４１２Ｂおよび４１２Ｃ／４１２Ｄ）に対して、互いに相補的な高周波信号を印加することで、昇圧トランス４１３の１次コイル４１３Ａに交流電圧Ｖ_ＡＣを発生させる。具体的には、第１トランジスタ対４１２Ａ／４１２Ｂの一方のトランジスタの制御端子に印加される高周波信号が「ON」の時は、他方のトランジスタの制御端子に印加される高周波信号が「OFF」になっている。すなわち、第１トランジスタ対４１２Ａ／４１２Ｂは、同時に「ON」となることがないように制御される。図３において、第１高電位側トランジスタ４１２Ａの制御端子への入力が「４２０」と示されているのに対し、第１低電位側トランジスタ４１２Ｂの制御端子への入力が「４２０′」と示されているのは、このことを便宜的に表す趣旨である。 The high-frequency signal generation unit 420 (FIG. 2) applies mutually complementary high-frequency signals to these two transistor pairs (412A/412B and 412C/412D), thereby increasing the primary coil of the step-up transformer 413. An alternating current voltage _VAC is generated at 413A. Specifically, when the high frequency signal applied to the control terminal of one transistor of the first transistor pair 412A/412B is "ON", the high frequency signal applied to the control terminal of the other transistor is "OFF". It has become. That is, the first transistor pair 412A/412B is controlled so that they are not turned on at the same time. In FIG. 3, the input to the control terminal of the first high potential side transistor 412A is shown as "420", whereas the input to the control terminal of the first low potential side transistor 412B is shown as "420'". The purpose of this is to express this for convenience.

同様に、第２トランジスタ対４１２Ｃ／４１２Ｄの一方のトランジスタの制御端子に印加される高周波信号が「ON」の時は、他方のトランジスタの制御端子に印加される高周波信号が「OFF」になっている。すなわち、第２トランジスタ対４１２Ｃ／４１２Ｄは、同時に「ON」となることがないように制御される。図３において、第２高電位側トランジスタ４１２Ｃの制御端子への入力が「４２０′」と示されているのに対し、第２低電位側トランジスタ４１２Ｄの制御端子への入力が「４２０」と示されているのは、このことを便宜的に表す趣旨である。 Similarly, when the high frequency signal applied to the control terminal of one transistor of the second transistor pair 412C/412D is "ON", the high frequency signal applied to the control terminal of the other transistor is "OFF". There is. That is, the second transistor pair 412C/412D is controlled so that they are not turned on at the same time. In FIG. 3, the input to the control terminal of the second high potential side transistor 412C is shown as "420'", whereas the input to the control terminal of the second low potential side transistor 412D is shown as "420". The purpose of this is to express this for convenience.

図３における同一の符号「４２０」で表されるように、第１高電位側トランジスタ４１２Ａおよび第２低電位側トランジスタ４１２Ｄの制御端子には、当該各トランジスタ４１２Ａ、４１２Ｄが同時に「ON」となるような制御信号が高周波信号生成部４２０によって印加される。トランジスタ４１２Ａ、４１２Ｄが同時に「ON」となっている間は、これらと相補的に制御されるトランジスタ４１２Ｂ、４１２Ｃは「OFF」となっており、図３における上から下に１次コイル４１３Ａに電流が流れる。 As indicated by the same reference numeral "420" in FIG. 3, the control terminals of the first high-potential side transistor 412A and the second low-potential side transistor 412D indicate that the respective transistors 412A and 412D are turned "ON" at the same time. Such a control signal is applied by the high frequency signal generation section 420. While the transistors 412A and 412D are simultaneously "ON", the transistors 412B and 412C, which are controlled complementary to these, are "OFF", and the current flows to the primary coil 413A from top to bottom in FIG. flows.

同様に、図３における同一の符号「４２０′」で表されるように、第１低電位側トランジスタ４１２Ｂおよび第２高電位側トランジスタ４１２Ｃの制御端子には、当該各トランジスタ４１２Ｂ、４１２Ｃが同時に「ON」となるような制御信号が高周波信号生成部４２０によって印加される。トランジスタ４１２Ｂ、４１２Ｃが同時に「ON」となっている間は、これらと相補的に制御されるトランジスタ４１２Ａ、４１２Ｄは「OFF」となっており、図３における下から上に１次コイル４１３Ａに電流が流れる。 Similarly, as indicated by the same reference numeral "420'" in FIG. 3, the control terminals of the first low potential transistor 412B and the second high potential transistor 412C are simultaneously A control signal such as "ON" is applied by the high frequency signal generation section 420. While the transistors 412B and 412C are simultaneously "ON", the transistors 412A and 412D, which are controlled complementary to these, are "OFF", and the current flows to the primary coil 413A from bottom to top in FIG. flows.

昇圧トランス４１３は、インバータ４１２によって生成された交流電圧Ｖ_ＡＣを昇圧して高周波電圧Ｖ_ＲＦを生成する。具体的には、１次コイル４１３Ａの交流電圧Ｖ_ＡＣが昇圧された高周波電圧Ｖ_ＲＦが２次コイル４１３Ｂに現れる。 A step-up transformer 413 steps up the alternating current voltage V _AC generated by the inverter 412 to generate a high frequency voltage V _RF . Specifically, a high frequency voltage V _RF obtained by boosting the alternating current voltage V _AC of the primary coil 413A appears in the secondary coil 413B.

図４は、インバータ４１２を構成する第１インバータ装置５００Ａおよび第２インバータ装置５００Ｂの構成を模式的に示す。第１インバータ装置５００Ａを構成する第１回路基板には、インバータ４１２における第１トランジスタ対４１２Ａ／４１２Ｂが実装される。第２インバータ装置５００Ｂを構成する第２回路基板には、インバータ４１２における第２トランジスタ対４１２Ｃ／４１２Ｄが実装される。以下では第１回路基板および第２回路基板が互いに異なる基板であるものとするが、第１回路基板および第２回路基板は一つの基板における互いに異なる領域でもよい。 FIG. 4 schematically shows the configurations of a first inverter device 500A and a second inverter device 500B that constitute the inverter 412. A first transistor pair 412A/412B in the inverter 412 is mounted on a first circuit board constituting the first inverter device 500A. A second transistor pair 412C/412D in the inverter 412 is mounted on a second circuit board constituting the second inverter device 500B. Although the first circuit board and the second circuit board are assumed to be different boards below, the first circuit board and the second circuit board may be different regions on one board.

第１インバータ装置５００Ａおよび第２インバータ装置５００Ｂの構成は、実装されるトランジスタ対（４１２Ａ／４１２Ｂおよび４１２Ｃ／４１２Ｄ）の違いを除けば実質的に同じである。そこで、以下では第１インバータ装置５００Ａおよび第２インバータ装置５００Ｂを区別する必要がある場合を除いて、第１インバータ装置５００Ａのみについて説明する。記載の簡素化のため、第１インバータ装置５００Ａ（および／または第２インバータ装置５００Ｂ）をインバータ装置５００ともいう。 The configurations of the first inverter device 500A and the second inverter device 500B are substantially the same except for the difference in the transistor pairs (412A/412B and 412C/412D) to be mounted. Therefore, only the first inverter device 500A will be described below, except when it is necessary to distinguish between the first inverter device 500A and the second inverter device 500B. For simplicity of description, the first inverter device 500A (and/or the second inverter device 500B) is also referred to as an inverter device 500.

インバータ装置５００は、高電位ライン４０Ｈと低電位ライン４０Ｌの間に直列に接続される高電位側トランジスタ４１２Ａと低電位側トランジスタ４１２Ｂからなるトランジスタ対４１２Ａ／４１２Ｂを備える。高電位側トランジスタ４１２ＡがMOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化膜半導体電界効果トランジスタ）等のFETの場合、高電位側端子であるドレインが高電位ライン４０Ｈに接続され、低電位側端子であるソースが昇圧トランス４１３の１次コイル４１３Ａの一端および低電位側トランジスタ４１２Ｂの高電位側端子（ドレイン）に接続される。同様に、低電位側トランジスタ４１２ＢがMOSFET等のFETの場合、高電位側端子であるドレインが昇圧トランス４１３の１次コイル４１３Ａの一端および高電位側トランジスタ４１２Ａの低電位側端子（ソース）に接続され、低電位側端子であるソースが低電位ライン４０Ｌに接続される。 The inverter device 500 includes a transistor pair 412A/412B including a high potential side transistor 412A and a low potential side transistor 412B connected in series between a high potential line 40H and a low potential line 40L. If the high potential side transistor 412A is a FET such as a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), the drain, which is the high potential side terminal, is connected to the high potential line 40H, and the low potential A source, which is a side terminal, is connected to one end of the primary coil 413A of the step-up transformer 413 and a high potential side terminal (drain) of the low potential side transistor 412B. Similarly, when the low potential side transistor 412B is a FET such as a MOSFET, the drain, which is a high potential side terminal, is connected to one end of the primary coil 413A of the step-up transformer 413 and the low potential side terminal (source) of the high potential side transistor 412A. The source, which is a low potential side terminal, is connected to the low potential line 40L.

高電位ライン４０Ｈと低電位ライン４０Ｌの間には、高電位側トランジスタ４１２Ａおよび低電位側トランジスタ４１２Ｂと並列にセラミックコンデンサ等のコンデンサ５１が設けられる。換言すれば、コンデンサ５１の高電位側電極は高電位側トランジスタ４１２Ａのドレインに接続され、コンデンサ５１の低電位側電極は低電位側トランジスタ４１２Ｂのソースに接続される。コンデンサ５１は、後述する平滑コンデンサ５４の充放電に関わる電流経路を実質的に短くする効果があり、トランジスタ対４１２Ａ／４１２Ｂのスイッチング動作を安定化させる。この効果を発揮させる上で、コンデンサ５１のインピーダンスは、スイッチング周波数Ｆ_ＳＷ（例えば1 MHz以上）において1Ω以下とするのが好ましい。 A capacitor 51 such as a ceramic capacitor is provided between the high potential line 40H and the low potential line 40L in parallel with the high potential side transistor 412A and the low potential side transistor 412B. In other words, the high potential side electrode of the capacitor 51 is connected to the drain of the high potential side transistor 412A, and the low potential side electrode of the capacitor 51 is connected to the source of the low potential side transistor 412B. The capacitor 51 has the effect of substantially shortening a current path related to charging and discharging a smoothing capacitor 54, which will be described later, and stabilizes the switching operation of the transistor pair 412A/412B. In order to exhibit this effect, the impedance of the capacitor 51 is preferably 1Ω or less at the switching frequency F _SW (for example, 1 MHz or more).

高電位ライン４０Ｈと高電位側トランジスタ４１２Ａのドレインの間には、高電位側インダクタンス５２が存在する。同様に、低電位ライン４０Ｌと低電位側トランジスタ４１２Ｂのソースの間には、低電位側インダクタンス５３が存在する。高電位側インダクタンス５２、低電位側インダクタンス５３、後述する出力側インダクタンス５５は、典型的には回路パターンにおける寄生インダクタンスである。また、高電位ライン４０Ｈと低電位ライン４０Ｌの間には、トランジスタ対４１２Ａ／４１２Ｂおよびコンデンサ５１と並列に、高電位側トランジスタ４１２Ａおよび／または低電位側トランジスタ４１２Ｂの平滑コンデンサ５４が実装される。 A high potential inductance 52 exists between the high potential line 40H and the drain of the high potential transistor 412A. Similarly, a low potential inductance 53 exists between the low potential line 40L and the source of the low potential transistor 412B. The high potential side inductance 52, the low potential side inductance 53, and the output side inductance 55 described later are typically parasitic inductances in the circuit pattern. Further, between the high potential line 40H and the low potential line 40L, a smoothing capacitor 54 of the high potential side transistor 412A and/or the low potential side transistor 412B is mounted in parallel with the transistor pair 412A/412B and the capacitor 51.

図５は、インバータ装置５００の具体的な回路構成例を示す。本図の例における高電位側トランジスタ４１２Ａおよび低電位側トランジスタ４１２Ｂは、それぞれ並列に接続された七つのトランジスタによって構成される。高電位ライン４０Ｈと七つの高電位側トランジスタ４１２Ａのドレインおよびコンデンサ５１の高電位側電極の間には、多数の寄生インダクタンスである高電位側インダクタンス５２が存在する。同様に、低電位ライン４０Ｌと七つの低電位側トランジスタ４１２Ｂのソースおよびコンデンサ５１の低電位側電極の間には、多数の寄生インダクタンスである低電位側インダクタンス５３が存在する。七つの高電位側トランジスタ４１２Ａのソースと七つの低電位側トランジスタ４１２Ｂのドレインの間の出力段には、多数の寄生インダクタンスである出力側インダクタンス５５が存在する。なお、高電位側トランジスタ４１２Ａおよび／または低電位側トランジスタ４１２Ｂの平滑コンデンサ５４については図示を省略した。 FIG. 5 shows a specific circuit configuration example of the inverter device 500. The high-potential side transistor 412A and the low-potential side transistor 412B in the example of this figure are each composed of seven transistors connected in parallel. A large number of high potential inductances 52, which are parasitic inductances, exist between the high potential line 40H, the drains of the seven high potential transistors 412A, and the high potential electrode of the capacitor 51. Similarly, between the low potential line 40L, the sources of the seven low potential transistors 412B, and the low potential electrode of the capacitor 51, there are many low potential inductances 53 that are parasitic inductances. In the output stage between the sources of the seven high potential side transistors 412A and the drains of the seven low potential side transistors 412B, there are many output side inductances 55 which are parasitic inductances. Note that illustration of the smoothing capacitor 54 of the high potential side transistor 412A and/or the low potential side transistor 412B is omitted.

図６～図８は、インバータ装置５００の具体的な実装例を示す。これらの例におけるインバータ装置５００の回路基板５０は略半円状である。図６は回路基板５０の第１面（以下では便宜的に表面ともいう）における実装例を示し、図７は回路基板５０の第１面（表面）と反対の第２面（以下では便宜的に裏面ともいう）における実装例を示す。図８は、図６におけるＡ－Ａ断面図である。これらの例における高電位側トランジスタ４１２Ａおよび低電位側トランジスタ４１２Ｂのパッケージとしては、「TO-247-3」や「TO-247-4」等の汎用パッケージを利用できる。なお、回路基板５０は略半円状に限られない任意の形状（例えば矩形状）でよい。 6 to 8 show specific implementation examples of the inverter device 500. The circuit board 50 of the inverter device 500 in these examples has a substantially semicircular shape. FIG. 6 shows an example of mounting on the first surface (hereinafter also referred to as the surface for convenience) of the circuit board 50, and FIG. (also referred to as the back side) is shown below. FIG. 8 is a sectional view taken along line AA in FIG. As a package for the high potential side transistor 412A and the low potential side transistor 412B in these examples, a general-purpose package such as "TO-247-3" or "TO-247-4" can be used. Note that the circuit board 50 is not limited to a substantially semicircular shape, and may have any shape (for example, a rectangular shape).

回路基板５０の表面を示す図６において、回路基板５０の一端（図６における右上端）には高電位ライン４０Ｈに接続される高電位端子「P」が設けられ、回路基板５０の他端（図６における右下端）には低電位ライン４０Ｌに接続される低電位端子「N」が設けられる。 In FIG. 6 showing the surface of the circuit board 50, a high potential terminal "P" connected to the high potential line 40H is provided at one end of the circuit board 50 (the upper right end in FIG. 6), and the other end of the circuit board 50 ( A low potential terminal "N" connected to the low potential line 40L is provided at the lower right end in FIG. 6).

回路基板５０の表面において高電位端子「P」と隣接する高電位側インダクタンス領域には、高電位側インダクタンス５２の群が存在する。図示の例における高電位側インダクタンス領域は、回路基板５０の表面の高電位側（図６における上側）の略半分を占める。回路基板５０が略半円状の場合の高電位側インダクタンス領域は中心角が略90度の略扇形状である。高電位側インダクタンス領域の周縁領域には、図５の例における七つの高電位側トランジスタ４１２Ａが実装される。各高電位側トランジスタ４１２Ａの高電位側端子であるドレインＤは、回路基板５０の表面の高電位側インダクタンス領域に接続される。 A group of high potential inductances 52 is present in the high potential inductance region adjacent to the high potential terminal "P" on the surface of the circuit board 50. The high potential side inductance region in the illustrated example occupies approximately half of the high potential side (upper side in FIG. 6) of the surface of the circuit board 50. When the circuit board 50 is approximately semicircular, the high potential side inductance region is approximately fan-shaped with a central angle of approximately 90 degrees. The seven high potential side transistors 412A in the example of FIG. 5 are mounted in the peripheral region of the high potential side inductance region. A drain D, which is a high potential side terminal of each high potential side transistor 412A, is connected to a high potential side inductance region on the surface of the circuit board 50.

回路基板５０の表面において低電位端子「N」と隣接する低電位側インダクタンス領域には、低電位側インダクタンス５３の群が存在する。図示の例における低電位側インダクタンス領域は、回路基板５０の表面の低電位側（図６における下側）の略半分を占める。回路基板５０が略半円状の場合の低電位側インダクタンス領域は中心角が略90度の略扇形状である。低電位側インダクタンス領域の周縁領域には、図５の例における七つの低電位側トランジスタ４１２Ｂが実装される。各低電位側トランジスタ４１２Ｂの低電位側端子であるソースＳは、回路基板５０の表面の低電位側インダクタンス領域に接続される。 A group of low potential inductances 53 is present in the low potential inductance region adjacent to the low potential terminal "N" on the surface of the circuit board 50. The low potential side inductance region in the illustrated example occupies approximately half of the low potential side (lower side in FIG. 6) of the surface of the circuit board 50. When the circuit board 50 is approximately semicircular, the low potential side inductance region is approximately fan-shaped with a central angle of approximately 90 degrees. The seven low potential side transistors 412B in the example of FIG. 5 are mounted in the peripheral region of the low potential side inductance region. A source S, which is a low potential side terminal of each low potential side transistor 412B, is connected to a low potential side inductance region on the surface of the circuit board 50.

以上のように、回路基板５０の表面において、高電位側インダクタンス５２が存在する高電位側インダクタンス領域（図６における略上半分の領域）と、低電位側インダクタンス５３が存在する低電位側インダクタンス領域（図６における略下半分の領域）は互いに異なる。更に、高電位側インダクタンス領域と低電位側インダクタンス領域の間のコンデンサ領域にはコンデンサ５１が実装される。コンデンサ領域は、「北半球」としての高電位側インダクタンス領域と「南半球」としての低電位側インダクタンス領域に挟まれた「赤道領域」である。このように、「北半球」の高電位側インダクタンス領域および「南半球」の低電位側インダクタンス領域が隣接または対向する、広いまたは長い「赤道領域」を利用してコンデンサ領域を配置することで、サージが影響する経路のインピーダンスが低減されるためインバータ装置５００の動作が安定化される。 As described above, on the surface of the circuit board 50, there is a high potential inductance region (approximately the upper half region in FIG. 6) where the high potential inductance 52 exists, and a low potential inductance region where the low potential inductance 53 exists. (substantially the lower half region in FIG. 6) are different from each other. Furthermore, a capacitor 51 is mounted in the capacitor region between the high potential side inductance region and the low potential side inductance region. The capacitor region is an "equatorial region" sandwiched between a high-potential inductance region in the "northern hemisphere" and a low-potential inductance region in the "southern hemisphere." In this way, by arranging the capacitor region using a wide or long "equatorial region" where the high potential inductance region in the "northern hemisphere" and the low potential inductance region in the "southern hemisphere" are adjacent to or facing each other, surges can be prevented. Since the impedance of the affected path is reduced, the operation of the inverter device 500 is stabilized.

回路基板５０の裏面を示す図７において、略半円状の回路基板５０の中央には昇圧トランス４１３の１次コイル４１３Ａに接続される出力端子「OUT」が設けられる。回路基板５０の裏面において出力端子「OUT」と隣接する出力側インダクタンス領域には、出力側インダクタンス５５の群が存在する。図示の例における出力側インダクタンス領域は、略半円状の回路基板５０の裏面の略全体を占める。 In FIG. 7 showing the back side of the circuit board 50, an output terminal "OUT" connected to the primary coil 413A of the step-up transformer 413 is provided at the center of the approximately semicircular circuit board 50. A group of output inductances 55 exists in an output inductance region adjacent to the output terminal "OUT" on the back surface of the circuit board 50. The output side inductance region in the illustrated example occupies substantially the entire back surface of the substantially semicircular circuit board 50.

出力側インダクタンス領域の高電位側（図７における上側）の周縁領域には、図５の例における七つの高電位側トランジスタ４１２Ａが実装される。各高電位側トランジスタ４１２Ａの低電位側端子であるソースＳは、回路基板５０の裏面の出力側インダクタンス領域に接続される。出力側インダクタンス領域の低電位側（図７における下側）の周縁領域には、図５の例における七つの低電位側トランジスタ４１２Ｂが実装される。各低電位側トランジスタ４１２Ｂの高電位側端子であるドレインＤは、回路基板５０の裏面の出力側インダクタンス領域に接続される。 The seven high potential side transistors 412A in the example of FIG. 5 are mounted in the peripheral region on the high potential side (upper side in FIG. 7) of the output side inductance region. A source S, which is a low potential side terminal of each high potential side transistor 412A, is connected to an output side inductance region on the back surface of the circuit board 50. The seven low potential side transistors 412B in the example of FIG. 5 are mounted in the peripheral region on the low potential side (lower side in FIG. 7) of the output side inductance region. A drain D, which is a high potential side terminal of each low potential side transistor 412B, is connected to an output side inductance region on the back surface of the circuit board 50.

図８に示されるように、回路基板５０の裏面における出力側インダクタンス領域（５５）の少なくとも一部は、回路基板５０の表面における高電位側インダクタンス領域（５２）および／または低電位側インダクタンス領域（５３）の少なくとも一部と、回路基板５０を挟んで対向している。好ましくは、高電位側インダクタンス領域（５２）および低電位側インダクタンス領域（５３）の略全体が、上面視で出力側インダクタンス領域（５５）に包含されるのが好ましい。また、回路基板５０の裏面における出力側インダクタンス領域（５５）の少なくとも一部は、回路基板５０の表面におけるコンデンサ領域（５１）の少なくとも一部と、回路基板５０を挟んで対向している。好ましくは、コンデンサ領域（５１）の略全体が、上面視で出力側インダクタンス領域（５５）に包含されるのが好ましい。 As shown in FIG. 8, at least a portion of the output inductance region (55) on the back surface of the circuit board 50 is a high potential inductance region (52) and/or a low potential inductance region (52) on the front surface of the circuit board 50. 53) with the circuit board 50 in between. Preferably, substantially the entirety of the high potential side inductance region (52) and the low potential side inductance region (53) is included in the output side inductance region (55) when viewed from above. Further, at least a portion of the output side inductance region (55) on the back surface of the circuit board 50 faces at least a portion of the capacitor region (51) on the front surface of the circuit board 50 with the circuit board 50 in between. Preferably, substantially the entire capacitor region (51) is included in the output side inductance region (55) when viewed from above.

以上のような本実施形態によれば、回路基板５０の表面と裏面を効率的に利用して、コンデンサ５１、高電位側インダクタンス５２、低電位側インダクタンス５３、出力側インダクタンス５５を配置でき、更には回路基板５０の周縁領域を効率的に利用して、高電位側トランジスタ４１２Ａおよび低電位側トランジスタ４１２Ｂを実装できるため、インバータ装置５００をコンパクトに構成できる。 According to this embodiment as described above, the capacitor 51, the high potential side inductance 52, the low potential side inductance 53, and the output side inductance 55 can be arranged by efficiently utilizing the front and back surfaces of the circuit board 50. Since the peripheral area of the circuit board 50 can be efficiently used to mount the high potential side transistor 412A and the low potential side transistor 412B, the inverter device 500 can be configured compactly.

図９は、従来の一般的なインバータ装置５００における高電位側トランジスタ４１２Ａおよび低電位側トランジスタ４１２Ｂのドレイン／ソース間の電圧を示す。各トランジスタ４１２Ａ、４１２Ｂがオン状態とオフ状態の間で切り替えられる度に、サージ電圧等による大きな振動が発生している。 FIG. 9 shows voltages between the drains and sources of the high potential side transistor 412A and the low potential side transistor 412B in a conventional general inverter device 500. Each time each transistor 412A, 412B is switched between an on state and an off state, large vibrations occur due to surge voltage or the like.

図１０は、本実施形態に係るインバータ装置５００における高電位側トランジスタ４１２Ａおよび低電位側トランジスタ４１２Ｂのドレイン／ソース間の電圧を示す。図９におけるサージ電圧等による望ましくない振動が効果的に抑制されていることが分かる。これは、回路基板５０の表面における高電位側インダクタンス５２と回路基板５０の裏面における出力側インダクタンス５５、および、回路基板５０の表面における低電位側インダクタンス５３と回路基板５０の裏面における出力側インダクタンス５５、がそれぞれ一対となったリターン経路が構成されたことや、コンデンサ５１が、高電位側インダクタンス５２および低電位側インダクタンス５３の間であって、出力側インダクタンス５５と対向する効果的な位置に配置されたことによって、寄生インダクタンス（高電位側インダクタンス５２、低電位側インダクタンス５３、出力側インダクタンス５５）の影響が抑制されたためと考えられる。この結果、インバータ装置５００のインピーダンスが最小化されて高電位側トランジスタ４１２Ａおよび低電位側トランジスタ４１２Ｂの動作が安定する（例えば、各トランジスタ４１２Ａ、４１２Ｂのスイッチングに影響を及ぼすインピーダンスが最小化されたことで、サージ電圧が抑制される）。また、特許文献１のような「たすき掛け」の実装になっていないことやコンデンサ５１の作用によって、平滑コンデンサ５４の充放電に関わる電流経路が実質的に短くなった結果、サージ電圧が効果的に抑制されたとも考えられる。 FIG. 10 shows voltages between the drains and sources of the high potential side transistor 412A and the low potential side transistor 412B in the inverter device 500 according to this embodiment. It can be seen that undesirable vibrations due to surge voltage and the like in FIG. 9 are effectively suppressed. This includes a high potential inductance 52 on the front surface of the circuit board 50, an output inductance 55 on the back surface of the circuit board 50, a low potential inductance 53 on the front surface of the circuit board 50, and an output inductance 55 on the back surface of the circuit board 50. , are configured as a pair of return paths, and the capacitor 51 is placed at an effective position between the high potential side inductance 52 and the low potential side inductance 53 and facing the output side inductance 55. This is considered to be because the influence of parasitic inductance (high potential side inductance 52, low potential side inductance 53, output side inductance 55) was suppressed. As a result, the impedance of the inverter device 500 is minimized, and the operation of the high potential side transistor 412A and the low potential side transistor 412B is stabilized (for example, the impedance that affects the switching of each transistor 412A, 412B is minimized). , the surge voltage is suppressed). Furthermore, due to the lack of "cross-over" implementation as in Patent Document 1 and the action of the capacitor 51, the current path involved in charging and discharging the smoothing capacitor 54 is substantially shortened, and as a result, surge voltage is effectively reduced. It is also possible that this was suppressed.

以上、本発明を実施形態に基づいて説明した。例示としての実施形態における各構成要素や各処理の組合せには様々な変形例が可能であり、そのような変形例が本発明の範囲に含まれることは当業者にとって自明である。 The present invention has been described above based on the embodiments. It will be obvious to those skilled in the art that various modifications can be made to the combinations of components and processes in the exemplary embodiments, and such modifications are within the scope of the present invention.

実施形態ではレーザ装置１００における電源装置２５０について具体的に説明したが、これらに限られない任意のインバータ装置に本発明は適用できる。例えば、バッテリーの充電システムや電動の建設機械に設けられるインバータ装置に本発明を適用してもよい。 Although the embodiment specifically describes the power supply device 250 in the laser device 100, the present invention is applicable to any inverter device without being limited thereto. For example, the present invention may be applied to an inverter device provided in a battery charging system or an electric construction machine.

なお、実施形態で説明した各装置や各方法の構成、作用、機能は、ハードウェア資源またはソフトウェア資源によって、あるいは、ハードウェア資源とソフトウェア資源の協働によって実現できる。ハードウェア資源としては、例えば、プロセッサ、ＲＯＭ、ＲＡＭ、各種の集積回路を利用できる。ソフトウェア資源としては、例えば、オペレーティングシステム、アプリケーション等のプログラムを利用できる。 Note that the configuration, operation, and function of each device and each method described in the embodiments can be realized by hardware resources, software resources, or by cooperation of hardware resources and software resources. As hardware resources, for example, a processor, ROM, RAM, and various integrated circuits can be used. As software resources, for example, programs such as operating systems and applications can be used.

４０Ｈ 高電位ライン、４０Ｌ 低電位ライン、５０ 回路基板、５１ コンデンサ、５２ 高電位側インダクタンス、５３ 低電位側インダクタンス、５４ 平滑コンデンサ、５５ 出力側インダクタンス、１００ レーザ装置、２００ レーザ共振器、２５０ 電源装置、４００ 高周波電源、４１０ DC-RF変換部、４１２ インバータ、４２０ 高周波信号生成部、５００ インバータ装置。 40H high potential line, 40L low potential line, 50 circuit board, 51 capacitor, 52 high potential side inductance, 53 low potential side inductance, 54 smoothing capacitor, 55 output side inductance, 100 laser device, 200 laser resonator, 250 power supply device , 400 high frequency power supply, 410 DC-RF conversion unit, 412 inverter, 420 high frequency signal generation unit, 500 inverter device.

Claims (5)

高電位ラインと低電位ラインの間に直列に接続される高電位側スイッチング素子および低電位側スイッチング素子を備え、当該各スイッチング素子のスイッチング制御によって前記高電位ラインと前記低電位ラインの間の直流電圧を交流電圧に変換し、当該各スイッチング素子の接続点から出力するインバータ装置であって、
前記高電位ラインと前記高電位側スイッチング素子の間の高電位側インダクタンスが、基板の第１面における高電位側インダクタンス領域に存在し、
前記低電位ラインと前記低電位側スイッチング素子の間の低電位側インダクタンスが、前記第１面において前記高電位側インダクタンス領域と異なる低電位側インダクタンス領域に存在し、
前記高電位側スイッチング素子と前記低電位側スイッチング素子の間の出力側インダクタンスが、前記基板の前記第１面と反対の第２面における出力側インダクタンス領域に存在し、
前記第２面における前記出力側インダクタンス領域の少なくとも一部は、前記第１面における前記高電位側インダクタンス領域および／または前記低電位側インダクタンス領域の少なくとも一部と、前記基板を挟んで対向している、
インバータ装置。 A high-potential side switching element and a low-potential side switching element are connected in series between a high-potential line and a low-potential line, and direct current between the high-potential line and the low-potential line is controlled by switching control of each switching element. An inverter device that converts voltage into alternating current voltage and outputs it from a connection point of each switching element,
A high potential inductance between the high potential line and the high potential switching element exists in a high potential inductance region on the first surface of the substrate,
A low potential inductance between the low potential line and the low potential switching element exists in a low potential inductance region different from the high potential inductance region on the first surface,
An output inductance between the high potential side switching element and the low potential side switching element exists in an output side inductance region on a second surface opposite to the first surface of the substrate,
At least a portion of the output-side inductance region on the second surface faces at least a portion of the high-potential-side inductance region and/or the low-potential-side inductance region on the first surface with the substrate interposed therebetween. There is,
Inverter device. 前記高電位ラインと前記低電位ラインの間に前記高電位側スイッチング素子および前記低電位側スイッチング素子と並列に設けられるコンデンサが、前記第１面側における前記高電位側インダクタンス領域と前記低電位側インダクタンス領域の間のコンデンサ領域に実装され、
前記第２面における前記出力側インダクタンス領域の少なくとも一部は、前記第１面における前記コンデンサ領域の少なくとも一部と、前記基板を挟んで対向している、
請求項１に記載のインバータ装置。 A capacitor provided between the high potential line and the low potential line in parallel with the high potential side switching element and the low potential side switching element is connected to the high potential side inductance region on the first surface side and the low potential side Implemented in the capacitor area between the inductance areas,
At least a portion of the output-side inductance region on the second surface faces at least a portion of the capacitor region on the first surface with the substrate in between.
The inverter device according to claim 1. 前記高電位側スイッチング素子および前記低電位側スイッチング素子は、前記基板の周縁領域に実装され、
前記高電位側スイッチング素子の高電位側端子は、前記第１面の前記高電位側インダクタンス領域に接続され、
前記高電位側スイッチング素子の低電位側端子は、前記第２面の前記出力側インダクタンス領域に接続され、
前記低電位側スイッチング素子の低電位側端子は、前記第１面の前記低電位側インダクタンス領域に接続され、
前記低電位側スイッチング素子の高電位側端子は、前記第２面の前記出力側インダクタンス領域に接続される、
請求項１または２に記載のインバータ装置。 The high potential side switching element and the low potential side switching element are mounted in a peripheral area of the substrate,
A high potential side terminal of the high potential side switching element is connected to the high potential side inductance region of the first surface,
A low potential side terminal of the high potential side switching element is connected to the output side inductance region of the second surface,
A low potential side terminal of the low potential side switching element is connected to the low potential side inductance region of the first surface,
A high potential side terminal of the low potential side switching element is connected to the output side inductance region of the second surface.
The inverter device according to claim 1 or 2. 前記高電位側スイッチング素子および前記低電位側スイッチング素子の少なくともいずれかは、SiC基板およびGaN基板の少なくともいずれかに形成されたトランジスタである、請求項１または２に記載のインバータ装置。 3. The inverter device according to claim 1, wherein at least one of the high potential side switching element and the low potential side switching element is a transistor formed on at least one of a SiC substrate and a GaN substrate. 高電位ラインと低電位ラインの間に直列に接続される高電位側スイッチング素子および低電位側スイッチング素子を備え、当該各スイッチング素子のスイッチング制御によって前記高電位ラインと前記低電位ラインの間の直流電圧を交流電圧に変換し、当該各スイッチング素子の接続点からレーザ共振器の一対の放電電極に印加するインバータを備える電源装置であって、
前記高電位ラインと前記高電位側スイッチング素子の間の高電位側インダクタンスが、基板の第１面における高電位側インダクタンス領域に存在し、
前記低電位ラインと前記低電位側スイッチング素子の間の低電位側インダクタンスが、前記第１面において前記高電位側インダクタンス領域と異なる低電位側インダクタンス領域に存在し、
前記高電位側スイッチング素子と前記低電位側スイッチング素子の間の出力側インダクタンスが、前記基板の前記第１面と反対の第２面における出力側インダクタンス領域に存在し、
前記第２面における前記出力側インダクタンス領域の少なくとも一部は、前記第１面における前記高電位側インダクタンス領域および／または前記低電位側インダクタンス領域の少なくとも一部と、前記基板を挟んで対向している、
電源装置。 A high-potential side switching element and a low-potential side switching element are connected in series between a high-potential line and a low-potential line, and direct current between the high-potential line and the low-potential line is controlled by switching control of each switching element. A power supply device comprising an inverter that converts a voltage into an alternating current voltage and applies it to a pair of discharge electrodes of a laser resonator from a connection point of each switching element,
A high potential inductance between the high potential line and the high potential switching element exists in a high potential inductance region on the first surface of the substrate,
A low potential inductance between the low potential line and the low potential switching element exists in a low potential inductance region different from the high potential inductance region on the first surface,
An output inductance between the high potential side switching element and the low potential side switching element exists in an output side inductance region on a second surface opposite to the first surface of the substrate,
At least a portion of the output-side inductance region on the second surface faces at least a portion of the high-potential-side inductance region and/or the low-potential-side inductance region on the first surface with the substrate interposed therebetween. There is,
power supply.

Images