JP2023544001A - アクセラレータカードのセキュリティモードの静的構成 - Google Patents

Abstract

アクセラレータカードは、読み出し専用メモリであって、読み出し専用メモリ内の指定されたフィールド内にセキュリティ識別子を記憶するように構成された、読み出し専用メモリと、リセットイベントに応答してセキュリティ識別子を読み出すように構成されたサテライトコントローラと、を含み得る。サテライトコントローラは、セキュリティ識別子に基づいて、複数のセキュリティモードからセキュリティモードを選択し、かつ選択されたセキュリティモードをアクセラレータカード内に実装するように構成されている。【選択図】図３

Description

本開示は、コンピュータシステムとともに周辺デバイスを使用することに関し、より詳細には、アクセラレータカードタイプの周辺デバイスに対するセキュリティモードの構成に関する。

ハードウェアアクセラレーションは、コンピューティングシステムのタスクが中央処理装置（ＣＰＵ）からシステム内の他のハードウェアにオフロードされる技術を指す。他のハードウェアは、オフロードされたタスクを実行するために特別に調整又は適合され得る。タスクがオフロードされるハードウェアは、アクセラレータカードと呼ばれる場合がある。

アクセラレータカードは、通信バスを介してコンピュータシステムに通信可能にリンクされる。多くの場合、アクセラレータカードは、コンピュータシステムの利用可能なバススロットに嵌合するエッジコネクタを有する。さらに、アクセラレータカードは、様々な異なる通信バス又は他の通信技術のうちのいずれかによってコンピュータシステムに通信可能にリンクされ得る。

アクセラレータカードは、読み出し専用メモリであって、読み出し専用メモリ内の指定されたフィールド内にセキュリティ識別子を記憶するように構成された、読み出し専用メモリと、リセットイベントに応答してセキュリティ識別子を読み出すように構成されたサテライトコントローラと、を含み得る。サテライトコントローラは、セキュリティ識別子に基づいて、複数のセキュリティモードからセキュリティモードを選択し、選択されたセキュリティモードをアクセラレータカード内に実装することができる。

アクセラレータカードに対するセキュリティモードを構成する方法は、アクセラレータカードのサテライトコントローラを使用して、リセットイベントに応答してアクセラレータカードの読み出し専用メモリの指定されたフィールドからセキュリティ識別子を読み出すことと、セキュリティ識別子に基づいて、かつサテライトコントローラを使用して、アクセラレータカードに対する複数のセキュリティモードからセキュリティモードを選択することと、選択されたセキュリティモードをアクセラレータカード内に実装することと、を含み得る。

この発明の概要セクションは、特定の概念を紹介するためにのみ提供され、特許請求される主題の重要な又は本質的な特徴を識別するためのものではない。本発明の構成の他の特徴は、添付の図面及び以下の詳細な説明から明らかになるであろう。

本発明の構成は、例として添付の図面に示されている。しかしながら、図面は、示された特定の実装態様のみに本発明の構成を限定するものと解釈されるべきではない。以下の詳細な説明を検討し、図面を参照すると、様々な態様及び利点が明らかになるであろう。

本開示内で説明される本発明の構成とともに使用するための例示的なコンピューティング環境を示す。 図１のコンピューティング環境の別の例を示す。 アクセラレータカードにおけるセキュリティモードの静的構成の例示的な方法を示す。 アクセラレータカードにおけるセキュリティモードの静的構成の別の例示的な方法を示す。 集積回路（ＩＣ）の例示的なアーキテクチャを示す。

発明を実装するための形態

本開示は、新規の特徴を定義する特許請求の範囲によって結論付けられるが、本開示内で説明される様々な特徴は、図面と併せて説明を考察することによってよりよく理解されると考えられる。本明細書に記載のプロセス、機械、製造物、及びそれらの任意の変形は、例示の目的で提供される。本開示内で説明される特定の構造的及び機能的詳細は、限定として解釈されるべきではなく、単に特許請求の範囲の基礎として、かつ事実上任意の適切な詳細構造に記載された特徴を様々に採用することを当業者に教示するための代表的な基礎として解釈されるべきである。さらに、本開示内で使用される用語及び語句は、限定することを意図するものではなく、むしろ記載された特徴の理解可能な説明を提供することを意図している。

本開示は、コンピュータシステムとともに周辺デバイスを使用することに関し、より詳細には、アクセラレータカードタイプの周辺デバイスに対するセキュリティモードの構成に関する。現代のコンピュータシステムは、アクセラレータカードとよく呼ばれる周辺デバイスを利用して、コンピュータシステムの中央処理装置（ＣＰＵ）のみに依存しては達成できない場合がある１つ以上の利益を得ることができる。これらの利益には、より高速な演算、消費電力の削減、及び冗長性が含まれ得るが、これらに限定されない。

ルート・オブ・トラストは、コンピュータシステムのオペレーティングシステムによって常に信頼されている、コンピュータシステムの信頼されたコンポーネントによって提供される機能のセットを指す。コンピュータシステムは、アクセラレータカードなどの特定の周辺デバイスにルート・オブ・トラストを拡張することができる。しかしながら、異なるコンピュータシステムは、異なるルート・オブ・トラストを利用する場合があり、各異なるルート・オブ・トラストは、ルート・オブ・トラストを周辺デバイスに拡張するための異なる経路を有する場合がある。

本開示内で説明される本発明の構成によれば、アクセラレータカードなどの周辺デバイスは、周辺デバイスに必要なセキュリティロールを自動的に検出することができる。例えば、リセットイベントに応答して、周辺デバイスは、周辺デバイス内に実装されるべきセキュリティモードを自動的に判定することができる。実装されるセキュリティモードは、周辺デバイスが使用される特定のホストコンピュータのルート・オブ・トラストに依存し得る。

一態様では、周辺デバイスは、周辺デバイスのメモリ内に記憶されたセキュリティ識別子に基づいて複数のセキュリティモードからセキュリティモードを選択することができる。セキュリティ識別子は、ホストコンピュータのルート・オブ・トラストを示す。周辺デバイスは、選択されたセキュリティモードを実装することによってそれ自体を自動的に構成することができる。選択されたセキュリティモードを実装することにより、周辺デバイスは、正しい経路を介してホストコンピュータのルート・オブ・トラストに応答し、任意の必要なセキュリティプロトコルを実行し、そのようなセキュリティプロトコルの実行に続いて、１つ以上のアプリケーションワークロードを開始することができる。

例示的な実装態様では、周辺デバイスは、選択されたセキュリティモードで静的に構成されている。セキュリティモードの静的構成は、周辺デバイスがリセットイベントに応答してセキュリティモードを選択し実装することを意味する。リセットイベントは、例えば、ブートプロセスを実行する周辺デバイスを含み得る。例えば、電源投入又はリセットされることに応答して、周辺デバイスは、セキュリティモードを選択し、そのセキュリティモードを実装することができる。

本発明の構成のさらなる態様は、図を参照して以下により詳細に説明される。図示を簡単かつ明確にするために、図に示す要素は必ずしも縮尺通りに描かれていない。例えば、要素のうちのいくつかの寸法は、明確にするために他の要素に対して誇張されている場合がある。さらに、適切であると考えられる場合、対応する、類似の、又は同様の特徴を示すために、図間で参照番号が繰り返される。

図１は、本開示内で説明される本発明の構成とともに使用するための例示的なコンピューティング環境１００を示している。コンピューティング環境は、アクセラレータカード１０４に結合されたホストコンピュータ１０２を含む。アクセラレータカード１０４は、ホストコンピュータ１０２の周辺デバイスの一例である。

コンピュータ１０２のコンポーネントは、ホストプロセッサ１０６（例えば、１つ以上のＣＰＵ）、メモリ１０８、及びメモリ１０８を含む様々なシステムコンポーネントをホストプロセッサ１０６に結合するバス１１０を含み得るが、これらに限定されない。ホストプロセッサ１０６は、プログラムコードを実行することができる様々なプロセッサのうちのいずれかとして実装され得る。例示的なプロセッサタイプには、ｘ８６タイプのアーキテクチャ（ＩＡ－３２、ＩＡ－６４など）を有するプロセッサ、パワーアーキテクチャ、及びＡＲＭプロセッサなどが含まれるが、これらに限定されない。

プロセッサ１０６は、バス１１０を介してメモリ１０８と通信する。例えば、バス１１０は、メモリバスとして実装されてもよい。コンピュータ１０２は、典型的には、様々なコンピュータ可読媒体を含む。そのような媒体は、ホストコンピュータ１０２によってアクセスされ得る様々な媒体のうちのいずれかであり得、揮発性媒体、不揮発性媒体、リムーバブル媒体、及び／又は非リムーバブル媒体の任意の組合せを含み得る。

メモリ１０８は、ホストプロセッサ１０６に関連して本開示内で説明される機能及び／又は動作を実行するように構成されたプログラムモジュール（例えば、プログラムコード）のセット（例えば、少なくとも１つ）を有する少なくとも１つのコンピュータプログラム製品の一例である。例えば、メモリ１０８は、ランダム・アクセス・メモリ（ＲＡＭ）１１２及び／又はキャッシュメモリ１１４などの揮発性メモリの形態のコンピュータ可読媒体を含み得る。コンピュータ１０２はまた、他のリムーバブル／非リムーバブル、揮発性／不揮発性コンピュータシステム記憶媒体を含み得る。例えば、記憶システム１１６は、ディスクドライブを含み得、ディスクドライブは、その中に含まれる非リムーバブル不揮発性の磁気媒体及び／又はソリッドステート媒体（例えば、「ハードドライブ」）から読み出し及び書き込みが可能である。記憶システム１１６はまた、磁気、ソリッドステート、及び／又は光学であり得るリムーバブル不揮発性媒体からの読み出し及び書き込みのための１つ以上のディスクドライブを含み得る。ディスクドライブは、１つ以上のデータ媒体インターフェースによってバス１１０に接続され得る。

プログラム／ユーティリティ１１８は、１つ以上のプログラムモジュール１２０を含み得る。メモリ１０８内に記憶されているプログラムモジュール１２０には、オペレーティングシステム、１つ以上のアプリケーションプログラム（例えば、ユーザアプリケーション）、他のプログラムモジュール、及び／又はプログラムデータが含まれ得るが、これらに限定されない。プログラムモジュール１２０は、一般に、少なくともホストプロセッサ１０６によって実行される動作に関して本明細書に記載されるような機能及び／又は方法論を実行する。

プログラム／ユーティリティ１１８は、ホストプロセッサ１０６によって実行可能である。プログラム／ユーティリティ１１８及びホストプロセッサ１０６によって使用、生成、及び／又は動作される任意のデータ項目は、ホストプロセッサ１０６によって採用されるときに機能性を付与する機能的データ構造である。本開示内で定義されるように、「データ構造」は、物理メモリ内のデータモデルのデータの編成の物理的な実装態様である。したがって、データ構造は、メモリ内の特定の電気的又は磁気的構造要素から形成されている。データ構造は、プロセッサを使用して実行されるアプリケーションプログラムによって使用されるように、メモリ内に記憶されたデータに物理的編成を課す。

ホストコンピュータ１０２は、バス１２４を介してホストプロセッサ１０６に通信可能にリンクされた１つ以上の入力／出力（Ｉ／Ｏ）インターフェース１２２を含み得る。バス１２４は、拡張バス又はＩ／Ｏバスであり得る。Ｉ／Ｏインターフェース１２２は、コンピュータ１０２がアクセラレータカード１０４などの様々な周辺デバイスに結合し、周辺デバイスと通信することを可能にする。ホストコンピュータ１０２は、他のＩ／Ｏインターフェースを介して、キーボード、ポインティングデバイス、及び／又はディスプレイなどの他のデバイス（図示せず）に結合され得る。Ｉ／Ｏインターフェース１２２の例には、ネットワークカード、モデム、ネットワークアダプタ、ハードウェアコントローラなどが含まれ得るが、これらに限定されない。

バス１２４は、様々な通信バス構造のうちのいずれかとして実装され得る。限定ではなく例として、そのようなバス構造は、業界標準アーキテクチャ（ＩＳＡ）バス、マイクロ・チャネル・アーキテクチャ（ＭＣＡ）バス、エンハンストＩＳＡ（ＥＩＳＡ）バス、ビデオエレクトロニクス規格協会（ＶＥＳＡ）ローカルバス、ペリフェラル・コンポーネント・インターコネクト（ＰＣＩ）バス、又はＰＣＩエクスプレス（ＰＣＩｅ）バスを含み得る。

図１の例では、ホストコンピュータ１０２は、通信チャネル１２６を介してアクセラレータカード１０４に結合されている。通信チャネル１２６は、バス１２４上のＩ／Ｏインターフェース１２２によって確立され得る。例示的な実装態様では、ホストコンピュータ１０２がアクセラレータカード１０４と通信するためのＩ／Ｏインターフェース１２２は、ＰＣＩｅアダプタである。アクセラレータカード１０４は、ホストコンピュータ１０２に結合する回路基板として実装され得る。アクセラレータカード１０４は、例えば、ホストコンピュータ１０２の利用可能なカードスロット、例えば、利用可能なバス及び／又はＰＣＩｅスロット内に挿入され得る。図１の例では、通信チャネル１２６は、「帯域内」の通信チャネルである。

ホストコンピュータ１０２がベースボード管理コントローラ（ＢＭＣ）（図示せず）を含む１つ以上の例示的な実装態様では、ホストコンピュータ１０２はまた、通信チャネル１２８によってアクセラレータカード１０４に通信可能にリンクされ得る。通信チャネル１２８は、ＢＭＣをアクセラレータカード１０４に通信可能にリンクする帯域外（ＯＯＢ）通信チャネルとして実装され得る。一態様では、通信チャネル１２８は、通信チャネル１２６と同じ物理コネクタを介して実装され得る。それでもやはり、通信チャネル１２８は、通信チャネル１２６と物理的に別個であり、かつ通信チャネル１２６から分離されている。

図１の例では、アクセラレータカード１０４は、プログラマブルＩＣ１３２を含む。プログラマブルＩＣ１３２は、プログラマブル回路（例えば、プログラマブル論理）を含む。明示的に示されていないが、プログラマブルＩＣ１３２は、プログラマブル回路と協働するように使用され得る１つ以上のハードワイヤード回路ブロックを含み得ることを理解されたい。一例として、プログラマブルＩＣ１３２は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）として実装され得る。一態様では、プログラマブルＩＣ１３２は、互いに協働して動作することができる異なるサブシステムを含むシステム・オン・チップ（ＳｏＣ）として実装され得る。例えば、プログラマブルＩＣ１３２は、プロセッサ及び／若しくはプロセッサアレイサブシステム、プログラマブル論理サブシステム、並びに／又は１つ以上の他の専用ハードワイヤード回路ブロックを含み得る。アクセラレータカード１０４はまた、揮発性メモリ及び／又は不揮発性メモリなどの、プログラマブルＩＣ１３２に結合された図１に示されていない他のコンポーネントを含み得る。

図１は、本明細書に記載の例の使用又は機能性の範囲に関するいかなる限定も示唆することを意図していない。ホストコンピュータ１０２は、アクセラレータカード１０４及び／又はプログラマブルＩＣ１３２に関連して本開示内で説明される様々な動作を実行することができるコンピュータハードウェア（例えば、システム）の一例である。アクセラレータカード１０４は、例示の目的で提供されており、本発明の構成を限定することを意図するものではない。アクセラレータカード１０４のより詳細な例は、図２に関連して説明される。

一態様では、ホストコンピュータ１０２はサーバを表す。例えば、ホストコンピュータ１０２は、スタンドアロンデバイスとして、ベアメタルサーバとして、又はコンピューティングデバイスのクラスタの一部として実践され得る。別の態様では、コンピューティング環境１００は、ホストコンピュータ１０２がコンピューティング環境１００内で実践されているデータセンタを表し得る。データセンタは、例えば、サーバ、ルータ、スイッチ、ファイアウォール、電気通信機器、及び／又は記憶システムなどのコンピューティング設備を収容する部屋又は建物などの専用空間を指す。データセンタは、バックアップ機器、消火設備、及び空調などのサポートコンポーネントを含むことが多い。データセンタは、個人用であっても共有であってもよい。典型的には、データセンタは、コンピューティングハードウェアに対するアクセスを認可された人員のみに制限する。１つの例示的な実装態様では、コンピューティング環境１００は、ハイパースケールデータセンタを表し得る。

例示的な実装態様では、コンピュータ環境１０２は、ホストコンピュータ１０２がコンピュータ環境１０２内で実践されている分散クラウドコンピューティング環境を表し得る。分散クラウドコンピューティング環境では、タスクは、通信ネットワークを介してリンクされたリモート処理デバイスによって実行される。分散クラウドコンピューティング環境では、プログラムモジュールは、メモリ記憶デバイスを含むローカル及びリモートコンピュータシステム記憶媒体の両方に位置し得る。

本明細書で使用される場合、「クラウドコンピューティング」という用語は、ネットワーク、サーバ、記憶装置、アプリケーション、ＩＣ（例えば、プログラマブルＩＣ）、及び／又はサービスなどの構成可能なコンピューティングリソースの共有プールに対する便利なオンデマンド・ネットワーク・アクセスを容易にするコンピューティングモデルを指す。これらのコンピューティングリソースは、最小限の管理労力又はサービスプロバイダの対話で迅速にプロビジョニング及び発売され得る。クラウドコンピューティングは、可用性を促進し、オンデマンドのセルフサービス、広範なネットワークアクセス、リソースプーリング、迅速な順応性、及び測定されたサービスによって特徴付けられ得る。

例えば、クラウドコンピューティング環境、エッジコンピューティング環境、及び／又はデータセンタなどのいくつかのコンピューティング環境は、一般に、サービスとしてのＦＰＧＡ（ＦａａＳ）モデルをサポートする。ＦａａＳモデルでは、ユーザ機能は、ホストコンピュータの制御下で動作するプログラマブルＩＣ内に実装された回路設計としてハードウェアアクセラレーションされる。クラウドコンピューティングモデルの他の例は、米国国立標準技術研究所（ＮＩＳＴ）、より具体的には、ＮＩＳＴの情報技術研究所によって説明されている。

実際のデータセンタ及び／又は分散クラウドコンピューティング環境は、図示されているよりも多くのコンピュータを含み得、コンピュータのうちの１つ以上又は全ては、それに結合された１つ以上のアクセラレータカードを有することを理解されたい。

例示的な実装態様では、アクセラレータカード１０４は、アクセラレータカード１０４内にセキュリティモードを自動的かつ静的に構成することができる。アクセラレータカード１０４は、ホストコンピュータ１０２によって提供されるルート・オブ・トラストのインフラストラクチャと互換性のあるセキュリティモードを実装することができる。これにより、アクセラレータカード１０４は、正しい信号経路を介してホストコンピュータ１０２のルート・オブ・トラストと対話することができる。

図２は、ホストコンピュータ１０２及びアクセラレータカード１０４を含むコンピューティング環境１００の別の例を示している。アクセラレータカード１０４は、プログラマブルＩＣ１３２に加えて、スイッチ２０４に結合されたサテライトコントローラ２０２と、プログラマブル読み出し専用メモリ（ＰＲＯＭ）２０６と、制御回路２０８と、を含む。一例では、サテライトコントローラ２０２は、プログラムコードを実行することができるプロセッサとして実装され得る。別の例では、サテライトコントローラ２０２は、専用回路として実装され得る。

アクセラレータカード１０４はまた、プログラマブルＩＣ１３２に結合されたランダム・アクセス・メモリ（図示せず）を含み得る。サテライトコントローラ２０２は、その中に含まれるシリアル・ペリフェラル・インターフェース（ＳＰＩ）を介してスイッチ２０４のポートに結合され得る。サテライトコントローラ２０２はまた、その中に含まれる集積回路間（Ｉ２Ｃ）インターフェースを介して、制御回路２０８と通信し、制御信号を制御回路に提供し、ＰＲＯＭ２０６から読み出すことができる。アクセラレータカード１０４のコンポーネントによって使用される、本明細書に記載の特定のバス、通信チャネル、及び／又はインターフェースは、限定ではなく例示を目的として提供されることを理解されたい。記載されたもの以外の同等かつ／又は好適なインターフェースが使用されてもよい。

図２の例では、ホストコンピュータ１０２は、ＢＭＣ２１０を含む。例えば、図２は、ホストコンピュータ１０２のマザーボード又はマザーボードの一部分を示し得る。この例では、ＢＭＣ２１０は、ホストプロセッサ１０６と同じホストコンピュータ１０２のマザーボード上に実装され得る。例示を目的として、図１に関連して前述したホストコンピュータ１０２の他のコンポーネントは、図２には示されていない。ホストプロセッサ１０６は、通信チャネル１２６を介してプログラマブルＩＣ１３２に結合されている。通信チャネル１２６は、コネクタ２１２を通って延在する。コネクタ２１２は、ＰＣＩｅコネクタであり得る。ＢＭＣ２１０は、通信チャネル１２８を介してサテライトコントローラ２０２に結合されている。通信チャネル１２８もまた、コネクタ２１２を通って延在する。一態様では、通信チャネル１２８は、システム管理バス（ＳＭＢｕｓ）として実装されている。

例示的な実装態様では、ＰＲＯＭ２０６は、電気的に消去可能なＰＲＯＭとして実装され得る。ＰＲＯＭ２０６は、アクセラレータカード１０４が製造された時点及び現場で発売される前にその中に記憶される様々なデータを含み得る。このデータは、フィールド交換可能ユニット（ＦＲＵ）データを含み得る。ＦＲＵデータは、他の機器製造業者（Ｏｔｈｅｒ Ｅｑｕｉｐｍｅｎｔ Ｍａｎｕｆａｃｔｕｒｅｒ：ＯＥＭ）データを含み得る。例示的な実装態様では、セキュリティ識別子（ＩＤ）は、例えば、ＦＲＵ ＥＯＭフィールドなどのＦＲＵ ＯＥＭデータ内に記憶され得る。

例示的な実装態様では、セキュリティＩＤは、アクセラレータカードのルート・オブ・トラスト、及び、したがって、ルート・オブ・トラストを拡張するための特定の経路を特定する。例示の目的で、セキュリティＩＤは、アクセラレータカード１０４内に実装されるべき第１の、すなわち帯域内（ＩＢ）のセキュリティモードを示す第１の値を特定し得る。ＩＢセキュリティモードでは、ルート・オブ・トラストは、ホストプロセッサ１０６である。ＩＢセキュリティモードでは、ルート・オブ・トラストを拡張するために有効化される経路は、ＩＢ通信チャネルである通信チャネル１２６である。あるいは、セキュリティＩＤは、アクセラレータカード１０４内に実装されるべき第２の、すなわちＯＯＢセキュリティモードを示す１つ以上の他の値を特定し得る。ＯＯＢセキュリティモードでは、ルート・オブ・トラストは、ＢＭＣ２１０である。ＯＯＢセキュリティモードでは、ルート・オブ・トラストを拡張するために有効化される経路は、ＯＯＢ通信チャネルである通信チャネル１２８である。本明細書に記載の例では、ＩＢチャネルは、ホストコンピュータ１０２からアクセラレーションカード１０４にタスクをオフロードする目的で、例えば、ワークロードを実行するために、ホストプロセッサ１０６によってアクセラレータカード１０４と通信するために使用される。ＯＯＢ通信チャネルは、ホストコンピュータ１０２からのワークロードを実行するためにアクセラレータカード１０４によって使用されない。

スイッチ２０４は、メモリ２１４に結合されている。メモリ２１４は、不揮発性メモリとして実装され得る。図２の例では、メモリ２１４は、構成メモリ２１６及びリカバリ構成メモリ２１８を含む。構成メモリ２１６は、プログラマブルＩＣ１３２が構成メモリ２１６からブートするという点で、一次構成メモリであり得る。リカバリ構成メモリ２１８は、特定の状況において構成メモリ２１６のバックアップとして使用され得る。一態様では、構成メモリ２１６及びリカバリ構成メモリ２１８は各々、フラッシュメモリとして実装され得る。メモリ２１４は、例えば、プログラマブルＩＣ１３２の構成データを記憶し得る。スイッチ２０４は、制御回路２０８から提供される制御信号によって構成可能であり、アクセラレータカード１０４内に実装されたセキュリティモードに基づいて、構成メモリ２１６に対する読み出し専用アクセス、又は構成メモリ２１６に対する読み出し及び書き込みアクセスのいずれかをプログラマブルＩＣ１３２に提供する。スイッチ２０４がプログラマブルＩＣ１３２に構成メモリ２１６に対する読み出し及び書き込みアクセスを提供する場合、スイッチ２０４は、サテライトコントローラ２０２のメモリ２１４に対するアクセスを禁止又はオフする。

この例では、プログラマブルＩＣ１３２は、スイッチ２０４のポートに接続されたインターフェース２２２を含み、それによって、プログラマブルＩＣ１３２のメモリ２１４からの読み出し、又は構成メモリ２１６に対する読み出し及び書き込みを可能にする。例示的な実装態様では、インターフェース２２２は、クワッド・シリアル・ペリフェラル・インターフェース（ＱＳＰＩ）である。スイッチ２０４は、アクセラレータカード１０４上に実装される特定のセキュリティモードに関係なく、プログラマブルＩＣ１３２がリカバリ構成メモリ２１８から読み出すことができるように構成されてもよい。１つ以上の例示的な実装態様では、制御回路２０８を介したスイッチ２０４の構成に応じて、プログラマブルＩＣ１３２は、メモリ２１４の一方又は両方のいずれかに対する読み出し及び／又は書き込みが可能である。

アクセラレータカード１０４のリセットイベントに応答して、サテライトコントローラ２０２は、ＰＲＯＭ２０６からセキュリティＩＤを読み出す。リセットイベントは、その中のアクセラレータカード及びサテライトコントローラの再起動及び／又はブートの任意の発生であり得る。リセットイベントの例には、アクセラレータカード１０４の電源がオフにされてからオンにされるハードリセット、アクセラレータカード１０４のソフトリセット、及びアクセラレータカード１０４の初期電源オンが含まれ得る。

セキュリティＩＤの値に基づいて、サテライトコントローラ２０２は、コマンドを制御回路２０８に送信し、制御回路２０８に特定の構成でスイッチ２０４を構成させる。例えば、セキュリティＩＤが、ルート・オブ・トラストがホストプロセッサ１０６であるＩＢセキュリティモードを示す場合、サテライトコントローラ２０２は、構成メモリ２１６に対する読み出し及び書き込みアクセスをプログラマブルＩＣ１３２に提供するようにスイッチ２０４を構成するように、制御回路２０８に命令する。サテライトコントローラ２０２はさらに、サテライトコントローラ２０２がメモリ２１４にアクセスするのを防止するようにスイッチ２０４を構成するように、制御回路２０８に命令する。その場合、スイッチ２０４は、サテライトコントローラ２０２をメモリ２１４から効果的に切断する。サテライトコントローラ２０２からの命令を受信したことに応答して、制御回路２０８は、説明したように、スイッチ２０４を構成するのに必要な制御信号を生成する。

ＩＢセキュリティモードでは、プログラマブルＩＣ１３２には、構成メモリ２１６に対する読み出し及び書き込みアクセスが与えられる。したがって、プログラマブルＩＣ１３２は、少なくとも最初は、構成メモリ２１６から読み出されたブートイメージを使用してブートすることができる。本開示内では随時、プログラマブルＩＣ１３２のブートイメージは、プログラマブルＩＣ１３２の「ファームウェア」と呼ばれ得る。ブートイメージは、プログラマブルＩＣ１３２内にロードされると、プログラマブルＩＣ１３２内にセキュア回路設計２２０を実装し得る。セキュア回路設計２２０は、通信チャネル１２６を介してホストプロセッサ１０６と通信することができる。例えば、セキュア回路設計２２０は、プログラマブルＩＣ１３２内にＰＣＩｅエンドポイントなどの通信インターフェースを実装し得る。セキュア回路設計２２０は、プログラマブルＩＣ１３２及び／又はアクセラレータカード１０４内のセキュリティプロトコルの実装に関するホストプロセッサ１０６から受信したさらなる命令に応答することができる。

ＩＢセキュリティモードの場合、セキュア回路設計２２０は、ホストプロセッサ１０６上で実行するユーザアプリケーションのアクセス権と、ホストプロセッサ１０６上で実行するルート・オブ・トラスト（オペレーティングシステム）と、を区別することができる。セキュア回路設計２２０は、例えば、ルート・オブ・トラストとして機能するホストプロセッサ１０６から受信され得るさらなる構成データを認証することができる。例えば、セキュア回路設計２２０は、ルート・オブ・トラストとして機能するホストプロセッサ１０６から別のブートイメージを受信し得る。プログラマブルＩＣ１３２を構成するためのブートイメージを受信することに応答して、セキュア回路設計２２０は、ブートイメージを認証することができる。例えば、セキュア回路設計２２０は、受信されたブートイメージのハッシュ値を生成し、ハッシュ値を既知又は所定のハッシュ値と比較することができる。セキュア回路設計２２０は、認証された構成データ又はブートイメージを構成メモリ２１６に書き込むことができる。したがって、ホストプロセッサ１０６の制御下で動作するセキュア回路設計２２０は、ホストプロセッサ１０６から受信した構成データで構成メモリ２１６を更新することができる。セキュア回路設計２２０に構成メモリ２１６への書き込みの権限を与えることによって、ルート・オブ・トラストは、ホストプロセッサ１０６からセキュア回路設計２２０に拡張される。

ＩＢセキュリティモードでは、サテライトコントローラ２０２は、通信チャネル１２８を介してＢＭＣ２１０と通信しない。すなわち、サテライトコントローラ２０２は、通信チャネル１２８を介してＢＭＣ２１０から受信したコマンド又は通信にサテライトコントローラ２０２が応答しないモードに置かれ得る。ＩＢセキュリティモードでは、サテライトコントローラ２０２は、少なくともアクセラレータカード１０４の次のリセットイベントまで、プログラマブルＩＣ１３２及び／又はメモリ２１４から効果的に切断する。

セキュリティＩＤが、ルート・オブ・トラストがＢＭＣ２１０であるＯＯＢセキュリティモードを示す場合、サテライトコントローラ２０２は、構成メモリ２１６に対する読み出し専用アクセスをプログラマブルＩＣ１３２に提供するようにスイッチ２０４を構成するように、制御回路２０８に命令する。サテライトコントローラ２０２はさらに、サテライトコントローラ２０２に構成メモリ２１６に対する読み出し及び書き込みアクセスを提供するようにスイッチ２０４を構成するように、制御回路２０８に命令する。サテライトコントローラ２０２からの命令を受信したことに応答して、制御回路２０８は、説明したように、スイッチ２０４を構成するのに必要な制御信号を生成する。１つ以上の例示的な実装態様では、制御回路２０８を介したスイッチ２０４の構成に応じて、サテライトコントローラ２０２は、メモリ２１４の一方又は両方のいずれかに対する読み出し及び／又は書き込みが可能である。

ＯＯＢセキュリティモードでは、プログラマブルＩＣ１３２は、構成メモリ２１６に対する読み出し専用アクセスを与えられる。したがって、プログラマブルＩＣ１３２は、少なくとも最初は、構成メモリ２１６から読み出されたブートイメージを使用してブートすることができる。ブートイメージは、プログラマブルＩＣ１３２にロードされると、プログラマブルＩＣ１３２内にセキュア回路設計２２０を実装し得る。セキュア回路設計２２０の特定の実装態様は、ＩＢセキュリティモードとＯＯＢセキュリティモードとで異なり得ることを理解されたい。すなわち、ＯＯＢセキュリティモードの場合とは異なるセキュア回路設計が構成メモリ２１６内に記憶され、そこから読み出され、ＩＢセキュリティモードのプログラマブルＩＣ１３２内に実装され得る。一例として、ＩＢセキュリティモードの場合、セキュア回路設計２２０は、ホストプロセッサ１０６から受信した特定の構成データの認証を実行し、認証された構成データを構成メモリ２１６に書き込むことができるが、セキュア回路設計２２０は、ＯＯＢセキュリティモードの場合、そのような機能を実行することができない場合がある。

ＯＯＢセキュリティモードでは、サテライトコントローラ２０２は、通信チャネル１２８を介してＢＭＣ２１０と通信する。すなわち、サテライトコントローラ２０２は、通信チャネル１２８を介して、ルート・オブ・トラストであるＢＭＣ２１０から受信したコマンド又は通信にサテライトコントローラ２０２が応答するモードに置かれている。サテライトコントローラ２０２は、プログラマブルＩＣ１３２及び／又はアクセラレータカード１０４内のセキュリティプロトコルの実装に関するＢＭＣ２１０から受信したさらなる命令に応答することができる。

一態様では、ＯＯＢセキュリティモードは、サテライトコントローラ２０２が最初にＢＭＣ２１０によって認証されることを意味する。ＢＭＣ２１０によって認証されると、サテライトコントローラ２０２は、ルート・オブ・トラストとして機能するＢＭＣ２１０から受信され得るさらなる構成データを認証することができる。例えば、サテライトコントローラ２０２は、ルート・オブ・トラストとして機能するＢＭＣ２１０からプログラマブルＩＣ１３２の別のブートイメージを受信し得る。サテライトコントローラ２０２は、ブートイメージを受信すると、ブートイメージを認証することができる。例えば、サテライトコントローラ２０２は、受信したブートイメージからハッシュ値を生成し、既知又は所定のハッシュ値と比較することができる。サテライトコントローラ２０２は、認証された構成データ又はブートイメージを構成メモリ２１６に書き込むことができる。したがって、プログラマブルＩＣ１３２は、ブートイメージの認証を実行しないか、又はそのようなデータを構成メモリ２１６に書き込まない。セキュアサテライトコントローラ２０２に構成メモリ２１６に対する書き込み権限を与えることにより、ルート・オブ・トラストはＢＭＣ２１０からサテライトコントローラ２０２に拡張される。

１つ以上の例示的な実装態様では、ＯＯＢセキュリティモードは、アクセラレータカード１０４を使用する特定の顧客又はユーザに基づいてアクセラレータカード１０４を構成するための特定のルーチンを実装し得る。例えば、セキュリティＩＤは、特定のセキュリティモードを特定し、サテライトコントローラ２０２によって実行されるべき特定のルーチンのセットもまた特定し得る。一例として、セキュリティＩＤは、アクセラレータカード１０４を使用することになる特定のエンティティを示す１つ以上の最下位ビットを含み得る。実行されるルーチンは、アクセラレータカード１０４の特定のユーザに固有のものであり得る。

一例として、サテライトコントローラ２０２は、アクセラレータカード１０４を使用して、特定のハイパースケールベンダに固有の特定のルーチンを実行し得る。サテライトコントローラ２０２は、複数の異なるハイパースケールベンダに対応する複数のルーチンを含み得る。複数の異なるセキュリティＩＤは、ＯＯＢセキュリティモードを示し得、そのような各異なるセキュリティＩＤは、異なるベンダに対応する。セキュリティＩＤを読み出し、ＯＯＢセキュリティモードを実装すると、サテライトコントローラ２０２は、セキュリティＩＤに関連付けられたそれらのセキュリティルーチン、例えば、複数のルーチンのうちの選択されたもののみを実行することができる。例えば、セキュリティＩＤによって示されるハイパースケールベンダに対応するこれらのセキュリティルーチンのみが、サテライトコントローラ２０２によって実行又は実装される。

図２の例では、セキュア回路設計２２０は、プログラマブルＩＣ１３２をブートするために使用される「ゴールデン」又は信頼された回路設計とみなされ得る。セキュア回路設計２２０は、ホストプロセッサ１０６又はＢＭＣ２１０のいずれかが残りの構成を実行することを可能にする。上述したように、セキュア回路設計２２０の特定のバージョン又は実装態様は、アクセラレータカード１０４によって実装される特定のセキュリティモードに基づいて変化し得る。セキュア回路設計２２０は、アクセラレータカード１０４が現場に出されると、ルート・オブ・トラストによって更新され得る。

プログラマブルＩＣ１３２がセキュア回路設計２２０をその中に実装してブートし、ルート・オブ・トラストからのセキュリティ関連命令が実行されると、プログラマブルＩＣ１３２は既知の良好な状態になる。その時点で、プログラマブルＩＣ１３２には、実装された特定のセキュリティモードにかかわらず、その中にユーザ特定回路２２４を実装するアプリケーション構成データがロードされ得る。アプリケーション構成データは、ルート・オブ・トラストから受信したブートイメージと区別される。ユーザ特定回路２２４がプログラマブルＩＣ１３２内に実装されると、ワークロードを実行する一部として動作するアプリケーション構成データ及びデータは、ホストプロセッサ１０６から通信チャネル１２６を介して提供される。

本開示内に記載される例は、同じアクセラレータカードが異なるコンピューティング環境内で使用されることを可能にする。例えば、アクセラレータカード１０４は、ＩＢセキュリティモードを使用するＯＥＭタイプのフレームワーク又はＯＯＢセキュリティモードを使用するハイパースケールタイプのフレームワークをサポートするために、製造時に特定のセキュアＩＤがロードされるだけでよい。ＩＢセキュリティモードが実装されている場合、ホストコンピュータは、例えば、ＢＭＣを有していてもよいし、有していなくてもよい。本明細書に記載の本発明の構成は、アクセラレータカードの１つのモデルが２つの異なるルート・オブ・トラストのフレームワークをサポートすることを可能にする。記載された異なるルート・オブ・トラストのフレームワークをサポートするために、アクセラレータカード１０４の２つの異なる物理的実装態様を作成する必要はない。

図３は、アクセラレータカードにおけるセキュリティモードの静的構成の例示的な方法３００を示している。アクセラレータカードは、図１及び図２に関連して説明したように実装され得る。

ブロック３０２において、アクセラレータカード１０４は、リセットイベントに応答して電源オン又はリセットされる。アクセラレータカード１０４の電源投入又はリセットに応答して、サテライトコントローラ２０２はブートする。ブロック３０４において、サテライトコントローラ２０２は、ＰＲＯＭ２０６内の指定された又は所定のメモリ場所からセキュリティＩＤを読み出す。セキュリティＩＤは、アクセラレータカード１０４の製造時にＰＲＯＭ２０６内に記憶され得る。

上述したように、セキュリティＩＤは、ＩＢセキュリティモード又はＯＯＢセキュリティモードのどちらがアクセラレータカード１０４によって実装されるべきかを示す。ＩＢセキュリティモードは、あるエンティティ、例えば、ホストプロセッサ１０６をルート・オブ・トラストとして認識する。ＯＯＢセキュリティモードは、別のエンティティ、例えば、ＢＭＣ２１０をルート・オブ・トラストとして認識する。各異なるルート・オブ・トラストは、ルート・オブ・トラストを拡張するために異なる信号経路又はフレームワークを利用する。

ブロック３０６において、サテライトコントローラ２０２は、ＰＲＯＭ２０６から読み出されたセキュリティＩＤに基づいて、アクセラレータカード１０４内に実装されるべき特定のセキュリティモードを判定する。セキュリティＩＤは、例えば、ＩＢセキュリティモード又はＯＯＢセキュリティモードのいずれかを示す。上述したように、セキュリティＩＤはまた、ＯＯＢセキュリティモードの場合にサテライトコントローラ２０２によって実行されるべきセキュリティプロトコル又は動作の特定のセットを特定し得る。ブロック３０８においてセキュリティＩＤがＩＢセキュリティモードを示すと判定したことに応答して、方法３００は、ブロック３１０に続く。ブロック３０８においてセキュリティＩＤがＯＯＢセキュリティモードを示すと判定したことに応答して、方法３００は、ブロック３２０に続く。

ブロック３１０に続き、サテライトコントローラ２０２は、スイッチ２０４を構成するための命令を制御回路２０８に提供する。ブロック３１２において、制御回路２０８は、サテライトコントローラ２０２からの命令に応答して、スイッチ２０４に制御信号を提供してスイッチ２０４を構成し、それによって、プログラマブルＩＣ１３２に構成メモリ２１６に対する読み出し及び書き込みアクセスを提供し、かつサテライトコントローラ２０２を構成メモリ２１６及びバックアップ構成メモリ２１８から切断する。例えば、スイッチ２０４は、サテライトコントローラ２０２が接続されているポートを無効にするように構成され得る。

ブロック３１４において、プログラマブルＩＣ１３２は、構成メモリ２１６からの読み出されたものとしてのセキュア回路設計２２０によってブートする。すなわち、プログラマブルＩＣ１３２は、セキュア回路設計２２０のためのブートイメージを構成メモリ２１６から読み出し、プログラマブルＩＣ１３２内にロードし、それによってセキュア回路設計２２０を実装する。ブロック３１６において、セキュア回路設計２２０は、ルート・オブ・トラストとしてホストプロセッサ１０６から受信したコマンドに応答するモードに入る。セキュア回路設計２２０は、例えば、通信チャネル１２６を介してホストプロセッサ１０６と通信するための通信エンドポイントを実装し得る。セキュア回路設計２２０は、チャネル１２６を介して、ブートイメージを提供するホストプロセッサ１０６からのコマンド、ブートイメージを認証するための命令、及び認証されたブートイメージを構成メモリ２１６内に記憶するための命令を受信することができる。セキュア回路設計２２０は、通信チャネル１２６を介してホストプロセッサ１０６から受信したコマンドに応答して、他のセキュリティ対策及び／又はプロトコルをその中に実装するようにアクセラレータカード１０４のプログラマブルＩＣ１３２及び／又は他のコンポーネントをさらに構成することができる。

ブロック３１８において、ホストプロセッサ１０６は、通信チャネル１２６を介してプログラマブルＩＣ１３２にアプリケーション構成データをロードすることができる。アプリケーション構成データは、ロードされると、プログラマブルＩＣ１３２内のユーザ特定回路２２４を実装する。アプリケーション構成データは、セキュリティ構成が完了すると、例えば、プログラマブルＩＣ１３２内の任意のセキュリティプロトコル及び／又は測定値の実装に続いて、プログラマブルＩＣ１３２にロードされる。プログラマブルＩＣ１３２内に実装されたユーザ特定回路２２４を用いて、ホストプロセッサ１０６は、ユーザ特定回路２２４によって実行されるワークロードの一部として動作するようにプログラマブルＩＣ１３２にデータを送信し得る。

ブロック３２０に続き、サテライトコントローラ２０２は、スイッチ２０４を構成するための命令を制御回路２０８に提供する。ブロック３２２において、制御回路２０８は、サテライトコントローラ２０２からの命令に応答して、スイッチ２０４に制御信号を提供してスイッチ２０４を構成し、それによって、プログラマブルＩＣ１３２に構成メモリ２１６に対する読み出し専用アクセスを提供し、かつサテライトコントローラ２０２に構成メモリ２１６に対する読み出し及び書き込みアクセスを提供する。

ブロック３２４において、サテライトコントローラ２０２は、ＢＭＣ２１０から受信したコマンドに応答するモードに入る。ＢＭＣ２１０は、例えば、通信チャネル１２８を介してサテライトコントローラ２０２と通信し得る。サテライトコントローラ２０２は、チャネル１２８を介して、ブートイメージを提供するＢＭＣ２１０からのコマンド、ブートイメージを認証するための命令、及び認証されたブートイメージを構成メモリ２１６内に記憶するための命令を受信することができる。サテライトコントローラ２０２はさらに、通信チャネル１２８を介してＢＭＣ２１０から受信したコマンドに応答して、他のセキュリティ対策及び／又はプロトコルをその中に実装することができる。

ブロック３２６において、プログラマブルＩＣ１３２は、構成メモリ２１６からの読み出されたものとしてのセキュア回路設計２２０によってブートする。すなわち、プログラマブルＩＣ１３２は、セキュア回路設計２２０のためのブートイメージを構成メモリ２１６から読み出し、プログラマブルＩＣ１３２内にロードし、それによってセキュア回路設計２２０を実装する。

ブロック３２６の後、方法３００はブロック３１８に進むことができ、ここで、ユーザ特定回路２２４は、ホストプロセッサ１０６の制御下でプログラマブルＩＣ１３２内に実装され得、ユーザ特定回路２２４は、説明したようにワークロードを実行し得る。

図４は、アクセラレータカードにおけるセキュリティモードの静的構成の別の例示的な方法４００を示している。アクセラレータカードは、図１及び図２に関連して説明したように実装され得る。

ブロック４０２において、サテライトコントローラは、リセットイベントに応答して、アクセラレータカードの読み出し専用メモリの指定されたフィールドからセキュリティ識別子を読み出す。ブロック４０４において、セキュリティ識別子に基づいて、サテライトコントローラは、アクセラレータカードに対する複数のセキュリティモードからセキュリティモードを選択する。ブロック４０６において、選択されたセキュリティモードは、アクセラレータカード内に実装される。

前述及び他の実装態様は各々、単独で又は組み合わせて、以下の特徴のうちの１つ以上を任意選択的に含み得る。いくつかの例示的な実装態様は、全ての以下の特徴を組み合わせて含む。

一態様では、複数のセキュリティモードは、ＩＢセキュリティモード及びＯＯＢセキュリティモードを含む。

方法は、ＩＢセキュリティモードを実装することに応答して、アクセラレータカードと通信するホストコンピュータのホストプロセッサをアクセラレータカードのルート・オブ・トラストとして指定することを含み得る。

アクセラレータカードは、プログラマブルＩＣ、及びプログラマブルＩＣのための構成メモリを含み得る。

方法は、ＩＢセキュリティモードを実装することに応答して、ブートイメージの受信のためにホストプロセッサとプログラマブルＩＣとの間のＩＢ通信チャネルを有効化することを含み得る。プログラマブルＩＣは、ブートイメージを認証し、ブートイメージを構成メモリ内に記憶するように構成されている。

方法は、ＯＯＢセキュリティモードを実装することに応答して、ホストコンピュータのＢＭＣをアクセラレータカードのルート・オブ・トラストとして指定することを含み得る。

方法は、ＯＯＢセキュリティモードを実装することに応答して、ブートイメージの受信のためにサテライトコントローラとＢＭＣとの間のＯＯＢ通信チャネルを有効化することを含み得る。サテライトコントローラは、ブートイメージを認証し、ブートイメージを構成メモリ内に記憶するように構成され得る。

アクセラレータカードは、構成メモリ、プログラマブルＩＣ、及びサテライトコントローラに結合されたスイッチを含み得、スイッチは、選択されたセキュリティモードに基づいて構成メモリに対する書き込みアクセスをプログラマブルＩＣ又はサテライトコントローラに提供するようにサテライトコントローラによって構成される。

方法は、ＩＢセキュリティモードを実装することに応答して、プログラマブルＩＣに構成メモリに対する読み出し及び書き込みアクセスを提供し、かつサテライトコントローラを構成メモリから切断するように、スイッチを構成することを含み得る。

方法は、ＯＯＢセキュリティモードを実装することに応答して、プログラマブルＩＣに構成メモリに対する読み出し専用アクセスを提供し、かつサテライトコントローラに構成メモリに対する読み出し及び書き込みアクセスを提供するように、スイッチを構成することを含み得る。

別の態様では、読み出し専用メモリは、セキュリティ識別子が予めロードされ得、サテライトコントローラによってのみ読み出し可能である。

１つ以上の例示的な実装態様では、ＩＢセキュリティモードは、サーバがオンプレミスであるＯＥＭサーバインフラストラクチャで使用され得る。ＯＥＭサーバインフラストラクチャが、アクセラレータカードがライブビデオストリーミングなどの特定の機能を実行することを可能にする例を考える。その場合、ルート・オブ・トラストがサーバ（例えば、ホストプロセッサ）からオペレーティングシステム上のｓｕｄｏロールに拡張されるＩＢセキュリティモードが使用され得る。ｓｕｄｏロールは、ユーザが別のユーザのセキュリティ特権でプログラムを実行することを可能にするコンピュータオペレーティングシステム機能を指す。

アクセラレータカードがパブリッククラウドコンピューティング環境、例えばハイパースケールコンピューティング環境でライブビデオストリーミングを提供する場合、ＯＯＢセキュリティモードが使用され得る。その場合、ルート・オブ・トラストは、ホストプロセッサではなくサーバ上に位置するＢＭＣである。外部ユーザに、パブリッククラウド内のサーバホスト上のライブビデオストリーミングサービスに対するアクセスが提示される可能性があるため、ルート・オブ・トラストとしてパブリッククラウドコンピューティング環境内のホストプロセッサを使用することはセキュアではない場合がある。

本明細書に記載の本発明の構成によれば、ＯＯＢセキュリティモードは、ＢＭＣから発行され得る様々なコマンドをサポートすることができる。サテライトコントローラは、例えば、ＯＯＢセキュリティモードがアクセラレータカード内に実装されると、ＢＭＣからのそのようなコマンドに応答し得る。これらのコマンドは、セキュアなファームウェア更新（例えば、異なるブートイメージによる構成メモリの更新）をサポートする。

以下は、サテライトコントローラによってサポートされ得る例示的なコマンドである。
・アクセラレータカードのセキュリティステータス情報を読み出す。このコマンドは、サテライトコントローラによって実行されたとき、構成デバイス（例えば、構成メモリ２１６及び／又はリカバリ構成メモリ２１８）ごとの書き込み保護ステータス、アクセスモード、及びブートイメージ認証ステータスに関する情報を提供する読み出しコマンドである。
・デフォルトのブートデバイスの選択。このコマンドは、プログラマブルＩＣ１３２が各電源投入時にそこからブートするデフォルトのブートデバイスとして１つの構成デバイスを選択するオプションを提供する書き込みコマンドである。例えば、デフォルトのブートデバイスは、このコマンドを使用して構成メモリ２１６又はリカバリ構成メモリ２１８に設定され得る。
・選択された構成デバイスに対してセキュリティ設定を構成する。このコマンドは、選択された構成デバイスにアクセラレータカード上の利用可能なセキュリティ設定のいずれかを適用するオプションを提供する書き込みコマンドである。セキュリティ設定オプションは、様々なモードのＳＰＩアクセス、並びに構成メモリ２１６及び／又はリカバリ構成メモリ２１８の書き込み有効化／無効化を含む。
・サテライトコントローラファームウェアの認証、及びサテライトコントローラに対するセキュアなファームウェア更新の実行。これは、ＯＯＢ通信チャネルを介してサテライトコントローラのファームウェアの認証及びサテライトコントローラのファームウェアの更新を可能にする読み出し及び書き込みコマンドの集合を指す。一例として、認証は、デフォルトＡＥＳ、又はファームウェア更新中の暗号化／復号化、及びＣＲＣチェックの選択を含み得る。
・主構成デバイスのセキュアなファームウェア更新。これは、構成メモリ２１６及び／又はリカバリ構成メモリ２１８のセキュアなファームウェア更新を可能にする読み出し及び書き込みコマンドの集合を指す。このようなコマンドの受信に応答して、サテライトコントローラは、ＰＲＯＭからのセキュリティＩＤをチェックし、構成メモリの更新が許可されていることを確認する。セキュリティＩＤの検証に成功した場合にのみ、このカテゴリの書き込みコマンドが有効になる。このカテゴリ内のコマンドには、ステータス読み出し、ブートイメージペイロードの転送、及びＣＲＣチェックが含まれる。サテライトコントローラの内部において、これらのコマンドは、サテライトコントローラが実行するための対応するアクションをトリガして、ブートイメージを構成メモリの正しいセクタに書き込み、ブートイメージに対してＣＲＣ比較を実行し、失敗の場合に再試行する。
・主構成デバイスコンテンツの認証。これは、構成メモリ２１６及び／又はリカバリ構成２１８内のブートイメージの完全な認証を可能にする読み出し及び書き込みコマンドの集合を指す。１つ以上の例示的な実装態様では、使用される特定の認証方式又はプロトコルは、ＰＲＯＭから読み出される特定のセキュリティＩＤによって異なり得る。例えば、複数の異なるセキュリティＩＤのうちのいずれかがＰＲＯＭ２０６に特定され得、複数のセキュリティＩＤの各々は、ＯＯＢセキュリティモードを特定し、各セキュリティＩＤは、サテライトコントローラによって実装される異なる事前に定義された認証方式を特定する。サテライトコントローラは、複数の異なる認証方式をサポートすることができるが、セキュリティＩＤに基づいて実行時に１つの認証方式を実装する。認証ステータスは、ステータスコマンドによって提供され得る。認証失敗の場合、サテライトコントローラは、認証されていないコンテンツを完全に消去することができる。
・主構成デバイスから二次構成デバイスへの認証されたコンテンツの転送。このコマンドは、構成メモリ２１６などの主構成デバイスからリカバリ構成デバイス２１８などのリカバリデバイスへのコンテンツの複製を可能にする。このコマンドは、ハードウェア内でプロビジョニングされ、フォールトトレラントを達成するためにファームウェアによってサポートされ得る。構成メモリ２１６内のデータの破損又は損失の場合、プログラマブルＩＣ１３２は、リカバリ構成メモリ２１８から構成され得る。この冗長性機能を有効化するために、サテライトコントローラは、構成メモリ２１６からリカバリ構成メモリ２１８に構成データ又はブートイメージをコピーし、それによって、ＩＢ通信チャネルよりも遅い速度で動作するＯＯＢ通信チャネルを介して各構成メモリに対して別々に比較的遅い更新を実行する必要性を排除する。コンテンツの複製は、構成メモリ２１８内に記憶された構成データのサテライトコントローラによる認証の成功に応答してのみ有効化される。一態様では、各構成デバイスの認証情報は、各コマンド動作中の相互検証のためにサテライトコントローラの内部不揮発性メモリ内に記憶され得る。

１つ以上の例示的な実装態様では、上述のコマンドは、バックグラウンド内で実行され得る。すなわち、プログラマブルＩＣ１３２は、上述したコマンドのうちの１つ以上がバックグラウンド内で実行され得る間、動作し続けることができる。例えば、プログラマブルＩＣ１３２は、主構成デバイス内に記憶された認証コンテンツからブートすることができ、ワークロードの実行（例えば、その中に実装されたユーザ特定回路を使用してホストコンピュータによってオフロードされたタスクを実行する）を開始する。プログラマブルＩＣ１３２がワークロード実行を実行している間、サテライトコントローラは、主構成デバイスに対する書き込みアクセスを取得し、バックグラウンド動作として主構成デバイス内に記憶されたデータのセキュアな更新を実行することができる。更新が成功した後、例えば、プログラマブルＩＣ１３２のための認証されたブートイメージを記憶した後、アクセラレータカードは、新しいファームウェアでリブートされ得る。リブートすると、プログラマブルＩＣ１３２は新しいブートイメージをロードし、それによって、プログラマブルＩＣ１３２内に実装されたセキュア回路設計の更新を可能にする。

サテライトコントローラのファームウェアは、ＰＲＯＭ２０６から読み出されたセキュリティＩＤに基づいてセキュリティ機能を有効化又は無効化する。セキュリティレベル及び各セキュリティレベルの実装態様詳細は、事前に定義され、それぞれのセキュリティＩＤが割り当てられ得る。前述のコマンドは、セキュリティＩＤの要件に従ってのみ有効化され得る。コマンドの各々は、ＰＲＯＭ２０６に書き込まれるセキュリティＩＤに基づいて使用されるカスタム構成又は実装態様を有し得る。

図５は、ＩＣの例示的なアーキテクチャ５００を示している。一態様では、アーキテクチャ５００は、プログラマブルＩＣ内に実装され得る。例えば、アーキテクチャ５００は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を実装するために使用され得る。アーキテクチャ５００はまた、システム・オン・チップ（ＳｏＣ）タイプのＩＣを表し得る。ＳｏＣは、プログラムコードを実行するプロセッサ及び１つ以上の他の回路を含むＩＣである。他の回路は、ハードワイヤード回路、プログラマブル回路、及び／又はそれらの組合せとして実装され得る。回路は、互いにかつ／又はプロセッサと協働して動作し得る。

図示のように、アーキテクチャ５００は、いくつかの異なるタイプのプログラマブル回路、例えば、論理ブロックを含む。例えば、アーキテクチャ５００は、マルチギガビットトランシーバ（ＭＧＴ）５０１、構成可能論理ブロック（ＣＬＢ）５０２、ランダム・アクセス・メモリ・ブロック（ＢＲＡＭ）５０３、入力／出力ブロック（ＩＯＢ）５０４、構成及びクロッキング論理（ＣＯＮＦＩＧ／ＣＬＯＣＫＳ）５０５、デジタル信号処理ブロック（ＤＳＰ）５０６、特殊Ｉ／Ｏブロック５０７（例えば、構成ポート及びクロックポート）、並びにデジタル・クロック・マネージャ、アナログ－デジタルコンバータ、及びシステム監視論理などの他のプログラマブル論理５０８を含む、多数の異なるプログラマブルタイルを含み得る。

いくつかのＩＣでは、各プログラマブルタイルは、各隣接タイル内の対応する相互接続素子（ＩＮＴ）５１１との標準化された接続を有するプログラマブルＩＮＴ５１１を含む。したがって、ＩＮＴ５１１は、一緒になって、図示のＩＣのプログラマブルな相互接続構造を実装する。各ＩＮＴ５１１はまた、図５の右側に含まれる例によって示されるように、同じタイル内のプログラマブル論理素子との接続を含む。

例えば、ＣＬＢ５０２は、ユーザ論理に加えて単一のＩＮＴ５１１を実装するようにプログラムされ得る構成可能論理素子（ＣＬＥ）５１２を含み得る。ＢＲＡＭ５０３は、１つ以上のＩＮＴ５１１に加えて、ＢＲＡＭ論理素子（ＢＲＬ）５１３を含み得る。典型的には、タイル内に含まれるＩＮＴ５１１の数は、タイルの高さに依存する。描かれているように、ＢＲＡＭタイルは、５つのＣＬＢと同じ高さを有するが、他の数（例えば、４つ）が使用されてもよい。ＤＳＰタイル５０６は、適切な数のＩＮＴ５１１に加えて、ＤＳＰ論理素子（ＤＳＰＬ）５１４を含み得る。ＩＯＢ５０４は、例えば、ＩＮＴ５１１の１つのインスタンスに加えて、Ｉ／Ｏ論理素子（ＩＯＬ）５１５の２つのインスタンスを含み得る。ＩＯＬ５１５に接続される実際のＩ／Ｏパッドは、ＩＯＬ５１５のエリアに制限されなくてもよい。

図５に描かれている例では、例えば領域５０５、５０７、及び５０８で形成されたダイの中心近くの水平エリアは、構成、クロック、及び他の制御論理に使用されてもよい。この水平エリアから延在する垂直エリア５０９は、プログラマブルＩＣの幅全体にクロック及び構成信号を分配するために使用され得る。

図５に示すアーキテクチャを利用するいくつかのＩＣは、ＩＣの大部分を構成する規則的な柱状構造を破壊する追加の論理ブロックを含む。追加の論理ブロックは、プログラマブルブロック及び／又は専用回路であり得る。例えば、ＰＲＯＣ５１０として示されているプロセッサブロックは、ＣＬＢ及びＢＲＡＭのいくつかの列にまたがっている。

一態様では、ＰＲＯＣ５１０は、ＩＣのプログラマブル回路を実装するダイの一部として組み立てられた専用回路として、例えば、ハードワイヤードプロセッサとして実装され得る。ＰＲＯＣ５１０は、個々のプロセッサ、例えば、プログラムコードを実行することができる単一のコアから、１つ以上のコア、モジュール、コプロセッサ、又はインターフェースなどを有するプロセッサシステム全体までの範囲の複雑さの、様々な異なるプロセッサタイプ及び／又はシステムのうちのいずれかを表し得る。

別の態様では、ＰＲＯＣ５１０は、アーキテクチャ５００から省略され、記載された他の種類のプログラマブルブロックのうちの１つ以上と置き換えられ得る。さらに、そのようなブロックは、プログラマブル回路の様々なブロックを使用して、ＰＲＯＣ５１０の場合のようにプログラムコードを実行することができるプロセッサを形成することができるという点で、「ソフトプロセッサ」を形成するために利用され得る。

「プログラマブル回路」という語句は、ＩＣ内のプログラマブル回路素子、例えば、本明細書に記載の様々なプログラマブル又は構成可能な回路ブロック又はタイル、並びにＩＣ内にロードされた構成データに従って様々な回路ブロック、タイル、及び／又は素子を選択的に結合する相互接続回路を指す。例えば、ＣＬＢ５０２及びＢＲＡＭ５０３などのＰＲＯＣ５１０の外部にある、図５に示す回路ブロックは、ＩＣのプログラマブル回路とみなされる。

一般に、プログラマブル回路の機能性は、構成データがＩＣ内にロードされるまで確立されない。構成ビットのセットは、ＦＰＧＡなどのＩＣのプログラマブル回路をプログラムするために使用され得る。構成ビットは、典型的には、「構成ビットストリーム」と呼ばれる。一般に、プログラマブル回路は、最初に構成ビットストリームをＩＣ内にロードしなければ動作又は機能しない。構成ビットストリームは、プログラマブル回路内の特定の回路設計を効果的に実装する。回路設計は、例えば、プログラマブル回路ブロックの機能的態様、及び様々なプログラマブル回路ブロック間の物理的接続性を特定する。

「ハードワイヤード」又は「硬化した」、すなわちプログラム不可能な回路は、ＩＣの一部として製造される。プログラマブル回路とは異なり、ハードワイヤード回路又は回路ブロックは、構成ビットストリームのロードによるＩＣの製造後に実装されない。ハードワイヤード回路は、一般に、例えば、最初に構成ビットストリームをＩＣ、例えばＰＲＯＣ５１０内にロードすることなく機能する専用の回路ブロック及び相互接続を有するとみなされる。

場合によっては、ハードワイヤード回路は、ＩＣ内の１つ以上のメモリ素子内に記憶されたレジスタ設定又は値に従って設定又は選択することができる１つ以上の動作モードを有し得る。動作モードは、例えば、構成ビットストリームをＩＣ内にロードすることによって設定され得る。この能力にもかかわらず、ハードワイヤード回路は、動作可能であり、かつＩＣの一部として製造されるときに特定の機能を有するため、ハードワイヤード回路はプログラマブル回路とはみなされない。

ＳｏＣの場合、構成ビットストリームは、プログラマブル回路内に実装されるべき回路及びＰＲＯＣ５１０又はソフトプロセッサによって実行されるべきプログラムコードを特定し得る。場合によっては、アーキテクチャ５００は、構成ビットストリームを適切な構成メモリ及び／又はプロセッサメモリにロードする専用構成プロセッサを含む。専用構成プロセッサは、特定ユーザのプログラムコードを実行しない。他の場合には、アーキテクチャ５００は、ＰＲＯＣ５１０を利用して、構成ビットストリームを受信し、構成ビットストリームを適切な構成メモリ内にロードし、かつ／又は実行のためにプログラムコードを抽出し得る。

図５は、プログラマブル回路、例えば、プログラマブルファブリックを含むＩＣを実装するために使用され得る例示的なアーキテクチャを示すことを意図している。例えば、列内の論理ブロックの数、列の相対幅、列の数及び順序、列に含まれる論理ブロックのタイプ、論理ブロックの相対サイズ、及び図５の右側に含まれる相互接続／論理実装態様は、純粋に例示的なものである。実際のＩＣでは、例えば、ユーザ回路設計の効率的な実装を容易にするために、ＣＬＢが現れる場所には常に、ＣＬＢの２つ以上の隣接する列が典型的には含まれる。しかしながら、隣接するＣＬＢ列の数は、ＩＣの全体サイズに応じて変化し得る。さらに、ＩＣ内のＰＲＯＣ５１０などのブロックのサイズ及び／又は位置決めは、例示のみを目的としており、限定として意図されていない。

図５は、プログラマブルＩＣ１３２の例示的な実装態様として提供されており、本明細書に記載の本発明の構成の目的のためにアクセラレータカード上に実装され得るＩＣのタイプを限定することを意図するものではない。他のタイプのプログラマブルＩＣが使用されてもよい。場合によっては、プログラマブルＩＣ１３２は、ホストコンピュータと通信するための、例えば、ＰＣＩｅエンドポイントなどの硬化したバスエンドポイントを含み得る。他の場合には、バスエンドポイントは、プログラマブル回路で実装され得る。これに関して、セキュア回路設計は、ブートイメージのロードに応答して完全にプログラマブル論理で、又は部分的にプログラマブル論理で、及びブートイメージのロードに応答して部分的に１つ以上のハードワイヤード回路ブロックで実装され得る。場合によっては、プログラマブルＩＣは、プログラマブルＩＣの他のプロセッサ及び／又はサブシステム（例えば、プログラマブル論理）と協働して動作し得るプロセッサアレイを含み得る。

説明の目的で、本明細書に開示される様々な発明概念の完全な理解を提供するために、特定の命名法が記載される。しかしながら、本明細書で使用される術語は、本発明の構成の特定の態様を説明することのみを目的としており、限定することを意図するものではない。

本明細書で定義されるように、単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が明らかにそうでないことを示さない限り、複数形も含むことが意図される。

本明細書で定義されるように、「少なくとも１つ」、「１つ以上の」、及び「及び／又は」という用語は、特に明記されていない限り、動作において接続的及び離接的の両方であるオープンエンド表現である。例えば、「Ａ、Ｂ、及びＣのうちの少なくとも１つ」、「Ａ、Ｂ、又はＣのうちの少なくとも１つ」、「Ａ、Ｂ、及びＣのうちの１つ以上」、「Ａ、Ｂ、又はＣのうちの１つ以上」、及び「Ａ、Ｂ、及び／又はＣ」という表現の各々は、Ａのみ、Ｂのみ、Ｃのみ、ＡとＢとを一緒に、ＡとＣとを一緒に、ＢとＣとを一緒に、又はＡとＢとＣとを一緒に意味する。

本明細書で定義されるように、「自動的に」という用語は、人間の介入なしを意味する。いくつかの文脈では、「ユーザ」という用語は人間を意味する。

本明細書で定義されるように、「コンピュータ可読記憶媒体」という用語は、命令実行システム、装置、又はデバイスによって、又はそれに関連して使用されるプログラムコードを含む又は記憶する記憶媒体を意味する。本明細書で定義されるように、「コンピュータ可読記憶媒体」は、一時的な伝播信号自体ではない。コンピュータ可読記憶媒体は、電子記憶デバイス、磁気記憶デバイス、光記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、又はこれらの任意の好適な組合せであり得るが、これらに限定されない。本明細書に記載の様々な形態のメモリは、コンピュータ可読記憶媒体の例である。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストには、ポータブル・コンピュータ・ディスケット、ハードディスク、ＲＡＭ、読み出し専用メモリ（ＲＯＭ）、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭ又はフラッシュメモリ）、電子的消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、静的ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク読み出し専用メモリ（ＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリスティック、又はフロッピーディスクなどが含まれ得る。

本明細書で定義されるように、「の場合」、「のとき」、又は「すると」という用語は、文脈に応じて「に応答して（ｉｎ ｒｅｓｐｏｎｓｅ ｔｏ）」又は「に応答して（ｒｅｓｐｏｎｓｉｖｅ ｔｏ）」を意味する。本明細書で定義されるように、「に応答して（ｒｅｓｐｏｎｓｉｖｅ ｔｏ）」及び「に応答して（ｉｎ ｒｅｓｐｏｎｓｅ ｔｏ）」という用語は、アクション又はイベントに直ちに応答又は反応することを意味する。応答又は反応は、自動的に行われる。したがって、第２のアクションが第１のアクション「に応答して」実行される場合、第１のアクションの発生と第２のアクションの発生との間に因果関係が存在する。「に応答して」という用語は、因果関係を示す。

本明細書で定義されるように、「プロセッサ」という用語は、プログラムコードに含まれる命令を実行することができる少なくとも１つの回路を意味する。回路は、集積回路であってもよいし、集積回路内に埋め込まれていてもよい。プロセッサは、ハードワイヤードであってもよいし、プログラマブル論理を使用して実装されていてもよい。

本明細書で定義されるように、「実質的に」という用語は、列挙された特性、パラメータ、又は値が正確に達成される必要はないが、例えば、公差、測定誤差、測定精度限界、及び当業者に知られている他の要因を含む偏差又は変動が、特性が提供しようとした効果を除外しない量で発生し得ることを意味する。

第１の、第２の、などの用語は、様々な要素を説明するために本明細書で使用され得る。これらの用語は、１つの要素を別の要素から区別するためにのみ使用されるため、これらの要素は、特に明記しない限り、又は文脈が明らかにそうでないことを示さない限り、これらの用語によって限定されるべきではない。

コンピュータプログラム製品は、プロセッサに本明細書に記載の本発明の構成の態様を実行させるためのコンピュータ可読プログラム命令を有する、コンピュータ可読記憶媒体を含み得る。本開示内で、「プログラムコード」という用語は、用語「コンピュータ可読プログラム命令」と互いに交換可能に使用される。本明細書に記載のコンピュータ可読プログラム命令は、ネットワーク、例えば、インターネット、ＬＡＮ、ＷＡＮ、及び／又は無線ネットワークを介して、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、又は外部コンピュータ若しくは外部記憶デバイスにダウンロードされ得る。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイコンピュータ、及び／又はエッジサーバを含むエッジデバイスを含み得る。各コンピューティング／処理デバイス内のネットワーク・アダプタ・カード又はネットワークインターフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体内に記憶するためにコンピュータ可読プログラム命令を転送する。

本明細書に記載の本発明の構成のための動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、又はオブジェクト指向プログラミング言語及び／若しくは手続き型プログラミング言語を含む１つ以上のプログラミング言語のうちの任意の組合せによって記述されたソースコード若しくはオブジェクトコードのいずれかであり得る。コンピュータ可読プログラム命令は、状態設定データを含み得る。コンピュータ可読プログラム命令は、完全にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンドアロン・ソフトウェア・パッケージとして、部分的にユーザのコンピュータ上で、部分的にリモートコンピュータ上で、又は完全にリモートコンピュータ若しくはサーバ上で実行し得る。後者のシナリオでは、リモートコンピュータは、ＬＡＮ又はＷＡＮを含む任意のタイプのネットワークを介してユーザのコンピュータに接続されてもよく、又は外部コンピュータへの接続（例えば、インターネット・サービス・プロバイダを使用してインターネットを介して）が行われてもよい。

本発明の構成の特定の態様は、方法、装置（システム）、及びコンピュータプログラム製品のフローチャート図及び／又はブロック図を参照して本明細書で説明される。フローチャート図及び／又はブロック図の各ブロック、並びにフローチャート図及び／又はブロック図のブロックの組合せは、コンピュータ可読プログラム命令、例えば、プログラムコードによって実装され得ることが理解されよう。

これらのコンピュータ可読プログラム命令は、コンピュータ又は他のプログラマブルデータ処理装置のプロセッサを介して実行される命令が、フローチャート及び／又はブロック図のブロック若しくは複数のブロックで特定された機能／行動を実装するための手段を作成するように、汎用コンピュータ、専用コンピュータ、又は他のプログラマブルデータ処理装置のプロセッサに提供されて、機械が作製される。これらのコンピュータ可読プログラム命令はまた、記憶された命令をその中に有するコンピュータ可読記憶媒体が、フローチャート及び／又はブロック図のブロック若しくは複数のブロックで特定された動作の態様を実装する命令を含む製品を備えるように、コンピュータ、プログラマブルデータ処理装置、及び／又は他のデバイスに特定の方法で機能するように指示することができるコンピュータ可読記憶媒体内に記憶され得る。

コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラマブル装置、又は他のデバイス上で実行される命令がフローチャート及び／又はブロック図のブロック若しくは複数のブロックで特定された機能／行動を実装するように、コンピュータ、他のプログラマブルデータ処理装置、又は他のデバイス上にロードされて、コンピュータ、他のプログラマブル装置、又は他のデバイス上で一連の動作を実行させてコンピュータ実装プロセスを生成し得る。

図のフローチャート及びブロック図は、本発明の構成の様々な態様によるシステム、方法、及びコンピュータプログラム製品の可能な実装態様のアーキテクチャ、機能性、及び動作を示している。これに関して、フローチャート又はブロック図の各ブロックは、特定された動作を実装するための１つ以上の実行可能命令を含むモジュール、セグメント、又は命令の一部分を表し得る。

いくつかの代替的な実装態様では、ブロックに記載された動作は、図に記載された順序とは異なる順序で発生してもよい。例えば、連続して示されている２つのブロックは、実質的に同時に実行されてもよく、又はブロックは、関連する機能性に応じて、時には逆の順序で実行されてもよい。他の例では、ブロックは、一般に、昇順で実行され得るが、さらに他の例では、１つ以上のブロックは、様々な順序で実行されて、結果が記憶され、後続のブロック又は直後には続かない他のブロックで利用され得る。また、ブロック図及び／又はフローチャート図の各ブロック、並びにブロック図及び／又はフローチャート図のブロックの組合せは、指定された機能又は行動を実行するか、又は専用ハードウェアとコンピュータ命令との組合せを実行する専用ハードウェアベースのシステムによって実装され得ることに留意されたい。

以下の特許請求の範囲に見出され得る全てのミーンズ・プラス・ファンクション又はステップ・プラス・ファンクションの要素の対応する構造、材料、動作、及び均等物は、具体的に特許請求されている他の特許請求されている要素と組み合わせて機能を実行するための任意の構造、材料、又は行動を含むことが意図されている。

アクセラレータカードは、読み出し専用メモリであって、読み出し専用メモリ内の指定されたフィールド内にセキュリティＩＤを記憶するように構成された、読み出し専用メモリと、リセットイベントに応答してセキュリティＩＤを読み出すように構成されたサテライトコントローラと、を含み得る。サテライトコントローラは、セキュリティ識別子に基づいて、複数のセキュリティモードからセキュリティモードを選択し、選択されたセキュリティモードをアクセラレータカード内に実装するように構成され得る。

前述及び他の実装態様は各々、単独で又は組み合わせて、以下の特徴のうちの１つ以上を任意選択的に含み得る。いくつかの例示的な実装態様は、全ての以下の特徴を組み合わせて含む。

一態様では、複数のセキュリティモードは、ＩＢセキュリティモード及びＯＯＢセキュリティモードを含む。

ＩＢセキュリティモードは、アクセラレータカードと通信するホストコンピュータのホストプロセッサをアクセラレータカードのルート・オブ・トラストとして指定し得る。ＯＯＢセキュリティモードは、ホストコンピュータのＢＭＣをアクセラレータカードのルート・オブ・トラストとして指定し得る。

別の態様では、アクセラレータカードは、プログラマブルＩＣと、プログラマブルＩＣのための構成メモリと、を含む。

ＩＢセキュリティモードは、ブートイメージの受信のために、ホストプロセッサとプログラマブルＩＣとの間のＩＢ通信チャネルを有効化し得る。プログラマブルＩＣは、ブートイメージを認証し、ブートイメージを構成メモリ内に記憶するように構成されている。

ＯＯＢセキュリティモードは、ブートイメージの受信のために、サテライトコントローラとＢＭＣとの間のＯＯＢ通信チャネルを有効化し得る。サテライトコントローラは、ブートイメージを認証し、ブートイメージを構成メモリ内に記憶するように構成されている。

別の態様では、アクセラレータカードは、構成メモリと、プログラマブルＩＣと、サテライトコントローラと、に結合されたスイッチを含む。スイッチは、選択されたセキュリティモードに基づいて、プログラマブルＩＣ又はサテライトコントローラに構成メモリに対する書き込みアクセスを提供するようにサテライトコントローラによって構成されている。

例えば、ＩＢセキュリティモードでは、スイッチは、プログラマブルＩＣに構成メモリに対する読み出し及び書き込みアクセスを提供し、サテライトコントローラを構成メモリから切断するように構成される。ＯＯＢセキュリティモードでは、スイッチは、プログラマブルＩＣに構成メモリに対する読み出し専用アクセスを提供し、サテライトコントローラに構成メモリに対する読み出し及び書き込みアクセスを提供するように構成される。

アクセラレータカードは、サテライトコントローラからの制御信号に応答してスイッチに選択信号を提供するように構成された制御回路を含み得る。

別の態様では、読み出し専用メモリは、セキュリティ識別子が予めロードされており、サテライトコントローラによってのみ読み出し可能である。

本明細書で提供された本発明の構成の説明は、例示を目的とするものであり、網羅的であること、又は開示された形態及び例に限定されることを意図するものではない。本明細書で使用された術語は、本発明の構成の原理、実際の用途、若しくは市場で見られる技術に対する技術的改善を説明するために、かつ／又は当業者が本明細書に開示された本発明の構成を理解することを可能にするために選択された。記載された本発明の構成の範囲及び趣旨から逸脱することなく、修正及び変形が当業者には明らかであり得る。したがって、そのような特徴及び実装態様の範囲を示すものとして、前述の開示ではなく、以下の特許請求の範囲を参照すべきである。

Claims (15)

1. アクセラレータカードであって、
   読み出し専用メモリであって、前記読み出し専用メモリ内の指定されたフィールド内にセキュリティ識別子を記憶するように構成された、読み出し専用メモリと、
   リセットイベントに応答して前記セキュリティ識別子を読み出すように構成されたサテライトコントローラと、
   を備え、
   前記サテライトコントローラが、前記セキュリティ識別子に基づいて、複数のセキュリティモードからセキュリティモードを選択し、かつ選択された前記セキュリティモードを前記アクセラレータカード内に実装するように構成されている、アクセラレータカード。
2. 前記複数のセキュリティモードが、
   前記アクセラレータカードと通信するホストコンピュータのホストプロセッサを前記アクセラレータカードのルート・オブ・トラストとして指定する帯域内セキュリティモードと、
   前記ホストコンピュータのベースボード管理コントローラを前記アクセラレータカードの前記ルート・オブ・トラストとして指定する帯域外セキュリティモードと、
   を含む、請求項１に記載のアクセラレータカード。
3. プログラマブル集積回路と、
   前記プログラマブル集積回路のための構成メモリと、
   をさらに備え、
   前記帯域内セキュリティモードが、ブートイメージの受信のために前記ホストプロセッサと前記プログラマブル集積回路との間の帯域内通信チャネルを有効化し、
   前記プログラマブル集積回路が、前記ブートイメージを認証し、かつ前記ブートイメージを前記構成メモリ内に記憶するように構成されている、
   請求項２に記載のアクセラレータカード。
4. プログラマブル集積回路と、
   前記プログラマブル集積回路のための構成メモリと、
   をさらに備え、
   前記帯域外セキュリティモードが、ブートイメージを受信するために前記サテライトコントローラと前記ベースボード管理コントローラとの間の帯域外通信チャネルを有効化し、
   前記サテライトコントローラが、前記ブートイメージを認証し、かつ前記ブートイメージを前記構成メモリ内に記憶するように構成されている、
   請求項２に記載のアクセラレータカード。
5. プログラマブル集積回路と、
   前記プログラマブル集積回路のための構成メモリと、
   前記構成メモリ、前記プログラマブル集積回路、及び前記サテライトコントローラに結合されたスイッチであって、前記スイッチが、選択された前記セキュリティモードに基づいて、前記プログラマブル集積回路又は前記サテライトコントローラに前記構成メモリに対する書き込みアクセスを提供するように前記サテライトコントローラによって構成される、スイッチと、
   をさらに備える、請求項２に記載のアクセラレータカード。
6. 前記帯域内セキュリティモードにおいて、前記スイッチが、前記プログラマブル集積回路に前記構成メモリに対する読み出し及び書き込みアクセスを提供し、かつ前記サテライトコントローラを前記構成メモリから切断するように構成されている、
   請求項５に記載のアクセラレータカード。
7. 前記帯域外セキュリティモードにおいて、前記スイッチが、前記プログラマブル集積回路に前記構成メモリに対する読み出し専用アクセスを提供し、かつ前記サテライトコントローラに前記構成メモリに対する読み出し及び書き込みアクセスを提供するように構成されている、
   請求項５に記載のアクセラレータカード。
8. 前記サテライトコントローラからの制御信号に応答して前記スイッチに選択信号を提供するように構成された制御回路
   をさらに備える、請求項５に記載のアクセラレータカード。
9. 前記読み出し専用メモリは、前記セキュリティ識別子が予めロードされており、前記サテライトコントローラによってのみ読み出し可能である、請求項１に記載のアクセラレータカード。
10. アクセラレータカードに対するセキュリティモードを構成する方法であって、前記方法が、
    前記アクセラレータカードのサテライトコントローラを使用して、リセットイベントに応答して前記アクセラレータカードの読み出し専用メモリの指定されたフィールドからセキュリティ識別子を読み出すことと、
    前記セキュリティ識別子に基づいて、かつ前記サテライトコントローラを使用して、前記アクセラレータカードに対する複数のセキュリティモードからセキュリティモードを選択することと、
    選択された前記セキュリティモードを前記アクセラレータカード内に実装することと、
    を含む、方法。
11. 前記アクセラレータカードが、プログラマブル集積回路と、前記プログラマブル集積回路のための構成メモリと、を含み、前記方法が、
    帯域内セキュリティモードを実装することに応答して、前記アクセラレータカードと通信するホストコンピュータのホストプロセッサを前記アクセラレータカードのルート・オブ・トラストとして指定することと、
    前記帯域内セキュリティモードを実装することに応答して、ブートイメージの受信のために前記ホストプロセッサと前記プログラマブル集積回路との間の帯域内通信チャネルを有効化することと、
    をさらに含み、
    前記プログラマブル集積回路が、前記ブートイメージを認証し、かつ前記ブートイメージを前記構成メモリ内に記憶するように構成されている、
    請求項１０に記載の方法。
12. 前記アクセラレータカードが、プログラマブル集積回路と、前記プログラマブル集積回路のための構成メモリと、を含み、前記方法が、
    帯域外セキュリティモードを実装することに応答して、ホストコンピュータのベースボード管理コントローラを前記アクセラレータカードのルート・オブ・トラストとして指定することと、
    前記帯域外セキュリティモードを実装することに応答して、ブートイメージの受信のために前記サテライトコントローラと前記ベースボード管理コントローラとの間の帯域外通信チャネルを有効化することと、
    をさらに含み、
    前記サテライトコントローラが、前記ブートイメージを認証し、かつ前記ブートイメージを前記構成メモリ内に記憶するように構成されている、
    請求項１０に記載の方法。
13. 前記アクセラレータカードが、
    プログラマブル集積回路と、
    前記プログラマブル集積回路のための構成メモリと、
    前記構成メモリ、前記プログラマブル集積回路、及び前記サテライトコントローラに結合されたスイッチであって、前記スイッチが、選択された前記セキュリティモードに基づいて、前記プログラマブル集積回路又は前記サテライトコントローラに前記構成メモリに対する書き込みアクセスを提供するように前記サテライトコントローラによって構成される、スイッチと、
    を含む、請求項１０に記載の方法。
14. 帯域内セキュリティモードを実装することに応答して、前記プログラマブル集積回路に前記構成メモリに対する読み出し及び書き込みアクセスを提供し、かつ前記サテライトコントローラを前記構成メモリから切断するように前記スイッチを構成すること
    をさらに含む、請求項１３に記載の方法。
15. 帯域外セキュリティモードを実装することに応答して、前記プログラマブル集積回路に前記構成メモリに対する読み出し専用アクセスを提供し、かつ前記サテライトコントローラに前記構成メモリに対する読み出し及び書き込みアクセスを提供するように前記スイッチを構成すること
    をさらに含む、請求項１３に記載の方法。

Images