JP2023510976A - マイクロｌｅｄ及びその製造方法 - Google Patents

マイクロｌｅｄ及びその製造方法 Download PDF

Info

Publication number
JP2023510976A
JP2023510976A JP2022544132A JP2022544132A JP2023510976A JP 2023510976 A JP2023510976 A JP 2023510976A JP 2022544132 A JP2022544132 A JP 2022544132A JP 2022544132 A JP2022544132 A JP 2022544132A JP 2023510976 A JP2023510976 A JP 2023510976A
Authority
JP
Japan
Prior art keywords
layer
doped
iii
porous
nitride material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022544132A
Other languages
English (en)
Inventor
アリー，ムハンマド
リュー，インジュン
ズー，トントン
Original Assignee
ポロ テクノロジーズ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ポロ テクノロジーズ リミテッド filed Critical ポロ テクノロジーズ リミテッド
Publication of JP2023510976A publication Critical patent/JP2023510976A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Figure 2023510976000001
マイクロＬＥＤの製造方法は、ＩＩＩ族窒化物材料の多孔質領域の上にＩＩＩ族窒化物材料のｎドープ接続層を形成するステップと、ｎドープ接続層上に電気絶縁マスク層を形成するステップと、を含む。その方法は、マスクの一部を除去してｎドープ接続層の露出領域を露出させるステップと、ｎドープ接続層の露出領域上にＬＥＤ構造を形成するステップと、を含む。マイクロＬＥＤのアレイの製造方法は、マスクの一部を除去してｎドープ接続層の露出領域のアレイを露出させるステップと、ｎドープ接続層の各露出領域上にＬＥＤ構造を形成するステップと、を含む。マイクロＬＥＤ及びマイクロＬＥＤのアレイも提供される。
【選択図】 図１１

Description

本発明は、半導体デバイス及び半導体デバイスの製造方法に関し、特に、マイクロＬＥＤ及びマイクロＬＥＤを製造する改良された方法に関する。
発光用の標準的な発光ダイオード（ＬＥＤ）は、通常、２００μｍ×２００μｍよりも大きい。マイクロＬＥＤは、横方向サイズが１００μｍ×１００μｍ未満で高密度の微小規模ＬＥＤのアレイである。このため、マイクロＬＥＤは横方向の寸法（長さと幅）が１００μｍ×１００μよりも小さく、数十ナノメートル、更にはより小型になったＬＥＤ構造として定義され得る。
これまで、既知の技術を用いてマイクロＬＥＤを製造する試みが行われてきた。例えば、従来の試みは、通常のＬＥＤエピタキシ及びレーザリフトオフ、静電キャリー、及び転写用のエラストマスタンプを使用して行われている。しかし、この技術をマイクロＬＥＤくらい小さいデバイスに応用することにはいくつかの問題がある。
これらの問題には以下が含まれる。
－３つの主要カラー（ＲＧＢ）の全てをマイクロＬＥＤの同一チップ上に生成するには、通常のＬＥＤエピタキシでは難しい。
－緑色及び赤色のマイクロＬＥＤでは効率が低い。
－微小規模のＬＥＤメサを画定するには、常に乾式エッチングが必要である。ＬＥＤサイズが小さくなると、ＬＥＤ構造の側壁に対するプラズマ損傷がデバイスの発光効率と寿命に影響を及ぼす。
－レーザリフトオフは歩留まりが低く、コストが高い。
－転写においては、以前から存在するひずみ／反りの問題に起因した低い歩留りがある。
これらの問題のため、従来のＬＥＤ製造技術は高品質のマイクロＬＥＤの生産においては満足できるものではない。
本出願は、マイクロＬＥＤの改良された製造方法、及びこの方法を用いて作製されたマイクロＬＥＤに関する。本発明は独立請求項において規定され、独立請求項についてはここで言及するものとする。本発明の好適な又は有利な特徴は、従属請求項に記載される。
マイクロＬＥＤは、好ましくはＩＩＩ－Ｖ族半導体材料から形成され、特に好ましくはＩＩＩ族窒化物半導体材料から形成される。
「ＩＩＩ－Ｖ」族半導体は、Ｇａ、Ａｌ、及びＩｎのようなＩＩＩ族元素、並びにＮ、Ｐ、Ａｓ、及びＳｂ）のようなＶ族元素の二元合金、三元合金、及び四元合金を含み、オプトエレクトロニクスを含む多数の応用分野において重要である。
特に重要なのは、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウム（ＡｌＮ）、及びそれらの三元合金及び四元合金を含む「ＩＩＩ族窒化物」材料として知られる半導体材料クラスである。ＩＩＩ族窒化物材料は、半導体照明及びパワーエレクトロニクスで商業的成功を収めているだけでなく、量子光源及び光と物質の相互作用において特別な利点を有する。
多様なＩＩＩ族窒化物材料が商業的な面で興味深いが、窒化ガリウム（ＧａＮ）は最も重要な新しい半導体材料の１つと広く認められ、多くの応用分野において特に重要である。
バルクＧａＮに気孔を導入すると、例えば屈折率のような材料特性に大きな影響を及ぼすことが知られている。したがって、ＧａＮの多孔度（porosity）を変えることでその光学特性を調整できる可能性があり、多孔質ＧａＮはオプトエレクトロニクスの応用分野において大きな関心が持たれている。
本発明はＧａＮを参照して記述されるが、代替できるＩＩＩ族窒化物材料にも有利に応用される。
ＩＩＩ－Ｖ族半導体材料の多孔質化に関する従来の刊行物には、国際特許出願ＰＣＴ／ＧＢ２０１７／０５２８９５号（国際公開第２０１９／０６３９５７号として公開されている）及びＰＣＴ／ＧＢ２０１９／０５０２１３号（国際公開第２０１９／１４５７２８号として公開されている）が含まれる。
本発明者らは、本発明を用いてマイクロＬＥＤ及びマイクロＬＥＤのアレイを有利に提供できることを見出した。
（マイクロＬＥＤの製造方法）
本発明の第１の態様によれば、マイクロＬＥＤを製造する方法が提供される。この方法は、
ＩＩＩ族窒化物材料の多孔質領域の上にＩＩＩ族窒化物材料のｎドープ接続層を形成するステップと、
ｎドープ接続層上に電気絶縁マスク層を形成するステップと、
マスクの一部を除去してｎドープ接続層の露出領域を露出させるステップと、
ｎドープ接続層の露出領域上にＬＥＤ構造を形成するステップと、
を含む。
電気絶縁（誘電）マスク層を形成し、次いでマスクの一部を除去してｎドープ接続層の露出領域を露出させることにより、その上にマイクロＬＥＤのＬＥＤ構造を形成できるテンプレート又は「フットプリント」を形成する。露出領域のサイズ及び形状は、マスクから除去される部分のサイズ及び形状を制御することによって制御される。次いで、露出領域上にその後の半導体材料層を堆積してＬＥＤ構造を形成することができる。露出領域のサイズ及び形状を制御することにより、その後に形成されるＬＥＤ構造の横方向サイズ（長さと幅）及び形状を制御できる。このサイズ制御は、横方向の寸法が極めて小さいマイクロＬＥＤ構造を成長させるため特に有利である。
従来技術では、大規模ＬＥＤ構造を成長させ、次いで、溝をエッチングすることにより、その構造を所望の横方向サイズの微小規模プラットフォーム又は「メサ」に切断し、マイクロＬＥＤに分割する。このような従来技術の手法を用いて作製されたマイクロＬＥＤでは、ＬＥＤ構造の側壁に対するエッチング損傷が、マイクロＬＥＤにより形成される極めて小さい画素に重大な影響を与える。これは、マイクロＬＥＤの信頼性と輝度に悪影響を及ぼす可能性がある。
本発明の方法は、マイクロＬＥＤを形成する適正なサイズと形状を有するあらかじめ画定された露出領域に、マイクロＬＥＤのＬＥＤ構造が形成されるという利点がある。本発明では、露出領域がＬＥＤ構造のフットプリントを制御するので、ＬＥＤ構造は最初から適正なサイズに有利に形成され得る。このため、本発明のＬＥＤ構造をエッチングして横方向サイズを小さく分ける必要はない。したがって、これにより得られるマイクロＬＥＤでは、従来技術の方法で生じる乾式エッチング損傷が回避される。
マイクロＬＥＤのアクティブ層に対する乾式エッチング損傷を回避することは、従来技術を用いて調製されたマイクロＬＥＤに比べて著しい利益をもたらすので、本方法を用いて作製されたマイクロＬＥＤは信頼性が高く、かつ輝度が高いという利点がある。
本発明のもう１つの利点は、わずか数ミクロンのサイズの極めて小さいマイクロＬＥＤ構造であっても、ＬＥＤ構造のｎドープ部分との電気的ｎ接触を容易に作製できることである。本発明では、電気絶縁マスク層の追加の部分を除去してｎドープ接続層上に第２の露出領域を露出させ、この第２の露出領域上に伝導接触を堆積することにより簡単にｎ接触を作製することができる。
ＬＥＤ構造を形成するステップは、当技術分野の従来の方法に従ってＬＥＤ構造を成長させることを含む。すなわち、ＬＥＤ構造は既知の半導体堆積技術を用いて成長させ、従来の様々なＬＥＤエピタキシャル層を持つことができる。ここでは、一例として典型的なＬＥＤ構造を記載するが、当技術分野では様々なＬＥＤ構造（層厚、材料、及びドーピングレベルの様々な組み合わせを含む）が知られており、本発明において使用可能であることは当業者に理解されよう。しかし、本発明では、ｎドープ接続層の１又は複数の露出領域上にのみ、ＬＥＤ構造が形成、成長、又は堆積される。
ＬＥＤ構造を形成するステップは、好ましくは、ｎドープ接続層の露出領域上に、
ｎドープ部分と、
ｐドープ部分と、
ｎドープ部分とｐドープ部分との間に配置された発光領域と、
を形成することを含む。
マイクロＬＥＤを製造する方法は、第１のステップとして、ＩＩＩ族窒化物材料層を電気化学的に多孔質化して、ＩＩＩ族窒化物材料の多孔質領域を形成するステップを含む。これは、ウェーハスケールの多孔質化プロセスを用いて達成されるもので、国際特許出願ＰＣＴ／ＧＢ２０１７／０５２８９５号（国際公開第２０１９／０６３９５７号として公開されている）及びＰＣＴ／ＧＢ２０１９／０５０２１３号（国際公開第２０１９／１４５７２８号として公開されている）に記載されている。このステップは、ＩＩＩ族窒化物材料からなるｎドープ接続層を多孔質領域上に形成する前に実行されるべきもので、これにより、その接続層は電気化学的に多孔質化されることはない。。
その方法は好ましくは、ＩＩＩ族窒化物材料の非多孔質層を通して、電気化学的多孔質化によりＩＩＩ族窒化物材料の多孔質領域を形成し、その結果、ＩＩＩ族窒化物材料の非多孔質層が非多孔質中間層を形成するステップを含む。非多孔質中間層は、有利には接続層の成長のための平滑表面となることができ、このため、中間層は、多孔質領域とｎドープＩＩＩ族窒化物接続層との間に配置される。
多孔質領域は、基板上のＩＩＩ族窒化物材料の１つ以上の層又は領域を多孔質化することによって形成される。基板は、シリコン、サファイア、ＳｉＣ、β－Ｇａ２Ｏ３である。基板の結晶方位は、極性、半極性、又は非極性方位である。基板の厚さは、典型的に１００μｍ～１５００μｍの間で変動する。
多孔質領域は１つの多孔質層とすることができ、このため、その方法は、ＩＩＩ族窒化物材料の多孔質層の上にＩＩＩ族窒化物材料のｎドープ接続層を形成するステップを含む。好ましくは多孔質領域は、例えば多孔質ＩＩＩ族窒化物材料の連続層から形成された、連続的に多孔質である多孔質層である。
多孔質領域は複数の多孔質層を含むことができ、任意に複数の非多孔質層も含み得る。本発明の好適な実施形態において、多孔質領域は多孔質層と非多孔質層の交互層からなるスタックであり、スタックのトップ面が多孔質領域のトップ部を画定し、スタックの底面が多孔質領域の底部を画定する。ＩＩＩ族窒化物材料のｎドープ接続層は、ＩＩＩ族窒化物材料の多孔質層のスタックを含む多孔質領域の上に形成される。
あるいは、多孔質領域は、１つ以上の多孔質領域を含むＩＩＩ族窒化物材料層であり、例えば、ＩＩＩ族窒化物材料の非多孔質層内の１つ以上の多孔質領域である。
好適な実施形態において、多孔質領域又は多孔質層は、この多孔質層又は多孔質領域を成長させる基板と同等の横方向寸法（幅又は長さ）を有する。従来の基板ウェーハサイズは種々のサイズを有することができ、例えば１ｃｍ２、又は直径が２インチ、４インチ、６インチ、８インチ、１２インチ、又は１６インチである。しかし、１つ以上の層をパターニングすること、及び／又は同一の層内に電荷キャリア濃度の異なる領域を堆積することによって、基板全体までは及ばない小さい多孔質領域を形成することも可能である。したがって、多孔質層又は多孔質領域の横方向寸法は、１画素の約１０分の１（例えば０．１μｍ）から基板自体の横方向寸法まで変動する。
基板上に、ｎドープＩＩＩ族窒化物半導体材料の１つの層又は複数の層のスタックを成長させる。ＩＩＩ族窒化物層は、元素Ａｌ、Ｇａ、Ｉｎのうち１つ又はいくつかの組み合わせを含む（三元層、四元層）。ＩＩＩ族窒化物スタックの厚さは、好ましくは１０～４０００ｎｍである。ＩＩＩ族窒化物層は、１×１０１７ｃｍ－３～５×１０２０ｃｍ－３のドーピング濃度を有する。
好ましくは、非ドープＩＩＩ族窒化物材料からなる中間層は、ドープ材料を多孔質化する前にドープ材料の上に堆積される。中間層の厚さは、好ましくは１ｎｍ～３０００ｎｍであり、好ましくは５ｎｍ～２０００ｎｍである。
好適な実施形態において、ドープ領域は、高ドーピングゾーン／低ドーピングゾーンが配列した交互層のスタックから成る。スタックは、高／低ドーピングゾーンのペアで構成することができ、好ましくは５～５０ペアの層を含む。高ドープ層の各々の厚さは１０ｎｍ～２００ｎｍの間で変動し、低ドープ層の厚さは５～１８０ｎｍの間で変動する。
当技術分野において既知のように、電気化学的な多孔質化によってＩＩＩ族窒化物材料のｎ型ドープ領域から材料が除去され、半導体材料に空の気孔が生成される。
好適な実施形態では、ＩＩＩ族窒化物材料のｎドープ接続層は、ＩＩＩ族窒化物材料の複数の多孔質層のスタックの上に形成される。このため、多孔質領域は、ＩＩＩ族窒化物材料の単一の多孔質層というよりは、少なくともいくつかの層が多孔質であるＩＩＩ族窒化物材料の複数の層のスタックである。
多孔質層のスタックは、好ましくは、多孔質層と非多孔質層の交互層からなるスタックである。好ましくは、スタックは、一方が他方の上に積層された、多孔質層と非多孔質層の５～５０のペアを含む。多孔質層は好ましくは１０ｎｍ～２００ｎｍの厚さを有し、非多孔質層は好ましくは５ｎｍ～１８０ｎｍの厚さを有する。
多孔質領域又は多孔質領域内の各多孔質層は、多孔度１％～９９％の多孔質である。好ましくは、多孔質領域又はスタック内の各多孔質層は、多孔度１０％～９０％の多孔質である。
特に好適な実施形態において、多孔質層スタックは多孔質分布ブラッグ反射器（ＤＢＲ：Distributed Bragg Reflector）を含み、このためその方法は、ＩＩＩ族窒化物材料の多孔質ＤＢＲの上にＩＩＩ族窒化物材料のｎドープ接続層を形成するステップを含む。多孔質ＤＢＲは、多孔質層／非多孔質層の交互層からなるスタックから形成され、隣接する層間の多孔度が異なるので、隣接する層間に屈折率の違いが生じる。
ＩＩＩ族窒化物材料の多孔質／非多孔質の交互層からなるスタック層の厚さ、及び多孔質層の多孔度を制御することによって、特定の波長の光を反射するようにＤＢＲの光学特性を制御することができる。
第１の好適な実施形態において、ＤＢＲは、ＬＥＤ構造の発光波長の光を反射するように構成される。これは、ＬＥＤ構造からＤＢＲの方向へ放出された光が反射して戻されるので、マイクロＬＥＤから意図する方向へ放射される光の量が増大することを意味する。これにより、マイクロＬＥＤの輝度は有利に高くなる。
第２の好適な実施形態において、ＤＢＲは、ＬＥＤ構造の発光波長の光を透過するが別の光波長の透過を遮断するように構成され得る。マイクロＬＥＤは、デバイスの発光方向がＤＢＲを通るように構成できるので、ＤＢＲは、ＬＥＤ構造が放射した光がデバイスから射出するために通過しなければならない光学フィルタとして作用する。このためＤＢＲは、有利には、ＬＥＤデバイスからの望ましくない波長の透過を防ぐことができる。
ＤＢＲは、有利には、所望の波長の光に対して９０％より大きい反射又は透過を与えるよう構成され得る。ＤＢＲの層構造及び厚さを変動させることによって、ＤＢＲの反射率又は透過特性を様々な波長に合わせて調整することができる。例えば、ＤＢＲの反射率／透過率は、～４５０ｎｍの青色光、あるいは緑色光（５２０～５４０ｎｍ）、又は赤色光（６１５～６４０ｎｍ）に対して、９０％より大きい反射率／透過率を与えるように調整され得る。
ＩＩＩ族窒化物材料のｎドープ接続層は、この領域の上に、好ましくは非多孔質中間層上への堆積によって成長させる。
ＩＩＩ族窒化物材料のｎドープ接続層は、好ましくは２００ｎｍ～２０００ｎｍの厚さを有する。ＩＩＩ族窒化物材料のｎドープ接続層は、好ましくは少なくとも１×１０１８ｃｍ－３のｎ型電荷キャリア濃度を有する。
マスク層は、好ましくはＩＩＩ族窒化物材料のｎドープ接続層の上に、誘電材料層を堆積することによって形成される。マスク層は、好ましくはＩＩＩ族窒化物材料のｎドープ接続層の表面全体に堆積され、このため、接続層は完全に誘電材料で覆われる。マスク層は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＡｌＯｘ、又は他の任意の適切な誘電材料から形成される。
マスク層の厚さは、５ｎｍ～１０００ｎｍ、好ましくは２００ｎｍ～８００ｎｍ、特に好ましくは４００ｎｍ～６００ｎｍである。
マスク層の堆積は、プラズマ強化化学気相堆積（ＰＥＣＶＤ）、スパッタリング、原子層堆積（ＡＬＤ）、蒸着、又はインサイチュ（in-situ）有機金属化学気相堆積（ＭＯＣＶＤ）のような従来の堆積法によって実行され得る。
標準的なリソグラフィ技術は、マスク層の一部の除去に使用することができ、１つ以上の開口を非伝導マスク層に形成し、これがその下のｎドープ接続層の領域を露出する。マスク層の一部を除去するステップは、湿式エッチング又は乾式エッチング、例えば誘導結合乾式エッチング（ＩＣＰ－ＲＩＥ）を含む。
１又は複数の露出領域の横方向サイズ（マスク層を貫通する開口の長さと幅）及び形状は、露出領域内に成長させるＬＥＤ構造の横方向サイズ及び形状を制御する。
接続層の１又は複数の露出領域は、任意の所望の形状に形成することができ、マスク層の一部をパターニングしてリソグラフィで除去することによって制御される。例えば露出領域は、円形、方形、矩形、六角形、又は三角形の形状である。
露出領域のサイズはマイクロＬＥＤのサイズでなければならない。例えば、露出領域の幅及び／又は長さ（又は、露出領域が円形である場合は直径）は、０．０５μｍ～１００μｍ、好ましくは０．０５μｍ～３０μｍ、特に好ましくは１０μｍ未満、例えば０．１μｍ～１０μｍ又は０．５μｍ～１０μｍである。好適な実施形態において、露出領域の長さ、幅、又は直径は、５０μｍ未満、又は４０μｍ、又は３０μｍ、又は２０μｍ、又は１０μｍ未満である。特に好ましくは、露出領域は１０μｍ未満の幅又は直径を有するので、露出領域内に成長させたＬＥＤ構造は１０μｍ未満のサイズのマイクロＬＥＤ画素を形成する。
いったん、誘電マスク層にｎドープ接続層の露出領域が形成されると、ｎドープ接続層と接触するように露出領域内にＬＥＤ構造を成長させることができる。
ｎドープ部分、発光領域、及びｐドープ部分を含むＬＥＤ構造の横方向寸法は、好ましくは露出領域の寸法と同一である。これは、ＬＥＤ構造が露出領域内に成長して露出領域の横方向サイズを受け継ぐからである。これはつまり、ＬＥＤ構造の横方向寸法を小さく分割するためのエッチングステップを必要とすることなく、マイクロＬＥＤを適切なサイズで成長させることが可能であることを意味する。
本発明の利点を獲得するので、様々なＬＥＤ構造を露出領域内に成長させることができる。そのような全てのＬＥＤ構造は、通常、ｎドープ部分、発光領域、及びｐドープ部分を含み、任意に、ＬＥＤエピタキシにおいて典型的な更なる半導体材料層を含む。本発明で使用するのに適した典型的ＬＥＤ構造について以下で説明する。
好適な実施形態では、ＬＥＤ構造のｎドープ部分は、接続層の露出領域上に、ｎドープ接続層と直接接触するように成長する。
ｎドープ部分は、ＩＩＩ族窒化物材料の第１のｎドープ層を含むことができ、好ましくは、０．２μｍ～３μｍの厚さ及び少なくとも１×１０１９ｃｍ－３のｎ型ドーピング濃度を有する。
ｎドープ部分は、第１のｎドープ層の上にＩＩＩ族窒化物材料の第２のｎドープ層を含む。第２のｎドープ層は、インジウムを含有するＩＩＩ族窒化物層、又は、インジウムを含有するか含有しない薄いＩＩＩ族窒化物層のスタック、又は、層内もしくはスタック内でインジウムの原子百分率が変動するＩＩＩ族窒化物バルク層もしくはＩＩＩ族窒化物層のスタックを含む。例えばｎドープ領域は、ｎ－ＧａＮ層又はｎ－ＩｎＧａＮ層であるか、又は、ｎ－ＧａＮ／ｎ－ＩｎＧａＮの交互層からなるスタック、又は、それぞれの層でインジウム量が異なるｎ－ＩｎＧａＮ／ｎ－ＩｎＧａＮの交互層からなるスタックである。
第２のｎドープ層のインジウム原子百分率は０．５～２５％の間で変動する。第２のｎドープ層の合計厚は２ｎｍ～２００ｎｍの間で変動する。第２のｎドープ層が層のスタックを含む場合、スタック内の個々の層の厚さは好ましくは１～４０ｎｍの間で変動する。
ＩＩＩ族窒化物材料の第２のｎドープ層は、１×１０１７ｃｍ－３～５×１０２０ｃｍ－３のｎ型ドーピング濃度を有する。
露出領域内にＬＥＤ構造のｎ型部分を成長させた後、ｎ型部分の上にＬＥＤの発光領域を成長させる。
発光領域は、１つ以上のＩＩＩ族窒化物発光層を含み、好ましくはインジウムガリウム窒化物（ＩｎＧａＮ）発光層である。１つの発光層又は各発光層は好ましくは、量子井戸、又は、量子ドット、断片的もしくは不連続的な量子井戸のような量子構造を含むナノ構造層を含む。
１つの発光層又は各発光層は、好ましくは原子インジウム含有量が１０～４０％であるＩＩＩ族窒化物材料を含む。発光層のインジウム含有量は、所望の発光波長に応じて異なるレベルに選択される。好適な実施形態において、発光層のインジウム含有量は、１２～１８％、好ましくは１３％超、又は２０～３０％、好ましくは２２％超、又は３０～４０％、好ましくは３３％超である。
１つ以上の発光層は、組成ＩｎｘＧａ１－ｘＮを有する。ここで、０．１０≦ｘ≦０．４０、好ましくは０．１２≦ｘ≦０．１８、又は０．２０≦ｘ≦０．３０、又は０．３０≦ｘ≦０．４０である。
好適な実施形態において、発光領域は、１つ以上のＩｎＧａＮ量子井戸、好ましくは１～７の量子井戸を含む。各量子井戸の厚さは１．５～８ｎｍの間で変動する。
量子井戸は、薄い（０．５～３ｎｍ）ＩＩＩ族窒化物層で覆われていてもよく、又は覆われていなくともよい。
ＩＩＩ族窒化物バリア層は、元素Ａｌ、Ｇａ、Ｉｎのうち１つ又はいくつかの組み合わせを含む（三元層又は四元層）。
発光領域の量子井戸及びバリアは、好ましくは６００～８００℃の温度範囲内で成長させる。
ＬＥＤ構造は、量子井戸とｐドープ部分との間にＩＩＩ族窒化物材料のキャップ層を含み、好ましくは、キャップ層はドープされておらず、５ｎｍ～３０ｎｍの厚さを有する。
ｐドープ部分は発光領域の上方に成長され、ｐドープＩＩＩ族窒化物層と、ｐドープＩＩＩ族窒化物層と発光領域との間に配置されたｐドープアルミニウムガリウム窒化物層を含む。ｐドープアルミニウムガリウム窒化物層は、キャップ層とｐ型層との間にある電子ブロック層（ＥＢＬ：electron blocking layer）で、この電子ブロック層は５～２５ａｔ％のアルミニウムを含有し、好ましくは厚さ１０ｎｍ～１００ｎｍである。
ｐドープＩＩＩ族窒化物層は、好ましくは５×１０１８ｃｍ－３～８×１０２０ｃｍ－３のｐ型ドーピング濃度を有する。ｐドープＩＩＩ族窒化物層はＩｎ及びＧａを含有し、厚さは２０～２００ｎｍであり、好ましくは厚さ５０～１００ｎｍである。ドーピング濃度はこの層内で変動し、層の最後の１０～３０ｎｍの部分にドーピングレベルのスパイクを有することができる。Ｍｇアクセプタを活性化するため、構造体はＭＯＣＶＤ反応器内又はアニーリングオーブン内でアニールされる。アニーリング温度は、Ｎ２又はＮ２／Ｏ２雰囲気で７００～８５０Cの範囲である。
ＥＢＬ及びｐドープ層は双方ともｐ型ドープされているので、これらの層をｐドープ領域と呼ぶことができる。
ｎドープ部分、及び、発光領域とｐドープ部分を形成した後、その方法は、ＬＥＤ構造及び電気絶縁マスク層の上に１つ以上のパッシベーション層を堆積するステップを含む。パッシベーション層は誘電材料から形成され、マスク層ばかりでなくＬＥＤ構造の表面及び側壁を覆う。堆積される第１のパッシベーション層は、例えばＡｌ２Ｏ３（１０～１００ｎｍの厚さの層）（原子層堆積によって堆積される）であり、その後、スパッタ又はプラズマ強化化学気相堆積によりＳｉＯ２、ＳｉＮ、又はＳｉＯＮ（５０～３００ｎｍの厚さの層）を堆積する。Ａｌ２Ｏ３は５０～１５０Ｃで堆積し、ＳｉＯ２、ＳｉＮ、及びＳｉＯＮは２５０～３５０Ｃで堆積する。スパッタプロセスは室温で実行できる。
その方法は、パッシベーション層の第１の部分を除去するステップと、ｐドープ部分との電気接続を形成するステップと、パッシベーション領域の第２の部分及びマスクの第２の部分を除去してｎドープ接続層の第２の露出領域を露出させるステップと、ｎドープ接続層の第２の露出領域に電気接触を形成するステップと、を更に含む。パッシベーション層及び誘電マスク層の部分は、湿式エッチング、乾式エッチング、又はそれら双方の組み合わせによって除去すればよい。湿式エッチング緩衝酸化物エッチングでは、希釈フッ化水素酸、リン酸、又はこれらの混合物を使用することができる。
これらのステップは連続的に実行される。例えばその方法は、パッシベーション層の第１の部分を除去し、ｐドープ部分との電気接触を形成するステップを含む。好適な実施形態では、透明導電層を用いてＬＥＤ構造のｐドープ層とのｐ接触を形成することができ、透明導電層の少なくとも一部分を金属接触で覆う。この金属接触は、ニッケル、チタン、白金、及び金の組み合わせとすることができる。透明導電層は２０～２５０ｎｍの厚さとすることができる。
その方法は、マスクの第２の部分を除去するステップを含み、必要に応じてパッシベーション層の第２の部分を除去し、ｎドープ接続層の第２の露出領域を露出させ、ｎドープ接続層の第２の露出領域に電気接触を形成するステップを更に含む。電気接触は、ｎドープ接続層の第２の露出領域上に金属接触を堆積することによって形成される。この金属接触は例えば、チタン、白金、及び金の組み合わせとすることができる。
（好適な実施形態）
好適な実施形態において、マイクロＬＥＤを製造する本方法は以下のステップを含む。
ステップ１ 電荷キャリア密度が異なるＧａＮ層を基板上に交互に堆積し、次いで、多孔質化技術を用いて基板上に分布ブラッグ反射器（ＤＢＲ）を形成する。多孔質化技術は国際特許出願ＰＣＴ／ＧＢ２０１７／０５２８９５号に記載されているものを適用する。
ステップ２ ｎ－（Ａｌ，Ｉｎ）ＧａＮ層（例えばｎ－ＧａＮ、ｎ－ＡｌＧａＮ、又はｎ－ＩｎＧａＮ等の高度にドープされたｎ型（Ａｌ，Ｉｎ）ＧａＮ）を、多孔質化ＤＢＲのトップに成長させる。
ステップ３ 例えばＳｉＯ２のような誘電材料層をｎ－ＧａＮのトップ表面に堆積する。
ステップ４ リソグラフィ、ナノインプリント、又は他の適切な技術によって誘電材料をパターニングし、次いで誘電層の一部を湿式化学エッチング又は乾式エッチングプロセスによって除去する。誘電層の一部を除去すると、その下にあるｎ－ＧａＮの部分が露出する。誘電体が除去されたエリアは、マイクロＬＥＤの形状及びサイズであり、例えば１００μｍ×１００μｍ又はそれ以下である。
ステップ５ 量子井戸（ＱＷ）アクティブ発光領域（複数の量子井戸を含み得る）を、ｎ－（Ａｌ，Ｉｎ）ＧａＮの露出部分に堆積させる。量子井戸は、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＡｌＮ、ＡｌＩｎＧａＮとすることができ、量子井戸層を取り囲む量子バリアは、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＩｎＡｌＮとすることができる。量子井戸の構造及び機能は、国際特許出願ＰＣＴ／ＧＢ２０１９／０５０２１３号に定義されている。ＱＷの横方向寸法は、ｎ－（Ａｌ，Ｉｎ）ＧａＮの露出部分と同じである。これは、ＱＷ領域がマイクロＬＥＤに望ましいサイズであることを意味する。
ステップ６ ｐ－（Ａｌ，Ｉｎ）ＧａＮ層（高度にドープされたｐ型（Ａｌ，Ｉｎ）ＧａＮ）を、量子井戸領域のトップに堆積させる。ｐ－ＧａＮ層の横方向寸法はＱＷと同じであり、ｎ－ＧａＮの露出部とも同じである。したがって、ｐ－ＧａＮ及びＱＷは、マイクロＬＥＤとして望ましい横方向寸法を有するスタックを形成する。
ステップ７ 例えばＳｉＯ２のような誘電材料の第２の層を、誘電体の第１の層のトップに堆積し、誘電体の第２の層が、ＱＷ及びｐ－（Ａｌ，Ｉｎ）ＧａＮ層のエッジ又は側壁を覆う。この誘電材料の第２の層はパッシベーション層である。
ステップ８ ｐ－（Ａｌ，Ｉｎ）ＧａＮの上に電気的ｐ接触を形成し、これをｐ－（Ａｌ，Ｉｎ）ＧａＮ層と電気的に接触させる。
ステップ９ 湿式化学エッチング又は乾式エッチングプロセスによって誘電層の一部を除去して、ｎ－（Ａｌ，Ｉｎ）ＧａＮ層の一部を露出させる。
ステップ１０ ｎ－（Ａｌ，Ｉｎ）ＧａＮの露出部分に電気的ｎ接触を堆積させ、そのｎ接触はｎ－（Ａｌ，Ｉｎ）ＧａＮと電気的に接触させる。
ステップ１１ ＳｉＯ２の第２の層は既知の技法によって不動態化される。プラズマエッチはチップの個別化と移送のために用いられる。
この方法によれば、マイクロＬＥＤのアクティブＱＷとｐ－（Ａｌ，Ｉｎ）ＧａＮ層は、いかなる乾式エッチング損傷をも受けない。また、ｎ接触を極めて容易に作製することができる。
マイクロＬＥＤのアクティブ層に対する乾式エッチング損傷が回避される結果、従来技術を用いて調製されたマイクロＬＥＤに比べて著しい利点が得られる。従来技術を用いて作製されたマイクロＬＥＤでは、ｐ－ＧａＮ及びＱＷ層の側壁に対するエッチング損傷が、マイクロＬＥＤにより形成される小さい画素に重大な効果を及ぼす。これは、マイクロＬＥＤの信頼性と輝度を害するものである。
本方法を用いて製造されたマイクロＬＥＤは、ＬＥＤスタックの側壁へのプラズマエッチング損傷を受けないので、信頼性と輝度の点で有利となる。
半導体構造の層は、電気化学エッチングによって多孔質化することできるが、このことは、所望であれば、国際特許出願ＰＣＴ／ＧＢ２０１７／０５２８９５号（国際公開第２０１９／０６３９５７号として公開されている）及びＰＣＴ／ＧＢ２０１９／０５０２１３号（国際公開第２０１９／１４５７２８号として公開されている）に記載されている。
上述の方法は、ｐ側光放射ＬＥＤの構成に関係する。
ｎ側光放射マイクロＬＥＤを製造することは、「フリップチップ」ステップを組み込み、マイクロＬＥＤをシリコンＣＭＯＳバックプレーンに接合することにより、同様の方法で行うことができる。
ＳｉＯ２はマスキング及びパッシベーションに適した誘電体の一例であり、代わりに他の誘電体を用いてもよい。
半導体材料層は、エピタキシャル成長によって堆積することができる。上述した層は、分子線エピタキシ（ＭＢＥ）、有機金属化学気相堆積（ＭＯＣＶＤ）（有機金属気相エピタキシ（ＭＯＶＰＥ）としても知られる）、水素化物気相エピタキシ（ＨＶＰＥ）、アモノサーマルプロセス、又は、ＩＩＩ族窒化物材料の成長に適した他の従来の方法によって形成される。
（マイクロＬＥＤのアレイの製造）
本発明の第２の態様によれば、マイクロＬＥＤのアレイを製造する方法が提供される。この方法は、
ＩＩＩ族窒化物材料の多孔質領域の上にＩＩＩ族窒化物材料のｎドープ接続層を形成するステップと、
ｎドープＩＩＩ族窒化物層上に電気絶縁マスク層を形成するステップと、
マスクの一部を除去してｎドープ接続層の露出領域のアレイを露出させるステップと、
ｎドープ接続層の各露出領域上にＬＥＤ構造を形成するステップと、
を含む。
マイクロＬＥＤのアレイを製造する方法は、好ましくは第１の態様の方法を含み、これは、ｎドープ接続層に複数の露出領域を形成し、これらの露出領域に複数のＬＥＤ構造を形成するものである。マスク層の一部を除去して露出領域のアレイを露出させることによって、マイクロＬＥＤアレイのレイアウトは、マイクロＬＥＤにより形成され画素が所望の寸法及び密度となるように設計される。
マイクロＬＥＤのアレイは、有利には、単一の基板上に形成され、接続層の各露出領域上に半導体材料層を同時に堆積する堆積ステップを用いて、複数のＬＥＤ構造を同時に形成することができる。
この方法を用いると、、ＬＥＤ構造を、個々の画素に望ましい横方向寸法に切断するエッチングステップを必要とすることなく、マイクロＬＥＤのアレイを形成することができる。したがって、アレイ内のマイクロＬＥＤは、ＬＥＤ構造の側壁に対するいかなるエッチング損傷をも回避することができる。
第２の態様の方法は、有利には、本発明の第１の態様に関連する上述のあらゆる特徴を含むものである。
（マイクロＬＥＤ）
本発明の別の態様は、上述の方法で作製されたマイクロＬＥＤに関するものである。
本発明の第３の態様によれば、マイクロＬＥＤが提供される。これは、
ＩＩＩ族窒化物材料の多孔質領域の上のＩＩＩ族窒化物材料のｎドープ接続層と、
ｎドープＩＩＩ族窒化物層上の電気絶縁マスク層と、
ＬＥＤ構造とを含み、
ＬＥＤ構造の少なくとも一部分は電気絶縁マスク層内のギャップを貫通し、ｎドープ接続層と接触している。
マイクロＬＥＤは、好ましくは、本発明の第１の態様に関連して上述した方法を用いて製造されたマイクロＬＥＤである。
多孔質領域は１つの多孔質層とすることができ、このため、その方法は、ＩＩＩ族窒化物材料の多孔質層の上にＩＩＩ族窒化物材料のｎドープ接続層を形成するステップを含む。いくつかの実施形態において、多孔質領域は複数の多孔質層を含み、任意に複数の非多孔質層を含む。本発明の好適な実施形態において、多孔質領域は多孔質層と非多孔質層の交互層からなるスタックであり、スタックのトップ面が多孔質領域のトップ部を画定し、スタックの底面が多孔質領域の底部を画定する。ＩＩＩ族窒化物材料のｎドープ接続層は、ＩＩＩ族窒化物材料の多孔質層のスタックを含む多孔質領域の上に形成される。
好適な実施形態では、ＩＩＩ族窒化物材料のｎドープ接続層は、ＩＩＩ族窒化物材料の複数の多孔質層のスタックの上に配置される。このため、多孔質領域は、ＩＩＩ族窒化物材料の単一の多孔質層というよりは、むしろ少なくともいくつかの層が多孔質であるＩＩＩ族窒化物材料の複数の層のスタックである。
多孔質層のスタックは、好ましくは、多孔質層と非多孔質層の交互層からなるスタックである。好ましくは、スタックは、交互に積層された多孔質層と非多孔質層の５～５０のペアを含む。多孔質層は好ましくは１０ｎｍ～２００ｎｍの厚さを有し、非多孔質層は好ましくは５ｎｍ～１８０ｎｍの厚さを有する。
好ましくは、多孔質領域又はスタック内の各多孔質層は、１０％～９０％の多孔度を有する。
マイクロＬＥＤは好ましくは、多孔質領域とｎドープＩＩＩ族窒化物接続層との間において、ＩＩＩ族窒化物材料多孔質領域の非多孔質中間層を含む。好ましくは多孔質領域は、ＩＩＩ族窒化物材料の非多孔質層を通して、電気化学的多孔質化によって形成される。この方法は、ＰＣＴ／ＧＢ２０１７／０５２８９５号（国際公開第２０１９／０６３９５７号として公開されている）及びＰＣＴ／ＧＢ２０１９／０５０２１３号（国際公開第２０１９／１４５７２８号として公開されている）の方法を用いて行われる。このため、ＩＩＩ族窒化物材料の非多孔質層は、典型的には、多孔質領域のトップに残る非多孔質中間層を形成する。その非多孔質中間層は、有利には、製造過程において接続層を成長させるための平滑表面を提供する。
特に好適な実施形態において、多孔質層スタックは多孔質分布ブラッグ反射器（ＤＢＲ）を含むので、ＩＩＩ族窒化物材料の多孔質ＤＢＲの上にＩＩＩ族窒化物材料のｎドープ接続層が配置される。多孔質ＤＢＲは、多孔質層／非多孔質層の交互層からなるスタックから形成され、隣接する層間の多孔度が異なるので、隣接する層間に屈折率の違いを生じさせる。
マイクロＬＥＤは、多孔質領域と接続層との間において、非多孔質ＩＩＩ族窒化物材料からなる中間層を有する。中間層の厚さは、好ましくは１ｎｍ～３０００ｎｍであり、好ましくは５ｎｍ～２０００ｎｍである。
ＩＩＩ族窒化物材料のｎドープ接続層は、好ましくは２００ｎｍ～２０００ｎｍの厚さを有する。ＩＩＩ族窒化物材料のｎドープ接続層は、好ましくは少なくとも１×１０１８ｃｍ－３のｎ型電荷キャリア濃度を有する。
マスク層は、好ましくはＩＩＩ族窒化物材料のｎドープ接続層の全表面を覆って広がっているので、ＬＥＤ構造を除いて、接続層は完全に誘電材料で覆われる。マスク層は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＡｌＯｘ、又は他の適切な誘電材料から形成することができる。
マスク層の厚さは、５ｎｍ～１０００ｎｍ、好ましくは２００ｎｍ～８００ｎｍであり、特に好ましくは４００ｎｍ～６００ｎｍである。
ＬＥＤ構造は所望の任意の形状を有する。これは、マスク層の一部をパターニングしてリソグラフィで除去することにより、ＬＥＤ構造のフットプリントを製造中に制御できるからである。例えば、ＬＥＤ構造のフットプリント（平面視）は、円形、方形、矩形、六角形、又は三角形の形状である。
ＬＥＤ構造は、「マイクロＬＥＤ」に分類される横方向寸法を有する。例えば、ＬＥＤ構造の幅及び／又は長さ（又は、ＬＥＤが円形である場合は直径）は、０．０５μｍ～１００μｍ、好ましくは０．０５μｍ～３０μｍ、特に好ましくは１０μｍ未満であり、例えば０．１μｍ～１０μｍ又は０．５μｍ～１０μｍとすることができる。好適な実施形態において、ＬＥＤ構造の長さ、幅、又は直径は、５０μｍ未満、又は４０μｍ、又は３０μｍ、又は２０μｍ、又は１０μｍ未満である。特に好ましくは、ＬＥＤ構造は１０μｍ未満の幅又は直径を有し得るので、ＬＥＤ構造は１０μｍ未満のサイズのマイクロＬＥＤ画素を形成する。
ＬＥＤ構造は、
ｎドープ部分と、
ｐドープ部分と、
ｎドープ部分とｐドープ部分との間に配置された発光領域と、
を備える。
好ましくは、ＬＥＤ構造の少なくとも一部は電気絶縁誘電マスク層を貫通しているので、ＬＥＤ構造はｎドープ接続層と電気的に接触している。
本発明の第１の態様に関して上述したように、ＬＥＤ構造は、異なる厚さ、組成、及び電荷キャリア濃度の層を有する様々な異なる形態をとり得る。
本発明の第１の態様に関して上述したマイクロＬＥＤの特徴は、第３の態様のマイクロＬＥＤに等しく適用される。
マイクロＬＥＤは多孔質ＤＢＲを含む。
マイクロＬＥＤは、量子井戸又は量子層であるアクティブ層（例えば、複数の３Ｄ量子構造を含む多孔質化量子井戸）を含む。量子井戸は、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＡｌＮ、ＡｌＩｎＧａＮであり、量子井戸層を取り囲む量子バリアは、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＩｎＡｌＮである。
マイクロＬＥＤは、横方向の寸法（長さと幅）が１００μｍ×１００μｍよりも小さく、数十ナノメートル、更にはより小型であり得る。この関連でＬＥＤの「高さ」は、意図される発光方向における寸法である。
マイクロＬＥＤは好ましくは、アクティブ層（量子井戸とすることができる）及びｐ－ＧａＮ層を含む。アクティブ層とｐ－Ｇａｎ層の側壁は、例えばＳｉＯ２のような誘電材料で覆われることが好ましい。
マイクロＬＥＤは好ましくは、誘電材料の第１の層と、第１の層のトップにある誘電材料の第２の「パッシベーション」層とを含む。誘電材料のパッシベーション層は、好ましくは、アクティブ層とｐ－ＧａＮ層の側壁を覆うように広がっている。
（マイクロＬＥＤのアレイ）
本発明の第４の態様によれば、基板上に形成され、本発明の第３の態様による複数のマイクロＬＥＤを含むマイクロＬＥＤのアレイが提供される。
マイクロＬＥＤのアレイは、ＩＩＩ族窒化物材料の多孔質領域の上のＩＩＩ族窒化物材料のｎドープ接続層と、
ｎドープＩＩＩ族窒化物層上の電気絶縁マスク層と、
複数のＬＥＤ構造と、
を含み、各ＬＥＤ構造の少なくとも一部分は電気絶縁マスク層内のギャップを貫通し、ｎドープ接続層と接触している。
マイクロＬＥＤのアレイは、規則正しく連続した又は配列されたマイクロＬＥＤであり、例えば、それぞれが複数のマイクロＬＥＤを含む多数の行と列が規則的に形成されたものである。
マイクロＬＥＤのアレイは、本発明の第２の態様の方法を用いて製造されたマイクロＬＥＤのアレイである。
本発明の第１、第２、第３、又は第４の態様のいずれかに関して上述した特徴は全て、本発明の他の態様にも等しく適用可能である。
これより図面を参照して本発明の特定の実施形態を記載する。
図１は、本発明に従い、マイクロＬＥＤ又はマイクロＬＥＤのアレイに適した多孔質テンプレートを示す。
図２－図１８は、本発明の好適な実施形態に従い、２つのマイクロＬＥＤのアレイを製造するステップを示し、
図１９－図２５は、本発明の好適な実施形態に従い、マイクロＬＥＤを製造する方法を示す。
図１は、本発明に従い、マイクロＬＥＤに適した多孔質テンプレートを示す。
多孔質テンプレートは、基板上にＩＩＩ族窒化物材料の多孔質領域を有し、多孔質領域のトップ面上にはＩＩＩ族窒化物材料の非多孔質層が配置されている。任意に、基板と多孔質領域との間にＩＩＩ族窒化物材料の更なる層も存在し得る。
上記で詳述したように、多孔質領域は、ＩＩＩ族窒化物材料のｎドープ領域、次いでＩＩＩ族窒化物材料の非ドープ層をエピタキシャルに成長させ、多孔質化プロセスを用いてｎドープ領域を多孔質化することによって提供される。多孔質化プロセスについては、国際特許出願ＰＣＴ／ＧＢ２０１７／０５２８９５号（国際公開第２０１９／０６３９５７号として公開されている）及びＰＣＴ／ＧＢ２０１９／０５０２１３号（国際公開第２０１９／１４５７２８号として公開されている）に記載されている。
多孔質領域は、１つ以上のＩＩＩ族窒化物材料からなる１つ以上の層を含むことができ、ある範囲の厚さを有し得る。好適な実施形態において、多孔質領域は例えばＧａＮ及び／又はＩｎＧａＮを含む。
好適な実施形態において、本発明に従ったマイクロＬＥＤは、以下の層を含むことができ、以下に記載される段階的なプロセスを用いて製造される。
マイクロＬＥＤのＬＥＤ構造の以下の説明は、底から上方へ順に記載されるトップエミッションアーキテクチャに関するが、本発明はボトムエミッションアーキテクチャにも適用可能である。
（図２ 基板及び多孔質化のためのＩＩＩ族窒化物層）
エピタキシャル成長の開始表面として適合性のある基板を用いる。基板は、シリコン、サファイア、ＳｉＣ、β－Ｇａ２Ｏ３、ＧａＮ、ガラス、又は金属である。基板の結晶方位は、極性、半極性、又は無極性方位である。基板サイズは、１ｃｍ２から、直径２インチ、４インチ、６インチ、８インチ、１２インチ、１６インチ、及びそれ以上まで変動し得る。基板の厚さは１μｍより大きく、例えば１μｍ～１５０００μｍであり得る。好ましくは、基板は半導体ウェーハである。本発明の利点は、フルサイズの半導体ウェーハ上にマイクロＬＥＤのアレイを同時に製造できることである。図示した例は２つのマイクロＬＥＤを共有テンプレート上に形成することを示すが、同じ方法を用いて多数のマイクロＬＥＤのアレイを同一ウェーハ上に製造することも可能である。
基板上に、ＩＩＩ族窒化物材料の１つの層又は複数の層のスタックをエピタキシャル成長させる。ＩＩＩ族窒化物層は、元素Ａｌ、Ｇａ、Ｉｎのうち１つ又はいくつかの組み合わせを含む（二元層、三元層、又は四元層）。
ＩＩＩ族窒化物スタックの厚さＴは、好ましくは、少なくとも１０ｎｍ、又は少なくとも５０ｎｍ、又は少なくとも１００ｎｍ、例えば１０～１００００ｎｍ、好ましくは４０００ｎｍである。
ＩＩＩ族窒化物層は、１×１０１７ｃｍ－３～５×１０２０ｃｍ－３のｎ型ドーピング濃度を有するドープ領域を含む。また、ＩＩＩ族窒化物層は、ドープ領域の上にＩＩＩ族窒化物材料の非ドープ層（図示せず）を含んでもよい。
ドープ領域はＩＩＩ族窒化物層の露出上面で終わり、その場合、この層の表面は電気化学エッチングの間に多孔質化される。
好ましくは、ＩＩＩ族窒化物材料のドープ領域は、ＩＩＩ族窒化物材料の非ドープ中間層（又は「キャップ層」）で覆われており、そのためドープ領域は半導体構造の表面下にある。ドープ領域の表面下の開始深さ（ｄ）は、例えば１～２０００ｎｍである。
図２から図１９に示す例では、多孔質化されているＩＩＩ族窒化物層は、高度ドープ層と非ドープ層の交互層からなるＩＩＩ族窒化物層のスタックによって形成される。好ましくは、５～５０のペアからなるドープ層と非ドープ層の交互層がスタックを形成し、高度ドープ層は約１×１０２０ｃｍ－３の電荷キャリア濃度を有し、非ドープ層は約１×１０１７ｃｍ－３の電荷キャリア濃度を有する。高度ドープ層の厚さは好ましくは１０ｎｍ～２００ｎｍであり、非ドープ層の厚さは好ましくは５～１８０ｎｍである。
（図３ 多孔質層に対する多孔質化）
ＩＩＩ族窒化物層スタックは、基板上に堆積された後、ウェーハスケール多孔質化プロセスによって多孔質化される。このプロセスは、国際特許出願ＰＣＴ／ＧＢ２０１７／０５２８９５号（国際公開第２０１９／０６３９５７号として公開されている）及びＰＣＴ／ＧＢ２０１９／０５０２１３号（国際公開第２０１９／１４５７２８号として公開されている）に記載されている。このプロセス中に、ＩＩＩ族窒化物スタックのドープ層は多孔質になり、ＩＩＩ族窒化物材料の非ドープ領域は多孔質にならない。多孔質層の多孔度は、電気化学エッチングプロセスによって制御され、好ましくは１０％～９０％である。
したがって、多孔質化ステップの後に、その構造体は多孔質層と非多孔質層の交互層からなるスタックを覆って非多孔質中間層を有する。多孔質層と非多孔質層の交互層からなるスタックは、上述のようにＤＢＲを構成する。スタックの最上層は非多孔質であるので、この層は多孔質化されずに非多孔質中間層としてスタックのトップに維持される。
（図４ 接続層）
図３で示されているように、多孔質化の後、ウェーハ上に接続層１を成長させる。接続層はｎドープＩＩＩ族窒化物層（好ましくはＧａＮ）で、厚さが２００～２０００ｎｍのであり（図３の層１）、ｎ型電荷キャリア濃度は少なくとも１×１０１８ｃｍ－３より高い。
接続層１はＩＩＩ族窒化物材料で形成され、元素Ａｌ、Ｇａ、Ｉｎのうち１つ又はいくつかの組み合わせを含む（二元層、三元層、又は四元層）。接続層は、例えばＳｉ、Ｇｅ、Ｃ、Ｏ等の適切なｎ型ドーパント材料でドーピングされている。
（図５ マスク層）
次いで、ウェーハ表面上に電気絶縁マスク層２を接続層１を覆うように堆積する。マスク層２の目的は、次のステップでウェーハの特定領域をマスクとして保護することと、このテンプレートのトップで選択的エリアのエピタキシを可能とすることである。
このマスク層２は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＡｌＯｘ、又は他の適切な層である。この層の厚さは５～１０００ｎｍであり、好ましくは約５００ｎｍである。
この層を堆積するために用いられる方法として、ＰＥＣＶＤ、スパッタリング、ＡＬＤ、蒸着、又はインサイチュＭＯＣＶＤ技術がある。
（図６ 接続層の領域の露出）
標準的なリソグラフィ技術を用いて、非伝導性マスク層２に開口を生成する。開口は、湿式エッチング又は乾式エッチング法のいずれかを用いて生成することができる。
特に好適な例では、誘導結合乾式エッチング（ＩＣＰ－ＲＩＥ）を用いて２つのエリアからＳｉＯ２を除去し、これによって、接続層１の表面上に、もはやマスク層２で覆われていない２つの露出領域を生成する。
露出領域の形状は、円形、方形、矩形、六角形、三角形等とすることができる。開口の幅又は直径は１００μｍ未満であることが好ましい。そうすれば、露出エリア上に形成されるＬＥＤ構造がマイクロＬＥＤに分類できる。露出領域の幅は、好ましくは０．０５μｍ～３０μｍであり、１０μｍ以下が特に好ましい。
これらの露出領域は最終的にマイクロＬＥＤ画素になる。
（図７及び図８ Ｎドープ領域）
接続層１の露出領域を形成した後、これらの露出領域にＩＩＩ族窒化物材料のｎドープ層３を堆積する。
図示されている特定の例では、ＭＯＣＶＤによって４００ｎｍの厚さのｎドープＧａＮ層（層３）を成長させる。この成長は、ｎドープ接続層１の表面上の露出領域内でのみ行われる。ｎドープ層３のドーパントとしてＳｉが用いられ、ドーピング濃度は少なくとも１×１０１９ｃｍ－３より高い。
ｎドープ層３の成長後、インジウムを含有するバルクＩＩＩ族窒化物層４、又は、インジウムを含有するか含有しない薄いＩＩＩ族窒化物層のスタック、又は、内部でインジウムの原子百分率が変動するバルクＩＩＩ族窒化物層もしくはＩＩＩ族窒化物層のスタックを成長させる。インジウム原子百分率は０．５％～２５％で変動する。合計の厚さは２ｎｍ～２００ｎｍｍまで変動する。スタックを用いる場合、スタック内の個々の層の厚さは１～４０ｎｍで変動する。層４は、１×１０１７ｃｍ－３～５×１０２０ｃｍ－３のｎドーピング濃度を有する。
（図９ 発光領域）
ｎ型層４の成長後、発光領域５を成長させる。
発光領域５は少なくとも１つの発光層を含む。各発光層は量子井戸（ＱＷ）であり、好ましくはＩｎＧａＮ量子井戸（ＱＷ）である。好ましくは、発光領域は１～７の量子井戸を含む。隣接する量子井戸は、量子井戸とは異なる組成を有するＩＩＩ族窒化物材料のバリア層で分離される。
１又は複数の発光層は、本明細書全体を通して「量子井戸」と呼ぶが、種々の形態をとり得る。例えば、発光層はＩｎＧａＮの連続層であり、又は、連続的な層、断片的な層、断続的な層、ギャップを含む層、または、ナノ構造であり量子井戸は量子ドットとして振る舞う複数の３Ｄナノ構造を効率的に含有する
量子井戸及びバリアは、６００℃～８００℃の温度範囲で成長させる。
各量子井戸は好ましくは、１０～４０％の原子インジウム百分率を有するＩｎＧａＮ層から成る。特定の例では、原子インジウム含有量は１２～１８％、好ましくは１３％超、又は２０～３０％、好ましくは２２％超、又は３０～４０％、好ましくは３３％超である。
各量子井戸層の厚さは１．５～８ｎｍであり、好ましくは１．５ｎｍ～６ｎｍ又は１．５ｎｍ～４ｎｍである。
量子井戸は、薄い（０．５～３ｎｍ）ＩＩＩ族窒化物ＱＷキャッピング層で覆われていても覆われていなくてもよい。このキャッピング層は、元素Ａｌ、Ｇａ、Ｉｎのうち１つ又はいくつかの組み合わせを含む（三元層、四元層）。
ＱＷキャッピング層は、（存在する場合）ＱＷ成長の直後に追加される層であり、ＡｌＮ、Ａｌ％が０．０１％～９９．９％のＡｌＧａＮ、ＧａＮ、Ｉｎ％が０．０１～３０％のＩｎＧａＮとすることができる。
発光層（量子井戸）を分離するＩＩＩ族窒化物ＱＷバリアは、元素Ａｌ、Ｇａ、Ｉｎのうち１つ又はいくつかの組み合わせを含む（三元層、四元層）。
１又は複数のＱＷキャッピング層及びＱＷバリアは発光領域５の一部を形成するので、これらの層は図面において個別の参照番号で示されていない。
（図１０ キャップ層及びＥＢＬ）
量子井戸の成長後、非ドープキャップ層６を成長させる。非ドープキャップ層４は、発光領域キャップ層と呼ぶことができる。というのは、この層は完全な発光領域の成長後に、例えばＱＷ、ＱＷキャップ層、及びＱＷバリア層のスタックの成長後に形成されるからである。
キャップ層（発光領域キャップ層）６は、ＩＩＩ族窒化物ＬＥＤの成長スキームでは極めて良く知られている標準的な層である。
キャップ層の厚さは５～３０ｎｍであり、好ましくは５～２５ｎｍ又は５～２０ｎｍである。
（電子ブロック層（ＥＢＬ））
キャップ層６の後、アルミニウムを含有する電子ブロックＩＩＩ族窒化物層７（ＥＢＬ）を成長させる。ＥＢＬの厚さは１０～１００ｎｍである。Ａｌ％は例えば５～２５％であるが、より多くＡｌを含有することも可能である。
ＥＢＬには適切なｐ型ドーピング材料がドーピングされている。ドーピング濃度は５×１０１８ｃｍ－３～８×１０２０ｃｍ－３とすることができる。
（図１１ ｐドープ層）
ｐドープ層８は、電子ブロック層（ＥＢＬ）７の上方に成長させる。
ｐ型領域は好ましくはＭｇがドープされ、ｐ型層のｐ型ドーピング濃度は、好ましくは５×１０１８ｃｍ－３～８×１０２０ｃｍ－３である。
ｐドープＩＩＩ族窒化物層はＩｎ及びＧａを含む。
ドーピング層は、好ましくは２０～２００ｎｍの厚さであり、特に好ましくは５０～１００ｎｍの厚さである。ドーピング濃度はｐ型層内で変動するが、より良好なｐ接触を可能とするため、ｐ型層のＬＥＤ表面に近い方の最後の１０～３０ｎｍの部分にドーピングレベルのスパイクを有し得る。
ｐドープ層内のＭｇアクセプタを活性化するため、ＭＯＣＶＤ反応器内またはアニーリングオーブンにおいて構造体をアニーリングすることができる。アニーリング温度は、Ｎ２又はＮ２／Ｏ２雰囲気で７００～８５０Ｃの範囲である。
ＥＢＬ及びｐドープ層の双方がｐ型ドープされているので、これらの層をｐドープ領域と呼ぶことができる。
（図１２ パッシベーション層）
次のステップは、１つのパッシベーション層９又は複数のパッシベーション層の組み合わせを堆積するものである。開始パッシベーション層はＡｌ２Ｏ３（１０～１００ｎｍ）（原子層堆積によって堆積される）であり、その後、スパッタ又はプラズマ強化化学気相堆積によりＳｉＯ２、ＳｉＮ、又はＳｉＯＮ（５０～３００ｎｍ）を堆積させる。
Ａｌ２Ｏ３は５０～１５０Ｃで堆積し、ＳｉＯ２、ＳｉＮ、及びＳｉＯＮは２５０～３５０Ｃで堆積させる。スパッタプロセスは室温で実施することができる。
特に好適な例では、パッシベーション層９は３０ｎｍ厚さのＡｌ２Ｏ３層及び２００ｎｍ厚さのＳｉＯ２層で構成されている。
（図１３ パッシベーション層の開口）
次のステップは、誘電層に開口を生成してｐ－ＧａＮ及びｎ－ＧａＮを露出させることである。これは、湿式エッチング、乾式エッチング、又はそれら双方の組み合わせによって実行できる。湿式エッチング緩衝酸化物エッチングでは、希釈フッ化水素酸、リン酸、又はこれらの混合物を使用することができる。
図面に示されているトポロジーでは、２つの別個のリソグラフィステップを用い、ｐドープ層及びｎドープ層にオーミック接触を形成する。
図１３は、パッシベーション層９に開口を生成してｐ型層８の領域を露出させることを示す。
（図１４ 透明導電層）
次いで、ｐ型層８の露出領域を透明導電層１０で覆う。透明導電層は、Ｎｉ／Ａｕ、インジウムスズ酸化物、インジウム亜鉛酸化物、グラフェン、Ｐｄ、Ｒｈ、銀、ＺｎＯ等、又はこれらの材料の組み合わせで作製することができる。
透明導電層の厚さは典型的に１０～２５０ｎｍである。
透明導電層は当技術分野では周知であり、任意の適切な材料及び厚さを用いればよい。
ｐ接触をオーミックにするため、アニーリングステップが必要となる場合がある。
（図１５ 第２の露出領域）
次のステップは、ｎドープ接続層１の第２の露出領域を露出させるために、開口を生成することで、これにより、接続層１に対する電気接触を可能とすることができる。これは、パッシベーション層９及びマスク層２の一部を除去することで行われる。これは、湿式エッチング、乾式エッチング、又は両者の組み合わせにより実行できる。
（図１６ ｎ接触）
ｎドープ接続層１の第２の露出領域上に金属ｎ接触１１を堆積する。この金属接触は、チタン、白金、及び金の組み合わせとすることができる。
（図１７ ｐ接触）
最終ステップでは、ＩＴＯの一部分のみを金属ｐ接触点１２で覆う。これは、図１７で示されているように、ｐ側から光が抽出されるトポロジーで用いられる。
この金属接触は、ニッケル、チタン、白金、及び金の組み合わせとすることができる。
（マイクロＬＥＤ 具体例）
上述のステップに従って、本発明によるマイクロＬＥＤの特定の好適な例を製造することができる。例示的なマイクロＬＥＤ構造体の層の詳細は以下の通りである。
基板：直径４インチの平面サファイア基板で、１μｍ未満の厚さの非ドープＧａＮバッファ層を有する。
多孔質スタック：非ドープＧａＮ層（厚さ４５ｎｍ）とＳｉドープｎ＋ＧａＮ層（厚さ６２．５ｎｍ）の１５ペアの交互層からなるスタックで、１×１０１９ｃｍ－３より大きい電荷キャリア濃度を有し、電気化学的に多孔質化されていて、ｎドープ層が多孔質で非ドープ層（スタックの最上層を含む）が非多孔質である。
接続層１（非多孔質／多孔質テンプレートのトップに成長させた層）：ｎドープＧａＮ層で、厚さ５００ｎｍ、Ｓｉがドープされて電荷キャリア濃度が５×１０１８ｃｍ－３より大きい。
マスク層２：ＰＥＣＶＤによって堆積された、厚さ５００ｎｍのＳｉＯ２層。
露出領域：誘導結合ドライエッチング（ＩＣＰ－ＲＩＥ）を用い、指定エリアからＳｉＯ２を除去し、直径１０μｍの円形露出領域を露出させた。
ｎドープ層３：厚さ４００ｎｍのｎドープＧａＮ（Ｓｉドーパント）層であり、ＭＯＣＶＤで成長させ、ドーピング濃度が少なくとも１×１０１９ｃｍ－３より高い。
ｎ型層４：原子インジウム含有量が５％未満の層のスタックで、合計スタック厚が１２０ｎｍ、ドーピング濃度の中央値が１×１０１８ｃｍ－３である。
発光領域５：５つのＩｎＧａＮ量子井戸（インジウム含有量は１７．５ａｔ％）であって、ＰＬ発光波長が４４０～４６５ｎｍであり、バリア層としてのＧａＮを有し、キャップ層はない。
キャップ層６：ＧａＮで厚さ２０ｎｍ。
ＥＢＬ７：１５％Ａｌを含有するＡｌＧａＮで、厚さは６０ｎｍ。
ｐ型ドープ層８：ｐ型ＧａＮ層で、厚さ５０ｎｍ、Ｍｇがドープされてｐ型電荷キャリア濃度が１×１０１９ｃｍ－３より大きい層、及び、その後のｐ＋＋ＧａＮ層で、厚さ６ｎｍ、Ｍｇがドープされてｐ型電荷キャリア濃度が１×１０２０ｃｍ－３より大きい層。
パッシベーション層９：厚さ３０ｎｍのＡｌ２Ｏ３層と厚さ２００ｎｍのＳｉＯ２層。
透明導電層１０：厚さ１５０ｎｍのＩＴＯ。
ｎドープ層に対する金属接触１１：５０ｎｍのＴｉ、１００ｎｍのＰｔ、及び５００ｎｍのＡｕ。
ｐ型層に対する金属接触１２：２ｎｍのＮｉ、５０ｎｍのＴｉ、１００ｎｍのＰｔ、及び５００ｎｍのＡｕ。
図２から図１７に図示されているマイクロＬＥＤは、４４０～４６５ｎｍの発光波長を有し、デバイスのｐ側（図示のようにマイクロＬＥＤのトップ）から発光するように設計されている。多孔質／非多孔質層のスタックは、約４５０ｎｍで９０％より高い反射率／透過率を示すＤＢＲを形成するので、ＤＢＲはマイクロＬＥＤのもとで射出光の輝度を増大する反射ミラーとして作用する。発光領域における発光波長及びＤＢＲで反射される波長は、他の色のＬＥＤを得るため望ましいように調整される。
（図１９ 底側トポロジー）
図１９は、光が底側（基板側）から抽出される代替的なマイクロＬＥＤトポロジーを示す。
多孔質／非多孔質層のスタックは、例えば４４０～４６５ｎｍの波長範囲内で反射率が９０％より大きいＤＢＲを形成するために用いることができる。
例示的な実施形態において、ＱＷは５２０～５４０ｎｍの発光波長を有するように選択される。また、図２から図１７に関連付けて記述した製造ステップは、この実施形態にも使用されるが、ｎ型下層３及び発光領域５は所望の出力波長に合わせて適切に調整される点は異なる。
この底側発光トポロジーは以下の利点を提供する。
－ＤＢＲを介してデバイスから純粋な緑色光が伝送され、５２０ｎｍ未満の他の波長はＤＢＲ設計により遮断され反射される。
－製造中に画素の側壁に対する損傷がないので、マイクロ画素の性能劣化が生じない。
（好適な実施形態）
図１９から図２５は、本発明の好適な実施形態によるマイクロＬＥＤの製造方法を示す。
図１９ 多孔質化技術を用いて基板上にＤＢＲを形成し、多孔質化ＤＢＲのトップにはｎ－ＧａＮの層を堆積する。多孔質化技術は、ケンブリッジエンタープライズの係属中の特許出願ＰＣＴ／ＧＢ２０１７／０５２８９５号に述べられている。
図２０ ｎ－ＧａＮのトップ表面上にＳｉＯ２層（又は別の誘電材料）を堆積する。
図２１ ＳｉＯ２をリソグラフィによってパターニングし、横方向寸法が５０μｍ×５０μｍのＳＩＯ２部分を湿式化学エッチング又は乾式エッチングプロセスで除去する。
図２２ ｎ－ＧａＮの露出部分上に、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＩｎＡｌＮの量子バリアで囲まれ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＡｌＮ、ＡｌＩｎＧａＮのうち１つから作製された量子井戸を堆積する。ＱＷの上にｐ－ＧａＮの層を堆積する。
図２３ ＳｉＯ２の第１の層のトップにＳｉＯ２の第２の層を堆積して、ＳｉＯ２がＱＷ及びｐ－ＧａＮ層のエッジを覆うようにする。ｐ－ＧａＮの上に、ｐ－ＧａＮ層と電気的に接触するように電気ｐ接触を形成する。この第２のＳｉＯ２層はパッシベーション層である。
図２４ ＳｉＯ２の一部を湿式化学エッチング又は乾式エッチングプロセスで除去して、ｎ－ＧａＮ層の一部を露出させる。露出部分に、ｎ－ＧａＮと電気的に接触するように電気ｎ接触を堆積する。
図２５ ＳｉＯ２の第２の層を既知の技術によって不動態化する。チップの個別化と移送のため、プラズマエッチを用いる。

Claims (32)

  1. マイクロＬＥＤの製造方法であって、
    ＩＩＩ族窒化物材料の多孔質領域の上にＩＩＩ族窒化物材料のｎドープ接続層を形成するステップと、
    前記ｎドープ接続層上に電気絶縁マスク層を形成するステップと、
    前記マスクの一部を除去して前記ｎドープ接続層の露出領域を露出させるステップと、
    前記ｎドープ接続層の前記露出領域上にＬＥＤ構造を形成するステップと、
    を含む方法。
  2. 前記ＬＥＤ構造を形成する前記ステップは、前記ｎドープ接続層の前記露出領域上に、
    ｎドープ部分と、
    ｐドープ部分と、
    前記ｎドープ部分と前記ｐドープ部分との間に配置された発光領域と、
    を形成することを含む、請求項１に記載の方法。
  3. ＩＩＩ族窒化物材料の前記多孔質領域を形成するため、ＩＩＩ族窒化物材料の領域を電気化学的に多孔質化する前記第１のステップを含む、請求項１又は２に記載の方法。
  4. ＩＩＩ族窒化物材料の前記多孔質領域を、電気化学的多孔質化によって、ＩＩＩ族窒化物材料の非多孔質層を通して形成し、これにより、前記多孔質領域と前記ｎドープＩＩＩ族窒化物接続層との間に、ＩＩＩ族窒化物材料の前記非多孔質中間層を形成するステップを含む、請求項１、２、又は３に記載の方法。
  5. 前記非多孔質中間層の厚さは１ｎｍ～３０００ｎｍであり、好ましくは５ｎｍ～２０００ｎｍである、請求項４に記載の方法。
  6. ＩＩＩ族窒化物材料の前記ｎドープ接続層は、ＩＩＩ族窒化物材料の複数の多孔質層のスタックの上に形成されている、先行する請求項のいずれか一項に記載の方法。
  7. 前記多孔質層のスタックは、多孔質分布ブラッグ反射器（ＤＢＲ）を含み、このため前記方法は、ＩＩＩ族窒化物材料の多孔質ＤＢＲの上にＩＩＩ族窒化物材料のｎドープ接続層を形成するステップを含む、請求項６に記載の方法。
  8. 前記多孔質層のスタックは、多孔質層と非多孔質層の交互層からなるスタックであり、好ましくは、前記スタックは多孔質層と非多孔質層の５～５０のペアを含む、請求項６又は７に記載の方法。
  9. 前記多孔質層の厚さは１０ｎｍ～２００ｎｍであり、前記非多孔質層の厚さは５ｎｍ～１８０ｎｍである、請求項８に記載の方法。
  10. 前記多孔質領域又は各多孔質層は１０％～９０％多孔度の多孔質である、先行する請求項のいずれか一項に記載の方法。
  11. ＩＩＩ族窒化物材料の前記ｎドープ接続層の厚さは２００ｎｍ～２０００ｎｍであり、電荷キャリア濃度は１×１０１８ｃｍ－３より大きい、先行する請求項のいずれか一項に記載の方法。
  12. 前記マスク層は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＡｌＯｘのうち１つから形成される、先行する請求項のいずれか一項に記載の方法。
  13. 前記マスク層の厚さは、５ｎｍ～１０００ｎｍ、好ましくは２００ｎｍ～８００ｎｍ、特に好ましくは４００ｎｍ～６００ｎｍである、先行する請求項のいずれか一項に記載の方法。
  14. 前記マスク層は、ＰＥＣＶＤ、スパッタリング、ＡＬＤ、蒸着、又はインサイチュＭＯＣＶＤによって堆積される、先行する請求項のいずれか一項に記載の方法。
  15. 前記マスク層の一部を除去する前記ステップは、湿式エッチング又は乾式エッチング、例えば誘導結合乾式エッチング（ＩＣＰ－ＲＩＥ）を含む、先行する請求項のいずれか一項に記載の方法。
  16. 前記接続層の前記露出領域は、円形、方形、矩形、六角形、又は三角形の形状である、先行する請求項のいずれか一項に記載の方法。
  17. 前記露出領域の幅は、０．０５μｍ～１００μｍ、好ましくは０．０５μｍ～３０μｍ、特に好ましくは１０μｍ未満、例えば０．１μｍ～１０μｍ又は０．５μｍ～１０μｍである、先行する請求項のいずれか一項に記載の方法。
  18. 前記ｎドープ部分、前記発光領域、及び前記ｐドープ部分を形成した後に、前記マスクの第２の部分を除去して前記ｎドープ接続層の第２の露出領域を露出させるステップと、
    前記ｎドープ接続層の前記第２の露出領域に電気接触を形成するステップと、
    を含む、先行する請求項のいずれか一項に記載の方法。
  19. マイクロＬＥＤのアレイの製造方法であって、
    ＩＩＩ族窒化物材料の多孔質領域の上にＩＩＩ族窒化物材料のｎドープ接続層を形成するステップと、
    前記ｎドープＩＩＩ族窒化物層上に電気絶縁マスク層を形成するステップと、
    前記マスクの一部を除去して前記ｎドープ接続層の露出領域のアレイを露出させるステップと、
    前記ｎドープ接続層の各露出領域上にＬＥＤ構造を形成するステップと、
    を含む、方法。
  20. マイクロＬＥＤであって、
    ＩＩＩ族窒化物材料の多孔質領域の上のＩＩＩ族窒化物材料のｎドープ接続層と、
    前記ｎドープＩＩＩ族窒化物層上の電気絶縁マスク層と、
    ＬＥＤ構造と、
    を備え、前記ＬＥＤ構造の少なくとも一部分は前記電気絶縁マスク層内のギャップを貫通し、前記ｎドープ接続層と接触している、マイクロＬＥＤ。
  21. 前記ＬＥＤ構造は、
    ｎドープ部分と、
    ｐドープ部分と、
    前記ｎドープ部分と前記ｐドープ部分との間に配置された発光領域と、
    を含む、請求項２０に記載のマイクロＬＥＤ。
  22. 前記多孔質領域と前記接続層との間に配置されたＩＩＩ族窒化物材料の非多孔質中間層を含む、請求項２０又は２１に記載のマイクロＬＥＤ。
  23. 前記ｎドープ部分はｎドープＩＩＩ族窒化物層を含み、好ましくは前記ｎドープ部分は、ｎ－ＧａＮ、又はｎ－ＩｎＧａＮ、又はｎ－ＧａＮ／ｎ－ＩｎＧａＮ層の交互層からなるスタック、又は異なるインジウム濃度を含有するｎ－ＩｎＧａＮ／ｎ－ＩｎＧａＮ層の交互層からなるスタックを含む、請求項２１又は２２に記載のマイクロＬＥＤ。
  24. 前記発光領域は１つ以上のＩＩＩ族窒化物発光層を含み、前記発光層又は各発光層は、量子井戸、又は、量子ドット、断片的または不連続的な量子井戸のような量子構造を含むナノ構造層を含む、請求項２１から２３のいずれか一項に記載のマイクロＬＥＤ。
  25. 前記発光層又は各発光層はＩＩＩ族窒化物材料を含み、その原子インジウム含有量は１０～４０％又は１２～１８％、好ましくは１３％超、又は２０～３０％、好ましくは２２％超、又は３０～４０％、好ましくは３３％超である、請求項２４に記載のマイクロＬＥＤ。
  26. 前記１つ以上の発光層は組成ＩｎｘＧａ１－ｘＮを有し、０．１０≦ｘ≦０．４０であり、好ましくは０．２０≦ｘ≦０．４０又は０．２２≦ｘ≦０．４０であり、特に好ましくは０．３０≦ｘ≦０．４０である、請求項２４又は２５に記載のマイクロＬＥＤ。
  27. 前記発光領域は、１つ以上のＩｎＧａＮ量子井戸、好ましくは１～７の量子井戸を含む、請求項２１から２６のいずれか一項に記載のマイクロＬＥＤ。
  28. 前記ＬＥＤは、前記量子井戸と前記ｐドープ部分との間にＩＩＩ族窒化物材料のキャップ層を含み、好ましくは、前記キャップ層はドープされておらず、５ｎｍ～３０ｎｍの厚さを有する、請求項２１から２７のいずれか一項に記載のマイクロＬＥＤ。
  29. 前記ｐドープ部分は、ｐドープＩＩＩ族窒化物層と、前記ｐドープＩＩＩ族窒化物層と前記発光領域との間に配置されたｐドープアルミニウムガリウム窒化物層と、を含む、請求項２１から２８のいずれか一項に記載のマイクロＬＥＤ。
  30. 前記ｐドープアルミニウム窒化物層は前記キャップ層と前記ｐ型層との間の電子ブロック層（ＥＢＬ）であり、前記電子ブロック層は５～２５ａｔ％のアルミニウムを含有し、好ましくは前記電子ブロック層の厚さは１０ｎｍ～１００ｎｍである、請求項２９に記載のマイクロＬＥＤ。
  31. 基板上に形成された、請求項２１から３０のいずれか一項に記載されたマイクロＬＥＤを複数備えるマイクロＬＥＤのアレイ。
  32. マイクロＬＥＤのアレイであって、
    ＩＩＩ族窒化物材料の多孔質領域の上のＩＩＩ族窒化物材料のｎドープ接続層と、
    前記ｎドープＩＩＩ族窒化物層上の電気絶縁マスク層と、
    前記電気絶縁マスク層内の複数のギャップと、
    複数のＬＥＤ構造と、
    を備え、各ＬＥＤ構造の少なくとも一部分は電気絶縁マスク層内のギャップを貫通し、前記ｎドープ接続層と接触している、マイクロＬＥＤのアレイ。
JP2022544132A 2020-01-22 2021-01-22 マイクロｌｅｄ及びその製造方法 Pending JP2023510976A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB2000951.0 2020-01-22
GBGB2000951.0A GB202000951D0 (en) 2020-01-22 2020-01-22 Semiconductor device and method of manufacture
PCT/GB2021/050147 WO2021148803A1 (en) 2020-01-22 2021-01-22 Micro-led and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2023510976A true JP2023510976A (ja) 2023-03-15

Family

ID=69636868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022544132A Pending JP2023510976A (ja) 2020-01-22 2021-01-22 マイクロｌｅｄ及びその製造方法

Country Status (7)

Country Link
US (1) US20230048093A1 (ja)
EP (1) EP4094290A1 (ja)
JP (1) JP2023510976A (ja)
KR (1) KR20220140748A (ja)
CN (1) CN115244690A (ja)
GB (1) GB202000951D0 (ja)
WO (1) WO2021148803A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7367743B2 (ja) * 2021-10-18 2023-10-24 信越半導体株式会社 接合型半導体ウェーハの製造方法
GB2612040A (en) * 2021-10-19 2023-04-26 Iqe Plc Porous distributed Bragg reflector apparatuses, systems, and methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102425935B1 (ko) * 2014-09-30 2022-07-27 예일 유니버시티 GaN 수직 마이크로캐비티 표면 방출 레이저(VCSEL)를 위한 방법
KR102467783B1 (ko) 2017-09-27 2022-11-16 캠브리지 엔터프라이즈 리미티드 재료를 다공화하기 위한 방법 및 반도체 구조체
US11005004B2 (en) * 2017-10-20 2021-05-11 Korea Advanced Institute Of Science And Technology Micro light emitting diode (LED) structure, method for manufacturing the same and display including the same
GB201801337D0 (en) 2018-01-26 2018-03-14 Cambridge Entpr Ltd Method for etching a semiconductor structure

Also Published As

Publication number Publication date
EP4094290A1 (en) 2022-11-30
WO2021148803A1 (en) 2021-07-29
KR20220140748A (ko) 2022-10-18
CN115244690A (zh) 2022-10-25
GB202000951D0 (en) 2020-03-04
US20230048093A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
JP5037169B2 (ja) 窒化物系半導体発光素子及びその製造方法
US8735867B2 (en) Group III nitride nanorod light emitting device
CN115210885A (zh) 红色led和制造方法
JP2023536361A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
TWI493747B (zh) 發光二極體及其形成方法
US11682691B2 (en) Light-emitting device
US9419176B2 (en) Three-dimensional light-emitting device and fabrication method thereof
JP2023510976A (ja) マイクロｌｅｄ及びその製造方法
US20230290806A1 (en) Led device and method of manufacture
US11641005B2 (en) Light-emitting element and manufacturing method thereof
JP2010056459A (ja) 発光素子の製造方法
JP2001274095A (ja) 窒化物系半導体素子およびその製造方法
US20230109404A1 (en) Semiconductor Light-Emitting Device And Preparation Method Thereof
TW202226617A (zh) 紅led及製造方法
KR101181018B1 (ko) 주기적 편향구조가 내재된 발광소자 및 그 제조방법
CN115347091A (zh) 一种发光二极管及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240122