JP2023509343A - ダイ転送中の部分レーザリフトオフプロセス、および、それによって形成される構造 - Google Patents

ダイ転送中の部分レーザリフトオフプロセス、および、それによって形成される構造 Download PDF

Info

Publication number
JP2023509343A
JP2023509343A JP2022535737A JP2022535737A JP2023509343A JP 2023509343 A JP2023509343 A JP 2023509343A JP 2022535737 A JP2022535737 A JP 2022535737A JP 2022535737 A JP2022535737 A JP 2022535737A JP 2023509343 A JP2023509343 A JP 2023509343A
Authority
JP
Japan
Prior art keywords
light emitting
gallium
emitting diodes
material portion
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022535737A
Other languages
English (en)
Inventor
アヌシャ ポクリヤル，
ティモシー ギャラガー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanosys Inc
Original Assignee
Nanosys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanosys Inc filed Critical Nanosys Inc
Publication of JP2023509343A publication Critical patent/JP2023509343A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81484—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

転送方法は、第１基板の上に第１発光ダイオードを提供することと、第１基板から第１発光ダイオードの部分的なレーザリフトオフを行うことと、部分的なレーザリフトオフを行った後に、第１発光ダイオードをバックプレーンにレーザボンディングすることと、レーザボンディングの後に、第１発光ダイオードから第１基板を分離することと、を含む。

Description

この出願は、その全体が参照によって本明細書に組み込まれる２０１９年１２月１１日に出願された米国仮特許出願番号６２／９４６，５５７の優先権の利益を主張する。
本発明の実施形態は、一般に、半導体発光ダイオードを製造する方法、特に、部分的なレーザリフトオフを使用する発光ダイオードダイの転送の方法、および、それによって形成される構造に関する。
発光ダイオード（ＬＥＤ）は、例えば、ラップトップまたはＬＥＤテレビの液晶ディスプレイなどに用いられる。しかしながら、異なる色のＬＥＤを、高い歩留まりでディスプレイデバイスの同じバックプレーンに取り付けることは困難である。
本開示の一態様によると、転送方法は、第１基板の上に第１発光ダイオードを提供することと、第１基板から第１発光ダイオードの部分的なレーザリフトオフを行うことと、部分的なレーザリフトオフを行った後に、第１発光ダイオードをバックプレーンにレーザボンディングすることと、レーザボンディングの後に、第１発光ダイオードから第１基板を分離することと、を含む。
本開示のさらに別の態様によると、発光デバイスアセンブリは、ボンディングパッドを含むバックプレーンと、それぞれのボンディング材料部を介してボンディングパッドの第１サブセットに取り付けられた第１発光ダイオードと、を含む。第１発光ダイオードのそれぞれは、第１導電型半導体層と、第１導電型半導体層の表面の上に位置し、５５％を超える原子濃度でガリウムを含むガリウムリッチ材料部と、を含む。
図１は、本開示の実施形態による発光デバイスのダイを含む基板を概略的に示す。
図２は、４つの異なるタイプのデバイスを４つの転送基板から４つのバックプレーンに転送するための例示的な転送パターンおよび例示的な転送シーケンスを示す。
、 、 、 、 図３Ａ～３Ｅは、図２に示される例示的な転送パターンによる発光デバイスの転送のための概略シーケンスである。
図４は、本開示の実施形態による、ソース基板の上に位置する発光ダイオードを含むソースクーポンの垂直断面図である。
図５Ａは、本開示の第１実施形態による、バックプレーンと、第１基板の上に位置する第１発光ダイオードを含む第１ソースクーポンと、を含む第１の例示的構造の垂直断面図である。
図５Ｂは、本開示の第１実施形態による、バックプレーンおよび第１ソースクーポンを位置合わせし、クランプした後の第１の例示的な構造の垂直断面図である。
図５Ｃは、本開示の第１実施形態による、分離レーザ照射の後の第１の例示的な構造の垂直断面図である。
図５Ｄは、本開示の第１実施形態による、冷却ステップの後の第１の例示的構造の垂直断面図である。
図５Ｅは、本開示の第１実施形態による、バックプレーンと第１ソースクーポンとを互いに押し当てた後の第１の例示的な構造の垂直断面図である。
図５Ｆは、本開示の第１実施形態による、ボンディングレーザ照射の後の第１の例示的な構造の垂直断面図である。
図５Ｇは、本開示の第１実施形態による、バックプレーンの第１アセンブリおよび第１発光ダイオードの第１サブセットを、第１基板の第２アセンブリおよび第１発光ダイオードの第２サブセットから分離した後の第１の例示的な構造の垂直断面図である。
図６Ａは、本開示の第１実施形態による、第２基板の上に位置する第２発光ダイオードを含む第２ソースクーポンを第１アセンブリに位置合わせした後の第１の例示的な構造の垂直断面図である。
図６Ｂは、本開示の第１実施形態による、第２ソースクーポンを第１アセンブリに位置合わせし、クランプした後の第１の例示的な構造の垂直断面図である。
図６Ｃは、本開示の第１実施形態による、バックプレーンの第３アセンブリ、第１発光ダイオードの第１サブセット、および、第２発光ダイオードの第１サブセットを、第２基板の第４アセンブリから分離した後の第１の例示的な構造の垂直断面図である。
図７は、本開示の第１実施形態による、第３発光ダイオードをバックプレーンに転送した後の第１の例示的な構造の垂直断面図である。
図８Ａは、本開示の第２実施形態による、第１発光ダイオードの上のダイオード側ボンディング材料部をダミー基板に対してスタンプした後の第２の例示的な構造の垂直断面図である。
、 図８Ｂおよび８Ｃは、本開示の第２実施形態による、連続的な分離レーザおよび部分接着レーザの照射ステップの後の第２の例示的な構造の垂直断面図である。
図８Ｄは、本開示の第２実施形態による、ダミー基板から第１ソースクーポンを分離した後の第２の例示的な構造の垂直断面図である。
図８Ｅは、本開示の第２実施形態による、バックプレーンおよび第１ソースクーポンを位置合わせし、クランプした後の第２の例示的な構造の垂直断面図である。
図８Ｆは、本開示の第２実施形態による、ボンディングレーザ照射の後の第２の例示的な構造の垂直断面図である。
図８Ｇは、本開示の第２実施形態による、バックプレーンの第１アセンブリおよび第１発光ダイオードの第１サブセットを、第１基板の第２アセンブリおよび第１発光ダイオードの第２サブセットから分離した後の第２の例示的な構造の垂直断面図である。
図９Ａは、本開示の第２実施形態による、第２基板の上に位置する第２発光ダイオードを含む第２ソースクーポンを第１アセンブリに位置合わせした後の第２の例示的な構造の垂直断面図である。
図９Ｂは、本開示の第２実施形態による、バックプレーンの第３アセンブリ、第１発光ダイオードの第１サブセット、および、第２発光ダイオードの第１サブセットを、第２基板の第４アセンブリから分離した後の第２の例示的な構造の垂直断面図である。
図１０は、本開示の第２実施形態による、第３発光ダイオードをバックプレーンに転送した後の第２の例示的な構造の垂直断面図である。
本開示の実施形態は、発光ダイオードを製造する方法、特に、部分的なレーザリフトオフを使用するＬＥＤダイの転送の方法、および、それによって形成される構造に関し、その種々の態様が、以下に記載される。図面全体を通して、同等の要素は同じ参照番号によって示される。特に明記しない限り、同じ参照番号を有する要素は、同じ材料の構成を有すると推定される。図面は、縮尺通りに描かれない。要素の重複がないことが明確に記載されているか、そうでないことが明示的に示されていない限り、要素の単一のインスタンスが書かれていても、要素の複数のインスタンスが複製されてもよい。例えば“第１”、“第２”および“第３”などの序数は、単に同様の要素を識別するために用いられ、本開示の明細書および特許請求の範囲にわたって異なる序数が用いられてもよい。
発光ダイオードは、ｐ側のコンタクトとｎ側のコンタクトとが構造の反対側に位置する縦型構造（例えば、縦型ＬＥＤ）であってもよいし、また、ｐ側のコンタクトとｎ側のコンタクトとが構造の同じ側に位置する横型構造であってもよい。本明細書で用いられる場合、“発光デバイスアセンブリ”は、少なくとも１つの発光ダイオードが、少なくとも１つの発光ダイオードの安定した機械的支持を提供するように構成される、例えば、バックプレーンまたは任意の他の構造を含みうる搬送構造に対して構造的に固定されるアセンブリを指す。
本開示の実施形態において、発光ダイオードのアレイを成長基板から、例えば、バックプレーンなどのターゲット基板に転写するための方法が提供される。例示的な一例において、ターゲット基板は、発光ダイオードを駆動するための、例えば、能動または受動マトリックスバックプレーン基板などのバックプレーン基板でありうる。本明細書で用いられる場合、“バックプレーン”または“バックプレーン基板”は、複数のダイオードをその上に貼るように構成された任意の基板を指す。１つの実施形態において、バックプレーン基板の上の隣接する発光ダイオードの中心と中心との距離は、成長基板の上の隣接する発光ダイオードの中心と中心との距離の整数倍でありうる。発光ダイオードは、１つは青色光を放射するように構成され、１つは緑色光を放射するように構成された、例えば、２つの発光ダイオードのグループなど、複数の発光ダイオードを含んでいてもよい。発光ダイオードは、１つは青色光を放射するように構成され、１つは緑色光を放射するように構成され、１つは赤色光を放射するように構成された３つの発光ダイオードのグループを含んでいてもよい。本明細書で用いられる場合、“隣接する発光ダイオード”は、少なくとも他の発光ダイオードよりも近接して位置する複数の２つ以上の発光ダイオードを指す。本開示の方法は、成長基板の上の発光ダイオードアレイからバックプレーン基板へ発光ダイオードの一部分の選択的な転送を提供しうる。
同じタイプのダイオードが、個別の初期成長基板の上に製造されうる。本明細書で用いられる場合、“初期成長基板”は、その上またはその中にデバイスを形成するように処理される基板を指す。デバイスは、発光ダイオード、および／または、センサデバイス（例えば、光検出器）、および／または、任意の他のエレクトロニックデバイスを含みうる。発光ダイオードは、任意のタイプの発光ダイオード、すなわち、縦型発光ダイオード、横型発光ダイオード、または、それらの任意の組み合わせでありうる。同じタイプのダイオードが、各初期成長基板の上に形成されうり、タイプは、ある初期成長基板と別とで異なる。ダイオードは、個別の初期成長基板の上にアレイとして形成されうる。
図１を参照すると、発光ダイオード１０のダイを含む成長基板を含む第１ソースクーポン１が示されている。基板は、外縁にダイオードが形成されていないエッジ除外領域３００を含んでいてもよい。基板は、第１アレイ構成で配された同じタイプ（本明細書において第１タイプと呼ぶ）の発光ダイオードを含みうる。第１タイプの発光ダイオードは、例えば、同じピーク波長で光を放射する発光ダイオードであってもよい同じダイオードの複数のインスタンスである。例えば、第１タイプの発光ダイオードは、赤色発光ダイオード、緑色発光ダイオード、または、青色発光ダイオードであってもよい。
第１アレイ構成は、個別に第１方向（すなわち、第１アレイ構成の第１方向）に沿った第１方向ピッチＰｘ１を有し、個別に第２方向（すなわち、第１アレイ構成の第２方向）に沿った第２方向ピッチＰｙ１を有する。本明細書で用いられる場合、アレイ構成の第１方向および第２方向は、それに沿ってアレイ構成のユニットセルが繰り返される２つの方向を指す。矩形のアレイ構成において、第１方向と第２方向とは互いに垂直であってもよく、ｘ方向およびｙ方向と呼ばれる。
基板の上の発光ダイオード１０は、第２アレイ構成のボンディングサイトを有する複数のバックプレーンに転送されうる。所定の転送パターンおよび所定の転送シーケンスが、発光ダイオード１０の転送のために使用されうる。異なる基板から提供される異なるタイプの発光ダイオードが、機能的な直視型発光ダイオードアセンブリを提供するために、基板からの発光ダイオード１０と共に使用されうる。
図２を参照すると、４つの異なるタイプのデバイス（１０Ｂ、１０Ｇ、１０Ｒ、１０Ｓ）（例えば、それぞれ、青色、緑色および赤色発光ＬＥＤ、および、任意のセンサ）を４つのバックプレーン（ＢＰ１、ＢＰ２、ＢＰ３、ＢＰ４）に転送するための例示的な転送パターンおよび例示的な転送シーケンスが示されている。４つの異なるタイプのデバイス（１０Ｂ、１０Ｇ、１０Ｒ、１０Ｓ）は、４つの転送基板、または、４つの成長基板、または、それらの組み合わせを含みうる４つのソース基板（Ｂ、Ｇ、Ｒ、Ｓ）の上に提供されうる。第１発光ダイオード１０Ｂは第１ソース基板Ｂの上に提供されうり、第２発光ダイオード１０Ｇは第２ソース基板Ｇの上に提供されうり、第３発光ダイオード１０Ｒは第３ソース基板Ｒの上に提供されうり、センサ１０Ｓは第４ソース基板Ｓの上に提供されうる。
“１”とラベル付けされた第１発光ダイオード１０Ｂのサブセットは、第１ソース基板Ｂから、第１バックプレーンＢＰ１の“１”と記された位置に転送されうる。その後、“２”とラベル付けされた第２ダイオード１０Ｇのサブセットが、第２ソース基板Ｇから、第２基板ＢＰ２に、第２バックプレーンＢＰ２の“２”と記された位置に転送されうる。連続する転送は、数字インデックス“１６”でラベル付けされたダイオードのセットまで、徐々に増加する数字インデックスでラベル付けされたダイオードの各セットで続けられる。
例示的な転送パターンおよび例示的な転送シーケンスは、４つのソース基板（Ｂ、Ｇ、Ｒ、Ｓ）および４つのバックプレーン（ＢＰ１、ＢＰ２、ＢＰ３、ＢＰ４）が使用される場合について示されているが、本開示の方法は、ｍが１を超える整数であり、ｎが１を超える整数であり、ｎがｍ以上であるｍ個の転送アセンブリおよびｎ個のバックプレーンが使用される任意の場合に適用されうる。ｎ個のバックプレーンは、ｍ個の転送アセンブリからのダイオードとボンディングし、ｎ個の一体化された発光ダイオードアセンブリを形成する。１つの実施形態において、ｎは、ｍと同じであってもよく、または、ｍよりも大きくてもよい。
複数の転送アセンブリ、例えば、ｍ個の転送アセンブリが提供される。ｍ個の転送アセンブリのそれぞれは、それぞれのソース基板（Ｂ、Ｇ、Ｒ、Ｓ）と、同じ２次元周期性を有する２次元アレイ内のそれぞれのデバイス（１０Ｂ、１０Ｇ、１０Ｒ、１０Ｓ）と、を含む。本明細書で用いられる場合、複数の構造に対する同じ２次元周期性は、複数の構造の各々が個別の単位構造を有し、個別の単位構造のインスタンスが周期性の２つの独立した方向（例えば、第１周期性方向および第２周期性方向）に沿って繰り返される構成を指し、単位構造は、すべての複数の構造について、同じ第１ピッチでそれぞれ第１周期性方向に沿って繰り返され、同じ第２ピッチでそれぞれ第２周期性方向に沿って繰り返され、第１周期性方向と第２周期性方向との間の角度は、すべての複数の構造に対して同じである。ｎ個のバックプレーンの各々は、ｍ個のタイプのダイオードを実装するように構成された、個別の単位ボンディング材料部パターンの周期的な繰り返しを有する。
ｍ個のタイプのデバイスの各々は、ｍ個の転送アセンブリ間の個別の転送アセンブリ内のデバイスのうちの１つでありうる。ｎ個のバックプレーンの各々内の２つの独立した方向に沿った各単位ボンディング材料部パターンのピッチは、ｍ個の転送アセンブリの各々内のデバイスの２次元周期性の個別のピッチの倍数でありうる。例示的な例において、デバイス（１０Ｂ、１０Ｇ、１０Ｒ、１０Ｓ）のそれぞれは、第１方向に沿った第１周期ａと、第２方向（第１方向に垂直であってもよい）に沿った第２周期ｂと、を有し、それぞれの転送アセンブリ内で周期的でありうる。バックプレーンの各々内の単位導電性ボンディングパッドパターンは、第１方向に沿った第１周期性２ａ（ａの整数倍である）を有しうり、第２方向（第１方向に垂直であってもよい）に沿った第２周期性２ｂ（ｂの整数倍である）を有しうる。
それぞれの転送アセンブリの上の既存のデバイスの、それぞれのバックプレーン（ＢＰ１、ＢＰ２、ＢＰ３、ＢＰ４）に以前にボンディングされていたいずれかのデバイス（１０Ｂ、１０Ｇ、１０Ｒ、１０Ｓ）との衝突を妨げる位置に、それぞれの移送アセンブリをそれぞれのバックプレーン（ＢＰ１、ＢＰ２、ＢＰ３、ＢＰ４）の上に配することによって、ｍ個の転送アセンブリのそれぞれからのデバイス（１０Ｂ、１０Ｇ、１０Ｒ、１０Ｓ）のサブセットは、ｎ個のバックプレーンのうちのそれぞれのバックプレーン（ＢＰ１、ＢＰ２、ＢＰ３、ＢＰ４）に順次転送されうる。
図４を参照すると、第１基板８Ａ（第１成長基板または第１ソース基板とも呼ばれる）と、第１基板８Ａの上に位置する第１発光ダイオード１０Ｂと、を含む第１ソースクーポン１が示されている。第１基板８Ａは、例えば、ＬＥＤ半導体層を成長させることができる単結晶基板など、ＬＥＤ層が成長しうる任意の適切な基板でありうる。例えば、第１基板８Ａは、サファイア基板でありうる。
各第１発光ダイオード１０Ｂは、バッファ層１１と第１導電型半導体層１２とを含む。各バッファ層１１は、ガリウムと窒素とを含む非晶質のＩＩＩ－Ｖ族化合物半導体層である。各第１導電型半導体層１２は、ガリウムと窒素とを含む結晶性のＩＩＩ－Ｖ族化合物半導体材料層である。例えば、バッファ層は、非晶質の窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）または窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）を含みうり、第１導電型半導体層１２は、単結晶または多結晶のＧａＮ、ＩｎＧａＮ、ＡｌＧａＮまたはＡｌＩｎＧａＮを含みうる。第１導電型半導体層１２は、ｎ型またはｐ型でありうる第１タイプの導電型を有する。例えば、第１導電型半導体層１２は、ｎ型半導体層を含む。バッファ層１１は、アンドープであってもよいし、第１導電型であってもよい。
バッファ層１１は、第１導電型半導体層１２と第１基板８Ａとの間に位置する。バッファ層１１は、第１導電型半導体層１２と同じ材料組成を有していてもよい。例えば、バッファ層１１および第１導電型半導体層１２は、いずれも窒化ガリウムを含みうる。アモルファス窒化ガリウムバッファ層１１は、パターニングされたサファイア基板（ＰＳＳ）８Ａの上に結晶性の窒化ガリウム第１導電型半導体層１２を初期堆積する間に形成されうり、ここで、窒化ガリウム成長条件は、アモルファスから結晶性の窒化ガリウム層成長に遷移する。バッファ層１１の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば、１５０ｎｍから３００ｎｍなど、１００ｎｍから４００ｎｍの範囲でありうる。第１導電型半導体層１２の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば、１から３ミクロンのような、５００ｎｍから５ミクロンの範囲でありうる。
活性層１３が、第１導電型半導体層１２の上に位置する。１つの実施形態において、活性層１３は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮおよび／またはＡｌＩｎＧａＮから選択される少なくとも１つのバルク層、準バルク層または量子井戸層を含みうる。例えば、活性層は、それぞれのＧａＮおよび／またはＡｌＧａＮバリア層の間に、１つ以上のＩｎＧａＮ量子井戸層のスタックを含みうる。一般に、当技術分野で知られている任意の発光層スタックが、活性層１３に使用されうる。
第２導電型半導体層１４が、活性層の上に位置する。第２導電型半導体層１４は、第２導電型のドーピングを有する。第２導電型は、第１導電型とは逆である。第１導電型がｎ型である場合、第２導電型はｐ型であり、その逆も同様である。１つの実施形態において、第１導電型はｎ型であり、第２導電型はｐ型である。各第２導電型半導体層１４は結晶性（例えば、単結晶または多結晶）のＧａＮ、ＩｎＧａＮ、ＡｌＧａＮおよび／またはＡｌＩｎＧａＮ層を含みうる。したがって、活性層１３は、第１および第２導電型層の間に位置する。
コンタクトレベル材料層１５が、第２導電型層１４の上に位置する。コンタクトレベル材料層１５は、電極（例えば、ｐ型側電極）として機能する少なくとも１つの導電層を含む。コンタクトレベル材料層１５は、下から上に、透明導電性酸化物層、反射体層および／またはボンディングパッド材料層を含むスタックを含みうる。透明導電性酸化物層は、例えば、インジウムスズ酸化物またはアルミニウムドープ酸化亜鉛など、透明導電性酸化物材料を含む。反射体層は、金、銀および／またはアルミニウムを含む。ボンディングパッド材料層は、例えば、金、銅、ニッケル、チタン、窒化チタン、タングステン、窒化タングステン、後に使用されるはんだ材料よりも高い融点を有する他の金属、それらの合金、および／または、それらの層スタックなど、ボンディングパッドとして機能しうる金属材料を含む。
第２導電型半導体層１４、活性層１３、および、任意に各第１発光ダイオード１０Ｂ内の第１導電型半導体層１２のスタックは、種々のパターニング法を使用して、隣接するＬＥＤ１０Ｂ間に溝１９を形成するようにパターニングされうる。誘電体マトリクス層１６が、第１ＬＥＤ１０Ｂ間に形成されうる。溝１９は、各第１ＬＥＤ１０Ｂのエリアを定義する。具体的には、第１基板８Ａを覆い、一組の溝１９によって横方向に囲まれたパターニングされた材料層の各連続セットが、第１発光ダイオード１０Ｂを構成する。１つの実施形態において、溝１９は、第１発光ダイオード１０Ｂの周期的アレイでありうる第１発光ダイオード１０Ｂのアレイを提供するために、格子パターンで形成されうる。第１発光ダイオード１０Ｂは、例えば、青色スペクトルの範囲の第１ピーク波長を有する青色光など、第１ピーク波長の光を放射しうる。
図４は、第１発光ダイオード１０Ｂの特定の実施形態を示すが、本開示の実施形態は、各第１発光ダイオード１０Ｂの第１基板８Ａとは反対を向く側にボンディング材料部を取り付けるための構造が提供されていれば、第１発光ダイオード１０Ｂのための任意の構成を使用して利用することができる。
図５Ａを参照すると、第１発光ダイオード１０Ｂのそれぞれにおいて、ダイオード側ボンディング材料部１７が、コンタクトレベル材料層１５に取り付けられうる。１つの実施形態において、ダイオード側ボンディング材料部１７は、例えば、純スズまたはスズとインジウムとの合金などはんだ材料部でありうる。
バックプレーン３２が提供される。バックプレーン３２は、基板と、基板の前側表面の上に形成された金属相互接続層３２５と、を含む。１つの実施形態において、基板は、プラスチック（例えば、ポリマー）基板を含みうる。１つの実施形態において、金属相互接続層３２５は、基板の表面に位置する、および／または、少なくとも１つの絶縁材料に埋め込まれた複数の金属相互接続構造を含みうり、バックプレーン３２の上にボンディングされる発光ダイオードとバックプレーン３２の入出力ピンとの間の電気的接続を提供する。
ボンディングパッド３４が、金属相互接続層３２５を覆うバックプレーン３２の表面の上に提供されうる。１つの実施形態において、ボンディングパッド３４は、２次元周期的アレイとして、または、１次元周期的アレイとして配されうる。ボンディングパッド３４は、例えば、金、銅、ニッケル、チタン、窒化チタン、タングステン、窒化タングステン、後に使用されるはんだ材料よりも高い融点を有する他の金属、それらの合金、および／または、それらの層スタックなど、ボンディングパッド材料を含む。
バックプレーン側ボンディング材料部３７が、ボンディングパッド３４に取り付けられうる。１つの実施形態において、バックプレーン側ボンディング材料部３７は、例えば、純スズまたはスズとインジウムとの合金などはんだ材料部でありうる。
第１ソースクーポン１およびバックプレーン３２は、ダイオード側ボンディング材料部１７およびバックプレーン側ボンディング材料部３７のペアがボンディングパッド３４の周期的アレイの各格子点において互いに対向するように整列させることができる。
図５Ｂを参照すると、バックプレーン３２と第１ソースクーポン１とが、ダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部分３７との対向するペアが互いに接触するように、互いに接触させられる。ダイオード側ボンディング材料部１７のそれぞれは、下にあるそれぞれのバックプレーン側ボンディング材料部３７とエリアのオーバーラップを有することができる。１つの実施形態において、オーバーラップするエリアは、ダイオード側ボンディング材料部１７の面積の例えば、８０％超および／または９０％超など、少なくとも７０％でありうる。１つの実施形態において、各ダイオード側ボンディング材料部１７の幾何学的中心が、下にあるバックプレーン側ボンディング材料部３７の幾何学的中心を覆っていてもよい。
一般に、それぞれのボンディングパッド３４と第１発光ダイオード１０Ｂとの垂直方向に隣り合う各ペアの間に、少なくとも１つのボンディング材料部（１７、３７）が配されうる。１つの実施形態において、それぞれのボンディングパッド３４と第１発光ダイオード１０Ｂとの垂直方向に隣り合う各ペアの間に、ダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部３７との１つのペアが提供されうる。１つの実施形態において、ダイオード側ボンディング材料部１７は省略されうる。他の実施形態において、バックプレーン側ボンディング材料部３７は省略されうる。
１つの実施形態において、バックプレーン３２と第１発光ダイオード１０Ｂとの間にはんだフラックス３５が、はんだフラックス３５が各ボンディング材料部（１７、３７）を横方向に囲むように、塗布されうる。はんだフラックス３５は、酸化スズと反応して金属スズボンディング材料部（１７、３７）を残す任意の適切な液体フラックスでありうる。１つの実施形態において、例えば、クランプ４００など固定治具が、バックプレーン３２と第１ソースクーポン１とのアセンブリの横方向のずれのない適所の保持に使用されうる。例示的な例において、クランプ４００は、バックプレーン３２または第１ソースクーポン１の一方の裏面を押圧する上部プレート４００Ｕと、バックプレーン３２または第１ソースクーポン１の他方の裏面を押圧する下部プレート４００Ｌと、上部プレート４００Ｕおよび下部プレート４００Ｌを適所に保持する機械的支持要素を含むフレーム４００Ｆと、上部プレート４００Ｕおよび／または下部プレート４００Ｌに加えられる力を調整する、または、上部プレート４００Ｕと下部プレート４００Ｌとの間の距離を調整する調整ユニット４００Ａと、を含みうる。例えば、上部プレート４００Ｕなど第１ソースクーポン１に接触するプレートは、ＵＶ、可視光またはＩＲレーザ照射を透過する材料を含んでいてもよく、および／または、上部プレート４００Ｕが第１ソースクーポン１の縁部のみをクランプし、例えば、レーザビームがそれを通過できるように中央開口部を含んでいてもよい。
例示的な例において、バックプレーン３２および第１ソースクーポン１は、バックプレーン３２、ボンディング材料部（１７、３７）および第１ソースクーポン１のアセンブリに垂直方向に沿って圧縮力が適用されている間、適所に保持されうる。圧縮力の大きさは、ボンディング材料部（１７、３７）が著しく変形しないように、すなわち、ボンディング材料部（１７、３７）がクランプ前に提供された形状を維持し、それぞれのボンディング材料部１７および３７を互いにボンディングしないように選択されうる。例示的な例において、１００，０００ペアのダイオード側ボンディング材料部１７およびバックプレーン側ボンディング材料部３７が、バックプレーン３２と第１ソースクーポン１との間に存在する場合、クランプ４００によって加えられる圧縮力の大きさは、２５０Ｎから４００Ｎの範囲でありうる。
図５Ｃを参照すると、次いでバックプレーン３２に移送されるべき第１発光ダイオード１０Ｂの上にある各バッファ層１１に、分離レーザビームＬＤを選択的に照射するための、逐次的なレーザ照射プロセスが行われうる。その後バックプレーン３２に転送される全ての第１発光ダイオード１０Ｂのセットは、本明細書において第１発光ダイオード１０Ｂの第１サブセットと呼ばれる。分離レーザビームＬＤは、第１発光ダイオード１０Ｂの第１サブセットを部分的にリフトオフするために使用される部分レーザリフトオフプロセスを行い、本明細書において分離レーザ照射プロセスと呼ばれる。第１発光ダイオード１０Ｂの第１サブセットの各バッファ層１１は、分離レーザビームＬＤを順次照射される。分離レーザビームＬＤの横方向の寸法（例えば、直径など）は、第１発光ダイオード１０Ｂの横方向の寸法とほぼ同じでありうる。したがって、隣接するバッファ層１１の組成を大きく変更させることなく、各バッファ層１１が個別に照射されうる。
分離レーザビームＬＤは、紫外線波長または可視光領域の波長を有しうり、照射されたバッファ層１１のガリウムおよび窒素含有ＩＩＩ－Ｖ族化合物半導体材料によって吸収されうる。特定の理論に束縛されることを望むものではないが、バッファ層１１の上への分離レーザビームＬＤの照射は、ガリウム原子を蒸発させることなく、または、ガリウム原子の蒸発を最小限に抑えて、窒素原子を蒸発させると考えられる。したがって、照射は、残りの材料中の窒素の原子パーセントを減少させる。第１ソースクーポン１およびバックプレーン３２は、このステップの間および後に、クランプ４００によって機械的に適所に保持されうる。
１つの実施形態において、特定の理論に束縛されるものではないが、第１発光ダイオード１０Ｂの第１サブセット内のバッファ層１１の照射されたサブセットは、ガリウムリッチ液滴１１１に変換されうると考えられる。ガリウムリッチ液滴１１１は、純粋な液体ガリウムリッチ液滴からなっていてもよく、または、例えば、６０％～９９％など、５５％を超える原子濃度のガリウムを含むガリウムと窒素との合金を含んでいてもよい。
図５Ｄに示されるように、第１ソースクーポン１の温度がガリウム（例えば、２９．７６℃）またはその合金の溶融温度未満に維持される場合、液状ガリウムリッチ液滴１１１は、照射後に、固体ガリウムリッチ材料部（例えば、純粋なガリウムまたはガリウムリッチ合金粒子または領域）２１１に凝固されうる。１つの実施形態において、レーザ照射されたバッファ層１１の残りの各部分（第１発光ダイオード１０Ｂの第１サブセット内のバッファ層１１のサブセットである）は、ガリウムリッチ材料部２１１（すなわち、固体純粋ガリウムまたはガリウムリッチ合金粒子または領域）を含みうる。１つの実施形態において、ガリウムリッチ材料部２１１は、例えば、６０％から１００％など、５５％を超える原子濃度のガリウム原子を含みうる。ガリウムリッチ材料部２１１は、より小さなおよびより大きな厚さもまた使用されうるが、例えば、１０ｎｍから５０ｎｍなど、５ｎｍから１００ｎｍの範囲の平均厚さを有しうる。各ガリウムリッチ材料部２１１は、連続材料層を含みうり、または、ボール状の材料部のクラスタを含みうる。その後にバックプレーン３２に転写されない第１発光ダイオード１０Ｂの第２サブセット内に位置するバッファ層１１のサブセットは、レーザビームＬＤが照射されず、したがって、例えば、約５０原子パーセントのガリウムを有し、したがって、ガリウムリッチ材料部２１１よりも高い融点を有する窒化ガリウムバッファ層などのバッファ層１１として残る。
バックプレーン側ボンディング材料部３７と隣接する各ペア内のダイオード側ボンディング材料部１７とは、レーザ照射中に単に互いに接触し、互いにボンディングされないため、レーザ照射からの機械的衝撃は、比較的壊れやすいポリマーを含みうるバックプレーン３２に伝わらない。したがって、ガリウムリッチ材料部２１１を形成する図５Ｃおよび図５Ｄに関して上述した部分的なレーザリフトオフは、バックプレーン３２およびバックプレーン３２の上の導電性要素（３４、３２５）にほとんど、または、全くダメージを生じさせない原因になりうる。さらに、部分レーザリフトオフプロセスは、ボンディングリフローが部分的なレーザリフトオフの後に起きるため、例えば、図５Ｆのプロセス工程など後続のプロセス工程における再凝固ボンディング材料部のダメージを抑制する。
図５Ｅを参照すると、バックプレーン３２および第１ソースクーポン１は、ボンディング材料部（１７、３７）の変形を誘起するために（すなわち、ボンディング材料部を圧印加工（coin）して、任意の粗いボンディング表面を滑らかにするために）、より大きな力で互いに押し付けられうる。したがって、それぞれのダイオード側ボンディング材料部１７とそれぞれのバックプレーン側ボンディング材料部３７との各メーティングペアは、バッファ層１１のサブセットをガリウムリッチ材料部２１１に変換した後に、第１圧力を超える第２圧力で互いに押し付けられうる。第２圧力は、ダイオード側ボンディング材料部１７およびバックプレーン側ボンディング材料部３７の変形を形成するのに十分である。例示的な例において、１００，０００ペアのダイオード側ボンディング材料部１７およびバックプレーン側ボンディング材料部３７が、バックプレーン３２と第１ソースクーポン１との間に存在する場合、クランプ４００によって加えられる圧縮力の大きさは、５００Ｎから１，０００Ｎの範囲でありうる。
図５Ｆを参照すると、バックプレーン３２に転送される第１発光ダイオード１０Ｂの第１サブセットの下に位置するダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部３７とのそれぞれのメーティングペアのリフローおよびその後のボンディングを誘起するために、逐次的な局所レーザ照射プロセスが行われうる。レーザ照射は、第１発光ダイオード１０Ｂの第１サブセットのバックプレーン３２へのボンディングを誘起し、本明細書においてボンディングレーザ照射プロセスと呼ばれる。ボンディングレーザ照射プロセス中に使用されるレーザビームＬＢは、第１発光ダイオード１０Ｂ内のＩＩＩ－Ｖ族化合物半導体材料（例えば、ガリウムおよび窒素含有材料）のバンドギャップよりも小さい光子エネルギを有し、したがって、第１発光ダイオード１０Ｂを通過する。例えば、ボンディングレーザ照射プロセスで使用されるレーザビームＬＢは、例えば、波長９．４ミクロンまたは１０．６ミクロンを有する炭酸ガスレーザビームなど、赤外線レーザビームでありうる。
レーザビームＬＢは、ダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部３７との各メーティングペアを順次照射しうる。ダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部３７との各照射されたペアは、ダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部３７とのペアのボンディング材料（はんだ材料でありうる）がリフローするリフロー温度まで加熱される。ダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部３７とのメーティングペアへのレーザビームの照射が終了すると、リフローされた材料が再凝固して再凝固ボンディング材料部４７が提供される。各再凝固ボンディング材料部４７は、ボンディングパッド３４と第１発光ダイオード１０Ｂのコンタクトレベル材料層１５とにボンディングされる。
一般に、第１発光ダイオード１０Ｂの第１サブセットは、少なくとも１つのボンディング材料部（１７、３７）のそれぞれの下にあるセットの上への局所レーザ照射によって、ボンディングパッド３４のそれぞれの下にある１つにボンディングされうり、これらはリフローされ、再凝固し、再凝固ボンディング材料部４７を形成する。１つの実施形態において、ダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部３７とのそれぞれのメーティングペアは、局所レーザ照射中に第２圧力で互いに押し付けられうる。第１発光ダイオード１０Ｂの第１サブセット内の各第１発光ダイオード１０Ｂは、バックプレーン３２にボンディングされうり、第１発光ダイオード１０Ｂの第２サブセット内の各第１発光ダイオード１０Ｂは、バックプレーン３２にボンディングされずに残りうる。ガリウムリッチ材料部２１１は、第１基板８Ａと第１導電型半導体層１２との間に弱い接着力を提供する。第１発光ダイオード１０Ｂは、ガリウムリッチ材料部２１１によって適所に保持されるため、従来技術のボンディングプロセスよりも低出力レーザビームＬＢを使用することができる。これによって、バックプレーン３２のダメージがさらに抑制される。はんだフラックス３５は、レーザビームＬＢの照射中に蒸発させてもよいし、この工程の後に流出させてもよい。
図５Ｇを参照すると、第１ソースクーポン１およびバックプレーン３２は、クランプ４００から取り外され、ガリウムリッチ材料部分２１１の溶融温度よりも高いが、非晶質のバッファ層１１の融点よりも低い（例えば、窒化ガリウムの溶融温度よりも低い）温度に加熱される。例えば、ガリウムリッチ材料部２１１が純粋なガリウムを含む場合、ガリウムリッチ材料部２１１を溶融してガリウムリッチ液滴１１１にするために、温度は、例えば、３５から５０℃など、少なくとも３０℃に上昇される。これは、機械的な力を加える、または、加えずに、バックプレーン３２および第１発光ダイオード１０Ｂの第１サブセットを、第１基板８Ａの第２アセンブリおよび第１発光ダイオード１０Ｂの第２サブセットから分離する。例えば、第２アセンブリは、１００Ｎよりも小さい力で第１アセンブリから引き離すことができる。任意に、ガリウムリッチ材料部３１１（例えば、再凝固ガリウムリッチ液滴１１１または部分２１１の残留物など）が、第１導電型半導体層１２の表面の上に位置していてもよい。ガリウムリッチ材料部分３１１は、９５％を超えうる、５５％を超える原子濃度のガリウムを含む。１つの実施形態において、ガリウムリッチ材料部３１１は、本質的にガリウムからなりうり、例えば、１０ｎｍから５０ｎｍなど、５ｎｍから１００ｎｍの範囲の厚さを有しうる。
単一カラーのＬＥＤデバイスが所望される場合、製造プロセスは図５Ｇに示される工程で終了する。代わりに、マルチカラーディスプレイを形成するために、異なる色のＬＥＤがバックプレーン３２にボンディングされるように、図５Ａ～５Ｇに示される工程が繰り返されてもよい。
図６Ａを参照すると、第２基板８Ｂの上に位置する第２発光ダイオード１０Ｇを含む第２ソースクーポン２が提供されうる。第２発光ダイオード１０Ｇのそれぞれは、第２基板８Ｂとの界面に、それぞれの追加のバッファ層１１を含みうる。第２発光ダイオード１０Ｇは、第１アセンブリにおける第１発光ダイオード１０Ｂの第１サブセットの鏡像パターンを含む空孔を含むパターンで配されうる。１つの実施形態において、第２発光ダイオード１０Ｇは、第１ピーク波長とは異なる第２ピーク波長の光を放射しうる。第２ソースクーポンと第１アセンブリとは、バックプレーン３２の上の各第１発光ダイオード１０Ｂが第２ソースクーポン内の空孔のそれぞれの１つの下に位置するように、互いに位置合わせされうる。
図６Ｂを参照すると、第２発光ダイオード１０Ｇは、少なくとも１つの追加のボンディング材料部（１７、３７）がそれぞれのボンディングパッド３４と第２発光ダイオード１０Ｇのそれぞれとの垂直方向に隣り合う各ペアの間に配されるように、第１アセンブリの上に配されうる。第２ソースクーポン２は、図５Ｂに関して上述したプロセスの工程を使用して、クランプ４００を使用して第１アセンブリに位置合わせされ、クランプされうる。はんだフラックス３５（明瞭化のために図示せず）は、これらの工程中も同様に使用されうる。
追加のバッファ層１１のサブセットは、後にバックプレーン３２に転送される第２発光ダイオード１０Ｇの第１サブセット内の各追加のバッファ層１１の上で、図５Ｃおよび図５Ｄのプロセスの工程を行うことによって、追加のガリウムリッチ材料部２１１に変換されうる。
図５Ｅおよび図５Ｆのプロセスの工程が、その後、少なくとも１つの追加のボンディング材料部（１７、３７）のそれぞれの下にあるセットの上に、局所レーザ照射によって、第２発光ダイオード１０Ｇの第１サブセットをボンディングパッド３４のそれぞれの下にある１つにボンディングするために行われうる。ダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部３７との各照射されたペアは、ダイオード側ボンディング材料部１７およびバックプレーン側ボンディング材料部３７のペアのボンディング材料（はんだ材料でありうる）がリフローするリフロー温度まで加熱される。ダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部３７とのメーティングペアへのレーザビームの照射が終了すると、リフローされた材料が再凝固して再凝固ボンディング材料部４７が提供される。各再凝固ボンディング材料部４７は、ボンディングパッド３４と第２発光ダイオード１０Ｇのコンタクトレベル材料層１５とにボンディングされる。
図６Ｃを参照すると、バックプレーン３２の第３アセンブリ、第１発光ダイオード１０Ｂの第１サブセット、および、第２発光ダイオード１０Ｇの第１サブセットは、追加のガリウムリッチ材料部２１１でそれらを分離することによって、第２基板８Ｂの第４アセンブリ、および、バックプレーン３２にボンディングされていない第２発光ダイオード１０Ｇの第２サブセットから分離（すなわち、分離）されうる。ガリウムリッチ材料部３１１（例えば、再凝固ガリウムリッチ層など）が、第２発光ダイオード１０Ｇの第１導電型半導体層１２の表面の上に位置していてもよい。
図７を参照すると、第３基板の上に位置する第３発光ダイオード１０Ｒを含む第３ソースクーポンが提供されうる。第３発光ダイオード１０Ｒのそれぞれは、第３基板との界面に、それぞれの追加のバッファ層を含みうる。第３発光ダイオード１０Ｒは、第１発光ダイオード１０Ｂの第１サブセットおよび第３アセンブリにおける第２発光ダイオード１０Ｇの第１サブセットの鏡像パターンを含む空孔を含むパターンで配されうる。１つの実施形態において、第３発光ダイオード１０Ｒは、第１ピーク波長および第２ピーク波長とは異なる第３ピーク波長の光を放射しうる。
第３発光ダイオード１０Ｒの第１サブセットをバックプレーン３２に転送するために、図５Ｂ～５Ｇのプロセスの工程が行われうる。バックプレーン３２は、直視型ディスプレイデバイスを提供するために、画素のアレイを含みうる。各画素は、１つ以上のＬＥＤ（１０Ｂ、１０Ｇ、１０Ｒ）を含みうる。１つの実施形態において、バックプレーン３２は、直視型ディスプレイデバイスのためのディスプレイフレームでありうり、直視型ディスプレイデバイスの各画素は、６２０ｎｍから７５０ｎｍの範囲のピーク波長の光を放射するように構成された少なくとも１つの赤色発光ダイオード（例えば、第３発光ダイオード１０Ｒなど）と、４９５ｎｍから５７０ｎｍの範囲のピーク波長の光を放射するように構成された少なくとも１つの緑色発光ダイオード（例えば、第２発光ダイオード１０Ｇなど）と、４５０から４９５ｎｍの範囲のピーク波長の光を放射するように構成された少なくとも１つの青色発光ダイオード（例えば、第１発光ダイオード１０Ｂなど）と、を含んでいてもよい。
図８Ａを参照すると、バックプレーン３２、ボンディングパッド３４、および、バックプレーン側ボンディング材料部３７の組合せを平坦面（すなわち平面である）に置き換えることによって、図５Ｂの第１の例示的な構造から第２の例示的な構造が派生しうる。平坦面は、ダミー基板９３２の平坦面、または、例えば、ステージ、チャックまたはクランプなどの支持体の平坦面を含んでもよい。したがって、第１ソースクーポン１をクランプ４００でクランプする前に、例えば、ダミー基板の平面のような平坦面に、第１発光ダイオード１０Ｂのそれぞれに、ダイオード側ボンディング材料部１７が形成されうる。
例示的な例において、ダミー基板９３２と第１ソースクーポン１とが、ダイオード側ボンディング材料部１７が変形しないように、互いに軽く押し付けられうる。１００，０００個のダイオード側ボンディング材料部１７が、第１ソースクーポン１に提供されている場合、クランプ４００によって加えられる圧縮力の大きさは、１００Ｎから２００Ｎの範囲でありうる。
図８Ｂを参照すると、第１レーザ照射プロセスが、ダイオード側ボンディング材料部１７がダミー基板９３２の平面に配されている間に行われる。分離する第１発光ダイオード１０Ｂの各バッファ層１１は、レーザビームを照射され、本明細書において分離レーザビームＬＤと呼ばれる。その後分離される全ての第１発光ダイオード１０Ｂのセットは、本明細書において第１発光ダイオード１０Ｂの第１サブセットと呼ばれる。各バッファ層１１は、分離レーザビームＬＤを順次照射されうる。分離レーザビームＬＤの横方向の寸法（例えば、直径など）は、第１発光ダイオード１０Ｂの横方向の寸法とほぼ同じでありうる。したがって、隣接するバッファ層１１の組成を大きく変更させることなく、各バッファ層１１が個別に照射されうる。
分離レーザビームＬＤは、紫外線波長または可視光領域の波長を有しうり、バッファ層１１のＩＩＩ－Ｖ族化合物半導体材料によって吸収されうる。分離レーザビームＬＤのバッファ層１１への照射は、ガリウム原子を蒸発させることなく、または、ガリウム原子の蒸発を最小限に抑えて、窒素原子を蒸発させると考えられ、したがって、残りの材料中の窒素の原子パーセントを減少させる。１つの実施形態において、第１発光ダイオード１０Ｂの第１サブセット内のバッファ層の照射されたサブセットは、ガリウムリッチ液滴１１１に変換されうる。ガリウムリッチ液滴１１１は、上述したように、５５％を超える原子濃度のガリウムを含みうる。さらに、レーザ照射の熱衝撃は、ダミー基板９３２の比較的硬い平面に対してダイオード側ボンディング材料部１７を圧印加工（例えば、平坦化）すると考えられる。
図８Ｃを参照すると、第２レーザ照射プロセスが、ダイオード側ボンディング材料部１７がダミー基板９３２の平面に配されている間に、第１発光ダイオード１０Ｂの第１サブセットに対して行われる。第２レーザビームは、ここでは取付レーザビームＬＡと呼ばれる。特定の理論に束縛されることを望むものではないが、取付レーザビームＬＡは、ガリウムリッチ液滴１１１および／またはガリウムリッチ材料部２１１（ガリウムリッチ液滴１１１が分離レーザビームＬＤを照射された後に凝固する場合）をリフローさせ、さらに粘着性を増して、照射された第１発光ダイオード１０Ｂを第１基板８Ａに弱く取り付ける（すなわち、部分的に接続する）ガリウムリッチ接着部４１１を形成させる原因になると考えられる。取付レーザビームＬＡは、分離レーザビームＬＤと同じパラメータ（すなわち、波長およびパワー）を有しうる。ガリウムリッチ接着部４１１は、ガリウムリッチ材料部２１１よりも大きな接着強度を有しうる。
１つの実施形態において、ガリウムリッチ接着部４１１は、例えば、６０％から１００％など、９０％超を含む、５５％を超える原子濃度のガリウム原子を含みうる。ガリウムリッチ接着部４１１は、より小さなおよびより大きな厚さもまた使用されうるが、例えば、１０ｎｍから５０ｎｍなど、５ｎｍから１００ｎｍの範囲の平均厚さを有しうる。各ガリウムリッチ接着部４１１は、連続材料層を含みうり、または、ボール状の材料部のクラスタを含みうる。レーザビームＬＤおよびＬＡを照射されない第１発光ダイオード１０Ｂの第２サブセット内に位置するバッファ層１１のサブセットは、バッファ層１１として残る。
図８Ｄを参照すると、クランプ４００をアンクランプし、第１基板８Ａおよびすべての第１発光ダイオード１０Ｂのアセンブリをクランプ４００から取り外すことによって、第１ソースクーポン１が、ダミー基板９３２から分離される。ガリウムリッチ接着部４１１は、第１基板８Ａと第２サブセットのそれぞれの下にある第１発光ダイオード１０Ｂとの間のバッファ層１１によって提供される接着よりも、第１基板８Ａと第１サブセットの下にあるそれぞれの第１発光ダイオード１０Ｂとの間のより小さい接着（すなわち、より低い接着の大きさ）を提供する。しかしながら、ガリウムリッチ接着部４１１によって提供される接着力は、第１ソースクーポン１の転送中に、第１サブセットの下にある第１発光ダイオード１０Ｂを第１基板８Ａに接着するのに十分である。第１ソースクーポン１は、将来使用するために（例えば、第１サブセットの第１発光ダイオード１０Ｂをバックプレーンに将来取り付けるために）格納されてもよい。代わりの実施形態において、第１基板８Ａの上の全ての第１発光ダイオード１０ＢがレーザビームＬＤおよびＬＡを照射され、全てのバッファ層１１がガリウムリッチ接着部４１１に変換される。この代わりの実施形態において、第１発光ダイオード１０Ｂの第２セットは存在せず、第１ソースクーポン１のすべての第１発光ダイオード１０Ｂは同じバックプレーン３２に転送されうる。
図８Ｅを参照すると、第１ソースクーポン１は、ボンディングパッド３４およびバックプレーン側ボンディング材料部３７をその上に有するバックプレーン３２の上に配される。任意のはんだフラックス３５は、ボンディング材料部（１７、３７）の周囲に塗布されうる。第１ソースクーポン１およびバックプレーン３２は、ダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部３７とのメーティングペアが第１発光ダイオード１０Ｂとボンディングパッド３４との対向するペアの間に位置するように整列させることができる。クランプ４００が、第１ソースクーポン１とバックプレーン３２のアセンブリとを適所に保持するために使用されうる。
一般に、第１発光ダイオード１０Ｂは、少なくとも１つのボンディング材料部（１７、３７）がそれぞれのボンディングパッド３４と第１発光ダイオード１０Ｂのそれぞれとの垂直方向に隣り合う各ペアの間に配されるように、バックプレーン３２の上のボンディングパッド３４のアレイの上に配されうる。第１実施形態と同様に、第１発光ダイオード１０Ｂをボンディングパッド３４のアレイの上に配した後に、ダイオード側ボンディング材料部１７をバックプレーン側ボンディング材料部３７のそれぞれの１つに押し付けることによって、バックプレーン側ボンディング材料部３７は、スタンプ（例えば、圧印加工）されうる。例示的な例において、１００，０００ペアのダイオード側ボンディング材料部１７およびバックプレーン側ボンディング材料部３７が、バックプレーン３２と第１ソースクーポン１との間に存在する場合、クランプ４００によって加えられる圧縮力の大きさは、５００Ｎから１，０００Ｎの範囲でありうる。１つの実施形態において、少なくとも１つのボンディング材料部（１７、３７）のそれぞれは、ダイオード側ボンディング材料部１７のそれぞれ１つとバックプレーン側ボンディング材料部３７のそれぞれ１つとのスタックを含みうる。
図８Ｆを参照すると、ダイオード側ボンディング材料部１７とバックプレーン３２に転送される第１発光ダイオード１０Ｂの第１サブセットの下にあるバックプレーン側ボンディング材料部３７との各メーティングペアのリフローを誘起する局所レーザ照射プロセスである、第３レーザ照射プロセスが行われうる。局所レーザ照射プロセスは、第１発光ダイオード１０Ｂの第１サブセットのバックプレーン３２へのボンディングを誘起し、本明細書においてボンディングレーザ照射プロセスと呼ばれる。ボンディングレーザ照射プロセス中に使用されるレーザビームＬＢは、第１発光ダイオード１０Ｂ内のＩＩＩ－Ｖ族化合物半導体材料のバンドギャップよりも小さい光子エネルギを有し、したがって、第１発光ダイオード１０Ｂを通過する。例えば、ボンディングレーザ照射プロセスで使用されるレーザビームＬＢは、例えば、波長９．４ミクロンまたは１０．６ミクロンを有する炭酸ガスレーザビームなど、赤外線レーザビームでありうる。
レーザビームＬＢは、第１サブセットの第１発光ダイオード１０Ｂの下にあるダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部３７とのそれぞれのメーティングペアを順次照射しうる。ダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部３７との各照射されたペアは、ダイオード側ボンディング材料部１７およびバックプレーン側ボンディング材料部３７のペアのボンディング材料（はんだ材料でありうる）がリフローするリフロー温度まで加熱される。ダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部３７とのメーティングペアへのレーザビームの照射が終了すると、リフローされた材料が再凝固して再凝固ボンディング材料部４７が提供される。各再凝固ボンディング材料部４７は、ボンディングパッド３４と第１サブセットの第１発光ダイオード１０Ｂのコンタクトレベル材料層１５とにボンディングされる。
一般に、第１発光ダイオード１０Ｂの第１サブセットは、少なくとも１つのボンディング材料部（１７、３７）のそれぞれの下にあるセットの上への局所レーザ照射によって、ボンディングパッド３４のそれぞれの下にある１つにボンディングされうり、これらはリフローされ、再凝固し、再凝固ボンディング材料部４７を形成する。１つの実施形態において、ダイオード側ボンディング材料部１７とバックプレーン側ボンディング材料部３７とのそれぞれのメーティングペアは、局所レーザ照射中に第２圧力で互いに押し付けられうる。第１発光ダイオード１０Ｂの第１サブセット内の各第１発光ダイオード１０Ｂは、バックプレーン３２にボンディングされうり、第１発光ダイオード１０Ｂの第２サブセット内の各第１発光ダイオード１０Ｂは、バックプレーン３２からボンディングされずに残りうる。第１ソースクーポン１およびバックプレーン３２は、局所レーザ照射中に第１発光ダイオード１０Ｂのアレイおよびボンディング材料部（１７、３７、４７）を介して互いに押し付けられることによって、適所に保持されうる。
図８Ｇを参照すると、ガリウムリッチボンディング部４１１の溶融温度を超えて第１アセンブリをアニールすることによって、バックプレーン３２の第１アセンブリおよび第１発光ダイオード１０Ｂの第１サブセットは、第１基板８Ａの第２アセンブリおよび第１発光ダイオード１０Ｂの第２サブセットから分離されうる。例えば、ガリウムリッチボンディング部４１１が純粋なガリウムを含む場合、ガリウムリッチボンディング部４１１を溶融してガリウムリッチ液滴にするために、温度は、例えば、３５から５０℃など、少なくとも３０℃に上昇される。これは、機械的な力を加える、または、加えずに、バックプレーン３２および第１発光ダイオード１０Ｂの第１サブセットを、第１基板８Ａの第２アセンブリおよび第１発光ダイオード１０Ｂの第２サブセットから分離する。例えば、第２アセンブリは、第１アセンブリから引き離すことができる。ガリウムリッチ液滴によって提供される接着は弱く、分離は１００Ｎよりも小さい力によって誘起されうる。
任意に、ガリウムリッチ材料部３１１（ガリウムリッチ接着部４１１の残留物を含みうる）が、第１導電型半導体層１２の表面の上に位置していてもよい。ガリウムリッチ材料部３１１は、例えば、９６％から１００％など、９５％を超えうる、５５％を超える原子濃度のガリウムを含む。１つの実施形態において、ガリウムリッチ材料部３１１は、本質的にガリウムからなりうり、例えば、１０ｎｍから５０ｎｍなど、５ｎｍから１００ｎｍの範囲の厚さを有しうる。
単一カラーのＬＥＤデバイスが所望される場合、製造プロセスは図８Ｇに示される工程で終了する。代わりに、マルチカラーディスプレイを形成するために、異なる色のＬＥＤがバックプレーン３２にボンディングされるように、図８Ａ～８Ｇに示される工程が繰り返されてもよい。
図９Ａを参照すると、第２基板８Ｂの上に位置する第２発光ダイオード１０Ｇを含む第２ソースクーポン２が提供されうる。第２発光ダイオード１０Ｇのそれぞれは、第２基板８Ｂとの界面に、それぞれの追加のバッファ層１１を含みうる。第２発光ダイオード１０Ｇは、第１アセンブリにおける第１発光ダイオード１０Ｂの第１サブセットの鏡像パターンを含む空孔を含むパターンで配されうる。１つの実施形態において、第２発光ダイオード１０Ｇは、第１ピーク波長とは異なる第２ピーク波長の光を放射しうる。
第２ソースクーポン２の第２発光ダイオード１０Ｇの上のダイオード側ボンディング材料部１７を部分的にレーザリフトオフし、圧印加工を行うために、図８Ａ～図８Ｄのプロセスの工程が、第１ソースクーポン１の代わりに第２ソースクーポン２を使用して行われうる。
図９Ｂを参照すると、第２ソースクーポンと第１アセンブリとは、バックプレーン３２の上の各第１発光ダイオード１０Ｂが第２ソースクーポン内の空孔のそれぞれの１つの下に位置するように、互いに位置合わせされうる。その後、追加のバッファ層１１のサブセットを追加のガリウムリッチボンディング部４１１に変換し、少なくとも１つの追加のボンディング材料部（１７、３７）のそれぞれの下にあるセットの上に局所レーザ照射することによって、第２発光ダイオード１０Ｇの第１サブセットをボンディングパッド３４のそれぞれの下にある１つにボンディングし、バックプレーン３２の第３アセンブリ、第１発光ダイオード１０Ｂの第１サブセットおよび第２発光ダイオード１０Ｇの第１サブセットを、第２基板８Ｂの第４アセンブリおよびバックプレーン３２に転送されない第２発光ダイオード１０Ｇの第２サブセットから分離するために、図８Ｅ～８Ｇのプロセスの工程が行われうる。
図１０を参照すると、第３基板の上に位置する第３発光ダイオード１０Ｒを含む第３ソースクーポンが提供されうる。第３発光ダイオード１０Ｒのそれぞれは、第３基板との界面に、それぞれの追加のバッファ層を含みうる。１つの実施形態において、第３発光ダイオード１０Ｒは、第１ピーク波長および第２ピーク波長とは異なる第３ピーク波長の光を放射しうる。
第３発光ダイオード１０Ｒの第１サブセットをバックプレーン３２に転送するために、図８Ｂ～８Ｇのプロセスの工程が行われうる。第３発光ダイオード１０Ｒは、第１発光ダイオード１０Ｂの第１サブセットおよび第３アセンブリにおける第２発光ダイオード１０Ｇの第１サブセットの鏡像パターンを含む空孔を含むパターンで配されうる。バックプレーン３２は、第１実施形態に関して上述したように、直視型ディスプレイデバイスを提供するために、画素のアレイを含みうる。
すべての図面を参照すると、本開示の様々な実施形態によれば、ボンディングパッド３４を含むバックプレーン３２と、それぞれのボンディング材料部４７を介してボンディングパッド３４の第１サブセットに取り付けられた第１発光ダイオード１０Ｂと、を含む発光ダイオードアセンブリが提供される。第１発光ダイオードのそれぞれは、第１導電型半導体層１２と、第１導電型半導体層１２の表面の上に位置し、５５％を超える原子濃度でガリウムを含むガリウムリッチ材料部３１１と、を含む。
１つの実施形態において、ガリウムリッチ材料部３１１のそれぞれは、例えば９０％を超えるなど、５５％を超える原子濃度のガリウム原子を含む。１つの実施形態において、ガリウムリッチ材料部３１１は、窒素を含まない、または、５％よりも小さい原子濃度の窒素原子を含む。１つの実施形態において、第１導電型半導体層１２は、結晶性の窒化ガリウム層を含む。
１つの実施形態において、アセンブリはまた、それぞれのボンディング材料部４７を介してバックプレーン３２の上のボンディングパッド３４の第２サブセットに取り付けられた第２発光ダイオード１０Ｇを含みうる。第２発光ダイオード１０Ｇのそれぞれは、第１発光ダイオード１０Ｂのそれぞれとは異なるピーク波長の光を放射するように構成される。第２発光ダイオードのそれぞれは、別の第１導電型半導体層１２と、第１導電型半導体層の表面の上に位置し、５５％を超える原子濃度でガリウムを含む別のガリウムリッチ材料部３１１と、を含む。
本開示の様々な実施形態は、ガリウムおよび窒素含有バッファ層１１が低融点を有するガリウムリッチ材料部３１１に変換される部分的なダイ分離方法を含む部分レーザリフトオフプロセスを提供する。ボンディングパッド３４と、ソースクーポンからバックプレーン３２に転送される発光ダイオード（１０Ｂ、１０Ｇ、１０Ｒ）のサブセット内のコンタクトレベル材料層との各メーティングペアをボンディングする前に、局所レーザ照射が使用される。したがって、バックプレーン３２への分離レーザ照射からの機械的衝撃が、低減または回避されうる。バックプレーン３２のボンディングされたアセンブリおよび発光ダイオードの取り付けられたサブセットからのソースクーポンの残りの部分の分離は、機械的な力を加えることなく、または、バックプレーン３２にダメージを与えない小さい大きさの機械的な力を加えながら、第１実施形態のガリウムリッチ材料部２１１または第２実施形態のガリウムリッチ材料接着部４１１の溶融温度よりも高い比較的低い温度にボンディングされたアセンブリを加熱することによって行われうる。
前述は、特定の好ましい実施形態を指すが、本発明は、それに限定されないことが理解されるであろう。当業者であれば、開示された実施形態に様々な変更を加えることができ、そのような変更は本発明の範囲内にあることが意図されている。特定の構造、および／または、構成を用いる実施形態が本開示に示されている場合、本発明は、そのような置換が明示的に禁止されていないか、または、当業者には不可能であることが知られていなければ、機能的に等価な他の適合する構造および／または構成で実施できることが理解される。

Claims (20)

  1. 第１基板の上に第１発光ダイオードを提供することと、
    前記第１基板から前記第１発光ダイオードの部分的なレーザリフトオフを行うことと、
    前記部分的なレーザリフトオフを行った後に、前記第１発光ダイオードを前記バックプレーンにレーザボンディングすることと、
    前記レーザボンディングの後に、前記第１発光ダイオードから前記第１基板を分離することと、を含む、転送方法。
  2. 請求項１に記載の方法であって、前記基板から前記第１発光ダイオードの前記部分的なレーザリフトオフを行うことは、前記第１基板を介して前記第１発光ダイオードに分離レーザビームを照射することを含む、方法。
  3. 請求項２に記載の方法であって、
    前記第１発光ダイオードは、前記第１基板と第１導電型の結晶性の半導体層との間に、ガリウムと窒素とを含む非晶質のバッファ層を含み、
    前記第１発光ダイオードに前記分離レーザビームを照射することは、前記非晶質のバッファ層を液体ガリウムリッチ液滴に変換する、方法。
  4. 請求項３に記載の方法であって、
    前記液体ガリウムリッチ液滴は、前記第１発光ダイオードを前記第１基板に接続する少なくとも５５原子パーセントのガリウムを含むガリウムリッチ材料部に凝固し、
    前記第１発光ダイオードから前記第１基板を分離することは、前記ガリウムリッチ材料部の溶融温度を超えて前記発光ダイオードを加熱することを含む、方法。
  5. 請求項１に記載の方法であって、
    前記第１発光ダイオードと前記第１基板の上に位置する追加の第１発光ダイオードとを含む第１ソースクーポンを提供することであって、前記第１発光ダイオードのそれぞれは、前記第１基板との界面にガリウムと窒素とを含むそれぞれのバッファ層を含むことと、
    ボンディングパッドのアレイを含む前記バックプレーンを提供することと、
    少なくとも１つのボンディング材料部が、それぞれの前記ボンディングパッドとそれぞれの第１発光ダイオードとの垂直方向に隣り合う各ペアの間に配されるように、前記ボンディングパッドのアレイの上に前記第１発光ダイオードを配することと、
    前記部分的なレーザリフトオフによって、前記第１発光ダイオードの第１サブセットの前記バッファ層のサブセットを、５５％を超える原子濃度でガリウム原子を含むガリウムリッチ材料部に変換することと、
    少なくとも１つのボンディング材料部のそれぞれの下にあるセットの上への局所レーザ照射によって、前記第１発光ダイオードの前記第１サブセットを前記ボンディングパッドのそれぞれの下にある１つにレーザボンディングすることと、
    前記ガリウムリッチ材料部を溶融することによって、前記バックプレーンの第１アセンブリおよび前記第１発光ダイオードの前記第１サブセットを、前記第１基板の第２アセンブリおよび前記第１発光ダイオードの第２サブセットから分離することと、をさらに含む、方法。
  6. 請求項５に記載の方法であって、前記ガリウムリッチ材料部のそれぞれは、９０％を超える原子濃度のガリウム原子を含む、方法。
  7. 請求項６に記載の方法であって、
    前記第１発光ダイオードのそれぞれは、それぞれの前記バッファ層によって前記第１基板から離間されたガリウムと窒素とを含む第１導電型半導体層を含み、
    前記バッファ層のそれぞれは、本質的に窒化ガリウムからなる、方法。
  8. 請求項５に記載の方法であって、前記部分的なレーザリフトオフ中に、前記第１ソースクーポンを前記バックプレーンに押し付けることをさらに含む、方法。
  9. 請求項８に記載の方法であって、
    前記第１発光ダイオードのそれぞれの上にダイオード側ボンディング材料部を形成することと、
    前記ボンディングパッドのそれぞれの上にバックプレーン側ボンディング材料部を形成することと、
    前記部分的なレーザリフトオフの前に、それぞれのダイオード側ボンディング材料部とそれぞれのバックプレーン側ボンディング材料部との各メーティングペアを、第１の力で互いに押し付けることと、をさらに含む、方法。
  10. 請求項９に記載の方法であって、前記レーザボンディングの前に、それぞれのダイオード側ボンディング材料部とそれぞれのバックプレーン側ボンディング材料部との各メーティングペアを、前記第１の力を超える第２の力で互いに押し付けることによって、前記ダイオード側ボンディング材料部と前記バックプレーン側ボンディング材料部とを圧印加工することをさらに含む、方法。
  11. 請求項５に記載の方法であって、
    第２基板の上に位置する第２発光ダイオードを含む第２ソースクーポンを提供することであって、前記第２発光ダイオードのそれぞれは、前記第２基板との界面にそれぞれの追加のバッファ層を含み、前記第２発光ダイオードは、前記第１アセンブリにおける前記第１発光ダイオードの前記第１サブセットの鏡像パターンを含む空孔を含むパターンで配されることと、
    少なくとも１つの追加のボンディング材料部が、それぞれの前記ボンディングパッドとそれぞれの前記第２発光ダイオードとの垂直方向に隣り合う各ペアの間に配されるように、前記第１アセンブリの上に前記第２発光ダイオードを配することと、
    別の部分的なレーザリフトオフによって、前記追加のバッファ層のサブセットを、５５％を超える原子濃度でガリウム原子を含む追加のガリウムリッチ材料部に変換することと、
    少なくとも１つの追加のボンディング材料部のそれぞれの下にあるセットの上への局所レーザ照射によって、前記第２発光ダイオードの第１サブセットを前記ボンディングパッドのそれぞれの下にある１つにレーザボンディングすることと、
    前記追加のガリウムリッチ材料部を溶融することによって、前記バックプレーンの第３アセンブリ、前記第１発光ダイオードの前記第１サブセットおよび前記第２発光ダイオードの前記第１サブセットを、前記第２基板の第４アセンブリおよび前記第１発光ダイオードの第２サブセットから分離することと、をさらに含む、方法。
  12. 請求項１に記載の方法であって、
    前記第１発光ダイオードと前記第１基板の上に位置する追加の第１発光ダイオードとを含む第１ソースクーポンを提供することであって、前記第１発光ダイオードのそれぞれは、前記第１基板との界面にガリウムと窒素とを含むそれぞれのバッファ層を含むことと、
    前記第１発光ダイオードを平坦面に押し付けることと、
    第１レーザ照射によって、前記第１発光ダイオードの第１サブセット内の前記バッファ層の第１サブセットをガリウムリッチ液滴に変換することと、
    前記ガリウムリッチ液滴を、５５％を超える原子濃度でガリウム原子を含むガリウムリッチ材料部に凝固させることと、
    第２レーザ照射によって、前記ガリウムリッチ材料部を、前記ガリウムリッチ材料部よりも高い接着力を有するガリウムリッチ接着部に変換することと、
    前記第１発光ダイオードを前記平坦面から取り外すことと、
    ボンディングパッドのアレイを含むバックプレーンを提供することと、
    少なくとも１つのボンディング材料部が、それぞれの前記ボンディングパッドとそれぞれの前記第１発光ダイオードとの垂直方向に隣り合う各ペアの間に配されるように、前記ボンディングパッドのアレイの上に前記第１発光ダイオードを配することと、
    少なくとも１つのボンディング材料部のそれぞれの下にあるセットの上への局所レーザ照射によって、前記第１発光ダイオードの前記第１サブセットを前記ボンディングパッドのそれぞれの下にある１つにレーザボンディングすることと、
    前記ガリウムリッチ接着部を溶融することによって、前記バックプレーンの第１アセンブリおよび前記第１発光ダイオードの前記第１サブセットを、前記第１基板の第２アセンブリおよび前記第１発光ダイオードの第２サブセットから分離することと、をさらに含む、方法。
  13. 請求項１２に記載の方法であって、前記第１発光ダイオードの前記第２サブセットは、前記第１アセンブリから分離された後に、前記バッファ層の第２サブセットによって、前記第２アセンブリの前記第１基板に取り付けられる、方法。
  14. 請求項１２に記載の方法であって、前記第１発光ダイオードのそれぞれの上にダイオード側ボンディング材料部を形成することをさらに含む、方法。
  15. 請求項１４に記載の方法であって、前記ダイオード側ボンディング材料部は、前記第１レーザ照射の工程中に前記平坦面に押し付けられ、前記第１レーザ照射は、前記ダイオード側ボンディング材料部を圧印加工する、方法。
  16. 請求項１２に記載の方法であって、
    前記第１発光ダイオードのそれぞれは、それぞれの前記バッファ層によって前記第１基板から離間されたガリウムと窒素とを含む第１導電型半導体層を含み、
    前記バッファ層のそれぞれは、本質的に窒化ガリウムからなる、方法。
  17. ボンディングパッドを含むバックプレーンと、
    それぞれのボンディング材料部を介して前記ボンディングパッドの第１サブセットに取り付けられた第１発光ダイオードと、を含み、
    前記第１発光ダイオードのそれぞれは、
    第１導電型半導体層と、
    前記第１導電型半導体層の表面の上に位置し、５５％を超える原子濃度でガリウムを含むガリウムリッチ材料部と、を含む、発光ダイオードアセンブリ。
  18. 請求項１７に記載の発光ダイオードアセンブリであって、前記ガリウムリッチ材料部のそれぞれは、９０％を超える原子濃度のガリウム原子を含み、前記ガリウムリッチ材料部は、窒素を含まない、または、５％よりも小さい原子濃度の窒素原子を含む、発光ダイオードアセンブリ。
  19. 請求項１７に記載の発光ダイオードアセンブリであって、前記第１導電型半導体層は、結晶性の窒化ガリウム層を含む、発光ダイオードアセンブリ。
  20. 請求項１７に記載の発光ダイオードアセンブリであって、それぞれのボンディング材料部を介して前記バックプレーンの上の前記ボンディングパッドの第２サブセットに取り付けられた第２発光ダイオードをさらに含み、
    前記第２発光ダイオードのそれぞれは、前記第１発光ダイオードのそれぞれとは異なるピーク波長の光を放射するように構成され、
    前記第２発光ダイオードのそれぞれは、
    別の第１導電型半導体層と、
    前記第１導電型半導体層の表面の上に位置し、５５％を超える原子濃度でガリウムを含む別のガリウムリッチ材料部と、を含む、発光ダイオードアセンブリ。
JP2022535737A 2019-12-11 2020-12-09 ダイ転送中の部分レーザリフトオフプロセス、および、それによって形成される構造 Pending JP2023509343A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962946557P 2019-12-11 2019-12-11
US62/946,557 2019-12-11
PCT/US2020/063895 WO2021119060A1 (en) 2019-12-11 2020-12-09 Partial laser liftoff process during die transfer and structures formed by the same

Publications (1)

Publication Number Publication Date
JP2023509343A true JP2023509343A (ja) 2023-03-08

Family

ID=76317173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022535737A Pending JP2023509343A (ja) 2019-12-11 2020-12-09 ダイ転送中の部分レーザリフトオフプロセス、および、それによって形成される構造

Country Status (4)

Country Link
US (1) US11605754B2 (ja)
JP (1) JP2023509343A (ja)
TW (1) TW202137481A (ja)
WO (1) WO2021119060A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114446805A (zh) * 2020-11-04 2022-05-06 中强光电股份有限公司 电子元件的接合方法
WO2023163944A1 (en) * 2022-02-22 2023-08-31 Nanosys, Inc. Apparatus and method for transferring light-emitting diodes
TWI814434B (zh) * 2022-04-01 2023-09-01 友達光電股份有限公司 發光二極體陣列基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5444798B2 (ja) 2009-04-10 2014-03-19 ソニー株式会社 素子の移載方法
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
KR100999747B1 (ko) * 2010-02-10 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101120139B1 (ko) * 2010-04-02 2012-03-22 경희대학교 산학협력단 레이저 리프트 오프를 이용한 플렉서블 반도체 소자의 제조 방법
KR101540080B1 (ko) * 2013-12-24 2015-07-29 (재)한국나노기술원 레이저 리프트 오프 공정과 이중 전사를 이용한 반도체 소자의 제조방법
WO2016100657A2 (en) * 2014-12-19 2016-06-23 Glo Ab Method of making a light emitting diode array on a backplane
EP3387882B1 (en) 2015-12-07 2021-05-12 Glo Ab Laser lift-off on isolated iii-nitride light islands for inter-substrate led transfer
US10714464B2 (en) 2016-02-16 2020-07-14 Glo Ab Method of selectively transferring LED die to a backplane using height controlled bonding structures
WO2017175051A1 (en) 2016-04-04 2017-10-12 Glo Ab Through backplane laser irradiation for die transfer
WO2018129428A1 (en) 2017-01-09 2018-07-12 Danesh Fariba Light emitting diodes with integrated reflector for a direct view display and method of making thereof
KR102369934B1 (ko) * 2017-06-23 2022-03-03 삼성전자주식회사 칩 실장장치 및 이를 이용한 칩 실장방법
WO2019071160A1 (en) 2017-10-06 2019-04-11 Glo Ab LIGHT-EMITTING DIODE CONTAINING OXIDIZED METAL CONTACTS
US11362238B2 (en) 2017-10-06 2022-06-14 Nanosys, Inc. Light emitting diode containing oxidized metal contacts
TWI828679B (zh) 2018-04-20 2024-01-11 美商納諾西斯有限公司 用於直視型顯示器之子像素發光二極體及其製造方法
KR102618212B1 (ko) 2018-12-03 2023-12-28 나노시스, 인크. 비활성화된 영역을 포함하는 발광 다이오드 및 이의 제조방법

Also Published As

Publication number Publication date
TW202137481A (zh) 2021-10-01
US20210184072A1 (en) 2021-06-17
US11605754B2 (en) 2023-03-14
WO2021119060A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
US10714464B2 (en) Method of selectively transferring LED die to a backplane using height controlled bonding structures
US10693051B2 (en) Through backplane laser irradiation for die transfer
JP2023509343A (ja) ダイ転送中の部分レーザリフトオフプロセス、および、それによって形成される構造
US10756070B2 (en) LED module and method for fabricating the same
KR102399346B1 (ko) 백플레인 상에 발광 다이오드 어레이 제조 방법
US10181483B2 (en) Laser assisted transfer welding process
KR101596382B1 (ko) 발광 다이오드를 이송하는 방법
US11127720B2 (en) Pixel repair method for a direct view display device
US20170227816A1 (en) Led backlight unit with separately and independently dimmable zones for a liquid crystal display
US11430830B2 (en) White light emitting diode (LED) and method of repairing light emitting device using same
JP2022023798A (ja) 表示装置、発光ダイオード基板及び表示装置の製造方法
KR102480160B1 (ko) 평면 접합면들을 갖는 led 백플레인 및 그 제조 방법
US20220415698A1 (en) Apparatus and method for transferring light-emitting diodes
WO2023163944A1 (en) Apparatus and method for transferring light-emitting diodes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231211