JP2023172465A - Power conversion device - Google Patents

Abstract

To provide a power conversion device capable of reducing resonance between parallel-connected power modules even when a switching timing deviates between the power modules.SOLUTION: A power conversion device comprises: a power converter that includes a switch element group having a main circuit in which a plurality of power modules are connected in parallel; a control unit that controls the drive of the plurality of power modules; and a first capacitor connected between a power supply and the power converter. The power conversion device comprises a second capacitor connected in parallel with an electrical path connecting between the plurality of the power modules in the main circuit.SELECTED DRAWING: Figure 6A

Description

本願は、電力変換装置に関するものである。 The present application relates to a power conversion device.

近年、ハイブリッド自動車及び電気自動車などの電動パワートレイン用の電力変換装置は、ＩＧＢＴ及びＭＯＳＦＥＴなどの半導体素子を内蔵したパワーモジュールにより構成され、このパワーモジュールを複数並列接続し同時にスイッチング駆動することにより電力容量を増大化させている。 In recent years, power conversion devices for electric power trains such as hybrid vehicles and electric vehicles are composed of power modules containing built-in semiconductor elements such as IGBTs and MOSFETs, and power is generated by connecting multiple power modules in parallel and switching them simultaneously. Capacity is increasing.

この種の電力変換装置では、並列接続された複数のパワーモジュールに内蔵される半導体素子の特性差に起因するパワーモジュール間の特性差、主回路及び制御回路のインダクタンスのばらつきにより、パワーモジュールのスイッチング動作のタイミングが異なる事象が発生する。 In this type of power converter, switching of power modules is caused by differences in characteristics between power modules due to differences in characteristics of semiconductor elements built in multiple power modules connected in parallel, and variations in inductance of the main circuit and control circuit. Events occur with different timings of operations.

スイッチングタイミングの差により電流アンバランスが発生し、例えば最も早くスイッチングオンしたパワーモジュールに電流が集中し、損失が増大してそのパワーモジュールが破壊するおそれがあった。 A current imbalance occurs due to the difference in switching timing, and for example, current concentrates on the power module that is switched on earliest, increasing loss and potentially destroying that power module.

これに対し、パワーモジュール間のスイッチングタイミングずれを抑制する手段が知られている。例えば、電力変換装置の構造として、にゲート配線のインピーダンスが大きくなる位置のモジュールにはゲート閾値電圧が低くスイッチングタイミングの早い特性のパワーモジュールを実装するようにして、パワーモジュール間のスイッチングタイミングずれを低減する手法が提示されている（例えば、特許文献１参照）。 On the other hand, there are known means for suppressing the switching timing deviation between power modules. For example, in the structure of a power conversion device, power modules with low gate threshold voltage and fast switching timing are installed in modules where the impedance of gate wiring is high, thereby reducing switching timing deviations between power modules. A method for reducing this has been proposed (for example, see Patent Document 1).

また、複数の半導体素子の特性にばらつきがあっても、半導体素子の特性とゲート駆動電圧との関係をマップ情報として用いて、各半導体素子が所望の特性を示すように可変のゲート駆動電圧を与えられる構成をとる手法が提示されている（例えば、特許文献２参照）。 In addition, even if there are variations in the characteristics of multiple semiconductor devices, the relationship between the characteristics of the semiconductor devices and the gate drive voltage is used as map information to set the variable gate drive voltage so that each semiconductor device exhibits the desired characteristics. A method of adopting the given configuration has been proposed (for example, see Patent Document 2).

特開２０２０－１５６３０４号公報Japanese Patent Application Publication No. 2020-156304 特開２０１９－４５５８号公報JP 2019-4558 Publication

特許文献１に開示された方法を用いれば、スイッチングタイミングずれを低減することができる。しかし、パワーモジュール間のスイッチングタイミングをそろえるようにパワーモジュールの特性を選定して実装する必要があり電力変換装置の製造工程が複雑化する、歩留まりが悪化しコストが高くなってしまう。 By using the method disclosed in Patent Document 1, switching timing deviation can be reduced. However, the characteristics of the power modules must be selected and mounted so that the switching timings between the power modules are aligned, which complicates the manufacturing process of the power conversion device, lowers the yield, and increases costs.

特許文献２に開示された方法を用いれば、特許文献１の方法と同様に、スイッチングタイミングずれを低減することができる。しかし、提示される手法を実現するためにゲート駆動回路が複雑化しコストが高くなる、設計難易度が上がるという課題が生じる。 If the method disclosed in Patent Document 2 is used, switching timing deviations can be reduced similarly to the method in Patent Document 1. However, in order to realize the proposed method, problems arise in that the gate drive circuit becomes complicated, the cost increases, and the degree of design difficulty increases.

さらに、発明者らは、並列接続されたパワーモジュール間でスイッチングのタイミングがずれると、各パワーモジュール間で電圧差が生じてパワーモジュール間のインダクタンスとパワーモジュール内の半導体素子の寄生容量により、パワーモジュール間で共振現象が発生することを見出した。この共振による電圧振幅が、ドレイン―ソース間電圧に発生するサージに重畳することでドレイン―ソース間にかかる電圧が大きくなりパワーモジュールを破壊に至らしめるのである。これは特に損失を減らすために高ｄｉ／ｄｔにてスイッチングを行う場合に顕著に現れる課題である。 Furthermore, the inventors discovered that when the switching timings of power modules connected in parallel are shifted, a voltage difference occurs between each power module, and the inductance between the power modules and the parasitic capacitance of the semiconductor elements within the power module cause the power to be lost. It was discovered that a resonance phenomenon occurs between modules. When the voltage amplitude caused by this resonance is superimposed on the surge generated in the drain-source voltage, the voltage applied between the drain and source increases, leading to destruction of the power module. This problem is especially noticeable when switching is performed at high di/dt to reduce loss.

これを回避するためには、一般的に導通時の抵抗が大きくて損失の大きい耐圧の高い素子を選択する、あるいは大きな損失が発生することを許容する設計として高ｄｉ／ｄｔの高速駆動ではなく、低ｄｉ／ｄｔの低速駆動の設定としなければならない。損失が大きくなると、これを許容するためにコストの高い大きいサイズの半導体素子あるいは高価な高性能素子を使う必要がある。 In order to avoid this, it is generally necessary to select a high-voltage element that has a large resistance during conduction and a large loss, or to use a design that allows for large losses rather than a high-di/dt high-speed drive. , low di/dt, low speed drive settings. When the loss becomes large, it is necessary to use an expensive large-sized semiconductor device or an expensive high-performance device to accommodate this loss.

本願は、上記のような課題を解決するための技術を開示するものであり、簡便な構成により、スイッチングタイミングずれを発端として発生するパワーモジュール間の共振を低減可能な電力変換装置を提供することを目的とする。 The present application discloses a technique for solving the above-mentioned problems, and provides a power conversion device that can reduce resonance between power modules that occurs due to switching timing deviation with a simple configuration. With the goal.

本願に開示される電力変換装置は、複数のパワーモジュールが並列接続された主回路を有するスイッチ素子群を含む電力変換器、複数の前記パワーモジュールの駆動を制御する制御部、及び電源と前記電力変換器との間に接続された第一のコンデンサを備えた電力変換装置であって、前記主回路内の複数の前記パワーモジュールの間を接続する電気的な経路に並列に接続された第二のコンデンサを備えたものである。 The power conversion device disclosed in the present application includes a power converter including a switch element group having a main circuit in which a plurality of power modules are connected in parallel, a control unit that controls driving of the plurality of power modules, a power source and the power source. A power conversion device comprising a first capacitor connected between the converter and the second capacitor connected in parallel to an electrical path connecting between the plurality of power modules in the main circuit. It is equipped with a capacitor.

本願に開示される電力変換装置によれば、主回路内の複数の前記パワーモジュール間を接続する電気的な経路に並列に接続された第二のコンデンサを備えたので、スイッチングタイミングずれを発端として発生するパワーモジュール間の共振を低減することが可能となる。 According to the power conversion device disclosed in the present application, since the second capacitor is connected in parallel to the electrical path connecting the plurality of power modules in the main circuit, switching timing deviation can be caused by It becomes possible to reduce resonance between power modules that occurs.

実施の形態１に係る電力変換装置の概略構成を示す図である。1 is a diagram showing a schematic configuration of a power conversion device according to Embodiment 1. FIG. 実施の形態１に係る電力変換装置の半導体スイッチング素子群の回路構成の一例を示す図である。3 is a diagram showing an example of a circuit configuration of a semiconductor switching element group of the power conversion device according to Embodiment 1. FIG. 実施の形態１に係る電力変換装置の比較例の回路構成を示す図である。FIG. 3 is a diagram showing a circuit configuration of a comparative example of the power conversion device according to the first embodiment. 比較例の電力変換装置において、パワーモジュール間の共振について説明するための図である。FIG. 6 is a diagram for explaining resonance between power modules in a power conversion device of a comparative example. 比較例の電力変換装置において、パワーモジュール間の共振について説明するための図である。FIG. 6 is a diagram for explaining resonance between power modules in a power conversion device of a comparative example. 比較例の電力変換装置において、パワーモジュール間の共振について説明するための図である。FIG. 6 is a diagram for explaining resonance between power modules in a power conversion device of a comparative example. 比較例の電力変換装置において、パワーモジュール間の共振について説明するための図である。FIG. 6 is a diagram for explaining resonance between power modules in a power conversion device of a comparative example. 比較例の電力変換装置において、パワーモジュール間の共振について説明するための図である。FIG. 6 is a diagram for explaining resonance between power modules in a power conversion device of a comparative example. 比較例の電力変換装置において、パワーモジュール間の共振について説明するための図である。FIG. 6 is a diagram for explaining resonance between power modules in a power conversion device of a comparative example. 比較例の電力変換装置において、パワーモジュール間の共振について説明するための別の図で、ドレイン―ソース電圧の推移を示す図である。FIG. 7 is another diagram for explaining resonance between power modules in a power conversion device of a comparative example, and is a diagram showing changes in drain-source voltage. 実施の形態１に係る電力変換装置の回路構成の一例を示す図である。1 is a diagram showing an example of a circuit configuration of a power conversion device according to Embodiment 1. FIG. 図６ＡにモードＥでの共振経路を示した図である。FIG. 6A is a diagram showing a resonance path in mode E. 実施の形態１に係る電力変換装置及び比較例の共振状態を比較した図である。FIG. 3 is a diagram comparing resonance states of the power conversion device according to Embodiment 1 and a comparative example. 実施の形態１に係る電力変換装置及び比較例の共振電圧を比較した図である。FIG. 3 is a diagram comparing resonance voltages of the power conversion device according to Embodiment 1 and a comparative example. 実施の形態１に係る電力変換装置及び比較例の共振振幅を比較した図である。FIG. 3 is a diagram comparing resonance amplitudes of the power conversion device according to Embodiment 1 and a comparative example. 実施の形態１に係る電力変換装置及び比較例のドレイン―ソース電圧を比較した図である。FIG. 3 is a diagram comparing drain-source voltages of the power conversion device according to the first embodiment and a comparative example. 実施の形態１に係る電力変換装置の回路構成の別の例を示す図である。3 is a diagram showing another example of the circuit configuration of the power conversion device according to Embodiment 1. FIG. 実施の形態２に係る電力変換装置において共振電圧を共振周波数成分ごとに分解した図である。FIG. 7 is a diagram in which a resonant voltage is broken down into each resonant frequency component in the power conversion device according to the second embodiment. 実施の形態３に係る電力変換装置の一部構造を示す上面図である。FIG. 7 is a top view showing a partial structure of a power conversion device according to a third embodiment. 図１３Ａ中Ａ―Ａ方向から見た側面図である。FIG. 13A is a side view seen from the direction AA in FIG. 13A. 実施の形態３に係る別の電力変換装置の一部構造を示す上面図で、基板を透視した図である。FIG. 7 is a top view showing a partial structure of another power conversion device according to Embodiment 3, with the board seen through. 図１４Ａ中Ｂ―Ｂ方向から見た側面図である。FIG. 14A is a side view seen from the BB direction in FIG. 14A. 実施の形態３に係る別の電力変換装置の一部構造を示す上面図で、基板を透視していない図である。FIG. 7 is a top view showing a partial structure of another power conversion device according to Embodiment 3, with the substrate not being seen through. 実施の形態１から３に係る制御部のハードウエアの構成例を示す図である。FIG. 3 is a diagram illustrating a hardware configuration example of a control unit according to embodiments 1 to 3. FIG.

以下、本願で開示される電力変換装置の実施の形態について図を参照して説明する。本実施の形態に係る電力変換装置は、パワーエレクトロニクス分野のインバータあるいはコンバータなどに関するものである。なお、各図中、同一符号は、同一または相当部分を示すものとする。 Embodiments of the power converter device disclosed in this application will be described below with reference to the drawings. The power conversion device according to this embodiment relates to an inverter, a converter, or the like in the field of power electronics. In each figure, the same reference numerals indicate the same or corresponding parts.

実施の形態１．
以下に、実施の形態１に係る電力変換装置について図を用いて説明する。
＜電力変換装置の概略構成＞
図１は、実施の形態１に係る電力変換装置の概略構成を示す図である。実施の形態１に係る電力変換装置は、電力変換器５０として例えばインバータから構成され、電力変換器５０の入力側には直流電源１が接続され、出力側には負荷であるモータ９が接続されている。 Embodiment 1.
The power conversion device according to Embodiment 1 will be described below with reference to the drawings.
<Schematic configuration of power converter>
FIG. 1 is a diagram showing a schematic configuration of a power conversion device according to a first embodiment. The power converter device according to the first embodiment includes a power converter 50, for example, an inverter, an input side of the power converter 50 is connected to a DC power supply 1, and an output side is connected to a motor 9, which is a load. ing.

直流電圧を出力する直流電源１は、例えばバッテリであり、この電力変換装置が電気自動車あるいはハイブリッド自動車に適用された場合には、直流電源の代表的な例として、ニッケル水素またはリチウムイオン等の二次電池からなる蓄電池が用いられ、その電圧は少なくとも１００Ｖ以上である。 The DC power source 1 that outputs a DC voltage is, for example, a battery, and when this power conversion device is applied to an electric vehicle or a hybrid vehicle, a typical example of the DC power source is a battery such as nickel metal hydride or lithium ion. A storage battery consisting of a secondary battery is used, and its voltage is at least 100V or more.

電力変換器５０の入力段には、電圧リプル及びノイズ除去用の平滑用コンデンサ２を備え、電力変換器５０は半導体スイッチング素子群３～８を備えた、３相インバータである。インバータは平滑用コンデンサ２の出力電圧を、３相交流として３相出力端子Ｖｕ、Ｖｖ、Ｖｗに出力する。インバータの３相出力端子は発電機あるいは電動機等からなるモータ９に接続され三相交流を供給する。 The input stage of the power converter 50 is equipped with a smoothing capacitor 2 for voltage ripple and noise removal, and the power converter 50 is a three-phase inverter equipped with semiconductor switching element groups 3 to 8. The inverter outputs the output voltage of the smoothing capacitor 2 as three-phase alternating current to three-phase output terminals Vu, Vv, and Vw. The three-phase output terminals of the inverter are connected to a motor 9, such as a generator or an electric motor, to supply three-phase alternating current.

制御部１０は制御線３２ａ～３２ｆにより、各半導体スイッチング素子群３～８をそれぞれ予め設定されたデッドタイムを挟んでオン、オフ制御する。具体的には、制御部１０はゲートドライバ回路１１を備えており、半導体スイッチング素子群３は制御線３２ａを介して制御部１０から出力される制御信号により、半導体スイッチング素子群４は制御線３２ｂを介して制御部１０から出力される制御信号により、半導体スイッチング素子群５は制御線３２ｃを介して制御部１０から出力される制御信号により、半導体スイッチング素子群６は制御線３２ｄを介して制御部１０から出力される制御信号により、半導体スイッチング素子群７は制御線３２ｅを介して制御部１０から出力される制御信号により、半導体スイッチング素子群８は制御線３２ｆを介して制御部１０から出力される制御信号により、スイッチング動作を行う。 The control unit 10 controls each of the semiconductor switching element groups 3 to 8 to turn on and off with a preset dead time in between, using the control lines 32a to 32f. Specifically, the control unit 10 includes a gate driver circuit 11, and the semiconductor switching element group 4 is controlled by a control signal outputted from the control unit 10 via a control line 32a. The semiconductor switching element group 5 is controlled by the control signal output from the control unit 10 via the control line 32c, and the semiconductor switching element group 6 is controlled via the control line 32d. In response to the control signal output from the control section 10, the semiconductor switching element group 7 is activated via the control line 32e, and the semiconductor switching element group 8 is output from the control section 10 via the control line 32f. The switching operation is performed according to the control signal provided.

インバータの入力電圧を取得するため、電圧センサ回路（ＳＶ１）２０がインバータ入力段に平滑用コンデンサ２と並列に設置され、制御部１０は、信号線３１ａを介して入力電圧情報を取得する。また、電流センサ回路（ＳＣ１～３）２１ａ～２１ｃがインバータの３相出力端子Ｖｕ，Ｖｖ，Ｖｗとモータ９との間に設けられており、各相の電流Ｉｕ，Ｉｖ，Ｉｗの値を検出する。制御部１０は、信号線３１ｂ～３１ｄを介して、各相の電流値を取得する。 In order to obtain the input voltage of the inverter, a voltage sensor circuit (SV1) 20 is installed in parallel with the smoothing capacitor 2 at the inverter input stage, and the control unit 10 obtains input voltage information via the signal line 31a. In addition, current sensor circuits (SC1-3) 21a-21c are provided between the three-phase output terminals Vu, Vv, Vw of the inverter and the motor 9, and detect the values of the currents Iu, Iv, Iw of each phase. do. The control unit 10 obtains the current value of each phase via the signal lines 31b to 31d.

モータ９には回転角センサ（Ｓｎｓ）３０が設けられ、モータ９の回転角θｍを検出し、検出された回転角θｍは信号線３１ｆを介して、制御部１０に入力される。また、外部から、モータ９のトルク指令値Ｔｒｑ＊及び直流電圧指令値Ｖ２＊がそれぞれ信号線４２ａ、４２ｂを介して制御部１０に入力される。 The motor 9 is provided with a rotation angle sensor (Sns) 30 to detect the rotation angle θm of the motor 9, and the detected rotation angle θm is input to the control unit 10 via a signal line 31f. Further, a torque command value Trq* and a DC voltage command value V2* of the motor 9 are input from the outside to the control unit 10 via signal lines 42a and 42b, respectively.

実施の形態１に係る電力変換装置では、インバータに用いられているパワーモジュールの半導体スイッチング素子をＭＯＳＦＥＴ（Ｍｅｒｔａｌ ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）としているが、これに限るものではなく例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）とＤｉ（Ｄｉｏｄｅ：ダイオード）で構成されてもよい。 In the power conversion device according to the first embodiment, the semiconductor switching element of the power module used in the inverter is a MOSFET (Mertal Oxide Semiconductor Field Effect Transistor), but is not limited to this, and for example, an IGBT (Insulated Gate Bi polar Transistor) and Di (Diode).

図２は、実施の形態１に係る電力変換装置の半導体スイッチング素子群の構造を詳細に示した図で、図２では例として半導体スイッチング素子群３の構造を示した図である。半導体スイッチング素子群３は、複数のパワーモジュール３ａ、３ｂから構成されており、パワーモジュール３ａとパワーモジュール３ｂが並列に接続されている。各パワーモジュール３ａ、３ｂの半導体スイッチング素子の電極であるドレイン、ソースはそれぞれ接続されており、制御部１０の具備するゲートドライバ回路１１はゲート抵抗３Ｒａ、３Ｒｂを介して各パワーモジュール３ａ、３ｂに接続されている。パワーモジュール３ａを含む側をＡ相、パワーモジュール３ｂを含む側をＢ相と称する。なお、他の半導体スイッチング素子群４～８も同様に、複数のパワーモジュールが並列に接続された構造を有する。 FIG. 2 is a diagram showing in detail the structure of the semiconductor switching element group of the power conversion device according to the first embodiment, and FIG. 2 is a diagram showing the structure of the semiconductor switching element group 3 as an example. The semiconductor switching element group 3 is composed of a plurality of power modules 3a and 3b, and the power module 3a and the power module 3b are connected in parallel. The drain and source electrodes of the semiconductor switching elements of each power module 3a, 3b are connected to each other, and the gate driver circuit 11 included in the control unit 10 is connected to each power module 3a, 3b via gate resistors 3Ra, 3Rb. It is connected. The side including the power module 3a is called the A phase, and the side including the power module 3b is called the B phase. Note that the other semiconductor switching element groups 4 to 8 similarly have a structure in which a plurality of power modules are connected in parallel.

＜パワーモジュール間の共振＞
次に、発明者らが見出した、パワーモジュール間で共振現象、すなわち並列接続されたパワーモジュール間でスイッチングのタイミングがずれると、各パワーモジュール間で電圧差が生じてパワーモジュール間のインダクタンスとパワーモジュール内の半導体素子の寄生容量により、パワーモジュール間で共振が発生する現象、について説明する。 <Resonance between power modules>
Next, the inventors discovered that when there is a resonance phenomenon between power modules, that is, when the switching timing is shifted between power modules connected in parallel, a voltage difference occurs between each power module, and the inductance and power between the power modules increase. A phenomenon in which resonance occurs between power modules due to parasitic capacitance of semiconductor elements within the modules will be described.

図３は、図１の電力変換器５０であるインバータのうち半導体スイッチング素子群３，４が接続された１つのレグの回路構成を示したもので、本実施の形態１に係る回路構成に対する比較例である。図３において、各パワーモジュール３ａ、４ａの側がＡ相、各パワーモジュール３ｂ、４ｂの側がＢ相である。また、各パワーモジュール３ａ、３ｂ、４ａ、４ｂに図示されたコンデンサは、それぞれドレイン―ソース間、ドレイン―ゲート間、ゲート―ソース間に存在する寄生容量を表している。また、回路中の各寄生インダクタンスを、３Ｌａ１，３Ｌｂ１，３Ｌｇａ，３Ｌｇｂ，３Ｌｓａ，３Ｌｓｂ，３Ｌａ２，３Ｌｂ２，４Ｌａ１，４Ｌｂ１，４Ｌｇａ，４Ｌｇｂ，４Ｌｓａ，４Ｌｓｂ，４Ｌａ２，４Ｌｂ２の符号で示している。 FIG. 3 shows the circuit configuration of one leg to which the semiconductor switching element groups 3 and 4 are connected in the inverter that is the power converter 50 in FIG. 1, and is compared with the circuit configuration according to the first embodiment. This is an example. In FIG. 3, the A phase is on the side of each power module 3a, 4a, and the B phase is on the side of each power module 3b, 4b. Further, the capacitors illustrated in each of the power modules 3a, 3b, 4a, and 4b represent parasitic capacitances existing between the drain and the source, between the drain and the gate, and between the gate and the source, respectively. Further, each parasitic inductance in the circuit is indicated by the symbols 3La1, 3Lb1, 3Lga, 3Lgb, 3Lsa, 3Lsb, 3La2, 3Lb2, 4La1, 4Lb1, 4Lga, 4Lgb, 4Lsa, 4Lsb, 4La2, 4Lb2.

以下に、下アーム側の半導体スイッチング素子群４がターンオンしたときの、半導体スイッチング素子群３の各パワーモジュール間で共振が発生するメカニズムの一例を、図４Ａ～図４Ｆを用いて説明する。なお、回路中流れる電流を矢印で示している。 An example of a mechanism in which resonance occurs between the power modules of the semiconductor switching element group 3 when the semiconductor switching element group 4 on the lower arm side is turned on will be described below with reference to FIGS. 4A to 4F. Note that the current flowing in the circuit is indicated by an arrow.

（１）モードＡ
図４Ａは、モードＡの状態を示しており、半導体スイッチング素子群３，４はともにオフ状態であり、インバータの出力側のモータ９から電流が流入している状態を考える。このとき、モータ９側から流れ込む電流は、半導体スイッチング素子群３のパワーモジュール３ａ、３ｂの内部ダイオードを介してソースからドレインに流れている。 (1) Mode A
FIG. 4A shows a state in mode A, in which semiconductor switching element groups 3 and 4 are both in an off state, and a state in which current is flowing from motor 9 on the output side of the inverter is considered. At this time, the current flowing from the motor 9 side flows from the source to the drain via the internal diodes of the power modules 3a and 3b of the semiconductor switching element group 3.

（２）モードＢ
図４Ｂは、モードＢの状態を示しており、半導体スイッチング素子群４がターンオンする。ここで、パワーモジュール４ａに対して、パワーモジュール４ｂが遅れてターンオンする。このため、パワーモジュール４ａのドレイン電流がパワーモジュール４ｂに対して大きい。一方で、パワーモジュール３ａの内部ダイオードに流れている電流は、パワーモジュール３ｂに比べて小さくなる。このため、パワーモジュール３ａの電流がパワーモジュール３ｂより先に０となりリカバリが発生する。 (2) Mode B
FIG. 4B shows a state in mode B, in which the semiconductor switching element group 4 is turned on. Here, the power module 4b is turned on later than the power module 4a. Therefore, the drain current of the power module 4a is larger than that of the power module 4b. On the other hand, the current flowing through the internal diode of the power module 3a is smaller than that of the power module 3b. Therefore, the current in the power module 3a becomes 0 before that in the power module 3b, and recovery occurs.

（３）モードＣ
図４Ｃは、モードＣの状態を示している。パワーモジュール３ａの内部ダイオードにリカバリが発生するため、リカバリ電流がＡ相側に流れる。このとき、Ｂ相側のパワーモジュール３ｂはリカバリが発生していない。パワーモジュール３ｂの内部ダイオードは導通状態である。 (3) Mode C
FIG. 4C shows the state of mode C. Since recovery occurs in the internal diode of the power module 3a, a recovery current flows to the A phase side. At this time, recovery has not occurred in the B-phase side power module 3b. The internal diode of the power module 3b is in a conductive state.

（４）モードＤ
図４Ｄは、モードＤの状態を示している。パワーモジュール３ａの内部ダイオードがリカバリ後、パワーモジュール３ａのドレイン―ソース間の寄生容量が充電されドレイン―ソース間電圧Ｖｄｓ＿３ａが上昇する。一方、パワーモジュール３ｂの内部ダイオードは導通状態のためドレイン―ソース間電圧Ｖｄｓ＿３ｂはほぼ０Ｖである。このとき、Ｖｄｓ＿３ａ＞Ｖｄｓ＿３ｂとなり、Ａ相のパワーモジュール３ａとＢ相のパワーモジュール３ｂとの間に電位差が発生する。 (4) Mode D
FIG. 4D shows the mode D state. After the internal diode of the power module 3a recovers, the drain-source parasitic capacitance of the power module 3a is charged, and the drain-source voltage Vds_3a increases. On the other hand, since the internal diode of the power module 3b is in a conductive state, the drain-source voltage Vds_3b is approximately 0V. At this time, Vds_3a>Vds_3b, and a potential difference occurs between the A-phase power module 3a and the B-phase power module 3b.

（５）モードＥ
図４Ｅは、モードＥの状態を示している。パワーモジュール３ｂのドレイン―ソース間電圧Ｖｄｓ＿３ｂはほぼ０Ｖとなった後、リカバリが完了しパワーモジュール３ｂの内部ダイオードを導通することができず、電流は寄生容量に流れる。すなわち、半導体スイッチ群３において、Ａ相のドレイン―ソース間電圧Ｖｄｓ＿３ａは増加し、Ｂ相と電位差が発生したため、Ａ相からＢ相に電流が流れパワーモジュール３ｂのドレイン―ソース間の寄生容量は充電される。その後は、各パワーモジュール３ａ、３ｂの寄生容量間で共振する。ここで、半導体スイッチング素子群４に流れるターンオン電流は説明簡略化のため割愛する。 (5) Mode E
FIG. 4E shows the state of mode E. After the drain-source voltage Vds_3b of the power module 3b becomes approximately 0V, recovery is completed and the internal diode of the power module 3b cannot be made conductive, and current flows through the parasitic capacitance. That is, in the semiconductor switch group 3, the drain-source voltage Vds_3a of the A phase increases and a potential difference with the B phase occurs, so a current flows from the A phase to the B phase, and the parasitic capacitance between the drain and source of the power module 3b is It will be charged. Thereafter, resonance occurs between the parasitic capacitances of each power module 3a, 3b. Here, the turn-on current flowing through the semiconductor switching element group 4 will be omitted for the sake of brevity.

（６）モードＦ
図４Ｆは、モードＦの状態を示している。パワーモジュール３ａ、３ｂのリカバリ電流が減少するときに、パワーモジュール３ａと平滑用コンデンサ２と間の寄生インダクタンス３Ｌａ1，３Ｌａ２，４Ｌａ１，４Ｌａ２、パワーモジュール３ｂと平滑用コンデンサ２と間の寄生インダクタンス３Ｌｂ１，３Ｌｂ２，４Ｌｂ１，４Ｌｂ２により、それぞれサージ電圧が発生し、各パワーモジュール３ａ、３ｂの寄生容量は平滑用コンデンサ２の電圧よりも高い電圧まで充電される。この時、寄生インダクタンスによるサージ電圧とモードＥで説明したパワーモジュール間の共振による充電電圧が重畳される。ここでも、半導体スイッチング素子群４に流れるターンオン電流は説明簡略化のため割愛する。 (6) Mode F
FIG. 4F shows the state of mode F. When the recovery currents of the power modules 3a and 3b decrease, the parasitic inductances 3La1, 3La2, 4La1, 4La2 between the power module 3a and the smoothing capacitor 2, the parasitic inductances 3Lb1 between the power module 3b and the smoothing capacitor 2, A surge voltage is generated by 3Lb2, 4Lb1, and 4Lb2, and the parasitic capacitance of each power module 3a, 3b is charged to a voltage higher than the voltage of the smoothing capacitor 2. At this time, the surge voltage caused by the parasitic inductance and the charging voltage caused by the resonance between the power modules described in Mode E are superimposed. Again, the turn-on current flowing through the semiconductor switching element group 4 will be omitted for the sake of brevity.

上記では、パワーモジュール３ａ、３ｂを並列接続させた半導体スイッチング素子群３及びパワーモジュール４ａ、４ｂを並列接続させた半導体スイッチング素子群４を備えた構成において、半導体スイッチング素子群４のパワーモジュール４ａ、４ｂのスイッチングにずれが生じ、それに伴う現象について説明した。この例では、スイッチング時のリカバリタイミングがばらつくことにより、非スイッチング側の半導体スイッチング素子群３のパワーモジュール３ａ、３ｂ間に電位差が発生し、共振電流が流れる。これにより、パワーモジュール３ａ、３ｂ間に共振電圧が発生することで、平滑用コンデンサ２と各パワーモジュール３ａ、３ｂとの間の寄生インダクタンスによるサージ電圧に共振電圧が重畳され、パワーモジュール３ａ、３ｂのドレイン―ソース間電圧が増大する。 In the above configuration, the power module 4a of the semiconductor switching element group 4, 4b's switching has occurred, and the accompanying phenomenon has been explained. In this example, due to variations in recovery timing during switching, a potential difference occurs between the power modules 3a and 3b of the semiconductor switching element group 3 on the non-switching side, and a resonant current flows. As a result, a resonant voltage is generated between the power modules 3a, 3b, and the resonant voltage is superimposed on the surge voltage due to the parasitic inductance between the smoothing capacitor 2 and each power module 3a, 3b. The drain-source voltage increases.

図５は、比較例の電力変換装置が図４Ａ～図４Ｆに示したモードＡ～Ｆで動作した時の各パワーモジュール３ａ、３ｂのドレイン―ソース間の電圧波形、及びパワーモジュール３ａ、３ｂのドレイン―ソース間の共振電圧波形を示す図である。リカバリタイミングがずれることで、半導体スイッチング素子群３のＶｄｓに電位差が発生し、パワーモジュール３ａ、３ｂ間で共振する。そのときに流れる電流による充電電圧（共振電圧）が、サージ電圧のピーク電圧に重畳されることで、ドレイン―ソース間にかかる電圧が大きくなりパワーモジュールが破壊する恐れがあることが確認できる。共振による電流により、パワーモジュール３ｂのドレイン―ソース間の寄生容量の充電電圧が増加していくため、パワーモジュール３ｂのドレイン―ソース間電圧はパワーモジュール３ａより共振電圧の重畳による影響を大きく受けている。 FIG. 5 shows the voltage waveform between the drain and source of each power module 3a, 3b when the power conversion device of the comparative example operates in modes A to F shown in FIGS. 4A to 4F, and the voltage waveform of the power module 3a, 3b. FIG. 3 is a diagram showing a resonance voltage waveform between a drain and a source. Due to the shift in recovery timing, a potential difference occurs in Vds of the semiconductor switching element group 3, causing resonance between the power modules 3a and 3b. It can be confirmed that when the charging voltage (resonant voltage) caused by the current flowing at that time is superimposed on the peak voltage of the surge voltage, the voltage applied between the drain and source becomes large and there is a risk of destroying the power module. Due to the current caused by resonance, the charging voltage of the parasitic capacitance between the drain and source of the power module 3b increases, so the voltage between the drain and source of the power module 3b is more affected by the superposition of the resonance voltage than the power module 3a. There is.

上記では、半導体スイッチング素子群４のスイッチングのずれによるリカバリについてスイッチングしていない半導体スイッチング素子群３への影響で説明したが、スイッチングタイミングのずれによるリカバリ発生のタイミングのずれはあくまでも一例である。スイッチングのタイミングが揃っていても、各半導体スイッチング素子群の主回路の寄生インダクタンス成分が揃っていなければ、半導体スイッチング素子群内でターンオン時の電流が異なることになり、リカバリタイミングのずれを生じさせることになる。ここで各半導体スイッチング素子群の主回路の寄生インダクタンス成分とは、半導体スイッチング素子群３であれば、寄生インダクタンス３Ｌａ１，３Ｌａ２，３Ｌｂ１，３Ｌｂ２であり、半導体スイッチング素子群４であれば、寄生インダクタンス４Ｌａ１，４Ｌａ２，４Ｌｂ１，４Ｌｂ２である。 In the above, recovery due to a switching deviation of the semiconductor switching element group 4 has been explained in terms of the effect on the non-switching semiconductor switching element group 3, but the deviation in the timing of recovery occurrence due to a switching timing deviation is just one example. Even if the switching timings are aligned, if the parasitic inductance components of the main circuit of each semiconductor switching element group are not aligned, the current at turn-on will differ within the semiconductor switching element group, causing a shift in recovery timing. It turns out. Here, the parasitic inductance components of the main circuit of each semiconductor switching element group are parasitic inductances 3La1, 3La2, 3Lb1, 3Lb2 for semiconductor switching element group 3, and parasitic inductance 4La1 for semiconductor switching element group 4. , 4La2, 4Lb1, 4Lb2.

＜パワーモジュール間の共振電圧の抑制＞
本実施の形態１に係る電力変換装置について、上記の課題に対する解決案について説明する。すなわち、図４Ａ～図４Ｆで説明したサージ電圧の増大を抑制するためには、動作モードＥで発生するパワーモジュール間の共振電圧を抑制する必要がある。 <Suppression of resonance voltage between power modules>
Regarding the power conversion device according to the first embodiment, a solution to the above problem will be explained. That is, in order to suppress the increase in surge voltage described in FIGS. 4A to 4F, it is necessary to suppress the resonance voltage between power modules that occurs in operation mode E.

図６Ａは、実施の形態１に係る電力変換装置の回路構成の一例を示す図で、図１のインバータのうち半導体スイッチング素子群３，４が接続された１つのレグの回路構成を示したものである。図４の比較例の構成と異なるのは、図４Ｅで示した共振経路において、パワーモジュールが並列接続された主回路のＡ相とＢ相との間にコンデンサ１００Ｃを挿入したことである。図６Ａにおいては、上アームのパワーモジュール３ａ、３ｂのドレイン間に挿入している。その他の構成は、図４の比較例で示した構成と同様であるので、説明を省略する。また、図６Ｂは、図６ＡにモードＥでパワーモジュール間の共振電圧の発生する共振経路を示した図である。 FIG. 6A is a diagram showing an example of the circuit configuration of the power conversion device according to the first embodiment, and shows the circuit configuration of one leg of the inverter in FIG. 1 to which semiconductor switching element groups 3 and 4 are connected. It is. What differs from the configuration of the comparative example in FIG. 4 is that in the resonance path shown in FIG. 4E, a capacitor 100C is inserted between the A phase and B phase of the main circuit in which the power modules are connected in parallel. In FIG. 6A, it is inserted between the drains of the power modules 3a and 3b of the upper arm. The other configurations are the same as the configuration shown in the comparative example of FIG. 4, so the explanation will be omitted. Further, FIG. 6B is a diagram showing a resonance path where a resonance voltage is generated between power modules in mode E in FIG. 6A.

図７は、図４の回路構成である比較例及び図６の回路構成である実施の形態１の共振状態を示す図である。図において、横軸は周波数、縦軸は共振経路のインピーダンスを示している。比較例の共振は、パワーモジュール３ａ、３ｂ間で構成されるＬＣ共振周波数ｆ０で発生する。この共振を抑制するために、図６Ａのようにコンデンサ１００Ｃを挿入すると、比較例のＬＣ共振周波数ｆ０よりも低い周波数の第一の共振周波数ｆ１と比較例のＬＣ共振周波数ｆ０よりも高い周波数の第二の共振周波数ｆ２とを備えるようになる。これにより、ＬＣ共振周波数ｆ０におけるインピーダンスＺ０に応じて発生していた共振電圧を、第一の共振周波数ｆ１におけるインピーダンスＺ１と第二の共振周波数ｆ２におけるインピーダンスＺ２による共振電圧に分散させることができる。ここで、共振経路とは、各パワーモジュールの寄生容量と各パワーモジュールを接続するドレインライン、ソースラインから構成される閉回路を指す。すなわち、比較例においては図４Ｅで示した閉回路、図６Ｂの本実施の形態１においては、比較例の閉回路にコンデンサ１００Ｃを経由する回路を含む閉回路である。 FIG. 7 is a diagram showing the resonance state of the comparative example having the circuit configuration of FIG. 4 and the first embodiment having the circuit configuration of FIG. 6. In the figure, the horizontal axis shows the frequency, and the vertical axis shows the impedance of the resonance path. Resonance in the comparative example occurs at the LC resonance frequency f0 formed between the power modules 3a and 3b. In order to suppress this resonance, when a capacitor 100C is inserted as shown in FIG. 6A, a first resonant frequency f1 lower than the LC resonant frequency f0 of the comparative example and a frequency higher than the LC resonant frequency f0 of the comparative example are connected. and a second resonant frequency f2. Thereby, the resonant voltage generated according to the impedance Z0 at the LC resonant frequency f0 can be dispersed into the resonant voltage due to the impedance Z1 at the first resonant frequency f1 and the impedance Z2 at the second resonant frequency f2. Here, the resonance path refers to a closed circuit composed of the parasitic capacitance of each power module, a drain line, and a source line that connect each power module. That is, in the comparative example, the closed circuit shown in FIG. 4E is used, and in the first embodiment shown in FIG. 6B, the closed circuit of the comparative example includes a circuit passing through the capacitor 100C.

図８は、図５に示した比較例におけるパワーモジュール３ａ、３ｂのドレイン―ソース間の共振電圧波形（破線）に共振回路にコンデンサ１００Ｃを挿入した実施の形態１における共振電圧波形（実線）を重ねて示した図である。また、図９は、共振電圧波形に対し高速フーリエ変換処理を行った結果を比較例（破線）と実施の形態１（実線）とを対比して示した図である。図８において、コンデンサ１００Ｃを挿入することで、ドレインソース電圧ピークのタイミングにおける、共振電圧が減少していることがわかる。これは、図９に示されるように、ＬＣ共振周波数ｆ０を複数の共振周波数ｆ１，ｆ２に分散しており、共振電圧の振幅が減少するためである。 FIG. 8 shows the resonant voltage waveform (solid line) in Embodiment 1 in which a capacitor 100C is inserted in the resonant circuit in addition to the resonant voltage waveform (broken line) between the drains and sources of power modules 3a and 3b in the comparative example shown in FIG. It is a figure shown in piles. Moreover, FIG. 9 is a diagram showing the results of performing fast Fourier transform processing on the resonant voltage waveform in comparison between a comparative example (broken line) and the first embodiment (solid line). In FIG. 8, it can be seen that by inserting the capacitor 100C, the resonance voltage at the timing of the drain-source voltage peak is reduced. This is because, as shown in FIG. 9, the LC resonance frequency f0 is dispersed into a plurality of resonance frequencies f1 and f2, and the amplitude of the resonance voltage decreases.

図１０は、図５に示した比較例におけるパワーモジュール３ｂのドレイン―ソース間の電圧波形（破線）に、コンデンサ１００Ｃを挿入した実施の形態１におけるパワーモジュール３ｂのドレイン―ソース間の電圧波形（実線）を重ねて示した図である。図１０に示されるように、ドレイン―ソース間の電圧のピーク値を減少させることが可能となる。このようにドレイン―ソース間の電圧のピーク値を減少させることができれば、スイッチング素子を低損失かつ高速スイッチング駆動させることができ、小型で安価な素子を用いることが可能となる。 FIG. 10 shows the drain-source voltage waveform (dashed line) of the power module 3b in the first embodiment in which the capacitor 100C is inserted in the drain-source voltage waveform (dashed line) of the power module 3b in the comparative example shown in FIG. It is a diagram in which solid lines) are overlapped. As shown in FIG. 10, it is possible to reduce the peak value of the drain-source voltage. If the peak value of the voltage between the drain and the source can be reduced in this way, the switching element can be driven with low loss and high speed switching, and it becomes possible to use small and inexpensive elements.

以上のように、実施の形態１によれば、複数のパワーモジュールが並列接続されたスイッチング素子群を備えた電力変換装置において、複数のパワーモジュールを接続する経路と並列にコンデンサを接続して簡易な構造で共振抑制回路を構成したので、スイッチングタイミングずれを発端として発生するパワーモジュール間の共振電圧の振幅を低減することが可能となる。また、パワーモジュールのドレイン―ソース間の電圧のピーク値を減少させることが可能となる。これにより、スイッチング素子を低損失かつ高速スイッチング（高ｄｉ／ｄｔ）駆動させることができ、小型で安価な素子を用いることが可能な電力変換装置を提供することができる。パワーモジュールのスイッチングで発生するサージ電圧に、パワーモジュール間の共振が重畳すると、パワーモジュールのドレイン―ソース間の耐圧を超過する虞があったが、本実施の形態によれば共振電圧の振幅を低減し、ドレイン―ソース間の耐圧以内に抑えることができる。 As described above, according to Embodiment 1, in a power conversion device including a switching element group in which a plurality of power modules are connected in parallel, a capacitor is connected in parallel with a path connecting a plurality of power modules. Since the resonance suppression circuit is configured with this structure, it is possible to reduce the amplitude of resonance voltage between power modules that occurs due to a switching timing shift. Furthermore, it is possible to reduce the peak value of the voltage between the drain and source of the power module. Thereby, it is possible to drive the switching element with low loss and high speed switching (high di/dt), and it is possible to provide a power conversion device that can use small and inexpensive elements. If the resonance between the power modules were superimposed on the surge voltage generated by the switching of the power modules, there was a risk that the withstand voltage between the drain and source of the power module would be exceeded.However, according to this embodiment, the amplitude of the resonant voltage can be reduced. can be suppressed to within the drain-source breakdown voltage.

図６Ａで示した実施の形態１の回路構成において、コンデンサ１００Ｃをパワーモジュール３ａ、３ｂのドレイン間に挿入しているが、これに限るものではなく、例えば、上アームのパワーモジュール３ａ、３ｂのソース間あるいは下アームのパワーモジュール４ａ、４ｂのドレイン間に挿入しても、同様に効果を得ることができる。すなわち、並列に接続されたパワーモジュールを構成する半導体スイッチング素子の第一電極間または第二電極間にコンデンサ１００Ｃを接続すればよい。 In the circuit configuration of the first embodiment shown in FIG. 6A, the capacitor 100C is inserted between the drains of the power modules 3a and 3b, but the invention is not limited to this. The same effect can be obtained by inserting it between the sources or between the drains of the lower arm power modules 4a and 4b. That is, the capacitor 100C may be connected between the first electrodes or the second electrodes of the semiconductor switching elements constituting the power module connected in parallel.

図１１は、実施の形態１に係る電力変換装置の回路構成の別の例を示す図である。図１１においては、上アームのパワーモジュール３ａ、３ｂのソース間にコンデンサ１００Ｃを挿入している。その他の構成は、図６Ａで示した構成と同様であるので、説明を省略する。図１１では、共振経路には、ゲート抵抗３Ｒｂ，３Ｒａが含まれているので、この抵抗での電力消費し、共振電圧の振幅は時間に応じて減衰していく。 FIG. 11 is a diagram showing another example of the circuit configuration of the power conversion device according to the first embodiment. In FIG. 11, a capacitor 100C is inserted between the sources of the upper arm power modules 3a and 3b. The rest of the configuration is the same as the configuration shown in FIG. 6A, so the explanation will be omitted. In FIG. 11, since the resonant path includes gate resistors 3Rb and 3Ra, power is consumed in these resistors, and the amplitude of the resonant voltage attenuates over time.

一方、図６Ａ及び図６Ｂで示した上アームのドレイン間及び下アームのドレイン間にコンデンサ１００Ｃを挿入した場合は、ゲート抵抗を導通していた共振電流が、コンデンサ１００Ｃを通るようになるため、ゲート抵抗による共振電圧の減衰量が減少する。このことから、上アームのドレイン間、下アームのソース間にコンデンサを挿入する方がより効果的に共振電圧を抑制することが可能である。すなわち、レグのように並列に接続されたパワーモジュールが複数直列に接続された電力変換器においては、隣接するスイッチ素子群に接続されていない側の半導体スイッチング素子の第一の電極間または第二の電極間にコンデンサ１００Ｃを接続すればよい。 On the other hand, if a capacitor 100C is inserted between the drains of the upper arm and between the drains of the lower arm as shown in FIGS. 6A and 6B, the resonant current that was conducting through the gate resistance will now pass through the capacitor 100C. The amount of attenuation of the resonant voltage due to the gate resistance is reduced. For this reason, it is possible to suppress the resonance voltage more effectively by inserting a capacitor between the drain of the upper arm and between the source of the lower arm. In other words, in a power converter in which a plurality of parallel-connected power modules such as legs are connected in series, there is a gap between the first electrode or the second electrode of the semiconductor switching element on the side that is not connected to the adjacent switch element group. A capacitor 100C may be connected between the electrodes.

また、コンデンサ１００Ｃを挿入した実施の形態１の電力変換装置において、図７で示したように比較例のＬＣ共振周波数ｆ０でのインピーダンスＺ０よりも、第一の共振周波数ｆ１での第一のインピーダンスＺ１及び第二の共振周波数ｆ２での第二のインピーダンスＺ２が大きい特性を有している例について示したが、これに限るものではない。例えば、第二のインピーダンスＺ２が比較例のインピーダンスＺ０より小さい場合においても同様の効果を得ることができる。 In addition, in the power conversion device of the first embodiment in which the capacitor 100C is inserted, as shown in FIG. Although an example has been shown in which the second impedance Z2 at Z1 and the second resonant frequency f2 has a large characteristic, the present invention is not limited to this. For example, the same effect can be obtained even when the second impedance Z2 is smaller than the impedance Z0 of the comparative example.

但し、図７で示したように比較例のインピーダンスＺ０よりも、第一のインピーダンスＺ１及び第二のインピーダンスＺ２の両方が大きい場合には、共振を分散させるだけでなく、インピーダンスの増加により、共振振幅を低減させることができるため、より効果的である。 However, as shown in FIG. 7, when both the first impedance Z1 and the second impedance Z2 are larger than the impedance Z0 of the comparative example, not only the resonance is dispersed, but also the resonance is It is more effective because the amplitude can be reduced.

実施の形態２．
以下に、実施の形態２に係る電力変換装置について図を用いて説明する。
実施の形態１においては、図７を用いて、比較例のＬＣ共振周波数ｆ０でのインピーダンスＺ０とコンデンサ１００Ｃを挿入した場合の第一の共振周波数ｆ１での第一のインピーダンスＺ１及び第二の共振周波数ｆ２での第二のインピーダンスＺ２との関係について説明した。本実施の形態２においては、コンデンサ１００Ｃを挿入した場合の第一の共振周波数ｆ１及び第二の共振周波数ｆ２の関係について説明する。なお、実施の形態２に係る電力変換装置の回路構成は実施の形態１と同様であるので、説明を省略する。 Embodiment 2.
Below, a power conversion device according to a second embodiment will be described using figures.
In the first embodiment, using FIG. 7, the impedance Z0 at the LC resonance frequency f0 of the comparative example, the first impedance Z1 and the second resonance at the first resonance frequency f1 when the capacitor 100C is inserted The relationship with the second impedance Z2 at the frequency f2 has been explained. In the second embodiment, the relationship between the first resonant frequency f1 and the second resonant frequency f2 when the capacitor 100C is inserted will be described. Note that the circuit configuration of the power conversion device according to Embodiment 2 is the same as that of Embodiment 1, so a description thereof will be omitted.

図１２は、図８で示したコンデンサ１００Ｃを並列接続された複数のパワーモジュールの主回路に挿入した場合のドレイン―ソース間電圧に現れる共振電圧の推移を示す図及びそれを各共振周波数ｆ１，ｆ２成分に分解した図である。図１２に示すように、共振開始のタイミングにおいて、各周波数成分の波形は負のピークの位相であり、ここから時間経過とともに位相が変化する。ここで、第二の共振周波数ｆ２が、第一の共振周波数ｆ１の偶数倍に近い値となるようにすればよい。すなわち、ｆ２≒２ｎ×ｆ１（ｎは自然数）である。このような関係にあると、第一の共振周波数ｆ１における共振電圧の正のピーク時に第二の共振周波数ｆ２における共振電圧は負のピークとなり、振幅を相殺できることになり、好適である。ここで、第二の共振周波数ｆ２が、第一の共振周波数ｆ１の偶数倍に近い値というのは、（２ｎ－０．５）×ｆ１≦ｆ２≦（２ｎ＋０．５）×ｆ１を満たすことである。例えばｎ＝１において、１．５×ｆ１≦ｆ２≦２．５×ｆ２を満たすことである。 FIG. 12 is a diagram showing the transition of the resonance voltage appearing in the drain-source voltage when the capacitor 100C shown in FIG. It is a diagram decomposed into f2 components. As shown in FIG. 12, at the timing of the start of resonance, the waveform of each frequency component has a negative peak phase, and the phase changes from there as time passes. Here, the second resonant frequency f2 may be set to a value close to an even multiple of the first resonant frequency f1. That is, f2≈2n×f1 (n is a natural number). Such a relationship is preferable because when the resonant voltage at the first resonant frequency f1 has a positive peak, the resonant voltage at the second resonant frequency f2 has a negative peak, and the amplitude can be canceled out. Here, the second resonant frequency f2 is close to an even multiple of the first resonant frequency f1 because it satisfies (2n-0.5)×f1≦f2≦(2n+0.5)×f1. be. For example, when n=1, 1.5×f1≦f2≦2.5×f2 is satisfied.

実施の形態１では、第一のインピーダンスＺ１及び第二のインピーダンスＺ２が、比較例のインピーダンスＺ０よりも、大きくする方がよかったが、実施の形態２では、インピーダンスに限定することはない。第二の共振周波数ｆ２が、第一の共振周波数ｆ２の偶数倍に近い値とすることで同等の効果を奏する。さらに、実施の形態１と２を組み合わせて、設定すればより効果的となる。なお、第一の共振周波数ｆ１及び第二の共振周波数ｆ２の設定はコンデンサ１００Ｃの容量を調整することで行うことができる。 In the first embodiment, it was better to make the first impedance Z1 and the second impedance Z2 larger than the impedance Z0 of the comparative example, but in the second embodiment, the impedance is not limited. The same effect can be achieved by setting the second resonant frequency f2 to a value close to an even multiple of the first resonant frequency f2. Furthermore, it will be more effective if Embodiments 1 and 2 are combined and set. Note that the first resonant frequency f1 and the second resonant frequency f2 can be set by adjusting the capacitance of the capacitor 100C.

以上のように、実施の形態２によれば、複数のパワーモジュールを接続する経路に並列に接続したコンデンサにより分散される第一の共振周波数ｆ１及び第二の共振周波数ｆ２に対し、第二の共振周波数ｆ２が、第一の共振周波数ｆ２の偶数倍に近い値とすることで実施の形態１と同様の効果を奏する。 As described above, according to the second embodiment, with respect to the first resonant frequency f1 and the second resonant frequency f2 distributed by the capacitors connected in parallel to the path connecting a plurality of power modules, the second resonant frequency By setting the resonant frequency f2 to a value close to an even multiple of the first resonant frequency f2, the same effects as in the first embodiment can be achieved.

パワーモジュール間の電位差による共振現象は、電位差が大きいほど発生する。スイッチングタイミング、リカバリのタイミングのずれを抑えることができても、スイッチング速度（ｄＶ／ｄｔ）が早いと、少しのタイミングのずれでも電位差が発生してしまう。このため、本実施の形態１及び２に係る電力変換装置は、高速でスイッチングし、電位差が発生しやすい素子ほど効果を奏する。つまり、半導体スイッチング素子はワイドバンドギャップ半導体である半導体素子ほど共振が発生しやすく、本実施の形態１及び２の効果を得られやすい。ワイドバンドギャップ半導体は、例えばＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）、Ｇａ_２Ｏ_３（酸化ガリウム）、Ｃ（ダイヤモンド）等からなる半導体である。 The resonance phenomenon caused by the potential difference between power modules occurs as the potential difference becomes larger. Even if shifts in switching timing and recovery timing can be suppressed, if the switching speed (dV/dt) is fast, even a slight shift in timing will generate a potential difference. Therefore, the power conversion devices according to Embodiments 1 and 2 are more effective as the element switches at a higher speed and generates a potential difference more easily. In other words, the wider the semiconductor switching element is, the wider the bandgap semiconductor, the more likely it is that resonance will occur, and the effects of the first and second embodiments will be more likely to be obtained. The wide bandgap semiconductor is a semiconductor made of, for example, SiC (silicon carbide), GaN (gallium nitride), Ga ₂ O ₃ (gallium oxide), C (diamond), or the like.

実施の形態３．
以下に、実施の形態３に係る電力変換装置について図を用いて説明する。
実施の形態３では、実施の形態１および２に係る電力変換装置の実装例について説明する。 Embodiment 3.
Below, a power conversion device according to Embodiment 3 will be described using figures.
In Embodiment 3, an implementation example of the power conversion device according to Embodiments 1 and 2 will be described.

＜実施例１＞
図１３Ａは、実施の形態３に係る電力変換装置の一部構造を示す上面図、図１３Ｂは、図１３Ａ中Ａ―Ａ方向から見た側面図である。図において、コンデンサ１００Ｃはフレーム１１３ネジまたはばね等で固定されている。パワーモジュール３ａの主回路の端子１１０ａ、パワーモジュール３ｂの主回路の端子１１０ｂはそれぞれコンデンサ１００Ｃの端子１１２ａ、１１２ｂとネジまたは溶接により接続される。ここで、コンデンサ１００Ｃはチップコンデンサと比較して大電流に対応可能なディスクリートのコンデンサである例である。 <Example 1>
13A is a top view showing a partial structure of the power conversion device according to Embodiment 3, and FIG. 13B is a side view seen from the direction AA in FIG. 13A. In the figure, a capacitor 100C is fixed to a frame 113 with screws, springs, or the like. The main circuit terminal 110a of the power module 3a and the main circuit terminal 110b of the power module 3b are respectively connected to terminals 112a and 112b of the capacitor 100C by screws or welding. Here, the capacitor 100C is an example of a discrete capacitor that can handle a larger current than a chip capacitor.

この例では、コンデンサ１００Ｃに直列の寄生インダクタンス成分を小さく接続できるため、共振振幅の低減効果が大きいことに加えて、コンデンサ１００Ｃをフレーム１１３に固定させることで、振動耐久性を確保できる構成である。また、フレーム１１３はパワーモジュール３ａ、３ｂを固定することもでき、パワーモジュール３ａ、３ｂの振動耐久性も高めることが可能である。 In this example, since the parasitic inductance component in series with the capacitor 100C can be connected to a small value, the effect of reducing the resonance amplitude is large. In addition, by fixing the capacitor 100C to the frame 113, vibration durability can be ensured. . Moreover, the frame 113 can also fix the power modules 3a, 3b, and can also improve the vibration durability of the power modules 3a, 3b.

＜実施例２＞
図１４Ａは、実施の形態３に係る別の電力変換装置の一部構造を示す上面図で、基板を透視した図、図１４Ａ中Ｂ―Ｂ方向から見た側面図、図１４Ｃは、図１４Ａとは異なり基板を透視していない上面図である。図において、基板１１４の一方の面にコンデンサ１００Ｃが実装され、パワーモジュール３ａ、３ｂは基板１１４の他方の面側に配置されている。パワーモジュール３ａの主回路の端子１１０ａ及びパワーモジュール３ｂの主回路の端子１１０ｂの一つのノード全て、もしくはその一部が基板１１４に接続され、基板１１４上の導体を介してコンデンサ１００Ｃに接続される。 <Example 2>
FIG. 14A is a top view showing a partial structure of another power conversion device according to Embodiment 3, in which the board is seen through, a side view seen from the direction BB in FIG. 14A, and FIG. 2 is a top view in which the substrate is not seen through, unlike in FIG. In the figure, a capacitor 100C is mounted on one surface of the substrate 114, and power modules 3a and 3b are arranged on the other surface of the substrate 114. All or part of one node of the main circuit terminal 110a of the power module 3a and the main circuit terminal 110b of the power module 3b is connected to the substrate 114, and connected to the capacitor 100C via a conductor on the substrate 114. .

また、基板１１４には、パワーモジュール３ａの制御端子１１１ａ，１１１ｂ及びパワーモジュール３ｂの制御端子１１１ｃ，１１１ｄが接続され、基板１１４に搭載された制御部１０に接続される。また、基板１１４に接続される主回路の端子１１０ａ，１１０ｂは制御端子あるいは保護回路、状態検出回路に接続される端子を兼ねていてもよい。実施例２では、１つの基板１１４を用い、端子を併用することにより、小型で低コストに実現できる構成である。 Further, the control terminals 111a and 111b of the power module 3a and the control terminals 111c and 111d of the power module 3b are connected to the substrate 114, and are connected to the control unit 10 mounted on the substrate 114. Furthermore, the terminals 110a and 110b of the main circuit connected to the substrate 114 may also serve as control terminals, or terminals connected to a protection circuit or a state detection circuit. In the second embodiment, by using one substrate 114 and using terminals in combination, the structure can be realized in a small size and at low cost.

なお、実施例１，２では、ディスクリートのコンデンサを用いて説明しているが、これに限るものではなく、チップコンデンサを用いることでも同様の効果を奏する。 Although the first and second embodiments are described using discrete capacitors, the present invention is not limited to this, and the same effect can be achieved by using a chip capacitor.

以上のように実施の形態３によれば、実施の形態１及び２と同様の効果を奏するとともに、実施の形態１及び２に係る電力変換装置を簡便で小型化可能な構成で実現できる。 As described above, according to Embodiment 3, the same effects as Embodiments 1 and 2 can be achieved, and the power conversion devices according to Embodiments 1 and 2 can be realized with a simple and downsized configuration.

なお、本実施の形態１から３における制御部１０は、ハードウエアの一例を図１５に示すように、プロセッサ１０００と記憶装置２０００から構成される。記憶装置は図示していないが、ランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備してもよい。プロセッサ１０００は、記憶装置２０００から入力されたプログラムを実行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ１０００にプログラムが入力される。また、プロセッサ１０００は、演算結果等のデータを記憶装置２０００の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。 Note that the control unit 10 in the first to third embodiments includes a processor 1000 and a storage device 2000, as an example of hardware is shown in FIG. Although the storage device is not shown, it includes a volatile storage device such as a random access memory, and a nonvolatile auxiliary storage device such as a flash memory. Further, an auxiliary storage device such as a hard disk may be provided instead of the flash memory. Processor 1000 executes a program input from storage device 2000. In this case, the program is input from the auxiliary storage device to the processor 1000 via the volatile storage device. Further, the processor 1000 may output data such as calculation results to a volatile storage device of the storage device 2000, or may store data in an auxiliary storage device via the volatile storage device.

＜他の実施の形態＞
上記各実施の形態に係る電力変換装置において、電力変換器５０としてインバータを例に説明しているが、これに限るものではなくコンバータでもよい。複数のパワーモジュールが並列に接続された構成を含む電力変換器において発生する同様の課題に対し、本実施の形態に係る電力変換装置は効果を奏する。 <Other embodiments>
In the power converter devices according to each of the embodiments described above, an inverter is used as an example of the power converter 50, but the power converter 50 is not limited to this, and a converter may be used. The power converter device according to the present embodiment is effective in solving the same problem that occurs in a power converter including a configuration in which a plurality of power modules are connected in parallel.

各実施の形態に係る電力変換装置では、パワーモジュール内部のチップ数については図示していないが、パワーモジュール内のチップ数では１つでも複数でもよい。チップ数に限らず、同様の効果を奏する。 In the power conversion device according to each embodiment, although the number of chips inside the power module is not illustrated, the number of chips inside the power module may be one or more. Similar effects can be achieved regardless of the number of chips.

各実施の形態に係る電力変換装置では、パワーモジュールの並列数は２並列構成の例で説明したが、これに限るものではなく複数並列であれば３並列でもよく、同様の効果を奏する。 In the power conversion device according to each embodiment, the number of parallel power modules is described as an example of two parallel configurations, but the number is not limited to this, and as long as a plurality of power modules are parallel, three parallel configurations may be used, and the same effect can be achieved.

各実施の形態に係る電力変換装置では、１つのレグを例に挙げ、上アームと下アームとを機能的に区別して説明したが、これに限るものではなく、上下アームの一体型パワーモジュールを並列接続する構成でもよく、同様の効果を奏することができる。例えば、１アームのみで構成される昇圧チョッパ回路において、スイッチングオフ時に発生する共振現象に対しても、同様の効果を奏することができる。 Although the power conversion device according to each embodiment has been described using one leg as an example and functionally distinguishing the upper arm and the lower arm, the present invention is not limited to this. A configuration in which they are connected in parallel may also be used, and similar effects can be achieved. For example, in a boost chopper circuit configured with only one arm, the same effect can be achieved with respect to the resonance phenomenon that occurs when switching off.

本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。 Although this application describes various exemplary embodiments and examples, various features, aspects, and functions described in one or more embodiments may be applicable to a particular embodiment. The present invention is not limited to, and can be applied to the embodiments alone or in various combinations.
Accordingly, countless variations not illustrated are envisioned within the scope of the technology disclosed herein. For example, this includes cases where at least one component is modified, added, or omitted, and cases where at least one component is extracted and combined with components of other embodiments.

以下、本開示の諸態様を付記としてまとめて記載する。 Hereinafter, various aspects of the present disclosure will be collectively described as supplementary notes.

（付記１）
複数のパワーモジュールが並列接続された主回路を有するスイッチ素子群を含む電力変換器、複数の前記パワーモジュールの駆動を制御する制御部、及び電源と前記電力変換器との間に接続された第一のコンデンサを備えた電力変換装置であって、
前記主回路内の複数の前記パワーモジュールの間を接続する電気的な経路に並列に接続された第二のコンデンサを備えた電力変換装置。
（付記２）
複数の前記パワーモジュールはそれぞれ第一の電極及び第二の電極を有する半導体スイッチング素子を含んでおり、
前記第二のコンデンサは複数の前記パワーモジュールの半導体スイッチング素子の第一の電極間または第二の電極間に接続された、付記１に記載の電力変換装置。
（付記３）
前記電力変換器は前記スイッチ素子群が複数直列にされており、
前記第二のコンデンサは直列に接続された少なくとも１つの前記スイッチ素子群の主回路内に接続された、付記１に記載の電力変換装置。
（付記４）
複数の前記パワーモジュールはそれぞれ第一の電極及び第二の電極を有する半導体スイッチング素子を含んでおり、
前記第二のコンデンサは直列に接続された少なくとも１つの前記スイッチ素子群の主回路内であって、隣接する前記スイッチ素子群に接続されていない側の前記半導体スイッチング素子の第一の電極間または第二の電極間に接続された、付記３に記載の電力変換装置。
（付記５）
前記第二のコンデンサを具備しない前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数ｆ０に対し、
前記第二のコンデンサを具備する前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数は前記共振周波数ｆ０より低周波数の第一の共振周波数ｆ１と、前記共振周波数ｆ０より高周波数の第二の共振周波数ｆ２とを有し、
前記共振周波数ｆ０における共振経路のインピーダンスＺ０よりも前記第一の共振周波数ｆ１における共振経路のインピーダンスＺ１及び前記第二の共振周波数における共振経路のインピーダンスＺ２は大きい、付記１から４のいずれか１つの付記に記載の電力変換装置。
（付記６）
前記第二のコンデンサを具備しない前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数ｆ０に対し、
前記第二のコンデンサを具備する前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数は前記共振周波数ｆ０より低周波数の第一の共振周波数ｆ１と、前記共振周波数ｆ０より高周波数の第二の共振周波数ｆ２とを有し、
（２ｎ－０．５）×ｆ１≦ｆ２≦（２ｎ＋０．５）×ｆ１（ｎは自然数）を満たす、付記１から５のいずれか１つの付記に記載の電力変換装置。
（付記７）
複数の前記パワーモジュールは半導体スイッチング素子を含んでおり、前記半導体スイッチング素子は、炭化珪素、窒化ガリウム、酸化ガリウム、及びダイヤモンドのいずれか１つのワイドバンドギャップ半導体で構成される、付記１から６のいずれか１つの付記に記載の電力変換装置。 (Additional note 1)
a power converter including a switch element group having a main circuit in which a plurality of power modules are connected in parallel; a control unit that controls driving of the plurality of power modules; and a power converter connected between a power source and the power converter. A power conversion device comprising one capacitor,
A power conversion device including a second capacitor connected in parallel to an electrical path connecting between the plurality of power modules in the main circuit.
(Additional note 2)
Each of the plurality of power modules includes a semiconductor switching element having a first electrode and a second electrode,
The power conversion device according to supplementary note 1, wherein the second capacitor is connected between first electrodes or between second electrodes of semiconductor switching elements of the plurality of power modules.
(Additional note 3)
In the power converter, a plurality of the switch element groups are connected in series,
The power conversion device according to supplementary note 1, wherein the second capacitor is connected within a main circuit of at least one of the switch element groups connected in series.
(Additional note 4)
Each of the plurality of power modules includes a semiconductor switching element having a first electrode and a second electrode,
The second capacitor is located between the first electrodes of the semiconductor switching elements on the side that is not connected to the adjacent switch element group in the main circuit of at least one of the switch element groups connected in series, or The power conversion device according to supplementary note 3, which is connected between the second electrodes.
(Appendix 5)
With respect to the resonance frequency f0 in the main circuit in which a plurality of power modules are connected in parallel in the power conversion device that does not include the second capacitor,
In the power conversion device including the second capacitor, a main circuit in which a plurality of power modules are connected in parallel has a resonance frequency that is a first resonance frequency f1 lower than the resonance frequency f0, and a resonance frequency f0. and a second resonant frequency f2 of a higher frequency,
Any one of appendices 1 to 4, wherein the impedance Z1 of the resonant path at the first resonant frequency f1 and the impedance Z2 of the resonant path at the second resonant frequency are larger than the impedance Z0 of the resonant path at the resonant frequency f0. The power conversion device described in the appendix.
(Appendix 6)
With respect to the resonance frequency f0 in the main circuit in which a plurality of power modules are connected in parallel in the power conversion device that does not include the second capacitor,
In the power conversion device including the second capacitor, a main circuit in which a plurality of power modules are connected in parallel has a resonance frequency that is a first resonance frequency f1 that is lower than the resonance frequency f0, and a resonance frequency f0. and a second resonant frequency f2 of a higher frequency,
The power conversion device according to any one of Supplementary Notes 1 to 5, which satisfies (2n-0.5)×f1≦f2≦(2n+0.5)×f1 (n is a natural number).
(Appendix 7)
The plurality of power modules include a semiconductor switching element, and the semiconductor switching element is composed of a wide band gap semiconductor of any one of silicon carbide, gallium nitride, gallium oxide, and diamond. The power conversion device according to any one of the supplementary notes.

１：直流電源、 ２：平滑用コンデンサ、 ３～８：半導体スイッチング素子群、 ３ａ，３ｂ，４ａ，４ｂ：パワーモジュール、 ９：モータ、 １０：制御部、 １１：ゲートドライバ回路、 ２０：電圧センサ回路（ＳＶ１）、 ２１ａ～２１ｃ：電流センサ回路（ＳＣ１～３）、 ３０：回転角センサ（Ｓｎｓ）、 ３１ａ～３１ｄ，３１ｆ：信号線、 ３２ａ～３２ｆ：制御線、 ４２ａ，４２ｂ：信号線、 ５０：電力変換器、 １００Ｃ：コンデンサ、 １１０ａ，１１０ｂ：主回路の端子、 １１１ａ～１１１ｄ：制御端子、１１２ａ，１１２ｂ：端子、 １１３：フレーム、１１４：基板、 １０００：プロセッサ、 ２０００：記憶装置 1: DC power supply, 2: Smoothing capacitor, 3 to 8: Semiconductor switching element group, 3a, 3b, 4a, 4b: Power module, 9: Motor, 10: Control section, 11: Gate driver circuit, 20: Voltage sensor Circuit (SV1), 21a to 21c: Current sensor circuit (SC1 to 3), 30: Rotation angle sensor (Sns), 31a to 31d, 31f: Signal line, 32a to 32f: Control line, 42a, 42b: Signal line, 50: Power converter, 100C: Capacitor, 110a, 110b: Main circuit terminals, 111a to 111d: Control terminals, 112a, 112b: Terminals, 113: Frame, 114: Board, 1000: Processor, 2000: Storage device

Claims (7)

複数のパワーモジュールが並列接続された主回路を有するスイッチ素子群を含む電力変換器、複数の前記パワーモジュールの駆動を制御する制御部、及び電源と前記電力変換器との間に接続された第一のコンデンサを備えた電力変換装置であって、
前記主回路内の複数の前記パワーモジュールの間を接続する電気的な経路に並列に接続された第二のコンデンサを備えた電力変換装置。 a power converter including a switch element group having a main circuit in which a plurality of power modules are connected in parallel; a control unit that controls driving of the plurality of power modules; and a power converter connected between a power source and the power converter. A power conversion device comprising one capacitor,
A power conversion device including a second capacitor connected in parallel to an electrical path connecting between the plurality of power modules in the main circuit. 複数の前記パワーモジュールはそれぞれ第一の電極及び第二の電極を有する半導体スイッチング素子を含んでおり、
前記第二のコンデンサは複数の前記パワーモジュールの半導体スイッチング素子の第一の電極間または第二の電極間に接続された、請求項１に記載の電力変換装置。 Each of the plurality of power modules includes a semiconductor switching element having a first electrode and a second electrode,
The power conversion device according to claim 1, wherein the second capacitor is connected between first electrodes or between second electrodes of semiconductor switching elements of the plurality of power modules. 前記電力変換器は前記スイッチ素子群が複数直列にされており、
前記第二のコンデンサは直列に接続された少なくとも１つの前記スイッチ素子群の主回路内に接続された、請求項１に記載の電力変換装置。 In the power converter, a plurality of the switch element groups are connected in series,
The power conversion device according to claim 1, wherein the second capacitor is connected within a main circuit of at least one of the switch element groups connected in series. 複数の前記パワーモジュールはそれぞれ第一の電極及び第二の電極を有する半導体スイッチング素子を含んでおり、
前記第二のコンデンサは直列に接続された少なくとも１つの前記スイッチ素子群の主回路内であって、隣接する前記スイッチ素子群に接続されていない側の前記半導体スイッチング素子の第一の電極間または第二の電極間に接続された、請求項３に記載の電力変換装置。 Each of the plurality of power modules includes a semiconductor switching element having a first electrode and a second electrode,
The second capacitor is located between the first electrodes of the semiconductor switching elements on the side that is not connected to the adjacent switch element group in the main circuit of at least one of the switch element groups connected in series, or The power conversion device according to claim 3, connected between the second electrodes. 前記第二のコンデンサを具備しない前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数ｆ０に対し、
前記第二のコンデンサを具備する前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数は前記共振周波数ｆ０より低周波数の第一の共振周波数ｆ１と、前記共振周波数ｆ０より高周波数の第二の共振周波数ｆ２とを有し、
前記共振周波数ｆ０における共振経路のインピーダンスＺ０よりも前記第一の共振周波数ｆ１における共振経路のインピーダンスＺ１及び前記第二の共振周波数における共振経路のインピーダンスＺ２は大きい、請求項１に記載の電力変換装置。 With respect to the resonance frequency f0 in the main circuit in which a plurality of power modules are connected in parallel in the power conversion device that does not include the second capacitor,
In the power conversion device including the second capacitor, a main circuit in which a plurality of power modules are connected in parallel has a resonance frequency that is a first resonance frequency f1 lower than the resonance frequency f0, and a resonance frequency f0. and a second resonant frequency f2 of a higher frequency,
The power conversion device according to claim 1, wherein an impedance Z1 of the resonant path at the first resonant frequency f1 and an impedance Z2 of the resonant path at the second resonant frequency are larger than an impedance Z0 of the resonant path at the resonant frequency f0. . 前記第二のコンデンサを具備しない前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数ｆ０に対し、
前記第二のコンデンサを具備する前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数は前記共振周波数ｆ０より低周波数の第一の共振周波数ｆ１と、前記共振周波数ｆ０より高周波数の第二の共振周波数ｆ２とを有し、
（２ｎ－０．５）×ｆ１≦ｆ２≦（２ｎ＋０．５）×ｆ１（ｎは自然数）を満たす、請求項１に記載の電力変換装置。 With respect to the resonance frequency f0 in the main circuit in which a plurality of power modules are connected in parallel in the power conversion device that does not include the second capacitor,
In the power conversion device including the second capacitor, a main circuit in which a plurality of power modules are connected in parallel has a resonance frequency that is a first resonance frequency f1 lower than the resonance frequency f0, and a resonance frequency f0. and a second resonant frequency f2 of a higher frequency,
The power conversion device according to claim 1, which satisfies (2n-0.5)×f1≦f2≦(2n+0.5)×f1 (n is a natural number). 複数の前記パワーモジュールは半導体スイッチング素子を含んでおり、前記半導体スイッチング素子は、炭化珪素、窒化ガリウム、酸化ガリウム、及びダイヤモンドのいずれか１つのワイドバンドギャップ半導体で構成される、請求項１から６のいずれか１項に記載の電力変換装置。 6. The plurality of power modules include semiconductor switching elements, and the semiconductor switching elements are made of a wide bandgap semiconductor of any one of silicon carbide, gallium nitride, gallium oxide, and diamond. The power conversion device according to any one of the above.

Images