JP2023149347A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2023149347A JP2023149347A JP2022057873A JP2022057873A JP2023149347A JP 2023149347 A JP2023149347 A JP 2023149347A JP 2022057873 A JP2022057873 A JP 2022057873A JP 2022057873 A JP2022057873 A JP 2022057873A JP 2023149347 A JP2023149347 A JP 2023149347A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- fuse element
- metal
- pair
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 111
- 239000002184 metal Substances 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000009429 electrical wiring Methods 0.000 claims description 23
- 238000009413 insulation Methods 0.000 abstract 2
- 230000002265 prevention Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 109
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 25
- 230000004888 barrier function Effects 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 9
- 239000010949 copper Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
半導体装置には、製造過程において製品特性を調整し、あるいは個々の出力信号レベル等を調整するために回路の一部に切断可能なヒューズ素子が設けられているものがある（例えば、特許文献１参照）。ヒューズ素子は、例えば、ポリシリコンやメタルにより形成されている。ヒューズ素子は、半導体装置の製造工程において、ウェハ製造工程が終了した後に、レーザ光が照射され切断される。半導体装置は、ヒューズ素子の切断に基づいて、回路構成が変更される。
Some semiconductor devices include a cuttable fuse element in a part of the circuit in order to adjust product characteristics or adjust individual output signal levels during the manufacturing process (for example,
ヒューズ素子が設けられた半導体装置によれば、回路の電気特性を測定した後に、ヒューズ素子を切断し、抵抗の値を補正することで所望の特性を得ることができる。回路の特性を調整可能な半導体装置は、アナログ特性が重要視される場合に特に有効である。アルミニウムやタングステンなどのメタルにより形成されたヒューズ素子はレーザを用いて安定的に切断が行えることが望ましい。また、半導体装置は、ヒューズ素子を切断後において、長期的に信頼性を有していることが望ましい。 According to a semiconductor device provided with a fuse element, desired characteristics can be obtained by cutting the fuse element and correcting the resistance value after measuring the electrical characteristics of the circuit. A semiconductor device whose circuit characteristics can be adjusted is particularly effective when analog characteristics are important. It is desirable that a fuse element formed of a metal such as aluminum or tungsten can be stably cut using a laser. Further, it is desirable that the semiconductor device has long-term reliability after the fuse element is blown.
図６～図８に示されるように、半導体装置に設けられた一般的なメタルヒューズ素子Ｙは、半導体基板Ｂの上面側に形成された絶縁膜Ｃの上層側に形成される。メタルヒューズ素子Ｙの上層側はシリコン酸化膜などの層間絶縁膜Ｐにより覆われている。メタルヒューズ素子Ｙは、例えば、下層側からバリアメタル層Ｙ１と、バリアメタル層Ｙ１の上層に設けられたメタルヒューズ層Ｙ２と、メタルヒューズ層Ｙ２の上層側に設けられた反射防止膜Ｙ３とにより形成されている。メタルヒューズ層Ｙ２は、メタル材質として一般的にアルミニウム（Ａｌ）主体の材質により形成されている。メタルヒューズ素子Ｙは、レーザ照射されることにより溶融気化し、レーザ照射部Ｓの所定のスポット径Ｌ内の部分が切断される（図７参照）。 As shown in FIGS. 6 to 8, a general metal fuse element Y provided in a semiconductor device is formed on the upper layer side of an insulating film C formed on the upper surface side of a semiconductor substrate B. The upper layer side of the metal fuse element Y is covered with an interlayer insulating film P such as a silicon oxide film. The metal fuse element Y includes, for example, a barrier metal layer Y1, a metal fuse layer Y2 provided on the upper layer of the barrier metal layer Y1, and an antireflection film Y3 provided on the upper layer of the metal fuse layer Y2, from the bottom layer side. It is formed. The metal fuse layer Y2 is generally formed of a material mainly consisting of aluminum (Al). The metal fuse element Y is melted and vaporized by laser irradiation, and a portion within a predetermined spot diameter L of the laser irradiation portion S is cut (see FIG. 7).
メタルヒューズ素子が設けられた半導体装置において、切断されたメタルヒューズ素子の断面は露出する（図８参照）。反射防止膜Ｙ３は、例えばＴｉＮなどの膜により形成されている。ＴｉＮ膜は、高温、高湿の環境下に露出している場合、酸化が進行し、膨張する。高温、高湿の環境下でメタルヒューズ素子Ｙに電圧が加えられた状態で半導体装置を動作させ続けると、メタルヒューズ素子Ｙの断面においてメタル材質のＴｉＮ膜が陽極酸化現象により酸化膨張する場合がある。そうすると、メタルヒューズ素子Ｙの断面Ｙ５においてクラックが発生すると共に、クラックが半導体装置の内部へ進行する虞がある。また、ＴｉＮ層により形成された反射防止膜Ｙ３が酸化し、膨張することを防止するために、メタルヒューズ層Ｙ２上の反射防止膜Ｙ３を一部または全部を除去した構造のメタルヒューズ素子（不図示）の場合、反射防止膜Ｙ３を除去する工程において、メタルヒューズ層Ｙ２そのものにダメージを与える可能性があり、メタルヒューズ素子の許容電流を低下させる懸念がある。 In a semiconductor device provided with a metal fuse element, the cut cross section of the metal fuse element is exposed (see FIG. 8). The antireflection film Y3 is formed of a film such as TiN. When the TiN film is exposed to a high temperature and high humidity environment, oxidation progresses and the TiN film expands. If a semiconductor device continues to operate with a voltage applied to the metal fuse element Y in a high temperature and high humidity environment, the TiN film made of metal may oxidize and expand on the cross section of the metal fuse element Y due to anodization. be. In this case, there is a possibility that a crack will occur in the cross section Y5 of the metal fuse element Y, and that the crack will progress into the inside of the semiconductor device. In addition, in order to prevent the anti-reflective film Y3 formed of the TiN layer from oxidizing and expanding, a metal fuse element (non-reflective film) having a structure in which part or all of the anti-reflective film Y3 on the metal fuse layer Y2 is removed is also used. In the case of (shown in the figure), there is a possibility that the metal fuse layer Y2 itself is damaged in the process of removing the antireflection film Y3, and there is a concern that the allowable current of the metal fuse element will be reduced.
本発明は、このような状況に鑑みてなされたものであり、耐久性を向上させたメタルヒューズ素子を有する半導体装置を提供することを目的とする。 The present invention has been made in view of this situation, and an object of the present invention is to provide a semiconductor device having a metal fuse element with improved durability.
本発明の一態様に係る半導体装置は、半導体基板上に形成された絶縁膜と、前記絶縁膜上に離間して設けられた一対のヒューズ制御回路配線を有する回路層と、一対の前記ヒューズ制御回路配線の対向する一対の端部において上層側に向かって突出して設けられた一対の電気配線を有する接続層と、前記半導体基板から上層側に離間して設けられ一対の前記電気配線の上端部に対応して両端部がそれぞれ電気的に接続されたメタルヒューズ素子を有するヒューズ層と、を備え、前記メタルヒューズ素子は、上層側の表面にレーザ光のエネルギーを吸収する反射防止膜が形成されている。 A semiconductor device according to one aspect of the present invention includes: an insulating film formed on a semiconductor substrate; a circuit layer having a pair of fuse control circuit wirings provided spaced apart on the insulating film; a connection layer having a pair of electrical wirings provided protruding toward the upper layer side at a pair of opposing ends of the circuit wiring; and an upper end portion of the pair of electrical wirings provided spaced apart from the semiconductor substrate toward the upper layer side; a fuse layer having a metal fuse element having both ends electrically connected to each other, and the metal fuse element has an anti-reflection film formed on an upper surface thereof to absorb the energy of the laser beam. ing.
本発明によれば、メタルヒューズ素子を有する半導体装置の耐久性を向上することができる。 According to the present invention, the durability of a semiconductor device having a metal fuse element can be improved.
図１及び図２に示されるように、半導体装置１は、回路の一部に設けられたメタルヒューズ素子Ｆの切断に基づいて、回路構成を変更可能に構成されている。図において、ＸＹＺ座標を便宜上設定する。以下の説明では、＋Ｚ軸方向に向かう側を上層側、－Ｚ方向に沿って見ることを平面視等と呼ぶ。半導体装置１は、半導体基板Ｂを含む回路層２と、回路層２の上層側に設けられた接続層３と、接続層３の上層側に設けられたヒューズ層４とを備えている。接続層３及びヒューズ層４は、シリコン酸化膜などの層間絶縁膜Ｐにより覆われている。
As shown in FIGS. 1 and 2, the
回路層２は、例えば、半導体基板Ｂと、半導体基板Ｂの上面側に形成された絶縁膜Ｃと、絶縁膜Ｃの上面側に形成された一対のヒューズ制御回路配線２Ａとを備えている。半導体基板Ｂは、例えば、シリコン（Ｓｉ）により板状に形成されている。半導体基板Ｂの法線方向は、Ｚ軸方向である。半導体基板Ｂの上面側には、シリコン酸化膜などの絶縁膜Ｃが形成されている。絶縁膜Ｃの上面側には、ＩＣ回路（不図示）が設けられている。絶縁膜Ｃの上面側には、一対のヒューズ制御回路配線２Ａが離間すると共に、対向して配置されている。一対のヒューズ制御回路配線２Ａは、間に切れ目が形成された線状に形成されている。切れ目には、一対のヒューズ制御回路配線２Ａの対向する一対の端部２Ｂが配置されている。一対のヒューズ制御回路配線２Ａは、例えば、ＩＣ回路に電気的に接続されている。各ヒューズ制御回路配線２Ａは、例えば、ポリシリコン材料を用いて形成されたポリシリコン配線である。平面視して、一対のヒューズ制御回路配線２Ａのセットが１つ以上の列状に配列されている。各ヒューズ制御回路配線２Ａの上層側には、接続層３が設けられている。
The
接続層３には、一対の電気配線３Ａが形成されている。接続層３は、電気配線３Ａの底部３Ｂから上端部３Ｃまで間の層である。一対の電気配線３Ａは、一対のヒューズ制御回路配線２Ａの対向する一対の端部２Ｂから上方に起立して設けられている。電気配線３Ａは、例えば、円柱状に形成されたタングステンプラグ（Ｗ－ｐｌｕｇ）である。電気配線３Ａは、例えば、層間絶縁膜Ｐに設けられた円形断面のコンタクトホールに充填されている。各電気配線３Ａの底部３Ｂは、各ヒューズ制御回路配線２Ａに電気的に接続されている。一対の電気配線３Ａは、底部３Ｂから上端部３Ｃが上層側に向かって突出して設けられている。一対の電気配線３Ａの上端部３Ｃの上層には、ヒューズ層４が形成されている。一対の電気配線３Ａの上端部３Ｃは、ヒューズ層４に電気的に接続されている。
A pair of
ヒューズ層４は、半導体基板Ｂから上層側に離間して設けられている。ヒューズ層４は、例えば、メタルヒューズ素子Ｆを有する。メタルヒューズ素子Ｆは、一対の電気配線３Ａを介して一対のヒューズ制御回路配線２Ａを電気的に接続している。メタルヒューズ素子Ｆは、後述のようにレーザ光の照射に基づいて溶断、除去され、一対のヒューズ制御回路配線２Ａを電気的に遮断する。メタルヒューズ素子Ｆの層厚は、例えば、０．３～０．５μｍである。メタルヒューズ素子Ｆの層方向（Ｘ方向）の両端部Ｆ１，Ｆ２は、一対の電気配線３Ａの上端部３Ｃに電気的に接続されている。メタルヒューズ素子Ｆは、例えば、下層側からバリアメタル層４Ａと、バリアメタル層４Ａの上層に設けられたメタルヒューズ層４Ｂと、メタルヒューズ層４Ｂの上層側に設けられた反射防止膜４Ｃとにより形成されている。メタルヒューズ層４Ｂは、例えば、アルミニウムと銅の合金（Ａｌ－Ｃｕ）により膜状に形成されている。メタルヒューズ層４Ｂは、照射されたレーザ光のエネルギーに基づいて溶解、気化する。メタルヒューズ層４Ｂの下面側には、バリアメタル層４Ａが設けられている。
The
バリアメタル層４Ａは、例えば、チタン、窒化チタン（Ｔｉ／ＴｉＮ）により膜状に形成されている。バリアメタル層４Ａは、一例として、ＥＭ（エレクトロマイグレーション）耐性の向上、アルミ配線の配向性向上等のために形成される。バリアメタル層４Ａは、メタルヒューズ層４Ｂに照射されたレーザ光のエネルギーに基づいてメタルヒューズ層４Ｂと共に溶融し、気化する。バリアメタル層４Ａは、電気配線３Ａの上端部３Ｃ及びヒューズ層４と電気的に接続されている。ヒューズ層４の上層側の表面には、反射防止膜４Ｃが形成されている。
The
反射防止膜４Ｃは、通常、メタルヒューズ層４Ｂ：Ａｌ－Ｃｕと反射防止膜４Ｃ：ＴｉＮは、連続して成膜、形成される。この工程では、ＴｉＮ／Ａｌ－Ｃｕが全面的に成膜され、フォト工程でレジストパターニングされ、メタルエッチング工程にて、下層のバリアメタル層４Ａ（Ｔｉ／ＴｉＮ）を含めて、パターン加工される。反射防止膜４Ｃは、メタルヒューズ層４Ｂ単体に比してレーザ光の反射を低減させるため、メタルヒューズ層４Ｂに比してレーザ光のエネルギーの吸収率が高い。
In the
反射防止膜４Ｃは、レーザ光が照射された際に、レーザ光の反射を抑制し、レーザ光のエネルギーを吸収し、ヒューズ層４が溶解することを補助する。平面視して、メタルヒューズ素子Ｆの長手方向の幅は、レーザ光が照射されるレーザ照射部Ｓの所定のスポット径Ｌ（図２参照）内に収まるように形成されている。平面視して、下層側の接続層３もレーザ照射部Ｓの所定のスポット径Ｌ内に収まるように形成されている。メタルヒューズ素子Ｆの長手方向の幅は、例えば、１μｍである。ヒューズ層４においてメタルヒューズ素子Ｆの長手方向の幅を超えた領域は、層間絶縁膜Ｐにより覆われている。レーザ光のスポット径Ｌは、例えば、３～４μｍである。ここで、レーザ光のスポット径Ｌとは、レーザ光の照射範囲のうち、メタルヒューズ素子Ｆを溶断可能なエネルギーを有する領域の径である。
The
レーザ光の照射により加熱されたメタルヒューズ素子Ｆは溶融気化する。メタルヒューズ素子Ｆ上からレーザ光を照射すると、層間絶縁膜Ｐを透過して反射防止膜４Ｃにレーザ光が入力される。レーザ光は、例えば、パルスレーザである。反射防止膜４Ｃにおいて、レーザ光の反射が抑制され、効率的にレーザ光のエネルギーを吸収し、反射防止膜４Ｃ、メタルヒューズ層４Ｂ、バリアメタル層４Ａが加熱される。レーザ光の照射により加熱されたメタルヒューズ素子Ｆは溶融気化する。気化した領域は体積膨張し、内部の圧力の上昇に基づいて上層に設けられた層間絶縁膜Ｐを吹き飛ばす。このとき、反射防止膜４Ｃ、メタルヒューズ層４Ｂ、バリアメタル層４Ａは、外方に拡散され、メタルヒューズ素子Ｆが除去される。メタルヒューズ素子Ｆは、例えば、１回のレーザ光の照射により除去される。メタルヒューズ素子Ｆの除去により、一対のヒューズ制御回路配線２Ａは電気的に遮断される。
The metal fuse element F heated by the laser beam irradiation melts and vaporizes. When a laser beam is irradiated from above the metal fuse element F, the laser beam is transmitted through the interlayer insulating film P and input into the
図３に示されるように、メタルヒューズ素子Ｆが除去された半導体装置１は、層間絶縁膜Ｐに穴ＰＨが形成される。穴ＰＨにおいては、一般的なメタルヒューズ素子Ｙ（図６～図８参照）に比してメタルヒューズ素子Ｆが除去されているため、メタルヒューズ素子Ｆの断面が露出することなく、反射防止膜４ＣのＴｉＮが露出しない。これにより、半導体装置１は、高温、高湿の環境下で反射防止膜４Ｃの断面の酸化に基づいて層間絶縁膜Ｐのクラックが進行することを防止し、ＩＣ回路が破壊されることが防止される。穴ＰＨの底部には、電気配線３Ａの上端部３Ｃの端部が露出している。電気配線３Ａは、タングステンにより形成されているため、耐蝕性が高く、高温、高湿の環境下で使用し続けても腐食することは無い。従って、穴ＰＨにおいて電気配線３Ａから腐食が進行することが無く、半導体装置１が破壊されることは無い。なお、本実施例では図３で記載した通り、メタルヒューズ層４Ｂを除去した後において、メタルヒューズ層４Ｂの下方に配置された電気配線３Ａ（タングステンプラグ）は、残存した状態で穴ＰＨの底部に断面が露出している。電気配線３Ａは、レーザ光の照射条件を変更することにより、メタルヒューズ層４Ｂと共に溶融気化され除去されてもよい。
As shown in FIG. 3, in the
半導体装置１において、レーザ光の照射により必ずしも全てのメタルヒューズ素子Ｆが除去されなくてもよく、一部が残置されていてもよい。この場合、残置されたメタルヒューズ素子Ｆの一部の断面が層間絶縁膜Ｐから露出し、反射防止膜４Ｃの断面の酸化が進行して膨張し、層間絶縁膜Ｐにクラックが発生する場合もあり得る。しかしながらこの場合、クラックの発生は局所的な層間絶縁膜Ｐの表層に留まり、接続層３や回路層２まで及ぶことはない。従って、メタルヒューズ素子Ｆは、レーザ光により少なくとも一部が溶断されることにより一対のヒューズ制御回路配線２Ａの導通を電気的に遮断することができればよい。
In the
従来、ＴｉＮにより形成された反射防止膜を有するメタルヒューズ素子は、回路層２において一対のヒューズ制御回路配線と同層に設けられていた。このため、レーザ光により溶断されたメタルヒューズ素子は、切断面にＴｉＮ層が露出することで陽極酸化によりＴｉＮが膨張し、回路層に形成されたＩＣ回路の内部へクラックが進行し、クラックを介した水分侵入で長期的な耐久性や信頼性が低下する可能性があった。
Conventionally, a metal fuse element having an antireflection film formed of TiN has been provided in the same layer as a pair of fuse control circuit wirings in the
また、従来、半導体装置のヒューズ素子上に形成されたＴｉＮ膜のうちレーザが照射される部分をすべて除去する手法がある。しかしながら、この手法によれば、反射防止膜として機能するＴｉＮ膜を除去すると、メタル素材が露出しレーザ光が反射される割合が高くなると共に、レーザ光の熱の吸収効率が低下する。そうすると、ヒューズ素子をレーザ光により溶断する場合、レーザ光のエネルギーを安定的に高い状態で維持する必要性が生じる。レーザ光のエネルギーを高めてヒューズ素子の溶断を行うと、ヒューズ素子が設けられた基板等にダメージを与える虞があると共に、隣接するヒューズ素子にダメージを与える虞がある。 Furthermore, conventionally, there is a method of removing all portions of a TiN film formed on a fuse element of a semiconductor device that are irradiated with a laser. However, according to this method, when the TiN film that functions as an antireflection film is removed, the metal material is exposed, increasing the percentage of laser light reflected and reducing the heat absorption efficiency of the laser light. Therefore, when the fuse element is blown by laser light, it becomes necessary to maintain the energy of the laser light in a stable and high state. If the fuse element is blown by increasing the energy of the laser beam, there is a risk of damaging the substrate on which the fuse element is provided, as well as damaging an adjacent fuse element.
上記手法によれば、ヒューズ素子を切断可能なレーザエネルギーの範囲が限定された条件となるにもかかわらず、ヒューズ素子の製造上のばらつきを加味すると、ヒューズ素子を安定して切断できるレーザ光のエネルギーの条件が無くなる虞がある。また、上記手法によれば、ＴｉＮ膜を除去する工程において、ヒューズ素子を形成するメタルそのものにダメージを可能性があり、ヒューズ素子を溶断しない場合にヒューズ素子の許容電流を低下させる虞がある。 According to the above method, although the range of laser energy that can cut the fuse element is limited, considering the manufacturing variations of the fuse element, the laser beam that can stably cut the fuse element is There is a risk that the energy requirements will disappear. Further, according to the above method, in the step of removing the TiN film, there is a possibility that the metal forming the fuse element itself is damaged, and if the fuse element is not blown, the allowable current of the fuse element may be reduced.
上記従来手法に比して、半導体装置１によれば、メタルヒューズ素子ＦにおいてＴｉＮにより形成された反射防止膜４Ｃが設けられているのにも関わらず、メタルヒューズ素子Ｆが回路層２に対して上層側に離間して設けられていることにより、メタルヒューズ素子Ｆを除去した後は、層間絶縁膜Ｐに現れる断面にＴｉＮが露出しない。半導体装置１によれば、レーザ光によりメタルヒューズ素子Ｆを除去した後に層間絶縁膜Ｐに現れる断面にＴｉＮ層が露出せず、ＩＣ回路にクラックが進行することが防止され、長期的な信頼性が向上すると共に、耐久性が向上する。
Compared to the above conventional method, according to the
また、半導体装置１によれば、メタルヒューズ素子Ｆに反射防止膜４Ｃが形成されているため、メタルヒューズ層４Ｂに反射防止膜４Ｃが形成されていない場合に比して、レーザ光のエネルギーの吸収効率が高まり、レーザ光の出力を必要以上に上げずにメタルヒューズ素子Ｆの溶解及び除去が可能となる。半導体装置１によれば、レーザ光の出力を上げずにメタルヒューズ素子Ｆの溶解及び除去するため、半導体基板Ｂ等にダメージを与えることが防止されると共に、平面視して隣接するメタルヒューズ素子Ｆにダメージを与えることを防止することができる。
Further, according to the
また、半導体装置１によれば、通常のメタル接続層を形成する工程で実現できるため、ＴｉＮ層により形成された反射防止膜４Ｃを除去するようなメタルヒューズ層４Ｂにダメージを与える可能性のある工程を必要とせず、信頼性を向上させると共に、製造工程を簡略化することができる。半導体装置１によれば、製造工程においてＴｉＮ層を除去する必要が無いため、除去工程に伴う歩留まり低下も発生せず、また、不要な工程数を短縮することができる。
In addition, according to the
［変形例］
以下、変形例に係る半導体装置について説明する。以下の説明では、上記実施形態と同一の構成については同一の名称及び符号を用い、重複する説明については適宜省略する。
[Modified example]
A semiconductor device according to a modified example will be described below. In the following description, the same names and numerals will be used for the same configurations as in the above embodiment, and overlapping descriptions will be omitted as appropriate.
図４に示されるように、半導体装置１Ａは、二層のメタル接続層において構成されていてもよい。半導体装置１Ａは、回路層２の上層側に設けられた２層目のメタル配線層においてメタルヒューズ素子Ｆが形成されている。回路層２の上面には、絶縁膜Ｃが形成されている。絶縁膜Ｃの上層側には、回路接続層５が形成されている。回路接続層５は、下層側からバリアメタル層５Ａ、メタル接続層５Ｂ、反射防止膜５Ｃにより形成されている。バリアメタル層５Ａは、バリアメタル層４Ａと同様にＴｉ及びＴｉＮにより形成されている。メタル接続層５Ｂは、メタルヒューズ層４Ｂと同様にアルミニウム、銅の合金（Ａｌ－Ｃｕ）により形成されている。反射防止膜５Ｃは、反射防止膜４Ｃと同様に窒化チタン（ＴｉＮ）により形成されている。
As shown in FIG. 4, the semiconductor device 1A may be configured with two metal connection layers. In the semiconductor device 1A, a metal fuse element F is formed in a second metal wiring layer provided above the
回路接続層５は、上層側の接続層３を介してメタルヒューズ素子Ｆに電気的に接続されている。回路接続層５は、下層側の接続層６を介して回路層２と電気的に接続されている。接続層６は、一対の電気配線６Ａを有する。一対の電気配線６Ａは、一対の電気配線３Ａに対応する位置に形成されている。電気配線６Ａは、例えば、円柱状に形成されたタングステンプラグ（Ｗ－ｐｌｕｇ）である。変形例に係る半導体装置１Ａによれば、二層のメタル接続層を有する回路に設計することができる。
The
以上、本発明の一実施形態について説明したが、本発明は上記の一実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更可能である。また、本発明の趣旨を逸脱しない範囲で、上述した実施形態における構成要素を周知の構成要素に置き換えることは適宜可能であり、また、上述した変形例を適宜組み合わせてもよい。 Although one embodiment of the present invention has been described above, the present invention is not limited to the above-described one embodiment, and can be modified as appropriate without departing from the spirit thereof. Further, without departing from the spirit of the present invention, the components in the embodiments described above can be replaced with well-known components as appropriate, and the modifications described above may be combined as appropriate.
１、１Ａ 半導体装置
２ 回路層
２Ａ ヒューズ制御回路配線
２Ｂ 端部
３ 接続層
３Ａ、６Ａ 電気配線
４ ヒューズ層
４Ｃ、５Ｃ 反射防止膜
Ｂ 半導体基板
Ｆ メタルヒューズ素子
Ｌ スポット径
1,
Claims (4)
一対の前記ヒューズ制御回路配線の対向する一対の端部において上層側に向かって突出して設けられた一対の電気配線を有する接続層と、
前記半導体基板から上層側に離間して設けられ一対の前記電気配線の上端部に対応して両端部がそれぞれ電気的に接続されたメタルヒューズ素子を有するヒューズ層と、を備え、
前記メタルヒューズ素子は、上層側の表面にレーザ光のエネルギーを吸収する反射防止膜が形成されている、
半導体装置。 an insulating film formed on a semiconductor substrate; a circuit layer having a pair of fuse control circuit wirings provided spaced apart on the insulating film;
a connection layer having a pair of electrical wirings provided at a pair of opposing ends of the pair of fuse control circuit wirings so as to protrude toward an upper layer side;
a fuse layer having a metal fuse element provided spaced apart from the semiconductor substrate on the upper layer side and having both ends electrically connected to the upper ends of the pair of electric wirings, respectively;
The metal fuse element has an anti-reflection film formed on the upper surface thereof to absorb the energy of the laser beam.
Semiconductor equipment.
請求項１に記載の半導体装置。 The metal fuse element is removed based on irradiation with the laser beam, and electrically interrupts the pair of fuse control circuit wirings.
The semiconductor device according to claim 1.
請求項１又は２に記載の半導体装置。 The metal fuse element is formed to fit within a predetermined spot diameter of the laser beam,
The semiconductor device according to claim 1 or 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022057873A JP2023149347A (en) | 2022-03-31 | 2022-03-31 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022057873A JP2023149347A (en) | 2022-03-31 | 2022-03-31 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023149347A true JP2023149347A (en) | 2023-10-13 |
Family
ID=88288037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022057873A Pending JP2023149347A (en) | 2022-03-31 | 2022-03-31 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2023149347A (en) |
-
2022
- 2022-03-31 JP JP2022057873A patent/JP2023149347A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07335761A (en) | Self-cooling fuse that is electrically programmable | |
| JP5132033B2 (en) | Reduces the scattering of unpassivated laser fuses | |
| JP2001250867A (en) | Semiconductor device and method of manufacturing the same | |
| JP5537137B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US5652169A (en) | Method for fabricating a programmable semiconductor element having an antifuse structure | |
| JPH0770600B2 (en) | How to modify an integrated circuit | |
| WO1995024734A1 (en) | Technique for producing interconnecting conductive links | |
| US20080179709A1 (en) | Integrated circuit fuse | |
| JP2023149347A (en) | Semiconductor device | |
| JPH10163331A (en) | Fuse for semiconductor device and semiconductor device | |
| EP0999592B1 (en) | Fuse layout for improved fuse blow process window | |
| JP6636823B2 (en) | Semiconductor device and fuse cutting method | |
| TW201904008A (en) | Semiconductor device | |
| TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| TWI714713B (en) | Semiconductor device | |
| JPS6084837A (en) | Semiconductor integrated circuit device | |
| US7537969B2 (en) | Fuse structure having reduced heat dissipation towards the substrate | |
| JP4202077B2 (en) | Fuse cutting method | |
| KR100563513B1 (en) | Protection layer for laser blown fuses | |
| JP2004303991A (en) | Semiconductor device and manufacturing method thereof | |
| JP7053092B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
| JP2005019619A (en) | Semiconductor device with fuse and its manufacturing method | |
| JP2004111990A (en) | Semiconductor integrated circuit device and its manufacture | |
| JPS61110447A (en) | Semiconductor device | |
| JP2004335612A (en) | Semiconductor device and method of manufacturing thereof |