JP2023146756A - Substrate processing method and substrate processing apparatus - Google Patents

Substrate processing method and substrate processing apparatus Download PDF

Info

Publication number
JP2023146756A
JP2023146756A JP2022054122A JP2022054122A JP2023146756A JP 2023146756 A JP2023146756 A JP 2023146756A JP 2022054122 A JP2022054122 A JP 2022054122A JP 2022054122 A JP2022054122 A JP 2022054122A JP 2023146756 A JP2023146756 A JP 2023146756A
Authority
JP
Japan
Prior art keywords
film
plasma
wafer
substrate processing
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022054122A
Other languages
Japanese (ja)
Inventor
博紀 村上
Hiroki Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2022054122A priority Critical patent/JP2023146756A/en
Priority to PCT/JP2023/010702 priority patent/WO2023189758A1/en
Publication of JP2023146756A publication Critical patent/JP2023146756A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy

Abstract

To increase the thickness of the processed film, which is a silicon-containing or germanium film, by plasma treatment.SOLUTION: A wafer with a silicon-containing film or germanium film to be processed which is formed on its surface is stored in a processing vessel, and hydrogen plasma is formed in the processing vessel to increase the film thickness of the processed film.SELECTED DRAWING: Figure 2A

Description

本開示は、基板処理方法、及び基板処理装置に関する。 The present disclosure relates to a substrate processing method and a substrate processing apparatus.

半導体デバイスの製造工程においては、基板である半導体ウエハ（以下、「ウエハ」ともいう）に、シリコン含有膜を成膜することが行われている。シリコン含有膜は、例えばウエハの表面に形成された凹部内を埋め込む膜として形成される場合がある。このようなシリコン含有膜は、膜原料を含むガスをウエハに供給して、例えばＣＶＤ（Chemical Vapor Deposition）法により成膜される。 In the manufacturing process of semiconductor devices, a silicon-containing film is formed on a semiconductor wafer (hereinafter also referred to as "wafer"), which is a substrate. The silicon-containing film may be formed, for example, as a film that fills a recess formed on the surface of a wafer. Such a silicon-containing film is formed by, for example, a CVD (Chemical Vapor Deposition) method by supplying a gas containing film raw materials to a wafer.

また、ウエハに形成した膜を水素プラズマに曝す場合がある。例えば特許文献１には、微結晶シリコン膜を堆積する工程と、水素プラズマ処理を施す工程とを交互に繰り返すことが記載されている。特許文献２には、シリコンゲルマニウム層の表面に水素プラズマ処理を施して、シリコンを偏析させることが記載されている。特許文献３には、薄膜トランジスタアレイを製造するにあたり、ｎ＋アモルファスシリコン層に水素プラズマ処理を行うことが記載されている。 Furthermore, a film formed on a wafer may be exposed to hydrogen plasma. For example, Patent Document 1 describes that a step of depositing a microcrystalline silicon film and a step of performing hydrogen plasma treatment are alternately repeated. Patent Document 2 describes that the surface of a silicon germanium layer is subjected to hydrogen plasma treatment to segregate silicon. Patent Document 3 describes that hydrogen plasma treatment is performed on an n + amorphous silicon layer when manufacturing a thin film transistor array.

特開２０１１―２２２６４９号公報Japanese Patent Application Publication No. 2011-222649 特開２０２０―１７０８３５号公報Japanese Patent Application Publication No. 2020-170835 特開平４―３４９６３７号公報Japanese Patent Application Publication No. 4-349637

本開示は、プラズマ処理により、シリコン含有膜あるいはゲルマニウム膜である被処理膜の膜厚を増加させる技術を提供する。 The present disclosure provides a technique for increasing the thickness of a film to be processed, which is a silicon-containing film or a germanium film, by plasma treatment.

本開示は、シリコン含有膜あるいはゲルマニウム膜である被処理膜が表面に形成された基板が格納される処理容器内に水素プラズマを形成し、当該被処理膜の膜厚を増加させるプラズマ処理工程を備える。 The present disclosure provides a plasma processing step in which hydrogen plasma is formed in a processing container in which a substrate on which a silicon-containing film or a germanium film to be processed is formed is stored, thereby increasing the thickness of the film to be processed. Be prepared.

本開示によれば、プラズマ処理により、シリコン含有膜あるいはゲルマニウム膜である被処理膜の膜厚を増加させることができる。 According to the present disclosure, the film thickness of a film to be processed, which is a silicon-containing film or a germanium film, can be increased by plasma processing.

本開示の一実施形態に係る処理がなされるウエハの縦断側面図である。FIG. 1 is a longitudinal side view of a wafer that is subjected to processing according to an embodiment of the present disclosure. 前記ウエハの縦断側面図である。FIG. 3 is a vertical side view of the wafer. 前記ウエハの縦断側面図である。FIG. 3 is a vertical side view of the wafer. 前記ウエハの縦断側面図である。FIG. 3 is a vertical side view of the wafer. 前記ウエハの縦断側面図である。FIG. 3 is a vertical side view of the wafer. 前記ウエハの縦断側面図である。FIG. 3 is a vertical side view of the wafer. 前記ウエハの縦断側面図である。FIG. 3 is a vertical side view of the wafer. 前記処理を行う基板処理システムの一例を示す平面図である。FIG. 2 is a plan view showing an example of a substrate processing system that performs the processing. 前記基板処理システムに設けられる基板処理装置の一例を示す縦断側面図である。FIG. 2 is a longitudinal side view showing an example of a substrate processing apparatus provided in the substrate processing system. 前記基板処理システムの他の例を示す平面図である。FIG. 7 is a plan view showing another example of the substrate processing system. 基板処理装置の他の例を示す縦断側面図である。FIG. 7 is a longitudinal side view showing another example of the substrate processing apparatus. 前記他の例の基板処理装置を示す平面図である。FIG. 7 is a plan view showing another example of the substrate processing apparatus. 評価試験の結果を示すグラフ図である。It is a graph diagram showing the results of an evaluation test. 評価試験の結果を示すグラフ図である。It is a graph diagram showing the results of an evaluation test. 評価試験で処理を行ったウエハの模式図である。FIG. 2 is a schematic diagram of a wafer processed in an evaluation test. 評価試験の結果を示すグラフ図である。It is a graph diagram showing the results of an evaluation test. 評価試験の結果を示すグラフ図である。It is a graph diagram showing the results of an evaluation test. 評価試験の結果を示すグラフ図である。It is a graph diagram showing the results of an evaluation test. 評価試験の結果を示すグラフ図である。It is a graph diagram showing the results of an evaluation test.

（第１の実施形態）
本開示の基板処理方法は、基板であるウエハが格納される処理容器内に水素プラズマを形成し、ウエハ表面の被処理膜の膜厚を増加させるプラズマ処理を行うものである。被処理膜としては、シリコン含有膜あるいはゲルマニウム膜が対象となる。その基板処理方法について、ウエハ表面に形成された凹部に被処理膜であるアモルファスシリコン膜（ａ―Ｓｉ膜）を埋め込む処理を第１の実施形態として以下に記載する。 (First embodiment)
In the substrate processing method of the present disclosure, hydrogen plasma is formed in a processing container in which a wafer, which is a substrate, is stored, and plasma processing is performed to increase the thickness of a film to be processed on the surface of the wafer. The film to be processed is a silicon-containing film or a germanium film. The substrate processing method will be described below as a first embodiment in which an amorphous silicon film (a-Si film), which is a film to be processed, is embedded in a recess formed on the wafer surface.

図１及び図２を参照して第１実施形態を説明するが、図１Ｄに関しては本実施形態の効果を説明するための比較例に関する処理を示すものとなっている。図１Ａは、基板処理を行う前のウエハＷの表層を示す縦断側面図である。処理前のウエハＷは、絶縁膜よりなる下層膜１１を備えており、この例における下層膜１１はシリコン膜（Ｓｉ膜）により構成されている。下層膜１１には、例えばトレンチ及びビアホ―ルを構成するための第２の凹部１２が形成されている。本実施形態では成膜処理を２回に分けて行うことで、この第２の凹部１２にａ―Ｓｉ膜２を充填するものであり、工程Ｓ１～Ｓ４からなる。これらの各工程では真空雰囲気が形成された処理容器内にウエハＷを格納し、当該処理容器内にガスを供給して処理を行う。 The first embodiment will be described with reference to FIGS. 1 and 2, and FIG. 1D shows processing related to a comparative example for explaining the effects of this embodiment. FIG. 1A is a longitudinal cross-sectional side view showing the surface layer of the wafer W before substrate processing. The wafer W before processing includes a lower layer film 11 made of an insulating film, and the lower layer film 11 in this example is made of a silicon film (Si film). A second recess 12 is formed in the lower film 11 to form, for example, a trench and a via hole. In this embodiment, the second recess 12 is filled with the a-Si film 2 by performing the film forming process in two steps, and consists of steps S1 to S4. In each of these steps, the wafer W is stored in a processing container in which a vacuum atmosphere is formed, and processing is performed by supplying gas into the processing container.

上記のウエハＷに対して、先ず第１の成膜工程Ｓ１を実施する。この工程Ｓ１は例えばシリコン（Ｓｉ）を含む成膜ガスを上記のウエハＷに供給するＣＶＤ処理である。この工程Ｓ１の実施により、下地膜１１の上層にａ―Ｓｉ膜２が形成され（つまり、下地膜１１を被覆するようにａ―Ｓｉ膜２が形成され）、第２の凹部１２においてはその側壁及び底部にａ―Ｓｉ膜２が堆積していく（図１Ｂ）。なお、図示及び説明の便宜上、第２の凹部１２を被覆することでａ―Ｓｉ膜２がなす凹部を第１の凹部２１として、当該第２の凹部１２と区別している。
成膜ガスとしては、例えばモノシラン（ＳｉＨ４）ガス、ジシラン（Ｓｉ２Ｈ６）ガス、ジクロロシラン（ＳｉＨ２Ｃｌ２）ガス、ヘキサクロロジシラン（（ＳｉＣｌ３）２）ガス、ヘキサメチルジシラザンガス、トリシリルアミンガス、ビスタ―シャルブチルアミノシランガスなどを用いることができる。 First, a first film forming step S1 is performed on the wafer W described above. This step S1 is a CVD process in which a film forming gas containing silicon (Si) is supplied to the wafer W, for example. By performing this step S1, the a-Si film 2 is formed on the upper layer of the base film 11 (that is, the a-Si film 2 is formed so as to cover the base film 11), and the a-Si film 2 is formed in the second recess 12. An a-Si film 2 is deposited on the side walls and bottom (FIG. 1B). For convenience of illustration and explanation, the recess formed by the a-Si film 2 by covering the second recess 12 is referred to as the first recess 21 to be distinguished from the second recess 12.
Examples of the film forming gas include monosilane (SiH 4 ) gas, disilane (Si 2 H 6 ) gas, dichlorosilane (SiH 2 Cl 2 ) gas, hexachlorodisilane ((SiCl 3 ) 2 ) gas, hexamethyldisilazane gas, Trisilylamine gas, bister-butylaminosilane gas, etc. can be used.

続いて、第１の成膜工程Ｓ１の後に、図１Ｃに示すように、エッチング工程Ｓ２を実施する。この工程Ｓ２は、第１の凹部２１の開口を広げるために、エッチングガスを供給してａ―Ｓｉ膜２をエッチングするものである。この工程Ｓ２を行う理由を述べると、第１の凹部２１について開口幅に対して深さが大きい、つまりアスペクト比が大きいことによって、第１の凹部２１の底部に成膜ガスが到達しにくい場合が有る。また、図示した例では第２の凹部１２の側壁の幅について縦方向に均一な大きさであるように示しているが、下側の幅に比べて上側の幅が大きい場合が有る。これらの場合には、第１の凹部２１全体にａ―Ｓｉ膜２が充填される前に、当該第１の凹部２１の開口部が当該ａ―Ｓｉ膜２によって閉塞されてしまうおそれがある。このエッチング工程Ｓ２は、その閉塞を防ぐための工程である。 Subsequently, after the first film forming step S1, as shown in FIG. 1C, an etching step S2 is performed. In this step S2, in order to widen the opening of the first recess 21, an etching gas is supplied to etch the a-Si film 2. The reason for performing this step S2 is that when the depth of the first recess 21 is large relative to the opening width, that is, the aspect ratio is large, making it difficult for the film forming gas to reach the bottom of the first recess 21. There is. Further, in the illustrated example, the width of the side wall of the second recess 12 is shown to be uniform in the vertical direction, but the width on the upper side may be larger than the width on the lower side. In these cases, there is a possibility that the opening of the first recess 21 may be blocked by the a-Si film 2 before the first recess 21 is entirely filled with the a-Si film 2 . This etching step S2 is a step for preventing the blockage.

エッチングガスとしては、例えばＨＦ、Ｆ２、ＨＣｌ、Ｃｌ２、ＨＢｒ、Ｂｒ２、ＨＩ、Ｉ２等のハロゲン含有ガスを用いることができる。このエッチングガスについて、第１の凹部２１の底部には進入しにくいので第１の凹部２１の側壁は、上側ほど大きくエッチングされる。こうして、図１Ｃに模式的に示すように、第１の凹部２１の上部に、上に向かうほど開口が広がるように、例えば縦断面形状が略Ｖ字状の領域２１０が形成される。第１の凹部２１は、この領域２１０の下方に第１の凹部２１をなす側壁２１１、２１２を備えている。 As the etching gas, a halogen-containing gas such as HF, F 2 , HCl, Cl 2 , HBr, Br 2 , HI, I 2 or the like can be used. Since it is difficult for this etching gas to enter the bottom of the first recess 21, the side wall of the first recess 21 is etched to a larger extent as it goes upward. In this way, as schematically shown in FIG. 1C, a region 210 having, for example, a substantially V-shaped vertical cross section is formed in the upper part of the first recess 21 so that the opening becomes wider toward the top. The first recess 21 includes side walls 211 and 212 forming the first recess 21 below this region 210.

従来では、エッチング工程Ｓ２を実施した後、図１Ｄに示すように、ａ―Ｓｉ膜の成膜処理を再開し、第１の凹部２１にａ―Ｓｉ膜２を埋め込むことが行われていた。第１の凹部２１は開口が広げられているので、第１の凹部２１では底部まで成膜ガスが行き渡り、第１の凹部２１全体にａ―Ｓｉ膜２が形成される。
しかしながら、この手法ではａ―Ｓｉ膜２にシ―ムと呼ばれる領域が形成されるおそれがある。シ―ムとは膜の継ぎ目部分であって、膜同士の接触性ないしは密着性が比較的低い箇所である。上記した成膜処理の再開によって側壁２１１、２１２の厚さは増加し、当該側壁２１１、２１２同士が互いに接することにより第１の凹部２１が閉塞されるが、当該側壁２１１、２１２の接触部分がシ―ム（図中１４として表示している）をなす。 Conventionally, after performing the etching step S2, as shown in FIG. 1D, the a-Si film forming process is restarted, and the first recess 21 is filled with the a-Si film 2. Since the opening of the first recess 21 is widened, the film-forming gas is spread all the way to the bottom of the first recess 21, and the a-Si film 2 is formed over the entire first recess 21.
However, with this method, there is a possibility that a region called a seam may be formed in the a-Si film 2. A seam is a joint between membranes, and is a place where the contact or adhesion between membranes is relatively low. By restarting the film forming process described above, the thickness of the side walls 211 and 212 increases, and the first recess 21 is closed as the side walls 211 and 212 come into contact with each other, but the contact portion of the side walls 211 and 212 Form a seam (indicated as 14 in the figure).

従って、シ―ム１４は下層膜１１の第２の凹部１２内の局所位置において、当該第２の凹部１２の深さ方向に伸びるように形成される。後の工程にてエッチング処理を行うと、第２の凹部１２内のうち、このシ―ム１４が形成された部分についてはエッチングガスが当該第２の凹部１２の深部へと進入しやすい。それ故に、第２の凹部１２のうち、当該シ―ム１４が形成された部分については他の部分に比べてエッチング耐性が低くなってしまうおそれが有るという課題があった。このようなことから、シ―ムの形成を抑えながら凹部内にａ―Ｓｉ膜を埋め込むことが求められている。 Therefore, the seam 14 is formed at a local position within the second recess 12 of the lower film 11 so as to extend in the depth direction of the second recess 12 . When an etching process is performed in a later step, the etching gas easily enters the deep part of the second recess 12 in the portion where the seam 14 is formed. Therefore, there is a problem that the portion of the second recessed portion 12 where the seam 14 is formed may have lower etching resistance than other portions. For this reason, there is a demand for embedding an a-Si film in the recess while suppressing the formation of seams.

このため、本実施形態では、図２Ａに示すように、ａ―Ｓｉ膜２の膜厚を増加させるプラズマ処理工程Ｓ３を実施している。この工程Ｓ３は、上記したエッチング工程Ｓ２を実施して図１Ｃの状態となったウエハＷを、水素プラズマ（Ｈ２プラズマ）に曝すことにより実施される。なお、本実施形態の手法は、後述する評価試験を行ない、ａ―Ｓｉ膜の膜厚を増加させることができるプラズマ処理条件を見出したことにより成されたものである。 Therefore, in this embodiment, as shown in FIG. 2A, a plasma treatment step S3 is performed to increase the thickness of the a-Si film 2. This step S3 is performed by exposing the wafer W, which has undergone the above-described etching step S2 and is in the state shown in FIG. 1C, to hydrogen plasma (H 2 plasma). Note that the method of this embodiment was achieved by conducting evaluation tests to be described later and finding plasma processing conditions that can increase the thickness of the a-Si film.

そのプラズマ処理条件が設定された上で形成されたＨ２プラズマ（図中に矢印として表示している）に曝され、ａ―Ｓｉ膜２の膜厚が増加する。即ち、ａ―Ｓｉ膜２が膨張する。それにより、第１の凹部２１においては、左側の側壁２１１と右側の側壁２１２の膜厚が夫々増加していき、これら側壁２１１、２１２が接触、さらには密着する。このような膜の膨張により、下層膜１１がなす第２の凹部２２の下部側はａ―Ｓｉ膜２によって充填される。後に評価試験で説明するようにこの膜が膨張する現象は、プラズマ処理によって水素原子がａ―Ｓｉ膜２中に進入することで生じると推定される。 After the plasma processing conditions are set, the a-Si film 2 is exposed to the formed H 2 plasma (indicated by an arrow in the figure), and the thickness of the a-Si film 2 increases. That is, the a-Si film 2 expands. As a result, in the first recess 21, the thicknesses of the left side wall 211 and the right side wall 212 increase, and these side walls 211 and 212 come into contact with each other, and furthermore come into close contact with each other. Due to such expansion of the film, the lower side of the second recess 22 formed by the lower layer film 11 is filled with the a-Si film 2. As will be explained later in the evaluation test, this phenomenon of film expansion is presumed to be caused by hydrogen atoms entering the a-Si film 2 during plasma treatment.

なお、プラズマ処理工程Ｓ３の開始時に側壁２１１、２１２間に形成されている間隙を２１３として示している。上記したようにプラズマ処理工程Ｓ３では、ａ―Ｓｉ膜２の膜厚増加により当該間隙２１３を埋め込むため、この間隙２１３は、ａ―Ｓｉ膜２の膜厚増加により閉塞することができる大きさに設定される。従って、第１の成膜工程Ｓ１では、このような大きさの第１の凹部２１を形成するようにａ―Ｓｉ膜２が成膜される。 Note that the gap formed between the side walls 211 and 212 at the start of the plasma processing step S3 is shown as 213. As described above, in the plasma treatment step S3, the gap 213 is filled by increasing the thickness of the a-Si film 2, so that the gap 213 has a size that can be closed by increasing the thickness of the a-Si film 2. Set. Therefore, in the first film forming step S1, the a-Si film 2 is formed so as to form the first recess 21 having such a size.

このようにしてプラズマ処理工程Ｓ３を実施した後、図２Ｃに示すように、第２の成膜工程Ｓ４を行う。この工程Ｓ４では、ウエハＷに成膜ガスを供給して、第１の凹部２１にａ―Ｓｉ膜２を充填させる処理が実施される。つまり、工程Ｓ３の終了時に未充填となっている第２の凹部１２の上側にａ―Ｓｉ膜２を充填させる。こうして、第１の凹部２１における、プラズマ処理工程Ｓ３にてａ―Ｓｉ膜２の膜厚増加により埋め込まれた部位以外の領域に対して、ａ―Ｓｉ膜２が形成される。第２の成膜工程Ｓ４においても、ａ―Ｓｉ膜２の形成は、例えばＳｉを含む成膜ガスを用いたＣＶＤ処理により行われる。成膜ガスとしては、例えば第１の成膜工程Ｓ１と同様のガスを用いることができる。 After performing the plasma treatment step S3 in this manner, as shown in FIG. 2C, a second film forming step S4 is performed. In this step S4, a process of supplying a film forming gas to the wafer W and filling the first recess 21 with the a-Si film 2 is performed. That is, the a-Si film 2 is filled into the upper side of the second recess 12 which is unfilled at the end of step S3. In this way, the a-Si film 2 is formed in the region of the first recess 21 other than the region filled by increasing the thickness of the a-Si film 2 in the plasma treatment step S3. In the second film forming step S4 as well, the a-Si film 2 is formed by, for example, a CVD process using a film forming gas containing Si. As the film-forming gas, for example, the same gas as in the first film-forming step S1 can be used.

既述したように工程Ｓ３において側壁２１１、２１２同士が密着するようにａ―Ｓｉ膜２が充填されることで、工程Ｓ４の終了時において図１Ｄで述べた第２の凹部２２の深さ方向に伸びるシ―ム１４の形成が防止される。従って、第２の凹部１２内の各部におけるａ―Ｓｉ膜２は比較的強固な膜質を備え、既述したシ―ム１４に起因するエッチング耐性の低下が抑制される。なお、既述したように特許文献１～３には、Ｈ２プラズマにより、シリコン層やシリコンゲルマニウム層表面のダングリングボンドを終端することが記載されている。これにより、アモルファス成分の改質や、ａ―Ｓｉ層表面のリ―ク電流の低減を図ることが目的とされており、これらの特許文献１～３には、Ｈ２プラズマの照射により膜厚が増加する等、本開示の技術を示唆することについては記載されていない。 As described above, in step S3, the a-Si film 2 is filled so that the side walls 211 and 212 are in close contact with each other, so that the depth direction of the second recess 22 described in FIG. 1D at the end of step S4 is The formation of a seam 14 that stretches out is prevented. Therefore, the a-Si film 2 in each part within the second recess 12 has a relatively strong film quality, and a decrease in etching resistance caused by the seam 14 described above is suppressed. Note that, as mentioned above, Patent Documents 1 to 3 describe that H 2 plasma is used to terminate dangling bonds on the surface of a silicon layer or a silicon germanium layer. The purpose of this is to modify the amorphous component and reduce the leakage current on the surface of the a - Si layer. There is no description that suggests the technology of the present disclosure, such as an increase in

＜基板処理システム＞
後に評価試験として詳しく述べるが、ウエハＷをプラズマに曝す際の温度、プラズマを形成するための高周波電源に供給する電力について夫々適正な設定とすることで、プラズマ処理工程Ｓ３で述べたａ―Ｓｉ膜２の膜厚を上昇させることが可能である。以下、その適正な処理条件を設定可能であり、且つ上記の第１の成膜工程Ｓ１、エッチング工程Ｓ２、プラズマ処理工程Ｓ３、第２の成膜工程Ｓ４を行うことができる装置の一例である基板処理システム３について、図３の平面図を参照しながら説明する。基板処理システム３は、ロ―ダ―モジュ―ル３１、ロ―ドロックモジュ―ル３２、真空搬送モジュ―ル３３、本開示の基板処理装置を含む処理モジュ―ル４１～４６を備えている。 <Substrate processing system>
As will be described in detail later as an evaluation test, by setting appropriate settings for the temperature at which the wafer W is exposed to plasma and the power supplied to the high frequency power source for forming plasma, the a-Si It is possible to increase the thickness of the membrane 2. The following is an example of an apparatus that can set appropriate processing conditions and perform the above-described first film-forming step S1, etching step S2, plasma treatment step S3, and second film-forming step S4. The substrate processing system 3 will be explained with reference to the plan view of FIG. 3. The substrate processing system 3 includes a loader module 31, a load lock module 32, a vacuum transfer module 33, and processing modules 41 to 46 including the substrate processing apparatus of the present disclosure.

ロ―ダ―モジュ―ル３１は、内部が大気圧である搬送室３１０内に搬送機構３１１を備えており、ロ―ドポ―ト３１２に載置された搬送容器３０内のウエハＷは、搬送機構３１１によりロ―ドロックモジュ―ル３２のステ―ジ３２１に搬送される。
ロ―ドロックモジュ―ル３２は、その内部の圧力を大気圧と真空圧力との間で変更自在に構成され、ステ―ジ３２１に対しては、前記搬送機構３１１及び、後述の真空モジュ―ル３３の真空搬送機構３３１によりウエハＷが受け渡される。 The loader module 31 includes a transfer mechanism 311 in a transfer chamber 310 whose interior is at atmospheric pressure, and the wafer W in the transfer container 30 placed on the load port 312 is The transport mechanism 311 transports it to the stage 321 of the load lock module 32.
The load lock module 32 is configured such that its internal pressure can be changed between atmospheric pressure and vacuum pressure, and for the stage 321, the transport mechanism 311 and the vacuum module described below The wafer W is transferred by the vacuum transfer mechanism 331 of 33.

真空搬送モジュ―ル３３は真空雰囲気である搬送室３３０を備えており、この搬送室３３０には、例えば６個の真空処理を実施する処理モジュ―ル４１～４６が接続されている。この例では、処理モジュ―ル４１、４６は第１の成膜工程Ｓ１又は第２の成膜工程Ｓ４を実施する成膜モジュ―ル、処理モジュ―ル４２、４５はエッチング工程Ｓ２を実施するエッチングモジュ―ル、処理モジュ―ル４３、４４は、プラズマ処理工程Ｓ３を実施するプラズマ処理モジュ―ルとして夫々構成されている。図３においては、夫々の処理モジュ―ル４１～４６に、実施される工程Ｓ１～Ｓ４を記載している。 The vacuum transfer module 33 includes a transfer chamber 330 in a vacuum atmosphere, and to this transfer chamber 330 are connected, for example, six processing modules 41 to 46 that perform vacuum processing. In this example, processing modules 41 and 46 are film forming modules that carry out the first film forming process S1 or second film forming process S4, and processing modules 42 and 45 carry out the etching process S2. The etching module and processing modules 43 and 44 are each configured as a plasma processing module that performs the plasma processing step S3. In FIG. 3, steps S1 to S4 that are performed in the respective processing modules 41 to 46 are described.

搬送室３３０には、例えば前後に移動可能な多関節ア―ムによって構成された真空搬送機構３３１が設けられ、この真空搬送機構３３１により、ロ―ドロックモジュ―ル３２と、処理モジュ―ル４１～４６の各々との間でウエハＷが搬送される。これらモジュ―ル３１、３２、３３、４１～４６の接続部位には、夫々ゲ―トバルブＧを備えた搬送口が設けられている。 The transfer chamber 330 is provided with a vacuum transfer mechanism 331 composed of, for example, a multi-joint arm that can move back and forth. The wafer W is transferred between each of . Transfer ports each equipped with a gate valve G are provided at the connecting portions of these modules 31, 32, 33, 41-46.

＜基板処理装置＞
続いて、プラズマ処理モジュ―ル４３、４４をなす基板処理装置５の構成例について、図４の縦断側面図を参照して説明する。基板処理装置５は接地された処理容器５１を備えており、処理容器５１の側壁に形成されたウエハＷの搬送口５１０が、上記のゲ―トバルブＧにより開閉される。処理容器５１の壁面には排気管５２の一端が開口し、排気管５２の他端に設けられる排気機構５３により、処理容器５１内が所望の圧力の真空雰囲気となるように排気される。
処理容器５１内にはウエハＷを載置するステ―ジ５４が設けられており、当該ステ―ジ５４上にて突没自在に構成された昇降ピン５５により、当該ステ―ジ５４と真空搬送機構３３１との間でウエハＷが受け渡される。ステ―ジ５４にはヒ―タ―５６が埋設されており、処理中にウエハＷを設定された温度に加熱する。また、ステ―ジ５４にはプラズマ形成用の電極５７が設けられており、当該電極５７は接地されている。 <Substrate processing equipment>
Next, an example of the configuration of the substrate processing apparatus 5 forming the plasma processing modules 43 and 44 will be described with reference to the vertical side view of FIG. 4. The substrate processing apparatus 5 includes a grounded processing container 51, and a wafer W transfer port 510 formed on a side wall of the processing container 51 is opened and closed by the gate valve G described above. One end of an exhaust pipe 52 is opened in the wall of the processing container 51, and an exhaust mechanism 53 provided at the other end of the exhaust pipe 52 evacuates the inside of the processing container 51 to a vacuum atmosphere at a desired pressure.
A stage 54 on which a wafer W is placed is provided in the processing container 51, and an elevating pin 55 configured to be able to protrude and retract on the stage 54 connects the stage 54 to vacuum transfer. The wafer W is transferred to and from the mechanism 331. A heater 56 is embedded in the stage 54 and heats the wafer W to a set temperature during processing. Further, the stage 54 is provided with an electrode 57 for plasma formation, and the electrode 57 is grounded.

処理容器５１の天井部には、絶縁部材５８を介してシャワ―ヘッド６１が設けられている。シャワ―ヘッド６１には整合器６２を介して高周波電源６３が接続されている。シャワ―ヘッド６１と、ステ―ジ５４の電極５７とは平行平板電極として構成されており、高周波電源６３からの高周波電力の供給により、シャワ―ヘッド６１とステ―ジ５４との間にプラズマを形成することができる。
シャワ―ヘッド６１は、ガス供給路７１を介してＨ２ガスの供給源７２に接続されている。ガス供給路７１にはバルブ及びマスフロ―コントロ―ラを含むガス供給機器７３が介設されており、後述する制御部１００からの制御信号に従って下流側へのガスの給断を行う。プラズマ処理工程Ｓ３では、Ｈ２ガスが処理容器５１内に供給されると共に、高周波電源６３はオンとなり、既述したように処理容器５１内にＨ２プラズマが形成されて、プラズマ処理工程Ｓ３が実行される。この例における水素プラズマ形成部は、平行平板電極を構成すると共に、Ｈ２ガスを供給するシャワ―ヘッド６１と、ステ―ジ５４の電極５７、高周波電源６３を含むものである。 A shower head 61 is provided on the ceiling of the processing container 51 with an insulating member 58 interposed therebetween. A high frequency power source 63 is connected to the shower head 61 via a matching box 62. The shower head 61 and the electrode 57 of the stage 54 are configured as parallel plate electrodes, and plasma is generated between the shower head 61 and the stage 54 by supplying high frequency power from the high frequency power source 63. can be formed.
The shower head 61 is connected to an H 2 gas supply source 72 via a gas supply path 71 . A gas supply device 73 including a valve and a mass flow controller is interposed in the gas supply path 71, and supplies or cuts gas to the downstream side according to a control signal from a control section 100, which will be described later. In the plasma processing step S3, H 2 gas is supplied into the processing container 51, and the high frequency power source 63 is turned on, H 2 plasma is formed in the processing container 51 as described above, and the plasma processing step S3 is completed. executed. The hydrogen plasma forming section in this example includes a shower head 61 that constitutes parallel plate electrodes and supplies H2 gas, an electrode 57 of the stage 54, and a high frequency power source 63.

プラズマ処理モジュ―ル４３、４４以外の成膜モジュ―ル４１、４６、エッチングモジュ―ル４２、４５についても、プラズマ処理モジュ―ル４３、４４との差異点を中心に、簡単に説明しておく。これら成膜モジュ―ル４１、４６、エッチングモジュ―ル４２、４５については、高周波電源６３やステ―ジ５４の電極５７が設けられておらず、処理容器５１内にプラズマが形成されない構成となっている。また、処理容器５１内にガスを供給するガス供給源には、各々の処理モジュ―ルで行う処理に応じたガスが貯留される。成膜モジュ―ル４１、４６においては、ａ―Ｓｉ膜の成膜ガスが貯留され、エッチングモジュ―ル４２、４５においては、エッチングガスが貯留される。
これらの差異点を除いては、プラズマ処理モジュ―ル４３、４４と概ね同様の構成であり、各処理容器５１内においてステ―ジ５４上のウエハＷを設定温度に加熱しつつ、例示した各ガスをウエハＷに供給して処理を行うことができる。 The film forming modules 41, 46 and etching modules 42, 45 other than the plasma processing modules 43, 44 will also be briefly explained, focusing on the differences from the plasma processing modules 43, 44. put. These film forming modules 41 and 46 and etching modules 42 and 45 are not provided with a high frequency power source 63 or an electrode 57 of the stage 54, so that plasma is not formed in the processing container 51. ing. Further, a gas supply source that supplies gas into the processing container 51 stores gas corresponding to the processing performed by each processing module. In the film forming modules 41 and 46, a film forming gas for an a-Si film is stored, and in the etching modules 42 and 45, an etching gas is stored.
Except for these differences, the configuration is generally the same as that of the plasma processing modules 43 and 44, and while the wafer W on the stage 54 is heated to a set temperature in each processing chamber 51, each of the illustrated Processing can be performed by supplying gas to the wafer W.

図３に戻って説明すると、基板処理システム３にはコンピュ―タである制御部１００が設けられており、この制御部１００はプログラムを備えている。プログラムには、ウエハＷの処理及び搬送が行われるように命令（各ステップ）が組み込まれており、このプログラムは、記憶媒体、例えばコンパクトディスク、ハ―ドディスク、ＤＶＤ等に格納され、制御部１００にインスト―ルされる。制御部１００は当該プログラムにより基板処理システム３の各部に制御信号を出力し、各部の動作を制御する。例えば処理モジュ―ル４１～４６の動作の制御には、ヒ―タ―５６への電力供給によるウエハＷの温度制御、処理容器５１内へのガスの給断の制御が含まれる。また、プラズマ処理モジュ―ル４３、４４については、高周波電源６３のオンオフによるプラズマの形成の制御についても含まれる。 Returning to FIG. 3, the substrate processing system 3 is provided with a control section 100 which is a computer, and this control section 100 is equipped with a program. The program includes instructions (each step) for processing and transporting the wafer W, and this program is stored in a storage medium such as a compact disk, hard disk, DVD, etc., and is stored in a control unit. Installed on 100. The control unit 100 outputs control signals to each part of the substrate processing system 3 according to the program, and controls the operation of each part. For example, controlling the operations of the processing modules 41 to 46 includes controlling the temperature of the wafer W by supplying power to the heater 56 and controlling the supply and disconnection of gas into the processing chamber 51. Furthermore, regarding the plasma processing modules 43 and 44, control of plasma formation by turning on and off the high frequency power source 63 is also included.

＜基板処理方法＞
続いて、基板処理システム３において実施される本開示の基板処理方法について簡単に説明する。ウエハＷは、先ず、搬送容器３０→ロ―ダ―モジュ―ル３１→ロ―ドロックモジュ―ル３２→真空搬送モジュ―ル３３の順で搬送される。次いで、ウエハＷは成膜モジュ―ル４１に搬送され、既述のように、処理容器５１内に成膜ガスを供給して第１の成膜工程Ｓ１が実施される。成膜モジュ―ル４１に搬送されるウエハＷは、図１Ａに示すように、第２の凹部１２を備えた下層膜１１が形成されたウエハＷである。この工程Ｓ１におけるａ―Ｓｉ膜２の成膜条件の一例を挙げると、成膜ガスとしてＳｉＨ４ガスを用いる場合には、ウエハＷの加熱温度は４５０～６００℃、処理容器５１内の圧力は１３.３～１３３３Ｐａである。 <Substrate processing method>
Next, the substrate processing method of the present disclosure implemented in the substrate processing system 3 will be briefly described. The wafer W is first transported in the order of transport container 30 → loader module 31 → load lock module 32 → vacuum transport module 33. Next, the wafer W is transferred to the film forming module 41, and as described above, the first film forming step S1 is performed by supplying a film forming gas into the processing container 51. The wafer W transferred to the film forming module 41 is a wafer W on which a lower layer film 11 having a second recess 12 is formed, as shown in FIG. 1A. To give an example of the conditions for forming the a-Si film 2 in this step S1, when using SiH 4 gas as the film forming gas, the heating temperature of the wafer W is 450 to 600°C, and the pressure inside the processing container 51 is It is 13.3 to 1333 Pa.

次いで、ウエハＷは、真空搬送モジュ―ル３３を介してエッチングモジュ―ル４２、４５に搬送され、既述のように、処理容器５１内にエッチングガスを供給してエッチング工程Ｓ２が実施される。この工程Ｓ２における処理条件の一例を挙げると、エッチングガスとしてＣｌ２ガスを用いる場合には、ウエハＷの加熱温度は３００～６００℃、処理容器５１内の圧力は１．３～１３３３３Ｐａである。 Next, the wafer W is transferred to the etching modules 42 and 45 via the vacuum transfer module 33, and as described above, the etching process S2 is performed by supplying etching gas into the processing container 51. . To give an example of the processing conditions in this step S2, when using Cl 2 gas as the etching gas, the heating temperature of the wafer W is 300 to 600° C., and the pressure inside the processing container 51 is 1.3 to 13333 Pa.

この後、ウエハＷは、真空搬送モジュ―ル３３を介してプラズマ処理モジュ―ル４３、４４に搬送され、既述のプラズマ処理工程Ｓ３が実施される。この工程Ｓ３では、処理容器５１にＨ２ガスを供給し、例えばウエハＷを２００℃よりも高い温度且つ５００℃より低い温度に加熱すると共に、例えば高周波電源６３からシャワ―ヘッド６１に１００Ｗよりも大きい電力を供給して、容量結合プラズマを形成する。このとき、処理容器５１内の圧力は例えば６.７～６６７Ｐａであり、より具体的には例えば１３.３Ｐａ（０.１Ｔｏｒｒ）、Ｈ２プラズマの照射時間は例えば５～６０分であり、より具体的には例えば３０分である。 Thereafter, the wafer W is transferred to the plasma processing modules 43 and 44 via the vacuum transfer module 33, and the plasma processing step S3 described above is performed. In this step S3, H 2 gas is supplied to the processing container 51 to heat the wafer W to a temperature higher than 200° C. and lower than 500° C., and a power of 100 W or higher is supplied from the high frequency power source 63 to the shower head 61, for example. A large amount of power is supplied to form a capacitively coupled plasma. At this time, the pressure inside the processing container 51 is, for example, 6.7 to 667 Pa, more specifically, for example, 13.3 Pa (0.1 Torr), and the H 2 plasma irradiation time is, for example, 5 to 60 minutes, and more specifically, 13.3 Pa (0.1 Torr). Specifically, for example, it is 30 minutes.

続いて、ウエハＷは、真空搬送モジュ―ル３３を介して成膜モジュ―ル４６に搬送され、既述のように処理容器５１内に成膜ガスを供給して第２の成膜工程Ｓ４が実施される。この工程Ｓ４におけるａ―Ｓｉ膜２の成膜処理の条件は、第１の成膜工程Ｓ１と同様である。こうして、一連の工程Ｓ１～Ｓ４が実施され、第２の凹部１２にａ―Ｓｉ膜２が埋め込まれたウエハＷは、真空搬送モジュ―ル３３→ロ―ドロックモジュ―ル３２→ロ―ダ―モジュ―ル３１の順で搬送されて、搬送容器３０に戻される。真空搬送モジュ―ル３３内及び各処理容器５１内は真空雰囲気に保たれているため、上記した一連の工程Ｓ１～Ｓ４が実施される間、ウエハＷは真空雰囲気中を移動し、大気雰囲気には曝されない。 Subsequently, the wafer W is transferred to the film forming module 46 via the vacuum transfer module 33, and as described above, a film forming gas is supplied into the processing container 51 to perform the second film forming step S4. will be implemented. The conditions for forming the a-Si film 2 in this step S4 are the same as those in the first film forming step S1. In this way, a series of steps S1 to S4 are carried out, and the wafer W with the a-Si film 2 embedded in the second recess 12 is transferred from the vacuum transfer module 33 to the load lock module 32 to the loader. The modules 31 are transported in this order and returned to the transport container 30. Since the inside of the vacuum transfer module 33 and the inside of each processing container 51 are maintained in a vacuum atmosphere, the wafer W is moved in the vacuum atmosphere and exposed to the air atmosphere while the above-described series of steps S1 to S4 are performed. are not exposed.

以上に述べたように、基板処理システム３によれば既述した工程Ｓ１～Ｓ４を実施することができ、第１の凹部２１内にシ―ム１４の形成を抑制しつつ、ａ―Ｓｉ膜２を良好な充填性をもって埋め込むことができる。
また、Ｈ２プラズマの照射により膜厚を増加させるにあたり、ウエハ温度は２００℃以上であって５００℃より低い温度に設定される。その温度範囲のうちの一例としては後に示すように３００℃であって、比較的高温に設定することを避けることが可能である。そのように高温での処理を避けることで、ａ―Ｓｉ膜２への熱影響による膜質の変化を抑えて、膜厚の増加を図ることができる。
さらに、基板処理システム３では、第１の成膜工程Ｓ１を実施後、第２の成膜工程Ｓ４を行うまでにウエハＷは大気雰囲気に曝されないので、ａ―Ｓｉ膜２表面における自然酸化膜の形成が防止される。このため、後述する当該自然酸化膜の除去処理を行わなくてもよい利点が有る。なお、工程Ｓ１の成膜、工程Ｓ２のエッチングが繰り返し行われるように基板処理システム３内でウエハＷを搬送してもよい。その場合、工程Ｓ１、Ｓ２を１回行う度に工程Ｓ３のプラズマ処理を行ってもよいし、工程Ｓ１、Ｓ２を複数回行う度に工程Ｓ３を１回行うようにしてもよい。 As described above, according to the substrate processing system 3, it is possible to perform the steps S1 to S4 described above, and while suppressing the formation of the seam 14 in the first recess 21, the a-Si film 2 can be embedded with good filling properties.
Further, when increasing the film thickness by irradiation with H 2 plasma, the wafer temperature is set to 200° C. or higher and lower than 500° C. An example of the temperature range is 300° C. as shown later, and it is possible to avoid setting the temperature at a relatively high temperature. By avoiding treatment at high temperatures in this way, changes in film quality due to thermal effects on the a-Si film 2 can be suppressed, and the film thickness can be increased.
Furthermore, in the substrate processing system 3, since the wafer W is not exposed to the atmospheric atmosphere after performing the first film forming step S1 and before performing the second film forming step S4, the natural oxide film on the surface of the a-Si film 2 is The formation of is prevented. Therefore, there is an advantage that it is not necessary to carry out a process for removing the natural oxide film, which will be described later. Note that the wafer W may be transported within the substrate processing system 3 so that the film formation in step S1 and the etching in step S2 are repeated. In that case, the plasma treatment in step S3 may be performed each time steps S1 and S2 are performed once, or step S3 may be performed once each time steps S1 and S2 are performed multiple times.

＜第２の実施形態＞
続いて、第２の実施形態について説明する。この実施形態の処理では、第１の成膜工程Ｓ１によりａ―Ｓｉ膜２が形成されたウエハＷにおいて、第１の凹部２１内に臨むａ―Ｓｉ膜２の表面に形成される酸化物の除去を行う。この酸化物は例えばウエハＷが大気に曝されることで形成される自然酸化膜である。この酸化物除去工程は、プラズマ処理工程Ｓ３を行うまでに行われ、当該酸化物除去工程を行った後は、第２の成膜工程Ｓ４を行うまで、ウエハＷの周囲を真空雰囲気に保つことが行われる。 <Second embodiment>
Next, a second embodiment will be described. In the process of this embodiment, in the wafer W on which the a-Si film 2 has been formed in the first film forming step S1, oxides formed on the surface of the a-Si film 2 facing into the first recess 21 are removed. Perform removal. This oxide is, for example, a natural oxide film formed when the wafer W is exposed to the atmosphere. This oxide removal process is performed before performing the plasma treatment process S3, and after performing the oxide removal process, the area around the wafer W is kept in a vacuum atmosphere until the second film formation process S4 is performed. will be held.

図５は、第２の実施形態の処理に用いられる基板処理システム３Ａであり、当該基板処理システム３Ａは基板処理システム３と略同様に構成されている。基板処理システム３Ａのロ―ダ―モジュ―ル３１及びロ―ドロックモジュ―ル３２については基板処理システム３のそれらのモジュ―ルと同様に構成されているので表示を省略しており、真空モジュ―ル３３と、当該真空モジュ―ル３３に接続された処理モジュ―ル４１～４６と、を抜き出して示している。この第２の実施形態では、基板処理システム３Ａの外部装置にて第１の成膜工程Ｓ１が実施されたウエハＷを当該基板処理システム３Ａに搬送し、以降の処理が行われる。基板処理システム３Ａは、設けられる処理モジュ―ルの数及び種類について基板処理システム３と異なる。真空搬送室３３０には、第２の成膜工程Ｓ４を実施する成膜モジュ―ル４１、４６と、プラズマ処理モジュ―ル４３、４４と、ＣＯＲ(Chemical Oxide Removal)処理を行う変質モジュ―ル４７と、ＰＨＴ(Post heat treatment)処理を行う加熱モジュ―ル４８と、が接続されている。 FIG. 5 shows a substrate processing system 3A used in the processing of the second embodiment, and the substrate processing system 3A is configured in substantially the same manner as the substrate processing system 3. The loader module 31 and loadlock module 32 of the substrate processing system 3A are configured similarly to those of the substrate processing system 3, so their illustration is omitted, and the vacuum module The vacuum module 33 and the processing modules 41 to 46 connected to the vacuum module 33 are extracted and shown. In this second embodiment, the wafer W on which the first film forming step S1 has been performed in an external device of the substrate processing system 3A is transferred to the substrate processing system 3A, and subsequent processing is performed. The substrate processing system 3A differs from the substrate processing system 3 in the number and types of processing modules provided. The vacuum transfer chamber 330 includes film forming modules 41 and 46 that perform the second film forming process S4, plasma processing modules 43 and 44, and a modification module that performs COR (Chemical Oxide Removal) processing. 47 and a heating module 48 that performs PHT (Post heat treatment) processing are connected.

変質モジュ―ル４７及び加熱モジュ―ル４８が酸化物除去工程を実施するモジュ―ルである。変質モジュ―ル４７は、例えばウエハＷの表面に存在する酸化膜（ＳｉＯ２膜）に、ＨＦガスとアンモニア（ＮＨ３）ガスを吸着させて変質させ、ケイフッ化アンモニウム（（ＮＨ４）２ＳｉＦ６；ＡＦＳ）とする処理（ＣＯＲ処理）を実施するように構成される。また、加熱モジュ―ル４８は例えばＮ２ガスなどの不活性ガス雰囲気でウエハＷを加熱することによって、ＣＯＲ処理にて生成された、ＡＦＳを昇華させて除去するＰＨＴ処理を実施する。これら変質モジュ―ル４７、加熱モジュ―ル４８については、ＨＦガス及びＮＨ３ガス、Ｎ２ガスを夫々処理容器５１内に供給することを除いて、成膜モジュ―ル４１、４６と同様の構成である。 The alteration module 47 and the heating module 48 are modules that carry out the oxide removal process. The alteration module 47 adsorbs HF gas and ammonia (NH 3 ) gas to an oxide film (SiO 2 film) existing on the surface of the wafer W to alter its properties, and converts the oxide film (SiO 2 film) existing on the surface of the wafer W into ammonium fluorosilicate ((NH 4 ) 2 SiF). 6 ; AFS) processing (COR processing). Further, the heating module 48 performs a PHT process to sublimate and remove AFS generated in the COR process by heating the wafer W in an inert gas atmosphere such as N2 gas. The alteration module 47 and heating module 48 are similar to the film forming modules 41 and 46, except that HF gas, NH 3 gas, and N 2 gas are supplied into the processing container 51, respectively. It is the composition.

この実施形態におけるウエハＷの搬送経路について述べると、図１Ｂで示したように第１の凹部２１を備えたａ―Ｓｉ膜２が形成されたウエハＷは搬送容器３０に収納されてロ―ドポ―ト３１２に載置され、第１の実施形態と同様の経路で真空搬送モジュ―ル３３に搬送される。次いで、ウエハＷは、変質モジュ―ル４７→加熱モジュ―ル４８の経路で搬送されて、第１の凹部２１の表面に形成された酸化物（自然酸化膜）の除去が行われる。続いて、ウエハＷはプラズマ処理モジュ―ル４３、４４→第２の成膜工程Ｓ４を実施する成膜モジュ―ル４１、４６に順次搬送され、第１の実施形態と同様にプラズマ処理工程Ｓ３と第２の成膜工程Ｓ４が実施される。この後、ウエハＷは、既述の経路にて搬送容器３０に収納される。酸化物除去工程を行った後、第２の成膜工程Ｓ４を行うまで、ウエハＷは真空雰囲気で搬送される。このため、ウエハＷの周囲は真空雰囲気に保たれ、第２の成膜工程Ｓ４にて行う前に、ａ―Ｓｉ膜２の表面に再び酸化物が形成されることが防止される。 Regarding the transport path of the wafer W in this embodiment, as shown in FIG. 1B, the wafer W on which the a-Si film 2 with the first recess 21 is formed is stored in the transport container 30 and loaded. It is placed on the port 312 and transported to the vacuum transport module 33 through the same route as in the first embodiment. Next, the wafer W is transported along a path from the alteration module 47 to the heating module 48, and the oxide (natural oxide film) formed on the surface of the first recess 21 is removed. Subsequently, the wafer W is sequentially transferred from plasma processing modules 43 and 44 to film forming modules 41 and 46 that perform a second film forming step S4, and then undergoes a plasma processing step S3 as in the first embodiment. Then, a second film forming step S4 is performed. Thereafter, the wafer W is stored in the transport container 30 along the previously described route. After performing the oxide removal step, the wafer W is transported in a vacuum atmosphere until the second film forming step S4 is performed. Therefore, the area around the wafer W is kept in a vacuum atmosphere, and oxides are prevented from being formed on the surface of the a-Si film 2 again before the second film forming step S4.

この第２の実施形態では、第１の凹部２１の開口を広げるためのエッチング工程Ｓ２を実施しないが、第１の実施形態と同じく実施してもよい。このエッチング工程Ｓ２は、基板処理システム３の外部の装置にて行うことができる。また、基板処理システム３の処理モジュ―ルの一つを当該エッチング工程Ｓ２を実施するエッチングモジュ―ルとして構成し、酸化物除去工程を行った後、プラズマ処理工程Ｓ３を行うまでに、当該エッチング工程Ｓ２を実施するようにしてもよい。 In this second embodiment, the etching step S2 for widening the opening of the first recess 21 is not performed, but it may be performed in the same manner as in the first embodiment. This etching step S2 can be performed using a device outside the substrate processing system 3. Further, one of the processing modules of the substrate processing system 3 is configured as an etching module that performs the etching step S2, and after performing the oxide removal step and before performing the plasma processing step S3, the etching module performs the etching step S2. You may make it implement process S2.

この第２の実施形態によれば、酸化物除去工程によりａ―Ｓｉ膜２表面の酸化物を除去した後にプラズマ処理工程を実施しているので、Ｈ２プラズマ照射時のａ―Ｓｉ膜２への水素の進入がこの酸化物によって妨げられることが防止される。従って、ａ―Ｓｉ膜２の膜厚増加を確実に行うことができる。また、酸化物の存在による膜質の低下を抑えることができる。 According to this second embodiment, since the plasma treatment step is performed after the oxide on the surface of the a-Si film 2 is removed by the oxide removal step, the a-Si film 2 during irradiation with H2 plasma is This prevents the entry of hydrogen from being obstructed by this oxide. Therefore, the thickness of the a-Si film 2 can be increased reliably. Furthermore, deterioration in film quality due to the presence of oxides can be suppressed.

＜基板処理装置の他の例１＞
基板処理装置は、第１の成膜工程Ｓ１と、エッチング工程Ｓ２と、プラズマ処理工程Ｓ３と、第２の成膜工程Ｓ４と、を１つの処理容器５１内にて実施する構成であってもよい。この実施形態は、図４に示す基板処理装置５において、シャワ―ヘッド６１に成膜ガスとエッチングガスと、パ―ジガスである例えば窒素ガス（Ｎ２ガス）と、が独立して供給できるように構成される。 <Other example 1 of substrate processing apparatus>
Even if the substrate processing apparatus has a configuration in which the first film formation process S1, the etching process S2, the plasma treatment process S3, and the second film formation process S4 are performed in one processing container 51, good. In this embodiment, in the substrate processing apparatus 5 shown in FIG. 4, a film forming gas, an etching gas, and a purge gas such as nitrogen gas ( N2 gas) can be independently supplied to the shower head 61. It is composed of

そして、処理容器５１内に成膜ガス、エッチングガス、Ｈ２ガス、成膜ガスを切り替えて供給して、第１の成膜工程Ｓ１、エッチング工程Ｓ２、プラズマ処理工程Ｓ３、第２の成膜工程Ｓ４を連続して実施する。また、これら工程Ｓ１～Ｓ４の切り替え時には、処理容器５１内にパ―ジガスを供給して、処理容器５１内のパ―ジを行う。このように、一連の工程Ｓ１～Ｓ４を同一の処理容器５１にて実施することによって、第１の実施形態と同様の効果を得られることに加えて、搬送作業の手間や時間を省略できるという利点がある。なお、工程Ｓ１～Ｓ４のうち、工程Ｓ２、Ｓ３のみが同一の処理容器５１内で実行されるようにしたり、Ｓ３、Ｓ４のみが同一の処理容器５１内で実行されるようにしたりするようにしてもよい。つまり、続けて行われる複数の工程を、同じ処理容器５１内にて行うようにすることができる。処理容器５１内の圧力、ウエハＷの温度について工程間で異なる場合は、これらのパラメ―タについてウエハＷの格納中に適宜変更する。 Then, a film forming gas, an etching gas, H 2 gas, and a film forming gas are switched and supplied into the processing container 51 to perform the first film forming process S1, the etching process S2, the plasma processing process S3, and the second film forming process. Step S4 is performed continuously. Furthermore, when switching between these steps S1 to S4, a purge gas is supplied into the processing container 51 to purge the processing container 51. In this way, by performing the series of steps S1 to S4 in the same processing container 51, in addition to obtaining the same effects as in the first embodiment, it is possible to omit the labor and time of transportation work. There are advantages. Note that among the steps S1 to S4, only steps S2 and S3 are executed in the same processing container 51, or only S3 and S4 are executed in the same processing container 51. It's okay. In other words, a plurality of consecutive steps can be performed in the same processing container 51. If the pressure inside the processing container 51 and the temperature of the wafer W differ between processes, these parameters are changed as appropriate while the wafer W is being stored.

＜基板処理装置の他の例２＞
既述した各工程について、ウエハＷを１枚ずつ処理する枚様式の処理装置（処理モジュ―ル）を用いて行うように示したが、複数のウエハＷに一括して処理を行うバッチ式の処理装置を用いて行うようにしてもよい。図６及び図７には、工程Ｓ１～Ｓ４を実行する基板処理装置をなす縦型熱処理装置８を示している。縦型熱処理装置８は、下端が開口する縦型の処理容器８１と、当該開口に対して昇降可能な蓋体８３と、を備える。複数のウエハＷを棚状に保持可能なウエハボ―ト８２が、蓋体８３上に支持されることで処理容器８１に対して搬入出される。また、蓋体８３に設けられる回転機構８４によって、処理中にウエハボ―ト８２は回転し、搭載されるウエハＷは中心軸回りに回転する。なお図７中、符号８２１はウエハボ―ト８２に設けられるウエハＷの保持部である。 <Other example 2 of substrate processing apparatus>
Each of the above-mentioned steps has been shown to be performed using a processing device (processing module) that processes wafers one by one, but a batch processing device that processes multiple wafers W at once may be used. The processing may be performed using a processing device. 6 and 7 show a vertical heat treatment apparatus 8 that constitutes a substrate processing apparatus that executes steps S1 to S4. The vertical heat treatment apparatus 8 includes a vertical processing container 81 whose lower end is open, and a lid 83 that is movable up and down with respect to the opening. A wafer boat 82 capable of holding a plurality of wafers W in a shelf-like manner is carried into and out of the processing container 81 by being supported on a lid 83. Furthermore, a rotation mechanism 84 provided on the lid 83 rotates the wafer boat 82 during processing, and the wafers W mounted thereon rotate around the central axis. Note that in FIG. 7, reference numeral 821 is a wafer W holding portion provided in the wafer boat 82. As shown in FIG.

処理容器８１には水素プラズマ形成部９が設けられている。水素プラズマ形成部９は、処理容器８１の側壁に形成された縦長の開口部８５を当該処理容器８１の外側から覆う区画壁９１を備え、区画壁９１は縦断面及び横断面が各々凹状に形成されている。区画壁９１の両側壁の外側面には、互いに対向する細長い一対の電極９２が平行平板電極として設けられ、高周波電源９３に接続されている。また、水素プラズマ形成部９内にはインジェクタ９４が配置されており、ガス供給源９７１からＨ２ガスが供給される。そして、当該インジェクタ９４にて多段に開口した吐出口９４０からＨ２ガスが吐出される。電極９２の作用によって区画壁９１内にてそのＨ２ガスはプラズマ化され、各高さのウエハＷに供給されてプラズマ処理が行われる。 A hydrogen plasma forming section 9 is provided in the processing container 81 . The hydrogen plasma forming unit 9 includes a partition wall 91 that covers a vertically long opening 85 formed in a side wall of the processing container 81 from the outside of the processing container 81, and the partition wall 91 has a concave longitudinal section and a concave cross section. has been done. A pair of long and thin electrodes 92 facing each other are provided as parallel plate electrodes on the outer surfaces of both side walls of the partition wall 91, and are connected to a high frequency power source 93. Further, an injector 94 is arranged inside the hydrogen plasma forming section 9, and H 2 gas is supplied from a gas supply source 971. Then, H 2 gas is discharged from the discharge port 940 opened in multiple stages in the injector 94 . The H 2 gas is turned into plasma within the partition wall 91 by the action of the electrode 92, and is supplied to the wafers W at each height to perform plasma processing.

処理容器８１の側壁には開口部８５に対向する排気口８６が形成され、プラズマ化されたＨ２ガスは当該排気口８６から除去される。図中９５は当該排気を行うための排気機構である。処理容器８１の外周にはヒ―タ―９６が設けられており、処理中のウエハＷは設定された温度に加熱される。また、処理容器８１内において開口部８５、排気口８６のうち開口部８５が設けられる側を前方側とすると、当該前方側で開口部８５を左右から挟むインジェクタ８７１、８７２が設けられる。ガス供給源９７２から、プラズマ化を必要としないＨ２ガス以外の各ガスが、当該インジェクタ８７１、８７２にて多段に開口した吐出口８７０から各高さのウエハＷに供給され、排気口８６から排気される。 An exhaust port 86 facing the opening 85 is formed in the side wall of the processing chamber 81, and the plasma H 2 gas is removed from the exhaust port 86. In the figure, 95 is an exhaust mechanism for performing the exhaust. A heater 96 is provided around the outer periphery of the processing container 81, and the wafer W being processed is heated to a set temperature. Moreover, if the side where the opening 85 is provided among the opening 85 and the exhaust port 86 in the processing container 81 is defined as the front side, injectors 871 and 872 are provided to sandwich the opening 85 from the left and right sides on the front side. From the gas supply source 972, each gas other than H 2 gas, which does not require plasma conversion, is supplied to the wafer W at each height from the discharge ports 870 opened in multiple stages in the injectors 871 and 872, and is then discharged from the exhaust port 86. Exhausted.

この縦型熱処理装置８においても、基板処理装置の他の例１とした装置と同じ種類のガスの供給、及び同様のガスの供給の切替えが行われることで、既述した工程Ｓ１～Ｓ４が順次、実施される。また、工程Ｓ３を行うにあたってのウエハＷの温度、及び高周波電源９３による供給電力については、例えばプラズマ処理モジュ―ル４３で説明した値と同じ値となるように設定される。また、Ｈ２ガスの供給流量としては例えば１００ｓｃｃｍ～１００００ｓｃｃｍであり、より具体的には例えば後述の評価試験と同じ設定の２０００ｓｃｃｍとすることができる。 In this vertical heat treatment apparatus 8 as well, the steps S1 to S4 described above are performed by supplying the same type of gas and switching the same gas supply as in the apparatus of the other example 1 of the substrate processing apparatus. It will be implemented sequentially. Furthermore, the temperature of the wafer W and the power supplied by the high-frequency power source 93 in performing step S3 are set to be the same values as those described for the plasma processing module 43, for example. Further, the supply flow rate of H 2 gas is, for example, 100 sccm to 10,000 sccm, and more specifically, it can be set to, for example, 2,000 sccm, which is the same setting as the evaluation test described later.

ところで、枚様式処理装置、バッチ式処理装置の各々について水素ガスのプラズマは容量結合型プラズマとして形成するように示してきたが、それには限られない。例えば誘導結合型のプラズマとして処理容器内に形成して処理を行ってもよい。その場合、ウエハＷの温度については例えばこれまでに述べた容量結合プラズマで処理する場合と同じ温度とすればよい。高周波電力については膜が膨張するように適宜設定する。 By the way, although it has been shown that the hydrogen gas plasma is formed as a capacitively coupled plasma in each of the sheet-type processing apparatus and the batch-type processing apparatus, the present invention is not limited thereto. For example, processing may be performed by forming inductively coupled plasma in a processing container. In that case, the temperature of the wafer W may be the same as, for example, in the case of processing with capacitively coupled plasma described above. The high frequency power is appropriately set so that the membrane expands.

また、Ｈ２プラズマにより膜厚を増加させる被処理膜として、シリコン含有膜であるａ―Ｓｉ膜であるものと説明したが、他のシリコン含有膜や、シリコンに比較的性質が類似するゲルマニウム膜（Ｇｅ膜）に対しても同様にＨ２プラズマを作用させて膜厚を増加させることができると考えられる。つまり、シリコン含有膜としてはシリコンのみを構成成分とするものであることに限られず、他には例えばシリコンゲルマニウム膜（ＳｉＧｅ膜）、シリコン窒化膜（ＳｉＮ膜）、シリコン酸化膜（ＳｉＯ２膜）等が例示できる。特に、ａ―Ｓｉ膜と同様の非結晶性のシリコンやゲルマニウムにより構成されるアモルファス膜であれば、Ｈ２プラズマの照射により、水素が膜に注入されやすく、膜厚の増加を図ることができると考えられる。つまり、上記したＳｉＧｅ膜、ＳｉＮ膜、ＳｉＯ２膜、Ｇｅ膜について、各々アモルファス膜であることが好ましい。ところで、シリコン含有膜とはシリコンを主な構成成分として含む膜の意味である。つまり、不純物として不可避的にシリコンが含まれた膜を意味するものではない。 In addition, although it has been explained that the film to be processed to increase the film thickness by H2 plasma is an a-Si film, which is a silicon-containing film, other silicon-containing films or germanium film, which has properties relatively similar to silicon, may be used. It is considered that the film thickness can be increased by applying H 2 plasma to the (Ge film) as well. In other words, the silicon-containing film is not limited to one having only silicon as a constituent, and may include, for example, a silicon germanium film (SiGe film), a silicon nitride film (SiN film), a silicon oxide film (SiO 2 film), etc. etc. can be exemplified. In particular, in the case of an amorphous film made of non-crystalline silicon or germanium similar to an a-Si film, hydrogen is easily injected into the film by H2 plasma irradiation, making it possible to increase the film thickness. it is conceivable that. That is, each of the SiGe film, SiN film, SiO 2 film, and Ge film described above is preferably an amorphous film. By the way, a silicon-containing film means a film containing silicon as a main component. In other words, this does not mean a film that inevitably contains silicon as an impurity.

また、以上においては、被処理膜をＣＶＤ法にて形成する手法について説明したが、例えば被処理膜がＳｉＮ膜、ＳｉＯ２膜の場合には、ＡＬＤ（ALD (Atomic Layer Deposition)法により形成することができる。例えばＳｉＮ膜を枚様式の基板処理装置にて形成する場合について簡単に説明する。この場合の基板処理装置は、図４に示す基板処理装置５において、処理容器５１に、原料ガスであるＳｉを含むガスと、反応ガスであるＮを含むガスと、パ―ジガス例えばＮ２ガスと、を互いに独立して供給できる構成とする。 In addition, although the method for forming the film to be processed using the CVD method has been described above, for example, if the film to be processed is a SiN film or a SiO 2 film, it may be formed using the ALD (Atomic Layer Deposition) method. For example, a case where a SiN film is formed using a single-layer substrate processing apparatus will be briefly described.The substrate processing apparatus in this case is a substrate processing apparatus 5 shown in FIG. The structure is such that a gas containing Si, which is a reaction gas, a gas containing N, which is a reactive gas, and a purge gas, for example, N 2 gas, can be supplied independently from each other.

この例における基板処理の一例を示すと、例えば第２の凹部１２を備えた下地膜１１が形成されたウエハＷを処理容器５１内に搬入する。そして、原料ガスを供給してウエハ表面に吸着させる工程と、パ―ジガスを供給してパ―ジする工程と、反応ガスを供給してウエハ表面に吸着された原料ガスと反応させてＳｉＮを形成する工程と、パ―ジガスを供給してパ―ジする工程と、処理容器５１内にＨ２プラズマを形成し、被処理膜であるＳｉＮ膜の膜厚を増加させる工程と、を交互に繰り返す。このようにＡＬＤ法とプラズマ処理工程を組み合わせて実施することにより、被処理膜を膜厚の増加を図りながら形成することができる。なお、原料ガスの吸着工程及び反応ガスによる反応工程を複数回繰り返す度にプラズマ処理を行ってもよい。つまり、吸着工程及び反応工程を１回行う度にプラズマ処理を行うことには限られない。 To illustrate an example of substrate processing in this example, for example, a wafer W on which a base film 11 including a second recess 12 is formed is carried into a processing container 51. Then, SiN is formed by supplying a raw material gas and adsorbing it onto the wafer surface, supplying a purge gas and purging, and supplying a reaction gas to react with the raw material gas adsorbed on the wafer surface. The process of forming the SiN film, the process of supplying purge gas and purging, and the process of forming H 2 plasma in the processing chamber 51 to increase the thickness of the SiN film that is the film to be processed are alternately performed. repeat. By combining the ALD method and the plasma treatment process in this way, the film to be processed can be formed while increasing its thickness. Note that the plasma treatment may be performed every time the raw material gas adsorption step and the reaction gas reaction step are repeated multiple times. In other words, the plasma treatment is not limited to each time the adsorption step and the reaction step are performed.

ところで、図１等で第２の凹部１２は上方が開口するように示したが、そうであることに限られない。ウエハＷの表面上に突出する構造体が形成され、その構造体の側壁に第２の凹部１２が形成されていてもよい。つまり、第２の凹部１２及び当該第２の凹部１２を被覆することで形成される第１の凹部２１としては、横方向に向かって開口するものであって、本開示の手法は、そのように横方向に開口する凹部に被処理膜を充填させる処理にも適用可能である。従って、プラズマ処理後にａ―Ｓｉ膜２による埋め込みを行う対象となる第１の凹部２１をなす側壁は、左右に並んで設けられるものであることに限定されるものではなく、上下に並んで設けられるものであってもよい。 By the way, although the second recess 12 is shown as being open at the top in FIG. 1 and the like, it is not limited to this. A protruding structure may be formed on the surface of the wafer W, and the second recess 12 may be formed in the side wall of the structure. In other words, the second recess 12 and the first recess 21 formed by covering the second recess 12 open laterally, and the method of the present disclosure It is also applicable to a process in which a recess that opens laterally is filled with a film to be processed. Therefore, the side walls forming the first recess 21 to be filled with the a-Si film 2 after plasma treatment are not limited to being arranged side by side from side to side, but may be arranged side by side vertically. It may be something that can be done.

さらにまた、本開示の基板処理方法は、第１の凹部に被処理膜を充填する処理に限られず、プラズマ処理工程は、被処理膜の膜厚を増加させる処理であればよい。例えば膜厚を増加させることにより設定された膜厚に近付ける処理に適用してもよい。
また、ウエハ温度に応じて、Ｈ２プラズマ照射により被処理膜の膜中の水素濃度が変化することから、膜厚の増加と合わせて、膜中の水素濃度の調整を行うことができる。従って、例えば膜中の水素濃度と膜の応力とが関連する場合には、応力の調節を行うことができるため、プラズマ処理工程をこのような処理に適用してもよい。
さらに、ａ―Ｓｉ膜に対して高温で結晶化処理を行うことによってポリシリコン膜が形成できるが、ａ―Ｓｉ膜の水素濃度によってポリシリコン膜のグレインサイズが変化する場合がある。この場合にはプラズマ処理工程をａ―Ｓｉ膜の膜厚増加とグレインサイズの制御を目的として実施することができる。 Furthermore, the substrate processing method of the present disclosure is not limited to the process of filling the first recess with the film to be processed, and the plasma processing step may be any process that increases the thickness of the film to be processed. For example, the present invention may be applied to a process in which the film thickness is brought closer to a set film thickness by increasing the film thickness.
Further, since the hydrogen concentration in the film to be processed changes depending on the wafer temperature due to H 2 plasma irradiation, the hydrogen concentration in the film can be adjusted in conjunction with increasing the film thickness. Therefore, for example, if the hydrogen concentration in the film is related to the stress in the film, the stress can be adjusted, and thus the plasma processing step may be applied to such processing.
Furthermore, although a polysilicon film can be formed by crystallizing the a-Si film at high temperature, the grain size of the polysilicon film may change depending on the hydrogen concentration of the a-Si film. In this case, the plasma treatment step can be performed for the purpose of increasing the thickness of the a-Si film and controlling the grain size.

なお、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更、及び／または組み合わせがなされてもよい。 Note that the embodiments disclosed this time should be considered to be illustrative in all respects and not restrictive. The embodiments described above may be omitted, replaced, modified, and/or combined in various forms without departing from the scope and spirit of the appended claims.

〔評価試験〕
以下、本技術に関連して行われた評価試験について説明する。この評価試験は、図６、図７で述べた基板処理装置８を用いて実施した。但し、ウエハＷに供給可能なガスの種類は試験の内容に合わせて図６、図７で説明した例から変更している。
（評価試験１）
ウエハボ―ト８２に後述する実施例１、実施例２、比較例１の膜が形成されたウエハＷを搭載して処理容器８１に搬入し、酸化物除去工程を実施した。引き続いて、ウエハＷの温度及び高周波電力の大きさを変えてプラズマ処理工程Ｓ３を実施し、この工程Ｓ３後、分光偏光解析法（ＳＥ：spectroscopic ellipsometry）により、ａ―Ｓｉ膜の膜厚を測定した。実施例１、実施例２、比較例１、酸化物除去工程及びプラズマ処理工程Ｓ３の条件を以下に示す。 〔Evaluation test〕
Below, evaluation tests conducted in relation to this technology will be explained. This evaluation test was conducted using the substrate processing apparatus 8 described in FIGS. 6 and 7. However, the type of gas that can be supplied to the wafer W is changed from the example explained in FIGS. 6 and 7 in accordance with the content of the test.
(Evaluation test 1)
Wafers W on which films of Example 1, Example 2, and Comparative Example 1, which will be described later, were formed were mounted on a wafer boat 82 and carried into a processing container 81, where an oxide removal process was performed. Subsequently, a plasma treatment step S3 is performed while changing the temperature of the wafer W and the magnitude of high-frequency power, and after this step S3, the film thickness of the a-Si film is measured by spectroscopic ellipsometry (SE). did. The conditions of Example 1, Example 2, Comparative Example 1, oxide removal step, and plasma treatment step S3 are shown below.

実施例１：表面に凹部が形成されておらず平坦なウエハ（ブランケットウエハ）を５３０℃に加熱し、成膜ガスとしてＳｉＨ４（モノシラン）を用いて、膜厚６０ｎｍのａ―Ｓｉ膜を形成した。
実施例２：凹部を備えたＳｉ膜よりなる下層膜が形成されたウエハに、ＳｉＯ２膜よりなるライナ―膜を介して膜厚６０ｎｍのａ―Ｓｉ膜を形成した。
比較例１：ブランケットウエハに、膜厚６０ｎｍのポリシリコン膜を形成した。ポリシリコン膜は実施例１のａ―Ｓｉ膜を７００℃に加熱して結晶化処理を行うことにより形成した。 Example 1: A flat wafer (blanket wafer) with no recesses formed on its surface was heated to 530°C, and an a-Si film with a thickness of 60 nm was formed using SiH4 (monosilane) as the film forming gas. .
Example 2: An a-Si film with a thickness of 60 nm was formed on a wafer on which a lower layer film made of a Si film with recesses was formed, with a liner film made of an SiO 2 film interposed therebetween.
Comparative Example 1: A polysilicon film with a thickness of 60 nm was formed on a blanket wafer. The polysilicon film was formed by heating the a-Si film of Example 1 to 700° C. and performing a crystallization process.

（酸化物除去工程）
ＣＯＲ処理：ウエハ温度７５℃～８０℃、処理容器内圧力２６．７Ｐａ（０．２Ｔｏｒｒ）の下、処理容器８１にＨＦガス１２００ｓｃｃｍ、ＮＨ３ガス３００ｓｃｃｍを供給して、５分間処理を行った。
ＰＨＴ処理：処理容器８１にＮ２ガスを供給してパ―ジしながら、３００℃に加熱して、ＡＦＳの昇華処理を行った。
（プラズマ処理工程）
ＰＨＴ処理後、ウエハＷの温度を１００℃～５００℃の範囲内の設定された温度に調節し、処理容器８１内にＨ２ガス２０００ｓｃｃｍを供給すると共に、高周波電力を１００Ｗあるいは５００Ｗに設定して、プラズマ処理工程Ｓ３を３０分間実施した。このときの処理容器内圧力は１３．３Ｐａ（０．１Ｔｏｒｒ）とした。 (Oxide removal process)
COR processing: At a wafer temperature of 75° C. to 80° C. and a processing container internal pressure of 26.7 Pa (0.2 Torr), 1200 sccm of HF gas and 300 sccm of NH 3 gas were supplied to the processing container 81, and processing was performed for 5 minutes.
PHT treatment: AFS sublimation treatment was performed by heating to 300° C. while supplying and purging N 2 gas to the treatment container 81.
(Plasma treatment process)
After the PHT process, the temperature of the wafer W is adjusted to a set temperature within the range of 100° C. to 500° C., 2000 sccm of H 2 gas is supplied into the processing chamber 81, and the high frequency power is set to 100 W or 500 W. , plasma treatment step S3 was performed for 30 minutes. The internal pressure of the processing container at this time was 13.3 Pa (0.1 Torr).

（評価結果１）
高周波電力を５００Ｗに設定し、ウエハ温度を変えてプラズマ処理を行った場合の膜厚の測定結果について図８に示す。図８中、横軸はウエハＷの温度（℃）、縦軸はエッチング量（Å）である。エッチング量は膜厚の増減量を示すものであり、正の値が膜厚の減少、負の値が膜厚の増加を夫々示し、負の値が大きいほど、膜厚の増加量が大きいことを意味する。この図８において、実施例１（ａ―Ｓｉ膜）のデ―タは△でプロットし、比較例１（ポリシリコン膜）のデ―タは○でプロットしている。 (Evaluation result 1)
FIG. 8 shows the measurement results of the film thickness when plasma processing was performed with the high frequency power set at 500 W and the wafer temperature changed. In FIG. 8, the horizontal axis represents the temperature of the wafer W (° C.), and the vertical axis represents the etching amount (Å). The etching amount indicates the increase or decrease in film thickness; a positive value indicates a decrease in film thickness, a negative value indicates an increase in film thickness, and the larger the negative value, the greater the increase in film thickness. means. In FIG. 8, the data of Example 1 (a-Si film) is plotted as Δ, and the data of Comparative Example 1 (polysilicon film) is plotted as ◯.

実施例１の結果から、プラズマ処理工程Ｓ３におけるウエハ温度によって、ａ―Ｓｉ膜の膜厚が変化することが認められ、２００℃以下の温度帯ではエッチングが進行し、膜厚の減少が見られ、低温ほど減少量が大きいことが認められた。また、２００℃より高い温度帯（即ち３００℃、５００℃）では膜厚が増加することが確認された。グラフに示すように３００℃では膜厚の増加量が約３０Åであった。５００℃で加熱したデ―タについてはグラフ中にプロットしていないが、これは膜厚が増加したことでウエハＷからの剥がれが発生したためである。
一方、比較例１の結果では、プラズマ処理工程Ｓ３におけるウエハ温度を変えても、ポリシリコン膜の膜厚は、プラズマ処理により減少し、その減少量はウエハ温度によらずほぼ一定であることが認められた。 From the results of Example 1, it is recognized that the film thickness of the a-Si film changes depending on the wafer temperature in the plasma treatment step S3, and in the temperature range below 200 ° C., etching progresses and a decrease in film thickness is observed. It was observed that the lower the temperature, the greater the decrease. Furthermore, it was confirmed that the film thickness increases in a temperature range higher than 200°C (ie, 300°C, 500°C). As shown in the graph, the increase in film thickness at 300° C. was about 30 Å. The data for heating at 500° C. is not plotted in the graph, but this is because peeling from the wafer W occurred as the film thickness increased.
On the other hand, the results of Comparative Example 1 show that even if the wafer temperature in plasma treatment step S3 is changed, the film thickness of the polysilicon film decreases due to plasma treatment, and the amount of decrease is almost constant regardless of the wafer temperature. Admitted.

（評価結果２）
ウエハ温度を３００℃に設定し、高周波電力を変えてプラズマ処理を行った場合の膜厚の測定結果について、図９に示す。図中横軸は高周波電力（Ｗ）、縦軸はエッチング量（Å）である。この図においても、実施例１のデ―タは△でプロットし、比較例２のデ―タは○でプロットしている。 (Evaluation result 2)
FIG. 9 shows the measurement results of the film thickness when plasma processing was performed with the wafer temperature set at 300° C. and the high frequency power changed. In the figure, the horizontal axis represents high frequency power (W), and the vertical axis represents etching amount (Å). In this figure as well, the data of Example 1 is plotted as Δ, and the data of Comparative Example 2 is plotted as ○.

実施例１の結果から、プラズマ処理工程Ｓ３における高周波電力の大きさの変化によって、ａ―Ｓｉ膜の膜厚が変化することが認められた。１００Ｗではエッチング量が略０Åとなって膜厚の増加は確認されなかったが、１００Ｗより大きい電力（即ち５００Ｗ）では膜厚の増加量が３０Åとなることが確認された。高周波電力が大きくなると、イオン化エネルギ―が増大する。後の評価試験２で示すように、膜厚の増加にはａ―Ｓｉ膜への水素の注入が関与するが、５００Ｗの場合はその水素の活性が高く、その水素とＳｉとの結合の形成が促進され、膜厚の増加に寄与したものと推察される。
一方、比較例１の結果では、高周波電力を１００Ｗより大きくしても、ポリシリコン膜の膜厚はプラズマ処理により減少し、その減少量は電力の変化によらずほぼ一定であることが認められた。 From the results of Example 1, it was found that the thickness of the a-Si film changed depending on the change in the magnitude of the high frequency power in the plasma treatment step S3. At 100 W, the etching amount was approximately 0 Å, and no increase in film thickness was confirmed, but at a power greater than 100 W (ie, 500 W), it was confirmed that the increase in film thickness was 30 Å. As the radio frequency power increases, the ionization energy increases. As shown in Evaluation Test 2 later, the increase in film thickness involves the injection of hydrogen into the a-Si film, but in the case of 500 W, the activity of the hydrogen is high, and the formation of bonds between the hydrogen and Si. It is presumed that this promoted the increase in film thickness.
On the other hand, the results of Comparative Example 1 show that even when the high-frequency power is greater than 100 W, the film thickness of the polysilicon film decreases due to plasma treatment, and the amount of decrease remains almost constant regardless of changes in the power. Ta.

（評価結果３）
ウエハ温度３００℃、高周波電力５００Ｗの条件にてプラズマ処理を行なった実施例２のウエハ（実施例２―１）と、酸化物除去工程のみを実施し、プラズマ処理は行わない実施例２のウエハ（実施例２―２）について、透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）により表面の断面画像を取得した。実施例２―１の断面画像の模式図を図１０として示す。図１０中では、Ｓｉ膜よりなる下層膜２２、ＳｉＯ２膜よりなるライナ―膜２３、ライナ―膜２３上のａ―Ｓｉ膜を２４として夫々示している。実施例２―１と、実施例２―２について、ａ―Ｓｉ膜２４の上部Ａ１、Ａ２、中間部Ｂ１、Ｂ２、下方部Ｃ１、Ｃ２の夫々の部位における膜厚を、ＴＥＭ画像に基づいて検出した結果を次に示す。 (Evaluation result 3)
The wafer of Example 2 (Example 2-1), which was subjected to plasma treatment under the conditions of a wafer temperature of 300°C and high frequency power of 500 W, and a wafer of Example 2, in which only the oxide removal process was performed and no plasma treatment was performed. Regarding (Example 2-2), a cross-sectional image of the surface was obtained using a transmission electron microscope (TEM). A schematic diagram of a cross-sectional image of Example 2-1 is shown in FIG. 10. In FIG. 10, a lower layer film 22 made of a Si film, a liner film 23 made of an SiO 2 film, and an a-Si film on the liner film 23 are shown as 24, respectively. Regarding Example 2-1 and Example 2-2, the film thickness at each part of the upper part A1, A2, intermediate part B1, B2, and lower part C1, C2 of the a-Si film 24 was determined based on the TEM image. The detected results are shown below.

（実施例２―１）
Ａ１：１７.６ｎｍ、Ａ２：１８.３ｎｍ、Ｂ１：１７.５ｎｍ、Ｂ２：１７.６ｎｍ、Ｃ１：１７.５ｎｍ、Ｃ２：１７.８ｎｍ
（実施例２―２）
Ａ１：１６.３ｎｍ、Ａ２：１６.２ｎｍ、Ｂ１：１７.３ｎｍ、Ｂ２：１６.６ｎｍ、Ｃ１：１６.９ｎｍ、Ｃ２：１６.７ｎｍ
実施例２―１はプラズマ処理工程Ｓ３を実施した後の膜厚、実施例２―２はプラズマ処理工程Ｓ３を実施する前の膜厚である。ＴＥＭ画像から求めた膜厚であるため、多少の測定誤差は存在するが、実施例２―１は実施例２―２に比べて、全ての測定部位において膜厚が増加することが明らかである。 (Example 2-1)
A1: 17.6nm, A2: 18.3nm, B1: 17.5nm, B2: 17.6nm, C1: 17.5nm, C2: 17.8nm
(Example 2-2)
A1: 16.3nm, A2: 16.2nm, B1: 17.3nm, B2: 16.6nm, C1: 16.9nm, C2: 16.7nm
Example 2-1 shows the film thickness after performing the plasma treatment step S3, and Example 2-2 shows the film thickness before performing the plasma treatment step S3. Since the film thickness was determined from a TEM image, there is some measurement error, but it is clear that the film thickness in Example 2-1 increases in all measurement sites compared to Example 2-2. .

以上のように、この評価試験１の結果からａ―Ｓｉ膜をＨ２プラズマに曝すことで、当該ａ―Ｓｉ膜の膜厚を上昇させることができることが確認された。そして、そのように膜厚を上昇させるにあたって、２００℃より高く５００℃より低い範囲内の温度にてウエハＷをプラズマ処理することが好ましいことが分かる。また、図８に示したようにウエハＷの温度が高くなるにつれてエッチング量が次第に減少し、２００℃では１０Åと比較的小さいエッチング量となり、３００℃では３０Åと、比較的大きい膜厚の上昇が確認されている。そのことを考慮すれば、これら２００℃と３００℃との間の２５０℃以上の温度であれば膜厚を上昇させることができると考えられる。つまり、上記の温度範囲のうち、２５０℃以上とすることがより好ましく、膜厚の上昇が確認された３００℃以上とすることがさらに好ましい。また、高周波電力については１００Ｗに設定した場合にエッチング量が略０Åであったことから考えると、ａ―Ｓｉ膜の膜厚を上昇させるためには１００Ｗよりも大きい高周波電力とすることが好ましく、当該膜厚の上昇が確認された５００Ｗ以上にすることがより好ましい。以上に述べたウエハＷの温度及び高周波電力の範囲を、実施形態で説明したプラズマ処理を行う各装置及び各処理モジュ―ルに適用することができる。 As described above, it was confirmed from the results of Evaluation Test 1 that the thickness of the a-Si film can be increased by exposing the a-Si film to H 2 plasma. It can be seen that in order to increase the film thickness in this way, it is preferable to plasma-process the wafer W at a temperature higher than 200° C. and lower than 500° C. Furthermore, as shown in FIG. 8, as the temperature of the wafer W increases, the etching amount gradually decreases, and at 200°C, the etching amount is relatively small at 10 Å, and at 300°C, it is 30 Å, which is a relatively large increase in film thickness. Confirmed. Taking this into consideration, it is considered that the film thickness can be increased at a temperature of 250°C or higher between these 200°C and 300°C. That is, within the above temperature range, it is more preferable to set the temperature to 250° C. or higher, and even more preferably to set the temperature to 300° C. or higher, at which an increase in the film thickness was confirmed. Furthermore, considering that the etching amount was approximately 0 Å when the high frequency power was set to 100 W, it is preferable to use a high frequency power higher than 100 W in order to increase the thickness of the a-Si film. It is more preferable to set the power to 500 W or more, at which an increase in the film thickness has been confirmed. The ranges of the temperature of the wafer W and the high-frequency power described above can be applied to each apparatus and each processing module that perform plasma processing described in the embodiments.

（評価試験２）
実施例１のウエハ、比較例１のウエハについて、評価試験１と同様に、酸化物除去工程を実施した後、ウエハ温度を変えてプラズマ処理工程Ｓ３を実施し、この工程Ｓ３後のウエハについて、二次イオン質量分析（ＳＩＭＳ：Secondary Ion Mass Spectrometry）により被処理膜中の水素濃度を確認した。プラズマ処理工程Ｓ３におけるウエハ温度以外の条件は、評価試験１と同様であり、高周波電力は５００Ｗとした。 (Evaluation test 2)
The wafer of Example 1 and the wafer of Comparative Example 1 were subjected to the oxide removal step in the same manner as in Evaluation Test 1, and then the plasma treatment step S3 was performed while changing the wafer temperature, and the wafer after this step S3 was The hydrogen concentration in the membrane to be treated was confirmed by secondary ion mass spectrometry (SIMS). The conditions other than the wafer temperature in the plasma treatment step S3 were the same as those in Evaluation Test 1, and the high frequency power was 500W.

（実施例１の評価結果）
実施例１の結果について、ウエハ温度が２００℃（破線）、３００℃（実線）、５００℃（一点鎖線）については図１１Ａに、ウエハ温度が１００℃（二点鎖線）、１２０℃（一点鎖線）、１６０℃（実線）については図１１Ｂに夫々示す。また、酸化物除去工程を実施し、プラズマ処理工程Ｓ３を実施しない場合についても、図１１Ｂに「Ｈ２プラズマ無（破線）」として合わせて示す。図１１Ａ、１１Ｂ中、横軸はａ―Ｓｉ膜の表面からの深さ（ｎｍ）、縦軸は水素濃度（１ｃｃ当りの原子数）を示している。 (Evaluation results of Example 1)
Regarding the results of Example 1, the results for wafer temperatures of 200°C (dashed line), 300°C (solid line), and 500°C (dotted and dashed lines) are shown in FIG. 11A; ) and 160° C. (solid line) are shown in FIG. 11B, respectively. Furthermore, the case where the oxide removal step is performed and the plasma treatment step S3 is not performed is also shown in FIG. 11B as "No H 2 plasma (dashed line)". In FIGS. 11A and 11B, the horizontal axis represents the depth (nm) from the surface of the a-Si film, and the vertical axis represents the hydrogen concentration (number of atoms per cc).

この結果、プラズマ処理工程Ｓ３を実施した場合には、実施しない場合に比べて、膜中の水素濃度が高くなることが確認された。また、ウエハ温度が１００℃～３００℃の範囲では、温度が高くなる程、膜中の水素濃度が高くなること、１００℃～２００℃の範囲では、膜を垂直方向で見ると、表面に近い程水素濃度が高くなることが認められた。さらに、１００℃～１６０℃では、膜の表面から４０ｎｍ深い領域では、プラズマ処理工程Ｓ３を実施しない場合と同等の水素濃度になるものの、２００℃では前記４０ｎｍ程度深い領域においても、プラズマ処理工程Ｓ３を実施しない場合に比べて約１００倍の水素原子が存在することが認められた。さらに、３００℃では、ａ―Ｓｉ膜の表面から、深さが６０ｎｍ付近に至るまで、膜の垂直方向における水素濃度がほぼ一定であり、当該垂直方向において一様に多くの水素が存在することが確認された。 As a result, it was confirmed that when the plasma treatment step S3 was performed, the hydrogen concentration in the film was higher than when it was not performed. Furthermore, when the wafer temperature is in the range of 100°C to 300°C, the higher the temperature, the higher the hydrogen concentration in the film. It was observed that the hydrogen concentration increased as the temperature increased. Further, at 100°C to 160°C, in a region 40 nm deep from the surface of the film, the hydrogen concentration is equivalent to that in the case where plasma treatment step S3 is not performed, but at 200°C, even in the region about 40 nm deep, the hydrogen concentration is It was observed that about 100 times as many hydrogen atoms were present as compared to the case where this was not carried out. Furthermore, at 300°C, the hydrogen concentration in the vertical direction of the film is almost constant from the surface of the a-Si film to a depth of around 60 nm, and a large amount of hydrogen is uniformly present in the vertical direction. was confirmed.

このように、ａ―Ｓｉ膜を水素プラズマに曝すことにより、ａ―Ｓｉ膜中に水素が注入されることが確認できた。但し、評価試験１の結果も踏まえれば、ウエハ温度が１００℃～２００℃の範囲では、ａ―Ｓｉ膜中に水素が注入されるものの膜厚は減少し、３００℃以上の温度帯においては膜厚が増加している。その３００℃では１００℃～２００℃の温度帯に比べて、膜の深い領域における水素濃度が高い。それにより、膜の表層から比較的深い領域に亘って多くの水素が存在している。このことから、３００℃で処理したウエハＷについては膜の垂直方向において一様に膜の膨張が起きたことで、結果として膜厚が大きく増加したものと推察される。
なお、５００℃のデ―タでは、ａ―Ｓｉ膜の垂直方向において水素濃度が一様であるものの、３００℃に比べると、水素濃度が低いことがわかる。既述のように、５００℃では膜の膨張が大きくなり過ぎて、膜剥がれが生じた。その際に膜が粉砕し、膜中の水素が放出されたと考えられる。 In this manner, it was confirmed that hydrogen was injected into the a-Si film by exposing the a-Si film to hydrogen plasma. However, considering the results of evaluation test 1, hydrogen is injected into the a-Si film when the wafer temperature is in the range of 100°C to 200°C, but the film thickness decreases, and at temperatures above 300°C, the film thickness decreases. The thickness is increasing. At 300°C, the hydrogen concentration in the deep region of the film is higher than in the temperature range of 100°C to 200°C. As a result, a large amount of hydrogen exists from the surface layer of the film to a relatively deep region. From this, it is inferred that for the wafer W processed at 300° C., the film expanded uniformly in the vertical direction of the film, resulting in a large increase in film thickness.
Note that in the data at 500°C, although the hydrogen concentration is uniform in the vertical direction of the a-Si film, it is found that the hydrogen concentration is lower than that at 300°C. As mentioned above, at 500° C., the expansion of the film became too large and peeling of the film occurred. It is thought that the membrane was crushed at that time, and the hydrogen in the membrane was released.

（比較例１の評価結果）
比較例１の結果について、ウエハ温度が２００℃（破線）、３００℃（実線）、５００℃（一点鎖線）については図１２Ａに、ウエハ温度が１００℃（二点鎖線）、１２０℃（一点鎖線）、１６０℃（実線）については図１２Ｂに夫々示す。また、酸化物除去工程を実施し、プラズマ処理工程Ｓ３を実施しない場合（Ｈ２プラズマ無）についても、図１２Ｂに破線にて合わせて示す。
この結果、ポリシリコン膜においても、プラズマ処理工程Ｓ３を実施した場合には、実施しない場合に比べて、膜中の水素濃度が高くなるものの、ａ―Ｓｉ膜に比べて水素濃度が低いことが確認された。 (Evaluation results of Comparative Example 1)
Regarding the results of Comparative Example 1, the results for wafer temperatures of 200°C (dashed line), 300°C (solid line), and 500°C (dotted and dashed lines) are shown in Figure 12A; ) and 160° C. (solid line) are shown in FIG. 12B, respectively. Further, the case where the oxide removal step is performed and the plasma treatment step S3 is not performed (no H 2 plasma) is also shown with a broken line in FIG. 12B.
As a result, even in polysilicon films, when the plasma treatment step S3 is performed, the hydrogen concentration in the film is higher than when it is not performed, but the hydrogen concentration is lower than that of the a-Si film. confirmed.

このように、ポリシリコン膜においても、水素プラズマに曝すことによって、ある程度膜中に水素が注入されるものの、ａ―Ｓｉ膜に比べると水素の注入量が少ない。ポリシリコン膜は、ａ―Ｓｉ膜を加熱して形成された、ａ―Ｓｉ膜より緻密な膜であるため、水素が注入しにくく、評価試験１の結果からも明らかなように、膜厚の増加に結びつかないものと推察される。 In this way, even in a polysilicon film, although hydrogen is implanted to some extent into the film by exposing it to hydrogen plasma, the amount of hydrogen implanted is smaller than in an a-Si film. A polysilicon film is formed by heating an a-Si film and is denser than an a-Si film, so it is difficult to inject hydrogen, and as is clear from the results of evaluation test 1, the film thickness It is assumed that this will not lead to an increase.

以上の評価試験２の結果から水素原子について膜の表層から比較的深い領域に亘って浸透させることが膜厚を上昇させる上で有効であることが分かる。結晶構造を持つ膜よりもアモルファス性（非晶質性）の膜の方がプラズマ処理によって、水素原子が浸透しやすいと考えられるので、この評価試験２からは実施形態で述べたようにアモルファス膜を水素プラズマ処理の対象とすることが好ましいことが推定される。 From the results of Evaluation Test 2 above, it can be seen that it is effective to allow hydrogen atoms to penetrate from the surface layer of the film to a relatively deep region in order to increase the film thickness. It is thought that hydrogen atoms permeate through plasma treatment more easily in an amorphous (non-crystalline) film than in a film with a crystalline structure. It is presumed that it is preferable to subject the material to hydrogen plasma treatment.

Ｗ ウエハ
Ｓ３ プラズマ処理工程
２ 被処理膜（アモルファスシリコン膜）
５１、８１ 処理容器 W Wafer S3 Plasma treatment process 2 Film to be processed (amorphous silicon film)
51, 81 Processing container

Claims (10)

シリコン含有膜あるいはゲルマニウム膜である被処理膜が表面に形成された基板が格納される処理容器内に水素プラズマを形成し、当該被処理膜の膜厚を増加させるプラズマ処理工程を備える基板処理方法。 A substrate processing method comprising a plasma processing step of forming hydrogen plasma in a processing container in which a substrate having a silicon-containing film or a germanium film formed on its surface is stored, thereby increasing the thickness of the film to be processed. . 前記プラズマ処理工程は、前記基板を２００℃より高い温度に加熱して前記水素プラズマに曝す工程である請求項１記載の基板処理方法。 2. The substrate processing method according to claim 1, wherein the plasma processing step is a step of heating the substrate to a temperature higher than 200° C. and exposing it to the hydrogen plasma. 前記水素プラズマは容量結合プラズマであり、
前記プラズマ処理工程は、平行平板電極に１００Ｗよりも大きい電力を供給して当該容量結合プラズマを形成する工程を含む請求項１または２記載の基板処理方法。 The hydrogen plasma is a capacitively coupled plasma,
3. The substrate processing method according to claim 1, wherein the plasma processing step includes a step of supplying power greater than 100 W to parallel plate electrodes to form the capacitively coupled plasma. 前記被処理膜は、アモルファス膜である請求項１ないし３のいずれか一つに記載の基板処理方法。 4. The substrate processing method according to claim 1, wherein the film to be processed is an amorphous film. 前記被処理膜は、アモルファスシリコン膜である請求項４記載の基板処理方法。 5. The substrate processing method according to claim 4, wherein the film to be processed is an amorphous silicon film. 前記被処理膜は第１の凹部を形成し、
前記プラズマ処理工程は、前記第１の凹部をなす側壁同士が接するように前記被処理膜の膜厚を上昇させる工程である請求項１ないし５のいずれか一つに記載の基板処理方法。 the film to be treated forms a first recess;
6. The substrate processing method according to claim 1, wherein the plasma processing step is a step of increasing the thickness of the film to be processed so that the side walls forming the first recess are in contact with each other. 表面に第２の凹部を形成する下層膜が形成された前記基板に成膜ガスを供給して、当該下層膜を被覆すると共に前記第１の凹部をなすように前記被処理膜を形成する第１の成膜工程と、
続いて前記プラズマ処理工程を行った後、前記基板に前記成膜ガスを供給して前記被処理膜を当該第１の凹部に充填させる第２の成膜工程と、
を備える請求項６記載の基板処理方法。 supplying a film-forming gas to the substrate on which a lower layer film forming second recesses is formed on the surface, and forming the treated film so as to cover the lower layer film and form the first recesses; 1 film formation step;
Subsequently, after performing the plasma treatment step, a second film-forming step of supplying the film-forming gas to the substrate and filling the first recess with the film to be processed;
The substrate processing method according to claim 6, comprising: 前記第１の成膜工程を行った後、前記プラズマ処理工程を行うまでに、
前記被処理膜の表面の酸化物を除去する酸化物除去工程と、
前記酸化物除去工程を行った後、前記第２の成膜工程を行うまで、前記基板の周囲を真空雰囲気に保つ工程と、
を含む請求項７記載の基板処理方法。 After performing the first film forming step and before performing the plasma treatment step,
an oxide removal step of removing oxides on the surface of the film to be treated;
After performing the oxide removal step, maintaining a vacuum atmosphere around the substrate until performing the second film forming step;
8. The substrate processing method according to claim 7, comprising: 前記第１の成膜工程の後、前記プラズマ処理工程を行うまでに、前記第１の凹部の開口を広げるためにエッチングガスを供給して前記被処理膜をエッチングするエッチング工程が行われる請求項７または８記載の基板処理方法。 After the first film forming step and before performing the plasma treatment step, an etching step is performed in which the film to be processed is etched by supplying an etching gas to widen the opening of the first recess. 8. The substrate processing method according to 7 or 8. シリコン含有膜あるいはゲルマニウム膜である被処理膜が表面に形成された基板を格納する処理容器と、
当該被処理膜の膜厚が増加するように、前記処理容器内に水素プラズマを形成する水素プラズマ形成部と、
を備える基板処理装置。 a processing container that stores a substrate on which a film to be processed, which is a silicon-containing film or a germanium film, is formed;
a hydrogen plasma forming unit that forms hydrogen plasma in the processing container so that the film thickness of the film to be processed increases;
A substrate processing apparatus comprising:
JP2022054122A 2022-03-29 2022-03-29 Substrate processing method and substrate processing apparatus Pending JP2023146756A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022054122A JP2023146756A (en) 2022-03-29 2022-03-29 Substrate processing method and substrate processing apparatus
PCT/JP2023/010702 WO2023189758A1 (en) 2022-03-29 2023-03-17 Substrate treatment method and substrate treatment device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022054122A JP2023146756A (en) 2022-03-29 2022-03-29 Substrate processing method and substrate processing apparatus

Publications (1)

Publication Number Publication Date
JP2023146756A true JP2023146756A (en) 2023-10-12

Family

ID=88201058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022054122A Pending JP2023146756A (en) 2022-03-29 2022-03-29 Substrate processing method and substrate processing apparatus

Country Status (2)

Country Link
JP (1) JP2023146756A (en)
WO (1) WO2023189758A1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3538225B2 (en) * 1994-07-29 2004-06-14 電気興業株式会社 Method and apparatus for crushing bulk semiconductor material using thermal plasma
KR100438835B1 (en) * 2001-12-18 2004-07-05 삼성에스디아이 주식회사 Method of manufacturing a floated structure from a substrate and floated gate electrode and Field Emission Device adopting the same
JP4267994B2 (en) * 2003-09-17 2009-05-27 東京エレクトロン株式会社 Low dielectric constant insulating film formation method and low dielectric constant insulating film formation control method for semiconductor device
KR101436564B1 (en) * 2008-05-07 2014-09-02 한국에이에스엠지니텍 주식회사 Forming method of amorphous silicone thin film
CN109690791B (en) * 2016-06-30 2022-09-16 株式会社钟化 Crystalline silicon solar cell and method for manufacturing same

Also Published As

Publication number Publication date
WO2023189758A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US10497561B2 (en) Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
KR100924055B1 (en) Production method for semiconductor device and substrate processing device
CN109216186B (en) Etching method and residue removing method
KR100660890B1 (en) Method for forming silicon dioxide film using atomic layer deposition
KR100469126B1 (en) Method of forming a thin film with a low hydrogen contents
JP5687547B2 (en) Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus
KR101523219B1 (en) Method for manufacturing semiconductor device, substrate treatment method, substrate treatment device and non-transitory computer readable recording medium
US20190378724A1 (en) Etching method and etching apparatus
KR102297200B1 (en) Method for manufacturing semiconductor device, substrate processing device, and program
KR102303723B1 (en) Method of manufacturing semiconductor device, method of substrate processing, substrate processing apparatus, and program
TW202200823A (en) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
TWI821626B (en) Substrate processing method, semiconductor device manufacturing method, substrate processing device and program
TWI772960B (en) Manufacturing method of semiconductor device, substrate processing method, substrate processing apparatus and program
JP2004006699A (en) Manufacturing method for semiconductor device, and substrate processing apparatus
US20220189777A1 (en) Film formation method and film formation apparatus
JP7157236B2 (en) Substrate processing method, semiconductor device manufacturing method, program, and substrate processing apparatus
TW201907473A (en) Etching method
JP5646984B2 (en) Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus
JP5599623B2 (en) Protection of conductors from oxidation in the deposition chamber
WO2023189758A1 (en) Substrate treatment method and substrate treatment device
KR102457068B1 (en) Semiconductor device manufacturing method, substrate processing method, substrate processing apparatus and program
JP7083890B2 (en) Semiconductor device manufacturing methods, substrate processing devices and programs
WO2022080153A1 (en) Substrate processing method and substrate processing apparatus
JPWO2018179354A1 (en) Semiconductor device manufacturing method, substrate processing apparatus, and program
KR20130025832A (en) Nickel film forming method