JP2023142839A - Printed board set - Google Patents
Printed board set Download PDFInfo
- Publication number
- JP2023142839A JP2023142839A JP2022049955A JP2022049955A JP2023142839A JP 2023142839 A JP2023142839 A JP 2023142839A JP 2022049955 A JP2022049955 A JP 2022049955A JP 2022049955 A JP2022049955 A JP 2022049955A JP 2023142839 A JP2023142839 A JP 2023142839A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- board
- pad
- line
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 125
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000009434 installation Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 description 18
- 230000006866 deterioration Effects 0.000 description 15
- 239000004020 conductor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、実装部品が接続されるパッド部と信号を伝送する線路とを有するプリント基板セットに関するものである。 The present invention relates to a printed circuit board set having pad portions to which mounted components are connected and lines for transmitting signals.
従来のプリント基板としては、高周波の電気信号を伝送することによって、高速データ通信を可能としたものがある。高速通信を行うプリント基板は、電気信号が伝送される経路の全長にわたって一定の特性インピーダンスに維持されることが要求される。高速通信を行うプリント基板は、電気信号が伝送される経路において特性インピーダンスが異なる部分があると、伝送損失が大きくなり、通信性能が低下するという問題がある。 Some conventional printed circuit boards enable high-speed data communication by transmitting high-frequency electrical signals. Printed circuit boards that perform high-speed communications are required to maintain a constant characteristic impedance over the entire length of the path through which electrical signals are transmitted. Printed circuit boards that perform high-speed communications have a problem in that if there are portions with different characteristic impedances in the path through which electrical signals are transmitted, transmission loss increases and communication performance deteriorates.
プリント基板は、実装部品が接続されるパッド部と、パッド部に接続され、信号を伝送する線路と、を有している。パッド部は、実装部品がはんだ付けされる部分であるため、幅方向の大きさが、線路の幅方向の大きさと比較して大きく形成されている。このため、パッド部における特性インピーダンスは、線路における特性インピーダンスと比較して小さくなることになり、電気信号が伝送される経路の全長にわたって特性インピーダンスを一定に維持することができない場合がある。 The printed circuit board includes a pad portion to which mounted components are connected, and a line connected to the pad portion and transmitting a signal. Since the pad portion is a portion to which mounted components are soldered, the size in the width direction is larger than the size in the width direction of the line. Therefore, the characteristic impedance at the pad portion becomes smaller than the characteristic impedance at the line, and it may not be possible to maintain the characteristic impedance constant over the entire length of the path through which the electrical signal is transmitted.
そこで、パッド部および線路において特性インピーダンスを一定に維持するために、線路のグランドとして機能するグランド層のうち、パッド部の下方に位置する部分を除去することによってパッド部における特性インピーダンスを調整するようにしたプリント基板が知られている(例えば、特許文献1参照)。 Therefore, in order to maintain a constant characteristic impedance in the pad part and the line, the characteristic impedance in the pad part is adjusted by removing the part of the ground layer that functions as the ground for the line, which is located below the pad part. There is a known printed circuit board made of the following methods (see, for example, Patent Document 1).
しかしながら、特許文献1のプリント基板は、グランド層のパッド部の下方に位置する部分を除去しているだけであるため、要求される特性インピーダンスを得ることができない可能性がある。また、特許文献1のプリント基板は、グランド層のパッド部の下方に位置する部分を除去する際における製造誤差等によって要求される特性インピーダンスを得ることができない可能性がある。さらに、特許文献1のプリント基板は、パッド部の下方に位置する内層の導体を除去しているため、線路の配置に制限が生じる可能性がある。 However, in the printed circuit board of Patent Document 1, only the portion of the ground layer located below the pad portion is removed, so it may not be possible to obtain the required characteristic impedance. Further, the printed circuit board of Patent Document 1 may not be able to obtain the required characteristic impedance due to manufacturing errors when removing the portion of the ground layer located below the pad portion. Furthermore, in the printed circuit board of Patent Document 1, the conductor in the inner layer located below the pad portion is removed, so there may be restrictions on the arrangement of the lines.
本発明の目的とするところは、パッド部および線路のそれぞれの特性インピーダンスをマッチングさせることのできるプリント基板セットを提供することにある。 An object of the present invention is to provide a printed circuit board set that can match the respective characteristic impedances of a pad portion and a line.
本発明に係るプリント基板セットは、実装部品が接続されるパッド部を有する第1基板と、電気信号を伝送する線路を有する第2基板と、前記第1基板と前記第2基板とを電気的に接続する基板接続部と、を備え、前記第1基板、前記第2基板および前記基板接続部は、それぞれ、前記パッド部、前記線路および前記基板接続部のそれぞれの特性インピーダンスが同一の値となるように構成されている。 The printed circuit board set according to the present invention includes a first board having a pad portion to which mounted components are connected, a second board having a line for transmitting an electrical signal, and an electrical connection between the first board and the second board. a board connection part connected to the first board, the second board, and the board connection part, each of which has the same characteristic impedance of the pad part, the line, and the board connection part. It is configured to be.
また、本発明に係るプリント基板セットは、前記基板接続部が、前記第1基板の前記パッド部と前記第2基板の前記線路とを接続するはんだを含んでいる。 Further, in the printed circuit board set according to the present invention, the board connection section includes solder that connects the pad section of the first board and the line of the second board.
また、本発明に係るプリント基板セットは、前記基板接続部が、前記第1基板の前記パッド部と前記第2基板の前記線路とを着脱自在に接続するコネクタを含んでいる。 Further, in the printed circuit board set according to the present invention, the board connection section includes a connector that detachably connects the pad section of the first board and the line of the second board.
また、本発明に係るプリント基板セットは、前記パッド部が、前記第1基板の一方の面に設けられ、前記線路が、前記第2基板の一方の面に設けられ、前記第1基板は、一端が前記パッド部に接続され、他端が前記第1基板の他方の面に露出するパッド部側ビアを有し、前記パッド部は、前記第1基板を前記第2基板の一方の面側に重ね合わせた状態で、前記パッド部側ビアおよび前記基板接続部を介して前記線路に接続される。 Further, in the printed circuit board set according to the present invention, the pad portion is provided on one surface of the first substrate, the line is provided on one surface of the second substrate, and the first substrate includes: The pad section has a pad section side via whose one end is connected to the pad section and whose other end is exposed to the other surface of the first substrate, and the pad section connects the first substrate to the one surface side of the second substrate. are connected to the line via the pad portion side via and the substrate connection portion.
また、本発明に係るプリント基板セットは、前記第1基板と前記第2基板との間に、絶縁部材からなる絶縁層が配置されている。 Further, in the printed circuit board set according to the present invention, an insulating layer made of an insulating member is disposed between the first board and the second board.
また、本発明に係るプリント基板セットは、前記第2基板が、グランド層を有し、前記グランド層が、前記第1基板および前記第2基板のグランドとして機能する。 Further, in the printed circuit board set according to the present invention, the second board has a ground layer, and the ground layer functions as a ground for the first board and the second board.
また、本発明に係るプリント基板セットは、前記パッド部が、前記第1基板の一方の面に設けられ、前記線路が、前記第2基板の内部に配設され、前記第1基板は、一端が前記パッド部に接続され、他端が前記第1基板の他方の面に露出するパッド部側ビアを有し、前記第2基板は、一端が前記第2基板の一方の面に露出し、他端が前記線路に接続される線路側ビアを有し、前記パッド部は、前記第1基板を前記第2基板の一方の面側に重ね合わせた状態で、前記パッド部側ビア、前記線路側ビアおよび前記基板接続部を介して前記線路に接続される。 Further, in the printed circuit board set according to the present invention, the pad section is provided on one surface of the first board, the line is arranged inside the second board, and the first board has one end. is connected to the pad section, and has a pad section side via whose other end is exposed to the other surface of the first substrate, and the second substrate has one end exposed to one surface of the second substrate, The pad part has a line side via whose other end is connected to the line, and the pad part is connected to the pad part side via, the line line with the first substrate superimposed on one surface side of the second substrate. It is connected to the line via the side via and the board connection portion.
また、本発明に係るプリント基板セットは、前記第1基板が、一対の前記パッド部を有し、前記第2基板が、一対の前記線路を有し、前記基板接続部によって前記第1基板の一対の前記パッド部のそれぞれを、前記第2基板の一対の前記線路にそれぞれ接続することによって差動伝送線路を構成する。 Further, in the printed circuit board set according to the present invention, the first board has a pair of the pad parts, the second board has a pair of the lines, and the board connection part connects the first board to the other board. A differential transmission line is configured by connecting each of the pair of pad portions to the pair of lines of the second substrate.
また、本発明に係るプリント基板セットは、一対の前記線路の間隔Lが、一対の前記線路のそれぞれの幅W、一対の前記パッド部のそれぞれの幅Wpadおよび一対の前記パッド部の間隔Lpadを変数とする、以下の関係式を満たす大きさに設定される。
Lpad-2W<L<Lpad+2Wpad
Further, in the printed circuit board set according to the present invention, an interval L between the pair of lines is a width W of each of the pair of lines, a width Wpad of each of the pair of pad sections, and an interval Lpad between the pair of pad sections. The variable is set to a size that satisfies the following relational expression.
Lpad-2W<L<Lpad+2Wpad
また、本発明に係るプリント基板セットは、一対の前記パッド部が、前記実装部品の設置を制限する部分が被覆部によって覆われている。 Further, in the printed circuit board set according to the present invention, a portion of the pair of pad portions that restricts installation of the mounted component is covered by a covering portion.
本発明によれば、電気信号が伝送される経路の全体にわたって確実に特性インピーダンスを設定された大きさにすることが可能となるので、電気信号が伝送される経路において電気信号の反射が抑制され、通信性能の低下を防止することが可能となる。 According to the present invention, it is possible to reliably set the characteristic impedance to a predetermined value over the entire path through which electrical signals are transmitted, thereby suppressing reflection of the electric signals along the path through which electrical signals are transmitted. , it becomes possible to prevent a decline in communication performance.
<第1実施形態>
図1および図2は、本発明の第1実施形態を示すものである。図1はプリント基板セットの断面図であり、図2はプリント基板セットの平面図である。
<First embodiment>
1 and 2 show a first embodiment of the present invention. FIG. 1 is a sectional view of the printed circuit board set, and FIG. 2 is a plan view of the printed circuit board set.
本実施形態のプリント基板セット1は、高速データ通信に用いられるものであり、高周波の電気信号が伝送されるものである。 The printed circuit board set 1 of this embodiment is used for high-speed data communication, and high-frequency electrical signals are transmitted.
プリント基板セット1は、デジタルアナログ変換集積回路、光トランシーバ用コネクタ等の実装部品Cが搭載される第1基板10と、電気信号を伝送するための第2基板20と、第1基板10と第2基板20との間で電気信号を伝送可能に接続する基板接続部30と、を備えている。
The printed circuit board set 1 includes a
第1基板10は、例えば、ガラス繊維からなる布を樹脂で固めることによって形成される一枚の基材層の両面に銅箔からなる導体層が形成された両面基板である。第1基板10は、基材層11の上面にパッド部12が形成され、パッド部12に実装部品Cがはんだ付けされる。また、第1基板10は、基材層11の下面にグランド層13が形成されている。さらに、第1基板10は、上端がパッド部12に接続され、下端が基材層11の下面側に露出するパッド部側ビア31を有している。
The
パッド部12の特性インピーダンスは、パッド部12の幅寸法Wpad、パッド部12の厚さ寸法、基材層11の厚さ寸法(パッド部12からグランド層13までの距離)Tpad、基材層11の誘電率の関係から求められる。このため、第1基板10では、パッド部12の特性インピーダンスが例えば50Ω等、所定の大きさとなるように、パッド部12の幅寸法Wpad、基材層11の厚さ寸法Tpad、基材層11の誘電率のそれぞれが設定される。
The characteristic impedance of the
第2基板20は、3つの基材層と4つの導体層とが交互に配置された4層基板である。第2基板20は、3つの基材層21のうち、上部側に位置する基材層21の上面に線路22が形成され、下面側にグランド層23が形成されている。
The
線路22の特性インピーダンスは、線路22の幅寸法W、線路22の厚さ寸法、基材層21の厚さ寸法(線路22からグランド層23までの距離)T、基材層21の誘電率の関係から求められる。このため、第2基板20では、線路22の特性インピーダンスが例えば50Ω等、所定の大きさとなるように、線路22の幅寸法W、基材層21の厚さ寸法T、基材層21の誘電率のそれぞれが設定される。
The characteristic impedance of the
基板接続部30は、パッド部側ビア31の下端と第2基板20の上面に位置する線路22とを接続するはんだ32を含んでいる。
The
基板接続部30では、はんだ32の特性インピーダンスが例えば50Ω等、所定の特性インピーダンスの大きさとなるように設定される。
In the
以上のように構成されたプリント基板セット1では、第1基板10のパッド部12およびパッド部側ビア31、第2基板20の線路22および基板接続部30のはんだ32のそれぞれの特性インピーダンスが同一の値となるように設定されている。これにより、実装部品Cから送信または実装部品Cが受信する電気信号は、パッド部12、パッド部側ビア31、線路22およびはんだ32における反射が抑制され、電気信号の劣化が抑制される。
In the printed circuit board set 1 configured as described above, the characteristic impedances of the
このように、本実施形態のプリント基板セット1は、実装部品Cが接続されるパッド部12を有する第1基板10と、電気信号を伝送する線路22を有する第2基板20と、第1基板10と第2基板20とを電気的に接続する基板接続部30と、を備え、第1基板10、第2基板20および基板接続部30は、それぞれ、パッド部12、線路22および基板接続部30のそれぞれの特性インピーダンスが同一の値となるように構成されている。
In this way, the printed circuit board set 1 of the present embodiment includes the
これにより、電気信号が伝送される経路の全体にわたって確実に特性インピーダンスを同一の値にすることが可能となるので、電気信号が伝送される経路において電気信号の反射が抑制され、通信性能の低下を防止することが可能となる。 This makes it possible to reliably set the characteristic impedance to the same value over the entire path where electrical signals are transmitted, thereby suppressing reflections of electrical signals on the path where electrical signals are transmitted, which reduces communication performance. This makes it possible to prevent
また、基板接続部30は、第1基板10のパッド部12と第2基板20の線路22とを接続するはんだ32を含む、ことが好ましい。
Moreover, it is preferable that the
これにより、はんだ付けによって第1基板10のパッド部12と第2基板20の線路22とを接続することによって、第1基板10と第2基板20とを組付けることが可能となるので、容易に第1基板10と第2基板20とを組み付けることが可能となる。
This makes it possible to assemble the
また、パッド部12は、第1基板10の一方の面に設けられ、線路22は、第2基板20の一方の面に設けられ、第1基板10は、一端がパッド部12に接続され、他端が第1基板10の他方の面に露出するパッド部側ビア31を有し、パッド部12は、第1基板10を第2基板20の一方の面側に重ね合わせた状態で、パッド部側ビア31および基板接続部30を介して線路22に接続される、ことが好ましい。
Further, the
これにより、第1基板10が第2基板20に重ね合わされた配置となることから、水平方向の設置面積の増大を抑制することが可能となる。
As a result, the
<第2実施形態>
図3は、本発明の第2実施形態を示すものであり、プリント基板セットの断面図である。尚、前記実施形態と同様の構成部分には同一の符号を付して示す。
<Second embodiment>
FIG. 3 shows a second embodiment of the present invention, and is a sectional view of a printed circuit board set. Note that the same components as those in the embodiment described above are denoted by the same reference numerals.
本実施形態のプリント基板セット1は、第1実施形態の第1基板10と第2基板20との間におけるパッド部側ビア31を除く部分に、絶縁部材からなる絶縁層40が配置されている。
In the printed circuit board set 1 of the present embodiment, an insulating
以上のように構成されたプリント基板セット1において、第1基板10のパッド部12およびパッド部側ビア31、第2基板20の線路22および基板接続部30のはんだ32のそれぞれの特性インピーダンスが同一の値となるように設定することにより、前記第1実施形態と同様に、実装部品Cから送信または実装部品Cが受信する電気信号は、反射が抑制され、電気信号の劣化が抑制される。また、第1基板10と第2基板20との間には、絶縁層40が配置されているのため、第1基板10と第2基板20との間において、発生した磁界等の電気的な影響が遮断される。
In the printed circuit board set 1 configured as described above, the characteristic impedance of the
このように、本実施形態のプリント基板セット1によれば、第1実施形態と同様に、電気信号が伝送される経路の全体にわたって確実に特性インピーダンスを同一の値にすることが可能となるので、電気信号が伝送される経路において電気信号の反射が抑制され、通信性能の低下を防止することが可能となる。 In this way, according to the printed circuit board set 1 of this embodiment, as in the first embodiment, it is possible to reliably set the characteristic impedance to the same value over the entire path through which electrical signals are transmitted. , reflection of electrical signals is suppressed in the path through which electrical signals are transmitted, making it possible to prevent deterioration in communication performance.
また、第1基板10と第2基板20との間には、絶縁部材からなる絶縁層40が配置されている、ことが好ましい。
Moreover, it is preferable that an insulating
これにより、第1基板10と第2基板20との間における電気的な影響を遮断することが可能となるので、通信性能の低下を防止することが可能となる。
This makes it possible to block electrical influence between the
<第3実施形態>
図4は、本発明の第3実施形態を示すものであり、プリント基板セットの断面図である。尚、前記実施形態と同様の構成部分には同一の符号を付して示す。
<Third embodiment>
FIG. 4 shows a third embodiment of the present invention, and is a sectional view of a printed circuit board set. Note that the same components as those in the embodiment described above are denoted by the same reference numerals.
本実施形態のプリント基板セット1は、第1基板10がグランド層13を有しておらず、第2実施形態に示す絶縁層40を有している。また、プリント基板セット1は、第2基板20の線路22の下方に設けられたグランド層23が、第1基板10および第2基板20のグランドとして機能する。
In the printed circuit board set 1 of this embodiment, the
以上のように構成されたプリント基板セット1において、第1基板10のパッド部12およびパッド部側ビア31、第2基板20の線路22および基板接続部30のはんだ32のそれぞれの特性インピーダンスが同一の値となるように設定することにより、前記第1実施形態と同様に、実装部品Cから送信または実装部品Cが受信する電気信号は、反射が抑制され、電気信号の劣化が抑制される。また、第2基板20のグランド層23は、第1基板10のグランドとしても機能するため、第1基板10専用のグランドが不要となって、第1基板10の厚さ寸法を小さくすることが可能となり、プリント基板セット1の全体の厚さ寸法を小さくすることが可能となる。
In the printed circuit board set 1 configured as described above, the characteristic impedance of the
このように、本実施形態のプリント基板セット1によれば、第1実施形態と同様に、電気信号が伝送される経路の全体にわたって確実に特性インピーダンスを同一の値にすることが可能となるので、電気信号が伝送される経路において電気信号の反射が抑制され、通信性能の低下を防止することが可能となる。 In this way, according to the printed circuit board set 1 of this embodiment, as in the first embodiment, it is possible to reliably set the characteristic impedance to the same value over the entire path through which electrical signals are transmitted. , reflection of electrical signals is suppressed in the path through which electrical signals are transmitted, making it possible to prevent deterioration in communication performance.
また、第2基板20は、グランド層23を有し、グランド層23は、第1基板10および第2基板20のグランドとして機能する、ことが好ましい。
Further, it is preferable that the
これにより、第1基板10専用のグランドが不要となって、第1基板10の厚さ寸法を小さくすることが可能となり、プリント基板セット1の厚さ方向の大きさを小さくすることが可能となる。
This eliminates the need for a dedicated ground for the
<第4実施形態>
図5は、本発明の第4実施形態を示すものであり、プリント基板セットの断面図である。尚、前記実施形態と同様の構成部分には同一の符号を付して示す。
<Fourth embodiment>
FIG. 5 shows a fourth embodiment of the present invention, and is a sectional view of a printed circuit board set. Note that the same components as those in the embodiment described above are denoted by the same reference numerals.
本実施形態のプリント基板セット1は、第2基板20の線路22が、基材層21と基材層21との間に配置されている。第2基板20は、上端が第2基板20の上面に露出し、下端が線路22に接続される線路側ビア33を有している。
In the printed circuit board set 1 of this embodiment, the
基板接続部30は、はんだ32を含み、パッド部側ビア31の下端と線路側ビア33の上端とをはんだ32によって接続する。
The
以上のように構成されたプリント基板セット1は、第1基板10のパッド部12およびパッド部側ビア31、第2基板20の線路22および線路側ビア33、基板接続部30のはんだ32のそれぞれの特性インピーダンスが同一の値となるように設定することにより、前記第1実施形態と同様に、実装部品Cから送信または実装部品Cが受信する電気信号は、反射が抑制され、電気信号の劣化が抑制される。また、線路22が第2基板20の内部に位置する場合においても、パッド部側ビア31、線路側ビア33およびはんだ32を介してパッド部12と線路22とが接続される。
The printed circuit board set 1 configured as described above includes the
このように、本実施形態のプリント基板セット1によれば、第1実施形態と同様に、電気信号が伝送される経路の全体にわたって確実に特性インピーダンスを同一の値にすることが可能となるので、電気信号が伝送される経路において電気信号の反射が抑制され、通信性能の低下を防止することが可能となる。 In this way, according to the printed circuit board set 1 of this embodiment, as in the first embodiment, it is possible to reliably set the characteristic impedance to the same value over the entire path through which electrical signals are transmitted. , reflection of electrical signals is suppressed in the path through which electrical signals are transmitted, making it possible to prevent deterioration in communication performance.
また、パッド部12は、第1基板10の一方の面に設けられ、線路22は、第2基板20の内部に配設され、第1基板10は、一端がパッド部12に接続され、他端が第1基板10の他方の面に露出するパッド部側ビア31を有し、第2基板20は、一端が第2基板20の一方の面に露出し、他端が線路22に接続される線路側ビア33を有し、パッド部12は、第1基板10を第2基板20の一方の面側に重ね合わせた状態で、パッド部側ビア31、線路側ビア33および基板接続部30を介して線路22に接続される、ことが好ましい。
Further, the
これにより、線路22が内部に位置する第2基板20においても、パッド部12と線路22とを接続することが可能となる。
This makes it possible to connect the
<第5実施形態>
図7および図8は、本発明の第5実施形態を示すものである。図7はプリント基板セットの断面図であり、図8はプリント基板セットの平面図である。尚、前記実施形態と同様の構成部分には同一の符号を付して示す。
<Fifth embodiment>
7 and 8 show a fifth embodiment of the present invention. FIG. 7 is a sectional view of the printed circuit board set, and FIG. 8 is a plan view of the printed circuit board set. Note that the same components as those in the embodiment described above are denoted by the same reference numerals.
本実施形態のプリント基板セット1の第1基板10は、互いに所定の間隔を置いて配置された一対のパッド部12を有している。また、第1基板10は、上端が一対のパッド部12のそれぞれに接続され、下端が基材層11の下面側にそれぞれ露出する一対のパッド部側ビア31と、を有している。
The
第2基板20は、互いに所定の間隔をおいて配置された一対の線路22を有している。
The
プリント基板セット1は、第1基板10の一対のパッド部側ビア31のそれぞれを、はんだ32によって第2基板20の一対の線路22のそれぞれに接続することによって、一対の線路22に逆位相の電流を流すことによって通信用の電気信号を伝送する差動伝送線路を構成している。
The printed circuit board set 1 connects each of the pair of pad side vias 31 of the
第1基板10におけるパッド部12の特性インピーダンスは、パッド部12の幅寸法Wpad、パッド部の厚さ寸法、基材層11の厚さ寸法(パッド部12からグランド層13までの距離)Tpad、基材層11の誘電率に加えて、一対のパッド部12の間隔の関係から求められる。このため、第1基板10では、パッド部12の特性インピーダンスが例えば100Ω等、所定の大きさとなるように、パッド部12の幅寸法Wpad、基材層11の厚さ寸法Tpad、基材層11の誘電率、一対のパッド部12の間隔のそれぞれが設定される。
The characteristic impedance of the
第2基板20における線路22の特性インピーダンスは、線路22の幅寸法W、線路22の厚さ寸法、基材層21の厚さ寸法(線路22からグランド層23までの距離)T、基材層21の誘電率に加えて、一対の線路22の間隔の関係から求められる。このため、第2基板20では、線路22の特性インピーダンスが例えば100Ω等、所定の大きさとなるように、線路22の幅寸法W、基材層21の厚さ寸法T、基材層21の誘電率、一対の線路22の間隔のそれぞれが設定される。
The characteristic impedance of the
基板接続部30におけるパッド部側ビア31の特性インピーダンスについても、一対のパッド部側ビア31の間隔に応じて変化するため、パッド部側ビア31の特性インピーダンスが例えば、100Ω等、所定の大きさとなるように、一対のパッド部側ビア31の間隔が設定される。
The characteristic impedance of the pad-side via 31 in the
以上のように構成されたプリント基板セット1は、第1基板10のパッド部12およびパッド部側ビア31、第2基板20の線路22および線路側ビア33、基板接続部30のはんだ32のそれぞれの特性インピーダンスが同一の値となるように設定することにより、前記第1実施形態と同様に、実装部品Cから送信または実装部品Cが受信する電気信号は、反射が抑制され、電気信号の劣化が抑制される。
The printed circuit board set 1 configured as described above includes the
このように、本実施形態のプリント基板セット1によれば、第1実施形態と同様に、電気信号が伝送される経路の全体にわたって確実に特性インピーダンスを同一の値にすることが可能となるので、電気信号が伝送される経路において電気信号の反射が抑制され、通信性能の低下を防止することが可能となる。 In this way, according to the printed circuit board set 1 of this embodiment, as in the first embodiment, it is possible to reliably set the characteristic impedance to the same value over the entire path through which electrical signals are transmitted. , reflection of electrical signals is suppressed in the path through which electrical signals are transmitted, making it possible to prevent deterioration in communication performance.
また、第1基板10は、一対のパッド部12を有し、第2基板20は、一対の線路22を有し、基板接続部30によって第1基板10の一対のパッド部12のそれぞれを、第2基板20の一対の線路22にそれぞれ接続することによって差動伝送線路を構成する、ことが好ましい。
Further, the
これにより、プリント基板セット1に差動伝送線路を構成した場合においても、電気信号が伝送される経路の全体にわたって確実に特性インピーダンスを同一の値にすることが可能となる。 Thereby, even when a differential transmission line is configured in the printed circuit board set 1, it is possible to reliably set the characteristic impedance to the same value over the entire path through which electrical signals are transmitted.
<第6実施形態>
図9は、本発明の第6実施形態を示すものであり、プリント基板セットの平面図である。尚、前記実施形態と同様の構成部分には同一の符号を付して示す。
<Sixth embodiment>
FIG. 9 shows a sixth embodiment of the present invention, and is a plan view of a printed circuit board set. Note that the same components as those in the embodiment described above are denoted by the same reference numerals.
本実施形態のプリント基板セット1は、前記第5実施形態と同様に、差動伝送線路が構成されると共に、一対の線路22の間隔Lが、一対の線路22のそれぞれの幅W、一対のパッド部12のそれぞれの幅Wpadおよび一対のパッド部の間隔Lpadを変数とする、以下の関係式を満たすように設定される。
The printed circuit board set 1 of this embodiment has differential transmission lines as in the fifth embodiment, and the interval L between the pair of
Lpad-2W<L<Lpad+2Wpad Lpad-2W<L<Lpad+2Wpad
以上のように構成されたプリント基板セット1は、差動伝送線路の経路の全体にわたって特性インピーダンスを不連続なく同一の値にすることが可能となる。 The printed circuit board set 1 configured as described above can make the characteristic impedance the same value without discontinuity over the entire path of the differential transmission line.
このように、本実施形態のプリント基板セット1によれば、第1実施形態と同様に、電気信号が伝送される経路の全体にわたって確実に特性インピーダンスを同一の値にすることが可能となるので、電気信号が伝送される経路において電気信号の反射が抑制され、通信性能の低下を防止することが可能となる。 In this way, according to the printed circuit board set 1 of this embodiment, as in the first embodiment, it is possible to reliably set the characteristic impedance to the same value over the entire path through which electrical signals are transmitted. , reflection of electrical signals is suppressed in the path through which electrical signals are transmitted, making it possible to prevent deterioration in communication performance.
また、一対の線路22の間隔Lは、一対の線路22のそれぞれの幅W、一対のパッド部12のそれぞれの幅Wpadおよび一対のパッド部12の間隔Lpadを変数とする、以下の関係式を満たす大きさに設定される、ことが好ましい。
Lpad-2W<L<Lpad+2Wpad
Further, the interval L between the pair of
Lpad-2W<L<Lpad+2Wpad
これにより、プリント基板セット1に構成された差動伝送線路の経路の全体にわたって特性インピーダンスを同一の値にすることが可能となる。 This makes it possible to make the characteristic impedance the same value over the entire path of the differential transmission line configured in the printed circuit board set 1.
<第7実施形態>
図10および図11は、本発明の第7実施形態を示すものである。図10はプリント基板セットの平面図であり、図11はプリント基板セットの断面図である。尚、前記実施形態と同様の構成部分には同一の符号を付して示す。
<Seventh embodiment>
10 and 11 show a seventh embodiment of the present invention. FIG. 10 is a plan view of the printed circuit board set, and FIG. 11 is a sectional view of the printed circuit board set. Note that the same components as those in the embodiment described above are denoted by the same reference numerals.
本実施形態のプリント基板セット1は、第6実施形態に示す関係式を満たす一対のパッド部12が、実装部品Cの設置を制限する部分が被覆部14によって覆われている。被覆部14は、絶縁性を有する部材からなり、パッド部12における被覆部14が形成されている部分に対する実装部品Cの設置を制限する。
In the printed circuit board set 1 of this embodiment, a pair of
以上のように構成されたプリント基板セット1は、パッド部12の外面を被覆部14によって覆うことによって、第6実施形態に示す関係式を満たすとともに、大きさの異なる種々の実装部品Cの設置位置を設定することが可能となる。
The printed circuit board set 1 configured as described above satisfies the relational expression shown in the sixth embodiment by covering the outer surface of the
このように、本実施形態のプリント基板セット1によれば、第1実施形態と同様に、電気信号が伝送される経路の全体にわたって確実に特性インピーダンスを同一の値にすることが可能となるので、電気信号が伝送される経路において電気信号の反射が抑制され、通信性能の低下を防止することが可能となる。 In this way, according to the printed circuit board set 1 of this embodiment, as in the first embodiment, it is possible to reliably set the characteristic impedance to the same value over the entire path through which electrical signals are transmitted. , reflection of electrical signals is suppressed in the path through which electrical signals are transmitted, making it possible to prevent deterioration in communication performance.
また、一対のパッド部12は、実装部品Cの設置を制限する部分が被覆部14によって覆われている、ことが好ましい。
Furthermore, it is preferable that the pair of
これにより、第6実施形態に示す関係式を満たすとともに、一対のパッド部12に対して大きさの異なる種々の実装部品Cを設置することが可能となる。
This makes it possible to satisfy the relational expression shown in the sixth embodiment and to install various mounting components C having different sizes on the pair of
<第8実施形態>
図12および図13は、本発明の第8実施形態を示すものである。図12はプリント基板セットの断面図であり、図13はプリント基板セットの平面図である。尚、前記実施形態と同様の構成部分には同一の符号を付して示す。
<Eighth embodiment>
12 and 13 show an eighth embodiment of the present invention. FIG. 12 is a sectional view of the printed circuit board set, and FIG. 13 is a plan view of the printed circuit board set. Note that the same components as those in the embodiment described above are denoted by the same reference numerals.
本実施形態のプリント基板セット1は、第1基板10および第2基板20が、互いに積層されることなく、第1基板10および第2基板20の延在する方向に隣接して配置され、第1基板10のパッド部12と第2基板20の線路22とが基板接続部30を構成するはんだ32によって接続されている。
In the printed circuit board set 1 of the present embodiment, the
以上のように構成されたプリント基板セット1は、第1基板10のパッド部12、第2基板20の線路22および基板接続部30のはんだ32のそれぞれの特性インピーダンスが同一の値となるように設定することにより、前記第1実施形態と同様に、実装部品Cから送信または実装部品Cが受信する電気信号は、反射が抑制され、電気信号の劣化が抑制される。
In the printed circuit board set 1 configured as described above, the
このように、本実施形態のプリント基板セット1によれば、第1実施形態と同様に、電気信号が伝送される経路の全体にわたって確実に特性インピーダンスを同一の値にすることが可能となるので、電気信号が伝送される経路において電気信号の反射が抑制され、通信性能の低下を防止することが可能となる。 In this way, according to the printed circuit board set 1 of this embodiment, as in the first embodiment, it is possible to reliably set the characteristic impedance to the same value over the entire path through which electrical signals are transmitted. , reflection of electrical signals is suppressed in the path through which electrical signals are transmitted, making it possible to prevent deterioration in communication performance.
<第9実施形態>
図14および図15は、本発明の第9実施形態を示すものである。図14はプリント基板セットの断面図であり、図15はプリント基板セットの平面図である。尚、前記実施形態と同様の構成部分には同一の符号を付して示す。
<Ninth embodiment>
14 and 15 show a ninth embodiment of the present invention. FIG. 14 is a sectional view of the printed circuit board set, and FIG. 15 is a plan view of the printed circuit board set. Note that the same components as those in the embodiment described above are denoted by the same reference numerals.
本実施形態のプリント基板セット1は、前記第8実施形態と同様に、第1基板10および第2基板20が、第1基板10および第2基板20の延在する方向に隣接して配置されている。また、基板接続部30は、はんだ32を含まず、第1基板10のパッド部12と第2基板20の線路22を着脱自在に接続するコネクタ34を含んでいる。ここで、第2基板20に対して第1基板10を着脱可能とするコネクタ34は、第1実施形態のように、第2基板20に対して第1基板10を積層する方向に配置する場合における基板接続部30においても適用することが可能である。
In the printed circuit board set 1 of this embodiment, the
以上のように構成されたプリント基板セット1は、第2基板20に対して第1基板10がコネクタ34を介して着脱可能に取り付けられている。このため、プリント基板セット1は、第2基板20に対して第1基板10を取り外し、異なる実装部品Cが搭載された第1基板10を第2基板20に取り付けることによって第2基板20に接続する実装部品Cの交換が行われる。
In the printed circuit board set 1 configured as described above, the
このように、本実施形態のプリント基板セット1によれば、第1実施形態と同様に、電気信号が伝送される経路の全体にわたって確実に特性インピーダンスを同一の値にすることが可能となるので、電気信号が伝送される経路において電気信号の反射が抑制され、通信性能の低下を防止することが可能となる。 In this way, according to the printed circuit board set 1 of this embodiment, as in the first embodiment, it is possible to reliably set the characteristic impedance to the same value over the entire path through which electrical signals are transmitted. , reflection of electrical signals is suppressed in the path through which electrical signals are transmitted, making it possible to prevent deterioration in communication performance.
また、基板接続部30は、第1基板10のパッド部12と第2基板20の線路22を着脱自在に接続するコネクタ34を含む、ことが好ましい。
Moreover, it is preferable that the
これにより、第2基板20に接続する実装部品Cの着脱が容易となるので、実装部品Cのメンテナンス作業や交換作業の作業効率を向上させることが可能となる。
This makes it easy to attach and detach the mounted component C connected to the
1 プリント基板セット
10 第1基板
12 パッド部
14 被覆部
20 第2基板
22 線路
30 基板接続部
31 パッド部側ビア
32 はんだ
33 線路側ビア
34 コネクタ
40 絶縁層
C 実装部品
1 Printed circuit board set 10
Claims (10)
電気信号を伝送する線路を有する第2基板と、
前記第1基板と前記第2基板とを電気的に接続する基板接続部と、を備え、
前記第1基板、前記第2基板および前記基板接続部は、それぞれ、前記パッド部、前記線路および前記基板接続部のそれぞれの特性インピーダンスが同一の値となるように構成されている
プリント基板セット。 a first board having a pad portion to which the mounted component is connected;
a second board having a line for transmitting electrical signals;
a board connection part that electrically connects the first board and the second board,
The first board, the second board, and the board connection part are each configured such that the pad part, the line, and the board connection part have the same characteristic impedance.
請求項1に記載のプリント基板セット。 The printed circuit board set according to claim 1, wherein the board connection section includes solder that connects the pad section of the first board and the line of the second board.
請求項1に記載のプリント基板セット。 The printed circuit board set according to claim 1, wherein the board connection section includes a connector that detachably connects the pad section of the first board and the line of the second board.
前記線路は、前記第2基板の一方の面に設けられ、
前記第1基板は、一端が前記パッド部に接続され、他端が前記第1基板の他方の面に露出するパッド部側ビアを有し、
前記パッド部は、前記第1基板を前記第2基板の一方の面側に重ね合わせた状態で、前記パッド部側ビアおよび前記基板接続部を介して前記線路に接続される
請求項2または3に記載のプリント基板セット。 The pad portion is provided on one surface of the first substrate,
The line is provided on one surface of the second substrate,
The first substrate has a pad section side via whose one end is connected to the pad section and whose other end is exposed to the other surface of the first substrate,
3. The pad section is connected to the line via the pad section side via and the substrate connection section with the first substrate superimposed on one side of the second substrate. Printed circuit board set described in .
請求項4に記載のプリント基板セット。 The printed circuit board set according to claim 4, wherein an insulating layer made of an insulating member is disposed between the first board and the second board.
前記グランド層は、前記第1基板および前記第2基板のグランドとして機能する
請求項5に記載のプリント基板セット。 The second substrate has a ground layer,
The printed circuit board set according to claim 5, wherein the ground layer functions as a ground for the first board and the second board.
前記線路は、前記第2基板の内部に配設され、
前記第1基板は、一端が前記パッド部に接続され、他端が前記第1基板の他方の面に露出するパッド部側ビアを有し、
前記第2基板は、一端が前記第2基板の一方の面に露出し、他端が前記線路に接続される線路側ビアを有し、
前記パッド部は、前記第1基板を前記第2基板の一方の面側に重ね合わせた状態で、前記パッド部側ビア、前記線路側ビアおよび前記基板接続部を介して前記線路に接続される
請求項2または3に記載のプリント基板セット。 The pad portion is provided on one surface of the first substrate,
The line is arranged inside the second substrate,
The first substrate has a pad section side via whose one end is connected to the pad section and whose other end is exposed to the other surface of the first substrate,
The second substrate has a line side via whose one end is exposed on one surface of the second substrate and whose other end is connected to the line,
The pad section is connected to the line via the pad section side via, the line side via, and the substrate connection section with the first substrate superimposed on one side of the second substrate. The printed circuit board set according to claim 2 or 3.
前記第2基板は、一対の前記線路を有し、
前記基板接続部によって前記第1基板の一対の前記パッド部のそれぞれを、前記第2基板の一対の前記線路にそれぞれ接続することによって差動伝送線路を構成する
請求項1乃至7のいずれか1項に記載のプリント基板セット。 The first substrate has a pair of the pad portions,
The second substrate has a pair of the lines,
8. A differential transmission line is configured by connecting each of the pair of pad portions of the first substrate to the pair of lines of the second substrate by the substrate connecting portion. Printed circuit board set as described in section.
Lpad-2W<L<Lpad+2Wpad
請求項8に記載のプリント基板セット。 The interval L between the pair of lines is a size that satisfies the following relational expression, where the width W of each of the pair of lines, the width Wpad of each of the pair of pads, and the interval Lpad between the pair of pads are variables. Lpad-2W<L<Lpad+2Wpad
The printed circuit board set according to claim 8.
請求項9に記載のプリント基板セット。 The printed circuit board set according to claim 9, wherein a portion of the pair of pad portions that restricts installation of the mounted component is covered with a covering portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022049955A JP2023142839A (en) | 2022-03-25 | 2022-03-25 | Printed board set |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022049955A JP2023142839A (en) | 2022-03-25 | 2022-03-25 | Printed board set |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023142839A true JP2023142839A (en) | 2023-10-05 |
Family
ID=88205518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022049955A Pending JP2023142839A (en) | 2022-03-25 | 2022-03-25 | Printed board set |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023142839A (en) |
-
2022
- 2022-03-25 JP JP2022049955A patent/JP2023142839A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6218481B2 (en) | Flexible substrate, substrate connection structure, and optical module | |
KR101234987B1 (en) | Flexible printed circuit board | |
JP5232878B2 (en) | 10GXFP compliant PCB | |
JP5310239B2 (en) | Connection terminal and transmission line | |
US8030580B2 (en) | Printed wiring board and electronic apparatus including same | |
US6949992B2 (en) | System and method of providing highly isolated radio frequency interconnections | |
JP6388667B2 (en) | Apparatus and method for transmitting differential data signals | |
US10056669B2 (en) | Transmission line | |
JP2007123742A (en) | Board connection structure, flex rigid board, optical transmission/reception module and optical transmission/reception device | |
JP2019046922A (en) | Optical module and optical transmission device | |
TW201019801A (en) | High frequency circuit module | |
JP2007123743A (en) | Flex-rigid board, optical transmission/reception module and optical transmission/reception device | |
JP6128859B2 (en) | Optical module | |
US20050082087A1 (en) | Dielectric structure for printed circuit board traces | |
JP2010200234A (en) | Substrate, and system and method for connecting the same | |
JP7457497B2 (en) | optical module | |
JP2014007390A (en) | Multilayer wiring board | |
US11178765B2 (en) | Electronic device | |
JP2023142839A (en) | Printed board set | |
US11978993B2 (en) | Connector cable that prevents both increase in impedance and a short circuit in a connector cable that connects a connector and a shielded cable via a relay substrate | |
JP2004158553A (en) | Semiconductor device | |
CN113453415B (en) | Signal transmission circuit and printed circuit board | |
US10952313B1 (en) | Via impedance matching | |
JP7224921B2 (en) | Optical module and method for manufacturing optical module | |
JP4381701B2 (en) | Connection structure between coaxial connector and multilayer board |