JP2023135340A - 接合型ウェーハの製造方法 - Google Patents

接合型ウェーハの製造方法 Download PDF

Info

Publication number
JP2023135340A
JP2023135340A JP2022040500A JP2022040500A JP2023135340A JP 2023135340 A JP2023135340 A JP 2023135340A JP 2022040500 A JP2022040500 A JP 2022040500A JP 2022040500 A JP2022040500 A JP 2022040500A JP 2023135340 A JP2023135340 A JP 2023135340A
Authority
JP
Japan
Prior art keywords
wafer
bonded
epitaxial
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022040500A
Other languages
English (en)
Inventor
順也 石崎
Junya Ishizaki
智弘 秋山
Tomohiro Akiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2022040500A priority Critical patent/JP2023135340A/ja
Priority to TW112106941A priority patent/TW202338920A/zh
Priority to KR1020230026609A priority patent/KR20230134975A/ko
Priority to CN202310217186.5A priority patent/CN116779429A/zh
Publication of JP2023135340A publication Critical patent/JP2023135340A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

【課題】BCBの熱硬化性不良を起因として発生するエピタキシャル層の不良部を減少させることが可能な、接合型ウェーハの製造方法を提供すること。【解決手段】P(燐)を含むエピタキシャルウェーハと被接合ウェーハとを、ベンゾシクロブテンを介して接合する接合型ウェーハの製造方法であって、前記エピタキシャルウェーハとして、第1の面および該第1の面とは反対側の第2の面を有する出発基板と、前記出発基板の前記第1の面上に形成され且つPを含むエピタキシャル層とを備えたエピタキシャルウェーハを用い、前記エピタキシャルウェーハの前記出発基板の前記第2の面にエピタキシャル成長過程で回り込んで析出した析出物を除去した後、前記ベンゾシクロブテンの熱硬化を行うことを特徴とする接合型ウェーハの製造方法。【選択図】図1

Description

本発明は、成長基板(出発基板)上に化合物半導体機能層(エピタキシャル層)をエピタキシャル成長させたエピタキシャルウェーハに支持基板(被接合ウェーハ)を接合した接合型ウェーハの製造方法に関する。
出発基板からエピタキシャル機能層のみを分離し、別の基板へ移載する技術は、出発基板の物性に起因する制約を緩和し、デバイスシステムの設計自由度を上げるために重要な技術である。移載を実現するためには、エピタキシャル機能層を支持基板(被接合ウェーハ)に接合後、出発基板を除去し、移載を実現する技術が必要である。
特許文献1では、出発基板およびエピタキシャル機能層構造を有する半導体基板(エピタキシャルウェーハ)と仮支持基板とを誘電体層を介して熱圧着接合する技術、およびウェットエッチングで仮支持基板およびエピタキシャル機能層構造を出発基板から分離する技術が開示されているが、誘電体層の上に形成したベンゾシクロブテン(以下BCB)層の熱硬化不良に対する改善策は示されていない。
BCBを熱硬化する際、雰囲気に酸素(より具体的には100ppm以上)が存在すると硬化不良を起こしやすい。
特開2021-27301号公報
BCBの熱硬化時に雰囲気を真空または窒素雰囲気にしても、加熱に伴い、加熱炉内に存在する部材等に吸着した水分などから雰囲気中に酸素成分が放出され、BCBの硬化性を悪化させることがわかった。この熱硬化性不良を回避するため、熱処理前に窒素のサイクルパージや、低温での焼きだしなどで、加熱前に熱処理炉の雰囲気を改善することは可能である。
しかし、加熱前の熱処理炉の雰囲気を改善しても、BCBの熱硬化性が低下することがあった。
BCBの熱硬化不良は、BCBの層に局所的な凹凸を発生させ、そこから生じる応力によりエピタキシャル層中にクラックなどの破壊が生じる。クラックが生じた部位はデバイスを作製できない不良部となり、面積歩留まりが低下する。
本発明は、上記問題を解決するためになされたものであり、BCBの熱硬化性不良を起因として発生するエピタキシャル層の不良部を減少させることが可能な、接合型ウェーハの製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、P(燐)を含むエピタキシャルウェーハと被接合ウェーハとを、ベンゾシクロブテンを介して接合する接合型ウェーハの製造方法であって、
前記エピタキシャルウェーハとして、第1の面および該第1の面とは反対側の第2の面を有する出発基板と、前記出発基板の前記第1の面上に形成され且つPを含むエピタキシャル層とを備えたエピタキシャルウェーハを用い、
前記エピタキシャルウェーハの前記出発基板の前記第2の面にエピタキシャル成長過程で回り込んで析出した析出物を除去した後、前記ベンゾシクロブテンの熱硬化を行うことを特徴とする接合型ウェーハの製造方法を提供する。
本発明の接合型ウェーハの製造方法であれば、エピタキシャルウェーハの出発基板の裏面である第2の面上に析出物がない状態で、ベンゾシクロブテン(BCB)を熱硬化することができる。これにより、BCBの熱硬化不良により引き起こされるエピタキシャル層の破壊を防止して、歩留まり良く接合型ウェーハを製造できる。
例えば、前記エピタキシャル層として、Ga(ガリウム)およびIn(インジウム)およびPを含む活性層と、Pを含む窓層とを有するものを用いることができる。
エピタキシャル層の構造は特に限定されないが、エピタキシャル層として、例えば、GaおよびInおよびPを含む活性層と、Pを含む窓層とを有するものを用いることができる。
例えば、前記被接合ウェーハとして、ゲルマニウム、シリコン、サファイアおよび石英からなる群より選択される材料のウェーハを用いることができる。
被接合ウェーハは特に限定されないが、被接合ウェーハとして、例えば、ゲルマニウムウェーハ、シリコンウェーハ、サファイアウェーハ又は石英ウェーハを用いることができる。
例えば、前記析出物の除去を、機械的な研削若しくは研磨、または機械化学研磨により行うことができる。
析出物除去の具体的手段は特に限定されないが、例えば、機械的な研削若しくは研磨、または機械化学研磨により析出物の除去を行うことができる。
この場合、前記エピタキシャル層は窓層を含み、
前記析出物の除去のための取り代を、前記エピタキシャル層の前記窓層の厚さの1/10以上とすることが好ましい。
析出物の除去のための取り代を、エピタキシャル層の前記窓層の厚さの1/10以上とすれば、析出物を完全に除去することができる。
或いは、前記析出物の除去を、ウェットエッチング法またはドライエッチング法によって行ってもよい。
装置メンテナンスの安全性の観点では、析出物除去の具体的手段としてウェットエッチング法を採用することが望ましいが、ドライエッチング法で析出物の除去を行っても良い。
この場合、前記ウェットエッチング法を、過酸化水素水と無機酸あるいは有機酸との混合液を水で希釈した液により行ってもよい。
ウェットエッチングで用いる溶液は特に限定されないが、例えば、過酸化水素水と無機酸或いは有機酸との混合液を水で希釈したものを用いることができる。
この場合、前記水で希釈した液の希釈比(水容積÷混合液容積)を9倍以上49倍以下とすることが好ましい。
この範囲内の希釈比の溶液は、高い精度で作製できる。また、このような溶液を用いることにより、出発基板の裏面である第2の面のTTVの悪化を防ぎながら、十分に短い処理時間で析出物を除去できる。
或いは、前記ドライエッチング法を、Cl、BClおよびSiClからなる群より選択される1種類以上含有する雰囲気で行ってもよい。
ドライエッチング法を行う雰囲気は特に限定されないが、例えばCl、BClおよびSiClからなる群より選択される1種類以上含有する雰囲気でドライエッチング法を行うことができる。
以上のように、本発明の接合型ウェーハの製造方法であれば、BCBの熱硬化不良により引き起こされるエピタキシャル層の破壊を防止して、歩留まり良く接合型ウェーハを製造できる。
本発明の接合型ウェーハの製造方法の一例の一部を示す概略断面図である。 本発明の接合型ウェーハの製造方法の一例の他の一部を示す概略断面図である。 本発明の接合型ウェーハの製造方法の一例で得られる接合型ウェーハを示す概略断面図である。 図3に示す接合型ウェーハの加工の一部を示す概略断面図である。 図3に示す接合型ウェーハの加工の一部を示す概略断面図である。 図3に示す接合型ウェーハの加工の他の一部を示す概略断面図である。 図3に示す接合型ウェーハの加工の他の一部を示す概略断面図である。 比較例の接合型ウェーハの製造方法の一部を示す概略断面図である。 比較例の接合型ウェーハの製造方法の他の一部を示す概略断面図である。 実施例1および比較例におけるOP値と不良部分面積比との関係を示すグラフである。 実施例2および比較例におけるエッチング時間と不良部分面積比との関係を示すグラフである。
上述のように、BCBの熱硬化性不良を起因として発生するエピタキシャル層の不良部を減少させることが可能な、接合型ウェーハの製造方法の開発が求められていた。
発明者が検討を重ねた結果、加熱前の熱処理炉の雰囲気を改善しても、接合のために炉内に供給するエピタキシャルウェーハの裏面析出物からの出ガスによりBCBの熱硬化性が低下することがわかった。エピタキシャルウェーハの裏面には燐(P)を主体とする析出物が存在しており、前記析出物はポリ状で結合状態が強固でなく、また隙間も多いため大気成分が侵入しやすく、容易に酸化燐を形成すると予想される。その結果、エピタキシャルウェーハの加熱処理中に、析出物から酸素が真空雰囲気へ放出され、BCBの熱硬化性が低下しているとみられる。
本発明者らは、上記課題について鋭意検討を重ねた結果、接合型ウェーハの製造方法において、エピタキシャルウェーハの出発基板の裏面にエピタキシャル成長過程で回り込んで析出した析出物を除去した後、接合材であるベンゾシクロブテンの熱硬化を行うことで、BCBの熱硬化性不良を起因として発生するエピタキシャル層の不良部を減少させることができることを見出し、本発明を完成させた。
即ち、本発明は、P(燐)を含むエピタキシャルウェーハと被接合ウェーハとを、ベンゾシクロブテンを介して接合する接合型ウェーハの製造方法であって、
前記エピタキシャルウェーハとして、第1の面および該第1の面とは反対側の第2の面を有する出発基板と、前記出発基板の前記第1の面上に形成され且つPを含むエピタキシャル層とを備えたエピタキシャルウェーハを用い、
前記エピタキシャルウェーハの前記出発基板の前記第2の面にエピタキシャル成長過程で回り込んで析出した析出物を除去した後、前記ベンゾシクロブテンの熱硬化を行うことを特徴とする接合型ウェーハの製造方法である。
以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
[第一実施形態]
以下に、図1~図3を参照しながら、本発明の接合型ウェーハの製造方法の第一実施形態を説明する。
まず、図1に示す出発基板1を準備する。図1に示す例では、出発基板1は、第一導電型のGaAs出発基板である。出発基板1は、おもて面としての第1の面11と、第1の面11とは反対側の裏面としての第2の面12とを有する。
このような出発基板1の第1の面11上に、0.5μmの第一導電型のGaAsバッファ層(図示しない)積層後、0.1μmの第一導電型のGaInP第一エッチストップ層および0.1μmの第一導電型のGaAs第二エッチストップ層を順次成長させ、エッチストップ層3を形成する。
次いで、エッチストップ層3上に、1μmの第一導電型のAlGaInP第一クラッド層21、0.2~0.5μmのノンドープのAlGaInP活性層22、1μmの第二導電型のAlGaInP第二クラッド層23、0.1μmの第二導電型のGaInP中間層(図示しない)、および5μmの第二導電型のGaP窓層25を順次成長した発光素子構造であるエピタキシャル層2を形成する。これにより、第1の面11および第2の面12を有する出発基板1と、出発基板1の第1の面11上に形成され且つP(燐)を含むエピタキシャル層2とを備えたエピタキシャルウェーハ10を準備する。ここで第一クラッド層21から第二クラッド層23までをDH(ダブルヘテロ)構造部24と称する。
なお、以上に説明したエピタキシャルウェーハ10の各層の成分および厚さは具体例であり、本発明で用いるエピタキシャルウェーハ10の各層の詳細は、エピタキシャル層2が燐を含むものであれば、特に限定されない。本実施形態で用いるエピタキシャルウェーハ10は、Ga(ガリウム)およびIn(インジウム)およびPを含む活性層22と、Pを含む窓層25とを有するものであるということもできる。
以上に説明したエピタキシャル成長過程において、出発基板1の裏面である第2の面12に回り込んで、析出物(裏面付着析出物)5が析出する。
次に、この例では、エピタキシャルウェーハ10のエピタキシャル層2上、具体的には窓層25上に保護膜(加工保護膜)4を形成し、図1に示す状態のエピタキシャルウェーハ10を得る。保護膜4の材料としては、SiOおよびSiNなどの無機膜やワックス、レジスト、塩化ビニル、ポリマーなどの有機膜などを選択可能である。本実施形態においては、成膜性および剥離性が容易である点から、SiOを保護膜4とした。
本実施形態においては保護膜4を形成したが、本発明では保護膜4を形成しなくてもよい。ただ、保護膜4を形成すれば、加工で生じた不純物がエピタキシャル層2表面に付着したり汚染したりすることを防止できる。
また、本実施形態においては、保護膜4は1μm形成したが、この膜厚に限定されるものではなく、これより薄くても、あるいは厚くても同様の効果が得られる。膜厚均一性や保護効果性の観点から、保護膜4は0.1μm以上の膜厚を有することが好ましい。また、剥離性(後のエッチング工程での除去容易性)の点から10μmを上限とすることが好ましい。
ただし、この膜厚はSiOの場合の例示であり、保護膜4として例えば有機膜を形成した場合は、好ましい膜厚範囲は上記に限定されない。
次に、エピタキシャルウェーハ10上に形成した保護膜4と加工プレートをホットワックスを介して接着し、エピタキシャルウェーハ10の出発基板1の裏面である第2の面12をポリッシュ加工する。これにより、出発基板1の第2の面12上の析出物5を除去し、図2の状態のエピタキシャルウェーハ10を得る。取り代(OP値;切削量等)は析出物5が完全に除去できる量以上であれば良い。析出物5はPを含むエピタキシャル層2が厚いほど厚くなる傾向があるので、大きな厚さ比率を占める窓層25の厚さに主に依存する。OP値が窓層25の厚さの1/10以上の場合、析出物5を完全に除去できる。本実施形態においては、窓層25の厚さが5μmであるので、その厚さの1/10である0.5μm以上とすればよく、ウェーハ中心位置でのOP値0.9μm程度になるように加工を行った。
本実施形態においては、析出物5の除去をポリッシュ加工により行う場合を具体例として例示しているが、エピタキシャルウェーハ10の裏面からの析出物5の除去方法は、ポリッシュ加工のみに限定されない。例えば、ラップ法や平面研削法を選択しても同様の効果が得られる。言い換えると、析出物の除去を、例えば、機械的な研削若しくは研磨、または機械化学研磨により行うことができる。ただ、ラップ法の場合、加工で生じる破砕層に析出物が混入してしまうため、ポリッシュ法より大きな取り代が必要になる傾向にある。平面研削法でも、ラップ法と同様に、大きな破砕層が生じれば大きな切削量が必要になるため、破砕層の影響を少なくするため、砥石の研削番手は#1,000以上であることが好ましく、#5,000以上が好適である。
次に、保護膜4をフッ酸溶液で除去し、次いで、エピタキシャルウェーハ10の窓層25上にベンゾシクロブテン(BCB)をスピンコートし、BCB塗膜を形成する。次いで、エピタキシャルウェーハ10を、BCB塗膜を介して、被接合ウェーハ30であるサファイアウェーハと対向させて重ね合わせ、熱圧着する、すなわちBCBの熱硬化を行うことで、図3に示す、熱硬化したBCB層(BCB接合膜)20を介してエピタキシャルウェーハ10と被接合ウェーハ30とが接合された接合型ウェーハ100(接合基板)を作製する。
本発明では、エピタキシャルウェーハ10の裏面である出発基板1の第2の面12上の析出物5を除去することにより、析出物5に含まれる酸素成分を析出物5と共に除去することができる。このような析出物5を除去した後に、ベンゾシクロブテンの熱硬化を行うことで、ベンゾシクロブテンの熱硬化処理中に雰囲気に含まれる酸素分を低減させ、BCB層20の硬化不良率を改善することができる。それにより、BCB層20に局所的な凹凸が発生するのを抑えることができ、その結果、エピタキシャル層2中にクラックなどの破壊による不良部が生じるのを防ぐことができる。
本実施形態では、スピンコートにてBCBを塗布する際、設計膜厚は0.6μmとした。しかしながら、この厚さに限定されるものではなく、この厚さより厚くしても、また薄くても同様の効果が得られる。
また、本実施形態においては、保護膜4を除去する方法を例示したが、保護膜4がある状態でBCBを塗布し、接合してもよい。特に保護膜4がSiOの場合は、SiOがBCBに対して接着増強層の効果があるため、保護膜(SiO)4を残した方が高い接合強度を得られる。
接合条件は、どのような接合条件でも選択可能である。例えば、接合は、1.2N/cm以上かつ200℃以上400℃以下での熱圧着とすることができる。本実施形態においては、2N/cmかつ250℃の接合条件にて接合を行ったが、この条件に限定されない。
本実施形態においては、被接合ウェーハ30をサファイアウェーハとして例示したが、被接合ウェーハ30の材料はサファイアに限定されるものではなく、平坦性が担保されていればどのような材料も選択可能である。透明基板が必要な場合はサファイアや石英を選択することができ、不透明な基板でもよければSiやGeを選択することが可能ある。
本実施形態において、BCBは層状に塗布した状態である場合を例示しているが、層状に限定されない。感光性BCBを用いて孤立島状やライン状、その他の形状にパターン化し、接合の工程を行っても同様な結果が得られる。
以上のようにして得られた図3に示す接合型ウェーハ100に対し、更なる加工を行うこともできる。以下、接合型ウェーハ100の加工の例を、図4~図7を参照しながら説明する。
この例では、図3に示す接合型ウェーハ100から、GaAs出発基板1をウェットエッチングで除去して第一エッチストップ層を露出させ、次いでエッチャントを切り替えて第一および第二エッチストップ層を除去して第一クラッド層21を露出させ、図4に示すように、DH構造部24および窓層25のみを含むエピタキシャル層2を保持するEP接合基板200を作製する。
次に、エピタキシャル層2上にフォトリソ法によりパターンを形成し、誘導結合プラズマ(ICP)エッチングにより素子分離加工を行う。ICPに使用するガスは、例えば塩素およびアルゴンである。ICP加工は、例えばBCB層20の表面の一部を露出させる工程とGaP窓層25の表面の一部を露出させる工程の2回行う。この素子分離加工により、例えば、図5に示すような、BCB層20を介して被接合ウェーハ30に接合された分離素子6であって、表面の一部が露出したGaP窓層25と、窓層25の表面の他の一部上に形成され、第一クラッド層21、活性層22および第二クラッド層23を含むDH構造部24とを含む分離素子6が得られる。
本実施形態においてはGaP窓層25の表面の一部を露出させた場合を例示したが、GaP窓層25の表面の一部を露出させる場合に限定されない。最低限、活性層22が他の素子から分離されていれば加工目的が達成される。GaP窓層25の露出ではなく、例えば第二クラッド層23の表面の一部が露出する場合でも同様の効果が得られる。
素子分離加工後、図6に示すように、端面処理として保護膜40を形成する。本実施形態においては、保護膜40の材料としてSiOを使用した。保護膜はSiOに限定されるものではなく、分離素子6の端面が保護でき、かつ絶縁性を有する材料であればどのような材料でも選択可能である。例えば、SiNや酸化チタン、酸化マグネシウムなども選択可能である。
本実施形態では、図6に示すように、保護膜40に、第一クラッド層21の表面の一部を露出するための開口40Aと、GaP窓層25の表面の一部を露出するための開口40Bとを形成する。
保護膜40の形成後、図7に示すように、第一導電型層である第一クラッド層21および第二導電型層であるGaP窓層25のそれぞれに接する電極50および60を形成し、熱処理を施すことでオーミックコンタクトを形成する。これにより、図7に示す接合型デバイス300が得られる。本実施形態においては第一導電型をN型とし、第二導電型をP型として設計し、N型層に接する電極50にAuとSiを含有する金属を、P型層に接する電極60にAuとBeを含有する金属を使用した。
本実施形態においては、N型電極としてAuとSiの金属を使用したが、この材料に限定されるものではなく、AuとGeを含有する金属を使用しても同様な結果が得られる。また、P型電極としてAuとBeの金属を使用したが、この材料に限定されるものではなく、AuとZnを含有する金属を使用しても同様な結果が得られる。
図7に示すような、電極50および60を形成したデバイス(分離素子)6がBCB層20を介して被接合ウェーハ30に接合された本実施形態の接合型デバイス300は、例えば、信越化学のEZ-PETAMP工程用の商品として供され、シリコーンを介して接合型デバイス300の電極側をテンプレート基板に粘着させた後、被接合ウェーハ30側からレーザーを照射してBCBを昇華させることで、被接合ウェーハ30を剥離し、被接合ウェーハ30からテンプレート基板にデバイス6を移載することができる。移載されたデバイス6は、その後、駆動回路を有する実装基板に再転写され、RGB表示装置を形成することができる。
[第二実施形態]
次に、本発明の第二実施形態を説明する。
第二実施形態は、図1を参照しながら説明した、エピタキシャル層2および保護膜4の形成までは、第一実施形態と同様である。
第二実施形態では、エピタキシャルウェーハ10を硫酸過水液に浸して出発基板1の裏面である第2の面12のウェットエッチング処理を行う。硫酸過水液は、硫酸と過酸化水素水(以下過水)の混合液(ピラニア液)を水で希釈したもので、水容積÷混合液容積を希釈比とした場合、本実施形態においては希釈比19倍のものを用いて、120秒浸す。これにより、エピタキシャルウェーハ10の出発基板1の第2の面12から析出物5が除去され、図2に示す状態となる。
本実施形態においては、硫酸過水液を使用したウェットエッチング法による析出物5の除去を行うが、ウェットエッチング法で用いるエッチング溶液は、硫酸過水液に限定されず、他の酸と過水の混合液を希釈したものでも同様な効果が得られる。例えば、塩酸などの無機酸や、クエン酸・マロン酸・酒石酸などの有機酸を用いても同様な効果が得られる。
また、本実施形態においては、ウェットエッチング法を120秒間行う場合を例示したが、ウェットエッチング法を行う時間は120秒に限定されるものではなく、効果が得られれば、より短い処理時間でもよい。希釈比が小の場合、処理時間はより短くすることが可能である。ただし、硫酸過水液の場合、出発基板1のGaAsもエッチングする。希釈比は4倍以上、より好ましくは9倍以上であれば、出発基板1の裏面である第2の面12のTTV(total thickness variation)の悪化を防ぐことができる。また、希釈比が大きくても同様の効果が得られるが、処理時間が長くなることや混合液の作製精度の観点から99倍程度まで、より好ましくは49倍程度までが望ましい。
また、本実施形態においてはウェットエッチングの場合を例示したが、出発基板1の第2の面12の析出物5を除去さえできれば効果が得られるため、エッチング方法は、ウェットエッチングに限定されない。塩素系ガス(Cl、BCl、SiClなど)を含有する雰囲気にて誘導結合プラズマ(ICP)エッチングや電子サイクロトロン共鳴(ECR)を用いたエッチングなどのドライエッチング法でも同様の効果が得られる。ただ、出発基板1がAsを含む場合には、装置メンテナンス時の安全性の観点からウェットエッチング法を用いることが望ましい。
次に、図3に示すように、エピタキシャルウェーハ10をBCB層20を介して被接合基板30に接合した接合型ウェーハ(EPW接合基板)100を作製するが、BCB層20の厚さおよび被接合ウェーハ30等のその他の条件は、第一実施形態と同じである。
また、GaAs出発基板1とエッチングストップ層3の除去工程、素子分離工程、保護膜40と電極50および60の形成工程の詳細は、第一実施形態で図4~図7を参照しながら説明したものと同様である。
以下、実施例および比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
実施例1では、先に説明した本発明の第一実施形態に沿って、図3に示す接合型ウェーハ100を製造し、図4~図7を参照しながら説明した手順で接合型ウェーハ100を加工して、接合型デバイス300を得た。エピタキシャル構造の材質および膜厚は、段落0037および0038に記載のとおりであるので参照されたい。また、保護膜は1μmのSiO膜とした。
より具体的には、実施例1では、エピタキシャルウェーハ10の出発基板1の第2の面12の析出物5の除去方法として、ラップ法、ポリッシュ法および平面研削法のそれぞれを用いた。また、各除去方法において、取り代を変更し、複数の試作を行った。平面研削における番手は#5,000を使用した。
(実施例2)
実施例2では、先に説明した本発明の第二実施形態に沿って、図3に示す接合型ウェーハ100を製造し、図4~図7を参照しながら説明した手順で接合型ウェーハ100を加工して、接合型デバイス300を得た。
より具体的には、実施例2では、エピタキシャルウェーハ10の出発基板1の第2の面12の析出物5の除去方法として、硫酸過水を用いたウェットエッチングを用いた。希釈比(水容積÷混合液容積)を4倍、9倍、19倍、49倍および99倍とした硫酸過水を調製し、これらの硫酸過水を用いた。また、各硫酸過水を用い、浸漬時間を変更して、複数の試作を行った。
(比較例)
比較例では、図8に示すように、出発基板1の第1の面11上にエピタキシャル層2を成長後、BCB塗布前に保護膜を形成しなかったこと、および、図9に示すように、出発基板1の裏面である第2の面12の析出物5の除去を行わずに、BCBを介して接合を行ったこと以外は実施例1と同様にして接合型ウェーハ100を製造し、実施例1と同様の順で接合型ウェーハ100を加工して、接合型デバイスを得た。
実施例1に関し、析出物5の除去方法がラップ法、ポリッシュ法、平面研削法のそれぞれの場合における、取り代(OP値;切削量等)と接合後のBCB熱硬化不良起因のエピタキシャル層の不良部面積比との関係を図10に示す。図10には、析出物5の除去を行わなかった、すなわち取り代を0μmとした比較例の結果を合わせて示す。不良部面積比は、エピタキシャル層2の破壊された面積を、外周部の接合不良領域を除いた有効面積で除した割合で示している。また、例示した面積は10.16cm(4インチ)ウェーハの場合である。
図10に示す取り代(OP値)は、ラップ法およびポリッシュ法においては切削プレートに貼り付けた後の切削前後の値の差を表示しており、平面研削法に関してはウェーハ中心の総厚さの減少量をOP値として表している。
図10に示す結果から、エピタキシャルウェーハ10の出発基板1の第2の面12上の析出物5を除去した後にBCBの熱硬化を行った実施例1では、析出物5を除去せずにBCBの熱硬化を行った比較例(OP値=0μm)よりも、BCB層20起因のエピタキシャル層不良を抑えることができたことが分かる。特に、ラップ法では1μm程度以上のOP値にて、その他の方法では0.5μm(窓層の厚さの1/10)程度以上のOP値からBCB層20起因のエピタキシャル層不良が発生しない傾向が見て取れる。ラップ法において、より多くの切削量(取り代)が必要になるのは、ラップ時に生じる破砕層の影響があると推定される。ポリッシュ法や平面研削法では破砕層の影響が極小であり、ラップ法より少ない切削量(取り代)で改善したと推定される。
研削量は前述以上に大きくとっても良いが、研削量を大きくしても効果は増加しないため、研削量を大きくする積極的な意義は無い。
また、実施例2に関し、硫酸過水の希釈比およびエッチング時間と、接合後のBCB層起因のエピタキシャル層不良部の面積比率との関係を図11に示した。図11には、析出物5の除去を行わなかった、すなわちエッチング時間を0秒とした比較例の結果を合わせて示す。
図11に示す結果から、エピタキシャルウェーハ10の出発基板1の第2の面12上の析出物5を除去した後にBCBの熱硬化を行った実施例2では、析出物5を除去せずにBCBの熱硬化を行った比較例(エッチング時間=0秒)よりも、BCB層20起因のエピタキシャル層不良を抑えることができたことが分かる。特に、硫酸過水の希釈比が小さくなるにつれ短いエッチング時間でもエピタキシャル不良を十分に抑えることができる傾向が見て取れる。これはエピタキシャルウェーハ10の出発基板1の裏面である第2の面12に生じている析出物5に対するエッチング速度の差異を示していると考えられる。析出物5を除去さえできれば、どのような希釈比でもエッチング時間でも同様であるといえる。
エッチング時間の下限は、エッチング量のばらつき制御の観点からは60秒以上あることが望ましく、そのため希釈比は9倍以上とすることが好ましい。また、処理時間の上限は生産性の観点から120秒前後が好ましく、そのため希釈比は49倍以下とすることが好ましい。ただし、図11に示したように、この希釈比をはずれて処理をしても効果は得られる。
本実施例においては、硫酸過水の場合を例示したが、過水を含めば、硫酸とは別の種類の無機酸や有機酸を含む混合液であっても、析出物5のエッチングに有効であり、硫酸過水の場合と同様の傾向が得られる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…出発基板、 2…エピタキシャル層、 3…エッチストップ層、 4および40…保護膜、 5…析出物、 6…分離素子(デバイス)、 10…エピタキシャルウェーハ、 11…第1の面、 12…第2の面、 20…BCB層、 21…第一クラッド層、 22…活性層、 23…第二クラッド層、 24…DH構造部、 25…窓層、 30…被接合ウェーハ、 40Aおよび40B…開口、 50および60…電極、 100…接合型ウェーハ、 200…EP接合基板、 300…接合型デバイス。

Claims (9)

  1. P(燐)を含むエピタキシャルウェーハと被接合ウェーハとを、ベンゾシクロブテンを介して接合する接合型ウェーハの製造方法であって、
    前記エピタキシャルウェーハとして、第1の面および該第1の面とは反対側の第2の面を有する出発基板と、前記出発基板の前記第1の面上に形成され且つPを含むエピタキシャル層とを備えたエピタキシャルウェーハを用い、
    前記エピタキシャルウェーハの前記出発基板の前記第2の面にエピタキシャル成長過程で回り込んで析出した析出物を除去した後、前記ベンゾシクロブテンの熱硬化を行うことを特徴とする接合型ウェーハの製造方法。
  2. 前記エピタキシャル層として、Ga(ガリウム)およびIn(インジウム)およびPを含む活性層と、Pを含む窓層とを有するものを用いることを特徴とする請求項1に記載の接合型ウェーハの製造方法。
  3. 前記被接合ウェーハとして、ゲルマニウム、シリコン、サファイアおよび石英からなる群より選択される材料のウェーハを用いることを特徴とする請求項1または2に記載の接合型ウェーハの製造方法。
  4. 前記析出物の除去を、機械的な研削若しくは研磨、または機械化学研磨により行うことを特徴とする請求項1~3のいずれか1項に記載の接合型ウェーハの製造方法。
  5. 前記エピタキシャル層は窓層を含み、
    前記析出物の除去のための取り代を、前記エピタキシャル層の前記窓層の厚さの1/10以上とすることを特徴とする請求項4に記載の接合型ウェーハの製造方法。
  6. 前記析出物の除去を、ウェットエッチング法またはドライエッチング法によって行うことを特徴とする請求項1~3のいずれか1項に記載の接合型ウェーハの製造方法。
  7. 前記ウェットエッチング法を、過酸化水素水と無機酸あるいは有機酸との混合液を水で希釈した液により行うことを特徴とする請求項6に記載の接合型ウェーハの製造方法。
  8. 前記水で希釈した液の希釈比(水容積÷混合液容積)を9倍以上49倍以下とすることを特徴とする請求項7に記載の接合型ウェーハの製造方法。
  9. 前記ドライエッチング法を、Cl、BClおよびSiClからなる群より選択される1種類以上含有する雰囲気で行うことを特徴とする請求項6に記載の接合型ウェーハの製造方法。
JP2022040500A 2022-03-15 2022-03-15 接合型ウェーハの製造方法 Pending JP2023135340A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022040500A JP2023135340A (ja) 2022-03-15 2022-03-15 接合型ウェーハの製造方法
TW112106941A TW202338920A (zh) 2022-03-15 2023-02-24 接合型晶圓的製造方法
KR1020230026609A KR20230134975A (ko) 2022-03-15 2023-02-28 접합형 웨이퍼의 제조방법
CN202310217186.5A CN116779429A (zh) 2022-03-15 2023-03-08 接合型晶圆的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022040500A JP2023135340A (ja) 2022-03-15 2022-03-15 接合型ウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2023135340A true JP2023135340A (ja) 2023-09-28

Family

ID=87984840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022040500A Pending JP2023135340A (ja) 2022-03-15 2022-03-15 接合型ウェーハの製造方法

Country Status (4)

Country Link
JP (1) JP2023135340A (ja)
KR (1) KR20230134975A (ja)
CN (1) CN116779429A (ja)
TW (1) TW202338920A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7501766B1 (ja) 2023-10-03 2024-06-18 信越半導体株式会社 エピタキシャル基板上への塗布膜形成方法及び接合型ウェーハの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027301A (ja) 2019-08-08 2021-02-22 信越半導体株式会社 半導体基板の仮接合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7501766B1 (ja) 2023-10-03 2024-06-18 信越半導体株式会社 エピタキシャル基板上への塗布膜形成方法及び接合型ウェーハの製造方法

Also Published As

Publication number Publication date
KR20230134975A (ko) 2023-09-22
CN116779429A (zh) 2023-09-19
TW202338920A (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
TWI389334B (zh) 製造及分離半導體裝置之方法
US7772020B2 (en) Method of fabricating vertical devices using a metal support film
JP5301418B2 (ja) 半導体発光装置および半導体発光装置の製造方法
US11670514B2 (en) Method for manufacturing semiconductor device and semiconductor substrate
JP2023135340A (ja) 接合型ウェーハの製造方法
TW202039945A (zh) 用於製作光電半導體晶片的方法及其所使用的鍵合晶圓
CN104300048B (zh) 一种GaN基发光二极管芯片的制备方法
KR102049248B1 (ko) 희생층을 이용한 GaN 결정층 분리 방법
JP2019528570A (ja) 成長基板上にエピタキシャル層を生成する方法
JP2013165262A (ja) 光半導体素子の製造方法
JP7298757B1 (ja) 接合型発光素子ウェーハ及びその製造方法
JP5324821B2 (ja) 半導体装置の製造方法
TW202347826A (zh) 發光元件的製造方法
TW202027289A (zh) 發光元件用半導體基板之製造方法及發光元件之製造方法
CN108140553B (zh) 贴合式soi晶圆的制造方法
WO2024080013A1 (ja) 接合ウェーハの接合不良部除去方法及び接合ウェーハの製造方法
WO2023021972A1 (ja) 仮接合ウェーハ及びその製造方法
JP2009117537A (ja) InPのドライエッチング方法およびビアホール形成方法
TW202414515A (zh) 微型led用接合型晶圓的製造方法
JP2014130914A (ja) 半導体ウエハの表面加工方法、および加工半導体ウエハの製造方法
TW202147392A (zh) 半導體基板、半導體基板的製造方法以及半導體元件的製造方法
TW202247263A (zh) 化合物半導體接合基板的製造方法、及化合物半導體接合基板
JP2019176110A (ja) 半導体装置の製造方法
JPH0497533A (ja) 半導体基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240214