JP2023129384A - イメージセンサー - Google Patents

イメージセンサー Download PDF

Info

Publication number
JP2023129384A
JP2023129384A JP2023032446A JP2023032446A JP2023129384A JP 2023129384 A JP2023129384 A JP 2023129384A JP 2023032446 A JP2023032446 A JP 2023032446A JP 2023032446 A JP2023032446 A JP 2023032446A JP 2023129384 A JP2023129384 A JP 2023129384A
Authority
JP
Japan
Prior art keywords
region
vertical transfer
semiconductor substrate
image sensor
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023032446A
Other languages
English (en)
Inventor
海旭 ▲ちょん▼
Haewook Jeong
元▲ソク▼ 李
Won Seok Lee
▲ミン▼哲 李
Minchul Lee
真路 伊藤
Masamichi Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220127722A external-priority patent/KR20230131083A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2023129384A publication Critical patent/JP2023129384A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Figure 2023129384000001
【課題】高いコンバージョンゲイン（Ｈｉｇｈ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ；ＨＣＧ）機能を有するピクセルを通じて向上された性能のイメージセンサーを提供する。
【解決手段】第１面及び該第１面に対向する第２面を含む半導体基板、及び該半導体基板内の光電変換領域が提供される。前記第１面から前記光電変換領域に向かって前記半導体基板内に延びる垂直転送ゲートが提供される。前記半導体基板内で前記垂直転送ゲートと離隔され、ｎ型不純物領域であるフローティング拡散領域が提供される。前記垂直転送ゲートと前記フローティング拡散領域との間に、ｐ型不純物領域である第２不純物領域が提供される。
【選択図】図２

Description

本発明はイメージセンサー及びそれのピクセル構造に関する。
イメージセンシングデバイス（ｉｍａｇｅ ｓｅｎｓｉｎｇ ｄｅｖｉｃｅ）は光学情報を電気信号に変換させる半導体素子の中の１つである。このようなイメージセンシングデバイスはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ－Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンシングデバイスを含むことができる。
ＣＭＯＳ型イメージセンサーはＣＩＳ（ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ）と略称されることができる。ＣＩＳは２次元に配列された複数のピクセルを具備することができる。ピクセルの各々はフォトダイオード（ｐｈｏｔｏｄｉｏｄｅ）を含むことができる。フォトダイオードは入射される光を電荷に変換する役割をすることができる。ＰＤに形成された電荷が転送トランジスタ（Ｔｒａｎｓｆｅｒ Ｔｒａｎｓｉｓｔｏｒ、ＴＸ）を通じてフローティング拡散領域（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ、ＦＤ）に転送されると、ＦＤキャパシタンス（ＦＤ ｃａｐａｃｉｔａｎｃｅ、Ｃｆｄ）と転送された電荷の量Ｑｆｄに応じて電圧Ｖを生成（Ｖ＝Ｑｆｄ／Ｃｆｄ）させ、この電圧をソースフォロワー（Ｓｏｕｒｃｅ Ｆｏｌｌｏｗｅｒ、ＳＦ）のゲート電圧インプットとして使用する。
変換利得（Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ、ＣＧ）とは、フローティング拡散領域電荷変化ΔＱに応じるソースフォロワー出力電圧Ｖｓｌの電圧変化ΔＶｓｌを示し、ＦＤキャパシタンスＣｆｄによるゲイン（Ｇａｉｎ）とＳＦ回路のゲイン（Ｇａｉｎ）との積で決定される。
最近、ピクセルが微細化され、高速に動作しながら、少ない量のフローティング拡散領域電荷変化ΔＱｆｄでも正確なイメージ信号センシングが可能であるようにする高い変換利得（Ｈｉｇｈ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ、ＨＣＧ）ピクセルに対する技術的要求が増大している。
米国特許第１０，３１９，７７６Ｂ２号公報
本発明が解決しようとする技術的課題は高いコンバージョンゲイン（Ｈｉｇｈ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ；ＨＣＧ）機能を有するピクセルを通じて向上された性能のイメージセンサーを提供することにある。
具体的には、ＦＤキャパシタンスによるゲイン（Ｇａｉｎ）を大きくするピクセル及びその動作方法を提供することにある。本発明によるイメージセンサーは高い変換利得によって光子１つの変化に相応する電気信号の変化も感知するフォトンカウンティングセンサー機能が提供されることができる。
本発明の技術的課題は以上で言及した技術的課題に制限されず、言及されないその他の技術的課題が下の記載から当業者に明確に理解されることになる。
本発明の実施形態によるイメージセンサーは、第１面及び前記第１面に対向する第２面を含む半導体基板と、前記半導体基板内の光電変換領域と、前記第１面から前記光電変換領域に向かって前記半導体基板内に延びる垂直転送ゲートと、前記半導体基板内で前記垂直転送ゲートと離隔され、ｎ型不純物領域であるフローティング拡散領域と、前記垂直転送ゲートと前記フローティング拡散領域との間に提供され、ｐ型不純物領域である第２不純物領域と、を含むことができる。
本発明の実施形態によるイメージセンサーは、第１面及び前記第１面に対向する第２面を含む半導体基板と、前記半導体基板内でディープトレンチアイソレーションによって互いに区分される第１乃至第４ピクセルと、前記第１乃至第４ピクセルの各々の内部に位置する第１乃至第４光電変換領域と、前記第１乃至第４ピクセルの各々の内部に位置し、前記第１面から前記光電変換領域に向かって前記半導体基板内に延びる第１乃至第４垂直転送ゲートと、前記半導体基板内で前記第１乃至第４垂直転送ゲートと接し、ｐ型不純物領域である第２不純物領域と、前記第２不純物領域を介して前記第１乃至第４垂直転送ゲートと離隔された単一のフローティング拡散領域と、を含むことができる。
本発明の実施形態によるイメージセンサーは、マトリックス形状に配列された複数の単位ピクセルを含む半導体基板と、前記複数の単位ピクセルで生成された電気信号を単位デジタル信号に変換するアナログ－デジタルコンバータと、前記アナログ－デジタルコンバータで変換された前記単位デジタル信号を加算累算してイメージ信号を生成するアキュムレータと、を含み、
前記複数の単位ピクセルの各々は、前記半導体基板の第１面から前記半導体基板内の光電変換領域に向かって延びる垂直転送ゲートと、前記垂直転送ゲートと離隔され、ｎ型不純物領域であるフローティング拡散領域と、を含むことができる。
本発明の実施形態によるイメージセンサーは、ピクセルの垂直転送ゲート（Ｖｅｒｔｉｃａｌ Ｔｒａｎｓｆｅｒ Ｇａｔｅ：ＶＴＧ）とフローティング拡散領域（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ：ＦＤ）を物理的に分離して、垂直転送ゲートとフローティング拡散領域との間の寄生キャパシタ値を最小化するので、高い変換利得（ＨＣＧ）を提供する。したがって、少ない量のフローティング拡散領域電荷変化ΔＱｆｄでも正確なイメージ信号センシングが可能となる。ノイズの観点で再び言えば、ピクセル位置とは相関無しで画面上に不規則に現れるノイズであるランダムノイズ（Ｒａｎｄｏｍ Ｎｏｉｓｅ；ＲＮ）を改善することができる。
実施形態によるイメージセンサーのピクセルを示す回路図である。 本発明の実施形態によるイメージセンサーピクセルの断面図である。 図２の電荷移動経路Ｐ１、Ｐ２上で、垂直転送ゲートに加えられる信号に応じる電子に対するポテンシャルエネルギー変化を示した図面である。 図２の第１面から見た平面図である。 図２の第１面から見た平面図である。 図２の第１面から見た平面図である。 本発明の実施形態によるイメージセンサーピクセルの断面図である。 図５の電荷移動経路Ｐ１、Ｐ２上で、垂直転送ゲートに加えられる信号に応じる電子に対するポテンシャルエネルギー変化を示した図面である。 本発明の実施形態によるピクセル構造の断面図である。 図７Ａの第１面から見た平面図である。 実施形態によるイメージセンサーのピクセルを示す回路図である。 本発明の実施形態によるピクセル構造の断面図である。 図９の第１面から見た平面図である。 図９の第１面から見た平面図である。 図９の第１面から見た平面図である。 本発明の実施形態によるイメージセンサーを示すブロック図である。 本発明の実施形態によるイメージセンサーを示す３次元図面である。
［イメージセンサーピクセルのＨｉｇｈ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ動作原理］
図１は実施形態によるイメージセンサーのピクセル回路図である。
図１を参照すれば、イメージセンサーのピクセルは光電変換領域ＰＤ、転送ゲート信号ＴＧに応答して光電変換領域ＰＤに蓄積された電荷をフローティング拡散領域ＦＤに転送する転送トランジスタＴＸ、リセットゲート信号ＲＧに応答してフローティング拡散領域ＦＤに蓄積された電荷を排出するリセットトランジスタＲＸ、フローティング拡散領域ＦＤに充電された電荷に相応する出力信号を生成する駆動トランジスタＤＸ、及び選択信号ＳＥＬに応答して前記出力信号をカラムラインＣＬに出力する選択トランジスタＳＸを含むことができる。
駆動トランジスタＤＸはソースフォロワー増幅器（Ｓｏｕｒｃｅ Ｆｏｌｌｏｗｅｒ Ａｍｐｌｉｆｉｅｒ；ＳＦ）とも称する。駆動トランジスタＤＸのゲートはピクセルのフローティング拡散領域に連結されて、ソースフォロワー増幅器の電圧インプットＶｉｎはフローティング拡散領域の電圧Ｖｆｄと同一である。フローティング拡散領域の電圧Ｖｆｄはフローティング拡散領域の電荷量ＱｆｄをＦＤキャパシタンス（ＦＤ ｃａｐａｃｉｔａｎｃｅ、Ｃｆｄ）で割った値（Ｖｆｄ＝Ｑｆｄ／Ｃｆｄ）で決定される。ＦＤゲインＧｆｄとは、フローティング拡散領域電荷変化ΔＱｆｄに応じるフローティング拡散電圧変化ΔＶｆｄ量を意味する。したがって、ＦＤゲインＧｆｄはＦＤキャパシタンスＣｆｄに反比例する。
変換利得（Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ、ＣＧ）とは、フローティング拡散領域電荷変化ΔＱｆｄに応じるソースフォロワー出力電圧変化ΔＶｏｕｔを示し、ＦＤゲインＧｆｄとソースフォロワー増幅器回路のゲインＧｓｆの積（ＣＧ＝Ｇｆｄ×Ｇｓｆ）で決定される。したがって、変換利得ＣＧはＦＤキャパシタンスＣｆｄに反比例する。
ソースフォロワー増幅器回路出力端の信号はアナログ－デジタル変換器によってデジタル信号に変換される。アナログ－デジタル変換器に設定されたアナログゲインＧａｇに比例して最終デジタル信号の大きさが決定される。信号対雑音比ＳＮＲの観点で、利得システムの前端部の利得を大きくすることが重要である。言い換えれば、変換利得ＣＧを大きくするピクセル設計が重要である。このためには、ピクセルのＦＤキャパシタンスＣｆｄを小さく設計する必要がある。
ＦＤキャパシタンスＣｆｄは転送トランジスタＴＸのゲート電極による第１電荷容量Ｃｔｇ、リセットトランジスタＲＸのゲート電極による第２電荷容量Ｃｒｇ、ＦＤ周辺のメタルラインによる第３電荷容量Ｃｍｔ、半導体基板自体による第４電荷容量Ｃｓｕｂの和で決定される（Ｃｆｄ＝Ｃｔｇ＋Ｃｒｇ＋Ｃｍｔ＋Ｃｓｕｂ）。第１乃至４電荷容量の４つの要素の中で第１電荷容量Ｃｔｇが、ＦＤキャパシタンスＣｆｄに最も大きい影響を及ぼす。転送トランジスタＴＸゲート電極とフローティング拡散領域ＦＤを物理的に離隔配置すれば、第１電荷容量Ｃｔｇを低下させてＦＤキャパシタンスＣｆｄを下げることができ、結果的にピクセルの高い変換利得（Ｈｉｇｈ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ、ＨＣＧ）動作を可能にする。
［垂直転送ゲートとフローティング拡散領域を離隔配置したピクセル構造］
図２は図１に表示されたピクセルＰＸの断面図である。
ピクセルとは、ピクセルアレイ内で１つのフォトダイオードに対応する領域で定義する。したがって、１つのイメージ信号を生成するために少なくとも２つのフォトダイオードから生成された信号を合わせなければならないピクセル（例えば、オートフォーカスのための２ＰＤ Ｐｉｘｅｌ）の場合にも、本特許ではフォトダイオードの数に対応して２つ以上のピクセルと看做される。ピクセルは半導体基板領域だけでなく、半導体基板の第１面又は（ａｎｄ／ｏｒ）第２面上位置する追加要素を含むことができる。追加要素としては、例えばカラーフィルターＣＦ、マイクロレンズＭＬ、コンタクトメタルＣＭＴ、ＣＭＦ、層間絶縁膜ＬＩ等を含むことができる。
図２を参照すれば、イメージセンサーのピクセルは半導体基板ＳＵＢ、光電変換領域ＰＤ、フローティング拡散領域ＦＤ、垂直転送ゲート（Ｖｅｒｔｉｃａｌ Ｔｒａｎｓｆｅｒ Ｇａｔｅ）ＶＴＧ、第１不純物領域ＰＲ１、第２不純物領域ＰＲ２、及び第３不純物領域ＰＲ３を含むことができる。
半導体基板ＳＵＢは第１面ＦＲＯＮＴ及び第１面ＦＲＯＮＴに対向する第２面ＢＡＣＫを有することができる。半導体基板ＳＵＢは第１導電型（例えば、ｐ型）の不純物（例えば、ホウ素（Ｂｏｒｏｎ；Ｂ）が注入されることができ、フローティング拡散領域ＦＤはそれと反対である第２導電型（例えば、ｎ型）の不純物（例えば、リン（Ｐｈｏｓｐｈｏｒｕｓ；Ｐ）或いはヒ素（Ａｒｓｅｎｉｃ；Ａｓ））が注入されることができる。
光電変換領域ＰＤは半導体基板ＳＵＢ内に形成され、入射光は半導体基板ＳＵＢの第２面ＢＡＣＫを通じて光電変換領域ＰＤに到達することができる。
光電変換領域ＰＤは入射光に基づいてＰＮ接合領域で電荷（例えば、光電荷（ｐｈｏｔｏ ｃｈａｒｇｅ））を生成し、第２導電型（例えば、ｎ型）が注入された領域で電荷を蓄積することができる。
垂直転送ゲートＶＴＧは下部及び上部を含むことができる。垂直転送ゲートＶＴＧの下部とは、半導体基板ＳＵＢの第１面ＦＲＯＮＴから光電変換領域ＰＤに向かって前記半導体基板ＳＵＢ内に延長される部分を意味する。垂直転送ゲートＶＴＧの上部とは、半導体基板ＳＵＢの第１面ＦＲＯＮＴより上の領域に形成された垂直転送ゲートＶＴＧの部分を意味する。垂直転送ゲートＶＴＧ上部の一部は半導体基板ＳＵＢの第１面ＦＲＯＮＴ上で後述する第２不純物領域ＰＲ２の一部又は全部を覆うことができる。垂直転送ゲートＶＴＧの内部は金属又はポリシリコン（Ｐｏｌｙ－Ｓｉｌｉｃｏｎ）で満たされ、表面の一部又は全部はゲート絶縁膜ＶＴＧ＿Ｏで囲まれることができる。ピクセルは垂直転送ゲートＶＴＧを通じて転送信号を受信し、これに応答して光電変換領域ＰＤに生成された電荷が第１不純物領域ＰＲ１、第２不純物領域ＰＲ２、及び第３不純物領域ＰＲ３を順次的に経てフローティング拡散領域ＦＤに移動Ｐ１→Ｐ２できるようにする。電荷の移動に関する詳細な説明は図３に対する説明に含まれている。
フローティング拡散領域ＦＤは半導体基板ＳＵＢの第１面ＦＲＯＮＴに隣接し、垂直転送ゲートＶＴＧと離隔されて形成されることができる。光電変換領域ＰＤで生成された電荷は垂直転送ゲートＶＴＧに加えられた転送ゲート信号ＴＧに応答してフローティング拡散領域ＦＤに転送されることができる。フローティング拡散領域ＦＤは第２導電型（例えば、ｎ型）の不純物がドーピングされて形成されることができる。フローティング拡散領域ＦＤが垂直転送ゲートＶＴＧと物理的に離隔されている場合、転送トランジスタＴＸのゲート電極による第１電荷容量Ｃｔｇを低下させることができる。
第２不純物領域ＰＲ２は垂直転送ゲートＶＴＧとフローティング拡散領域ＦＤとの間に提供されることができる。第２不純物領域ＰＲ２は半導体基板ＳＵＢ内で垂直転送ゲートＶＴＧの下部と接することができる。また、第２不純物領域ＰＲ２は半導体基板ＳＵＢの第１面ＦＲＯＮＴに隣接し、垂直転送ゲートＶＴＧの上部と接することができる。第２不純物領域ＰＲ２は第１導電型（例えば、ｐ型）であり得る。第２不純物領域ＰＲ２は光電変換領域ＰＤに生成された電荷がフローティング拡散領域ＦＤに移動する電荷移動経路Ｐ１及びＰ２上に位置して光電変換領域ＰＤから電荷を移動させることができる。第１電荷移動経路Ｐ１は電荷が光電変換領域ＰＤで半導体基板ＳＵＢの第１面ＦＲＯＮＴ上に移動する垂直移動経路であり、第２電荷移動経路Ｐ２は電荷が第２不純物領域ＰＲ２からフローティング拡散領域ＦＤに移動する水平移動経路である。第２不純物領域ＰＲ２の第１導電型ドーピング濃度は半導体基板ＳＵＢの第１導電型ドーピング濃度より低いことができる。
第１不純物領域ＰＲ１は光電変換領域ＰＤの第２導電型（例えば、ｎ型）の不純物がドーピングされた領域と第２不純物領域ＰＲ２との間に位置し、垂直転送ゲートＶＴＧと接するように形成されることができる。第１不純物領域ＰＲ１は第１導電型（例えば、ｐ型）で形成されることができる。第１不純物領域ＰＲ１の第１導電型ドーピング濃度は第２不純物領域ＰＲ２の第１導電型ドーピング濃度より高いことができる。第１不純物領域ＰＲ１の第１導電型ドーピング濃度は半導体基板ＳＵＢの第１導電型ドーピング濃度より低いことができる。第１不純物領域ＰＲ１は電子に対するポテンシャル障壁（Ｐｏｔｅｎｔｉａｌ Ｂａｒｒｉｅｒ）の役割をして、電子が第２不純物領域ＰＲ２からフローティング拡散領域ＦＤに移動する時、光電変換領域ＰＤに電子が逆流することを防止することができる。第３不純物領域ＰＲ３は半導体基板ＳＵＢの第１面ＦＲＯＮＴに隣接して第２不純物領域ＰＲ２とフローティング拡散領域ＦＤとの間に位置し、第１導電型（例えば、ｐ型）であり得る。第３不純物領域ＰＲ３の第１導電型ドーピング濃度は第２不純物領域ＰＲ２の第１導電型ドーピング濃度より低いことができる。したがって、垂直転送ゲートＶＴＧがオフされた状態（ＴＧ Ｌｏｗ）で、第３不純物領域ＰＲ３の電子に対するポテンシャルレベルは、第２不純物領域ＰＲ２の電子に対するポテンシャルレベルとフローティング拡散領域ＦＤのポテンシャルレベルの間であり得る。第２不純物領域ＰＲ２と第３不純物領域ＰＲ３は垂直転送ゲートＶＴＧとフローティング拡散領域ＦＤとの間に配置されることができる。これによって、垂直転送ゲートＶＴＧとフローティング拡散領域ＦＤが互いに離隔配置されることができる。これによって、垂直転送ゲートＶＴＧとフローティング拡散領域ＦＤとの間の電荷容量である第１電荷容量Ｃｔｇを低下させることができる。第１電荷容量Ｃｔｇが低下されれば、転送トランジスタＴＸのゲート電極による第１電荷容量Ｃｔｇ、リセットトランジスタＲＸのゲート電極による第２電荷容量Ｃｒｇ、フローティング拡散領域ＦＤに連結されたメタルライン及びその周辺メタルラインによる第３電荷容量Ｃｍｔ、半導体基板ＳＵＢによる第４電荷容量Ｃｓｕｂの和で決定されるＦＤキャパシタンス（Ｃｆｄ＝Ｃｔｇ＋Ｃｒｇ＋Ｃｍｔ＋Ｃｓｕｂ）を低下させることができる。結果的に、駆動トランジスタＤＸによる信号読出の時、ピクセルが高い変換利得（Ｈｉｇｈ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ）で動作することができる。
イメージセンサーピクセルはディープトレンチアイソレーション（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）ＤＴＩを含むことができる。実施形態によって、ディープトレンチアイソレーションＤＴＩは半導体基板ＳＵＢの第１面ＦＲＯＮＴから第１面ＦＲＯＮＴと離隔された深さまで延長されるか、又は半導体基板ＳＵＢの第１面ＦＲＯＮＴから第２面ＢＡＣＫまで半導体基板ＳＵＢを完全に貫通して形成されることができる。また、他の実施形態で、前記ディープトレンチアイソレーションＤＴＩは半導体基板ＳＵＢの第２面ＢＡＣＫから所定の深さまで延長されるか、又は半導体基板ＳＵＢの第２面ＢＡＣＫから第１面ＦＲＯＮＴまで完全に貫通して形成されることができる。ディープトレンチアイソレーションＤＴＩは絶縁層及び／又は導電層を含むことができる。一例として、ディープトレンチアイソレーションＤＴＩはトレンチの内壁に沿って形成されたシリコン酸化膜及びトレンチの残る部分を満たすシリコン層を含むことができる。
イメージセンサーのピクセルは半導体基板ＳＵＢの第２面ＢＡＣＫ上の反射防止膜ＡＲ、カラーフィルターＣＦ、マイクロレンズＭＬをさらに含むことができる。カラーフィルターＣＦ又は（ａｎｄ／ｏｒ）マイクロレンズＭＬの代わりにナノ構造が半導体基板ＳＵＢの第２面ＢＡＣＫ上に位置し、波長に応じる光の分離又は（ａｎｄ／ｏｒ）ガイドの役割をすることができる。
イメージセンサーのピクセルは半導体基板ＳＵＢの第１面ＦＲＯＮＴ上に第１コンタクトメタルＣＭＴ及び第２コンタクトメタルＣＭＦを含むことができる。第１コンタクトメタルＣＭＴは行デコーダーから送信された転送ゲート信号ＴＧを垂直転送ゲートＶＴＧに加える役割をすることができる。第２コンタクトメタルＣＭＦはリセットゲート信号ＲＧに応じて、フローティング拡散領域ＦＤの電荷をリセットさせる通路の役割をすることができる。第１及び第２コンタクトメタルＣＭＴ、ＣＭＦは層間絶縁膜ＬＩで囲まれることができる。層間絶縁膜ＬＩは垂直転送ゲートＶＴＧの上部と半導体基板ＳＵＢの第１面ＦＲＯＮＴを覆うことができる。
［１つのピクセル内部構成間の関係］
第１及び第２不純物領域ＰＲ１、ＰＲ２の不純物濃度は各々の領域内で一定でないことがあり得る。その場合、第１及び第２不純物領域ＰＲ１、ＰＲ２の間の境界は、半導体基板ＳＵＢの第１面ＦＲＯＮＴでの第２不純物領域ＰＲ２の濃度と、光電変換領域ＰＤの真上での第１不純物領域ＰＲ１の濃度の平均濃度を有する面を意味する。半導体基板ＳＵＢの第１面ＦＲＯＮＴから第１及び第２不純物領域ＰＲ１、ＰＲ２の間の境界までの距離（即ち、第２不純物領域ＰＲ２の高さ；Ｈ２）は光電変換領域ＰＤの真上から第１及び第２不純物領域ＰＲ１、ＰＲ２の間の境界までの距離（即ち、第１不純物領域ＰＲ１の高さ；Ｈ１）より長いことができる。
第２及び第３不純物領域ＰＲ２、ＰＲ３の不純物濃度は各々の領域内で一定でないことがあり得る。その場合、第２及び第３不純物領域ＰＲ２、ＰＲ３の間の境界は、垂直転送ゲートＶＴＧの下部と接する面での第２不純物領域ＰＲ２の濃度と、フローティング拡散領域ＦＤと接する面での第３不純物領域ＰＲ３の濃度の平均濃度を有する面を意味する。垂直転送ゲートＶＴＧの下部と第２不純物領域ＰＲ２が接する面から第２及び第３不純物領域ＰＲ２、ＰＲ３の間の境界までの距離（即ち、第２不純物領域ＰＲ２の幅；Ｗ１）はフローティング拡散領域ＦＤと第３不純物領域ＰＲ３が接する面から第２及び第３不純物領域ＰＲ２、ＰＲ３の間の境界までの距離（即ち、第３不純物領域ＰＲ３の幅；Ｗ２）より長いことができる。
第２不純物領域ＰＲ２の高さＨ２及び第２不純物領域ＰＲ２の幅Ｗ１が長いほど、第２不純物領域ＰＲ２の体積が大きくなり、第２不純物領域ＰＲ２の体積が大きいほど、一回の転送ゲート信号に応答した一回のポンピング動作の時、さらに多い量の電子を光電変換領域ＰＤからフローティング拡散領域ＦＤに伝送することができる。
メタル間の長さＬＣＭは第１コンタクトメタルＣＭＴの中心軸から第２コンタクトメタルＣＭＦの中心軸までの距離である。ピクセル長さＬＰＩＸは１つのフォトダイオードに対応するピクセル領域を区分し、互いに対向する２つのＤＴＩ構造間の距離である。本発明の実施形態によるイメージセンサーのメタル間の長さＬＣＭはピクセル長さＬＰＩＸの１／３より長いことができる。フローティング拡散領域ＦＤが垂直転送ゲートＶＴＧに接する場合、その上部のメタル間の長さＬＣＭはピクセル長さＬＰＩＸの１／３以下になることができる。本発明の実施形態によるイメージセンサーはメタル間の長さＬＣＭを相対的に長く形成して、第１コンタクトメタルＣＭＴ及び第２コンタクトメタルＣＭＦの間の信号干渉を低下させることができる。また、垂直転送ゲートＶＴＧ及びフローティング拡散領域ＦＤの間の第１電荷容量Ｃｔｇを低下させることができる。
第１長さＬ１は垂直転送ゲートＶＴＧの下部の中心軸から、フローティング拡散領域ＦＤの方向に延長された垂直転送ゲートＶＴＧの上端までの距離である。第２長さＬ２は垂直転送ゲートＶＴＧの上端から第２コンタクトメタルＣＭＦの中心軸までの距離である。本発明の実施形態によるイメージセンサーの第２長さＬ２は第１長さＬ１の１／２より長いことができる。従来の垂直転送ゲートを活用したピクセルではフローティング拡散領域ＦＤが垂直転送ゲートＶＴＧに接するので、第２長さＬ２は第１長さＬ１の１／２以下に形成されることが一般的であった。本発明の実施形態によるイメージセンサーは第２長さＬ２を従来技術でより長く形成して、垂直転送ゲートＶＴＧ及びフローティング拡散領域ＦＤの間の第１電荷容量Ｃｔｇを低下させることができる。
［ピクセル動作メカニズム］
図３は図２の電荷移動経路Ｐ１、Ｐ２上に位置した領域の、垂直転送ゲートＶＴＧに加えられる信号（図１のＴＧ）にしたがう電子に対する電気ポテンシャルエネルギー変化を示した図面である。
図３を参照すれば、本発明の実施形態によるピクセルの動作はインテグレーション（Ｉｎｔｅｇｒａｔｉｏｎ、積分）、垂直転送ゲートオン（ＶＴＧ ｏｎ）、垂直転送ゲートオフ（ＶＴＧ ｏｆｆ）の３段階に説明することができる。
インテグレーション（Ｉｎｔｅｇｒａｔｉｏｎ）段階は転送ゲート信号ＴＧがＬＯＷであり、光電変換領域ＰＤが光を受けて光電変換領域ＰＤの内部に電荷を蓄積する段階である。第２不純物領域ＰＲ２は第１不純物領域ＰＲ１より第１導電型（例えば、ｐ型）ドーピング濃度が低く、第３不純物領域ＰＲ３は第２不純物領域ＰＲ２より第１導電型（例えば、ｐ型）ドーピング濃度が低いので、光電変換領域ＰＤとフローティング拡散領域ＦＤとの間で第１不純物領域ＰＲ１、第２不純物領域ＰＲ２、第３不純物領域ＰＲ３の電子に対する電気ポテンシャルエネルギーは順番に二重の階段形状を示すことができる。
垂直転送ゲートオン（ＶＴＧ ｏｎ）段階は垂直転送ゲートＶＴＧに加えられる転送ゲート信号ＴＧがＨＩＧＨであり、光電変換領域ＰＤの電荷が第１電荷移動経路Ｐ１に沿って第２不純物領域ＰＲ２に移動する段階である。第３不純物領域ＰＲ３と垂直転送ゲートＶＴＧとの間に第２不純物領域ＰＲ２が配置されるので、転送ゲート信号ＴＧによって第３不純物領域ＰＲ３の電気ポテンシャルエネルギーが受ける影響は第２不純物領域ＰＲ２の電気ポテンシャルエネルギーが受ける影響より小さいことができる。第２不純物領域ＰＲ２及び第１不純物領域ＰＲ１は垂直転送ゲートＶＴＧと接するように配置されて第２不純物領域ＰＲ２及び第１不純物領域ＰＲ１の電気ポテンシャルエネルギーは周辺の他の領域（例えば、ＰＲ３、ＦＤ）の電位に比べて転送ゲート信号ＴＧによる影響が大きい。したがって、転送ゲート信号ＴＧがＨｉｇｈである時、周辺の電子に対する電気ポテンシャルエネルギーより第１不純物領域ＰＲ１と第２不純物領域ＰＲ２の電子に対する電位のみを選択的に下げることができる。この時、光電変換領域ＰＤ、第１不純物領域ＰＲ１、第２不純物領域ＰＲ２の電気ポテンシャルエネルギーは順番に二重の階段形状を示すことができる。結果的に、光電変換領域ＰＤの電荷は第２不純物領域ＰＲ２に移動するようになる。
垂直転送ゲートオフ（ＶＴＧ ｏｆｆ）段階は垂直転送ゲートＶＴＧに加えられる転送ゲート信号ＴＧが再びＬＯＷであり、第２不純物領域ＰＲ２の電荷が第２電荷移動経路Ｐ２に沿ってフローティング拡散領域ＦＤに移動する段階である。各領域の電気ポテンシャルエネルギーはインテグレーション（Ｉｎｔｅｇｒａｔｉｏｎ）段階においてと同一なレベルに回復される。第２不純物領域ＰＲ２、第３不純物領域ＰＲ３、フローティング拡散領域ＦＤの電子に対する電気ポテンシャルエネルギーは順番に二重の階段形状を示すことができる。したがって、第２不純物領域ＰＲ２の電荷は第３不純物領域ＰＲ３を経てフローティング拡散領域ＦＤに移動する。一方、第１不純物領域ＰＲ１の電子に対する電気ポテンシャルエネルギーは常に第２不純物領域ＰＲ２の電子に対する電気ポテンシャルエネルギーより高いので、第１不純物領域ＰＲ１は電子に対するポテンシャル障壁（Ｐｏｔｅｎｔｉａｌ Ｂａｒｒｉｅｒ）の役割をすることができる。第１不純物領域ＰＲ１は第２不純物領域ＰＲ２の電荷がフローティング拡散領域ＦＤに移動中に光電変換領域ＰＤの方に逆流することを防止する。
［ＶＴＧの様々な形態による平面配置］
図４Ａ乃至図４Ｃは本発明の実施形態によるイメージセンサーピクセル内半導体基板ＳＵＢの第１面ＦＲＯＮＴ上での平面図である。図２は図４Ａ乃至図４Ｃの平面図の断面図であり得る。
実施形態によって図１のリセットトランジスタＲＸ、駆動トランジスタＤＸ、又は選択トランジスタＳＸは図４Ａ乃至図４Ｃで図示されたイメージセンサーのピクセル内部半導体基板ＳＵＢの第１面ＦＲＯＮＴ上に配置されることができる。
他の実施形態では図１のリセットトランジスタＲＸ、駆動トランジスタＤＸ、又は選択トランジスタＳＸは図２及び図４Ａ乃至図４Ｃの半導体基板ＳＵＢではない他の半導体基板に配置されることができる。即ち、光電変換領域ＰＤ及び転送ゲートが形成される半導体基板はリセットトランジスタＲＸ、駆動トランジスタＤＸ、又は選択トランジスタＳＸが形成される他の半導体基板と垂直積層構造をなすことができる。垂直積層された２つの半導体基板はＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）又はＣ２Ｃ（Ｃｕ ｔｏ Ｃｕ）構造を通じて電気的に連結されることができる。ＴＳＶとは、シリコンウエハに穴を開けて貫通電極を形成し、チップを積層する技術を意味する。Ｃ２Ｃとは、シリコンウエハを貫通することなく、上部チップ－下部チップの上部メタル同士を連結させる技術を意味する。
図４Ａ乃至図４Ｃを参照すれば、１つのピクセル内部の半導体基板ＳＵＢの一部又は全部はディープトレンチアイソレーションＤＴＩによって囲まれることができる。各ピクセルが前記ディープトレンチアイソレーションＤＴＩによって隣接するピクセルから分離されることによって、ピクセル間の光学的及び／又は電気的なクロストーク（ｃｒｏｓｓｔａｌｋ）が防止されることができる。
１つのピクセルに相応する半導体基板ＳＵＢ領域内で、垂直転送ゲートＶＴＧとフローティング拡散領域ＦＤとの間には第２不純物領域ＰＲ２及び第３不純物領域ＰＲ３が配置されることができる。このような配置は転送トランジスタＴＸのゲート電極とフローティング拡散領域ＦＤを物理的に離隔させるので、第１電荷容量Ｃｔｇを低下させてＦＤキャパシタンスＣｆｄを下げることができ、結果的にピクセルの高い変換利得（Ｈｉｇｈ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ）動作を可能にする。半導体基板ＳＵＢは接地コンタクトＧＮＤと連結されることができる。
図４Ａを参照すれば、垂直転送ゲートＶＴＧは１つのピクセルに相応する半導体基板ＳＵＢ内で方形状に形成されることができる。図面では長方形で図示したが、垂直転送ゲートＶＴＧの角乃至頂点は丸く形成されて全体的に楕円形状に形成されてもよい。垂直転送ゲートＶＴＧの断面形状はこれに限定されず、他の所定の形状も可能である。
図４Ｂを参照すれば、基板の第１面ＦＲＯＮＴ下に存在する垂直転送ゲートＶＴＧの下部が２つ以上のゲート構造体で分離配置されることができる。２つ以上のゲート構造体は半導体基板ＳＵＢの第１面ＦＲＯＮＴ上に存在する垂直転送ゲートＶＴＧの上部で１つに連結されることができる。言い換えれば、垂直転送ゲートＶＴＧは１つのピクセルに相応する半導体基板ＳＵＢ内で２つ以上のゲート構造体で分離配置されることができる。２つ以上のゲート構造体を連結する垂直転送ゲートＶＴＧの上部はその下部と同一な物質であるか、或いはコンタクトメタルと同一な物質であり得る。
第２及び第３不純物領域ＰＲ２、ＰＲ３の不純物濃度は各々の領域内で一定でないことがあり得る。その場合、第２及び第３不純物領域ＰＲ２、ＰＲ３の間の境界は、第２不純物領域ＰＲ２が垂直転送ゲートＶＴＧの下部と接する面での第２不純物領域ＰＲ２の濃度と、第３不純物領域ＰＲ３がフローティング拡散領域ＦＤと接する面での第３不純物領域ＰＲ３の濃度の平均濃度を有する面を意味する。垂直転送ゲートＶＴＧの２つの中でいずれか１つの下部と第２不純物領域ＰＲ２が接する面から第２及び第３不純物領域ＰＲ２、ＰＲ３の間の境界までの最短距離（即ち、第２不純物領域ＰＲ２の幅；ＤＷ１）はフローティング拡散領域ＦＤと第３不純物領域ＰＲ３が接する面から第２及び第３不純物領域ＰＲ２、ＰＲ３の間の境界までの最短距離（即ち、第３不純物領域ＰＲ３の幅；ＤＷ２）より長いことができる。
ゲート構造体間の距離ＬＴは半導体基板ＳＵＢの第１面ＦＲＯＮＴ上で、１つのピクセルに相応する半導体基板ＳＵＢ内に配置された２つのゲート構造体間の最短距離である。ゲート構造体間の距離ＬＴが狭いほど、電場の影響が大きくなって、電荷転送特性が良くなることができる。本発明の実施形態によるイメージセンサーはゲート構造体間の距離ＬＴがピクセル長さＬＰＩＸの１／５より短いことができる。
図４Ｃを参照すれば、垂直転送ゲートＶＴＧは１つのピクセルに相応する半導体基板ＳＵＢの縁領域で‘Ｌ’字状に折れた形状に配置されることができる。垂直転送ゲートＶＴＧと第２不純物領域ＰＲ２が接する面から第２及び第３不純物領域ＰＲ２、ＰＲ３の間の境界までの最短距離（即ち、第２不純物領域ＰＲ２の幅；ＬＷ１）はフローティング拡散領域ＦＤと第３不純物領域ＰＲ３が接する面から第２及び第３不純物領域ＰＲ２、ＰＲ３の間の境界までの最短距離（即ち、第３不純物領域ＰＲ３の幅；ＬＷ２）より長いことができる。
［第１不純物領域と第３不純物領域が省略された構造］
図５は本発明の実施形態によるピクセル構造の断面図である。
図５を参照すれば、図２で示した実施形態によるピクセル構造で第１不純物領域ＰＲ１及び第３不純物領域ＰＲ３が省略されることができる。これを除けば、図２で示したピクセル断面と構造的に同一であるので、両者間の相違点を主に説明する。
図５を参照すれば、イメージセンサーのピクセルは半導体基板ＳＵＢ、光電変換領域ＰＤ、フローティング拡散領域ＦＤ、垂直転送ゲートＶＴＧ、及び第２不純物領域ＰＲ２を含むことができる。
第２不純物領域ＰＲ２は半導体基板ＳＵＢの第１面ＦＲＯＮＴ上で垂直転送ゲートＶＴＧと接するように形成されることができる。第２不純物領域ＰＲ２は光電変換領域ＰＤに生成された電荷がフローティング拡散領域ＦＤに移動する電荷移動経路Ｐ１及びＰ２上に位置して光電変換領域ＰＤから電荷を伝える役割をする。第１電荷移動経路Ｐ１は電荷が光電変換領域ＰＤで半導体基板ＳＵＢの第１面ＦＲＯＮＴ上に移動する垂直移動経路であり、第２電荷移動経路Ｐ２は電荷が第２不純物領域ＰＲ２でフローティング拡散領域ＦＤに移動する水平移動経路である。
図２で示した実施形態によるピクセル構造の第１不純物領域ＰＲ１が省略されており、半導体基板ＳＵＢは第２不純物領域ＰＲ２の下（第２不純物領域ＰＲ２と光電変換領域ＰＤとの間）で垂直転送ゲートＶＴＧと接することができる。垂直転送ゲートＶＴＧに加えられる転送ゲート信号ＴＧがオンになると、半導体基板ＳＵＢが垂直転送ゲートＶＴＧと接する領域ＰＢ（以下、中間領域）で電子移動通路であるチャンネルを形成することができる。光電変換領域ＰＤで生成された電荷はチャンネルを通じて第２不純物領域ＰＲ２に移動することができる。
図２で示した実施形態によるピクセル構造の第３不純物領域ＰＲ３が省略されており、第２不純物領域ＰＲ２とフローティング拡散領域ＦＤは互いに接することができる。半導体基板ＳＵＢの第１面ＦＲＯＮＴに隣接する領域で第２不純物領域ＰＲ２は垂直転送ゲートＶＴＧとフローティング拡散領域ＦＤとの間に配置されることができる。これによって、垂直転送ゲートＶＴＧとフローティング拡散領域ＦＤが離隔配置され、垂直転送ゲートＶＴＧとフローティング拡散領域ＦＤとの間の電荷容量である第１電荷容量Ｃｔｇを低下させることができる。これによって、転送トランジスタＴＸのゲート電極による第１電荷容量Ｃｔｇ、リセットトランジスタＲＸのゲート電極による第２電荷容量Ｃｒｇ、フローティング拡散領域ＦＤに連結されたメタルライン及びその周辺メタルラインによる第３電荷容量Ｃｍｔ、半導体基板ＳＵＢによる第４電荷容量Ｃｓｕｂの和で決定されるＦＤキャパシタンスＣｆｄを低下させることができる。結果的に、駆動トランジスタＤＸによる信号読出の時、ピクセルが高い変換利得（Ｈｉｇｈ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ）で動作することができる。
図５にしたがうピクセルの半導体基板ＳＵＢの第１面ＦＲＯＮＴでの平面図（図示せず）は図４Ａ乃至図４Ｃの平面図と比較する時、第３不純物領域ＰＲ３が省略され、第２不純物領域ＰＲ２がフローティング拡散領域ＦＤと接するようになる。
［第１不純物領域と第３不純物領域が省略された構造でのピクセル動作］
図６は図５の電荷移動経路Ｐ１、Ｐ２上に位置した領域の、垂直転送ゲートＶＴＧに加えられる転送ゲート信号ＴＧに応じる電気ポテンシャルエネルギー変化を示した図面である。
図６を参照すれば、中間領域ＰＢは第２不純物領域ＰＲ２下で半導体基板ＳＵＢが垂直転送ゲートＶＴＧと接する領域を示す。垂直転送ゲートＶＴＧに加えられる転送ゲート信号ＴＧがＨＩＧＨであれば、光電変換領域ＰＤで生成された電荷は中間領域ＰＢに形成されたチャンネルを通じて第２不純物領域ＰＲ２に移動することができる。
本発明の実施形態によるピクセルの動作はインテグレーション（Ｉｎｔｅｇｒａｔｉｏｎ）、垂直転送ゲートオン（ＶＴＧ ｏｎ）、垂直転送ゲートオフ（ＶＴＧ ｏｆｆ）の３段階で説明することができる。
インテグレーション（Ｉｎｔｅｇｒａｔｉｏｎ）段階は転送ゲート信号ＴＧがＬＯＷであり、光電変換領域ＰＤが光を受けて光電変換領域ＰＤの内部に電荷を蓄積する段階である。中間領域ＰＢは半導体基板ＳＵＢと同一な第１導電型ドーピング濃度を有することができる。第２不純物領域ＰＲ２は中間領域ＰＢより第１導電型（例えば、ｐ型）ドーピング濃度が低く、フローティング拡散領域ＦＤは第２導電型（例えば、ｎ型）物質が注入されるので、中間領域ＰＢ、第２不純物領域ＰＲ２、フローティング拡散領域ＦＤの電子に対する電気ポテンシャルエネルギーは順番に二重の階段形状を示すことができる。
垂直転送ゲートオン（ＶＴＧ ｏｎ）段階は転送ゲート信号ＴＧがＨＩＧＨであり、光電変換領域ＰＤの電荷が第１電荷移動経路Ｐ１に沿って第２不純物領域ＰＲ２に移動する段階である。第２不純物領域ＰＲ２及び中間領域ＰＢは垂直転送ゲートＶＴＧと隣接配置されており、第２不純物領域ＰＲ２及び中間領域ＰＢの電気ポテンシャルエネルギーは周辺の他の領域（例えば、ＦＤ）の電位に比べて転送ゲート信号ＴＧに大きく影響を受ける。したがって、転送ゲート信号ＴＧがＨｉｇｈである時、第２不純物領域ＰＲ２及び中間領域ＰＢの電位のみを選択的に下げることができる。光電変換領域ＰＤ、中間領域ＰＢ、第２不純物領域ＰＲ２の電気ポテンシャルエネルギーは順番に二重の階段形状を示すことができる。したがって、光電変換領域ＰＤで生成された電荷は第２不純物領域ＰＲ２に移動することができる。
垂直転送ゲートオフ（ＶＴＧ ｏｆｆ）段階は転送ゲート信号ＴＧが再びＬＯＷであり、第２不純物領域ＰＲ２の電荷が第２電荷移動経路Ｐ２に沿ってフローティング拡散領域ＦＤに移動する段階である。各領域の電気ポテンシャルエネルギーはインテグレーション（Ｉｎｔｅｇｒａｔｉｏｎ）段階においてと同一なレベルに回復する。中間領域ＰＢ、第２不純物領域ＰＲ２、フローティング拡散領域ＦＤの電子に対する電気ポテンシャルエネルギーは順番に二重の階段形状を示す。したがって、第２不純物領域ＰＲ２の電荷はフローティング拡散領域ＦＤに移動する。
［リングタイプＶＴＧに本発明を適用した例］
図７Ａは、本発明の実施形態による、垂直転送ゲートＶＴＧをリングタイプで形成した場合のピクセル断面図である。
図７Ｂは図７Ａの第１面ＦＲＯＮＴでの平面図であって、垂直転送ゲートＶＴＧ、第２不純物領域ＰＲ２、フローティング拡散領域ＦＤの間の位置関係を示す平面図である。
図２乃至図４に対する説明と同一な説明は省略し、相違点を主に説明する。図７Ａ及び図７Ｂを参照すれば、垂直転送ゲートＶＴＧは半導体基板ＳＵＢの第１面ＦＲＯＮＴ面上のピクセルの縁領域で環形状に垂直に掘られたトレンチ空間内に形成されることができる。第２不純物領域ＰＲ２は半導体基板ＳＵＢの第１面ＦＲＯＮＴ上の垂直転送ゲートＶＴＧの内側領域で環形状に形成されることができる。フローティング拡散領域ＦＤは環形状の第２不純物領域ＰＲ２内で半導体基板ＳＵＢの第１面ＦＲＯＮＴに隣接することができる。
光電変換領域ＰＤで生成された電荷はピクセルの縁に形成された垂直転送ゲートＶＴＧと隣接する中間領域ＰＢに形成されたチャンネルを通じて第２不純物領域ＰＲ２に移動することができる。
［複数のピクセルが１つのＦＤを共有する構造］
図８は実施形態によるイメージセンサーのピクセルを示す回路図である。
図８を参照すれば、イメージセンサーのピクセルは光電変換領域ＰＤ、転送ゲート信号ＴＧに応答して光電変換領域ＰＤに蓄積された電荷をフローティング拡散領域ＦＤに転送する転送トランジスタＴＸ１～ＴＸ４、リセットゲート信号ＲＧに応答してフローティング拡散領域ＦＤをリセットするリセットトランジスタＲＸ、フローティング拡散領域ＦＤに充電された電荷に相応する出力信号を生成する駆動トランジスタＤＸ、及び選択信号ＳＥＬに応答して前記出力信号をカラムラインＣＯＬに出力する選択トランジスタＳＸを含むことができる。
駆動トランジスタＤＸのサイズはピクセルの性能を決定する重要な要素である。駆動トランジスタＤＸが大きいほど、ノイズ（ｎｏｉｓｅ）に強い。限られた面積内で駆動トランジスタＤＸを大きく作るために複数の光電変換領域ＰＤ１～ＰＤ４及び複数の転送トランジスタＴＸ１～ＴＸ４が１つのフローティング拡散領域ＦＤ及び１つの駆動トランジスタＤＸを共有することができる。図面上では４つの光電変換領域ＰＤ１～ＰＤ４が１つの駆動トランジスタＤＸを共有するが、４つより少ないか、或いは多数の光電変換領域ＰＤ１～ＰＤ４が１つの駆動トランジスタＤＸを共有することができる。
ＦＤキャパシタンスＣｆｄは転送トランジスタＴＸ１～ＴＸ４のゲート電極による第１電荷容量Ｃｔｇ１＋Ｃｔｇ２＋Ｃｔｇ３＋Ｃｔｇ４、リセットトランジスタＲＸのゲート電極による第２電荷容量Ｃｒｇ、フローティング拡散領域ＦＤに連結されたメタルライン及びその周辺メタルラインによる第３電荷容量Ｃｍｔ、半導体基板ＳＵＢによる第４電荷容量Ｃｓｕｂの和で決定される。図８のように１つのフローティング拡散領域ＦＤに複数の転送トランジスタＴＸ１～ＴＸ４が連結される場合、第１電荷容量Ｃｔｇ１＋Ｃｔｇ２＋Ｃｔｇ３＋Ｃｔｇ４も対応して大きくなる。したがって、ＦＤキャパシタンスＣｆｄも対応して大きくなるので、高い変換利得（Ｈｉｇｈ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ）動作を阻害してしまい得る。このような問題点を解決するために図８のフローティング拡散領域ＦＤの共有構造を有する本発明の実施形態を以下図９、図１０Ａ乃至図１０Ｃで説明する。
図９は本発明の実施形態による図８のピクセルグループＰＸＧの断面図である。
図９を参照すれば、イメージセンサーのピクセルは半導体基板ＳＵＢ、光電変換領域ＰＤ、フローティング拡散領域ＦＤ、垂直転送ゲートＶＴＧ、及び第２不純物領域ＰＲ２を含むことができる。
図面に示さなかったが、図２の実施形態と類似に、第２不純物領域ＰＲ２の下に第１不純物領域ＰＲ１を追加で含むことができ、第２不純物領域ＰＲ２とフローティング拡散領域ＦＤの間に第３不純物領域ＰＲ３を追加で含むことができる。
半導体基板ＳＵＢは第１面ＦＲＯＮＴ及び第１面ＦＲＯＮＴに対向する第２面ＢＡＣＫを有することができる。半導体基板ＳＵＢは第１導電型（例えば、ｐ型）の不純物（例えば、ホウ素（Ｂｏｒｏｎ；Ｂ））が注入されることができ、フローティング拡散領域ＦＤはそれと反対である第２導電型（例えば、ｎ型）の不純物（例えば、リン（Ｐｈｏｓｐｈｏｒｕｓ；Ｐ）或いはヒ素（Ａｒｓｅｎｉｃ；Ａｓ））が注入されることができる。
光電変換領域ＰＤは半導体基板ＳＵＢ内に形成され、入射光は半導体基板ＳＵＢの第２面ＢＡＣＫを通じて光電変換領域ＰＤに到達することができる。
光電変換領域ＰＤは入射光に基づいてＰＮ接合領域で電荷（例えば、光電荷（ｐｈｏｔｏ ｃｈａｒｇｅ））を生成し、第２導電型（例えば、ｎ型）が注入された領域で電荷を蓄積することができる。
垂直転送ゲートＶＴＧは半導体基板ＳＵＢの第１面ＦＲＯＮＴから光電変換領域まで垂直に掘られたトレンチ空間に形成されることができる。垂直転送ゲートＶＴＧの内部は金属又はポリシリコン（Ｐｏｌｙ－Ｓｉｌｉｃｏｎ）で満たされ、表面はゲート絶縁膜ＶＴＧ＿Ｏで囲まれることができる。ピクセルは垂直転送ゲートＶＴＧを通じて転送信号を受信し、これに応答して光電変換領域ＰＤに生成された電荷が第２不純物領域ＰＲ２を経てフローティング拡散領域ＦＤに移動できるようにする。
第２不純物領域ＰＲ２は垂直転送ゲートＶＴＧとフローティング拡散領域ＦＤとの間に提供されることができる。第２不純物領域ＰＲ２は半導体基板ＳＵＢ内で垂直転送ゲートＶＴＧの下部と接することができる。また、第２不純物領域ＰＲ２は半導体基板ＳＵＢの第１面ＦＲＯＮＴに隣接し、垂直転送ゲートＶＴＧの上部と接することができる。第２不純物領域ＰＲ２は光電変換領域ＰＤに生成された電荷がフローティング拡散領域ＦＤに移動する電荷移動経路Ｐ１及びＰ２上に位置して光電変換領域ＰＤから電荷を移動させることができる。
［電荷移動経路］
第２不純物領域ＰＲ２は垂直転送ゲートＶＴＧとフローティング拡散領域ＦＤとの間に配置されることができる。これによって、垂直転送ゲートＶＴＧとフローティング拡散領域ＦＤが離隔配置され、垂直転送ゲートＶＴＧとフローティング拡散領域ＦＤとの間の電荷容量である第１電荷容量Ｃｔｇを低下させることができる。これによって、転送トランジスタＴＸゲート電極による第１電荷容量Ｃｔｇ、リセットトランジスタＲＸのゲート電極による第２電荷容量Ｃｒｇ、フローティング拡散領域ＦＤに連結されたメタルライン及びその周辺メタルラインによる第３電荷容量Ｃｍｔ、半導体基板による第４電荷容量Ｃｓｕｂの和で決定されるＦＤキャパシタンスＣｆｄを低下させることができる。結果的に、駆動トランジスタＤＸによる信号読出の時、ピクセルが高い変換利得（Ｈｉｇｈ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ）で動作することができる。
イメージセンサーピクセルはディープトレンチアイソレーション（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ：ＤＴＩ）を含むことができる。実施形態によって、ディープトレンチアイソレーションＤＴＩは半導体基板ＳＵＢの第１面ＦＲＯＮＴから所定の深さまで延長されるか、或いは半導体基板ＳＵＢの第１面ＦＲＯＮＴから第２面ＢＡＣＫまで半導体基板ＳＵＢを完全に貫通して形成されることができる。また、他の実施形態で、前記ディープトレンチアイソレーションＤＴＩは半導体基板ＳＵＢの第２面ＢＡＣＫから所定の深さまで又は半導体基板ＳＵＢを完全に貫通して形成されることができる。前記ディープトレンチアイソレーションＤＴＩは第１アイソレーション領域ＤＴＩ－Ｓ及び第２アイソレーション領域ＤＴＩ－Ｃを含むことができる。具体的に、１つのフローティング拡散領域ＦＤを共有する４つのピクセルの縁に形成された第１アイソレーション領域ＤＴＩ－Ｓは半導体基板ＳＵＢの第１面ＦＲＯＮＴから第２面ＢＡＣＫまで半導体基板ＳＵＢを完全に貫通して形成されることができる。１つのフローティング拡散領域を共有する４つのピクセルの間に形成された第２アイソレーション領域ＤＴＩ－Ｃは、半導体基板ＳＵＢの第２面ＢＡＣＫから第１面ＦＲＯＮＴと離隔された深さのみまで形成される第１アイソレーション部分ＣＰ１（図１０Ａ、図１０Ｂ、図１０Ｃ参照）及び半導体基板ＳＵＢを貫通して第１面ＦＲＯＮＴまで形成される第２アイソレーション部分ＣＰ２（図１０Ａ、図１０Ｂ、図１０Ｃ参照）を含むことができる。第２アイソレーション領域ＤＴＩ－Ｃの第１アイソレーション部分ＣＰ１は半導体基板ＳＵＢの第１面ＦＲＯＮＴから離隔された上面を有することができる。
フローティング拡散領域ＦＤは４つのピクセルの間に形成された第１アイソレーション部分ＣＰ１の上で半導体基板の第１面ＦＲＯＮＴ上に形成されることができる。フローティング拡散領域ＦＤには光電変換領域ＰＤで生成された電荷が垂直転送ゲートＶＴＧによって転送されて格納されることができる。フローティング拡散領域ＦＤは第２導電型（例えば、ｎ型）の不純物がドーピングされて形成されることができる。４つのピクセルは単一のフローティング拡散領域ＦＤを共有することができる。
実施形態によって、イメージセンサーのピクセルは半導体基板ＳＵＢの第２面ＢＡＣＫ方向にカラーフィルターＣＦ、マイクロレンズＭＬを含むことができる。カラーフィルターＣＦ又はマイクロレンズＭＬの代わりにナノ構造が半導体基板ＳＵＢの第２面ＢＡＣＫ上に位置し、波長に応じる光の分離又はガイドの役割をすることができる。図２を参照して説明された第１長さＬ１と第２長さＬ２は本実施形態にも同様に適用されることができる。
図１０Ａ、図１０Ｂ、及び図１０Ｃは図９のピクセル構造の断面を有するピクセルの半導体基板ＳＵＢの第１面ＦＲＯＮＴでの平面図である。
実施形態によって図８のリセットトランジスタＲＸ、駆動トランジスタＤＸ又は選択トランジスタＳＸは図１０Ａ、図１０Ｂ及び図１０Ｃで図示されたイメージセンサーピクセルの半導体基板ＳＵＢの第１面ＦＲＯＮＴ上に配置されることができる。
その他の実施形態で図８のリセットトランジスタＲＸ、駆動トランジスタＤＸ又は選択トランジスタＳＸは図１０Ａ、図１０Ｂ、及び図１０Ｃのピクセルが配置された半導体基板ＳＵＢではない他の半導体基板に配置されることができる。即ち、光電変換領域ＰＤ及び転送ゲートが形成される半導体基板はリセットトランジスタＲＸ、駆動トランジスタＤＸ、又は選択トランジスタＳＸが形成される他の半導体基板と垂直積層構造を成し、電気的に連結されることができる。
図１０Ａ、図１０Ｂ、及び図１０Ｃを参照すれば、１つのフローティング拡散領域ＦＤを共有する４つピクセルの縁に形成された第１アイソレーション領域ＤＴＩ－Ｓは半導体基板ＳＵＢの第１面ＦＲＯＮＴから第２面ＢＡＣＫまで半導体基板ＳＵＢを完全に貫通して形成されることができる。１つのフローティング拡散領域を共有する４つのピクセルの間に形成された第２アイソレーション領域ＤＴＩ－ＣＤＴＩ－Ｃは一部又は全体が半導体基板ＳＵＢの第２面ＢＡＣＫから第１面ＦＲＯＮＴと離隔された深さのみまで形成されることができる。
垂直転送ゲートＶＴＧとフローティング拡散領域ＦＤとの間には第２不純物領域ＰＲ２が配置されることができる。このような配置は転送トランジスタＴＸのゲート電極とフローティング拡散領域ＦＤを物理的に離隔させるので、第１電荷容量Ｃｔｇを低下させてＦＤキャパシタンスＣｆｄを下げることができ、結果的にピクセルの高い変換利得（Ｈｉｇｈ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ）動作を可能にする。
図１０Ａを参照すれば、垂直転送ゲートＶＴＧ及び第２不純物領域ＰＲ２は各ピクセル領域ごとに互いに分離されて配置されることができる。フローティング拡散領域ＦＤは、第２アイソレーション領域ＤＴＩ－Ｃの第１アイソレーション部分ＣＰ１の上に存在する半導体基板ＳＵＢの第１面ＦＲＯＮＴ上で各ピクセルの垂直転送ゲートＶＴＧと離隔されることができる。各ピクセルの第２不純物領域ＰＲ２は第２アイソレーション領域ＤＴＩ－Ｃの第２アイソレーション部分ＣＰ２によって互いに分離されることができる。
図１０Ｂを参照すれば、垂直転送ゲートＶＴＧは各ピクセル領域ごとに互いに分離されて配置されることができる。フローティング拡散領域ＦＤは、第２アイソレーション領域ＤＴＩ－Ｃの第１アイソレーション部分ＣＰ１の上に存在する半導体基板ＳＵＢの第１面ＦＲＯＮＴ上で各ピクセルの垂直転送ゲートＶＴＧと離隔されることができる。
第２不純物領域ＰＲ２は半導体基板ＳＵＢの第１面ＦＲＯＮＴ上でフローティング拡散領域ＦＤを囲んだリング形状に形成されることができる。一例として、１つの第２不純物領域ＰＲ２が複数のピクセルの垂直転送ゲートＶＴＧとフローティング拡散領域ＦＤとの間に延長され、共有されることができる。第２不純物領域ＰＲ２は第２アイソレーション領域ＤＴＩ－Ｃの第１アイソレーション部分ＣＰ１上に延長されることができる。
図１０Ｃを参照すれば、図４Ｂの実施形態と類似に、各ピクセルに配置される垂直転送ゲートＶＴＧの各々は半導体基板ＳＵＢの第１面ＦＲＯＮＴ下に存在する２つ以上のゲート構造体で分離されることができる。一例として、図１０Ｃに図示されたように各ピクセルの垂直転送ゲートＶＴＧの各々は２つのゲート構造体を含むことができる。２つ以上のゲート構造体は半導体基板ＳＵＢの第１面ＦＲＯＮＴ上に存在する垂直転送ゲートＶＴＧの上部で１つに連結されることができる。言い換えれば、垂直転送ゲートＶＴＧは１つのピクセルに相応する半導体基板ＳＵＢ内で２つ以上のゲート構造体で分離配置されることができる。２つ以上のゲート構造体を連結する垂直転送ゲートＶＴＧの上部はその下部と同一な物質であるか、或いはコンタクトメタルと同一な物質であり得る。
フローティング拡散領域ＦＤは第２アイソレーション領域ＤＴＩ－Ｃの第１アイソレーション部分ＣＰ１の上に存在する半導体基板ＳＵＢの第１面ＦＲＯＮＴ上で各ピクセルの垂直転送ゲートＶＴＧと離隔されることができる。したがって、半導体基板ＳＵＢの第１面ＦＲＯＮＴで垂直転送ゲートＶＴＧの各々は第１導電型（例えば、ｐ型）物質で囲まれることができる。各ピクセルの第２不純物領域ＰＲ２は第２アイソレーション領域ＤＴＩ－Ｃの第２アイソレーション部分ＣＰ２によって互いに分離されることができる。
１つのピクセル領域内で垂直転送ゲートＶＴＧの下部が２つのゲート構造体で分離された場合、２つのゲート構造体の間に位置する電荷転送領域の中で第１転送領域ＴＰ１はフローティング拡散領域ＦＤから遠い領域であり、第２転送領域ＴＰ２はフローティング拡散領域ＦＤから近い領域である。第１転送領域ＴＰ１における分離された２つのゲート構造体の間の距離は第２転送領域ＴＰ２における分離された２つのゲート構造体の間の距離より長いことができる。このような構造は電場勾配を通じて電荷がフローティング拡散領域ＦＤに伝送されることを容易にする。第１転送領域ＴＰ１での第１導電型物質（例えば、ｐ型）の不純物濃度は第２転送領域ＴＰ２での第１導電型物質（例えば、ｐ型）の不純物濃度より高いことができる。このような不純物濃度差は電場を発生させ、電荷がフローティング拡散領域ＦＤに伝送されることを容易にする。
［累積加算機能するアキュムレータを含むイメージセンサー］
図１１は本発明の幾つかの実施形態によるイメージセンサーを示すブロック図である。
図１１を参照すれば、イメージセンサー１００はピクセルアレイ１１０、行デコーダー１２０、アナログ－デジタルコンバータ（ＡＤＣ）１３０、出力バッファ１４０、タイミングコントローラ１５０、そしてアキュムレータ（Ａｃｃｕｍｕｌａｔｏｒ）１６０を含む。
ピクセルアレイ１１０は複数の単位ピクセル（Ｕｎｉｔ Ｐｉｘｅｌ）１１２を含む。複数の単位ピクセル１１２は、例えばマトリックス（ｍａｔｒｉｘ）形状に配列されることができる。ピクセルアレイ１１０は行デコーダー１２０から選択信号ＳＥＬ、リセットゲート信号ＲＧ、及び転送ゲート信号ＴＧのようなセンサーピクセル駆動信号を受信することができる。ピクセルアレイ１１０は受信されたセンサーピクセル駆動信号の制御に応じて動作し、各々の単位ピクセル１１２は光信号を電気信号に変換することができる。また、各々の単位ピクセル１１２によって生成された電気信号は複数のカラムラインを通じてアナログ－デジタルコンバータ１３０に提供されることができる。その他の実施形態では各々の単位ピクセル１１２によって生成された電気信号は各ピクセル又は数個のピクセルで成された各クラスターに相応して連結された各アナログ－デジタルコンバータ１３０に提供されることができる。
本発明の実施形態において、ピクセルアレイ１１０に含まれた複数の単位ピクセル１１２の各々は垂直転送ゲート及び垂直転送ゲートと物理的に離隔されたフローティング拡散領域を含むことができる。フローティング拡散領域は第２導電型不純物（例えば、ｎ型）が注入されることができる。垂直転送ゲート及びフローティング拡散領域の間には第１導電型不純物（例えば、ｐ型）が注入された領域が提供されることができる。第１導電型不純物が注入された領域によって垂直転送ゲートとフローティング拡散領域が離隔配置され、ＦＤキャパシタンスＣｆｄを低下させることができる。本発明の実施形態による単位ピクセル１１２の各々の構造及び動作は前述した図１乃至図１０の図面を通じて詳細に説明した。
行デコーダー１２０はタイミングコントローラ１５０の制御に応じてピクセルアレイ１１０のいずれか１つの行を選択することができる。行デコーダー１２０は複数の行の中でいずれか１つの行を選択するために選択信号ＳＥＬを生成することができる。そして、行デコーダー１２０は選択された行に対応する単位ピクセルに対してリセットゲート信号ＲＧ及び転送ゲート信号ＴＧを定められた順序にしたがって活性化させることができる。その後、選択された行の単位ピクセル１１２の各々から生成されるリセットレベル信号及びセンシング信号等がアナログ－デジタルコンバータ１３０に伝達されることができる。
アナログ－デジタルコンバータ１３０はリセットレベル信号及びセンシング信号をデジタル信号に変換して出力することができる。例えば、アナログ－デジタルコンバータ１３０は相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）方式にリセットレベル信号及びセンシング信号をサンプリングした後に、これをデジタル信号に変換することができる。このために、アナログ－デジタルコンバータ１３０の前端には相関二重サンプラー（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ：ＣＤＳ）がさらに配置されることができる。
本発明の実施形態において、各ピクセル信号は駆動トランジスタによる信号読出の時、ピクセルが非常に高い変換利得（Ｈｉｇｈ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ）で動作することができる。非常に高い変換利得を有するピクセルは、個々の光子（Ｐｈｏｔｏｎ）１つ単位に光を感知して他のレベルの電気信号を生成するフォトンカウンティング（Ｐｈｏｔｏｎ Ｃｏｕｎｔｉｎｇ）ピクセルであり得る。この時、アナログ－デジタルコンバータ１３０は時間的に分離された小さいセンシング信号を受けて単位デジタル信号に変換して出力することができる。
本発明によるイメージセンサーはフローティング拡散領域の電荷容量が低いので、一回の読出で完全なイメージデータを生成できないことがあり得る。アキュムレータ（Ａｃｃｕｍｕｌａｔｏｒ）１６０はＤＲＡＭ又はＳＲＡＭ等のメモリ素子を含むことができる。アキュムレータ１６０はアナログ－デジタルコンバータ１３０から１０ビット未満の単位デジタル信号を受けてメモリ素子に蓄積することができる。アキュムレータ１６０は、またメモリ素子にデジタル加算累算動作を遂行することができ、複数の単位デジタル信号は反復累算動作を通じて１０ビット以上のイメージ信号を生成することができる。例えば、単位デジタル信号が６ビットデジタル信号であり、イメージ信号が１０ビットである場合、２４＝１６個の単位デジタル信号で加算累算してイメージ信号を生成することができる。
出力バッファ１４０はアキュムレータ１６０によって提供されるイメージデータをラッチして出力することができる。出力バッファ１４０はタイミングコントローラ１５０の制御に応じてアナログ－デジタルコンバータ１３０で出力されるイメージデータを一時的に格納し、その後カラムデコーダーによって順次的にラッチされたイメージデータを出力することができる。
タイミングコントローラ１５０はピクセルアレイ１１０、行デコーダー１２０、アナログ－デジタルコンバータ（ＡＤＣ）１３０、出力バッファ１４０、アキュムレータ１６０等を制御することができる。タイミングコントローラ１５０はピクセルアレイ１１０、行デコーダー１２０、アナログ－デジタルコンバータ（ＡＤＣ）１３０、出力バッファ１４０、アキュムレータ１６０等の動作にクロック信号（ｃｌｏｃｋ ｓｉｇｎａｌ）、タイミングコントロール信号（ｔｉｍｉｎｇ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ）等のような制御信号を供給することができる。タイミングコントローラ１５０はロジック制御回路（ｌｏｇｉｃ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ）、位相ロックループ（ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ；ＰＬＬ）回路、タイミングコントロール回路（ｔｉｍｉｎｇ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ）、及び通信インターフェイス回路（ｃｏｍｍｕｎｉｃａｔｉｏｎ ｉｎｔｅｒｆａｃｅ ｃｉｒｃｕｉｔ）等を含むことができる。
［イメージセンサーの積層構造］
図１２は実施形態によるイメージセンサーの概念的な積層構造を示した図面である。
図１２を参照すれば、幾つかの実施形態によるイメージセンサーは第１レイヤー３０、第２レイヤー４０、及び第３レイヤー５０を含むことができる。第１レイヤー３０は第２レイヤー４０の上に配置され、第２レイヤー４０は第３レイヤー５０の上に配置されることができる。即ち、第２レイヤー４０は第１レイヤー３０と第３レイヤー５０との間に配置されることができる。第１レイヤー３０は半導体基板内に提供されるピクセルアレイ１１０を含むことができ、第２レイヤー４０は第１ロジック領域１７０－１を含むことができる。第３レイヤー５０は第２ロジック領域１７０－２を含むことができる。
イメージセンサーは３つのレイヤー３０、４０、５０を含む３スタックイメージセンサーであり得る。
第１ロジック領域１７０－１は図１１のアナログ－デジタルコンバータ１３０を含むことができる。アナログ－デジタルコンバータ１３０は第１レイヤー３０のピクセルアレイ１１０と垂直方向で重なる第１ロジック領域１７０－１内でアレイ形状に配置されることができる。１つのピクセルに相応して１つのアナログ－デジタルコンバータ１３０が電気的に連結されることができ、あるいは、Ｎ×Ｍ（Ｎ、Ｍは２以上の自然数）に配列された複数のピクセルで成された１つのクラスターに相応して１つのアナログ－デジタルコンバータ１３０が電気的に連結されることができる。
第２ロジック領域１７０－２では、図１１のイメージデータ（Ｉｍａｇｅ Ｄａｔａ）を表示するのに良い形態のデータに変更するための及びさらに良い画質のイメージデータに加工するためのイメージ信号プロセシング（Ｉｍａｇｅ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ）が遂行されることができる。
アキュムレータ１６０は第１ロジック領域１７０－１又は第２ロジック領域１７０－２に位置することができる。アキュムレータ１６０が第１ロジック領域１７０－１に位置する場合、イメージ信号プロセシング回路を配置する第３レイヤー５０の第２ロジック領域１７０－２上の空間を確保することができる。結果的に、複雑及び様々なイメージ信号プロセシングを具現可能な長所がある。逆に、アキュムレータ１６０が第２ロジック領域１７０－２に位置する場合、アナログ－デジタルコンバータ１３０を配置する第２レイヤー４０の第１ロジック領域１７０－１上の空間を確保することができる。これはより少ない数のピクセルで成された１つのクラスターに相応して１つのアナログ－デジタルコンバータを連結することができることを意味する。結果的に、イメージセンサーの高速動作が可能になる。
以上添付された図面を参照して本発明の実施形態を説明したが、本発明は前記実施形態に限定されるものではなく互いに異なる様々な形態に製造されることができ、本発明が属する技術分野で通常の知識を有する者は本発明の技術的思想や必須の特徴を変更しなくとも他の具体的な形態に実施できることを理解することができる。したがって、以上で記述した実施形態はすべての面で例示的なものであり、限定的ではないことと理解しなければならない。
ＡＲ 反射防止膜
ＣＦ カラーフィルター
ＣＭＦ、ＣＭＴ コンタクトメタル
ＤＴＩ ディープトレンチアイソレーション
ＦＤ フローティング拡散領域
ＬＩ 層間絶縁膜
ＭＬ マイクロレンズ
Ｐ１、Ｐ２ 移動経路
ＰＤ 光電変換領域
ＰＲ１、ＰＲ２、ＰＲ３ 不純物領域
ＰＸ ピクセル
ＳＵＢ 半導体基板
ＶＴＧ 垂直転送ゲート

Claims (20)

  1. 第１面及び前記第１面に対向する第２面を含む半導体基板と、
    前記半導体基板内の光電変換領域と、
    前記第１面から前記光電変換領域に向かって前記半導体基板内に延びる垂直転送ゲートと、
    前記半導体基板内で前記垂直転送ゲートと離隔され、ｎ型不純物領域であるフローティング拡散領域と、
    前記垂直転送ゲートと前記フローティング拡散領域との間に設けられ、ｐ型不純物領域である第２不純物領域と、を含むイメージセンサー。
  2. 前記第２不純物領域と前記フローティング拡散領域との間の第３不純物領域をさらに含み、
    前記第３不純物領域のｐ型不純物濃度は、前記第２不純物領域のｐ型不純物濃度より低く、
    前記第２不純物領域の幅は、前記第３不純物領域の幅より広い、請求項１に記載のイメージセンサー。
  3. 前記垂直転送ゲート上の第１コンタクトメタルと、
    前記フローティング拡散領域上の第２コンタクトメタルと、
    ピクセル領域を区分しながら、互いに対向するディープトレンチアイソレーションと、をさらに含み、
    前記第１コンタクトメタルの中心軸から前記第２コンタクトメタルの中心軸までの距離は、前記ディープトレンチアイソレーション間の距離であるピクセル長さの１／３より長い、請求項１に記載のイメージセンサー。
  4. 前記光電変換領域と前記第２不純物領域との間で前記垂直転送ゲートと接する第１不純物領域をさらに含み、
    前記第１不純物領域のｐ型不純物濃度は、前記第２不純物領域のｐ型不純物濃度より高く、
    第２不純物領域の高さは、第１不純物領域の高さより高い、請求項１に記載のイメージセンサー。
  5. 前記垂直転送ゲート上の第１コンタクトメタルと、
    前記フローティング拡散領域上の第２コンタクトメタルと、をさらに含み、
    前記垂直転送ゲートの上端から前記第２コンタクトメタルの中心軸までの距離は、前記垂直転送ゲートの下部の中心軸から前記垂直転送ゲートの前記上端まで距離の１／２より長い、請求項１に記載のイメージセンサー。
  6. 前記垂直転送ゲートは、１つのピクセル領域内で、前記半導体基板の前記第１面の下である下部が複数のゲート構造体で分離される、請求項１に記載のイメージセンサー。
  7. ピクセル領域を区分しながら、互いに対向するディープトレンチアイソレーションをさらに含み、
    前記第１面上で、前記複数のゲート構造体のうちの２つの間の距離は、前記互いに対向するディープトレンチアイソレーション間の距離であるピクセル長さの１／５より短い、請求項６に記載のイメージセンサー。
  8. 前記垂直転送ゲートは、平面視において‘Ｌ’字形状を有する、請求項１に記載のイメージセンサー。
  9. 前記垂直転送ゲートは、平面視においてリング形状を有し、
    前記フローティング拡散領域は、前記リング形状の垂直転送ゲートによって囲まれる、請求項１に記載のイメージセンサー。
  10. 第１面及び前記第１面に対向する第２面を含む半導体基板と、
    前記半導体基板内でディープトレンチアイソレーションによって互いに区分される第１乃至第４ピクセルと、
    前記第１乃至第４ピクセルの各々の内部に位置する第１乃至第４光電変換領域と、
    前記第１乃至第４ピクセルの各々の内部に位置し、前記第１面から前記光電変換領域に向かって前記半導体基板内に延びる第１乃至第４垂直転送ゲートと、
    前記半導体基板内で前記第１乃至第４垂直転送ゲートと接し、ｐ型不純物領域である第２不純物領域と、
    前記第２不純物領域を介して前記第１乃至第４垂直転送ゲートと離隔された単一のフローティング拡散領域と、を含むイメージセンサー。
  11. 前記ディープトレンチアイソレーションは、前記第１面から離隔された上面を有する第１アイソレーション部分及び前記半導体基板を貫通する第２アイソレーション部分を含み、
    前記単一のフローティング拡散領域は、前記第１アイソレーション部分上の前記第１面に隣接して配置される、請求項１０に記載のイメージセンサー。
  12. 前記第２不純物領域は、前記ディープトレンチアイソレーションの前記第２アイソレーション部分を介して離隔された複数の第２不純物領域を含む、請求項１１に記載のイメージセンサー。
  13. 前記第２不純物領域は、前記ディープトレンチアイソレーションの前記第１アイソレーション部分上に延長される、請求項１１に記載のイメージセンサー。
  14. 前記第１垂直転送ゲートは、１つのピクセル内で前記半導体基板の前記第１面の下である下部が複数のゲート構造体で分離される、請求項１２に記載のイメージセンサー。
  15. 前記複数のゲート構造体の間に配置される第１転送領域及び前記第１転送領域と前記フローティング拡散領域との間に配置される第２転送領域をさらに含み、
    第１転送領域における前記複数のゲート構造体間の距離は、第２転送領域における前記複数のゲート構造体間の距離より長い、請求項１４に記載のイメージセンサー。
  16. 前記複数のゲート構造体の間に配置される第１転送領域及び前記第１転送領域と前記フローティング拡散領域との間に配置される第２転送領域をさらに含み、
    前記第１転送領域のｐ型不純物濃度は、前記第２転送領域のｐ型不純物濃度より高い、請求項１４に記載のイメージセンサー。
  17. マトリックス形状に配列された複数の単位ピクセルを含む半導体基板と、
    前記複数の単位ピクセルで生成された電気信号を単位デジタル信号に変換するアナログ－デジタルコンバータと、
    前記アナログ－デジタルコンバータで変換された前記単位デジタル信号を加算累算してイメージ信号を生成するアキュムレータと、を含み、
    前記複数の単位ピクセルの各々は、
    前記半導体基板の第１面から前記半導体基板内の光電変換領域に向かって延びる垂直転送ゲートと、
    前記垂直転送ゲートと離隔され、ｎ型不純物領域であるフローティング拡散領域と、を含む、イメージセンサー。
  18. 前記垂直転送ゲートと前記フローティング拡散領域との間に位置し、ｐ型不純物領域である第２不純物領域、をさらに含む請求項１７に記載のイメージセンサー。
  19. 前記イメージセンサーは、
    前記半導体基板を含む第１レイヤーと、
    前記アナログ－デジタルコンバータを含む第２レイヤーと、
    イメージ信号プロセシングを遂行するロジック領域を含む第３レイヤーと、を含み、
    前記第２レイヤーは、前記第１レイヤーと前記第３レイヤーとの間に配置される、請求項１８に記載のイメージセンサー。
  20. 前記第３レイヤーが前記アキュムレータを含む、請求項１９に記載のイメージセンサー。
JP2023032446A 2022-03-04 2023-03-03 イメージセンサー Pending JP2023129384A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20220028272 2022-03-04
KR10-2022-0028272 2022-03-04
KR10-2022-0127722 2022-10-06
KR1020220127722A KR20230131083A (ko) 2022-03-04 2022-10-06 이미지 센서

Publications (1)

Publication Number Publication Date
JP2023129384A true JP2023129384A (ja) 2023-09-14

Family

ID=85410072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023032446A Pending JP2023129384A (ja) 2022-03-04 2023-03-03 イメージセンサー

Country Status (3)

Country Link
US (1) US20230282674A1 (ja)
EP (1) EP4239683A1 (ja)
JP (1) JP2023129384A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
WO2020137334A1 (ja) * 2018-12-26 2020-07-02 ソニーセミコンダクタソリューションズ株式会社 光電変換素子、固体撮像装置及び電子機器
US11282886B2 (en) * 2019-12-11 2022-03-22 Omnivision Technologies, Inc. Pixel, associated image sensor, and method

Also Published As

Publication number Publication date
US20230282674A1 (en) 2023-09-07
EP4239683A1 (en) 2023-09-06

Similar Documents

Publication Publication Date Title
US10003759B2 (en) Vertically stacked image sensor
US8445950B2 (en) Solid-state imaging device
US7821046B2 (en) Methods, structures and sytems for an image sensor device for improving quantum efficiency of red pixels
CN107275352B (zh) 光电转换装置以及照相机
US11764249B2 (en) Image sensor and image sensor pixel having JFET source follower
US8471316B2 (en) Isolation area between semiconductor devices having additional active area
JP2014011304A (ja) 固体撮像装置
US20200091212A1 (en) Image sensor having p-type isolation structure
CN111048539A (zh) 图像传感器
CN111564459B (zh) 图像感测装置及其形成方法
WO2020137334A1 (ja) 光電変換素子、固体撮像装置及び電子機器
JP2023129384A (ja) イメージセンサー
KR20230131083A (ko) 이미지 센서
CN116705810A (zh) 图像传感器
CN220963352U (zh) 集成芯片以及半导体结构
US20230335571A1 (en) Image sensing device
US20240204031A1 (en) Pixel of image sensor and image sensor
US20230411422A1 (en) Image sensor
US20230092590A1 (en) Image sensor
US20220352220A1 (en) Pixel layout with photodiode region partially surrounding circuitry
KR20090071334A (ko) 이미지센서 및 그 제조방법
CN116646362A (zh) 图像传感器
CN116799017A (zh) 具有防高光溢出结构的像素单元及图像传感器
KR20210133739A (ko) 이미지 센서
CN118073383A (zh) 图像传感器