JP2023108808A - 電流制限回路、表示装置、及び、電流制限方法 - Google Patents
電流制限回路、表示装置、及び、電流制限方法 Download PDFInfo
- Publication number
- JP2023108808A JP2023108808A JP2022010054A JP2022010054A JP2023108808A JP 2023108808 A JP2023108808 A JP 2023108808A JP 2022010054 A JP2022010054 A JP 2022010054A JP 2022010054 A JP2022010054 A JP 2022010054A JP 2023108808 A JP2023108808 A JP 2023108808A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- power consumption
- video signal
- current limiting
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000004364 calculation method Methods 0.000 claims description 73
- 230000035945 sensitivity Effects 0.000 claims description 35
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000013500 data storage Methods 0.000 description 37
- 238000006243 chemical reaction Methods 0.000 description 34
- 230000000052 comparative effect Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 22
- 238000004590 computer program Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 238000005401 electroluminescence Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/10—Intensity circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/025—Reduction of instantaneous peaks of current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】映像信号が示す輝度が急激に増大する場合にも表示パネルの消費電力を抑制できる電流制限回路などを提供する。
【解決手段】電流制限回路40は、複数の画素を有する表示パネル用の映像信号が入力され、複数の画素の消費電流を制限する回路であって、映像信号に対応する複数の画素での消費電力である第一消費電力に基づいて、映像信号に乗算するための第一ゲインを演算する第一ゲイン演算回路51と、第一消費電力、及び第一消費電力の変化率に基づいて、映像信号に乗算するための第二ゲインを演算する第二ゲイン演算回路52と、映像信号に乗算するゲインとして、第一ゲイン及び第二ゲインの一方を選択するゲイン選択回路55と、映像信号とゲインとを乗算するゲイン乗算回路44とを備える。
【選択図】図2
【解決手段】電流制限回路40は、複数の画素を有する表示パネル用の映像信号が入力され、複数の画素の消費電流を制限する回路であって、映像信号に対応する複数の画素での消費電力である第一消費電力に基づいて、映像信号に乗算するための第一ゲインを演算する第一ゲイン演算回路51と、第一消費電力、及び第一消費電力の変化率に基づいて、映像信号に乗算するための第二ゲインを演算する第二ゲイン演算回路52と、映像信号に乗算するゲインとして、第一ゲイン及び第二ゲインの一方を選択するゲイン選択回路55と、映像信号とゲインとを乗算するゲイン乗算回路44とを備える。
【選択図】図2
Description
本開示は、電流制限回路、表示装置、及び、電流制限方法に関する。
従来、有機EL(Electro-Luminescence)表示装置などの各画素が自発光素子を含む表示装置が開発されている。このような表示装置においては表示パネルの大型化が求められている。表示パネルの大型化に伴い、表示装置において消費される消費電力が増加する。そこで、表示装置における消費電力を抑制する技術が知られている(特許文献1参照)。特許文献1に開示された表示装置においては、映像信号に基づいて水平期間(水平同期周期)毎に表示パネルにおける消費電力を計算し、計算結果に基づいて表示パネルの各画素に供給する電流を制限することによって、表示パネルの消費電力を制御している。これにより、特許文献1に開示された表示装置においては、表示パネルにおける消費電力を制御目標電力値以下に抑制しようとしている。
しかしながら、特許文献1に開示された表示装置においては、例えば、全黒表示から全白表示に切り替わる場合のように、映像信号が示す輝度が急激に上昇する場合などに、表示パネルの消費電力が制御目標電力値を大幅に超え得る。
本開示は、上記の課題に鑑みてなされたものであり、映像信号が示す輝度が急激に増大する場合にも表示パネルの消費電力を抑制できる電流制限回路などを提供することを目的とする。
上記目的を達成するために、本開示の一態様に係る電流制限回路は、複数の画素を有する表示パネル用の映像信号が入力され、前記複数の画素の消費電流を制限する電流制限回路であって、前記映像信号に対応する前記複数の画素での消費電力である第一消費電力に基づいて、前記映像信号に乗算するための第一ゲインを演算する第一ゲイン演算回路と、前記第一消費電力、及び前記第一消費電力の変化率に基づいて、前記映像信号に乗算するための第二ゲインを演算する第二ゲイン演算回路と、前記映像信号に乗算するゲインとして、前記第一ゲイン及び前記第二ゲインの一方を選択するゲイン選択回路と、前記映像信号と前記ゲインとを乗算するゲイン乗算回路とを備える。
また、上記目的を達成するために、本開示の一態様に係る表示装置は、前記電流制限回路と、前記表示パネルとを備える。
また、上記目的を達成するために、本開示の一態様に係る電流制限方法は、表示パネルが有する複数の画素の消費電流を制限する電流制限方法であって、前記表示パネル用の映像信号に対応する前記複数の画素での消費電力である第一消費電力に基づいて、前記映像信号に乗算するための第一ゲインを演算する第一ゲイン演算ステップと、前記第一消費電力、及び前記第一消費電力の変化率に基づいて、前記映像信号に乗算するための第二ゲインを演算する第二ゲイン演算ステップと、前記映像信号に乗算するゲインとして、前記第一ゲイン及び前記第二ゲインのうち一方を選択するゲイン選択ステップと、前記映像信号と前記ゲインとを乗算するゲイン乗算ステップとを含む。
本開示によれば、映像信号が示す輝度が急激に増大する場合にも表示パネルの消費電力を抑制できる電流制限回路などを提供できる。
以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
(実施の形態)
実施の形態に係る電流制限回路、表示装置、及び電流制限方法について説明する。
実施の形態に係る電流制限回路、表示装置、及び電流制限方法について説明する。
[1.表示装置の全体構成]
実施の形態に係る表示装置の全体構成について図1~図5を用いて説明する。
実施の形態に係る表示装置の全体構成について図1~図5を用いて説明する。
図1は、本実施の形態に係る表示装置10の構成を示すブロック図である。図2は、本実施の形態に係る電流制限回路40の機能構成を示すブロック図である。図3及び図4は、それぞれ、本実施の形態に係る電流制限回路40が有する加重平均回路45及びゲイン乗算回路44の機能構成を示すブロック図である。図5は、本実施の形態に係る表示装置10が備える表示パネル60の機能構成を示すブロック図である。
図1に示されるように、表示装置10は、電流制限回路40と、表示パネル60とを備える。
表示パネル60は、各々が自発光素子を含む複数の画素を有し、映像信号に対応する画像を表示するパネルである。図5に示されるように、表示パネル60は、表示部70と、書き込み処理部62と、ソースドライバ68と、書き込み用シフトレジスタ64とを有する。表示部70は、マトリクス状に配置された複数の画素を有し、映像信号に対応する画像を表示する。書き込み処理部62は、表示データを表示部70に書き込むための制御信号とデータ信号を出力する。書き込み処理部62は、いわゆるTCON(Timing-Controller)チップに含まれる回路である。ソースドライバ68は、表示部70に対してデータ信号を出力する。書き込み用シフトレジスタ64は、データ信号を表示部70に書き込むための制御信号である書き込み信号を表示部70に出力する。
電流制限回路40は、複数の画素を有する表示パネル60用の映像信号が入力され、複数の画素の消費電流を制限することで、表示パネル60の消費電力を抑制する回路である。本実施の形態では、電流制限回路40は、表示パネル60の消費電力に相当する複数の画素に供給される電力値が制御目標電力値を超えることを抑制するように、複数の画素に供給される電流を制限する。制御目標電力値は、複数の画素での消費電力の制御目標上限値である。電流制限回路40は、映像信号に含まれる画素値に1以下のゲインを乗算することにより、映像信号の画素値を低減し、低減された画素値を含む映像信号を表示パネル60に出力することにより、複数の画素の消費電流を制限する。電流制限回路40は、図2に示されるように、加重平均回路45と、水平期間データ演算回路46と、第一画面データ記憶部41と、第二画面データ記憶部42と、係数生成回路47と、乗算回路48と、第一ゲイン演算回路51と、第二ゲイン演算回路52と、ゲイン選択回路55と、ゲイン乗算回路44とを有する。
電流制限回路40は、例えば、集積回路として実現される。電流制限回路40は、表示パネル60に含まれる書き込み処理部62などと併せてTCONチップの一部として集積されてもよいし、単独の集積回路であってもよい。また、電流制限回路40の集積態様は、これらに限定されない。なお、電流制限回路40は、集積回路以外の電気回路などを用いて実現されてもよい。
加重平均回路45は、映像信号に含まれる画素値の加重平均を演算する回路である。本実施の形態では、映像信号は、RGB信号を含む。図3に示されるように、加重平均回路45は、RGB各々の表示データに対して、表示部70のRGB画素別の電力消費特性に応じた重み係数(R信号重み係数、G信号重み係数、及びB信号重み係数)を乗算し、それらの和を演算する。
水平期間データ演算回路46は、水平期間毎に表示データに対応する水平期間電力換算データを演算する。本実施の形態では、水平期間データ演算回路46は、加重平均回路45が出力した加重平均の水平期間における積算値、又は、平均値を水平期間電力換算データ(レベル積算値)として演算する。
第一画面データ記憶部41は、少なくとも1フレーム分の電力換算データを記憶する記憶部である。本実施の形態では、第一画面データ記憶部41には、水平期間データ演算回路46が出力する電力換算データが入力され、第一画面データ記憶部41は、1フレーム分の電力換算データを記憶する。
第一ゲイン演算回路51は、映像信号に対応する複数の画素での消費電力である第一消費電力に基づいて、映像信号に乗算するための第一ゲインを演算する回路である。第一消費電力は、映像信号が表示パネル60に入力された場合に、複数の画素において消費される電力である。第一ゲイン演算回路51は、演算した第一ゲインをゲイン選択回路55へ出力する。
第一ゲイン演算回路51は、第一画面データ記憶部41が記憶する電力換算データと、制御目標電力値とに基づいて、映像信号に乗算するための第一ゲインを演算する。本実施の形態では、第一ゲイン演算回路51は、第一画面データ記憶部41が記憶する電力換算データに基づいて、1フレーム分の映像信号に対応する複数の画素での消費電力の予測値である第一画面電力値を演算する。第一画面電力値は、第一消費電力の一例である。第一ゲイン演算回路51は、第一画面データ記憶部41に記憶された水平ライン数の水平期間電力換算データの和を第一画面電力値として演算する。
第一ゲイン演算回路51が演算する第一ゲインは、第一画面電力値が制御目標電力値を超える場合には、1未満である。より具体的には、第一ゲイン演算回路51が演算する第一ゲインは、第一画面電力値が制御目標電力値を超える場合には、制御目標電力値を画面電力値で除した値以下の値である。本実施の形態では、第一ゲインは、第一画面電力値が制御目標電力値を超える場合には、制御目標電力値を第一画面電力値で除した値である。第一ゲイン演算回路51は、第一画面電力値が制御目標電力値を超えない場合に、第一ゲインを1に設定する。本実施の形態では、第一ゲイン演算回路51は、第一画面電力値が制御目標電力値を超える場合には、制御目標電力値を画面電力値で除することで第一ゲインを演算する。
第一ゲイン演算回路51は、第一ゲインを映像信号の垂直期間より短い周期毎に演算し、かつ、出力する。本実施の形態では、第一ゲイン演算回路51は、第一ゲインを水平期間毎に演算し、かつ、出力する。
なお、第一ゲインの設定方法は、これに限定されない。例えば、第一ゲイン演算回路51は、第一画面電力値に対応する値と、第一ゲインとの関係を示すルックアップテーブルを有し、当該ルックアップテーブルに基づいて、第一画面電力値に対応する第一ゲインを設定してもよい。
係数生成回路47は、感度係数を生成する回路である。感度係数は、第一消費電力の変化率が増大するにしたがって増大する係数である。本実施の形態では、感度係数Csは、感度レベルlv、フレーム平均画像レベルapl、変化率dl、変化係数diffを用いて、以下の式(1)で表される。
Cs=1+lv×dl×diff×apl (1)
ここで、感度レベルlvは、感度係数Csの電流制限回路40における電流制限に及ぼす感度を調整する係数であり、例えば、0より大きく、16以下の値に設定される。
フレーム平均画像レベルaplは、1フレームに表示する画像における階調数の平均値に対応する値である。本実施の形態では、フレーム平均画像レベルとして、第一画面電力値の、第一画面電力値の上限値に対する比を用いる。第一画面電力値の上限値とは、複数の画素の各々を最高輝度とする場合(つまり、全白表示の場合)の第一画面電力値である。フレーム平均画像レベルaplは、第一消費電力に対応する値の一例である。
変化率dlは、フレーム平均画像レベルaplの時間に対する変化率である。変化率dlは、垂直期間より短い周期毎のフレーム平均画像レベルaplの変化量の、フレーム平均画像レベルaplの上限値に対する比である。フレーム平均画像レベルの上限値とは、複数の画素の各々を最高輝度とする場合(つまり、全白表示の場合)のフレーム平均画像レベルである。変化率dlは、-1以上1以下の値となる。本実施の形態では、変化率dlは、水平期間毎に演算される。
変化係数diffは、変化率dlの感度係数Csに対する影響割合を調整する係数であり、例えば、0以上1以下の値に設定される。本実施の形態では、変化率dlが0以下の場合、つまり、フレーム平均画像レベルaplが上昇していない場合には、変化係数diffは、0に設定される。この場合、感度係数Csは1となる。
感度係数Csは、上記式(1)で表されるように、フレーム平均画像レベルaplの変化率dl(つまり、第一消費電力の変化率)が増大するにしたがって増大する係数である。なお、感度係数Csを表す式は、式(1)に限定されない。例えば、変化係数diffと感度レベルlvとをまとめて一つの係数としてもよい。また、フレーム平均画像レベルaplの感度係数Csに対する影響割合を調整するための係数を、式(1)のフレーム平均画像レベルaplに乗算してもよい。
乗算回路48は、電力換算データに感度係数を乗算する回路である。乗算回路48は、水平期間データ演算回路46から出力された水平期間電力換算データに、係数生成回路47から出力された感度係数を乗算して、乗算によって得られた積を第二画面データ記憶部42へ出力する。
第二画面データ記憶部42は、電力換算データに感度係数を乗算した値を記憶する記憶部である。本実施の形態では、第二画面データ記憶部42は、1フレーム分の水平期間電力換算データの各々に、各水平期間電力換算データが第一画面データ記憶部41に記憶された直後に生成される感度係数を乗算した変換データを記憶する。
第二ゲイン演算回路52は、映像信号に対応する複数の画素での消費電力である第一消費電力、及び第一消費電力の変化率に基づいて、映像信号に乗算するための第二ゲインを演算する回路である。本実施の形態では、第二ゲイン演算回路52は、第二消費電力に基づいて、第二ゲインを演算する。ここで、第二消費電力とは、係数生成回路47で生成された感度係数を映像信号に乗算した値に対応する複数の画素での消費電力である。つまり、第二消費電力とは、映像信号に感度係数を乗算することで得られる信号が表示パネル60に入力された場合に、複数の画素において消費される電力である。第二ゲイン演算回路52は、演算した第二ゲインをゲイン選択回路55へ出力する。上述したとおり、第二消費電力の演算において用いられる感度係数は、第一消費電力に対応するフレーム平均画像レベルaplと、その変化率dlとに依存する係数である。したがって、第二消費電力は、第一消費電力、及び第一消費電力の変化率に基づいて決定される値である。このように本実施の形態では、第二ゲイン演算回路52は、第二消費電力に基づいて第二ゲインを演算することで、第一消費電力、及び第一消費電力の変化率に基づいて第二ゲインを演算している。
第二ゲイン演算回路52は、第二画面データ記憶部42が記憶する変換データと、制御目標電力値とに基づいて、映像信号に乗算するための第二ゲインを演算する。本実施の形態では、第二ゲイン演算回路52は、第二画面データ記憶部42が記憶する変換データに基づいて、1フレーム分の映像信号に感度係数を乗算した値に対応する複数の画素での消費電力の予測値である第二画面電力値を演算する。第二画面電力値は、第二消費電力の一例であり、第一消費電力、及び第一消費電力の変化率に基づいて決定される。第二ゲイン演算回路52は、第二画面データ記憶部42に記憶された水平ライン数の変換データの和を第二画面電力値として演算する。
第二ゲイン演算回路52が演算する第二ゲインは、第二画面電力値が制御目標電力値を超える場合には、1未満である。より具体的には、第二ゲイン演算回路52が演算する第二ゲインは、第二画面電力値が制御目標電力値を超える場合には、制御目標電力値を画面電力値で除した値以下の値である。本実施の形態では、第二ゲインは、第二画面電力値が制御目標電力値を超える場合には、制御目標電力値を第二画面電力値で除した値である。第二ゲイン演算回路52は、第二画面電力値が制御目標電力値を超えない場合に、第二ゲインを1に設定する。本実施の形態では、第二ゲイン演算回路52は、第二画面電力値が制御目標電力値を超える場合には、制御目標電力値を画面電力値で除することで第二ゲインを演算する。
第二ゲイン演算回路52は、第二ゲインを映像信号の垂直期間より短い周期毎に演算し、かつ、出力する。本実施の形態では、第二ゲイン演算回路52は、第二ゲインを水平期間毎に演算し、かつ、出力する。
なお、第二ゲインの設定方法は、これに限定されない。例えば、第二ゲイン演算回路52は、第二画面電力値に対応する値と、第二ゲインとの関係を示すルックアップテーブルを有し、当該ルックアップテーブルに基づいて、第二画面電力値に対応する第二ゲインを設定してもよい。
ゲイン選択回路55は、映像信号に乗算するゲインとして、第一ゲイン及び第二ゲインの一方を選択する回路である。ゲイン選択回路55には、第一ゲイン演算回路51及び第二ゲイン演算回路52から、それぞれ、第一ゲイン及び第二ゲインが入力される。本実施の形態では、ゲイン選択回路55は、第一消費電力が下降している場合(つまり、時間が経過するにしたがって第一消費電力が減少する場合)には、ゲインとして第一ゲインを選択し、第一消費電力が上昇している場合(つまり、時間が経過するにしたがって第一消費電力が増大する場合)には、ゲインとして第二ゲインを選択する。なお、ゲイン選択回路55は、第一消費電力が変化していない場合(つまり、時間に対して第一消費電力が一定である場合)には、ゲインとして、第一ゲイン及び第二ゲインのうち、直前まで選択していたゲインを選択する。また、電流制限回路40への映像信号の入力開始直後などのように、第一消費電力の時間に対する変化を判定できない場合には、ゲイン選択回路55は、第一ゲインを選択する。
本実施の形態では、第一消費電力の時間に対する変化を判定するために、第二画面データ記憶部42に蓄積された変換データが用いられる。ゲイン選択回路55は、第二画面データ記憶部42に記憶された水平ライン数の変換データの和を第二画面電力値として演算し、第二画面電力値の上昇又は下降に基づいて、第一ゲイン又は第二ゲインを選択する。第二画面電力値の上昇又は下降は、第一消費電力の上昇又は下降にそれぞれ対応する。
なお、ゲイン選択回路55において、第一消費電力の時間に対する変化を判定するために、第二画面データ記憶部42に蓄積された変換データ以外の情報が用いられてもよい。例えば、第一画面データ記憶部41に蓄積された電力換算データが用いられてもよい。
ゲイン乗算回路44は、映像信号にゲインを乗算する回路である。ゲイン乗算回路44は、映像信号に、ゲイン選択回路55で選択されたゲインを乗算する。本実施の形態では、図5に示されるように、映像信号に含まれるRGBの各信号にゲインを乗算する。これにより、画面電力値が制御目標電力値を超える場合に、映像信号に1未満のゲインが乗算されるため、映像信号の輝度を低減できる。したがって、表示パネル60の複数の画素に供給される電流が制限される。
表示パネル60が有する複数の画素について、図6を用いて説明する。図6は、本実施の形態に係る画素を構成するサブ画素の構成の一例を示す回路図である。図6には、自発光素子として有機EL素子を用いるサブ画素が示されている。本実施の形態に係る画素は、RGBの三色にそれぞれ対応する三つのサブ画素を含む。図6に示されるサブ画素は、赤色(R)の光を出射するためのサブ画素である。なお、緑色及び青色の光を出射するためのサブ画素も、図6に示される回路と同様の回路構成を有する。
サブ画素は、図6に示されるように、TFT(Thin Film Transistor、薄膜トランジスタ)81と、コンデンサ84と、TFT82と、自発光素子85rとを有する。
TFT81は、ソースドライバ68の出力信号であるデータ信号が一端に入力される。コンデンサ84は、TFT81に接続される。TFT82は、TFT81とコンデンサ84との接続点に制御端子が接続されている。自発光素子85rは、TFT82に接続される。
TFT81は、書き込み用シフトレジスタ64が出力する制御信号である書き込み信号に基づいてオン/オフを切り替える。1水平期間内に書き込み信号によりTFT81がオンすると、画素に書き込む信号レベルに応じたソースドライバ出力信号であるデータ信号がコンデンサ84に保持される。
書き込み信号がオフになった後、コンデンサ84に保持された電圧に応じた電流がTFT82に流れ、自発光素子85rは点灯する。
[2.電流制限回路の動作及び電流制限方法]
電流制限回路40の動作及び電流制限方法について説明する。
電流制限回路40の動作及び電流制限方法について説明する。
まず、電流制限回路40の動作などの説明に先立って、図6に示されるサブ画素に入力される信号について図7を用いて説明する。図7は、本実施の形態に係るサブ画素に入力される書き込み信号の一例を示す図である。表示装置10は、ソースドライバ68が水平期間毎に出力するデータ信号を、書き込み信号により表示部70に書き込み、水平ライン(以下、単に「ライン」ともいう。)単位の発光を行う。表示装置10は、このような動作を垂直期間毎に繰り返す。
次に、表示部70の表示状態の遷移について図8を用いて説明する。図8は、本実施の形態に係る表示部70の表示状態の遷移を示す模式図である。図8において、表示画面は、時点T1から時点T2、時点T2から時点T3の表示へと移行する。図8に示される第mフレームの終わりに相当する時点T1においては第mフレームの画面が表示されている。ここで、データ信号を各画素に書き込むための制御信号である書き込み信号を出力する書き込み用シフトレジスタ64は、表示部70の表示エリアの先頭を起点に画面の上から下へと走査するように書き込み信号を出力する。このため、第mフレームの次のフレームである第nフレーム(つまり、第m+1フレーム)の中間に相当する時点T2では、画面の上半分が第nフレームの画面となり、下半分は第mフレームの画面のままとなる。第nフレームの終わりに相当する時点T3になると、表示エリアの下まで走査され、全画面第nフレームの画面となる。
次に、本実施の形態に係る電流制限回路40の動作及び電流制限方法について図9を用いて説明する。図9は、本実施の形態に係る電流制限方法の流れを示すフローチャートである。
図9に示されるように、まず、電流制限回路40の第一ゲイン演算回路51は、表示パネル60用の映像信号に対応する複数の画素での消費電力である第一消費電力に基づいて、映像信号に乗算するための第一ゲインを演算する(第一ゲイン演算ステップS1)。以下、第一ゲイン演算ステップS1について説明する。
第一ゲイン演算回路51は、第一ゲインの演算において電力換算データを用いる。この電力換算データを記憶する第一画面データ記憶部41の構成について図10を用いて説明する。図10は、本実施の形態に係る第一画面データ記憶部41の構成を示す模式図である。図10に示されるように、第一画面データ記憶部41は、水平期間データ演算回路46から出力された電力換算データを記憶する。水平期間データ演算回路46から出力された電力換算データは、第iラインの電力値として第一画面データ記憶部41に記憶される。次のフレームの書き替えが始まると、第一画面データ記憶部41は、記憶する電力値を、第1ラインから順に新たに書き替える。
次に、第一ゲイン演算回路51における演算処理について、図11を用いて説明する。図11は、本実施の形態に係る第一ゲイン演算回路51における第一ゲイン演算方法を示すフローチャートである。
図11に示されるように、まず、第一ゲイン演算回路51は、第一画面データ記憶部41が記憶する水平期間電力換算データに基づいて第一画面電力値を演算する(S11)。具体的には、第一画面データ記憶部41に記憶された水平ライン数の水平期間電力換算データの和を第一画面電力値として演算する。上述したとおり第一画面電力値は、第一消費電力の一例である。
続いて、第一ゲイン演算回路51は、演算した第一画面電力値が予め定められた制御目標電力値を超えているかどうか判断する(S12)。第一画面電力値が制御目標電力値を超えていなければ(S12でNo)、第一ゲインを1に設定する(S13)。第一画面電力値が制御目標電力値を超えていれば(S12でYes)、第一画面電力値に対する制御目標電力値の比を1未満の第一ゲインとして演算する(S14)。
以上のように、第一ゲインが演算される。
図9に戻り、電流制限回路40の第二ゲイン演算回路52は、第一消費電力、及び第一消費電力の変化率に基づいて、映像信号に乗算するための第二ゲインを演算する(第二ゲイン演算ステップS2)。以下、第二ゲイン演算ステップS2について説明する。
第二ゲイン演算回路52は、第二ゲインの演算において変換データを用いる。この変換データを記憶する第二画面データ記憶部42の構成について図12を用いて説明する。図12は、本実施の形態に係る第二画面データ記憶部42の構成を示す模式図である。図12に示されるように、第二画面データ記憶部42は、水平期間データ演算回路46から出力された電力換算データに感度係数を乗算した変換データを記憶する。当該変換データは、第iラインの電力値として第二画面データ記憶部42に記憶される。次のフレームの書き替えが始まると、第二画面データ記憶部42は、記憶する電力値を、第1ラインから順に新たに書き替える。
次に、第二ゲイン演算回路52における演算処理について、図13を用いて説明する。図13は、本実施の形態に係る第二ゲイン演算回路52における第二ゲイン演算方法を示すフローチャートである。
図13に示されるように、まず、第二ゲイン演算回路52は、第二画面データ記憶部42が記憶する変換データに基づいて第二画面電力値を演算する(S21)。具体的には、第二画面データ記憶部42に記憶された水平ライン数の変換データの和を第二画面電力値として演算する。上述したとおり、第二画面電力値は、第二消費電力の一例であり、第一消費電力、及び第一消費電力の変化率に基づいて決定される。
続いて、第二ゲイン演算回路52は、演算した第二画面電力値が予め定められた制御目標電力値を超えているかどうか判断する(S22)。第二画面電力値が制御目標電力値を超えていなければ(S22でNo)、第二ゲインを1に設定する(S23)。第二画面電力値が制御目標電力値を超えていれば(S22でYes)、第二画面電力値に対する制御目標電力値の比を1未満の第二ゲインとして演算する(S24)。
以上のように、第二ゲインが演算される。
図9に戻り、電流制限回路40のゲイン選択回路55は、映像信号に乗算するゲインとして、第一ゲイン及び第二ゲインのうち一方を選択する(ゲイン選択ステップS3)。ゲイン選択回路55は、第一消費電力が下降している場合には、ゲインとして第一ゲインを選択し、第一消費電力が上昇している場合には、ゲインとして第二ゲインを選択する。
続いて、電流制限回路40のゲイン乗算回路44は、映像信号と、ゲインとを乗算する(ゲイン乗算ステップS4)。ゲイン乗算回路44は、入力された映像信号と、ゲイン選択回路55から入力されたゲインとを乗算する。本実施の形態では、ゲイン乗算回路44は、映像信号に含まれるR信号、G信号、及びB信号の各々にゲインを乗算する。ゲイン乗算回路44が、ゲインを映像信号に乗算することで、画面電力値が制御目標電力値を超えている場合に、表示パネル60が有する複数の画素に供給される電流が制限される。以上のように、本実施の形態に係る電流制限方法によれば、表示パネル60が有する複数の画素の消費電流を制限できる。
[3.効果]
本実施の形態に係る表示装置10の効果について、比較例に係る表示装置と比較しながら説明する。ここでは、比較例1に係る表示装置として、電流制限回路を備えない点において、本実施の形態に係る表示装置10と相違し、その他の点において一致する表示装置を用いる。また、比較例2に係る表示装置として、従来技術の電流制限回路を備える点において、本実施の形態に係る表示装置10と相違し、その他の点において一致する表示装置を用いる。比較例2に係る表示装置が備える電流制限回路は、映像信号に乗算するゲインとして、本実施の形態に係る第一ゲインを常に用いる点において本実施の形態に係る電流制限回路40と相違する。
本実施の形態に係る表示装置10の効果について、比較例に係る表示装置と比較しながら説明する。ここでは、比較例1に係る表示装置として、電流制限回路を備えない点において、本実施の形態に係る表示装置10と相違し、その他の点において一致する表示装置を用いる。また、比較例2に係る表示装置として、従来技術の電流制限回路を備える点において、本実施の形態に係る表示装置10と相違し、その他の点において一致する表示装置を用いる。比較例2に係る表示装置が備える電流制限回路は、映像信号に乗算するゲインとして、本実施の形態に係る第一ゲインを常に用いる点において本実施の形態に係る電流制限回路40と相違する。
表示部70の複数の画素の消費電力について、図14を用いて説明する。図14は、比較例1、比較例2、及び本実施の形態に係る各表示装置において全黒表示から全白表示に変化させる際の複数の画素での消費電力の時間波形を示すグラフである。図14に示される例では、表示部70を全黒表示から全白表示(つまり、最高輝度での全画素白表示)に変化させた後、全白表示に維持される。図14には、各時点において、比較例2に係る表示部70に表示される画像(a)~(d)、及び、本実施の形態に係る表示部70に表示される画像(e)~(h)が併せて示されている。
図14の画像(a)及び(e)に示されるように、図14のグラフの時刻t=1.0[フレーム時間]においては、各表示装置の表示部70は、いずれも全黒表示状態である。この場合、表示部70の複数の画素に供給される電流はほぼゼロである。続いて、全白表示を示す映像信号が各表示装置に入力された場合、表示部70の水平期間毎に、表示部70の上端のラインから順に、黒表示から白表示に切り替えられる。ここで、比較例1に係る表示装置においては、すべてのラインにおいて表示装置に入力される映像信号どおりに白表示に切り替えられる。つまり、比較例1に係る表示装置は、映像信号に乗算されるゲインが常に1である表示装置に相当する。
比較例1に係る表示装置においては、時刻t=1.0以降に表示部70の上端のラインから順に黒表示から最高輝度での白表示に切り替えられる。これに伴い、図14のグラフに示されるように、消費電力は、0%から徐々に上昇し、時刻t=2.0において、100%となる。
比較例2に係る表示装置においては、時刻t=1.0以降に表示部70の上端のラインから順に黒表示から白表示に切り替えられる際に、上端付近のラインにおいては、映像信号どおりに最高輝度での白表示に切り替えられる。この場合、図14のグラフに示されるように、白表示への切り替えの途中で、消費電力が制御目標電力値を超える(図14のグラフの時刻t=1.4付近参照)。図14に示される例では、制御目標電力値は、全画面において最高輝度で白表示を行った場合の消費電力の40%である。このように複数の画素の消費電力が制御目標電力値を超える場合、比較例2に係る電流制限回路は、映像信号に1未満のゲイン(本実施の形態に係る第一ゲイン)を乗算する。これにより、複数の画素に供給される電流が制限される。
例えば、図14の時刻t=1.5においては、表示部70の上側の半分の領域に配置されたラインが黒表示から白表示に切り替えられる。比較例2に係る表示装置において、この状態では、図14の画像(b)に示されるように、電流制限回路によって映像信号の輝度が低減されるため、上端のラインから下方のラインに近づくにしたがって、白表示の輝度が低下する。具体的には、表示部70の上端のラインは、映像信号どおりに白表示されるが、図14の画像(b)において白表示されているラインのうち最も下方に配置されているライン(つまり、表示部70の上下方向の中央に位置するライン)は、映像信号が示す輝度より低い輝度で白表示(つまりグレー表示)される。その後、表示部70の下半分のラインに配置された画素も、映像信号が示す輝度より低い輝度で白表示される。図14に示される例では、時刻t=1.4程度以降にゲインは1未満となり、時刻t=2.0では、ゲインは、0.4(=40/100)となる。これにより、時刻t=2.0では、図14の画像(c)に示されるように、比較例2に係る表示部70は、表示部70の下端に近づくほど輝度が低下する全白表示となる。時刻t=2.0では、表示部70の上端に付近のラインにおいて、映像信号どおりの輝度で白表示されるため、複数の画素の消費電力は、制御目標電力値を大幅に超える。
時刻t=2.0から1フレーム時間の間も電流制限回路によって複数の画素に供給される電流が制限される。図14に示される例では、ゲインは、0.4に維持される。これにより、時刻t=2.0から1垂直期間経過後の時刻t=3.0では、すべてのラインが、映像信号が示す輝度より低い輝度で全白表示される。これにより、時刻t=3.0以降において複数の画素の消費電力は、制御目標電力値以下に制限される。
以上のように比較例2に係る表示装置では、複数の画素の消費電力が一時的に大幅に制御目標電力値を超え得る。
一方、本実施の形態に係る表示装置10の表示部70は、図14の画像(e)に示されるように、図14のグラフの時刻t=1.0においては、全黒表示状態である。表示パネル60に入力される1フレーム分の映像信号が全黒表示を示す場合に表示部70は全黒表示となる。全黒表示を示す1フレーム分の映像信号に続く1フレーム分の映像信号が全白表示を示す場合、時刻t=1.0以降では、第一消費電力は上昇する。このため、ゲイン選択回路55は、ゲインとして第二ゲインを選択する。第二ゲインを演算する際に用いる上述したとおり、第二画面電力値は、水平期間電力換算データに感度係数を乗算した値を用いて演算される。第一消費電力が上昇する際には、感度係数は1より大きくなるため(上記式(1)参照)、第二画面電力値は、水平期間電力換算データそのものを用いて演算される第一画面電力値より大きくなる。したがって、第一消費電力が上昇する際には、第二ゲインは、第一ゲインよりも小さい。また、第二ゲインは、第一画面電力値が制御目標電力値を超える前に1未満になる。図14の画像(f)に示されるように、電流制限回路40によって映像信号の輝度が低減されるため、画像(b)と同様に、上端のラインから下方のラインに近づくにしたがって、白表示の輝度が低下する。具体的には、表示部70の上端のラインは、映像信号どおりに白表示されるが、図14の画像(b)において白表示されているラインのうち最も下方に配置されているライン(つまり、表示部70の上下方向の中央に位置するライン)は、映像信号が示す輝度より低く、かつ、画像(b)に示される比較例2に係る表示部70における輝度より低い輝度で白表示される。その後、表示部70の下半分のラインに配置された画素も、映像信号が示す輝度より低く、かつ、比較例2に係る表示部70における輝度よりも低い輝度で白表示される。これにより、時刻t=2.0では、図14の画像(g)に示されるように、本実施の形態に係る表示部70は、表示部70の下端に近づくほど輝度が低下する全白表示となる。
時刻t=2.0では、表示部70の上端に付近のラインにおいて、映像信号どおりの輝度で白表示されるため、複数の画素の消費電力は、制御目標電力値を少し超える。しかしながら、第二ゲインは、比較例2に係るゲインより小さい。例えば、時刻t=2.0において、第二ゲインは、比較例に係るゲイン(0.4)より小さくなる。このため、本実施の形態に係る複数の画素の消費電力は、比較例2に係る複数の画素の消費電力より抑制される。
時刻t=2.0以降においては、黒表示から白表示への切り替えが完了し、第一消費電力は、一定となる。したがって、時刻t=2.0以降においては、感度係数は、1となるため、第二ゲインは、第一ゲインと等しくなる。このため、時刻t=2.0以降においては、比較例2に係る表示装置と同様に、本実施の形態に係る表示装置10においても、複数の画素の消費電力は低下する。ただし、本実施の形態では、表示部70の下端付近のラインにおいては、比較例2に係る表示部70の下端付近のラインより、輝度が低いため、本実施の形態に係る複数の画素の消費電力は、一旦、制御目標電力値を下回る。そして、表示部70の下端付近のラインが、比較例2と同様に比較的輝度が高い白表示に切り替えられることで、本実施の形態に係る複数の画素の消費電力は上昇し、時刻t=3.0において、制御目標電力値となる。時刻t=3.0以降において、複数の画素の消費電力は、制御目標電力値以下に制限される。
以上のように、本実施の形態に係る電流制限回路40及び電流制限方法によれば、第一消費電力、及び第一消費電力の変化率に基づいて演算した第二ゲインを用いることで、映像信号が示す輝度が急激に増大する場合にも表示パネル60の消費電力を抑制することが可能となる。
また、本実施の形態に係る表示装置10において、感度係数を調整することで、複数の画素における消費電力(及び消費電流)を調整することが可能である。例えば、図14のグラフに一点鎖線で示されるように、上記式(1)に示される感度レベルlvを低減することで感度係数を低減すれば、感度係数の影響を低減できる。つまり、本実施の形態に係る電流制限回路40の電流制限特性を比較例2に係る電流制限回路の電流制限特性に近づけることができる。また、図14のグラフに二点鎖線で示されるように、上記式(1)の感度レベルlvを増大させることで感度係数を増大させれば、感度係数の影響を増大させることができる。つまり、より一層電流を制限することができる。
(その他の実施の形態)
以上、本開示について、実施の形態に基づいて説明したが、本開示は、上記実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る電流制限回路などを内蔵した各種機器も本開示に含まれる。
以上、本開示について、実施の形態に基づいて説明したが、本開示は、上記実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る電流制限回路などを内蔵した各種機器も本開示に含まれる。
例えば、上記実施の形態では、電流制限回路40は表示装置10に備えられているが、電流制限回路40は、必ずしも表示装置10に備えられなくてもよい。このような変形例について図15を用いて説明する。図15は、本変形例に係る電流制限回路40と表示装置710との関係を示すブロック図である。図15に示されるように、電流制限回路40は、GPU(Graphics Processing Unit)712に備えられる。GPU712は、画像処理用の演算装置であり、映像信号が入力されて、電流制限回路40によってゲインが乗算された映像信号を出力する。GPU712は、表示装置710の外部に配置される。GPU712は、例えば、図16に示されるようなPC(Personal Computer)804に備えられてもよい。PC804は、キーボード806及びマウス807などによって操作される。表示装置710は、図16に示されるモニタ805に備えられてもよい。モニタ805は、表示装置710を備え、PC804からの映像信号を表示する。また、GPU712は、図17に示されるようなハードディスクレコーダ808に備えられてもよい。
以上のように上記実施の形態に係る電流制限回路40が表示装置10に備えられない場合にも、上記実施の形態に係る電流制限回路40と同様の効果が奏される。
また、上記実施の形態に係る表示装置10は、図18に示されるような薄型フラットTV802に内蔵されてもよい。この場合にも、上記実施の形態と同様の効果が奏される。
また、上記実施の形態では、表示パネルが有する画素が、RGBの三色にそれぞれ対応する三つのサブ画素を含む構成を示したが、画素の構成はこれに限定されない。例えば、画素が、RGBWの四色にそれぞれ対応する四つのサブ画素を含んでもよい。また表示パネルがモノクロ表示パネルである場合には、画素には、図6に示されるような単一の回路が含まれてもよい。
また、上記実施の形態では、映像信号は、RGB信号であったが、映像信号には、RGB信号以外の信号が含まれてもよい。つまり、映像信号は、RGB信号を含めばよい。
また、映像信号は、RGB信号を含む信号に限定されない。例えば、映像信号は、輝度信号を含む色差信号であってもよい。
また、上記実施の形態においては、自発光素子として、有機EL素子を用いる例を示したが、自発光素子はこれに限定されない。例えば、自発光素子として、無機EL素子などを用いてもよい。
また、上記実施の形態に係る電流制限回路40を構成する構成要素の一部は、マイクロプロセッサ、ROM、RAM、ハードディスクユニット、ディスプレイユニット、キーボード、マウスなどから構成されるコンピュータシステムであってもよい。上記RAM又は上記ハードディスクユニットには、コンピュータプログラムが記憶されている。上記マイクロプロセッサが、当該コンピュータプログラムにしたがって動作することにより、その機能を達成する。ここでコンピュータプログラムは、所定の機能を達成するために、コンピュータに対する指令を示す命令コードが複数個組み合わされて構成されたものである。
また、上記実施の形態に係る電流制限回路40を構成する構成要素の一部は、1個のシステムLSI(Large Scale Integration:大規模集積回路)から構成されているとしてもよい。システムLSIは、複数の構成部を1個のチップ上に集積して製造された超多機能LSIであり、具体的には、マイクロプロセッサ、ROM、RAMなどを含んで構成されるコンピュータシステムである。上記RAMには、コンピュータプログラムが記憶されている。上記マイクロプロセッサが、上記コンピュータプログラムにしたがって動作することにより、システムLSIは、その機能を達成する。
また、上記実施の形態に係る電流制限回路40を構成する構成要素の一部は、各装置に脱着可能なICカード又は単体のモジュールから構成されているとしてもよい。上記ICカード又は上記モジュールは、マイクロプロセッサ、ROM、RAMなどから構成されるコンピュータシステムである。上記ICカード又は上記モジュールは、上記の超多機能LSIを含むとしてもよい。マイクロプロセッサが、コンピュータプログラムにしたがって動作することにより、上記ICカード又は上記モジュールは、その機能を達成する。このICカード又はこのモジュールは、耐タンパ性を有するとしてもよい。
また、上記実施の形態に係る電流制限回路40を構成する構成要素の一部は、上記コンピュータプログラム又は上記デジタル信号をコンピュータで読み取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、CD-ROM、MO、DVD、DVD-ROM、DVD-RAM、BD(Blu-ray(登録商標) Disc)、半導体メモリなどに記録したものとしてもよい。また、これらの記録媒体に記録されている上記デジタル信号であるとしてもよい。
また、上記実施の形態に係る電流制限回路40を構成する構成要素の一部は、上記コンピュータプログラム又は上記デジタル信号を、電気通信回線、無線又は有線通信回線、インターネットを代表とするネットワーク、データ放送等を経由して伝送するものとしてもよい。
また、本開示は、上記に示す方法であるとしてもよい。また、これらの方法をコンピュータにより実現するコンピュータプログラムであるとしてもよいし、上記コンピュータプログラムからなるデジタル信号であるとしてもよい。さらに、本開示は、そのコンピュータプログラムを記録したCD-ROM等である非一時的なコンピュータ読み取り可能な記録媒体として実現してもよい。
また、本開示は、マイクロプロセッサとメモリを備えたコンピュータシステムであって、上記メモリは、上記コンピュータプログラムを記憶しており、上記マイクロプロセッサは、上記コンピュータプログラムにしたがって動作するとしてもよい。
また、上記プログラム又は上記デジタル信号を上記記録媒体に記録して移送することにより、又は上記プログラム又は上記デジタル信号を、上記ネットワーク等を経由して移送することにより、独立した他のコンピュータシステムにより実施するとしてもよい。
上記実施の形態及び上記変形例をそれぞれ組み合わせてもよい。
本開示は、例えば、有機ELフラットパネルディスプレイに有用であり、特に、消費電力が大きくなる大画面のディスプレイにおいて用いるのに最適である。
10、710 表示装置
40 電流制限回路
41 第一画面データ記憶部
42 第二画面データ記憶部
44 ゲイン乗算回路
45 加重平均回路
46 水平期間データ演算回路
47 係数生成回路
48 乗算回路
51 第一ゲイン演算回路
52 第二ゲイン演算回路
55 ゲイン選択回路
60 表示パネル
62 書き込み処理部
64 書き込み用シフトレジスタ
68 ソースドライバ
70 表示部
81、82 TFT
84 コンデンサ
85r 自発光素子
712 GPU
802 薄型フラットTV
804 PC
805 モニタ
806 キーボード
807 マウス
808 ハードディスクレコーダ
40 電流制限回路
41 第一画面データ記憶部
42 第二画面データ記憶部
44 ゲイン乗算回路
45 加重平均回路
46 水平期間データ演算回路
47 係数生成回路
48 乗算回路
51 第一ゲイン演算回路
52 第二ゲイン演算回路
55 ゲイン選択回路
60 表示パネル
62 書き込み処理部
64 書き込み用シフトレジスタ
68 ソースドライバ
70 表示部
81、82 TFT
84 コンデンサ
85r 自発光素子
712 GPU
802 薄型フラットTV
804 PC
805 モニタ
806 キーボード
807 マウス
808 ハードディスクレコーダ
Claims (13)
- 複数の画素を有する表示パネル用の映像信号が入力され、前記複数の画素の消費電流を制限する電流制限回路であって、
前記映像信号に対応する前記複数の画素での消費電力である第一消費電力に基づいて、前記映像信号に乗算するための第一ゲインを演算する第一ゲイン演算回路と、
前記第一消費電力、及び前記第一消費電力の変化率に基づいて、前記映像信号に乗算するための第二ゲインを演算する第二ゲイン演算回路と、
前記映像信号に乗算するゲインとして、前記第一ゲイン及び前記第二ゲインの一方を選択するゲイン選択回路と、
前記映像信号と前記ゲインとを乗算するゲイン乗算回路とを備える
電流制限回路。 - 前記ゲイン選択回路は、前記第一消費電力が下降している場合には、前記ゲインとして前記第一ゲインを選択し、前記第一消費電力が上昇している場合には、前記ゲインとして前記第二ゲインを選択する
請求項1に記載の電流制限回路。 - 前記ゲイン選択回路は、前記第一消費電力が変化していない場合には、前記ゲインとして、前記第一ゲイン及び前記第二ゲインのうち、直前まで選択していた一方を選択する
請求項2に記載の電流制限回路。 - 前記ゲイン選択回路は、前記第一消費電力の時間に対する変化を判定できない場合には、前記ゲインとして、前記第一ゲインを選択する
請求項2又は3に記載の電流制限回路。 - 前記第一ゲイン演算回路は、1フレーム分の前記映像信号に対応する前記複数の画素での消費電力の予測値である第一画面電力値を演算し、
前記第一ゲインは、前記第一画面電力値が前記複数の画素での消費電力の制御目標上限値である制御目標電力値を超える場合には、1未満である
請求項1~4のいずれか1項に記載の電流制限回路。 - 前記第一ゲインは、前記第一画面電力値が前記制御目標電力値を超える場合には、前記制御目標電力値を前記第一画面電力値で除した値以下の値である
請求項5に記載の電流制限回路。 - 前記第二ゲイン演算回路は、感度係数を前記映像信号に乗算した値に対応する前記複数の画素での消費電力である第二消費電力に基づいて、前記第二ゲインを演算し、
前記感度係数は、前記第一消費電力の変化率が増大するにしたがって増大する係数である
請求項1~6のいずれか1項に記載の電流制限回路。 - 前記第二ゲイン演算回路は、1フレーム分の前記映像信号に前記感度係数を乗算した値に対応する前記複数の画素での消費電力の予測値である第二画面電力値を演算し、
前記第二ゲインは、前記第二画面電力値が前記複数の画素の消費電力の制御目標上限値である制御目標電力値を超える場合には、1未満である
請求項7に記載の電流制限回路。 - 前記第二ゲインは、前記第二画面電力値が前記制御目標電力値を超える場合には、前記制御目標電力値を前記第二画面電力値で除した値以下の値である
請求項8に記載の電流制限回路。 - 前記第一ゲイン演算回路及び前記第二ゲイン演算回路は、それぞれ、前記第一ゲイン及び前記第二ゲインを前記映像信号の垂直期間より短い周期毎に演算し、かつ、出力する
請求項1~9のいずれか1項に記載の電流制限回路。 - 前記映像信号は、RGB信号を含む
請求項1~10のいずれか1項に記載の電流制限回路。 - 請求項1~11のいずれか1項に記載の電流制限回路と、
前記表示パネルとを備える
表示装置。 - 表示パネルが有する複数の画素の消費電流を制限する電流制限方法であって、
前記表示パネル用の映像信号に対応する前記複数の画素での消費電力である第一消費電力に基づいて、前記映像信号に乗算するための第一ゲインを演算する第一ゲイン演算ステップと、
前記第一消費電力、及び前記第一消費電力の変化率に基づいて、前記映像信号に乗算するための第二ゲインを演算する第二ゲイン演算ステップと、
前記映像信号に乗算するゲインとして、前記第一ゲイン及び前記第二ゲインのうち一方を選択するゲイン選択ステップと、
前記映像信号と前記ゲインとを乗算するゲイン乗算ステップとを含む
電流制限方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022010054A JP2023108808A (ja) | 2022-01-26 | 2022-01-26 | 電流制限回路、表示装置、及び、電流制限方法 |
US17/989,386 US11942031B2 (en) | 2022-01-26 | 2022-11-17 | Current limiting circuit, display device, and current limiting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022010054A JP2023108808A (ja) | 2022-01-26 | 2022-01-26 | 電流制限回路、表示装置、及び、電流制限方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023108808A true JP2023108808A (ja) | 2023-08-07 |
Family
ID=87314503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022010054A Pending JP2023108808A (ja) | 2022-01-26 | 2022-01-26 | 電流制限回路、表示装置、及び、電流制限方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11942031B2 (ja) |
JP (1) | JP2023108808A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021184054A (ja) * | 2020-05-22 | 2021-12-02 | 株式会社Joled | 表示装置、及び、電流制限方法 |
JP2023079069A (ja) * | 2021-11-26 | 2023-06-07 | 株式会社Joled | 電流制限回路、表示装置、及び、電流制限方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10296743B4 (de) * | 2002-01-31 | 2014-02-06 | Mitsubishi Denki K.K. | Analogeinheit |
JP2007212644A (ja) | 2006-02-08 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 自発光表示装置 |
JP5111872B2 (ja) * | 2007-01-23 | 2013-01-09 | パナソニック株式会社 | 映像信号処理装置、映像信号処理方法、映像信号処理プログラムおよび映像信号表示装置 |
JP7181597B2 (ja) * | 2019-01-29 | 2022-12-01 | 株式会社Joled | 処理回路、表示装置、及び、処理方法 |
US11107403B2 (en) * | 2019-09-24 | 2021-08-31 | Joled Inc. | Current limiting circuit, display device, and current limiting method |
-
2022
- 2022-01-26 JP JP2022010054A patent/JP2023108808A/ja active Pending
- 2022-11-17 US US17/989,386 patent/US11942031B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11942031B2 (en) | 2024-03-26 |
US20230237962A1 (en) | 2023-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10699615B2 (en) | Application processor and display device including the same | |
KR101479993B1 (ko) | 4색 표시 장치 및 그 신호 변환 방법 | |
US7375711B2 (en) | Electro-optical device, method of driving the same and electronic apparatus | |
US8228270B2 (en) | Display device and driving method thereof | |
KR102207190B1 (ko) | 영상 처리 방법 및 영상 처리 회로와, 그를 이용한 표시 장치 | |
JP2006506664A (ja) | 液晶表示装置及びその駆動方法 | |
CN107545868B (zh) | 显示设备 | |
JP5091124B2 (ja) | 表示制御装置、およびそれを用いた電子機器 | |
KR20150038862A (ko) | 유기 발광 표시 장치의 구동 방법 및 유기 발광 표시 장치 | |
JP2023108808A (ja) | 電流制限回路、表示装置、及び、電流制限方法 | |
US11107403B2 (en) | Current limiting circuit, display device, and current limiting method | |
JP2006506665A (ja) | 液晶表示装置及びその駆動方法 | |
US11100859B2 (en) | Processing circuit, display device, and processing method for reducing current during luminance change | |
KR20200128283A (ko) | 표시 장치 및 이의 구동 방법 | |
JP2007065182A (ja) | 表示装置 | |
TW200414098A (en) | Liquid crystal display and driving method thereof | |
WO2021235415A1 (ja) | 表示装置、及び、電流制限方法 | |
JP2005283702A (ja) | 表示パネル、表示装置、半導体集積回路及び電子機器 | |
US12020644B2 (en) | Current limiting circuit, display device, and current limiting method | |
JP2012058351A (ja) | 画像表示装置 | |
JP5906631B2 (ja) | 表示装置、表示方法および電子機器 | |
JP2009003180A (ja) | 表示方法及び表示装置 | |
JP7305179B2 (ja) | 電流制限回路、表示装置、及び電流制限方法 | |
CN111599295A (zh) | 显示装置及其峰值亮度控制方法 | |
JP7386035B2 (ja) | 電流制限回路、表示装置、及び電流制限方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20230926 |