JP2023103680A - 表示装置及びデータドライバ - Google Patents

表示装置及びデータドライバ Download PDF

Info

Publication number
JP2023103680A
JP2023103680A JP2022004336A JP2022004336A JP2023103680A JP 2023103680 A JP2023103680 A JP 2023103680A JP 2022004336 A JP2022004336 A JP 2022004336A JP 2022004336 A JP2022004336 A JP 2022004336A JP 2023103680 A JP2023103680 A JP 2023103680A
Authority
JP
Japan
Prior art keywords
signal
output
data
grayscale data
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022004336A
Other languages
English (en)
Inventor
弘 土
Hiroshi Tsuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Technology Co Ltd
Original Assignee
Lapis Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Technology Co Ltd filed Critical Lapis Technology Co Ltd
Priority to JP2022004336A priority Critical patent/JP2023103680A/ja
Priority to CN202310011779.6A priority patent/CN116453480A/zh
Priority to US18/150,787 priority patent/US11990102B2/en
Publication of JP2023103680A publication Critical patent/JP2023103680A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【目的】本発明は、カラム反転駆動によって表示パネルを駆動するにあたり、フリッカのみならずクロストーク等の画質劣化を抑えた画像表示を行うことが可能な表示装置及びデータドライバを提供することを目的とする。【構成】本発明は、映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を正極性の階調データ信号として出力させると共に、映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが正極性の階調データ信号とは異なる位相で所定周期毎に表れる信号を負極性の階調データ信号として出力させる第１の出力モードと、上記した正極性の階調データ信号を生成すると共に、映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが正極性の階調データ信号と同一の位相で所定周期毎に表れる信号を負極性の階調データ信号として出力させる第２の出力モードと、を択一的に実行し、所定期間毎にその所定期間内で出力モードの切り替えを行う。【選択図】図４

Description

本発明は、映像信号に応じた画像を表示する表示装置、及び表示装置に含まれるデータドライバに関する。
現在、大画面の表示装置の多くには、表示デバイスとしてアクティブマトリクス駆動方式の液晶パネルが採用されている。
液晶パネルには、２次元画面の垂直方向に夫々伸張する複数のデータ線と、２次元画面の水平方向に夫々伸張する複数のゲート線と、が交叉して配置されている。更に、これら複数のデータ線と、複数のゲート線との各交叉部には、データ線及びゲート線に接続されている画素スイッチを含む画素部が形成されている。画素部は、画素毎に独立して配置されている透明電極と、液晶パネルにおける２次元画面全体を担う１つの透明な電極が形成されている対向基板と、各画素の透明電極各々と対向基板との間に封入された液晶材料と、バックライトと、を有する。
液晶表示装置は、かかる液晶パネルと共に、各画素の輝度レベルに対応したアナログ電圧値を有する階調データ信号を１水平走査期間単位のデータパルスでデータ線に供給するデータドライバ、及び画素スイッチをオン・オフ制御するゲート選択信号をゲート線の各々に印加するゲートドライバを含む。
液晶表示装置では、ゲートドライバから送出されたゲート選択信号に応じて画素スイッチがオンとなるときに、データドライバから送出された階調データ信号が画素部の透明電極に印加される。以降、かかる動作を画素部への電圧供給、或いは画素部への充電（放電も含む）と称する。この際、各画素に対応した透明電極に印加された階調データ信号の電圧値と、液晶層を挟んで透明電極群と対向する対向基板電極に印加されている固定の電圧（対向基板電圧と称する）との電位差に応じて液晶の透過率が変化し、当該階調データ信号に応じた表示が行われる。
更に、液晶表示装置では、自身の液晶の劣化を防ぐために、対向基板電圧に対して正極性の階調データ信号と負極性の階調データ信号を所定のフレーム期間毎に交互に供給する極性反転駆動を行う。
尚、近年の液晶表示装置の大画面化及び超高解像度化に伴い、映像信号の１水平走査期間の期間長が短くなり、１画素あたりの駆動期間、つまりデータ線に１つの画素に対応した階調データ信号を供給する期間（１データ期間とも称する）も短くなる。これにより、画素への充電期間が短くなり、特に、負極性の階調データ信号が供給（充電）される画素よりも、正極性の階調データ信号が供給（充電）される画素において充電不足が生じる可能性が高かった。
つまり、各画素に含まれる画素スイッチは実際には薄膜トランジスタであり、その制御端子に印加されるゲート選択信号と、その第１端子に印加される階調データ信号との電位差に応じた電流駆動能力で、その第２端子に接続される画素（透明電極）へ階調データ信号が供給される。よって、ゲート選択信号と階調データ信号との電位差が小さいほど画素スイッチの電流駆動能力が小さくなり、画素に対する階調データ信号の充電速度が遅くなる。
この際、正極性の階調データ信号の電圧は全体的に負極性の階調データ信号の電圧よりも高い。よって、正極性の階調データ信号とゲート選択信号との電位差は、負極性の階調データ信号とゲート選択信号との電位差よりも小さくなる。これにより、１データ期間内において、負極性の階調データ信号が供給（充電）された画素が過不足無く充電されても、正極性の階調データ信号が供給（充電）された画素が充電不足となる場合があり、表示画像にフリッカや画質劣化が生じる虞があった。
そこで、階調データ信号の極性を１水平走査ライン毎に反転させる駆動を採用し、正極性の階調データ信号で書込を行う１水平走査期間の期間長を、負極性の階調データ信号で書込を行う１水平走査期間の期間長に比べて長くすることで、上記不具合を解消した液晶駆動方法が提案された（例えば、特許文献１参照）。
ところで、液晶表示装置の大画面化及び超高解像度化に伴い、１データ期間が短くなると共に、ゲート線及びデータ線の配線抵抗及び配線容量が増加する。これにより、ゲートドライバの出力端子からの配線長が長い位置に配置されている画素では、近い位置に配置されている画素に比べて、その画素に到達するゲート選択信号のパルスのエッジ部の鈍りが大きくなる。また、極性反転による電位差の大きいデータ線の充放電が多いと、データドライバの消費電力（発熱）が増大する。
そこで、大画面及び高解像度の液晶パネルでは、データ線に供給する階調データ信号の極性をフレーム期間内は同一極性とし、隣接データ線間で極性を異ならせると共に、フレーム期間単位で、各データ線に供給する階調データ信号の極性を反転させる、いわゆるカラム反転駆動（カラムライン反転駆動とも称する）が行われている。
しかしながら、カラム反転駆動を行う場合にも、前述したように、負極性の階調データ信号が供給された画素が過不足無く充電されても、正極性の階調データ信号が供給された画素が充電不足となる虞がある。
図１は、カラム反転駆動により、表示パネルの互いに隣接する第Ｘ番目及び第（Ｘ＋１）番目のデータ線に夫々印加される正極性の階調データ信号Ｖｄｘ及び負極性の階調データ信号Ｖｄ（ｘ＋１）と、ゲート線に印加されるゲート選択信号Ｖｇｋの波形の一例を示す波形図である。図１では、データドライバに最も近い１番目のゲート線をＧＬ１とし、最も遠いｒ番目のゲート線をＧＬｒとし、ゲート線ＧＬｒからゲート線ＧＬ１に向かってゲートドライバから順次ゲート選択信号が出力される駆動例を示している。また、データドライバから出力される正極性の階調データ信号Ｖｄｘ及び負極性の階調データ信号Ｖｄ（ｘ＋１）も、ゲート選択信号の選択順に対応し、それぞれｒ行目の画素に供給される階調データパルスＤｐｒ、Ｄｎｒから順次出力され、最後に１行目の画素に供給される階調データパルスＤｐ１、Ｄｎ１が出力される。
ここで、階調データ信号は、データ線方向の各画素にそれぞれ供給するアナログ電圧値（階調電圧）を有し、１データ期間単位の複数の階調データパルスで構成される。正極性の階調データ信号Ｖｄｘの各階調データパルスは、対向基板電圧（以降、対向基板電圧ＶＣＯＭと称する）より高電位側で、所定の下限値Ｌｐｙから、それより高い上限値Ｌｐｚまでの電圧範囲内の階調電圧を有する。また、負極性の階調データ信号Ｖｄ（ｘ＋１）は、対向基板電圧ＶＣＯＭより低電位側で、所定の上限値Ｌｎｙから、それより低い下限値Ｌｎｚまでの電圧範囲内の階調電圧を有する。対向基板電圧は、一般的に、正極性の階調データ信号の下限値Ｌｐｙと、負極性の階調データ信号の上限値Ｌｎｙとの間に設定される。なお図面では、説明の便宜上、階調データ信号Ｖｄｘ及びＶｄ（ｘ＋１）の階調データパルスは、それぞれの電圧範囲内の上限値と下限値の階調電圧が１データ期間毎交互に出力される駆動パターンを示す。
ゲート選択信号Ｖｇｋは、選択対象となる第ｋ（ｋは２以上の整数）番目のゲート線に印加される、所定の低電位ＶＧＬの状態から高電位ＶＧＨに推移するパルス信号である。ゲート選択信号は、ゲートドライバの出力端子からのゲート線の配線長に応じたインピーダンス（配線抵抗や配線容量）により波形鈍りを生じる。尚、図１では、ゲートドライバの出力端子からの配線長が比較的長い位置の第Ｘ及び第（Ｘ＋１）番目のデータ線と交叉するゲート線の位置で観測されるゲート選択信号Ｖｇｋの波形の一例を示す。また、図１に示す一例では、画素充電効率を高める為に、ゲート選択信号Ｖｇｋは、ｋ行目の画素に供給する正極性の階調データパルスＤｐｋ及び負極性の階調データパルスＤｎｋが第Ｘ、第（Ｘ＋１）番目のデータ線に出力される１データ期間よりも前のデータ期間から高電位ＶＧＨの状態を維持している。これにより、図１に示すように、Ｄｐｋ及びＤｎｋの直前の階調データパルスＤｐ（ｋ＋１）及びＤｎ（ｋ＋１）等によって、選択対象となるｋ行目の画素を予備充電しておくという、いわゆるゲートプリチャージが為される。
ここで、正極性の階調データパルスＤｐｋと負極性の階調データパルスＤｎｋ（ｋは共に１，２，…，ｒ）は同一のクロック信号ＣＬＫによりタイミング制御され、それぞれの位相は同一とされる。ゲート選択信号Ｖｇｋと階調データパルスＤｐｋ及びＤｎｋの位相タイミングは、ｋ行目の選択画素に対して次の階調データパルスＤｐ（ｋ－１）及びＤｎ（ｋ－１）の充電が生じないように、負極性の階調データ信号Ｖｄ（ｘ＋１）の振幅の下限値Ｌｎｚとゲート選択信号Ｖｇｋの電位との関係で決定する。図１では、負極性の階調データ信号Ｖｄ（ｘ＋１）の下限値Ｌｎｚを有する階調データパルスＤｎｋを供給する１データ期間Ｔ１Ｈの終了時に、ゲート選択信号Ｖｇｋが下限値Ｌｎｚを下回るように位相タイミングが調整される。
これにより、負極性の階調データパルスＤｎｋの実効的な画素充電期間Ｔｎ１は１データ期間Ｔ１Ｈと同等となる。
一方、正極性の階調データパルスＤｐｋの実効的な画素充電期間Ｔｐ１は、正極性の階調データ信号Ｖｄｘのダイナミックレンジの下限値Ｌｐｙの階調データパルスＤｐｋとゲート選択信号Ｖｇｋの電位により定まる。
このとき、正極性の階調データパルスＤｐｋによる実効的な画素充電期間Ｔｐ１は、図１に示すようにゲート選択信号Ｖｇｋのリアエッジ部の鈍りにより、１データ期間Ｔ１Ｈよりも期間Ｔｓ１だけ短くなり、その分だけ画素充電率が下がる。
更に、前述したように、ゲート選択信号Ｖｇｋと階調データ信号との電位差も画素充電率に影響し、電位差の大きい負極性の階調データ信号Ｖｄ（ｘ＋１）の画素充電率に比べて、正極性の階調データ信号Ｖｄｘの画素充電率は低くなる。
したがって、正極性の階調データ信号に基づく充電率と、負極性の階調データ信号に基づく充電率とが一致しなくなり、表示画像中にフリッカや画質劣化が生じるという不具合が発生する。
この際、カラム反転駆動を行う場合には、１水平走査ラインに沿って正極性の階調データ信号が供給される画素と、負極性の階調データ信号が供給される画素とが混在するので、特許文献１に記載の方法では上記した不具合を解消することはできない。
特開２００２－１０８２８８号公報
ところで、カラム反転駆動を行うにあたり、正極性の階調データ信号に対して負極性の階調データ信号の位相を遅らせることで、リアエッジ部に鈍りが生じているゲート選択信号と負極性の階調データ信号とによる画素充電率と、当該ゲート選択信号と正極性の階調データ信号とによる画素充電率との差を縮めることが考えられる。
しかしながら、このようなカラム反転駆動により、例えば図２に示すような画面中央部に比較的大きい白色スクエア領域ＷＥを含むグレー背景の画像を表示すると、白色スクエア領域ＷＥの上辺及び下辺に沿って筋ムラ（クロストークと称する）が表れてしまうという問題が生じる。
以下に、このようなクロストークが生じる原因について図３を参照しつつ説明する。
図３は、図２に示す白色スクエア領域ＷＥの上辺に沿ったゲート線Ｇａにゲート選択信号が供給されている間に、白色スクエア領域ＷＥを通るデータ線Ｄｆ、Ｄ（ｆ＋１）、白色スクエア領域ＷＥを通らないデータ線Ｄｇ、Ｄ（ｇ＋１）に夫々送出されるデータ信号の波形と、対向基板電圧ＶＣＯＭの電圧波形を示す波形図である。なお以下では、液晶材料が、対向基板電圧ＶＣＯＭと各画素電極との電圧差が大きいほど液晶透過率大（白表示）となる特性を有する場合で説明する。
図３に示すように、データ線Ｄｆでは、正極性の階調データ信号のレベルが、時点Ｔｐにてグレーを表すレベルＶｐ＿ｇｙから白を表すレベルＶｐ＿ｗｔに向けて上昇する。また、データ線Ｄ（ｆ＋１）では負極性の階調データ信号のレベルが、時点Ｔｐから所定期間だけ経過した時点Ｔｎにてグレーを表すレベルＶｎ＿ｇｙから白を表すレベルＶｎ＿ｗｔに向けて下降する。また、図３に示すように、白色スクエア領域ＷＥを通らないデータ線Ｄｇでは、正極性の階調データ信号はレベルＶｐ＿ｇｙを維持し、白色スクエア領域ＷＥを通らないデータ線Ｄ（ｇ＋１）では、負極性の階調データ信号はレベルＶｎ＿ｇｙを維持する。
この際、対向基板電圧ＶＣＯＭは、図３に示すようなデータ線Ｄｆに印加される正極性の階調データ信号の電圧の立ち上がり及びデータ線Ｄ（ｆ＋１）に印加される負極性の階調データ信号の電圧の立ち下がりに応じた液晶パネル内の容量カップリングにより、大きな幅広の電圧変動が発生する。なお、対向基板電圧ＶＣＯＭの電圧変動の大きさは、図２に示す白色スクエア領域ＷＥエッジの幅（白色スクエア領域ＷＥのエッジで電圧変化を生じるデータ線数）や、正極性の階調データ信号と負極性の階調データ信号それぞれの白を表す電圧レベルへの変化のタイミング差や、電圧レベルの変化の速さ（正極性及び負極性の出力アンプのスルーレートの大きさ）等に依存する。そして白色スクエア領域ＷＥエッジで生じる対向基板電圧ＶＣＯＭの電圧変動は対向基板電極がつながるパネル面内にも伝播する。これにより、白色スクエア領域ＷＥを通らない例えばデータ線Ｄｇ、Ｄ（ｇ＋１）のゲート線ＧａやＧｂとの交差部の画素電極と対向基板電極との間の電位差が期待値からずれた状態で保持されると、ゲート線Ｇａ、Ｇｂに沿って配置されている各画素は、本来のグレー背景とは異なる輝度となる。例えば図３では、ゲート線Ｇａで選択される１Ｈ期間終了時に、データ線Ｄｆの正極性の階調データ信号が供給される画素は、対向基板電圧ＶＣＯＭが上昇しているため、画素の液晶に印加される電圧（階調データ信号と対向基板電圧ＶＣＯＭとの差電圧）が期待値より減少した状態で１フレーム期間保持され、輝度が期待値より低下する。また、データ線Ｄ（ｆ＋１）の負極性の階調データ信号が供給される画素は、対向基板電圧ＶＣＯＭが上昇しているため、画素の液晶に印加される電圧が期待値より増加した状態で１フレーム期間保持され、輝度が期待値より上昇する。しかしながら、これらの画素は、色変化が生じる境界に位置し、また輝度の高い白色のため対向基板電圧ＶＣＯＭの変動による多少の輝度変化を人は視覚できない。一方、ゲート線Ｇａで選択される１Ｈ期間終了時に、白色スクエア領域ＷＥを通らないデータ線Ｄｇの階調データ信号が供給される画素は、対向基板電圧ＶＣＯＭが上昇しているため、画素の液晶に印加される電圧が期待値より減少した状態で１フレーム期間保持され、輝度が期待値より低下する。また、データ線Ｄ（ｇ＋１）の階調データ信号が供給される画素は、対向基板電圧ＶＣＯＭが上昇しているため、画素の液晶に印加される電圧が期待値より増加した状態で１フレーム期間保持され、輝度が期待値より上昇する。これらの画素は、一定レベル以上の輝度変化が生じたことで、非線形なガンマ特性において正極性と負極性のそれぞれの画素の輝度の相殺にもずれが生じ、且つ、人の視覚感度が高いグレー表示領域に位置するため、周囲との輝度の違いが視覚されやすくなる。その結果、図２に示すように、クロストークとして、グレー背景のゲート線Ｇａ及びＧｂに夫々沿った筋ムラが視覚されるようになる。なお、対向基板電圧ＶＣＯＭの電圧変動が大きく、複数データ期間に及ぶ場合には、ゲート線Ｇａ、Ｇｂの後に選択されるゲート線に沿った各画素にも、クロストークとしての筋ムラが生じる可能性がある。
そこで、本発明は、カラム反転駆動によって表示パネルを駆動するにあたり、フリッカのみならずクロストーク等の画質劣化を抑えた画像表示を行うことが可能な表示装置及びデータドライバを提供することを目的とする。
本発明に係る表示装置は、第１及び第２のデータ線群からなる複数のデータ線、及び前記複数のデータ線と交叉して配置されている複数のゲート線を含む表示パネルと、前記複数のゲート線の各々にゲート選択信号を供給するゲートドライバと、所定のデータ線数毎に設けられており、夫々が、映像信号に応じて、所定の基準電圧より高い正極性の階調データ信号及び前記基準電圧より低い負極性の階調データ信号を生成し、前記正極性の階調データ信号を前記第１のデータ線群に供給すると共に前記負極性の階調データ信号を前記第２のデータ線群に供給する動作と、前記正極性の階調データ信号を前記第２のデータ線群に供給すると共に前記負極性の階調データ信号を前記第１のデータ線群に供給する動作と、を交互に繰り返し実行する複数のデータドライバと、を有し、前記データドライバは、前記映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を前記正極性の階調データ信号として出力させると共に、前記映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが前記正極性の階調データ信号とは異なる位相で前記所定周期毎に表れる信号を前記負極性の階調データ信号として出力させる第１の出力モードと、前記映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を前記正極性の階調データ信号として出力させると共に、前記映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが前記正極性の階調データ信号と同一の位相で前記所定周期毎に表れる信号を前記負極性の階調データ信号として出力させる第２の出力モードと、を択一的に実行し、所定期間毎にその所定期間内で前記第１の出力モードから前記第２の出力モード、又は前記第２の出力モードから前記第１の出力モードへの切り替えを行う制御部を含む。
本発明に係るデータドライバは、映像信号に応じて、所定の基準電圧より高い正極性の電圧値を有する複数の正極性の階調データ信号、及び前記基準電圧より低い負極性の電圧値を有する複数の負極性の階調データ信号を生成して出力するデータドライバであって、前記映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を前記正極性の階調データ信号として出力させると共に、前記映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが前記正極性の階調データ信号とは異なる位相で前記所定周期毎に表れる信号を前記負極性の階調データ信号として出力させる第１の出力モードと、前記映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を前記正極性の階調データ信号として出力させると共に、前記映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが前記正極性の階調データ信号と同一の位相で前記所定周期毎に表れる信号を前記負極性の階調データ信号として出力させる第２の出力モードと、を択一的に実行し、所定期間毎にその所定期間内で前記第１の出力モードから前記第２の出力モード、又は前記第２の出力モードから前記第１の出力モードへの切り替えを行う制御部を含む。
本発明では、カラム反転駆動によって映像信号に基づく階調データ信号の極性を１フレーム期間毎に反転させて表示パネルの各データ線に出力するにあたり、以下の第１の出力モードと第２の出力モードとを切り替えつつ択一的に実行している。
第１の出力モードでは、正極性の階調データ信号に対して、負極性の階調データ信号の位相を遅らせる方向にシフトする。これにより、表示パネルのゲート線に印加されるゲート選択信号のリアエッジ部に鈍りが生じている状態でも、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差を縮めることができる。よって、第１の出力モードによれば、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差に伴うフリッカや画質劣化を抑制することが可能となる。
一方、第２の出力モードでは、正極性の階調データ信号及び負極性の階調データ信号の位相を同一とする。第２の出力モードによれば、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差が生じる。しかしながら、正極性の階調データ信号と負極性の階調データ信号とが同一位相であるため、第１の出力モードで両者の位相を異ならせたことによって生じるクロストーク（筋ムラ）が生じない。
これにより、第１の出力モードによる階調データ信号の出力と、第２の出力モードによる階調データ信号の出力とが交互に行われることで、クロストーク（筋ムラ）が生じる状態と、クロストークが生じない状態とが時間方向において視覚的に積分され、視認されるクロストーク（筋ムラ）が低減する。
したがって、本発明によれば、フリッカやクロストーク（筋ムラ）等の画質劣化を抑制した画像表示を行うことが可能となる。
ゲート線に印加されるゲート選択信号と、従来の駆動により隣接する一対のデータ線に印加される正極性及び負極性の階調データ信号の波形例を示す波形図である。 グレー背景で画面中央に白色スクエア領域を含む画像を表示した際に当該画像中に表れるクロストーク（筋ムラ）の一例を示す図である。 グレー背景で画面中央に白色スクエア領域を含む画像を表示するために、当該白色スクエア領域を通る一対のデータ線及び通らない一対のデータ線に夫々印加される階調データ信号群、及び対向基板電圧の波形を示す波形図である。 本発明に係るデータドライバ１２０の構成を示すブロック図である。 第１出力モードでの出力タイミング信号ＬＯＡＤ１及びＬＯＡＤ２の形態の一例を示す波形図である。 第２出力モードでの出力タイミング信号ＬＯＡＤ１及びＬＯＡＤ２の形態の一例を示す波形図である。 データドライバ１２０から出力される階調データ信号Ｖｄ１～Ｖｄ４各々の極性状態（正極性又は負極正）の推移の一例を表すタイムチャートである。 第１出力モード時にゲート線に印加されるゲート選択信号Ｖｇｋと、一対のデータ線に印加される正極性及び負極性の階調データ信号Ｖｄｘ、Ｖｄ（ｘ＋１）の波形の一例を示す波形図である。 第２出力モード時にゲート線に印加されるゲート選択信号Ｖｇｋと、一対のデータ線に印加される正極性及び負極性の階調データ信号Ｖｄｘ、Ｖｄ（ｘ＋１）の波形の一例を示す波形図である。 データドライバ１２０の内部構成の一例を示すブロック図である。 表示セル１５４の構造の一例を概略的に表す図である。 第１及び第２データドライバ群に対する出力モードの設定形態の一例を示す図である。 第１及び第２データドライバ群に対する出力モードの設定形態の他の一例を示す図である。 第１出力モード時に生成される出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ及びＬＯＡＤ２－Ｇｒｓの形態を表す波形図である。 第２出力モード時に生成される出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ及びＬＯＡＤ２－Ｇｒｓの形態を表す波形図である。
図４は、映像信号に応じて液晶表示パネルを駆動する、本発明に係るデータドライバ１２０の内部構成を示すブロック図である。
データドライバ１２０は、シリアル形態の映像信号ＤＶＳを受け、当該映像信号ＤＶＳにて表される各画素の輝度レベルに対応した階調データ信号Ｖｄ１～Ｖｄｉ（ｉは２以上の整数）を生成し、夫々を出力端子Ｔ１～Ｔｉを介して外部出力する。出力端子Ｔ１～Ｔｉは、表示パネルのｉ本のデータ線に夫々接続する為の端子である。
データドライバ１２０は、半導体ＩＣチップに形成されており、階調電圧生成部５４、レベルシフタ８０、デコーダ部９０、出力アンプ部９５、制御コア部５１０、設定記憶部６００、タイミング制御部６５０、及びラッチ部７００を含む。
制御コア部５１０は、シリアル形態の映像信号ＤＶＳに対してデシリアル化すなわちシリアルパラレル変換処理を施す。当該シリアルパラレル変換により、制御コア部５１０は、映像信号ＤＶＳから、映像データＰＤの系列、デジタル設定情報及びクロック信号ＣＬＫを抽出する。尚、デジタル設定情報とは、出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ１及びＳＡ２、出力スタートタイミング情報ＴＡ１及びＴＡ２である。
尚、出力遅延方向情報ＣＦとは、階調データ信号Ｖｄ１～Ｖｄｉを出力する第１～第ｉの出力チャネルの各々に対して、以下のような出力遅延時間の増加方向を指定する情報である。つまり、出力遅延方向情報ＣＦは、正極性及び負極性夫々の出力遅延時間の増加方向を、出力チャネルの番号の昇順及び降順のうちのいずれの順序で増加させるか、又はｉ個の出力チャネルの両端側から中央に向かって出力遅延時間を増加させるかを指定する情報である。出力遅延シフト量情報ＳＡ１は、第１～第ｉの出力チャネルを複数に区分けした出力チャネル群毎に、その出力チャネル群内の先頭の出力チャネルに対応した正極性の階調データ信号を出力してから、最後尾の出力チャネルに対応した正極性の階調データ信号を出力するまでに掛かる遅延時間を、正極性の階調データ信号の出力時の遅延シフト量として示す情報である。出力遅延シフト量情報ＳＡ２は、上記した出力チャネル群毎に、その出力チャネル群内の先頭の出力チャネルに対応した負極性の階調データ信号を出力してから、最後尾の出力チャネルに対応した負極性の階調データ信号を出力するまでに掛かる遅延時間を、負極性の階調データ信号の出力時の遅延シフト量として示す情報である。出力スタートタイミング情報ＴＡ１は、正極性の階調データ信号Ｖｄの出力を担う出力チャネル群に対して、先頭チャネルの出力タイミングを指定する情報である。出力スタートタイミング情報ＴＡ２は、負極性の階調データ信号Ｖｄ群の出力を担う出力チャネル群に対して、先頭チャネルの出力タイミングを指定する情報である。
制御コア部５１０は、デジタル設定情報（ＣＦ、ＳＡ１、ＳＡ２、ＴＡ１、ＴＡ２）を設定記憶部６００に供給し、映像データＰＤの系列をラッチ部７００に供給する。
また、制御コア部５１０は、映像信号ＤＶＳに基づき、データドライバ１２０が出力する階調データ信号の各々の極性をフレーム期間単位で反転させる２値（論理レベル０又は１）の極性反転信号ＰＯＬを生成し、これをラッチ部７００に供給する。
また、制御コア部５１０は、映像信号ＤＶＳに基づき、１水平期間周期（１Ｈ周期）の２値の基準タイミング信号ＳＴＤを生成し、これをタイミング制御部６５０に供給する。
また、制御コア部５１０は、基準タイミング信号ＳＴＤに応じて、１水平走査期間毎に正極用の映像信号をラッチ部７００に取り込ませ、それを出力させるタイミングを示す出力タイミング信号ＬＯＡＤ１を生成する。更に、制御コア部５１０は、基準タイミング信号ＳＴＤに応じて、１水平走査期間毎に負極用の映像信号をラッチ部７００に取り込ませ、それを出力させるタイミングを示す出力タイミング信号ＬＯＡＤ２を生成する。出力タイミング信号ＬＯＡＤ１及びＬＯＡＤ２は、１水平走査期間毎に、例えば論理レベル０に対応した電圧値を有するパルスと、論理レベル１に対応した電圧値を有するパルスと、が交互に表れる２値信号である。
ここで、制御コア部５１０は、出力タイミング信号ＬＯＡＤ１及びＬＯＡＤ２を生成するにあたり、図５Ａに示すようにＬＯＡＤ１に対してＬＯＡＤ２の位相を遅れる方向に位相シフトさせた第１の出力モード、又は図５Ｂに示すようにＬＯＡＤ１及びＬＯＡＤ２同士の位相を一致させた第２の出力モードに設定する出力モード設定部を含む。
尚、制御コア部５１０は、第１の出力モード時において、出力タイミング信号ＬＯＡＤ１に対してＬＯＡＤ２の位相を遅らせる位相シフト量、つまり時間長を、予め指定された任意の時間長に調整可能な機能を有する。
制御コア部５１０は、出力モード設定部で生成した出力タイミング信号ＬＯＡＤ１及びＬＯＡＤ２をタイミング制御部６５０及びラッチ部７００に供給する。
設定記憶部６００は、制御コア部５１０から供給されたデジタル設定情報（ＣＦ，ＳＡ１，ＳＡ２，ＴＡ１、ＴＡ２）を取り込んで格納する。設定記憶部６００は、格納したデジタル設定情報、すなわち出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ１及びＳＡ２、出力スタートタイミング情報ＴＡ１及びＴＡ２をタイミング制御部６５０に供給する。尚、設定記憶部６００に格納されたデジタル設定情報は、所定周期毎にリフレッシュされる。
タイミング制御部６５０は、正極用及び負極用夫々の機能ブロックを備え、後述するラッチ部７００に取り込まれた正極用及び負極用に夫々対応した映像データ信号を出力するためのタイミング信号を生成する。
すなわち、タイミング制御部６５０の正極用の機能ブロック（正極タイミング制御部）は、出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ１、出力スタートタイミング情報ＴＡ１、基準タイミング信号ＳＴＤ及び出力タイミング信号ＬＯＡＤ１に基づき、正極用の階調データ信号の出力タイミング信号群ＬＯＡＤ１－Ｇｒｓを生成する。
タイミング制御部６５０の負極用ブロック（負極タイミング制御部）は、出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ２、出力スタートタイミング情報ＴＡ２、基準タイミング信号ＳＴＤ及び出力タイミング信号ＬＯＡＤ２に基づき、負極用の階調データ信号の出力タイミング信号群ＬＯＡＤ２－Ｇｒｓを生成する。
尚、出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ（ＬＯＡＤ２－Ｇｒ）は、上記した出力チャネル群毎に、その出力チャネル群に対応した階調データ信号の出力タイミングを表す信号群である。例えば、正極タイミング制御部は、出力タイミング信号ＬＯＡＤ１を起点とし、そこから出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ１及び出力スタートタイミング情報ＴＡ１に基づく時間だけ遅延させたタイミングを示す出力タイミング信号群ＬＯＡＤ２－Ｇｒｓを生成する。また、負極タイミング制御部は、出力タイミング信号ＬＯＡＤ２を起点とし、そこから出力遅延方向情報ＣＦ、出力遅延シフト量情報ＳＡ２及び出力スタートタイミング情報ＴＡ２に基づく時間だけ遅延させたタイミングを示す出力タイミング信号群ＬＯＡＤ２－Ｇｒｓを生成する。
タイミング制御部６５０は、出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ及びＬＯＡＤ２－Ｇｒｓをラッチ部７００に供給する。
ラッチ部７００は、正極データラッチ７１０及び負極データラッチ７２０を含む。ラッチ部７００は、極性反転信号ＰＯＬに応じて、映像データＰＤの系列中の各映像データＰＤを正極用及び負極用に振り分ける。
正極データラッチ７１０は、出力タイミング信号ＬＯＡＤ１に応じて、正極に振り分けられた映像データＰＤの各々を取り込む。そして、正極データラッチ７１０は、取り込んだ正極の映像データＰＤの各々を映像データＰとして、夫々に対応する出力チャネルに対応した出力タイミング信号群ＬＯＡＤ１－Ｇｒｓに基づき、出力チャネル群毎に設定された出力タイミングで出力する。
負極データラッチ７２０は、出力タイミング信号ＬＯＡＤ２に応じて、負極に振り分けられた映像データＰＤの各々を取り込む。そして、負極データラッチ７２０は、取り込んだ負極の映像データＰＤの各々を映像データＰとして、夫々に対応する出力チャネルに対応した出力タイミング信号群ＬＯＡＤ２－Ｇｒｓに基づき所定の出力チャネル群毎に設定された出力タイミングで出力する。
ラッチ部７００は、正極データラッチ７１０及び負極データラッチ７２０から出力されたｉ（ｉは２以上の整数）個の映像データＰを映像データＰ１～Ｐiとしてレベルシフタ８０に供給する。
レベルシフタ８０は、ラッチ部７００から供給されたｉ個の映像データＰ１～Ｐｉの各々に対して、そのデータの信号レベル（電圧振幅）を増加するレベルシフト処理を施して得られた映像データＪ１～Ｊｉをデコーダ部９０に供給する。
階調電圧生成部５４は、夫々が異なる電圧値を有し且つ基準電圧よりも高いＬ（Ｌは２以上の整数）個の電圧を、画素の輝度レベルをＬ段階にて表す正極性の参照電圧群Ｘ１～ＸＬとして生成する。更に、階調電圧生成部５４は、夫々が異なる電圧値を有し且つ基準電圧よりも低い電圧値を有するＬ個の電圧を画素の輝度レベルをＬ段階にて表す負極性の参照電圧群Ｙ１～ＹＬとして生成する。
例えば、階調電圧生成部５４は、ラダー抵抗により、所定の高電位ＶＧＨと、この高電位ＶＧＨよりも低い所定の低電位ＶＧＬとの間を複数の電圧に分圧することで、上記した参照電圧群Ｘ１～ＸＬ及びＹ１～ＹＬを生成する。
尚、基準電圧とは、例えばデータドライバ１２０が駆動対象とする表示パネルにおいて、各画素に対応した電極に対向して配置されている対向基板電極に印加される電圧（以降、対向基板電圧ＶＣＯＭと称する）である。
階調電圧生成部５４は、生成した正極性の参照電圧群Ｘ１～ＸＬ、及び負極性の参照電圧群Ｙ１～ＹＬをデコーダ部９０に供給する。
デコーダ部９０は、映像データＪ１～Ｊｉの各々を個別に、アナログ電圧値を有する階調データ信号に変換するｉ個のデコーダＤＥＣを有する。
デコーダＤＥＣの各々は、階調電圧生成部５４から、正極性の参照電圧群Ｘ１～ＸＬ、及び負極性の参照電圧群Ｙ１～ＹＬを受ける。更に、ｉ個のデコーダＤＥＣの各々は、映像データＪ１～Ｊｉのうちの１つを夫々個別に受ける。
各デコーダＤＥＣは、自身が受けた映像データＪが正極データである場合には、正極性の参照電圧群Ｘ１～ＸＬのうちから、その映像データＪによって指定される１つ又は複数の参照電圧を選択する。一方、自身が受けた映像データＪが負極データである場合には、デコーダＤＥＣは、負極性の参照電圧群Ｙ１～ＹＬのうちから、その映像データＪによって指定される１つ又は複数の参照電圧を選択する。
デコーダ部９０は、各デコーダＤＥＣでそれぞれ選択された１つ又は複数の参照電圧を各画素の輝度レベルに対応した階調電圧として出力アンプ部９５に出力する。
出力アンプ部９５は、デコーダ部９０に含まれるｉ個のデコーダＤＥＣにそれぞれ対応したｉ個の出力アンプ（オペアンプ）を有する。出力アンプの各々は、自身の出力端子と反転入力端子（－）とが互いに接続されているボルテージフォロワであり、夫々に対応するデコーダＤＥＣから供給された１つ又は複数の参照電圧を自身の非反転入力端子（＋）で受ける。ｉ個の出力アンプの各々は、自身の非反転入力端子（＋）で受けた１つ又は複数の参照電圧を増幅することで、当該映像データＪに対応した電圧値を有するパルス電圧を輝度レベルに対応した階調データパルスとして生成し、これを出力端子を介して出力する。尚、階調データパルスは、１フレーム期間内において１データ期間（例えば１水平走査期間）毎に連続して出力される。ｉ個の出力アンプの各々は、１データ期間毎に表れる階調データパルスの系列を含む信号を階調データ信号Ｖｄとして、半導体ＩＣのｉ個の出力端子Ｔ１～Ｔｉを夫々介して外部出力する。つまり、ｉ個の出力アンプから出力されたｉ個の階調データ信号Ｖｄが、出力端子Ｔ１～Ｔｉに夫々接続されている表示パネルのｉ個のデータ線に供給される。
以下に、図４に示すデータドライバ１２０によるカラム反転駆動について詳細に説明する。
図６は、当該カラム反転駆動によってデータドライバ１２０の例えば出力端子Ｔ１、Ｔ２、Ｔ３、Ｔ４から出力される階調データ信号Ｖｄ１～Ｖｄ４各々の状態（正極性又は負極正）の一例を表すタイムチャートである。
図６に示すように、極性反転信号ＰＯＬが論理レベル１となる１フレーム期間では、階調データ信号Ｖｄ１～Ｖｄ４のうちの奇数番目の階調データ信号Ｖｄ１、Ｖｄ３の各々が正極性となる。また、極性反転信号ＰＯＬが論理レベル１となる１フレーム期間では、図６に示すように、偶数番目の階調データ信号Ｖｄ２、Ｖｄ４の各々が負極性となる。
また、図６に示すように、極性反転信号ＰＯＬが論理レベル０となる１フレーム期間では、階調データ信号Ｖｄ１～Ｖｄ４のうちの奇数番目の階調データ信号Ｖｄ１、Ｖｄ３の各々が負極性となる。また、極性反転信号ＰＯＬが論理レベル０となる１フレーム期間では、図６に示すように、偶数番目の階調データ信号Ｖｄ２、Ｖｄ４の各々が正極性となる。
更に、このようなカラム反転駆動を行うにあたり、データドライバ１２０は、映像信号ＤＶＳにおける連続するＮ（Ｎは１以上の整数）個のフレーム期間は、図５Ａに示す第１の出力モードに制御し、連続するＭ（Ｍは１以上の整数）個のフレーム期間は、図５Ｂに示す第２の出力モードに制御する。更に、第１の出力モードに制御するＮフレーム期間と第２の出力モードに制御するＭフレーム期間とを交互に切り替える制御を行う。
以下に、第１及び第２の出力モード各々での階調データ信号の出力形態について、図７に示す第１の出力モードでの波形図、及び図８に示す第２の出力モードでの波形図を参照しつつ説明する。
尚、図７及び図８では、データドライバ１２０に接続される表示パネルのｉ個のデータ線（以降、データ線ＤＬ１～ＤＬｉと称する）のうちで、互いに隣接するデータ線ＤＬｘ及びＤＬ（ｘ＋１）に印加される正極性の階調データ信号Ｖｄｘ及び負極性の階調データ信号Ｖｄ（ｘ＋１）各々の波形の一例を示す。更に、図７及び図８では、当該表示パネルに配置されているｒ（ｒは２以上の整数）個のゲート線（以降、ゲート線ＧＬ１～ＧＬｒと称する）のうちでｋ（ｋは１～ｒの整数）番目に配置されているゲート線ＧＬｋに印加されるゲート選択信号Ｖｇｋの波形を一点鎖線にて示している。つまり、図７及び図８には、ゲート線ＧＬｋ上におけるデータ線ＤＬｘ、ＤＬ（ｘ＋１）との交叉部の位置で観測される示すゲート選択信号Ｖｇｋのパルス波形が示されている。
尚、図７及び図８に示すように、ゲート選択信号Ｖｇｋには、ゲートドライバからのゲート線の配線長に伴う高いインピーダンスの影響を受けて、比較的大きな波形鈍りが生じている。この際、図７及び図８に示す一例では、ゲート選択信号Ｖｇｋは、画素充電率を高める為にゲートプリチャージが施されているものとする。すなわち、ゲート選択信号Ｖｇｋは、第ｋ行目の表示セル（画素）に対応した階調データパルスＤｐｋ及びＤｎｋと共に、第（ｋ＋１）行目の表示セル（画素）に対応した１データ期間前の階調データパルスＤｐ（ｋ＋１）及びＤｎ（ｋ＋１）の印加期間も含めて、高電位ＶＧＨの状態を維持している。
また、図７及び図８では、ゲート選択信号Ｖｇｋに応じて、データ線ＤＬｘとゲート線ＧＬｋとの交叉部の画素に、階調データ信号Ｖｄｘに含まれる階調データパルスＤｐｋに基づく書き込み（充電）が行われる際のゲート選択信号Ｖｇｋ及び階調データ信号Ｖｄｘの波形を示している。また、図７及び図８では、ゲート選択信号Ｖｇｋに応じて、データ線ＤＬ（ｘ＋１）とゲート線ＧＬｋとの交叉部の画素に、階調データ信号Ｖｄ（ｘ＋１）に含まれる階調データパルスＤｎｋに基づく書き込み（充電）が行われる際のゲート選択信号Ｖｇｋ及び階調データ信号Ｖｄ（ｘ＋１）の波形を示している。
また、図７及び図８では、正極性の階調データ信号Ｖｄｘに含まれる階調データパルスＤｐの各々は、下限値Ｌｐｙから上限値Ｌｐｚまでの電圧範囲内の階調電圧を有するものとする。同様に、負極性の階調データ信号Ｖｄ（ｘ＋１）に含まれる階調データパルスＤｎの各々は、上限値Ｌｎｙから下限値Ｌｎｚまでの電圧範囲内の階調電圧を有するものとする。図７及び図８において、対向基板電圧ＶＣＯＭは、正極性の階調データ信号の下限値Ｌｐｙと、負極性の階調データ信号の上限値Ｌｎｙとの間に設定されている。なお、図７及び図８では、説明の便宜上、階調データ信号Ｖｄｘ及びＶｄ（ｘ＋１）に含まれる階調データパルスは、それぞれの電圧範囲内の上限値と下限値の階調電圧が１データ期間毎交互に出力される駆動パターンを示している。
［第１の出力モード］
図７に示すように、第１の出力モードでは、出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ及びＬＯＡＤ２－Ｇｒｓに応じて、正極性の階調データパルスＤｐｋと負極性の階調データパルスＤｎｋと、が互いに異なるタイミングとなるように、階調データ信号Ｖｄｘ及びＶｄ（ｘ＋１）各々の出力タイミングが制御される。
つまり、第１の出力モードでは、図７に示すように、正極性の階調データパルスＤｐｋに対して、負極性の階調データパルスＤｎｋの位相が所定の位相シフト分だけ遅れている。
以下に、正極性の階調データ信号Ｖｄｘとゲート選択信号Ｖｇｋとのタイミング制御について説明する。
データドライバ１２０は、正極性の階調データ信号Ｖｄｘの出力タイミングを、ゲート選択信号Ｖｇｋによって階調データパルスＤｐｋの次のデータ期間の階調データパルスＤｐ（ｋ－１）が表示セル（画素）に供給されないように、以下のように設定する。
すなわち、データドライバ１２０は、図７に示すように、正極性の階調データパルスＤｐｋのリアエッジ部の時点でゲート選択信号Ｖｇｋのリアエッジ部の電位が当該階調データパルスＤｐｋの下限値Ｌｐｙ以下となるようなタイミングで正極性の階調データ信号Ｖｄｘを出力する。例えば、このような出力形態となるように、正極性の階調データ信号Ｖｄｘの位相をタイミング制御部６５０で調整するようにしても良い。
これにより、正極性の階調データパルスＤｐｋによる実効的な画素充電期間を、図７に示すように、１データ期間Ｔ１Ｈと同等の画素充電期間Ｔｐ２とすることができる。
また、データドライバ１２０は、図７に示すように、正極性の階調データ信号Ｖｄｘの位相に対して負極性の階調データ信号Ｖｄ（ｘ＋１）の位相を時間長Ｔｓ２１だけ遅らせる方向に位相シフトしている。
これにより、データドライバ１２０は、図７に示すように、出力タイミング信号群ＬＯＡＤ１－Ｇｒｓに同期した正極性の階調データ信号Ｖｄｘに対して、時間長Ｔｓ２１だけ位相を遅らせる方向にシフトされ、出力タイミング信号群ＬＯＡＤ２－Ｇｒｓに同期した負極性の階調データ信号Ｖｄ（ｘ＋１）を出力する。その結果、図７に示すように、負極性の階調データ信号Ｖｄ（ｘ＋１）に含まれる階調データパルスＤｎｋのリアエッジよりも手前の時点で、ゲート選択信号Ｖｇｋのリアエッジ部の電位が当該階調データパルスＤｎｋの下限値Ｌｐｙ以下となる。
よって、負極性の階調データパルスＤｎｋによる実効的な画素充電期間は、図７に示すように、１データ期間Ｔ１Ｈよりも時間長Ｔｓ２２（≧０）だけ短い画素充電期間Ｔｎ２となる。この時間長Ｔｓ２２の作用は以下の通りである。
ゲート選択信号Ｖｇｋと階調データ信号との電位差は、正極性に比べて負極性の方が大きいため、同じ画素充電期間でも負極性の画素充電率の方が高くなる。そこで、ゲート選択信号Ｖｇｋと階調データ信号との電位差に伴う正極性と負極性の画素充電率の差の調整期間として時間長Ｔｓ２２を設ける。
つまり、上記した駆動により、正極性の階調データパルスＤｐｋによる実効的な画素充電期間Ｔｐ２として、１データ期間Ｔ１Ｈと同等の期間を確保すると共に、負極性の階調データパルスＤｎｋによる実効的な画素充電期間Ｔｎ２を１データ期間Ｔ１Ｈ以下にすることが可能となる。
したがって、正極性の階調データパルスＤｐｋによる画素充電期間Ｔｐ２を図１に示す画素充電期間Ｔｐ１よりも長くすると共に、負極性の階調データパルスＤｎｋによる画素充電期間Ｔｎ２を図１に示す画素充電期間Ｔｎ１以下にすることが可能となる。
このように、負極性の階調データ信号による画素充電率を低下調整させる一方、正極性の階調データ信号による画素充電率を高くすることで、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差が縮まる。
これにより、ゲート選択信号のパルスエッジ部に鈍りが生じていても、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差に伴って生じるフリッカ及び画質劣化を抑制することが可能となる。
［第２の出力モード］
図８に示すように第２の出力モードでは、出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ及びＬＯＡＤ２－Ｇｒｓに応じて、正極性の階調データパルスＤｐｋと負極性の階調データパルスＤｎｋと、が互いに同一タイミングとなるように、階調データ信号Ｖｄｘ及びＶｄ（ｘ＋１）各々の出力タイミングが制御される。
よって、図８に示す第２の出力モードによれば、負極性の階調データ信号による画素充電率と、正極性の階調データ信号による画素充電率との差が出るものの、正極性の階調データ信号と負極性の階調データ信号とが同一位相であるため、第１の出力モードで両者の位相を異ならせたことによって生じるクロストーク（筋ムラ）が生じない。
ここで、データドライバ１２０は、図７に示す第１の出力モードによる階調データ信号の出力を連続するＮ（Ｎは１以上の整数）フレーム期間実行し、図８に示す第２の出力モードによる階調データ信号の出力を連続するＭ（Ｍは１以上の整数）フレーム期間実行し、第１の出力モードに制御するＮフレーム期間と第２の出力モードに制御するＭフレーム期間とを交互に切り替える。
これにより、図２に示すようなクロストーク（筋ムラ）が生じる状態（第１の出力モード）と、当該クロストークが生じない状態（第２の出力モード）とが時間方向において視覚的に積分されるので、視認されるクロストーク（筋ムラ）が低減する。またフレーム期間数ＮとＭを調整することで、第１の出力モードと第２の出力モードの制御期間の割合を調整し、クロストーク（筋ムラ）の低減効果を最大化する調整が可能となる。
したがって、データドライバ１２０によれば、フリッカやクロストーク（筋ムラ）等の画質劣化を抑制した画像表示を行うことが可能となる。
尚、上記実施例では、データドライバ１２０は、各フレーム内で全出力チャネルを一律に、第１及び第２の出力モードのうちの一方に設定しているが、各フレーム内で第１の出力モードに設定する出力チャネル群と、第２の出力モードに設定する出力チャネル群とを混在させても良い。
つまり、出力端子Ｔ１～Ｔｉから出力されるｉ個の階調データ信号を、第１の階調データ信号群と第２の階調データ信号群とに区分けする。そして、各フレーム内において、第１の階調データ信号群に属する正極性の階調データ信号及び負極性の階調データ信号を第１の出力モードで出力し、第２の階調データ信号群に属する正極性の階調データ信号及び負極性の階調データ信号を第２の出力モードで出力する。更に、この際、第１の階調データ信号群を出力する出力モードと、第２の階調データ信号群を出力する出力モードとを、Ｎフレーム毎に切り替える。
以上より、データドライバ１２０としては、映像信号（ＤＶＳ）に応じて、所定の基準電圧（ＶＣＯＭ）より高い正極性の電圧値を有する複数の正極性の階調データ信号、及びこの基準電圧より低い負極性の電圧値を有する複数の負極性の階調データ信号を生成して出力するにあたり、以下の制御部を含むものであれば良い。
制御部（５１０、６５０、７００）は、以下の第１の出力モードと、第２の出力モードと、を択一的に実行し、所定期間毎にその所定期間内で第１の出力モードから第２の出力モード、又は第２の出力モードから第１の出力モードへの切り替えを行うことで、正極性の階調データ信号及び負極性の階調データ信号を出力させる。
尚、第１の出力モード（図７）では、映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルス（Ｄｐ）が所定周期（Ｔ１Ｈ）で表れる信号を正極性の階調データ信号（Ｖｄｘ）として出力させると共に、映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが正極性の階調データ信号とは異なる位相で所定周期毎に表れる信号を負極性の階調データ信号［Ｖｄ（ｘ＋１）］として出力させる。一方、第２の出力モードでは、映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を正極性の階調データ信号として出力させると共に、映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが正極性の階調データ信号と同一の位相で所定周期毎に表れる信号を負極性の階調データ信号として出力させる。
図９は、上記したデータドライバ１２０を含む、本発明に係る表示装置としての液晶表示装置１０の構成を示すブロック図である。
図９に示すように、液晶表示装置１０は、表示コントローラ１００、ゲートドライバ１１０、夫々がデータドライバ１２０であるデータドライバ１２０－１～１２０－ｐ（ｐは２以上の整数）、及び表示パネル１５０を有する。
表示パネル１５０には、２次元画面の水平方向に伸張するゲート線ＧＬ１～ＧＬｒ（ｒは２以上の整数）と、２次元画面の垂直方向に伸張するデータ線ＤＬ１～ＤＬｍ（ｍは２以上の整数）とが交叉して配置されている。ゲート線ＧＬ１～ＧＬｒと、データ線ＤＬ１～ＤＬｍとの各交叉部には、単位画素を担う表示セル１５４が形成されている。ここで、データ線ＤＬ１～ＤＬｍ及びゲート線ＧＬ１～ＧＬｒが配置された全領域が表示パネル１５０の表示画面を担う。
図１０は、表示セル１５４の構造を概略的に表す図である。
図１０に示すように、表示セル１５４は、互いに積層されている画素電極Ｃ１、液晶層Ｃ２及び対向基板電極Ｃ３と、画素スイッチとしての薄膜トランジスタＴＲと、を含む。図３では、ｎチャネル型の薄膜トランジスタの例を示す。尚、画素電極Ｃ１は、表示セル１５４毎に独立して設けられた透明電極であり、対向基板電極Ｃ３は、表示パネル１５０の全面に亘る単一の透明電極である。薄膜トランジスタＴＲの制御端子はゲート線ＧＬに接続されており、その第１端子はデータ線ＤＬに接続されている。更に、薄膜トランジスタＴＲの第２端子は画素電極Ｃ１に接続されている。対向基板電極Ｃ３には基準電位としての対向基板電圧ＶＣＯＭが印加されている。
表示コントローラ１００は、映像信号ＶＤを受け、当該映像信号ＶＤに基づき、ゲート線ＧＬ１～ＧＬｒの各々にゲート選択信号を印加するタイミングを示すゲートタイミング信号をゲートドライバ１１０に供給する。
また、表示コントローラ１００は、映像信号ＶＤに基づき、クロック信号及び各画素の輝度レベルを示す映像データＰＤの系列を生成すると共に、データドライバ１２０－１～１２０－ｐに夫々対応した、前述したようなデジタル設定情報を生成する。また、表示コントローラ１００は、前述した第１の出力モード及び第２の出力モードのいずれに設定するのかを指定する出力モード指定信号を生成する出力モード指定部を含む。
表示コントローラ１００は、上記したように生成した、クロック信号、映像データＰＤの系列、デジタル設定情報、及び出力モード指定信号を含むデジタルの映像信号ＤＶＳを、データドライバ１２０－１～１２０－ｐに供給する。なお、液晶表示装置１０では、表示コントローラ１００と、データドライバ１２０－１～１２０－ｐの各々との間の配線の本数を減らすために、表示コントローラ１００は、映像信号ＤＶＳをシリアル信号の形態で各データドライバに供給する。
ゲートドライバ１１０は、表示コントローラ１００から供給されたゲートタイミング信号に応じて、夫々がゲート線を選択する為の少なくとも１つのパルスを含むゲート選択信号Ｖｇ１～Ｖｇｒ（ｒは２以上の整数）を順に生成し、夫々をｒ個の出力端子の各々から個別に出力する。ゲートドライバ１１０は、当該ｒ個の出力端子から出力したゲート選択信号Ｖｇ（ｒ）～Ｖｇ１を表示パネル１５０のゲート線ＧＬ１～ＧＬｒの各々に供給する。尚、図９に示す一例では、ゲートドライバ１１０は表示パネル１５０のゲート線ＧＬ１～ＧＬｒの一端側のみに配置されているが、一対のゲートドライバ１１０を夫々ゲート線ＧＬ１～ＧＬｒの両端側に配置してもよい。
データドライバ１２０－１～１２０－ｐは、表示パネル１５０のデータ線ＤＬ１～ＤＬｍを、互いに隣接するｉ本のデータ線からなる第１～第ｐのデータ線群に区分けした各データ線群に夫々対応して設けられており、夫々の出力端子Ｔ１～Ｔｉが、対応するデータ線群に属するｉ本のデータ線と接続されている。
尚、図９に示すように、データドライバ１２０－１は、表示パネル１５０のゲート線ＧＬ１～ＧＬｒの各々上における、ゲートドライバ１１０の出力端子からの配線長が比較的短い領域に配置されている複数の表示セル１５４の駆動を担うデータ線ＤＬ１～ＤＬｉと接続されている。また、図９に示すように、データドライバ１２０－ｐは、表示パネル１５０のゲート線ＧＬ１～ＧＬｒの各々上における、ゲートドライバ１１０の出力端子からの配線長が比較的長い領域に配置されている複数の表示セル１５４の駆動を担うデータ線ＤＬｘ（ｘは２以上であり且つ）～ＤＬｍと接続されている。
かかる構成により、データドライバ１２０－１～１２０－ｐは、映像信号ＤＶＳに含まれる映像データＰＤの系列を１水平走査ライン分（ｍ個）ずつ取り込み、各映像データＰＤを、輝度レベルに対応したアナログ電圧値を有する階調データ信号に変換する。そして、データドライバ１２０－１～１２０－ｐは、生成した階調データ信号Ｖｄ１～Ｖｄ（ｍ）を、表示パネル１５０のデータ線ＤＬ１～ＤＬｍに夫々供給する。
ここで、データドライバ１２０－１～１２０－ｐ各々の出力モード設定部は、表示コントローラ１００から供給された出力モード指定信号及びデジタル設定情報に基づき、各データドライバを個別に第１の出力モード又は第２の出力モードに設定する。
例えば、液晶表示装置１０では、データドライバ１２０－１～１２０－ｐを第１のデータドライバ群と第２のデータドライバ群とに分け、図１１に示すように、第１のデータドライバ群に属するデータドライバの各々を第１の出力モード、第２のデータドライバ群に属するデータドライバの各々を第２の出力モードに設定する。すなわち、表示パネル１５０の１フレーム内で、第１の出力モードで駆動される領域と、第２の出力モードで駆動される領域とを混在させることで、図２に示すようなクロストークが視認されやすい表示パターンでの対向基板電圧ＶＣＯＭの変動量を抑えている。
また、第１及び第２のデータドライバ群に夫々設定された第１及び第２の出力モードのうちの一方の出力モードを、図１２に示すように、Ｎ（Ｎは２以上の整数）フレーム期間毎に他方の出力モードに切り替えるようにしても良い。
また、第１のデータドライバ群と第２のデータドライバ群とに分けられるデータドライバ１２０－１～１２０－ｐの割り当てを、Ｎフレーム期間毎に変更してもよい。
尚、液晶表示装置１０では、第１又は第２の出力モードに拘わらず、正極性の階調データ信号Ｖｄの出力タイミングを示す出力タイミング信号群ＬＯＡＤ１－Ｇｒｓにおける、基準タイミング信号ＳＴＤの立ち上がり（又は立下り）時を起点とした出力タイミングの遅延時間を、データドライバ１２０－１～１２０－ｐの各々毎に制御している。
以下に、データドライバ１２０－１～１２０－ｐのうちから１２０－１及び１２０－ｐを抜粋して、夫々で生成される出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ及びＬＯＡＤ２－Ｇｒｓについて説明する。尚、図９に示すように、データドライバ１２０－１は、ゲートドライバ１１０の最近傍に配置されており、データドライバ１２０－ｐは、ゲートドライバ１１０の最遠方に配置されている。
図１３Ａは、第１の出力モード時におけるデータドライバ１２０－１及び１２０－ｐ各々の出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ及びＬＯＡＤ２－Ｇｒｓのタイミングを表すタイムチャートである。また、図１３Ｂは、第２の出力モード時におけるデータドライバ１２０－１及び１２０－ｐ各々の出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ及びＬＯＡＤ２－Ｇｒｓのタイミングを表すタイムチャートである。
図１３Ａ及び図１３Ｂに示すように、データドライバ１２０－１では、タイミング制御部６５０が、基準タイミング信号ＳＴＤの立ち上がり時点毎に、その時点から時間長Ｔｓ３０経過した時点で出力タイミングを示すパルスが現れる出力タイミング信号群ＬＯＡＤ１－Ｇｒｓを、正極データラッチ７１０に供給する。一方、データドライバ１２０－ｐでは、タイミング制御部６５０が、基準タイミング信号ＳＴＤの立ち上がり時点毎に、その時点から時間長Ｔｓ２０経過した時点で出力タイミングを示すパルスが現れる出力タイミング信号群ＬＯＡＤ１－Ｇｒｓを、正極データラッチ７１０に供給する。この際、時間長Ｔｓ２０は、データドライバ１２０－１での時間長Ｔｓ３０よりも長い。
また、図１３Ａに示すように、第１の出力モード時には、データドライバ１２０－１のタイミング制御部６５０は、出力タイミング信号群ＬＯＡＤ１－Ｇｒｓにおける各パルスから時間長Ｔｓ３１経過した時点で出力タイミングを示すパルスが現れる出力タイミング信号群ＬＯＡＤ２－Ｇｒｓを、負極データラッチ７２０に供給する。また、第１の出力モード時には、データドライバ１２０－ｐのタイミング制御部６５０は、出力タイミング信号群ＬＯＡＤ１－Ｇｒｓにおける各パルスから時間長Ｔｓ２１経過した時点で出力タイミングを示すパルスが現れる出力タイミング信号群ＬＯＡＤ２－Ｇｒｓを、負極データラッチ７２０に供給する。
つまり、データドライバ１２０－ｐは、データドライバ１２０－１に比べて、自身が駆動対象とするデータ線群からゲートドライバ１１０の出力端子群までの間に配線されているゲート線各々の配線長が長い。よって、データドライバ１２０－１が駆動対象とするデータ線群（ＤＬ１～ＤＬｉ）よりも、データドライバ１２０－ｐが駆動対象とするデータ線群（ＤＬｘ～ＤＬｍ）に接続されている表示セル１５４で観測されるゲート選択信号Ｖｇｋの立下り（立ち上がり）時間が長くなる。
そこで、液晶表示装置１０では、第１及び第２の出力モードに拘わらず、このようなゲート選択信号Ｖｇｋの立下り（立ち上がり）時間に追従させるように、データドライバ１２０－ｐから出力される階調データ信号の出力タイミングを、データドライバ１２０－１から出力される階調データ信号の出力タイミングよりも遅らせるように制御している。具体的には、データドライバ１２０－ｐで生成される出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ（ＬＯＡＤ２－Ｇｒｓ）の時間長Ｔｓ２０（Ｔｓ２１）が、データドライバ１２０－ｐで生成される出力タイミング信号群ＬＯＡＤ１－Ｇｒｓ（ＬＯＡＤ２－Ｇｒｓ）の時間長Ｔｓ３０（Ｔｓ３１）より長くなるように制御している。
更に、データドライバ１２０－１から出力される正極性の階調データ信号に対する、負極性の階調データ信号の遅れ方向への位相シフトの時間長Ｔｓ３１を、データドライバ１２０－ｐから出力される正極性の階調データ信号に対する、負極性の階調データ信号の遅れ方向への位相シフトの時間長Ｔｓ２１よりも短くしている。すなわち、液晶表示装置１０では、階調データ信号を受けるデータ線からゲートドライバ１１０の出力端子までの間に配線されているゲート線の配線長が短いほど、正極性の階調データ信号に対する負極性の階調データ信号の位相シフトの時間長が短くなるように、各データドライバ１２０の設定を行っている。
上記した正極性及び負極性の階調データ信号の出力タイミング調整により、液晶表示装置１０では、ゲートドライバ１１０の出力端子から各画素までの間のゲート線の配線長の差に伴う画素充電率の変動を抑えている。
尚、上記実施例では、表示コントローラ１００の出力モード指定部が、図１１又は図１２に示すように固定又は所定のシーケンスに沿って、各データドライバ１２０－１～１２０－ｐを第１又は第２の出力モードに設定させるように制御している。
しかしながら、表示コントローラ１００は、映像信号ＶＤに基づき、各フレーム内を区分けする複数の領域毎に、第１又は第２の出力モードに設定する制御をデータドライバ１２０－１～１２０－ｐに施すようにしても良い。
１２０ データドライバ
１５０ 表示パネル
５１０ 制御コア部
６５０ タイミング制御部
７００ ラッチ部

Claims (15)

  1. 第１及び第２のデータ線群からなる複数のデータ線、及び前記複数のデータ線と交叉して配置されている複数のゲート線を含む表示パネルと、
    前記複数のゲート線の各々にゲート選択信号を供給するゲートドライバと、
    所定のデータ線数毎に設けられており、夫々が、映像信号に応じて、所定の基準電圧より高い正極性の階調データ信号及び前記基準電圧より低い負極性の階調データ信号を生成し、前記正極性の階調データ信号を前記第１のデータ線群に供給すると共に前記負極性の階調データ信号を前記第２のデータ線群に供給する動作と、前記正極性の階調データ信号を前記第２のデータ線群に供給すると共に前記負極性の階調データ信号を前記第１のデータ線群に供給する動作と、を交互に繰り返し実行する複数のデータドライバと、を有し、
    前記データドライバは、
    前記映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を前記正極性の階調データ信号として出力させると共に、前記映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが前記正極性の階調データ信号とは異なる位相で前記所定周期毎に表れる信号を前記負極性の階調データ信号として出力させる第１の出力モードと、
    前記映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を前記正極性の階調データ信号として出力させると共に、前記映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが前記正極性の階調データ信号と同一の位相で前記所定周期毎に表れる信号を前記負極性の階調データ信号として出力させる第２の出力モードと、を択一的に実行し、所定期間毎にその所定期間内で前記第１の出力モードから前記第２の出力モード、又は前記第２の出力モードから前記第１の出力モードへの切り替えを行う制御部を含むことを特徴とする表示装置。
  2. 前記第１の出力モードでの前記負極性の階調データ信号は、前記正極性の階調データ信号の位相に対して遅れた方向に位相シフトされた信号であることを特徴とする請求項１に記載の表示装置。
  3. 前記制御部は、前記位相シフトの時間長を調整する機能を有することを特徴とする請求項２に記載の表示装置。
  4. 前記制御部は、前記階調データ信号を受ける前記データ線から前記ゲートドライバの出力端子までの間に配線されている前記ゲート線の配線長が短いほど、前記正極性の階調データ信号に対する前記負極性の階調データ信号の位相シフトの時間長を短くすることを特徴とする請求項２又は３に記載の表示装置。
  5. 前記制御部は、前記映像信号におけるＮ（Ｎは１以上の整数）フレーム期間は、前記第１の出力モードに制御し、前記映像信号における前記Ｍ（Ｍは１以上の整数）フレーム期間は、前記第２の出力モードに制御し、前記Ｎフレーム期間及び前記Ｍフレーム期間を交互に切り替え制御することを特徴とする請求項１～４のいずれか１に記載の表示装置。
  6. 前記制御部は、前記第１のデータ線群及び前記第２のデータ線群に出力する全ての前記諧調データ信号を、第１の階調データ信号群と第２の階調データ信号群とに区分けし、各フレーム内において、前記第１の階調データ信号群に属する前記正極性の階調データ信号及び前記負極性の階調データ信号を前記第１の出力モードで出力させ、前記第２の階調データ信号群に属する前記正極性の階調データ信号及び前記負極性の階調データ信号を前記第２の出力モードで出力させることを特徴とする請求項１～４のいずれか１に記載の表示装置。
  7. 前記映像信号における各フレーム内において、前記複数のデータドライバのうちの少なくとも１のデータドライバに含まれる前記制御部は、前記第１の出力モード及び前記第２の出力モードのうちの一方を実行し、前記複数のデータドライバのうちの他の１つに含まれる前記制御部は、前記第１の出力モード及び前記第２の出力モードのうちの他方を実行することを特徴とする請求項１～４のいずれか１に記載の表示装置。
  8. 前記制御部は、前記映像信号におけるＮ（Ｎは１以上の整数）フレーム期間毎に、前記第１の出力モード及び前記第２の出力モードを前記一方の状態から前記他方の状態、又は前記他方の状態から前記一方の状態に切り替えることを特徴とする請求項６又は７に記載の表示装置。
  9. 前記第１の出力モード又は前記第２の出力モードを指定する出力モード指定信号を前記映像信号に重畳させて前記データドライバに供給する表示コントローラを含むことを特徴とする請求項１～８のいずれか１に記載の表示装置。
  10. 映像信号に応じて、所定の基準電圧より高い正極性の電圧値を有する複数の正極性の階調データ信号、及び前記基準電圧より低い負極性の電圧値を有する複数の負極性の階調データ信号を生成して出力するデータドライバであって、
    前記映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を前記正極性の階調データ信号として出力させると共に、前記映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが前記正極性の階調データ信号とは異なる位相で前記所定周期毎に表れる信号を前記負極性の階調データ信号として出力させる第１の出力モードと、
    前記映像信号に基づく各画素の輝度レベルに対応した正極性の電圧値を夫々有するデータパルスが所定周期で表れる信号を前記正極性の階調データ信号として出力させると共に、前記映像信号に基づく各画素の輝度レベルに対応した負極性の電圧値を夫々有するデータパルスが前記正極性の階調データ信号と同一の位相で前記所定周期毎に表れる信号を前記負極性の階調データ信号として出力させる第２の出力モードと、を択一的に実行し、所定期間毎にその所定期間内で前記第１の出力モードから前記第２の出力モード、又は前記第２の出力モードから前記第１の出力モードへの切り替えを行う制御部を含むことを特徴とするデータドライバ。
  11. 前記第１の出力モードでの前記負極性の階調データ信号は、前記正極性の階調データ信号の位相に対して遅れた方向に位相シフトされた信号であることを特徴とする請求項１０に記載のデータドライバ。
  12. 前記制御部は、前記位相シフトの時間長を調整する機能を有することを特徴とする請求項１１に記載のデータドライバ。
  13. 前記制御部は、前記階調データ信号を受ける前記データ線から前記ゲートドライバの出力端子までの間に配線されている前記ゲート線の配線長が短いほど、前記正極性の階調データ信号に対する前記負極性の階調データ信号の位相シフトの時間長を短くすることを特徴とする請求項１０～１２のいずれか１に記載のデータドライバ。
  14. 前記制御部は、前記映像信号におけるＮ（Ｎは１以上の整数）フレーム期間は、前記第１の出力モードに制御し、前記映像信号における前記Ｍ（Ｍは１以上の整数）フレーム期間は、前記第２の出力モードに制御し、前記Ｎフレーム期間及び前記Ｍフレーム期間を交互に切り替え制御することを特徴とする請求項１０～１３のいずれか１に記載のデータドライバ。
  15. 前記制御部は、前記第１のデータ線群及び前記第２のデータ線群に出力する全ての前記諧調データ信号を、第１の階調データ信号群と第２の階調データ信号群とに区分けし、各フレーム内において、前記第１の階調データ信号群に属する前記正極性の階調データ信号及び前記負極性の階調データ信号を前記第１の出力モードで出力させ、前記第２の階調データ信号群に属する前記正極性の階調データ信号及び前記負極性の階調データ信号を前記第２の出力モードで出力させることを特徴とする請求項１０～１３のいずれか１に記載のデータドライバ。
JP2022004336A 2022-01-14 2022-01-14 表示装置及びデータドライバ Pending JP2023103680A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022004336A JP2023103680A (ja) 2022-01-14 2022-01-14 表示装置及びデータドライバ
CN202310011779.6A CN116453480A (zh) 2022-01-14 2023-01-05 显示装置及数据驱动器
US18/150,787 US11990102B2 (en) 2022-01-14 2023-01-05 Display apparatus and data driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022004336A JP2023103680A (ja) 2022-01-14 2022-01-14 表示装置及びデータドライバ

Publications (1)

Publication Number Publication Date
JP2023103680A true JP2023103680A (ja) 2023-07-27

Family

ID=87129076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022004336A Pending JP2023103680A (ja) 2022-01-14 2022-01-14 表示装置及びデータドライバ

Country Status (3)

Country Link
US (1) US11990102B2 (ja)
JP (1) JP2023103680A (ja)
CN (1) CN116453480A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023103680A (ja) * 2022-01-14 2023-07-27 ラピステクノロジー株式会社 表示装置及びデータドライバ

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108288A (ja) 2000-09-27 2002-04-10 Matsushita Electric Ind Co Ltd 液晶駆動方法および液晶駆動装置、液晶表示装置
JP2003228336A (ja) * 2002-01-31 2003-08-15 Toshiba Corp 平面表示装置
KR100859666B1 (ko) * 2002-07-22 2008-09-22 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
JP2005156621A (ja) * 2003-11-20 2005-06-16 Hitachi Displays Ltd 表示装置
KR100531417B1 (ko) * 2004-03-11 2005-11-28 엘지.필립스 엘시디 주식회사 액정패널의 구동장치 및 그 구동방법
KR101201127B1 (ko) * 2005-06-28 2012-11-13 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
US20070120804A1 (en) * 2005-11-25 2007-05-31 Jimi Hung LCD module and control method
JP2008309896A (ja) * 2007-06-12 2008-12-25 Toshiba Corp 液晶駆動装置および液晶表示装置
KR101289634B1 (ko) * 2007-12-29 2013-07-30 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101323090B1 (ko) * 2009-03-11 2013-10-29 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101613723B1 (ko) * 2009-06-23 2016-04-29 엘지디스플레이 주식회사 액정표시장치
KR101332479B1 (ko) * 2009-08-14 2013-11-26 엘지디스플레이 주식회사 액정표시장치와 그 도트 인버젼 제어방법
JP2011059501A (ja) * 2009-09-11 2011-03-24 Renesas Electronics Corp 表示装置用信号線駆動回路と表示装置並びに信号線駆動方法
KR101279123B1 (ko) * 2009-12-07 2013-06-26 엘지디스플레이 주식회사 액정표시장치
JP5468959B2 (ja) * 2010-03-30 2014-04-09 ラピスセミコンダクタ株式会社 液晶パネルのソースドライバ
US20130100105A1 (en) * 2010-06-30 2013-04-25 Sharp Kabushiki Kaisha Signal generator circuit, liquid crystal display device
KR101329970B1 (ko) * 2010-12-13 2013-11-13 엘지디스플레이 주식회사 액정표시장치
CN102629453B (zh) * 2011-05-25 2014-04-30 京东方科技集团股份有限公司 液晶显示器面板极性反转驱动方法及装置
KR101924417B1 (ko) * 2011-11-24 2019-02-21 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN102930840B (zh) * 2012-08-09 2015-03-18 京东方科技集团股份有限公司 液晶显示驱动电路及其驱动方法、液晶显示器
CN103021366B (zh) * 2012-12-14 2015-11-25 京东方科技集团股份有限公司 液晶显示面板的极性反转驱动方法、装置及液晶显示器
CN103208265B (zh) * 2013-04-15 2015-08-19 合肥京东方光电科技有限公司 液晶显示器件极性反转驱动方法、装置及液晶显示器件
US9940865B2 (en) * 2015-06-18 2018-04-10 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device
KR102371896B1 (ko) * 2015-06-29 2022-03-11 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR102523421B1 (ko) * 2016-03-03 2023-04-20 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN106486086B (zh) * 2017-01-05 2019-07-30 京东方科技集团股份有限公司 一种源极驱动装置、其极性反转控制方法及液晶显示装置
KR102523424B1 (ko) * 2018-02-19 2023-04-20 삼성디스플레이 주식회사 액정 표시 패널의 구동 장치 및 이를 포함하는 액정 표시 장치
KR102551721B1 (ko) * 2018-05-08 2023-07-06 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN108877639A (zh) * 2018-09-25 2018-11-23 京东方科技集团股份有限公司 显示面板的驱动方法、驱动电路、显示面板及显示装置
CN112309342B (zh) * 2019-07-30 2023-09-26 拉碧斯半导体株式会社 显示装置、数据驱动器以及显示控制器
JP2022101795A (ja) * 2020-12-25 2022-07-07 ラピステクノロジー株式会社 信号レベル変換回路、駆動回路、表示ドライバ及び表示装置
JP2023010154A (ja) * 2021-07-09 2023-01-20 ラピステクノロジー株式会社 表示装置及びデータドライバ
JP2023103680A (ja) * 2022-01-14 2023-07-27 ラピステクノロジー株式会社 表示装置及びデータドライバ

Also Published As

Publication number Publication date
CN116453480A (zh) 2023-07-18
US20230230556A1 (en) 2023-07-20
US11990102B2 (en) 2024-05-21

Similar Documents

Publication Publication Date Title
US9390666B2 (en) Display device capable of driving at low speed
KR100344186B1 (ko) 액정표시장치의 소오스 구동회로 및 그 구동방법
US10332466B2 (en) Method of driving display panel and display apparatus for performing the same
CN112309342B (zh) 显示装置、数据驱动器以及显示控制器
WO2010061686A1 (ja) 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機
KR101498230B1 (ko) 표시장치 및 이의 구동방법
KR20070027050A (ko) 표시 장치 및 그 구동 방법
CN101320539A (zh) 显示器以及驱动显示器的方法
TWI344626B (ja)
KR101492885B1 (ko) 구동회로 및 이를 포함하는 액정 표시 장치
JP7213846B2 (ja) 表示装置、データドライバ及び表示コントローラ
US11990102B2 (en) Display apparatus and data driver
KR101264703B1 (ko) 액정표시장치 및 그의 구동 방법
US11810527B2 (en) Display device and data driver
US8717270B2 (en) Liquid crystal display device, display control device, and liquid crystal display method
JP4890756B2 (ja) 信号処理装置及び方法
KR100480180B1 (ko) 2-도트 인버젼 구동방식의 액정표시장치 및 그 구동방법
KR20080001176A (ko) 액정 표시장치 및 그의 구동방법
KR101264702B1 (ko) 액정표시장치 및 그의 구동 방법
KR20150078567A (ko) 액정표시장치
JP2005156633A (ja) 液晶表示装置
JPH04353823A (ja) 液晶表示素子の駆動方法
KR20170105682A (ko) 저속 구동이 가능한 표시장치
KR100900549B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20070010524A (ko) 액정 표시 장치 및 그 구동 방법