JP2023099272A - 積層型電子部品 - Google Patents

Abstract

【課題】外部電極を形成する際に発生する熱膨張及び収縮により積層型電子部品が不均一な応力分布を有するという問題点を解決する。【解決手段】積層型電子部品は、誘電体層１１１及び誘電体層を間に挟んで交互に配置される第１内部電極１２１及び第２内部電極１２２を含む本体１１０と、本体上に配置されて第１内部電極と連結される第１外部電極１３１と、本体上に配置されて第２内部電極と連結される第２外部電極１３２と、を含む。第１外部電極及び第２外部電極は、本体上に配置され、銅（Ｃｕ）、ニッケル（Ｎｉ）及びこれらの合金のうち少一つ以上を含む第１電極層１３１ａ、１３２ａ、第１電極層上に配置され、銀（Ａｇ）を含み、パラジウム（Ｐｄ）、白金（Ｐｔ）及び金（Ａｕ）のうち一つ以上をさらに含む第２電極層１３１ｂ、１３２ｂを含む。第１電極層の平均厚さは、１μｍ以上１０μｍ以下であってもよい。【選択図】図２

Description

本発明は、積層型電子部品に関するものである。

積層型電子部品の一つである積層セラミックキャパシタ（Ｍｕｌｔｉｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）は、小型でありながらも高容量が保障されるという利点により、通信、コンピュータ、家電、自動車などの産業に使用される重要なチップ部品であり、特に、携帯電話、コンピュータ、デジタルＴＶなど、各種の電気、電子、情報通信機器に使用される核心的な受動素子である。

従来は、積層セラミックキャパシタを基板等に実装するために、積層セラミックキャパシタの外部電極は、電極層上に形成されためっき層を含んでいた。ただし、高温環境によって実装時に基板の反りとめっき層に含まれる錫（Ｓｎ）の酸化により半田クラックが発生したり、接触抵抗が増加するという問題が発生した。

このような問題点を解決するために、銅（Ｃｕ）を含む第１電極層と、銀（Ａｇ）及びパラジウム（Ｐｄ）を含む電極で形成された第２電極層とを含む外部電極構造が使用されており、このような外部電極を使用する場合、錫半田の代わりに銀エポキシ（Ａｇ ｅｐｏｘｙ）を導電性接着剤（Ｃｏｎｄｕｃｔｉｖｅ ｇｌｕｅ）として使用して積層セラミックキャパシタを基板に実装することができる。

このような外部電極構造において、第１電極層は、７００～８００℃の温度でガラス及び導電性金属粉末を含むペーストを焼成して形成されるため、焼成後に完成した積層セラミックキャパシタは、不均一な応力分布を有する可能性がある。これにより、積層セラミックキャパシタにクラックが発生し、基板に実装された後にも固着強度が低下するという問題点が発生する可能性がある。

本発明のいくつかの目的の一つは、第１電極層を形成する際に発生する熱膨張及び収縮により積層型電子部品が不均一な応力分布を有するという問題点を解決し、積層型電子部品にクラックが発生する現象を抑制することである。

本発明のいくつかの目的の一つは、積層型電子部品に不均一な応力分布が発生する場合、基板に実装された後に固着強度が低下するという問題点を解決することである。

ただし、本発明の目的は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

本発明の一実施形態による積層型電子部品は、誘電体層及び上記誘電体層を間に挟んで交互に配置される第１及び第２内部電極を含む本体と、
上記本体上に配置されて第１内部電極と連結される第１外部電極と、上記本体上に配置されて第２内部電極と連結される第２外部電極と、を含み、上記第１外部電極及び第２外部電極は上記本体上に配置され、銅（Ｃｕ）、ニッケル（Ｎｉ）及びこれらの合金のうち一つ以上を含む第１電極層、上記第１電極層上に配置され、銀（Ａｇ）を含み、パラジウム（Ｐｄ）、白金（Ｐｔ）、及び金（Ａｕ）のうち一つ以上をさらに含む第２電極層を含み、上記第１電極層はガラスを含まず、上記第１電極層の平均厚さは１μｍ以上１０μｍ以下であってもよい。

本発明のいくつかの効果の一つは、外部電極が第１電極層、第２電極層を有し、第１電極層がＣｕ、Ｎｉ及びこれらの合金のうち一つ以上を含み、第１電極層の平均厚さを調節することによって内部電極との連結性を向上させ、積層型電子部品の応力変化を減らし、クラックの発生を抑制することである。

本発明のいくつかの効果の一つは、第１電極層がガラスを含まないナノ粒子を介して形成されて低温焼成を可能とすることにより、積層型電子部品の応力変化を減らし、クラックの発生を抑制することである。

本発明のいくつかの効果の一つは、第１電極層がガラスを含まないめっき層で形成される場合、積層型電子部品の応力変化を減らし、クラックの発生を抑制することである。

本発明のいくつかの効果の一つは、第１電極層の厚さを調節して積層型電子部品の信頼性を向上させることである。

ただし、本発明の多様かつ有益な利点及び効果は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

本発明の一実施形態による積層型電子部品の斜視図を概略的に示すものである。 図１のＩ－Ｉ'線に沿った断面に対する断面図である。 図１のＩＩ－ＩＩ'線に沿った断面に対する断面図である。 本発明の一実施形態による積層型電子部品の本体を分解して示す分解斜視図である。 図２のＫ１領域に対する拡大図である。 図２に対応する本発明の一実施形態による積層型電子部品の断面図である。

以下では、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は、様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために誇張することができ、図面上の同じ符号で示される要素は同じ要素である。

そして、図面において本発明を明確に説明するために説明と関係のない部分は省略し、図面に示された各構成の大きさ及び厚さは説明の便宜上、任意に示しているため、本発明は必ずしも図示したものに限定されない。なお、同一の思想の範囲内の機能が同一である構成要素については、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」と言うとき、これは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

図面において、第１方向は積層方向又は厚さＴ方向、第２方向は長さＬ方向、第３方向は幅Ｗ方向と定義することができる。

図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示すものであり、図２は、図１のＩ－Ｉ'線に沿った断面に対する断面図であり、図３は、図１のＩＩ－ＩＩ'線に沿った断面に対する断面図であり、図４は、本発明の一実施形態による積層型電子部品の本体を分解して示す分解斜視図である。

以下では、図１～図４を参照して、本発明の一実施形態による積層型電子部品１００について説明する。

本発明の一実施形態による積層型電子部品１００は、誘電体層１１１及び上記誘電体層１１１を間に挟んで交互に配置される第１及び第２内部電極１２１、１２２を含む本体１１０と、上記本体上に配置されて第１内部電極と連結される第１外部電極１３１と、上記本体上に配置されて第２内部電極と連結される第２外部電極１３２と、を含み、上記第１外部電極及び第２外部電極は、上記本体上に配置され、銅（Ｃｕ）、ニッケル（Ｎｉ）及びこれらの合金のうち一つ以上を含む第１電極層１３１ａ、１３２ａ、上記第１電極層上に配置され、銀（Ａｇ）を含み、パラジウム（Ｐｄ）、白金（Ｐｔ）、及び金（Ａｕ）のうち一つ以上をさらに含む第２電極層１３１ｂ、１３２ｂを含み、上記第１電極層はガラスを含まず、上記第１電極層の平均厚さは１μｍ以上１０μｍ以下であってもよい。

本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されている。本体１１０の具体的な形状に特に限定はないが、図示のように本体１１０は六面体形状又はこれと類似の形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。

本体１１０は、第１方向に互いに対向する第１面１及び第２面２、上記第１面１及び第２面２と連結され、第２方向に互いに対向する第３面３及び第４面４、第１面１及び第２面２と連結され、第３面３及び第４面４と連結され、第３方向に互いに対向する第５面５及び第６面６を有することができる。

本体１１０を形成する複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１の間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

本発明の一実施形態によると、上記誘電体層１１１を形成する原料は、十分な静電容量が得られる限り特に限定されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム系材料などを使用することができる。上記チタン酸バリウム系材料は、ＢａＴｉＯ_３系セラミック粉末を含むことができ、上記セラミック粉末の例示として、ＢａＴｉＯ_３、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）等が一部固溶された（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）又はＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）等が挙げられる。

また、上記誘電体層１１１を形成する原料は、チタン酸バリウム（ＢａＴｉＯ_３）などのパウダーに、本発明の目的に応じて様々なセラミック添加剤、有機溶剤、結合剤、分散剤などを添加することができる。

一方、誘電体層１１１の平均厚さｔｄは特に限定する必要はない。例えば、誘電体層１１１の平均厚さｔｄは、０．２μｍ以上２μｍ以下であってもよい。ただし、一般に誘電体層を０．６μｍ未満の厚さに薄く形成する場合、特に誘電体層の厚さが０．３５μｍ以下の場合には信頼性が低下する恐れがあった。

本発明の一実施形態によると、第１電極層１３１ａ、１３２ａの平均厚さが１μｍ以上１０μｍ以下を満たすため、誘電体層１１１の平均厚さが０．３５μｍ以下の場合であっても優れた信頼性を確保することができる。したがって、誘電体層１１１の平均厚さが０．３５μｍ以下の場合に、本発明による信頼性向上効果がより顕著にすることができる。

誘電体層１１１の平均厚さｔｄは、上記第１内部電極１２１及び第２内部電極１２２の間に配置される誘電体層１１１の平均厚さを意味することができる。誘電体層１１１の平均厚さは、本体１１０の長さ及び厚さ方向（Ｌ‐Ｔ）の断面を１万倍率の走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で画像をスキャンして測定することができる。より具体的に、スキャンされた画像において、一つの誘電体層を長さ方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔の３０個の地点は容量形成部Ａｃで指定することができる。また、このような平均値の測定を１０個の誘電体層に拡張して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。

本体１１０は、本体１１０の内部に配置され、誘電体層１１１を間に挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部Ａｃと、上記容量形成部Ａｃの第１方向の上部及び下部に形成されたカバー部１１２、１１３とを含むことができる。また、上記容量形成部Ａｃは、キャパシタの容量形成に寄与する部分であって、誘電体層１１１を間に挟んで複数の第１内部電極１２１及び第２内部電極１２２を反復的に積層して形成することができる。

カバー部１１２、１１３は、上記容量形成部Ａｃの第１方向の上部に配置される上部カバー部１１２及び上記容量形成部Ａｃの第１方向の下部に配置される下部カバー部１１３を含むことができる。

上記上部カバー部１１２及び下部カバー部１１３は、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

上記上部カバー部１１２及び下部カバー部１１３は内部電極を含まず、誘電体層１１１と同じ材料を含むことができる。すなわち、上記上部カバー部１１２及び下部カバー部１１３は、セラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

一方、カバー部１１２、１１３の平均厚さは特に限定する必要はない。ただし、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部１１２、１１３の平均厚さは１５μｍ以下であってもよい。また、本発明の一実施形態によると、第１電極層１３１ａ、１３２ａの平均厚さが１μｍ以上１０μｍ以下を満たすため、カバー部の平均厚さｔｃが１５μｍ以下の場合にも積層型電子部品の信頼性を向上させることができる。カバー部１１２、１１３の平均厚さは第１方向サイズを意味することができ、容量形成部Ａｃの上部又は下部において等間隔の５個の地点で測定したカバー部１１２、１１３の第１方向サイズを平均した値であることができる。

また、上記容量形成部Ａｃの側面には、マージン部１１４、１１５が配置されることができる。マージン部１１４、１１５は、本体１１０の第５面５に配置されたマージン部１１４と、第６面６に配置されたマージン部１１５とを含むことができる。すなわち、マージン部１１４、１１５は、上記セラミック本体１１０の幅方向の両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に配置されることができる。

マージン部１１４、１１５は、図３に示すように、上記本体１１０を幅－厚さ（Ｗ－Ｔ）方向に切断した断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）において第１及び第２内部電極１２１、１２２の両端と本体１１０の境界面との間の領域を意味することができる。

マージン部１１４、１１５は、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成される箇所を除いて、導電性ペーストを塗布して内部電極を形成することにより形成されたものであってもよい。

また、内部電極１２１、１２２による段差を抑制するために、積層後に内部電極が本体の第５面５及び第６面６に露出するように切断した後、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの両側面に第３方向（幅方向）に積層してマージン部１１４、１１５を形成することもできる。

一方、マージン部１１４、１１５の幅は特に限定する必要はない。ただし、積層型電子部品の小型化及び高容量化をより容易に達成するために、マージン部１１４、１１５の平均幅は１５μｍ以下であってもよい。また、本発明の一実施形態によると、第１電極層１３１ａ、１３２ａの平均厚さが１μｍ以上１０μｍ以下を満たすため、マージン部１１４、１１５の平均幅が１５μｍ以下の場合であっても優れた信頼性を確保することができる。

マージン部１１４、１１５の平均幅は、マージン部１１４、１１５の第３方向の平均サイズを意味することができ、容量形成部Ａｃの側面において等間隔の５個の地点で測定したマージン部１１４、１１５の第３方向サイズを平均した値であることができる。

内部電極１２１、１２２は誘電体層１１１と交互に積層されることができる。内部電極１２１、１２２は、第１内部電極１２１及び第２内部電極１２２を含むことができる。第１内部電極１２１及び第２内部電極１２２は、本体１１０を構成する誘電体層１１１を間に挟んで互いに対向するように交互に配置され、本体１１０の第３面３及び第４面４にそれぞれ露出することができる。

第１内部電極１２１は、第４面４と離隔し、第３面３を介して露出し、第２内部電極１２２は第３面３と離隔し、第４面４を介して露出することができる。本体の第３面３には第１外部電極１３１が配置されて第１内部電極１２１と連結され、本体の第４面４には第２外部電極１３２が配置されて第２内部電極１２２と連結されることができる。

すなわち、第１内部電極１２１は第２外部電極１３２とは連結されず、第１外部電極１３１と連結され、第２内部電極１２２は第１外部電極１３１とは連結されず、第２外部電極１３２と連結される。したがって、第１内部電極１２１は第４面４から一定距離離隔して形成され、第２内部電極１２２は第３面３から一定距離離隔して形成されることができる。

このとき、第１内部電極１２１及び第２内部電極１２２は、中間に配置された誘電体層１１１によって互いに電気的に分離されてもよい。本体１１０は、第１内部電極１２１が印刷されたセラミックグリーンシートと第２内部電極１２２が印刷されたセラミックグリーンシートとを交互に積層した後、焼成して形成することができる。

内部電極１２１、１２２を形成する材料は特に限定されず、電気伝導性に優れた材料を使用することができる。例えば、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上を含むことができる。

また、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上を含む内部電極用導電性ペーストをセラミックグリーンシートに印刷して形成することができる。上記内部電極用導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを使用することができるが、本発明はこれに限定されるものではない。

一実施形態において、内部電極１２１、１２２はＮｉを含むことができる。この場合、後述する本発明の第１電極層１３１ａ、１３２ａに含まれた銅（Ｃｕ）、ニッケル（Ｎｉ）及びこれらの合金のうち一つ以上と合金を形成するか、又は金属接合によって電気的連結性を向上させることができる。

外部電極１３１、１３２は、本体１１０の第３面３及び第４面４に配置されることができる。外部電極１３１、１３２は、本体１１０の第３面３及び第４面４にそれぞれ配置され、第１内部電極１２１及び第２内部電極１２２とそれぞれ連結された第１外部電極１３１及び第２外部電極１３２を含むことができる。

本実施形態では、積層型電子部品１００が２つの外部電極１３１、１３２を有する構造を説明しているが、外部電極１３１、１３２の個数や形状などは内部電極１２１、１２２の形態やその他の目的に応じて変更することができる。

また、内部電極１２１、１２２の平均厚さｔｅは特に限定する必要はない。例えば、内部電極１２１、１２２の平均厚さｔｅは、０．２μｍ以上２μｍ以下であってもよい。ただし、一般に内部電極を０．６μｍ未満の厚さに薄く形成する場合、特に内部電極の厚さが０．３５μｍ以下の場合には信頼性が低下する恐れがあった。

本発明の一実施形態によると、第１電極層１３１ａ、１３２ａの平均厚さが１μｍ以上１０μｍ以下を満たすため、内部電極１２１、１２２の平均厚さが０．３５μｍ以下の場合であっても優れた信頼性を確保することができる。したがって、内部電極１２１、１２２の厚さが平均０．３５μｍ以下である場合に、本発明による効果がより顕著になることができ、積層型電子部品の小型化及び高容量化をより容易に達成することができる。

上記内部電極１２１、１２２の平均厚さｔｅは内部電極１２１、１２２の平均厚さを意味することができる。内部電極１２１、１２２の平均厚さは、本体１１０の長さ及び厚さ方向（Ｌ‐Ｔ）の断面を１万倍率の走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で画像をスキャンして測定することができる。より具体的に、スキャンされた画像において、一つの内部電極を長さ方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔の３０個の地点は容量形成部Ａｃで指定することができる。また、このような平均値の測定を１０個の内部電極に拡張して平均値を測定すると、内部電極の平均厚さをさらに一般化することができる。

外部電極１３１、１３２は、本体１１０上に配置され、銅（Ｃｕ）、ニッケル（Ｎｉ）及びこれらの合金のうち一つ以上を含む第１電極層１３１ａ、１３２ａ、第１電極層上に配置され、銀（Ａｇ）を含み、パラジウム（Ｐｄ）、白金（Ｐｔ）、及び金（Ａｕ）のうち一つ以上をさらに含む第２電極層１３１ｂ、１３２ｂを含み、第１電極層の平均厚さは１μｍ以上１０μｍ以下であってもよい。

第１電極層１３１ａ、１３２ａは、銅（Ｃｕ）、ニッケル（Ｎｉ）及びこれらの合金のうち一つ以上を含むことにより、内部電極との電気的連結性を確保する役割を果たすことができる。すなわち、第１電極層１３１ａ、１３２ａは、本体１１０の第２方向の一面を介して交互に露出した第１内部電極１２１及び第２内部電極１２２とそれぞれ接触して直接的に連結されることにより、第１外部電極１３１及び第２外部電極１３２と第１内部電極１２１及び第２内部電極１２２間の電気的導通を確保する。

特に、第１内部電極及び第２内部電極がＮｉを含む場合、第１電極層の銅（Ｃｕ）との相互拡散による合金を形成して電気的連結性を向上させることができる。したがって、第１電極層に含まれるニッケル（Ｎｉ）及び銅（Ｃｕ）－ニッケル（Ｎｉ）合金は、内部電極から拡散して形成されたものであることができる。

本発明の一実施形態によると、第１電極層１３１ａ、１３２ａはガラスを含まなくてもよい。従来は、第１電極層を、ガラス及び導電性金属粉末を含むペーストを焼成することで形成しようとする試みがあった。この場合、７００～８００℃程度の高い温度で焼成するため、本体１１０に過度な応力を発生させることができる。

特に、第１電極層が本体１１０と接する面に応力が集中するため、第１電極層と本体１１０が接する面と、第１電極層と本体が接しない面との応力に大きな差が生じる可能性がある。このように本体１１０に応力が不均一に集中する場合、積層型電子部品１００は曲げ応力を受けるようになるため、クラックが発生する可能性がある。

したがって、本発明の一実施形態によると、第１電極層１３１ａ、１３２ａはガラスを含まず、低温で形成されることにより、本体１１０の特定部分に応力が集中する現象を抑制して積層型電子部品１００に発生するクラックを抑制することができる。

ガラスを含まずに第１電極層１３１ａ、１３２ａを低温で形成する方法は様々であってもよい。例えば、第１電極層をめっき法、スパッタリング工法等により形成することができ、１００ｎｍ以下の銅（Ｃｕ）粒子を溶媒に分散させて本体の表面に塗布した後、３００℃以下の温度で焼成することもできる。

このとき、１００ｎｍ以下の銅（Ｃｕ）粒子は、３００℃以下の温度でもガラスなしで焼結することができる。したがって、外部電極の第１電極層１３１ａ、１３２ａを相対的に低温で形成することができるため、加熱－冷却に伴う熱膨張による応力が本体１１０に少なく伝達されることができる。

一方、１００ｎｍ以下の銅（Ｃｕ）粒子を焼成して第１電極層１３１ａ、１３２ａを形成する場合、焼成後、第１電極層１３１ａ、１３２ａに含まれる銅（Ｃｕ）粒子は互いに凝集して凝集体を形成することができ、銅（Ｃｕ）凝集体の平均直径は２００ｎｍ以下を満たすことができる。したがって、一実施形態において、第１電極層１３１ａ、１３２ａは銅（Ｃｕ）凝集体を含み、上記銅（Ｃｕ）凝集体の平均直径は２００ｎｍ以下であってもよい。

銅（Ｃｕ）凝集体の平均直径は、積層型電子部品を幅方向（第３方向）の中央の位置まで研磨して長さ方向及び厚さ方向の断面（Ｌ－Ｔ断面）を露出させた後、第１電極層及び第２電極層を厚さ方向に５等分した領域のうち中央に配置された領域を走査電子顕微鏡（ＳＥＭ）で画像を撮影した後、ＩｍａｇｅＪプログラムによって測定した最大フェレ径を平均した値であることができる。一方、フェレ（Ｆｅｒｅｔ）径は、金属粒子の接線間の距離を意味することができ、最大フェレ径は、金属粒子の接線間の最大距離を測定した値を意味することができる。ただし、本発明はこれに限定されるものではなく、最小フェレ径の場合でも構わない。

したがって、一実施形態によると、第１電極層１３１ａ、１３２ａはガラスを含まないため、上記銅（Ｃｕ）、ニッケル（Ｎｉ）及びこれらの合金のうち一つ以上の含量は第１電極層に含まれる元素の全モル数に対して０．９５以上であることができる。すなわち、不純物を除けば、第１電極層１３１ａ、１３２ａは実質的に銅（Ｃｕ）、ニッケル（Ｎｉ）及びこれらの合金のうち一つ以上からなることができる。

図５は、図２のＫ１領域に対する拡大図である。図５を参照すると、一実施形態において、第１電極層１３１ａ、１３２ａの平均厚さは１μｍ以上１０μｍ以下であってもよい。第１電極層１３１ａ、１３２ａの平均厚さが１μｍ未満の場合、内部電極との連結性を確保することができず、積層型電子部品１００が十分な容量を有することができない。

一方、第１電極層の平均厚さが１０μｍを超える場合、第１電極層を形成する際に本体１１０に加わる応力の不均一性が増加し、積層型電子部品にクラックを発生させる可能性がある。したがって、本発明の一実施形態による積層型電子部品は、第１電極層の平均厚さを１μｍ以上１０μｍ以下に調節することにより、十分な単位体積当たりの容量を有しながらも、本体１１０に加わる応力の不均一性を減少させ、積層型電子部品にクラックが発生することを抑制し、基板に実装する場合、固着強度を向上させることができる。

第１電極層１３１ａ、１３２ａの平均厚さは、第３方向の中央から第１方向及び第２方向に切断した断面を観察して測定することができ、第３面又は第４面上に配置された厚さ方向に等間隔の５個の地点で測定した第１電極層１３１ａ、１３２ａの第１方向サイズを平均した値であることができる。具体的に、本体の幅方向（第３方向）の中央から長さ方向（第２方向）及び厚さ方向（第１方向）に切断した断面（Ｌ－Ｔ断面）において、最下部に配置された内部電極から最上部に配置された内部電極１２１まで厚さ方向に均等な間隔を有する５個の地点Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５における第１電極層１３１ａ、１３２ａの第１方向サイズの平均値であることができる。

図６は、図２に対応する本発明の一実施形態による積層型電子部品の断面図である。図６を参照すると、一実施形態において、本体１１０は、上記誘電体層１１１を間に挟んで配置される上記第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部（Ａｃ）及び上記容量形成部の第１方向の上面及び下面に配置されるカバー部１１２、１１３を含み、カバー部のうち、上記第１電極層で覆われている領域Ａで測定した平均残留応力の値をＳａ、上記第１電極層で覆われていない領域Ｂで測定した平均残留応力の値をＳｂとするとき、｛（Ｓａ－Ｓｂ）／Ｓｂ｝×１００の値は０．２０以下であってもよい。

これにより、本体１１０のカバー部１１２、１１３の残留応力の不均衡を最小化し、積層型電子部品にクラックが発生する現象を抑制することができる。このとき、第１電極層で覆われている領域Ａは、幅方向の中央部で切断した長さ－厚さ方向の断面（Ｌ－Ｔ断面）において、第１電極層で覆われたカバー部の中央部領域を意味することができ、第２電極層で覆われていない領域Ｂは、第１電極層に覆われていないカバー部の領域のうち、第１電極層で覆われている領域Ａと隣接した領域を意味することができる。また、Ｓａ及びＳｂは、Ａ及びＢの各領域の任意の５個の地点でラマンシフト（Ｒａｍａｎ Ｓｈｉｆｔ）分析によって測定した平均値であってもよい。

第２電極層１３１ｂ、１３２ｂは、上記第１電極層上に配置され、銀（Ａｇ）を含み、これに加えてパラジウム（Ｐｄ）を含むことができる。第２電極層は酸化を防止し、水分及び水素の浸透を防ぐ役割を果たすことができる。また、第２電極層は銀（Ａｇ）を含むため、錫（Ｓｎ）を含む半田なしでも銀（Ａｇ）及び樹脂を含む導電性接着剤によって基板に実装されることができる。

これにより、高温－低温サイクルにおいて外部電極と半田との熱膨張率の差によるストレスにより半田クラックが発生するという問題点を解決することができる。一方、第２電極層が銀（Ａｇ）のみで構成されるか、銀（Ａｇ）の含量が高くなる場合、イオンマイグレーションが発生するという問題点が生じる可能性がある。

したがって、第２電極層１３１ｂ、１３２ｂは、パラジウム（Ｐｄ）をさらに含むことにより、イオンマイグレーションの発生を抑制することができ、上記パラジウム（Ｐｄ）はイオンマイグレーションを防止することができる他の金属、例えば、白金（Ｐｔ）や金（Ａｕ）等と代替又は混合されてもよい。

一実施形態において、第２電極層１３１ｂ、１３２ｂはガラスをさらに含むことができる。ガラスはペーストを塗布及び焼成して第２電極層１３１ｂ、１３２ｂを形成する際、銀（Ａｇ）及びパラジウム（Ｐｄ）金属の焼結速度を制御し、基板との接着性を確保する役割を果たすことができる。

ガラス成分は、酸化物が混合された組成であってもよく、特に限定されるものではないが、ケイ素酸化物、ホウ素酸化物、アルミニウム酸化物、遷移金属酸化物、アルカリ金属酸化物及びアルカリ土類金属酸化物からなる群から選択される一つ以上であってもよい。上記遷移金属は、亜鉛（Ｚｎ）、チタン（Ｔｉ）、バナジウム（Ｖ）、マンガン（Ｍｎ）、鉄（Ｆｅ）及びニッケル（Ｎｉ）からなる群から選択され、上記アルカリ金属は、リチウム（Ｌｉ）、ナトリウム（Ｎａ）及びカリウム（Ｋ）からなる群から選択され、上記アルカリ土類金属は、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）からなる群から選択された一つ以上であってもよい。

一実施形態において、第２電極層１３１ｂ、１３２ｂは銅（Ｃｕ）をさらに含むことができる。これにより、第２電極層に含まれるパラジウム（Ｐｄ）と合金を形成して第１電極層１３１ａ、１３２ａと第２電極層１３１ｂ、１３２ｂとの間の結合力を向上させることができる。

第２電極層に含まれる銅（Ｃｕ）は、第２電極層を形成する際に含まれる導電性ペーストに銅を含ませることによって形成されたものであってもよく、銀（Ａｇ）及びパラジウム（Ｐｄ）を含む導電性ペーストを、銅（Ｃｕ）を含む第１電極層１３１ａ、１３２ａ上に塗布した後、焼成する過程で第１電極層から第２電極層１３２、１４２に拡散して形成されたものであってもよい。

一実施形態において、第２電極層１３１ｂ、１３２ｂは銅（Ｃｕ）－パラジウム（Ｐｄ）合金を含むことができる。上記銅（Ｃｕ）‐パラジウム（Ｐｄ）合金は、第１電極層に含まれる銅（Ｃｕ）と第２電極層に含まれるパラジウム（Ｐｄ）とが焼成段階で相互拡散及び反応して形成されることができるため、第１電極層がガラスを含まなくても第２電極層と高い接着力を確保することができる。

このとき、銅（Ｃｕ）－パラジウム（Ｐｄ）合金の含量は、第２電極層の外表面から第２電極層及び上記第１電極層の界面に向かうほど増加することができる。第２電極層１３１ｂ、１３２ｂに含まれたパラジウムは、第１電極層１３１ａ、１３２ａに向かって拡散しながら第１電極層１３１ａ、１３２ａとの界面に最も多く分布することができ、これにより界面に銅（Ｃｕ）‐パラジウム（Ｐｄ）金属間化合物１３１ｂ、１３２ｂが十分に形成されるため、第１電極層及び第２電極層の間の接着力をさらに強くすることができる。

一方、第１電極層１３１ａ、１３２ｂ及び第２電極層１３１ｂ、１３２ｂの成分は、ＳＥＭ‐ＥＤＳ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ－Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて観察した画像から算出したものであってもよい。具体的に、積層型電子部品を幅方向（第３方向）の中央の位置まで研磨して長さ方向及び厚さ方向の断面（Ｌ－Ｔ断面）を露出させた後、第１及び第２電極層を厚さ方向に５等分した領域のうち、中央に配置された領域をＥＤＳを用いて第１電極層及び第２電極層に含まれた各元素の成分、ａｔ％、及びｗｔ％を測定することができる。

積層型電子部品１００のサイズは特に限定する必要はない。ただし、小型化及び高容量化を同時に達成するためには、誘電体層及び内部電極の厚さを薄くして積層数を増加させなければならないため、０６０３（長さ×幅、０．６ｍｍ×０．３ｍｍ）以下のサイズを有する積層型電子部品１００であるとき、本発明による信頼性及び破壊電圧の向上効果がより顕著になることができる。

したがって、製造誤差、外部電極のサイズ等を考慮すると、積層型電子部品１００の長さが０．６６ｍｍ以下、幅が０．３３ｍｍ以下である場合、本発明による信頼性向上効果がより顕著になることができる。ここで、積層型電子部品１００の長さは、積層型電子部品１００の第２方向の最大サイズを意味し、積層型電子部品１００の幅は、積層型電子部品１００の第３方向の最大サイズを意味することができる。

（実施例）
下記の表１は、ガラスを含まない第１電極層の平均厚さを変化させながら、容量特性、応力変化、クラック発生の有無、実装後の固着強度を測定及び評価して示したものである。

第１電極層の平均厚さは、上述したように第３面又は第４面上に配置された厚さ方向に等間隔の５個の地点で測定した第１電極層１３１ａ、１３２ａの第１方向サイズを平均した値である。また、ＳＥＭ‐ＥＤＳで分析して第１電極層が銅（Ｃｕ）、ニッケル（Ｎｉ）及びこれらの合金を含み、Ｓｉ、Ｂａ、Ｚｎ、Ｃａ等のガラス成分を含まないことを確認した。

容量特性は、完成したチップの容量を１ｋＨｚ、ＡＣ１Ｖの条件で測定したとき、容量散布が平均から３０％以上外れた試料が１個以上であるときにＮＧと判定する。

応力変化は、積層型電子部品を幅方向（第３方向）の中央の位置まで研磨して長さ方向及び厚さ方向の断面（Ｌ－Ｔ断面）を露出させた後、第１電極層に覆われているカバー部の中央部領域Ａの任意の５個の地点、第１電極層に覆われていない領域のうち、第１電極層に覆われているカバー部の中央部領域Ａに隣接したカバー部の領域Ｂの任意の５個の地点でラマンシフト（Ｒａｍａｎ Ｓｈｉｆｔ）分析によって平均残留応力（Ｓａ、Ｓｂ）をそれぞれ計算し、｛（Ｓａ－Ｓｂ）／Ｓｂ｝×１００の値を計算した。

クラック発生の有無は、試験番号当たり積層型電子部品サンプル１００個をの幅及び厚さ方向の断面（Ｗ－Ｔ断面）を外部電極が剥離するまで研磨した後、走査電子顕微鏡又は光学顕微鏡によって観察し、クラックの有無を確認した。

実装後の固着強度は、各試験番号当たり基板に実装された積層型電子部品サンプル１００個に対して－５５℃～＋１２５℃（Ｍｉｎ．／Ｍａｘ．ｔｅｍｐｅｒａｔｕｒｅで各３０ｍｉｎ保持）のｔｅｍｐｅｒａｔｕｒｅ ｃｙｃｌｅ後、Ｓｈｅａｒ ｔｅｓｔで２ｍｍ以上の変形が発生するまでの最大力を測定し、平均値をとった。

試験番号１及び２は、第１電極層の平均厚さが１μｍ未満の場合であって、内部電極との連結性が不足して容量特性が向上していないことが確認できる。

試験番号９～１１は、第１電極層の平均厚さが１０μｍを超える場合であって、容量特性は優れているが、第１電極層を形成する際に本体に加わる過度な応力の集中により応力変化値が大きく、クラック発生を抑制できないことが確認できる。これにより、基板に実装した後の固着強度が弱くなることも確認できる。

試験番号３～８は、第１電極層の平均厚さが１μｍ以上１０μｍ以下の場合であって、内部電極との連結性を確保して容量特性に優れ、第１電極層を形成する際に本体に加わる過度な応力の集中を抑制してクラックの発生を防止できることが確認できる。これにより、基板に実装した後にも固着強度に優れていることが確認できる。

本発明の一実施形態では、第１電極層１３１ａ、１３２ａの平均厚さを１μｍ以上１０μｍ以下に調節することにより、容量特性に優れ、第１電極層を形成する際に本体に加わる過度な応力の集中を抑制してクラックの発生を防止し、これにより、基板に実装された後にも固着強度に優れた積層型電子部品１００を提供することができる。

以上のように、本発明の実施形態について詳細に説明したが、本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当該技術分野における通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。

また、本発明で使用された「一実施形態」という表現は、互いに同じ実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかし、上記に提示された一実施形態は、他の一実施形態の特徴と結合して実現されることを排除しない。例えば、特定の一実施形態で説明された事項が他の一実施形態に説明されていなかったとしても、他の一実施形態においてその事項と反対又は矛盾する説明がない限り、他の一実施形態に係る説明として理解されることができる。

本発明で使用された用語は、単に一実施形態を説明するために使用されたものであって、本発明を限定しようとする意図ではない。このとき、単数の表現は、文脈上明らかに異なる意味ではない限り、複数の表現を含む。

１００：積層型電子部品
１１０：本体
１１１：誘電体層
１１２、１１３：カバー部
１１４、１１５：マージン部
１２１、１２２：内部電極
１３１、１３２：外部電極
１３１ａ、１３２ａ：第１電極層
１３１ｂ、１３２ｂ：第２電極層

Claims (12)

1. 誘電体層及び前記誘電体層を間に挟んで交互に配置される第１内部電極及び第２内部電極を含む本体と、
   前記本体上に配置されて第１内部電極と連結される第１外部電極と、
   前記本体上に配置されて第２内部電極と連結される第２外部電極と、を含み、
   前記第１外部電極及び前記第２外部電極は、
   前記本体上に配置され、銅（Ｃｕ）、ニッケル（Ｎｉ）及びこれらの合金のうち一つ以上を含む第１電極層と、
   前記第１電極層上に配置され、銀（Ａｇ）を含み、パラジウム（Ｐｄ）、白金（Ｐｔ）、及び金（Ａｕ）のうち一つ以上をさらに含む第２電極層と、を含み、
   前記第１電極層はガラスを含まず、
   前記第１電極層の平均厚さは１μｍ以上１０μｍ以下である、積層型電子部品。
2. 前記第１電極層に含まれる前記銅（Ｃｕ）、ニッケル（Ｎｉ）及びこれらの合金のうち一つ以上の含量は、前記第１電極層に含まれる元素の全モル数に対して０．９５以上である、請求項１に記載の積層型電子部品。
3. 前記第１電極層は銅（Ｃｕ）凝集体を含み、前記銅（Ｃｕ）凝集体の平均直径は２００ｎｍ以下である、請求項１に記載の積層型電子部品。
4. 前記第２電極層はガラスをさらに含む、請求項１に記載の積層型電子部品。
5. 前記第２電極層は銅（Ｃｕ）をさらに含む、請求項１に記載の積層型電子部品。
6. 前記第２電極層は銅（Ｃｕ）－パラジウム（Ｐｄ）合金を含む、請求項１に記載の積層型電子部品。
7. 前記銅（Ｃｕ）－パラジウム（Ｐｄ）合金の含量は、前記第２電極層の外表面から前記第２電極層及び前記第１電極層の界面に向かうほど増加する、請求項６に記載の積層型電子部品。
8. 前記内部電極はニッケル（Ｎｉ）を含む、請求項１から７のいずれか一項に記載の積層型電子部品。
9. 前記本体は、前記誘電体層を間に挟んで配置される前記第１内部電極及び前記第２内部電極を含んで容量が形成される容量形成部及び前記容量形成部の第１方向の上面及び下面に配置されるカバー部を含み、
   前記カバー部のうち、
   前記第１電極層で覆われている領域で測定した平均残留応力の値をＳａ、
   前記第１電極層で覆われていない領域で測定した平均残留応力の値をＳｂとするとき、
   ｛（Ｓａ－Ｓｂ）／Ｓｂ｝×１００は０．２０以下である、請求項１から７のいずれか一項に記載の積層型電子部品。
10. 前記第１内部電極及び前記第２内部電極の平均厚さは０．３５μｍ以下である、請求項１から７のいずれか一項に記載の積層型電子部品。
11. 前記誘電体層の平均厚さは０．３５μｍ以下である、請求項１から７のいずれか一項に記載の積層型電子部品。
12. 前記本体は、前記誘電体層を間に挟んで配置される前記第１内部電極及び前記第２内部電極を含んで容量が形成される容量形成部及び前記容量形成部の第１方向の上面及び下面に配置されるカバー部を含み、
    前記カバー部の平均厚さは１５μｍ以下である、請求項１から７のいずれか一項に記載の積層型電子部品。

Images