JP2023085001A - 車載装置、プログラム及び情報処理方法 - Google Patents
車載装置、プログラム及び情報処理方法 Download PDFInfo
- Publication number
- JP2023085001A JP2023085001A JP2021199440A JP2021199440A JP2023085001A JP 2023085001 A JP2023085001 A JP 2023085001A JP 2021199440 A JP2021199440 A JP 2021199440A JP 2021199440 A JP2021199440 A JP 2021199440A JP 2023085001 A JP2023085001 A JP 2023085001A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pin
- output
- control signal
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 5
- 238000003672 processing method Methods 0.000 title claims description 5
- 238000004891 communication Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000003213 activating effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Stored Programmes (AREA)
Abstract
【課題】車載装置に複数のアクチュエータが接続される場合、車載装置から、これら複数のアクチュエータそれぞれに対し送信される信号が流れる信号ピンに関する制御を、効率的に行う車載装置等を提供する。【解決手段】車載装置は、車両に搭載され、複数のアクチュエータが接続される車載装置であって、前記アクチュエータを制御するための制御信号を生成する制御部と、複数の前記アクチュエータそれぞれに接続される信号ピンを介して、前記制御部が生成した前記制御信号を出力する出力処理部と、前記制御部と前記出力処理部とを接続し、前記制御信号を送信するための内部ピンとを備え、前記内部ピンの本数は、前記信号ピンの本数よりも少ない。【選択図】図1
Description
本発明は、車載装置、プログラム及び情報処理方法に関する。
車両には、例えば、ワイパー駆動装置、車両の内外の灯火装置、ドアロック装置、パワーウインドウ等のボディ系の装置の制御を統括して行う車載ECU(Electronic Control Unit)であるボディECUが搭載されている(例えば特許文献1)。特許文献1のワイパー駆動装置は、車載ECU(ボデーECU)を含み、車載ECUに適用されている制御プログラムにより駆動される。
しかしながら、特許文献1の車載ECUにおいては、当該車載ECUに複数のアクチュエータが接続される場合、車載ECUから、これら複数のアクチュエータそれぞれに対し送信される信号が流れる信号ピンを、効率的に制御する点について考慮されていない。
本開示は、車載装置に複数のアクチュエータが接続される場合、車載装置から、これら複数のアクチュエータそれぞれに対し送信される信号が流れる信号ピンに関する制御を、効率的に行う車載装置等を提供することを目的とする。
本開示の一態様に係る車載装置は、車両に搭載され、複数のアクチュエータが接続される車載装置であって、前記アクチュエータを制御するための制御信号を生成する制御部と、複数の前記アクチュエータそれぞれに接続される信号ピンを介して、前記制御部が生成した前記制御信号を出力する出力処理部と、前記制御部と前記出力処理部とを接続し、前記制御信号を送信するための内部ピンとを備え、前記内部ピンの本数は、前記信号ピンの本数よりも少ない。
本開示の一態様によれば、車載装置に複数のアクチュエータが接続される場合、車載装置から、これら複数のアクチュエータそれぞれに対し送信される信号が流れる信号ピンに関する制御を、効率的に行う車載装置等を提供することができる。
[本発明の実施形態の説明]
最初に本開示の実施態様を列挙して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
最初に本開示の実施態様を列挙して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
(1)本開示の一態様に係る車載装置は、車両に搭載され、複数のアクチュエータが接続される車載装置であって、前記アクチュエータを制御するための制御信号を生成する制御部と、複数の前記アクチュエータそれぞれに接続される信号ピンを介して、前記制御部が生成した前記制御信号を出力する出力処理部と、前記制御部と前記出力処理部とを接続し、前記制御信号を送信するための内部ピンとを備え、前記内部ピンの本数は、前記信号ピンの本数よりも少ない。
本態様にあたっては、車載装置は、内部ピンによって通信可能に接続される制御部と出力処理部とを備え、出力処理部に設けられている信号ピンの本数は、内部ピンの本数よりも多くなっている。すなわち、信号ピンの本数は、車載装置に接続されるアクチュエータの個数に応じて増加するところ、制御部と出力処理部とを接続する内部ピンの本数を例えば1本とすることにより、内部ピンの本数を信号ピンの本数よりも少なくすることができる。複数のアクチュエータが、これら複数の信号ピンそれぞれに接続される場合であっても、制御部は、内部ピンからのみ制御信号を出力処理部に出力することにより、当該制御信号は、出力処理部によって適切な信号ピンから出力されるものとなる。これにより、車載装置に複数のアクチュエータが接続される場合であっても、これら複数のアクチュエータそれぞれに対する制御信号を生成する制御部は、これら制御信号を内部ピンからのみ出力するものでよく、当該制御部における処理を効率的に行うことができる。出力処理部は、制御部から取得した制御信号を適切な信号ピンから出力するため、複数のアクチュエータそれぞれに対し送信される信号が流れる信号ピンに関する制御を、効率的に行うことができる。
(2)本開示の一態様に係る車載装置は、前記出力処理部は、前記制御部から出力された前記制御信号を、前記内部ピンを介して取得し、取得した前記制御信号を、該制御信号の出力先となるアクチュエータが接続される信号ピンから出力する。
本態様にあたっては、出力処理部は、内部ピンを介して制御部から出力された制御信号に応じて、当該制御信号の出力先となるアクチュエータが接続される信号ピンから出力する。すなわち、出力処理部は、例えば1本の内部ピンと、複数の信号ピンのうち、当該制御信号の出力先となるアクチュエータが接続される信号ピンとの接続との接続を切り替える切替回路として機能するものとなる。従って、内部ピンと、制御信号の出力先となるアクチュエータが接続される信号ピンとを、論理的又は物理的に接続及び切断することができ、内部ピンと信号ピンとの接続状態を切り替えることができる。制御部から出力される制御信号は、例えば、ハイ信号又はロー信号であり、制御部からハイ信号が出力された場合、制御信号の出力先となるアクチュエータが接続される信号ピンからもハイ信号が出力され、制御部からロー信号が出力された場合、信号ピンからもロー信号が出力される。これにより、車載装置に複数のアクチュエータが接続される場合であっても、これら複数のアクチュエータそれぞれに対し送信される信号が流れる信号ピンに関する制御を効率的に行うことができる。
(3)本開示の一態様に係る車載装置は、複数の前記アクチュエータそれぞれに対応した複数のプログラムと、前記制御部によって起動される仮想化オペレーティングシステムが記憶されている記憶部とを備え、前記制御部は、前記仮想化オペレーティングシステムを起動することにより複数の仮想環境を生成し、生成した複数の前記仮想環境それぞれを動作環境として、複数の前記プログラムそれぞれを実行し、複数の前記プログラムそれぞれが生成した前記制御信号を出力する。
本態様にあたっては、車載装置の記憶部等、当該車載装置の制御部がアクセス可能な記憶領域には、複数のアクチュエータそれぞれに対応した複数のプログラムと、前記制御部によって起動されるHV(HyperVisor)等の仮想化オペレーティングシステムが記憶されている。この場合、制御部は、仮想化オペレーティングシステムを管理するVM管理部(VMコントロールパネル)として機能する。制御部は、仮想化オペレーティングシステムを起動することにより複数の仮想環境(VM:仮想マシン)を生成し、生成された仮想環境それぞれにおいて、それぞれのプログラムが実行される。これにより、各プログラムは、互いに異なる仮想環境にて実行されるものとなり、これらプログラム間における相互干渉が発生することを防止することができる。
(4)本開示の一態様に係る車載装置は、前記制御部は、複数の前記仮想環境それぞれに対し、前記内部ピンの割り当てを切り替え、前記内部ピンが割り当てられている仮想環境にて実行されているプログラムが生成した制御信号を出力する。
本態様にあたっては、仮想化オペレーティングシステムのVM管理部として機能する制御部は、複数の仮想環境それぞれに対する内部ピンの割り当てを、例えば、周期的に、又は予め定められた割当時間テーブルに基づき切り替えるため、それぞれの仮想環境に実行されているプログラムによる内部ピンへのアクセスにおける競合が発生することを防止することができる。例えば、車載装置の制御部にて実行される複数のプログラムが、従来、複数の車載ECU等にて実行されていた個々のプログラムを集約又は統合した場合であっても、これら集約等されたプログラムそれぞれを、別個の動作環境となる仮想環境で実行することにより、これらプログラム間での相互干渉が発生することを防止できる。その上で、個々のプログラムが生成した制御信号を出力する際に用いられるのは、従来の車載ECU等にて実行されていた際と同様に内部ピンとすることで、当該内部ピンを出力先とするプログラムを改変することなく、車載装置にて流用することができる。上述のとおり、制御部によって実行されるプログラム、すなわち各仮想環境に実行されているプログラムにより生成され、内部ピンを介して出力処理部に出力される制御信号は、当該出力処理部によって、制御信号の送信先となるアクチュエータが接続される信号ピンから出力される。従って、複数の車載ECU等から流用したプログラムを改変することなく、これら複数のプログラムを統合して、単一の車載装置に実装することができる。
(5)本開示の一態様に係る車載装置は、前記制御部は、前記内部ピンが割り当てられる仮想環境を示す仮想環境情報を出力し、前記出力処理部は、前記制御部から出力された前記仮想環境情報に基づき、取得した前記制御信号を出力する信号ピンを特定し、前記特定した信号ピンから前記制御信号を出力する。
本態様にあたっては、仮想化オペレーティングシステムのVM管理部として機能する制御部は、内部ピンが割り当てられている仮想環境を示す、VMID(仮想マシンのUUID)等の仮想環境情報を、出力処理部に出力する。当該仮想環境情報(VMID)に対し、実行されるプログラム、及び当該プログラムによる制御対象となるアクチュエータが接続されている信号ピンは、互いに関連付けられて、例えばテーブル形式のデータ(VMIDテーブル)として記憶部に記憶されている。出力処理部は、現時点にて内部ピンが割り当てられている仮想環境を示す仮想環境情報(VMID)を取得することより、内部ピンからの制御信号を出力する信号ピン(信号ピンの番号)を特定し、特定した信号ピンから制御信号を出力する。このように、制御部から出力された仮想環境情報に基づき、制御信号を出力する信号ピンを特定することにより、制御部による仮想環境の管理処理と、出力処理部による信号ピンの特定、及び当該特定した信号ピンと内部ピンとの接続切替に関する切替処理とを、同期させて連動することができる。
(6)本開示の一態様に係る車載装置は、前記出力処理部は、前記仮想環境情報に基づき、前記特定した信号ピンからの制御信号の出力状態を保持する。
本態様にあたっては、出力処理部は、取得した仮想環境情報に基づき、特定した信号ピンから制御信号を出力した場合、当該特定した信号ピンに対応する仮想環境情報を次回、取得するまでの間、当該制御信号の出力状態を保持又は維持する。これにより、内部ピンに対し、論理的又は物理的に接続される信号ピンが切り替えられた場合であっても、信号ピンからの制御信号の出力状態を保持し、当該出力状態が保持された御信号によって、信号ピンに接続されるアクチュエータの制御を継続することができる。
(7)本開示の一態様に係る車載装置は、前記制御部と前記出力処理部との間には、前記仮想環境情報を送信するための第2内部ピンが設けられている。
本態様にあたっては、制御部と出力処理部との間には、アクチュエータに送信する制御信号が流れる内部ピンと、仮想環境情報を送信するための第2内部ピンとが設けられているため、制御部と出力処理部との通信において、制御信号と仮想環境情報とによる競合が発生することを防止することができる。
(8)本開示の一態様に係る車載装置は、前記出力処理部は、論理回路を含むハードウェア処理部として構成される。
本態様にあたっては、出力処理部は、例えば、ASIC(application specific integrated circuit)又はFPGA(field-programmable gate array)等の論理回路によるハードウェア処理部として構成されるため、例えば、マイコン等を用いたソフトウェア処理部と比較して、内部ピンと信号ピンとの接続切替に関する処理を高速に行うことができる。
(9)本開示の一態様に係る車載装置は、前記信号ピン又は前記内部ピンは、GPIOにより構成される。
本態様にあたっては、出力処理部に設けられる信号ピンは、GPIO(general purpose input/output)を含む。更に、内部ピンもGPIOにより構成されるものであってもよい。このようにGPIOを用いた信号の入出力を行うことにより、プログラムを実行する制御部が、直接、制御信号のハイ/ローを制御することができる。
(10)本開示の一態様に係るプログラムは、車両に搭載され、複数のアクチュエータが接続され、前記アクチュエータを制御するための制御信号を生成する制御部と、複数の前記アクチュエータそれぞれに接続される信号ピンを介して、前記制御部が生成した前記制御信号を出力する出力処理部と、前記制御部と前記出力処理部とを接続し、前記制御信号を送信するためのものであり、前記信号ピンの本数よりも少ない本数の内部ピンとを備えるコンピュータに、前記制御部に、前記内部ピンを介して前記制御信号を出力させ、前記出力処理部に、前記内部ピンを介して取得した前記制御信号を、該制御信号の出力先となるアクチュエータが接続される信号ピンから出力させる処理を実行させる。
本態様にあたっては、コンピュータを、複数のアクチュエータそれぞれに対し送信される信号が流れる信号ピンに関する制御を効率的に行う車載装置として機能させるプログラムを提供することができる。
(11)本開示の一態様に係る情報処理方法は、車両に搭載され、複数のアクチュエータが接続され、前記アクチュエータを制御するための制御信号を生成する制御部と、複数の前記アクチュエータそれぞれに接続される信号ピンを介して、前記制御部が生成した前記制御信号を出力する出力処理部と、前記制御部と前記出力処理部とを接続し、前記制御信号を送信するためのものであり、前記信号ピンの本数よりも少ない本数の内部ピンとを備えるコンピュータに、前記制御部に、前記内部ピンを介して前記制御信号を出力させ、前記出力処理部に、前記内部ピンを介して取得した前記制御信号を、該制御信号の出力先となるアクチュエータが接続される信号ピンから出力させる処理を実行させる。
本態様にあたっては、コンピュータを、複数のアクチュエータそれぞれに対し送信される信号が流れる信号ピンに関する制御を効率的に行う車載装置として機能させる情報処理方法を提供することができる。
[本開示の実施形態の詳細]
本開示をその実施の形態を示す図面に基づいて具体的に説明する。本開示の実施形態に係る車載システムSを、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
本開示をその実施の形態を示す図面に基づいて具体的に説明する。本開示の実施形態に係る車載システムSを、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
(実施形態1)
以下、実施の形態について図面に基づいて説明する。図1は、実施形態1に係る車載システムSのシステム構成を例示する模式図である。図2は、車載システムSに含まれる車載装置1(統合ECU)の内部構成を例示するブロック図である。車載システムSは、車両Cに搭載される車載装置1(統合ECU)を主たる装置として構成され、当該車載装置1には、複数のアクチュエータ101が接続され、更に個別ECU102が接続されるものであってもよい。個別ECU102は、車両Cにおける各エリアに配置され、各種のセンサ等が接続されるものであってもよい。個別ECU102は、例えば、センサから出力された信号(入力信号)を取得(受信)し、取得した入力信号に基づき生成した要求信号を車載装置1に送信する。
以下、実施の形態について図面に基づいて説明する。図1は、実施形態1に係る車載システムSのシステム構成を例示する模式図である。図2は、車載システムSに含まれる車載装置1(統合ECU)の内部構成を例示するブロック図である。車載システムSは、車両Cに搭載される車載装置1(統合ECU)を主たる装置として構成され、当該車載装置1には、複数のアクチュエータ101が接続され、更に個別ECU102が接続されるものであってもよい。個別ECU102は、車両Cにおける各エリアに配置され、各種のセンサ等が接続されるものであってもよい。個別ECU102は、例えば、センサから出力された信号(入力信号)を取得(受信)し、取得した入力信号に基づき生成した要求信号を車載装置1に送信する。
車載装置1は、当該車載装置1自身(自装置)に直接、接続される複数のアクチュエータ101への制御信号を生成及び出力するものであり、例えば、ヴィークルコンピュータ等の中央制御装置として機能する統合ECUである。車載装置1(統合ECU)と個別ECU102とは、車載ネットワークを介して通信可能に接続されており、これら複数の個別ECU102それぞれから送信される要求信号に応じて、複数のアクチュエータ101への制御信号の生成及び出力するものであってもよい。
車載装置1は、制御部2、記憶部5、車内通信部6、及び出力処理部4を備える。制御部2、記憶部5及び車内通信部6は、内部バス等により通信可能に接続されている。
制御部2と出力処理部4とは、例えばGPIOによって構成される内部ピン31及び第2内部ピン32によって通信可能に接続されている。詳細は後述するが、内部ピン31は、仮想環境21にて実行されるプログラムが生成した制御信号が出力され、当該仮想環境21に応じて特定される信号ピン43に接続される、データ信号用ピンに相当する。第2内部ピン32は、VM管理部22が出力する仮想環境21情報が出力され、出力処理部4を制御するための制御用ピンに相当する。内部ピン31及び第2内部ピン32は、ピン形状の導電体に限定されず、例えば、端子、回路基板に設けられた伝導パターン等のランド、又は通信線等の導電体により構成されるものであってもよい。
記憶部5は、RAM(Random Access Memory)等の揮発性のメモリ素子又は、ROM(Read Only Memory)、EEPROM(Electrically Erasable Programmable ROM)若しくはフラッシュメモリ等の不揮発性のメモリ素子、又は、これら記憶デバイスの組み合わせにより構成してあり、制御プログラムP(プログラム製品)及び処理時に参照するデータが予め記憶してある。記憶部5に記憶された制御プログラムP(プログラム製品)は、車載装置1が読み取り可能な記録媒体51から読み出された制御プログラムP(プログラム製品)を記憶したものであってもよい。また、図示しない通信網に接続されている図示しない外部コンピュータから制御プログラムP(プログラム製品)をダウンロードし、記憶部5に記憶させたものであってもよい。
当該制御プログラムPは、例えば、カーエアコン又はドアミラー等の各種のアクチュエータ101を制御するためのプログラム(アプリケーション)を含む。更に、記憶部5には、例えば、Hypervisor(ハイパーバイザー)等の仮想オペレーティングシステム、及び当該仮想オペレーティングシステムにて生成した複数の仮想環境21(VM:仮想マシン)を制御及び管理するための管理テーブル(VMIDテーブル)が、記憶されている。
制御部2は、CPU(Central Processing Unit)又はMPU(Micro Processing Unit)等により構成してあり、記憶部5に予め記憶された制御プログラムP及びデータを読み出して実行することにより、種々の制御処理及び演算処理等を行うようにしてある。制御部2は、例えば、シングルコアのシングルCPU、シングルコアのマルチCPU、マルチコアのシングルCPU、及びマルチコアのマルチCPUを含む。制御部2は、CPU及び記憶部5等がパッケージ化されたマイコンによって構成されるものであってもよい。なお、本実施形態においてはメモリ管理ユニット(Memory Management Unit:MMU)が配置されていないマイコンを用いることができる。
制御部2は、記憶部5に記憶されているハイパーバイザー等の仮想化オペレーティングシステムを起動することにより、仮想化オペレーティングシステムにおける全般的な管理機能を発揮するVM管理部22(コントロールパネル)として機能する。VM管理部22として機能する制御部2は、仮想環境21を管理するために予め定められているVMIDテーブルに基づき、複数の仮想環境21(VM1、VM2等)を生成する。制御部2(VM管理部22)は、生成したこれら仮想環境21に対し、内部ピン31及びCPU等、物理リソースの利用時間(タイムスライス)を割り当てることにより、これら仮想環境21の管理を行う。各種のアクチュエータ101を制御するためのプログラムそれぞれは、生成された仮想環境21それぞれを動作環境として、実行される。これにより、各プログラムは、互いに異なる仮想環境21にて実行されるものとなり、これらプログラム間における相互干渉が発生することを防止することができる。
車内通信部6は、例えばCAN(Controller Area Network)又はイーサネット(Ethernet/登録商標)の通信プロトコルを用いた入出力インターフェイスであり、制御部2は、車内通信部6を介して車載ネットワークに接続されている個別ECU102等と相互に通信する。
出力処理部4は、切替管理部41、状態保持部42、及び複数の信号ピン43を含み、例えば、ASIC(application specific integrated circuit)、PLD(Programmable Logic Device)又はFPGA(field-programmable gate array)等の論理回路によるハードウェア処理部として構成される。ASIC又はFPGA等の含まれるROMには、VMIDテーブルが記憶されているものであってもよい。出力処理部4と制御部2とは、内部ピン31及び第2内部ピン32によって通信可能に接続されている。出力処理部4が備える複数の信号ピン43それぞれには、アクチュエータ101が接続される。
切替管理部41は、例えばマルチプレクサにより構成され、VM管理部22として機能する制御部2から出力される仮想環境21情報(VMID等)に応じて、内部ピン31と、VMIDに対応した信号ピン43とを物理的又は論理的に接続する。制御部2から出力される仮想環境21情報は、仮想環境21(VM)の識別番号を示すVMID、又は信号ピン43の番号(信号ピン番号)を含む。切替管理部41は、上述のとおりASIC等のROMに記憶されているVMIDテーブルを参照することにより、仮想環境21情報に基づき、内部ピン31に接続する信号ピン43を特定するものであってもよい。これにより、切替管理部41は、制御部2(VM管理部22)による切替制御に応じて、内部ピン31と、内部ピン31が割り当てられる仮想環境21(VM)にて実行されるプログラムが生成及び出力した制御信号の出力先となるアクチュエータ101が接続されている信号ピン43とを、接続する。
複数の信号ピン43は、切替管理部41から突設されており、例えばGPIOによって構成される。複数の信号ピン43それぞれには、アクチュエータ101が、直接的に、又は信号線等のハーネスを介して接続される。これら複数の信号ピン43それぞれには、当該信号ピン43を一意に特定するための信号ピン番号が付与されているものであってもよい。信号ピン43は、ピン形状の導電体に限定されず、例えば、端子、回路基板に設けられた伝導パターン等のランド、又は通信線等の導電体により構成されるものであってもよい。
状態保持部42は、例えばフリップフロップによって構成され、信号ピン43それぞれに対応して設けられている。状態保持部42は、個々の信号ピン43と切替管理部41との間に介在して、設けられているものであってもよい。状態保持部42は、信号ピン43と内部ピン31とが切替管理部41によって接続された際、当該内部ピン31から出力された制御信号の出力状態を保持するように構成されている。すなわち、状態保持部42は、信号ピン43と内部ピン31とが切替管理部41によって接続され、内部ピン31からハイの制御信号が出力された場合、信号ピン43と内部ピン31との接続が解除、すなわち信号ピン43と内部ピン31とが物理的又は論理的に切断された後も、ハイの制御信号が出力される状態を保持する。これにより、切替管理部41によって内部ピン31に接続される一の信号ピン43が、他の信号ピン43に切り替えられた後も、当該一の信号ピン43から出力される制御信号の出力状態を保持することができる。
本実施形態において、出力処理部4は、ASIC等の論理回路によるハードウェア処理部として構成されるとしたが、これに限定されない。出力処理部4は、制御部2と同様にCPU等を含むマイコン等によるソフトウェア処理部として構成されるものであってもよい。GPIO等による内部ピン31を用いて制御部2及び出力処理部4との通信を行うことにより、プログラムを実行する制御部2(仮想環境21)が直接、制御信号のハイ/ローを制御するものとしたが、これに限定されない。制御部2及び出力処理部4との通信プロコトルを信号レベルで直接制御しないUART/I2C/SPI等のシリアル通信を用いて、制御部2と出力処理部4との通信を行うものであってもよい。
図3は、VMID等の仮想環境21情報を例示する説明図(VMIDテーブル)である。上述のとおり、車載装置1の記憶部5には、生成した個々の仮想環境21(VM)に対する、内部ピン31及びCPU等の物理リソースに対する利用時間(タイムスライス)の割当(スケジューリング)を管理するための管理テーブル(VMIDテーブル)が、記憶されている。VM管理部22として機能する制御部2は、当該VMIDテーブルに基づき、個々の仮想環境21(VM)に対する内部ピン31及びCPU等の利用時間の割当(スケジューリング)を行う。
VMIDテーブルは、管理項目(フィールド)として、例えば、VMID、プログラム名、割当時間、信号ピン番号、及びアクチュエータ101名の項目を含む。VMIDの項目には、生成した仮想環境21(VM)を一意に特定するための識別番号(ID)が格納される。プログラム名の項目には、対応するVMIDの仮想環境21(VM)を動作環境として実行されるプログラムの名称が格納される。割当時間の項目には、対応するVMIDに対する、内部ピン31及びCPU等の物理リソースの利用時間(タイムスライス)が、格納される。
信号ピン番号の項目には、対応するVMIDの仮想環境21にて実行されるプログラムが生成した制御信号の出力先となるアクチュエータ101が接続される信号ピン43の番号が、格納される。アクチュエータ101名には、対応する信号ピン番号の信号ピン43に接続されるアクチュエータ101の名称が格納される。
図4は、車載装置1に含まれる内部ピン31及び信号ピン43の出力状態を例示する説明図(タイミングチャート)である。本タイミングチャートにおいて、横軸は経過時間を示すものであり、当該横軸にて示される数字は、経過時間に応じた状態の番号を意図する。
制御部2は、記憶部5に記憶されている ハイパーバイザー等の仮想化オペレーティングシステムを起動することにより、仮想化オペレーティングシステムのVM管理部22として機能する。VM管理部22として機能する制御部2は、仮想環境21を管理するために予め定められているVMIDテーブルに基づき、複数の仮想環境21(VM1、VM2等)を生成し、生成したこれら仮想環境21に対し、内部ピン31及びCPU等、物理リソースの利用時間(タイムスライス)を割り当てることにより、これら仮想環境21の管理を行う。本実施形態における図示においては、2つの仮想環境21(VM1、VM2)にて説明するが、仮想環境21の個数は2つに限定されず、3つ以上であってもよいことは言うまでもない。
信号ピン43は、これら2つの仮想環境21(VM1、VM2)に対応した2つの信号ピン43(信号ピン43[1]、信号ピン43[2])により構成される。仮想環境21(VM1)には、信号ピン43[1]が対応する。仮想環境21(VM2)には、信号ピン43[2]が対応する。
状態1の時点において、仮想環境21(VM2)は、制御部2の内部ピン31をハイ(High)に(信号レベルをハイに設定)することにより、当該内部ピン31からハイの制御信号を出力する。本実施形態における図示のとおり、状態1の時点の直前には、VM管理部22は、仮想環境21(VM2)を動作させて内部ピン31を割り当てており、更に、当該内部ピン31に対し、仮想環境21(VM2)に対応する信号ピン43[2]を接続するように出力処理部4に対し仮想環境21情報を送信している。これにより、信号ピン43[2]からは、仮想環境21(VM2)から出力されたハイの制御信号が、出力される。
状態2の時点において、VM管理部22は、仮想環境21(VM2)から、仮想環境21(VM1)に制御を切り替える。すなわち、VM管理部22は、仮想環境21(VM1)を動作させ、内部ピン31を割り当てる。更に、VM管理部22は、出力処理部4の信号を保持するように設定する。VM管理部22は、内部ピン31の出力を仮想環境21(VM1)の元の状態に復元する。本実施形態においては、内部ピン31の出力を仮想環境21(VM1)の元の状態に復元することにより、内部ピン31からは、ロー(Low)の制御信号が、出力される。出力処理部4は、VM管理部22から第2内部ピン32を介して出力される仮想環境21情報に応じて、仮想環境21(VM2)に対応する信号ピン43[2]から出力されている制御信号の出力状態を保持している。すなわち、仮想環境21(VM1)に制御が切り替えられた後も、信号ピン43[2]からハイの制御信号が出力される状態が、保持される。
状態3の時点において、仮想環境21(VM1)は、制御部2の内部ピン31をハイ(High)に(信号レベルをハイに設定)することにより、当該内部ピン31からハイの制御信号を出力する。これにより、信号ピン43[1]からは、仮想環境21(VM1)から出力されたハイの制御信号が、出力される。
状態4の時点において、仮想環境21(VM2)は、制御部2の内部ピン31をロー(Low)に(信号レベルをローに設定)することにより、当該内部ピン31からローの制御信号を出力する。VM管理部22は、状態4の時点の直前に、仮想環境21(VM1)から、仮想環境21(VM2)に制御を切り替えている。VM管理部22は、当該仮想環境21の切り替えに併せて、出力処理部4に対し仮想環境21情報を出力し、内部ピン31と信号ピン43[2]とを接続させる。これにより、信号ピン43[2]からは、仮想環境21(VM2)から出力されたローの制御信号が、出力される。
状態5の時点において、VM管理部22は、仮想環境21(VM2)から、仮想環境21(VM1)に制御を切り替える。VM管理部22は、当該仮想環境21の切り替えに併せて、出力処理部4に対し仮想環境21情報を出力し、内部ピン31と信号ピン43[1]とを接続させる。
状態6の時点において、仮想環境21(VM1)は、制御部2の内部ピン31をロー(Low)に(信号レベルをローに設定)することにより、当該内部ピン31からローの制御信号を出力する。これにより、信号ピン43[1]からは、仮想環境21(VM1)から出力されたローの制御信号が、出力される。
図5は、車載装置1の制御部2及び出力処理部4の処理を例示するフローチャートである。車載装置1の制御部2及び出力処理部4は、例えば車両Cが起動状態又は停止状態において、定常的に以下の処理を行う。
制御部2は、記憶部5に記憶されているVMIDテーブルを参照することにより、いずれかの仮想環境21(VM)に内部ピン31を割り当てる(S101)。仮想化オペレーティングシステムを起動した制御部2は、仮想化オペレーティングシステムのVM管理部22としても機能している。VM管理部22として機能する制御部2は、VMIDテーブルを参照することにより、現時点において内部ピン31を割り当てる仮想環境21を特定し、当該特定した仮想環境21に対し、物理リソースである内部ピン31を割り当てる。制御部2(VM管理部22)は、仮想環境21に内部ピン31を割り当てる処理を行うにあたり、当該仮想環境21に対し、物理リソースであるCPU等の利用時間(タイムスライス)を割り当てることにより、当該仮想環境21である仮想マシンを動作させ、内部ピン31を割り当てるものであってもよい。このようにVM管理部22として機能する制御部2は、生成した複数の仮想環境21に対する内部ピン31及びCPU等、物理リソースの利用時間(タイムスライス)を割り当てることにより、これら仮想環境21の管理を行う。
制御部2は、内部ピン31が割り当てられる仮想環境21(VM)に関する仮想環境21情報(VMID)を、第2内部ピン32から出力する(S102)。VM管理部22として機能する制御部2は、現時点にて内部ピン31が割り当てられた仮想環境21(VM)に関する仮想環境21情報(VMID)を、第2内部ピン32を介して、出力処理部4に出力する。当該仮想環境21情報は、例えば、記憶部5に記憶されているVMIDテーブルに格納されているVMIDである。又は、制御部2(VM管理部22)は、当該VMIDに対応する信号ピン番号を仮想環境21情報として、第2内部ピン32を介して出力処理部4に出力するものであってもよい。
制御部2は、内部ピン31が割り当てられる仮想環境21(VM)にて実行されているプログラムが生成した制御信号を、内部ピン31から出力する(S103)。このように制御部2(VM管理部22)によって、仮想環境21(VM)に対し、物理リソースである内部ピン31が割り当てられることにより、当該仮想環境21にて実行されているプログラムが生成した制御信号が、内部ピン31から出力される。すなわち、仮想環境21(VM)にて実行されるプログラムそれぞれは、物理リソースとして同一となる内部ピン31(GPIO等)へのアロケーション等、制御における競合を意識(回避)する必要がなくなる。すなわち、仮想環境21(VM)間における内部ピン31に対するI/Oアクセスを調停することを不要とすることができる。これにより、仮想環境21を動作環境として実行されているプログラムが、例えば、車載ECU等にて稼働していたプログラムを車載装置1に転用(移植)したものであっても、内部ピン31等の物理リソースへのアクセス形態は従来の車載ECU等の動作環境を継承することができるため、当該転用を行うにあたってのプログラムの修正又は改変を不要とすることができる。
制御部2は、仮想環境21(VM)への割当時間が経過したか否かを判定する(S104)。制御部2は、例えば記憶部5に記憶されているVMIDテーブルを参照することにより、現時点にて内部ピン31が割り当てられている仮想環境21(VM)への割当時間が経過したか否かを判定する。又は、VMIDテーブルにて格納されている割当時間に応じて、個々の仮想環境21(VM)が動作する時間、すなわちCPU等の利用時間(タイムスライス)が定義されている場合、当該CPU等の利用時間が経過したか否かを判定するものであってもよい。
割当時間が経過していない場合(S104:NO)、制御部2は、再度、S103の処理を実行すべくループ処理を行う。これにより、現時点にて内部ピン31が割り当てられている仮想環境21にて実行されているプログラムにて生成された制御信号が当該内部ピン31から出力される状態が、継続される。
割当時間が経過した場合(S104:YES)、制御部2は、再度、S101の処理を実行すべくループ処理を行う。これにより、VMIDテーブルにおいて、現時点にて内部ピン31が割り当てられている仮想環境21(VM1)の次の順位(次位)として定められている仮想環境21(VM2)に内部ピン31を割り当て、当該仮想環境21(VM2)にて実行されているプログラムが生成した制御信号を、内部ピン31を介して出力処理部4に出力することができる。
出力処理部4は、制御部2から仮想環境21情報(VMID)を取得する(T101)。出力処理部4は、制御部2から取得した仮想環境21情報(VMID)に応じて、内部ピン31と信号ピン43とを接続する(T102)。出力処理部4は、第2内部ピン32を介して、制御部2からVMID又は信号ピン番号を含む仮想環境21情報を取得する。出力処理部4は、当該仮想環境21情報に応じて、内部ピン31を介して出力される制御信号に対応する信号ピン43を、特定することができる。すなわち、出力処理部4は、制御部2から取得した仮想環境21情報に基づき、例えばマルチプレクサ等により構成される切替管理部41によって、内部ピン31と信号ピン43との接続を切り替える等の処理を行う。これにより、内部ピン31と、当該内部ピン31から出力される制御信号に対応する信号ピン43とは、物理的又は論理的に接続される。
出力処理部4は、内部ピン31を介して、制御部2から制御信号を取得する(T103)。出力処理部4は、取得した制御信号を信号ピン43から出力する(T104)。出力処理部4は、内部ピン31を介して、制御部2から取得した制御信号を、マルチプレクサ等の切替管理部41によって当該内部ピン31に接続されている信号ピン43から出力する。当該信号ピン43には、制御信号による制御対象となるアクチュエータ101が、直接、又は信号線等のハーネスを介して接続されている。これにより、車載装置1は、当該アクチュエータ101を制御信号に応じて駆動させることができる。
出力処理部4は、信号ピン43からの制御信号の出力状態を維持する(T105)。出力処理部4は、例えば、フリップフロップ等により構成される状態保持部42によって、信号ピン43からの制御信号の出力状態を維持(保持)する。これにより、当該信号ピン43に対応する仮想環境21情報(VMID)が、制御部2から次に出力されるまでの間、信号ピン43からの制御信号の出力状態が維持されるものとなる。すなわち、内部ピン31が、他の信号ピン43と接続されている間においても、当該信号ピン43からの制御信号の出力状態は維持される。これにより、車載装置1は、当該アクチュエータ101を制御信号に応じた駆動を継続させることができる。
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
C 車両
S 車載システム
1 車載装置(統合ECU)
2 制御部
21 仮想環境(VM)
22 VM管理部
31 内部ピン
32 第2内部ピン
4 出力処理部
41 切替管理部
42 状態保持部
43 信号ピン
5 記憶部
51 記録媒体
P 制御プログラム(プログラム製品)
6 車内通信部
101 アクチュエータ(ACT)
102 個別ECU
S 車載システム
1 車載装置(統合ECU)
2 制御部
21 仮想環境(VM)
22 VM管理部
31 内部ピン
32 第2内部ピン
4 出力処理部
41 切替管理部
42 状態保持部
43 信号ピン
5 記憶部
51 記録媒体
P 制御プログラム(プログラム製品)
6 車内通信部
101 アクチュエータ(ACT)
102 個別ECU
Claims (11)
- 車両に搭載され、複数のアクチュエータが接続される車載装置であって、
前記アクチュエータを制御するための制御信号を生成する制御部と、
複数の前記アクチュエータそれぞれに接続される信号ピンを介して、前記制御部が生成した前記制御信号を出力する出力処理部と、
前記制御部と前記出力処理部とを接続し、前記制御信号を送信するための内部ピンとを備え、
前記内部ピンの本数は、前記信号ピンの本数よりも少ない
車載装置。 - 前記出力処理部は、
前記制御部から出力された前記制御信号を、前記内部ピンを介して取得し、
取得した前記制御信号を、該制御信号の出力先となるアクチュエータが接続される信号ピンから出力する
請求項1に記載の車載装置。 - 複数の前記アクチュエータそれぞれに対応した複数のプログラムと、前記制御部によって起動される仮想化オペレーティングシステムが記憶されている記憶部とを備え、
前記制御部は、
前記仮想化オペレーティングシステムを起動することにより複数の仮想環境を生成し、
生成した複数の前記仮想環境それぞれを動作環境として、複数の前記プログラムそれぞれを実行し、
複数の前記プログラムそれぞれが生成した前記制御信号を出力する
請求項1又は請求項2に記載の車載装置。 - 前記制御部は、
複数の前記仮想環境それぞれに対し、前記内部ピンの割り当てを切り替え、
前記内部ピンが割り当てられている仮想環境にて実行されているプログラムが生成した制御信号を出力する
請求項3に記載の車載装置。 - 前記制御部は、前記内部ピンが割り当てられる仮想環境を示す仮想環境情報を出力し、
前記出力処理部は、
前記制御部から出力された前記仮想環境情報に基づき、取得した前記制御信号を出力する信号ピンを特定し、
前記特定した信号ピンから前記制御信号を出力する
請求項4に記載の車載装置。 - 前記出力処理部は、前記仮想環境情報に基づき、前記特定した信号ピンからの制御信号の出力状態を保持する
請求項5に記載の車載装置。 - 前記制御部と前記出力処理部との間には、前記仮想環境情報を送信するための第2内部ピンが設けられている
請求項5又は請求項6に記載の車載装置。 - 前記出力処理部は、論理回路を含むハードウェア処理部として構成される
請求項1から請求項7のいずれか1項に記載の車載装置。 - 前記信号ピン又は前記内部ピンは、GPIOにより構成される
請求項1から請求項8のいずれか1項に記載の車載装置。 - 車両に搭載され、複数のアクチュエータが接続され、
前記アクチュエータを制御するための制御信号を生成する制御部と、
複数の前記アクチュエータそれぞれに接続される信号ピンを介して、前記制御部が生成した前記制御信号を出力する出力処理部と、
前記制御部と前記出力処理部とを接続し、前記制御信号を送信するためのものであり、前記信号ピンの本数よりも少ない本数の内部ピンと
を備えるコンピュータに、
前記制御部に、前記内部ピンを介して前記制御信号を出力させ、
前記出力処理部に、前記内部ピンを介して取得した前記制御信号を、該制御信号の出力先となるアクチュエータが接続される信号ピンから出力させる
処理を実行させるプログラム。 - 車両に搭載され、複数のアクチュエータが接続され、
前記アクチュエータを制御するための制御信号を生成する制御部と、
複数の前記アクチュエータそれぞれに接続される信号ピンを介して、前記制御部が生成した前記制御信号を出力する出力処理部と、
前記制御部と前記出力処理部とを接続し、前記制御信号を送信するためのものであり、前記信号ピンの本数よりも少ない本数の内部ピンと
を備えるコンピュータに、
前記制御部に、前記内部ピンを介して前記制御信号を出力させ、
前記出力処理部に、前記内部ピンを介して取得した前記制御信号を、該制御信号の出力先となるアクチュエータが接続される信号ピンから出力させる
処理を実行させる情報処理方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021199440A JP2023085001A (ja) | 2021-12-08 | 2021-12-08 | 車載装置、プログラム及び情報処理方法 |
CN202280077149.2A CN118369654A (zh) | 2021-12-08 | 2022-11-21 | 车载装置、程序以及信息处理方法 |
PCT/JP2022/042937 WO2023106073A1 (ja) | 2021-12-08 | 2022-11-21 | 車載装置、プログラム及び情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021199440A JP2023085001A (ja) | 2021-12-08 | 2021-12-08 | 車載装置、プログラム及び情報処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023085001A true JP2023085001A (ja) | 2023-06-20 |
Family
ID=86730359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021199440A Pending JP2023085001A (ja) | 2021-12-08 | 2021-12-08 | 車載装置、プログラム及び情報処理方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2023085001A (ja) |
CN (1) | CN118369654A (ja) |
WO (1) | WO2023106073A1 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004287475A (ja) * | 2003-01-27 | 2004-10-14 | Fujitsu Ten Ltd | 電子制御装置および電子駆動装置 |
JP7283988B2 (ja) * | 2019-06-18 | 2023-05-30 | 日立Astemo株式会社 | 車両用制御装置 |
-
2021
- 2021-12-08 JP JP2021199440A patent/JP2023085001A/ja active Pending
-
2022
- 2022-11-21 CN CN202280077149.2A patent/CN118369654A/zh active Pending
- 2022-11-21 WO PCT/JP2022/042937 patent/WO2023106073A1/ja unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023106073A1 (ja) | 2023-06-15 |
CN118369654A (zh) | 2024-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10214189B2 (en) | Interface for interchanging data between redundant programs for controlling a motor vehicle | |
US9880927B2 (en) | Functionally expandable vehicle control device and method for supplementing the functionality of a vehicle control device | |
KR20200110229A (ko) | 차량 시스템, 차량 및 이러한 차량 시스템을 동작시키기 위한 방법 | |
CN111338315B (zh) | Autosar中的虚拟电子控制单元 | |
CN107430565B (zh) | 具有多个独立微控制器的低接脚微控制器装置 | |
WO2015045507A1 (ja) | 車両用制御装置 | |
WO2019058874A1 (ja) | 仮想化システム、仮想化プログラム、及び、記憶媒体 | |
GB2601728A (en) | Data processing systems | |
WO2023106073A1 (ja) | 車載装置、プログラム及び情報処理方法 | |
CN116521324B (zh) | 中断虚拟化处理方法、装置及电子设备 | |
JP7447782B2 (ja) | 車載コンピュータ、コンピュータ実行方法及びコンピュータプログラム | |
JP6349444B2 (ja) | 車両用制御装置 | |
GB2600708A (en) | Data processing systems | |
JP7468308B2 (ja) | 車載ecu、プログラム、及び情報処理方法 | |
JP7439773B2 (ja) | 車載コンピュータ、コンピュータ実行方法及びコンピュータプログラム | |
US20240134679A1 (en) | On-board device, information processing method, and computer program | |
US20240202038A1 (en) | Hardware integrated, priority-encoded domains | |
CN110103858B (zh) | 汽车电子ecu与传感器连接***和方法 | |
US20220269546A1 (en) | Control device, method, program, and vehicle | |
US20240036941A1 (en) | Vehicle-mounted computer, computer execution method, and computer program | |
JP7463947B2 (ja) | 車載ecu、プログラム、及び情報処理方法 | |
US20230067658A1 (en) | System and operation method of hybrid virtual machine managers | |
US10922149B2 (en) | System comprising a plurality of virtualization systems | |
JP2024062067A (ja) | 仮想化制御装置および仮想化制御方法 | |
EP1840754A2 (en) | Information processing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240422 |